JPH10143285A - リセット装置及びそれを用いた動作モードの設定方法 - Google Patents
リセット装置及びそれを用いた動作モードの設定方法Info
- Publication number
- JPH10143285A JPH10143285A JP9239384A JP23938497A JPH10143285A JP H10143285 A JPH10143285 A JP H10143285A JP 9239384 A JP9239384 A JP 9239384A JP 23938497 A JP23938497 A JP 23938497A JP H10143285 A JPH10143285 A JP H10143285A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- block
- reset signal
- input
- set value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/26—Modifications for temporary blocking after receipt of control pulses
Abstract
(57)【要約】
【課題】 リセットする必要が生じてリセットをかけた
場合に、リセットする必要がない部分は、それまでの動
作状態を維持し、リセット動作終了後その維持した状態
で復帰するようにすること。 【解決手段】 リセット機能を行う前に各構成ブロック
ごとに今までの作業状態に対する評価をし、それに基づ
いて各構成ブロックの動作モードを初期化するか否かを
判断し、初期化する必要がないと判断されたブロックは
その動作状態を維持するようにした。
場合に、リセットする必要がない部分は、それまでの動
作状態を維持し、リセット動作終了後その維持した状態
で復帰するようにすること。 【解決手段】 リセット機能を行う前に各構成ブロック
ごとに今までの作業状態に対する評価をし、それに基づ
いて各構成ブロックの動作モードを初期化するか否かを
判断し、初期化する必要がないと判断されたブロックは
その動作状態を維持するようにした。
Description
【０００１】
【発明が属する技術分野】本発明は、ＭＣＵを有する装
置に関するもので、特にリセット信号が入力されたとき
に、全ての動作ブロックをリセットさせずに、リセット
させる必要のあるブロックのみリセットさせるようにし
たものである。
置に関するもので、特にリセット信号が入力されたとき
に、全ての動作ブロックをリセットさせずに、リセット
させる必要のあるブロックのみリセットさせるようにし
たものである。
【０００２】
【従来の技術】一般に、ＭＣＵを有する全ての装置はリ
セット機能を有している。リセット機能は、装置の一部
又はシステム全体をあらかじめ設定された状態となるよ
うにするものである。すなわち、システムの一部が熱暴
走やノイズ等により異常動作を生ずる際にリセット信号
を入力すると、システムの状態を始めに電源を入れた時
と同じ状態とする。
セット機能を有している。リセット機能は、装置の一部
又はシステム全体をあらかじめ設定された状態となるよ
うにするものである。すなわち、システムの一部が熱暴
走やノイズ等により異常動作を生ずる際にリセット信号
を入力すると、システムの状態を始めに電源を入れた時
と同じ状態とする。
【０００３】以下、添付図面に基づき従来の技術のリセ
ット機能について説明する。図１は、従来の技術のリセ
ット装置の構成ブロック図であり、図２は、従来の技術
のリセット動作を示すフローチャートである。図１は、
従来の技術のリセット機能の概念を示すブロック図であ
る。リセット信号入力部１を介したリセット信号は一番
強力な割込み機能である。その信号はレジスタ部２、動
作モード設定部３、ポートデータレジスタ４等を備える
全ての構成ブロックの動作モード値を設定値に初期化さ
せる。それらが正常に動作しているか又は異常動作を起
こしているかに関係なく一律にリセットさせる。即ち、
リセット動作は、図２に示すように、各構成ブロック
は、正常又は非正常動作を行っている途中にリセット信
号が入力されると（Ｓ１）各構成ブロックが今行ってい
る動作を中止し（Ｓ３）、システム全体の構成ブロック
の動作モードを初期化状態とする（Ｓ４）。もちろん、
リセット信号が入力されなければ、各構成ブロックは今
行っている動作を続いて行う（Ｓ２）。
ット機能について説明する。図１は、従来の技術のリセ
ット装置の構成ブロック図であり、図２は、従来の技術
のリセット動作を示すフローチャートである。図１は、
従来の技術のリセット機能の概念を示すブロック図であ
る。リセット信号入力部１を介したリセット信号は一番
強力な割込み機能である。その信号はレジスタ部２、動
作モード設定部３、ポートデータレジスタ４等を備える
全ての構成ブロックの動作モード値を設定値に初期化さ
せる。それらが正常に動作しているか又は異常動作を起
こしているかに関係なく一律にリセットさせる。即ち、
リセット動作は、図２に示すように、各構成ブロック
は、正常又は非正常動作を行っている途中にリセット信
号が入力されると（Ｓ１）各構成ブロックが今行ってい
る動作を中止し（Ｓ３）、システム全体の構成ブロック
の動作モードを初期化状態とする（Ｓ４）。もちろん、
リセット信号が入力されなければ、各構成ブロックは今
行っている動作を続いて行う（Ｓ２）。
【０００４】上記のようなリセット機能は、ＭＣＵを有
する装置の動作が異常な流れで進行しているとき、使用
者がリセット信号を入力してやると異常動作を中止し、
初期状態に戻る。したがって、異常動作をするようにな
った装置に対しては極めて有効である。一方、正常的な
動作を進行している場合にも、リセットをかけると、初
期状態に戻る。上記のような従来の技術のリセット機能
は、リセット動作をする前までの動作（非正常動作・正
常動作）に対する評価無しに無条件ですべてをあらかじ
め設定された値に初期化する。
する装置の動作が異常な流れで進行しているとき、使用
者がリセット信号を入力してやると異常動作を中止し、
初期状態に戻る。したがって、異常動作をするようにな
った装置に対しては極めて有効である。一方、正常的な
動作を進行している場合にも、リセットをかけると、初
期状態に戻る。上記のような従来の技術のリセット機能
は、リセット動作をする前までの動作（非正常動作・正
常動作）に対する評価無しに無条件ですべてをあらかじ
め設定された値に初期化する。
【０００５】
【発明が解決しようとする課題】従来の技術のリセット
機能は、現在の状態の作業に対する評価無しにそのまま
に初期化するため、非正常な動作から解放されるという
特徴はある一方、現在までの作業中にリセットをしなく
てもよい部分も初期化させるため、多く部分を初期化状
態から再び設定しなければならないという不便さがあ
る。本発明は上記のような従来の技術のリセット機能の
問題点を解決するためのもので、その目的は、リセット
する必要が生じてリセットをかけた場合に、リセットす
る必要がない部分は、それまでの動作状態を維持し、リ
セット動作終了後その維持した状態で復帰するようにす
ることである。
機能は、現在の状態の作業に対する評価無しにそのまま
に初期化するため、非正常な動作から解放されるという
特徴はある一方、現在までの作業中にリセットをしなく
てもよい部分も初期化させるため、多く部分を初期化状
態から再び設定しなければならないという不便さがあ
る。本発明は上記のような従来の技術のリセット機能の
問題点を解決するためのもので、その目的は、リセット
する必要が生じてリセットをかけた場合に、リセットす
る必要がない部分は、それまでの動作状態を維持し、リ
セット動作終了後その維持した状態で復帰するようにす
ることである。
【０００６】
【課題を解決するための手段】本発明のリセット装置
は、リセット機能を行う前に各構成ブロックごとに今ま
での作業状態に対する評価をし、それに基づいて各構成
ブロックの動作モードを初期化するか否かを判断し、初
期化する必要がないと判断されたブロックはその動作状
態を維持するようにしたことを特徴とするものである。
すなわち、本発明のリセット装置はＭＣＵを有する装置
の外部又は内部の情報に基づいてリセット信号が各構成
ブロックに選択的に入力されるようにし、これにより現
在の設定値をそのままに維持させるか、又は初期化され
るように選択的にリセット機能を行うことを特徴とす
る。本発明のリセット装置を用いた動作モードの設定方
法は、リセット信号が入力されると、各構成ブロックの
現在の状態を検査してそのブロックを初期化するか、そ
れとも現在の動作モードをそのままに維持するかを判断
し、リセット機能を行うブロック以外のブロックは、現
在の状態の動作モードにセットすることを特徴とする。
は、リセット機能を行う前に各構成ブロックごとに今ま
での作業状態に対する評価をし、それに基づいて各構成
ブロックの動作モードを初期化するか否かを判断し、初
期化する必要がないと判断されたブロックはその動作状
態を維持するようにしたことを特徴とするものである。
すなわち、本発明のリセット装置はＭＣＵを有する装置
の外部又は内部の情報に基づいてリセット信号が各構成
ブロックに選択的に入力されるようにし、これにより現
在の設定値をそのままに維持させるか、又は初期化され
るように選択的にリセット機能を行うことを特徴とす
る。本発明のリセット装置を用いた動作モードの設定方
法は、リセット信号が入力されると、各構成ブロックの
現在の状態を検査してそのブロックを初期化するか、そ
れとも現在の動作モードをそのままに維持するかを判断
し、リセット機能を行うブロック以外のブロックは、現
在の状態の動作モードにセットすることを特徴とする。
【０００７】
【発明の実施の形態】以下、添付図面に基づき本発明の
リセット装置及びそれを用いた動作モードの設定方法に
ついて説明する。図３は、本発明実施形態のリセット装
置の構成ブロック図であり、図４は、本実施形態のリセ
ット動作を示すフローチャートである。本実施形態は、
リセット信号が入力されたとき、全ての構成ブロックを
無条件で初期化しないで、主要構成ブロックの現在の状
態の設定値を評価して、リセットする必要のないブロッ
クはそのままに維持させて再使用するものである。
リセット装置及びそれを用いた動作モードの設定方法に
ついて説明する。図３は、本発明実施形態のリセット装
置の構成ブロック図であり、図４は、本実施形態のリセ
ット動作を示すフローチャートである。本実施形態は、
リセット信号が入力されたとき、全ての構成ブロックを
無条件で初期化しないで、主要構成ブロックの現在の状
態の設定値を評価して、リセットする必要のないブロッ
クはそのままに維持させて再使用するものである。
【０００８】まず、図３は、再使用の可否を判断する情
報の入力及び処理方式による本発明の第１実施形態を示
す図である。リセット信号入力部３１は、ＭＣＵを有す
る装置の動作が暴走等異常な動作を起こした場合に、使
用者の選択によるリセット信号を入力する回路である。
モード設定信号入力部３２は、リセット信号入力部３１
を介したリセット信号が入力されたとき、メインシステ
ムの各構成ブロックの現在の状態の設定値を評価して、
再使用の可否を決定する信号を入力する回路である。動
作モード設定部３３は、前記リセット信号入力部３１と
モード設定信号入力部３２の入力値に基づいて各構成ブ
ロックを現在の設定値の状態に維持するか、又は初期化
状態に戻すように制御信号を出力する回路である。レジ
スタ部３４、ポートデータレジスタ部３５などのメイン
システムの構成ブロックは、リセット操作されたとき、
動作モード設定部３３の出力信号に基づいて初期化され
るか又は現在の状態を維持する。
報の入力及び処理方式による本発明の第１実施形態を示
す図である。リセット信号入力部３１は、ＭＣＵを有す
る装置の動作が暴走等異常な動作を起こした場合に、使
用者の選択によるリセット信号を入力する回路である。
モード設定信号入力部３２は、リセット信号入力部３１
を介したリセット信号が入力されたとき、メインシステ
ムの各構成ブロックの現在の状態の設定値を評価して、
再使用の可否を決定する信号を入力する回路である。動
作モード設定部３３は、前記リセット信号入力部３１と
モード設定信号入力部３２の入力値に基づいて各構成ブ
ロックを現在の設定値の状態に維持するか、又は初期化
状態に戻すように制御信号を出力する回路である。レジ
スタ部３４、ポートデータレジスタ部３５などのメイン
システムの構成ブロックは、リセット操作されたとき、
動作モード設定部３３の出力信号に基づいて初期化され
るか又は現在の状態を維持する。
【０００９】リセット信号が入力されると、前記モード
設定信号入力部３２は、特定のピンのロジック状態に基
づいてあるブロックを現在の状態に維持するか、又は初
期化されるようにする信号を入力させる。
設定信号入力部３２は、特定のピンのロジック状態に基
づいてあるブロックを現在の状態に維持するか、又は初
期化されるようにする信号を入力させる。
【００１０】上記の本発明のリセット装置の動作を説明
する。図４に示すように、リセット信号が入力されると
（Ｓ１０）、メインシステムの各構成ブロックが行って
いる現在の動作を中止する（Ｓ１１）。そして、１番目
のブロックの現在の状態の設定値を読み出す（Ｓ１
２）。次いで、前記モード設定信号入力部３２を介した
情報に基づいてそのブロックから読み出した設定値を再
使用するか否かを判断する（Ｓ１３）。そのブロックの
設定値を再使用しない場合には、そのブロックに設定さ
れている設定値を初期化する（Ｓ１５）。そして、その
ブロックの設定値を再使用する場合には、そのブロック
に設定されている設定値をそのままに維持させる（Ｓ１
４）。上記の（Ｓ１３）（Ｓ１４）（Ｓ１５）の動作が
終わると、当該ブロックが最後のブロックであるかどう
かを判断して（Ｓ１６）、最後のブロックでなければ、
次のブロックの現在の状態の設定値を読み出す（Ｓ１
７）して上記動作を繰り返す。最後のブロックまで上記
の（Ｓ１３）（Ｓ１４）（Ｓ１５）（Ｓ１６）（Ｓ１
７）のステップを繰り返して初期化させるブロックは全
てリセットさせ、現在の設定値を再使用するブロックは
全てその設定値を維持するようにする。勿論、リセット
信号が入力されない場合には今行っている動作が続いて
行われる（Ｓ１８）。
する。図４に示すように、リセット信号が入力されると
（Ｓ１０）、メインシステムの各構成ブロックが行って
いる現在の動作を中止する（Ｓ１１）。そして、１番目
のブロックの現在の状態の設定値を読み出す（Ｓ１
２）。次いで、前記モード設定信号入力部３２を介した
情報に基づいてそのブロックから読み出した設定値を再
使用するか否かを判断する（Ｓ１３）。そのブロックの
設定値を再使用しない場合には、そのブロックに設定さ
れている設定値を初期化する（Ｓ１５）。そして、その
ブロックの設定値を再使用する場合には、そのブロック
に設定されている設定値をそのままに維持させる（Ｓ１
４）。上記の（Ｓ１３）（Ｓ１４）（Ｓ１５）の動作が
終わると、当該ブロックが最後のブロックであるかどう
かを判断して（Ｓ１６）、最後のブロックでなければ、
次のブロックの現在の状態の設定値を読み出す（Ｓ１
７）して上記動作を繰り返す。最後のブロックまで上記
の（Ｓ１３）（Ｓ１４）（Ｓ１５）（Ｓ１６）（Ｓ１
７）のステップを繰り返して初期化させるブロックは全
てリセットさせ、現在の設定値を再使用するブロックは
全てその設定値を維持するようにする。勿論、リセット
信号が入力されない場合には今行っている動作が続いて
行われる（Ｓ１８）。
【００１１】本実施形態によるリセット機能を介したモ
ード設定方法は、いくつかの特定ブロック（設定値の再
使用の可否を判断して再使用が必要であると判断された
ブロック）は一番強力な割込み信号のリセット信号が入
力されてもそれに影響を受けないようにして、再び始め
る動作にその設定値をそのままに使用できる。
ード設定方法は、いくつかの特定ブロック（設定値の再
使用の可否を判断して再使用が必要であると判断された
ブロック）は一番強力な割込み信号のリセット信号が入
力されてもそれに影響を受けないようにして、再び始め
る動作にその設定値をそのままに使用できる。
【００１２】次に、本発明の第２実施形態によるリセッ
ト装置及びそれを用いた動作モードの設定方法について
説明する。図５は、本発明のリセット装置の他の実施形
態の構成ブロック図である。本発明の第２実施形態によ
るリセット装置は、設定値の再使用の可否を判断すべき
レジスタやポートなどのブロックの数が少ない場合に別
のレジスタ（判断レジスタ）を通してそれぞれの現在の
設定値の再使用の可否を判断するものである。この判断
レジスタで再使用の可否を判断して再使用が決定される
とリセット信号が入力されてもそのブロックは初期化さ
れない。
ト装置及びそれを用いた動作モードの設定方法について
説明する。図５は、本発明のリセット装置の他の実施形
態の構成ブロック図である。本発明の第２実施形態によ
るリセット装置は、設定値の再使用の可否を判断すべき
レジスタやポートなどのブロックの数が少ない場合に別
のレジスタ（判断レジスタ）を通してそれぞれの現在の
設定値の再使用の可否を判断するものである。この判断
レジスタで再使用の可否を判断して再使用が決定される
とリセット信号が入力されてもそのブロックは初期化さ
れない。
【００１３】本発明の他の実施形態によるリセット装置
は、ＭＣＵを有する装置の動作が非正常的な状態である
とき、使用者の選択によるリセット信号を入力するリセ
ット信号入力部３１と、そのリセット信号入力部３１を
介したリセット信号が入力されたとき、メインシステム
の各構成ブロックの現在の状態の設定値を評価して再使
用の可否を決定する判断レジスタ３６と、その判断レジ
スタ３６の出力信号により初期化されるか、又は現在の
状態を維持する、レジスタ部３４やポートデータレジス
タ部３５等のメインシステム構成ブロックから構成され
る。上記判断レジスタ３６はブロックを識別する情報を
備えているとともに、それぞれブロックの設定値を維持
するかどうかの情報を動作ごとに判断して維持してい
る。その情報を元にリセットすべきブロックにだけリセ
ット信号を送る。
は、ＭＣＵを有する装置の動作が非正常的な状態である
とき、使用者の選択によるリセット信号を入力するリセ
ット信号入力部３１と、そのリセット信号入力部３１を
介したリセット信号が入力されたとき、メインシステム
の各構成ブロックの現在の状態の設定値を評価して再使
用の可否を決定する判断レジスタ３６と、その判断レジ
スタ３６の出力信号により初期化されるか、又は現在の
状態を維持する、レジスタ部３４やポートデータレジス
タ部３５等のメインシステム構成ブロックから構成され
る。上記判断レジスタ３６はブロックを識別する情報を
備えているとともに、それぞれブロックの設定値を維持
するかどうかの情報を動作ごとに判断して維持してい
る。その情報を元にリセットすべきブロックにだけリセ
ット信号を送る。
【００１４】上記のような本発明の第２実施形態による
リセット装置を用いた動作モードの設定方法は、図４と
同様であるが、リセット信号入力部３１を介したリセッ
ト信号が、メインシステムの各構成ブロックの現在の状
態の設定値を再使用するか否かの情報を格納している判
断レジスタ３６を介して各構成ブロックへ入力されるこ
とが異なる。
リセット装置を用いた動作モードの設定方法は、図４と
同様であるが、リセット信号入力部３１を介したリセッ
ト信号が、メインシステムの各構成ブロックの現在の状
態の設定値を再使用するか否かの情報を格納している判
断レジスタ３６を介して各構成ブロックへ入力されるこ
とが異なる。
【００１５】そして、本発明の第３実施形態によるリセ
ット装置及びそれを用いた動作モードの設定方法につい
て説明する。図６は、本発明の他の実施形態による各レ
ジスタの詳細構成図であり、メインシステムのそれぞれ
の構成ブロックのレジスタに判断ビットを有するように
してリセット動作が選択的になされるようにしたもので
ある。上記の判断ビットは、新たに追加するか、又は使
用されていない空間を活用できる。リセット信号入力部
３１を介したリセット信号がメインシステムの各ブロッ
クに入力されると、そのブロックの判断ビットに格納さ
れた値（０又は１）に基づいてリセットされるか、又は
現在の設定値がそのままに維持されて再び実行される動
作に再使用される。本発明の第３実施形態によるリセッ
ト装置を用いた動作モードの設定方法は、図４と同様で
あるが、現在の設定値を再び使用するか否かを判断する
情報を各構成ブロックが有していることが先の実施形態
と異なる。
ット装置及びそれを用いた動作モードの設定方法につい
て説明する。図６は、本発明の他の実施形態による各レ
ジスタの詳細構成図であり、メインシステムのそれぞれ
の構成ブロックのレジスタに判断ビットを有するように
してリセット動作が選択的になされるようにしたもので
ある。上記の判断ビットは、新たに追加するか、又は使
用されていない空間を活用できる。リセット信号入力部
３１を介したリセット信号がメインシステムの各ブロッ
クに入力されると、そのブロックの判断ビットに格納さ
れた値（０又は１）に基づいてリセットされるか、又は
現在の設定値がそのままに維持されて再び実行される動
作に再使用される。本発明の第３実施形態によるリセッ
ト装置を用いた動作モードの設定方法は、図４と同様で
あるが、現在の設定値を再び使用するか否かを判断する
情報を各構成ブロックが有していることが先の実施形態
と異なる。
【００１６】上記のような本発明のリセット装置及びそ
れを用いた動作モードの設定方法によれば、リセット信
号が入力されても、全てのブロックが初期化状態となら
ずに、現在の設定されている設定値を選択的に維持させ
ることにより、いくつかのブロックは特定の動作モード
にセットされている状態で再びある動作を実行するよう
にするものである。
れを用いた動作モードの設定方法によれば、リセット信
号が入力されても、全てのブロックが初期化状態となら
ずに、現在の設定されている設定値を選択的に維持させ
ることにより、いくつかのブロックは特定の動作モード
にセットされている状態で再びある動作を実行するよう
にするものである。
【００１７】
【発明の効果】本発明のリセット装置及びそれを用いた
動作モードの設定方法は、リセット信号が入力されて
も、全てのブロックが初期化されることでなく、外部か
ら入力される情報又は内部に格納されている情報に基づ
いて選択的にリセットされ、リセットされなかったブロ
ックの設定値は再使用される。したがって、次のような
効果がある。第１にメインシステムを構成している各レ
ジスタ、ポート等の構成ブロックの状態指定に必要な初
期プログラムが無くてもよいので、メモリ容量を減少さ
せ得る。第２に使用者が特定の動作を行う場合に、初期
指定値を各構成ブロックに対して全てを設定する必要が
ないので、プログラムが容易であり、間違いの検出等の
作業が容易であって、システムを効率よく使用できる。
動作モードの設定方法は、リセット信号が入力されて
も、全てのブロックが初期化されることでなく、外部か
ら入力される情報又は内部に格納されている情報に基づ
いて選択的にリセットされ、リセットされなかったブロ
ックの設定値は再使用される。したがって、次のような
効果がある。第１にメインシステムを構成している各レ
ジスタ、ポート等の構成ブロックの状態指定に必要な初
期プログラムが無くてもよいので、メモリ容量を減少さ
せ得る。第２に使用者が特定の動作を行う場合に、初期
指定値を各構成ブロックに対して全てを設定する必要が
ないので、プログラムが容易であり、間違いの検出等の
作業が容易であって、システムを効率よく使用できる。
【図１】従来の技術のリセット装置の構成ブロック図。
【図２】従来の技術のリセット動作を示すフローチャー
ト。
ト。
【図３】本発明のリセット装置の構成ブロック図。
【図４】本発明のリセット動作を示すフローチャート。
【図５】本発明のリセット装置の他の実施例による構成
ブロック図。
ブロック図。
【図６】本発明の他の実施例による各レジスタの詳細構
成図。
成図。
３１ リセット信号入力部 ３２ モード設定信号入力部 ３３ 動作モード設定部 ３４ レジスタ部 ３５ ポートデータレジスタ ３６ 判断レジスタ
Claims (6)
- 【請求項１】 ＭＣＵを有する装置へリセット信号が入
力されたとき、そのリセット信号が装置の各構成ブロッ
クに選択的に入力され、これにより現在の設定値をその
ままに維持させるか、又は初期化されるように選択的に
リセット機能を行うことを特徴とするリセット装置。 - 【請求項２】 使用者の選択によるリセット信号を入力
するリセット信号入力部と、 外部から前記リセット信号入力部を介したリセット信号
が入力されると、どのブロックの設定値を初期化し、ど
のブロックの設定値をそのままに維持するかに対する情
報を入力するモード設定信号入力部と、 前記リセット信号が入力されると、モード設定信号入力
部の情報に基づいて各構成ブロックに選択的にリセット
信号を入力し、リセット信号が入力されなかったブロッ
クは現在の動作モードを維持させ、その以外のブロック
は初期化させる動作モード設定部と、を備えることを特
徴とする請求項１に記載のリセット装置。 - 【請求項３】 リセット信号が入力されると、各構成ブ
ロック中、どのブロックは現在の状態を維持させ、どの
ブロックは初期化するかに対する情報に基づいて、各構
成ブロックに選択的にリセット信号を入力する判断レジ
スタを装置を内部に備えることを特徴とする請求項１に
記載のリセット装置。 - 【請求項４】 各構成ブロックは、リセット信号が入力
されると、リセット機能を行うか、それとも現在の動作
モードをそのままに維持するかに対する情報を格納する
判断ビットを有することを特徴とする請求項１に記載の
リセット装置。 - 【請求項５】 リセット信号が入力されると、各構成ブ
ロックの現在の状態を検知して、そのブロックを初期化
するか、それとも現在の動作モードをそのままに維持す
るかを判断し、リセット機能を行うブロック以外のブロ
ックを現在の状態の動作モードにセットすることを特徴
とするリセット装置を用いた動作モードの設定方法。 - 【請求項６】 リセット機能の行いの有無を判断する段
階は、 リセット信号が入力されると、各構成ブロックが行って
いる動作を中止する第１ステップと、 １番目のブロックの現在の状態の設定値を読み出し、読
み出した設定値を再使用するか否かを判断する第２ステ
ップと、 そのブロックの設定値を再使用しない場合には、そのブ
ロックに設定されている設定値を初期化し、そのブロッ
クの設定値を再使用する場合には、そのブロックに設定
されている設定値をそのままに維持させる第３ステップ
と、 上記の第２、３ステップを最後のブロックまで繰り返す
第４ステップと、を備えることを特徴とする請求項６に
記載のリセット装置を用いた動作モードの設定方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049054A KR100209762B1 (ko) | 1996-10-28 | 1996-10-28 | 리셋 장치 및 그를 이용한 동작 모드 설정 방법 |
| KR49054/1996 | 1996-10-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10143285A true JPH10143285A (ja) | 1998-05-29 |
Family
ID=19479235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9239384A Pending JPH10143285A (ja) | 1996-10-28 | 1997-09-04 | リセット装置及びそれを用いた動作モードの設定方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5928359A (ja) |
| JP (1) | JPH10143285A (ja) |
| KR (1) | KR100209762B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021317A (ja) * | 2006-07-12 | 2008-01-31 | Samsung Electronics Co Ltd | 複数のインターフェースを有するメモリカード、そのリセット制御方法及びリセット制御システム |
| JP2010186215A (ja) * | 2009-02-10 | 2010-08-26 | Mitsubishi Electric Corp | 電気回路及び待機系システム |
| US8783576B2 (en) | 2006-07-12 | 2014-07-22 | Samsung Electronics Co., Ltd. | Memory card having multiple interfaces and reset control method thereof |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476870B1 (ko) * | 1997-09-24 | 2005-07-05 | 삼성전자주식회사 | 컨트롤레지스터초기화신호발생회로 |
| DE19842593C2 (de) * | 1998-09-17 | 2001-05-03 | Abb Patent Gmbh | Verfahren zum Betrieb eines Busmasters an einem Feldbus |
| US6792527B1 (en) * | 2000-12-22 | 2004-09-14 | Xilinx, Inc. | Method to provide hierarchical reset capabilities for a configurable system on a chip |
| JP4443067B2 (ja) * | 2001-04-26 | 2010-03-31 | 富士通マイクロエレクトロニクス株式会社 | プロセッサおよびそのリセット制御方法 |
| US7627771B2 (en) * | 2005-10-04 | 2009-12-01 | International Business Machines Corporation | Clock control hierarchy for integrated microprocessors and systems-on-a-chip |
| KR100866214B1 (ko) * | 2006-10-16 | 2008-10-30 | 삼성전자주식회사 | 단말기에서 초기화 신호를 생성하는 장치 및 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3886529T2 (de) * | 1988-08-27 | 1994-06-30 | Ibm | Einrichtung in einem Datenverarbeitungssystem zur System-Initialisierung und -Rückstellung. |
| US5086505A (en) * | 1989-06-30 | 1992-02-04 | Motorola, Inc. | Selective individual reset apparatus and method |
| CA2027799A1 (en) * | 1989-11-03 | 1991-05-04 | David A. Miller | Method and apparatus for independently resetting processors and cache controllers in multiple processor systems |
| US5758185A (en) * | 1992-10-01 | 1998-05-26 | Hudson Soft Co. Ltd. | Method for resetting a system controlled by a CPU and having a semi-autonomous IC unit |
-
1996
- 1996-10-28 KR KR1019960049054A patent/KR100209762B1/ko not_active IP Right Cessation
-
1997
- 1997-05-30 US US08/866,237 patent/US5928359A/en not_active Expired - Lifetime
- 1997-09-04 JP JP9239384A patent/JPH10143285A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021317A (ja) * | 2006-07-12 | 2008-01-31 | Samsung Electronics Co Ltd | 複数のインターフェースを有するメモリカード、そのリセット制御方法及びリセット制御システム |
| US8783576B2 (en) | 2006-07-12 | 2014-07-22 | Samsung Electronics Co., Ltd. | Memory card having multiple interfaces and reset control method thereof |
| JP2010186215A (ja) * | 2009-02-10 | 2010-08-26 | Mitsubishi Electric Corp | 電気回路及び待機系システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5928359A (en) | 1999-07-27 |
| KR19980029728A (ko) | 1998-07-25 |
| KR100209762B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7930535B1 (en) | Method and apparatus for loading configuration data | |
| JP2009505303A (ja) | 組み込みメモリ保護 | |
| JPH10143285A (ja) | リセット装置及びそれを用いた動作モードの設定方法 | |
| CN113157509A (zh) | 一种内存安全性检测方法和片上系统 | |
| US6393558B1 (en) | Peripheral component interconnect (PCI) card for selectively processing a PCI bus reset signal and method for resetting the PCI card | |
| US7165172B1 (en) | Facilitating cold reset and warm reset tasking in a computer system | |
| US6438686B1 (en) | Method and apparatus for eliminating contention with dual bus masters | |
| JP2003167649A (ja) | 情報処理装置 | |
| JP2000322282A (ja) | マイクロコンピュータ | |
| US5646974A (en) | High speed apparatus for branch detection of a loop instruction | |
| US5611068A (en) | Apparatus and method for controlling pipelined data transfer scheme between stages employing shift register and associated addressing mechanism | |
| JPH0588884A (ja) | 状態モード設定方式 | |
| US20020199080A1 (en) | Combined logic function for address limit checking | |
| JPH09212429A (ja) | 不揮発性半導体ディスク装置 | |
| JPH0527875A (ja) | 電子機器 | |
| JP3544841B2 (ja) | 非同期式演算器 | |
| US20040015676A1 (en) | Sharing of a logic operator having a work register | |
| JPS59133654A (ja) | プログラムデバツグ装置 | |
| JPH1047151A (ja) | 自動車用電子制御装置 | |
| JP2596355B2 (ja) | マイクロコンピュータ | |
| JP2000357110A (ja) | プログラム暴走検出方法及びプログラム暴走検出システム | |
| JPH0981275A (ja) | 演算処理装置 | |
| JP3173461B2 (ja) | メモリパトロール機能の擬正常試験回路および擬正常試験方法 | |
| JPH1196012A (ja) | 分散制御装置 | |
| JPH09319592A (ja) | マイクロコンピュータ |