KR100199437B1 - 반도체장치 및 그 제조방법 및 기판 - Google Patents

반도체장치 및 그 제조방법 및 기판 Download PDF

Info

Publication number
KR100199437B1
KR100199437B1 KR1019950009706A KR19950009706A KR100199437B1 KR 100199437 B1 KR100199437 B1 KR 100199437B1 KR 1019950009706 A KR1019950009706 A KR 1019950009706A KR 19950009706 A KR19950009706 A KR 19950009706A KR 100199437 B1 KR100199437 B1 KR 100199437B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
semiconductor device
bonded
semiconductor
Prior art date
Application number
KR1019950009706A
Other languages
English (en)
Other versions
KR950030321A (ko
Inventor
마꼬토 이이지마
테쓰시 와까바야시
토시오 하마노
마사하루 미나미자와
마사시 타께나까
타투로우 야마시타
마사타까 미즈꼬시
Original Assignee
세끼자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세끼자와 다다시
Publication of KR950030321A publication Critical patent/KR950030321A/ko
Application granted granted Critical
Publication of KR100199437B1 publication Critical patent/KR100199437B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 BGA형의 반도체장치에 관한 것이며, 고주파신호특성의 향상의 실현을 목적으로 한다.
기판(31)과, 기판(31)상에 페이스다운 본딩된 반도체칩(32)과, 기판(31)상의 댐부재(33)과, 금속판(34)과, 기판(31)의 하면의 땜납볼(13A)를 갖는다. 기판(31)의 관통구멍은 충전코어부(52)에 의해 메워져있다. 애디티브층(51)은 관통구멍의 부분에도 형성되어 있으며, 배선패턴(23A)은 관통구멍을 우회하지 않는 가장 짧은 경로를 갖는다.

Description

반도체장치 및 그 제조방법 및 기판
제1도는 제1실시예가 되는 BGA형 반도체장치를 나타낸 일부 절단사시도.
제2도는 제1도중의 Ⅱ-Ⅱ선에 따른 단면도.
제3도는 기판의 일부를 확대하여 나타낸 평면도.
제4도는 제3도중의 Ⅳ-Ⅳ선에 따른 단면도.
제5도는 제1도중의 기판을 제조하는 공정을 설명하는 도면.
제6도는 본 발명의 제2실시예가 되는 BGA형 반도체장치의 절단사시도.
제7도는 본 발명의 제3실시예가 되는 BGA형 반도체장치의 절단사시도.
제8도는 본 발명의 제4실시예가 되는 BGA형 반도체장치의 절단사시도.
제9도는 본 발명의 제5실시예가 되는 BGA형 반도체장치의 절단사시도.
제10도는 본 발명의 제6실시예가 되는 BGA형 반도체장치의 절단사시도.
제11도는 본 발명의 제7실시예가 되는 BGA형 반도체장치의 절단사시도.
제12도는 본 발명의 제8실시예가 되는 BGA형 반도체장치의 절단사시도.
제13도는 본 발명의 제9실시예가 되는 BGA형 반도체장치의 절단사시도.
제14도는 본 발명의 제10실시예가 되는 반도체장치의 단면도.
제15도는 제10실시예가 되는 반도체장치의 요부를 확대하여 나타낸 도면.
제16도는 제10실시예가 되는 반도체장치의 요부를 확대하여 나타낸 도면.
제17도는 제10실시예가 되는 반도체장치의 요부를 확대하여 나타낸 도면.
제18도는 본 발명의 제11실시예가 되는 반도체장치의 단면도.
제19도는 본 발명의 제12실시예가 되는 반도체장치의 단면도.
제20도는 본 발명의 제13실시예가 되는 반도체장치의 단면도.
제21도는 종래의 BGA형 반도체장치의 일례를 나타낸 도면.
제22도는 제21도중의 기판의 일부를 확대하여 나타낸 평면도.
제23도는 제22도중의 A-A선에 따른 단면도.
본 발명은 볼 그리드 어레이(Ball Grid Array)(이하 BGA라 한다)형의 반도체장치, 그 제조방법 및 이 반도체장치에 사용되는 기판에 관한 것이다.
근년에 반도체 칩이 고집적화되고 있으며, 또한 반도체장치 실장의 고밀도화가 요구되고 있다.
따라서, QFP형 반도체장치에 비해 단자의 피치를 넓힐 수 있고, 또 서로 근접시켜 실장할 수 있는 BGA형 반도체장치가 주목되고 있다.
또한 근년에는 반도체장치가 처리하는 신호가 고주파수화하고 있다.
이 때문에 BGA형 반도체장치는 고주파수의 신호에 유리한 구조일 것이 바람직하다.
또 반도체 칩의 고집적화에 따라 반도체 칩의 발열량이 증가되어서 BGA형 반도체장치는 방열성이 좋은 구조가 필요해 진다.
제21도는 미국특허 5,166,772호에 나타나 있는 BGA형 반도체장치(10)를 나타낸다.
반도체장치(10)는 기판(11)과, 기판(11) 상면의 중앙에 고착되어 있는 반도체 칩(12)와, 기판(11)의 하면에 격자상으로 배치되어 있는 땜납 볼(13)과, 반도체 칩(12)를 봉지하고 있는 수지제의 봉지부(14)를 갖는다.
반도체 칩(12) 상면의 패드(15)와 기판(11)상의 패드(16)사이에 와이어(17)가 뻗어 있다.
기판(11)은 제22도 및 제23도에 나타낸 바와 같이 프린트판(20)과 그 상면의 애디티브층(21)으로 되며, 관통구멍(22-1∼22-5) 등을 갖는다.
반도체 칩(12)상의 각 패드(15)가 기판(11) 하면의 각 땜납볼(13)과 전기적으로 접속되어 있다.
패드(15-1)와 땜납 볼(13-1)은 와이어(17-1)-패드(16-1)-애디티브층(21) 내의 배선패턴(23)-관통구멍(22-2)의 내주면의 관통구멍 내주막(24)를 통해서 전기적으로 접속되어 있다.
관통구멍(22-1∼22-5)은 개구로 되어 있기 때문에 애디티브층(21)은 관통구멍(22-1∼22-5)의 바로 위의 위치에는 형성되어 있지 않아서, 애디티브층(21)의 배선패턴이 관통구멍의 상방을 가로지르도록 형성할 수는 없다.
이 때문에 배선패턴을 형성할 때 경로가 관통구멍에 의해 제약을 받았었다.
예를 들어 패드(15-1)와 관통구멍(22-2) 사이에 배선패턴을 형성할 경우에 대해 알아본다.
제22도에서 2점 쇄선으로 나타낸 바와 같이 직선적인 배선패턴(25)을 형성할 수는 없어서, 관통구멍(22-1, 22-5)를 우회한 경로의 곡선상의 배선패턴(23)이 형성되어 있다.
관통구멍(22-1, 22-5)을 우회하기 때문에 배선패턴(23)은 길이가 그만큼 길어지지 않을 수 없다.
이 때문에 특히 고주파수의 신호에 대해서는 파형이 무디어져서 신호의 전파 특성이 저하할 우려가 있었다.
또한 반도체 칩(12)은 봉지부(14)로 덮여 있기 때문에 반도체 칩(12)에 발생한 열이 반도체장치(10)의 외부에까지 전도되기 어려워서, 반도체장치(10)은 방열성이 좋지 않았다.
그러므로 본 발명은 상기 과제를 해결한 반도체장치, 그 제조방법 및 기판을 제공하는 것을 목적으로 한다.
본 발명은 기판과, 이 기판의 상면에 고정되어 있는 반도체 칩과, 이 기판의 하면에 배치된 단자로 되며, 이 기판은 복수의 관통구멍을 가지며 각 관통구멍의 내부에 충전코어부를 갖는 기판본체와, 이 기판본체의 상면에 상기 관통구멍도 포함해서 형성되어 있는 애디티브층으로 되며, 이 애디티브층은 이 관통구멍에 의해 제약을 받지 않는 경로를 가지는 배선패턴을 갖는 구성으로 한 것이다.
본 발명은 상기 기판이 복수의 관통구멍을 가지며 각 관통구멍의 내부에 충전코어부를 갖는 기판본체와, 이 기판본체의 상면에 상기 관통구멍도 포함해서 형성되어 있는 애디티브층으로 되며, 이 애디티브층은 상기 관통구멍의 위를 통과하는 경로를 가지는 배선패턴을 갖는 구성으로 한 것이다.
본 발명은 복수의 관통구멍을 가지며 각 관통구멍의 내부에 충전코어부를 갖는 기판본체와, 이 기판본체의 상면에 상기 관통구멍도 포함해서 형성되어 있는 애디티브층으로 되며, 이 애디티브층은 이 관통구멍에 의해 제약을 받지 않는 경로를 가지는 배선패턴을 갖는 구멍의 기판의 상면에 반도체 칩을 고정하는 공정과, 상기 기판의 하면에 단자를 형성하는 공정으로 된 구성으로 한 것이다.
본 발명은 기판과, 이 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과, 이 반도체 칩을 둘러싸고 상기 기판상에 접착되어 있는 틀 형상의 댐부재와, 이 댐부재 및 이 반도체 칩의 위를 향한 뒷면에 접착되어 있는 금속판과, 상기 기판의 하면에 배치된 단자로 된 구성으로 한 것이다.
본 발명은 기판과, 이 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과, 이 반도체 칩을 둘러싸고 상기 기판상에 접착되어 있는 틀 형상의 댐부재와, 개구를 가지며 상기 댐부재 및 이 반도체 칩의 위를 향한 뒷면중에서 주위측의 부분에 접착되어 있는 금속판과, 상기 기판의 하면에 배치된 단자로 되며, 상기 반도체 칩의 뒷면이 노출된 구성으로 한 것이다.
본 발명은 기판과, 이 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과, 이 반도체 칩을 둘러싸고 상기 기판상에 접착되어 있는 틀 형상의 댐부재와, 개구를 가지며 상기 댐부재 및 이 반도체 칩의 상면중에서 주위측의 부분에 접착되어 있는 금속판과, 이 금속판의 개구로부터 노출한 상기 반도체 칩의 뒷면에 접착되어 있는 방열핀과, 상기 기판의 하면에 배치된 단자로 된 구성으로 한 것이다.
본 발명은 기판과, 이 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과, 이 반도체 칩의 위를 향한 뒷면에 접착되며 또한 반도체 칩을 덮고 주위의 부분이 상기 기판에 접착된 금속제의 캡과, 상기 기판의 하면에 배치된 단자로 된 구성으로 한 것이다.
본 발명은 기판과, 이 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과, 개구를 가지며 이 개구의 주위의 부분이 상기 반도체 칩의 상면에 접착되고 주위의 부분이 상기 기판에 접착된 금속제의 캡과, 상기 기판의 하면에 배치된 단자로 되며, 상기 반도체 칩의 뒷면의 노출된 구성으로 한 것이다.
본 발명은 기판과, 이 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과, 개구를 가지며 이 개구의 주위의 부분이 상기 반도체 칩의 상면에 접착되고 주위의 부분이 상기 기판에 접착된 금속제의 캡과, 이 캡의 개구로부터 노출되어 있는 상기 반도체 칩의 뒷면에 접착되어 있는 방열핀과, 상기 기판의 하면에 배치된 단자로 된 구성으로 한 것이다.
본 발명은 기판과, 이 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과, 이 반도체 칩을 둘러싸고 상기 기판상에 접착되어 있는 댐부재와, 이 댐부재의 내측에 형성되어 있고 상기 반도체 칩을 봉지하는 수지패키지부와, 상기 기판의 하면에 배치된 단자로 된 구성으로 한 것이다.
본 발명은 기판과, 이 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과, 이 반도체 칩을 둘러싸고 상기 기판상에 접착되어 있는 댐부재와, 이 댐부재의 내측에 형성되어 있고 상기 반도체 칩을 봉지하는 수지패키지부와, 이 수지패키지부에 접착되어 있는 금속판과, 상기 기판의 하면에 배치된 단자로 된 구성으로 한 것이다.
본 발명은 기판과, 이 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과, 이 반도체 칩을 둘러싸고 상기 기판상에 접착되어 있는 댐부재와, 이 댐부재의 내측에 형성되어 있고 상기 반도체 칩을 봉지하는 수지패키지부와, 이 수지패키지부에 접착되어 있는 방열핀과, 상기 기판의 하면에 배치된 단자로 된 구성으로 한 것이다.
본 발명은 상기 단자를 땜납 볼의 구성으로 한 것이다.
본 발명은 복수의 관통구멍을 가지며 각 관통구멍의 내부에 충전코어부를 갖는 기판본체와, 이 기판본체의 상면에 상기 관통구멍도 포함해서 형성되어 있는 애디티브층으로 되며, 이 애디티브층은 이 관통구멍에 의해 제약을 받지 않는 경로를 가지는 배선패턴을 갖는 구성으로 한 것이다.
본 발명은 복수의 관통구멍을 가지며 각 관통구멍의 내부에 충전코어부를 갖는 기판본체와, 이 기판본체의 상면에 상기 관통구멍도 포함해서 형성되어 있는 애디티브층으로 되며, 이 애디티브층은 상기 관통구멍의 위를 통과하는 경로를 가지는 배선패턴을 갖는 구성으로 한 것이다.
본 발명은 복수의 면에 전극을 갖는 반도체 칩과, 복수의 외부접속배선을 가지며 이 반도체 칩의 일면에 형성된 제1의 전극을 소정의 제1의 외부접속배선에 플립칩(flip-chip) 접합함으로써 이 반도체 칩을 탑재하는 기판과, 이 반도체 칩을 덮도록 배설되며 이 반도체 칩의 상기 일면과 다른 면에 형성된 단수 또는 복수의 제2의 전극과 이 기판에 형성된 소정의 제2의 외부접속배선을 전기적으로 접속하는 도전부재를 구비한 구성으로 한 것이다.
본 발명은 이 제2의 전극을 같은 전위의 전극으로 한 것을 특징으로 한 것이다.
본 발명은 상기 반도체 칩과 기판과의 접합위치에 제1의 전극과 제2의 전극을 전기적으로 분리하는 절연부재를 배설한 것을 특징으로 하는 한 것이다.
본 발명은 상기 기판으로서 프린트배선기판 또는 세라믹 기판 또는 플렉시블 기판중의 어느 하나의 기판을 사용한 것을 특징으로 한 것이다.
본 발명은 상기 반도체 칩을 복수개 배설하고, 이 복수의 반도체 칩에 각각 형성되어 있는 제2의 전극을 도전부재에 의해 제2의 외부접속배선에 전기적으로 접속한 것을 특징으로 한 것이다.
본 발명은 상기 반도체 칩을 복수개 적층 배설하고, 그 상부에 위치한 반도체 칩에 형성된 제2의 전극을 도전부재에 의해 제2의 외부접속배선에 전기적으로 접속한 것을 특징으로 한 것이다.
본 발명의 관통구멍의 내부에 충전코어를 갖는 구성은 관통구멍을 메워서 기판본체의 상면을 평탄화하도록 작용한다. 이것은 애디티브층을 관통구멍의 부분에도 형성하는 것을 가능케 하도록 작용한다.
애디티브층이 기판본체의 상면에 관통구멍의 부분도 포함해서 형성되어 있는 구성은 배선패턴의 경로를 관통구멍을 우회하는 경로로 함을 필요로 하지 않도록 작용한다.
본 발명의 관통구멍에 의해 제약을 받지 않는 경로를 가지는 배선패턴을 갖는 기판을 사용하는 구성은 고주파수 특성이 우수한 반도체장치가 제조되도록 작용한다.
본 발명의 금속판 및 캡은 반도체 칩 주위의 공간을 봉지함과 동시에 반도체 칩의 열을 빼앗도록 작용한다.
본 발명의 금속판의 개구 및 캡의 개구는 반도체 칩의 뒷면을 노출시키도록 작용한다.
본 발명의 방열핀 및 금속판은 반도체 칩의 열을 빼앗도록 작용한다.
본 발명의 수지패키지부는 반도체 칩을 봉지하도록 작용한다.
본 발명에서는 복수의 면에 전극을 갖는 반도체 칩의 일면에 형성된 제1의 전극이 기판에 형성된 제1의 외부접속배선에 플립칩 접합하고, 다른 면에 형성된 제2의 전극과 기판에 형성된 제2의 외부접속배선을 도전부재에 의해 전기적으로 접속함으로써 모든 전극을 반도체 칩의 일면에 배설하는 구성에 비해 전극의 배설위치에 여유를 갖게 할 수가 있고, 마찬가지로 외부접속배선의 배설위치에도 여유를 갖게 할 수가 있으므로 외부접속배선의 형성이 용이해져서 수율의 향상을 기할 수가 있다.
또 도전부재는 반도체 칩을 덮도록 배설되어 있기 때문에 저 인덕턴스화를 기할 수가 있어, 전기적 특성의 향상을 기할 수가 있다. 또한 이 도전부재를 접지전위로 함으로써 도전부재를 반도체 칩의 실드부재로서 사용할 수도 있다.
본 발명에서는 제2의 전극을 같은 전위의 전극으로 하였으므로 이 같은 전위의 제2의 전극을 일괄적으로 도전부재를 사용하여 접속할 수가 있어서 더욱 외부접속 배선을 저감할 수가 있다.
본 발명에서는 반도체 칩과 기판 사이의 접합위치에 제1의 전극과 이 제2의 전극을 전기적으로 분리하는 절연부재를 배설함으로써 제1의 전극과 제2의 전극과의 단락 및 제1의 전극과 도전부재와의 단락을 확실히 방지할 수가 있다.
본 발명에서는 복수의 반도체 칩에 각각 형성되어 있는 제2의 전극을 도전부재에 의해 제2의 외부접속배선에 전기적으로 접속함으로써 본 발명을 이른바 멀티칩 모듈(MCM)에 적용할 수 있다.
본 발명에서는 반도체 칩을 복수개 적층 배설하고, 상부에 위치하는 반도체 칩에 형성된 제2전극을 도전부재에 의하여 제2외부접속배선에 전기적으로 접속함으로써 본 발명을 이른바 칩온칩(Chip on Chip)형의 반도체장치에 적용할 수가 있다.
[실시예]
[제1실시예]
제1도 및 제2도는 본 발명의 제1실시예가 되는 BGA형 반도체장치(30)를 나타낸다.
BGA형 반도체장치(30)는 기판(31)과, 반도체 칩(32)과, 댐부재(33)와, 금속판(34)과, 땜납 볼(13A)을 갖는다.
기판(31)에 대해서는 후술한다.
반도체 칩(32)은 표면(32a)에 땜납 범프(40)를 갖는다.
반도체 칩(32)은 페이스다운의 방향으로 또한 플립칩 방식으로 땜납범프(40)로 기판(31)상의 패드(41)에 납땜되어 기판(31)의 중앙에 고정되어 있다.
댐부재(33)는 기판(31)과 같은 재질의 균일한 두께로 되어 있으며, 그 두께가 반도체 칩(32)과 대략 동일한 4각틀 형상을 가지고, 기판(31)상의 주위를 따라서 접착되어 있다.
금속판(34)은 하면중의 주위 부분을 댐부재(33)에 접착되어 고정되어 있으며, 반도체 칩(32)의 상방을 덮고 있다.
이에 따라 반도체장치(30) 내부의 공간(42)은 기밀하게 되어 있다.
반도체 칩(32)의 뒷면(상면)(32b)과 금속판(34) 사이에는 베이스층(43)을 갖는다.
베이스층(43)은 충전제로서 AIN, 다이아몬드 등이 첨가되어 있는 열전도성이 높은 절연성 페이스트로 된다.
반도체 칩(32)과 기판(31) 사이에도 베이스층(44)를 갖는다.
베이스층(44)은 열전도성이 높은 절연성 페이스트로 된다.
반도체 칩(32)의 각 땜납펌프(40)는 각 땜납 볼(13A)과 전기적으로 접속되어 있다.
다음에 기판(31)에 대하여 설명한다.
기판(31)은 제4도에 나타낸 바와 같이 기판본체로서의 프린트판(50)과, 그 상면의 애디티브층(51)을 갖는다.
애디티브층(51)은 배선패턴(23A)를 갖는다.
프린트판(50)에만 관통구멍(22A-1∼22A-5)이 형성되어 있다.
각 관통구멍(22A-1∼22A-5)은 그 내주면에 Cu제의 관통구멍 내주막(24A-1∼24A-5)를 갖는다.
52는 충전코어부이며, 합성수지로 되고, 각 관통구멍(22A-1∼22A-5) 내부를 점하고 있다.
따라서, 각 관통구멍(22A-1∼22A-5)은 각각 내주막(24)을 가지며, 또한 내부가 합성수지에 의해 충전된 구조이다.
애디티브층(51)은 관통구멍 이외의 부분은 프린트판(50)의 상면에 형성되어 있으며, 각 관통구멍(22A-1∼22A-5)의 부분은 충전코어(52)의 상면(42a)에 형성되어 있다.
53-1∼53-5는 관통구멍 대향부분이며, 애디티브층(51)중에서 관통구멍(22A-1∼22A-5)의 바로 위의 부분이다.
즉 애디티브층(51)은 개구를 갖지 않는다.
따라서, 애디티브층(51)의 배선패턴의 경로는 관통구멍(22A-1∼22A-5)에 의해 아무런 제약을 받음이 없이 정해지므로 배선패턴의 경로의 자유도가 향상된다.
배선패턴(23A)은 관통부분 대향부분(53-4, 53-5, 53-2)을 가로지르고 있다.
배선패턴(23A)의 끝은 비아(via)를 통해서 관통구멍 내주막(23A-2)과 접속되어 있다.
종래의 경우에는 배선패턴(23B)은 관통구멍을 우회하여 제3도의 2점 쇄선으로 나타낸 바와 같은 곡선의 경로가 된다. 그러나 본 실시예에서는 배선패턴(23A)은 직선이며, 길이는 가장 짧은 길이로 되어 있다.
제1도에서 반도체 칩(32)의 땜납펌프(40-1)와 기판(31)의 하면의 땜납 볼(13A-1)과는 패드(41-1)-배선패턴(23A)-비아(54)-관통구멍(22A-2)를 거쳐서 전기적으로 접속되어 있다.
반도체장치(30)는 땜납 볼(13A)을 통해서 프린트기판(도시하지 않음)상에 실장된다.
다음에 상기 구성이 되는 반도체장치(30)의 동작특성에 대하여 설명한다.
[고주파 신호특성]
첫째는 배선패턴(23A)이 가장 짧은 길이로 되어 있으며, 둘째는 플립칩 방식이어서 와이어를 갖지 않기 때문에 고주파수의 신호도 파형왜곡을 발생시키는 일이 없이 양호하게 전파한다.
따라서 반도체장치(30)는 양호한 고주파 신호특성을 갖는다.
[방열특성]
반도체 칩(32)에서 발생한 열을 제2도에서 화살표(60)로 나타낸 바와 같이 페이스트층(43)을 통해 금속판(34)에 전달되어, 화살표(61)로 나타낸 바와 같이 금속플레이트(34)로 퍼지고, 화살표(62)로 나타낸 바와 같이 대기중으로 방열된다.
또한 반도체 칩(32)의 열은 화살표(70)로 나타낸 바와 같이 페이스트층(44)을 통하여 기판(31)으로 전달되어 화살표(71)로 나타낸 바와 같이 기판(31)내로 퍼져 화살표(72)로 나타낸 바와 같이 대기중으로 방열된다.
따라서 반도체장치(30)의 내부열저항은 제21도에 나타낸 반도체장치(10)의 내부열저항보다 적어서, 반도체 칩(32)의 열은 제21도에 나타낸 반도체장치(10)에 비해 양호하게 방열된다.
이어서 상기 기판(31)의 제조방법에 대해 제5도를 참조하여 설명한다.
우선 관통구멍 형성공정(80)에 의해 제5도(a)에 나타낸 바와 같이 프린트판(50)에 관통구멍(22A-2, 22A-4, 22A-5)를 뚫는다.
다음에 관통구멍 내주막 형성공정(81)을 실시한다.
제5도(b)에 나타낸 바와 같이 동도금하고 에칭하여, 관통구멍 내주막(24A-2, 24A-4, 24A-5)를 형성한다.
이어서 관통구멍 충전공정(82)를 실시한다.
제5도(d)에 나타낸 바와 같이 관통구멍(22A-2, 22A-4, 22A-5)내에 합성수지를 충전하여 충전코어부(52)를 형성하고, 관통구멍 전부를 막는다.
이어서 애디티브층(51)을 형성하는 공정을 실시한다.
우선 절연층 형성공정(83)을 실시한다.
제5도(d)에 나타낸 바와 같이 관통구멍의 부분도 포함해서 프린트판(50)의 전면에 절연층(56)을 형성한다.
또한 절연층(90)의 소정 위치에 비아구멍(57)을 형성한다.
이어서 배선패턴 형성공정(84)을 실시한다.
동도금하고 애칭함으로써 제5도(e)에 나타낸 바와 같이 비아(54)와 배선패턴(23A)을 형성한다.
최후에 금도금을 한다.
다음에 제6도를 이하를 참조하여 본 발명의 다른 실시예에 대해 설명한다.
각 도면에서 제1도∼제5도에 나타낸 구성돠 대응하는 부분에는 동일 부호를 붙이고 그 설명을 생략한다.
[제2실시예]
제6도는 본 발명의 제2실시예가 되는 BGA형 반도체장치(90)를 나타낸다. 금속판(34A)은 중앙에 구형상의 개구(91)를 갖는다.
개구(91)는 반도체 칩(32)보다 한 둘레 작은 크기를 갖는다.
금속판(34A) 하면의 개구(91)의 주위 부분이 반도체 칩(32)의 주위 근방의 부분에 접착되어 있으며, 공간(42)은 기밀하게 되어 있다.
반도체 칩(32)의 뒷면(32b)은 노출되어 있다.
반도체 칩(32)의 열은 화살표(92)로 나타낸 바와 같이 직접 대기중으로 방열된다.
이 반도체장치(90)의 내부열저항은 제1도의 반도체장치(30)의 내부열저항보다 적다.
[제3실시예]
제7도는 본 발명의 제3실시예가 되는 BGA형 반도체장치(100)를 나타낸다.
이 반도체장치(100)는 상기 제2실시예의 반도체장치(90)에 방열핀(101)을 설치한 구조를 갖는다.
방열핀(101)은 일부를 개구(91)내에 끼워넣어서 반도체 칩(32)의 뒷면(32b)에 열전도성이 높은 페이스트층(102)에 의해 접착되어 있다.
반도체 칩(32)의 열은 화살표(105)로 나타낸 바와 같이 방열핀(101)에 전도되어 화살표(106)로 나타낸 바와 같이 대기중으로 방열된다.
이 반도체장치(100)의 내부열저항은 제1도의 반도체장치(30)의 내부열저항보다 적다.
[제4실시예]
제8도는 본 발명의 제4실시예가 되는 BGA형 반도체장치(110)를 나타낸다.
이 반도체장치(110)는 제1도의 댐부재(33) 및 금속판(34)대신에 프레스성형한 금속제의 캡(111)을, 기판(31) 상면의 주변부와 페이스다운으로 본딩된 반도체 칩(32)의 뒷면(32b)에 접착한 구조를 갖는다.
이 반도체장치(110)는 제1도의 반도체장치(30)에 비해서 적은 부품으로서, 제1도의 반도체장치(30)의 내부열저항과 같은 정도의 내부열저항을 갖는다.
[제5실시예]
제9도는 본 발명의 제5실시예가 되는 BGA형 반도체장치(120)를 나타낸다.
켑(111A)은 반도체 칩(32)보다 한 둘레 적은 크기의 구형상의 개구(21)를 갖는다.
반도체 칩(32)의 뒷면(32b)은 노출되어 있다.
[제6실시예]
제10도는 본 발명의 제6실시예가 되는 BGA형 반도체장치(130)를 나타낸다.
이 반도체장치(130)는 상기 제5실시예의 반도체장치(120)에 방열핀(101)을 설치한 구조를 갖는다.
방열핀(101)은 일부를 개구(121)내에 끼워넣어서 반도체 칩(32)의 뒷면(32b)에 열전도성이 높은 페이스트층(102)에 의해 접착되어 있다.
[제7실시예]
제11도는 본 발명의 제7실시예가 되는 BGA형 반도체장치(140)을 나타낸다.
반도체 칩(32A)은 페이스업 본딩되어 있다.
140은 와이어이다.
141은 수지패키지부이며, 반도체 칩(32A) 및 와이어(140)를 덮어 이를 봉지하고 있다.
수지패키지부(141)는 댐부재(33)의 내측에 수지를 본딩함으로써 형성한 것이다.
[제8실시예]
제12도는 본 발명의 제8실시예가 되는 BGA형 반도체장치(150)를 나타낸다.
이 반도체장치(150)는 상기 제7실시예의 반도체장치(140)에 방열핀(151)을 설치한 구조를 갖는다.
방열핀(151)은 수지패키지부(141)의 상면에 열전도성이 높은 페이스트층(152)에 의해 접착되어 있다.
[제9실시예]
제13도는 본 발명의 제9실시예가 되는 BGA형 반도체장치(160)를 나타낸다.
이 반도체장치(160)는 상기 제7실시예의 반도체장치(140)에 금속판(161)을 설치한 구조를 갖는다.
금속판(161)은 수지패키지부(141)의 상면에 열전도성이 높은 페이스트층(152)에 의해 접착되어 있다.
이상의 실시예에서 반도체 칩(32)의 표면(32A)의 땜납펌프(40) 대산에 스터드범프를 사용하여도 좋다. 또 땜납 볼(13A) 대신에 핀을 설치하여도 좋다.
페이스트층(43) 대신에 열전도성이 높은 필름을 시용하여도 좋다. 또 페이스트층(43)은 충전제로서 Ag를 갖는 것이어도 좋다.
애디티브층(51)은 2층 이상의 구조이어도 좋다.
페이스트층(43)의 열전도성이 높은 절연성 페이스트 대신에 이방성 도전성 수지를 사용하여도 좋다. 댐부재(33) 대신에 절연성 페이스트에 의해 댐을 형성하여도 좋다.
[제10실시예]
제14도는 본 발명의 제10실시예인 반도체장치(200)를 나타낸 단면도이다. 본 실시예에 관한 반도체장치(200)는 대략적으로 반도체 칩(201), 기판(202), 봉지수지(203), 외부접속용 볼(204) 및 도전부재(205) 등에 의해 구성되어 있다.
반도체 칩(201)은 하면에 기판(202)과 접속하기 위한 제1이 전극이 되는 복수의 내부접속용 범프(206)(예를 들어 땜납으로 된다)가 배설되어 있다. 또한 이 하면과 상이한 다른 면(구체적으로는 반도체 칩(201)의 상면)에는 제2의 전극이 되는 상부전극(207)이 형성되어 있다. 본 실시예에서는 이 상부전극(207)은 접지전극으로 되어 있다.
기판(202)은 다층화된 다층프린트기판이며, 유리-에폭시등으로 된 절연층(202b)의 내부에 배선층(202a)이 형성된 구조로 되어 있다. 또 기판(202)의 상면에는 소정의 패턴으로 복수의 외부접속배선(209)이 형성되어 있다. 이 외부접속배선(209)은 신호선 및 전원선으로서 기능하는 제1의 외부접속배선(209a)과 접지선으로서 기능하는 제2의 외부접속배선(209b)에 의해 구성된다.
상기한 반도체 칩(201)은 플립칩 접합에 의해 기판(202)에 탑재된다. 그리고 반도체 칩(201)이 기판(202)에 탑재된 상태에서 제1의 외부접속배선(209a)의 내부 끝부분에는 반도체 칩(201)에 형성된 내부접속용 범프(206)가 접합되고, 후술하는 바와 같이 제2의 외부접속배선(209b)의 내부 끝부분에도 도전부재(205)를 통해서 반도체 칩(201)의 상부전극(207)이 접속된다.
상기의 외부접속배선(209) 및 배선층(202a)는 기판(202)내에 형성된 비아(210)에 의해 층간 접속되어 기판(202)의 배면측까지 나와 있으며, 이 기판(202)의 배면에서 외부접속용 볼(204)(예를 들어 땝납 볼)과 접속되어 있다.
상기 외부접속용 볼(204)은 예를 들어 땜납 볼을 배설하는 방법, 동 볼의 표면에 땜납 도금한 것을 배설하는 방법 또는 스크린인쇄를 이용하여 땜납 페이스트를 소정 위치에 도포한 후에 가열 리플로 처리를 함으로써 구 형상의 땜납을 형성하는 방법등에 의해 배설 또는 형성할 수가 있다.
봉지수지(203)는 반도체 칩(201)을 덮도록 배설된 도전부재(205)의 위를 다시 덮도록 형성되어 있으며, 반도체 칩(201)을 보호하는 기능을 갖는다. 이 봉지수지(203)로서는 예를 들어 에폭시수지 등이 사용되고 있다.
도전부재(205)는 본 실시예의 요부가 되는 것으로서, 예를 들어 은 페이스트로 구성되어 있다. 이 도전부재(205)는 용융한 은 페이스트를 포팅 등에 의해 반도체 칩(201)을 덮도록 배설된다.
또 이 도전부재(205)는 반도체 칩(201)의 상면에 형성되어 있는 상부전극(207)과 전기적으로 접속되어 있다. 또한 도전부재(205)는 기판(202)의 상면에서 제2의 외부접속배선(209b)과도 전기적으로 접속되어 있다. 따라서 반도체 칩(201)과 제2의 외부접속배선(209b)과는 도전부재(205)를 통해서 전기적으로 접속된 구성이 된다.
여기서 제15도∼제17도에 반도체 칩(201)과 외부접속배선(209)과의 전기적 접속구조를 나타낸다. 또한 각 도면에서 봉지수지(203), 배선층(202a) 및 외부접속용 볼(204)의 도시는 생략한다.
제15도는 반도체 칩(201)의 신호용 패드에 형성된 내부 접속용 범프(206a)와 제1의 외부접속배선(209a)과의 전기적 접속구조를 나타낸다.
제15도에 나타낸 바와 같이 반도체 칩(201)과 기판(202)사이에는 절연부재(211)가 배설되어 있으며, 신호용 패드에 형성된 내부접속용 펌프(206a)와 제1의 외부접속배선(209a)와의 접속부위에서는 이 절연부재(211)가 제1의 외부접속배선(209a)의 상부에도 배설되어 있다.
따라서 절연부재(211)는 도전부재(205)와 제1의 외부접속배선(209a)를 전기적으로 분리하고 있으며, 따라서 도전부재(205)와 접속된 상부전극(207)(접지전극)이 신호용의 외부접속배선(209a)와 단락하는 일은 없다. 또한 절연부재(211)는 소정의 가용성을 갖는(유연한) 재질로 된 수지로 구성되어 있다. 이 때문에 열 인가시에 반도체 칩(201)과 기판(202) 사이에 열팽창차에 기인하여 발생하는 응력을 이 절연부재(211)로 흡수할 수가 있으므로 반도체장치(200)의 신뢰성을 향상시킬 수가 있다.
또 제16도는 반도체 칩(201)의 접지용 패드에 형성된 내부접속용 범프(206b)와 제2의 외부접속배선(209b)과의 전기적 접속구조를 나타낸다.
제16도에 나타낸 바와 같이 접지용 패드에 형성된 내부접속용 범프(206b)와 제2의 외부접속배선(209b)과의 접속부위에서는 상기 절연부재(211)가 제2의 외부접속배선(209b)의 상부에는 배설되지 않아, 제2의 외부접속배선(209b)은 노출한 상태로 되어 있기 때문에 도전부재(205)는 제2의 외부접속배선(209b) 및 내부 접속용 범프(206b)와 전기적으로 접속된 구성으로 되어 있다.
따라서, 도전부재(205)는 반도체 칩(201)의 상면에 형성되어 있는 상부전극(207), 반도체 칩(201)의 하면에 형성되어 있는 내부접속용 범프(206b) 및 제2의 외부접속배선(209b)를 전기적으로 접속한다. 이에 따라 도전부재(205), 상부전극(207), 내부접속용 범프(206b), 제2의 외부접속배선(209b)은 모두 같은 전위(접지전위)가 된다.
이때 제14도 및 제16도에 나타낸 바와 같은 배설상태에서 도전부재(205)는 큰 체적을 갖고 있기 때문에 와이어에 의한 접속에 비해 인덕턱스가 적고, 따라서 반도체 칩(201)과 제2의 외부접속배선(209b) 사이의 접속의 전기특성을 향상시킬 수가 있다.
제16도에 나타낸 바와 같이 접지전극은 상부전극(207)과 같이 반도체 칩(201)의 상면에만 형성되는 것이 아니고, 내부접속용 범프(206b)와 같이 반도체 칩(201)의 하면에도 합쳐서 배설되는 경우가 있다.
이와 같이 접지전극이 반도체 칩(201)의 상하면에 각각 배설되는 구성이라도 본 실시예에 의한 접속구조를 채용하면 상부전극(207) 및 내부접속용 범프(206b)를 도전부재(205)에 의해 일괄적으로 제2의 외부접속배선(209b)에 접속할 수가 있어서 상부전극(207) 및 내부접속용 범프(206b)의 제2의 외부접속배선(209b)에 대한 접속처리를 용이하게 할 수가 있다.
또한 제17도는 반도체 칩(201)에 형성되어 있는 상부전극(207)과 제2의 외부접속배선(209b)과의 전기적 접속을 내부접속용 범프(206)가 형성되어 있지 않은 위치에서 행하는 구조를 나타낸다.
제17도에 나타낸 바와 같이 도전부재(205)에 의한 상부전극(207)과 제2의 외부접속배선(209b)과의 전기적 접속은 제16도에 나타낸 접지용 패드에 형성된 내부접속용 펌프(206b)의 형성위치에 한정되는 것이 아니고, 내부접속용 펌프(206b)가 형성되어 있지 않은 위치에서도 할 수가 있다. 또한 이 구조에서도 도전부재(205)와 외부접속배선(209b)와의 접속위치에서는 절연부재(211)는 제거되어 있다.
상기한 바와 같이 본 실시예에 관한 반도체장치(200)에 의하면 반도체 칩(201)에 형성되어 있는 상부전극(207)은 내부접속용 펌프(206)를 사용함이 없이(상기한 바와 같이 내부접속용 범프(206)를 병용할 수도 있음) 제2의 외부접속배선(209b)에 접속할 수가 있다. 따라서 반도체 칩(201)의 하면에 형성되는 내부접속용 범프(206)의 배설수를 저감할 수가 있어, 반도체 칩(201)하면의 내부접속용 펌프(206)의 배설위치에 여유를 주게 할 수가 있다.
또한 제2의 외부접속배선(209b)은 도전부재(205)의 배설위치이면 기판(202)상의 어떤 위치에 형성하여도 좋기 때문에 그 배설의 자유도가 높아져서, 제1의 외부접속배선(209a)이 형성되지 않은 위치를 선정하여 제2의 외부접속배선(209b)을 형성하는 것이 가능해진다. 따라서, 외부접속배선(209)의 배설위치에도 여유를 주게 할 수가 있다.
상기와 같이 본 실시예에 관한 반도체장치(200)에 의하면 내부접속용 범프(206)의 배설위치 및 외부접속배선(209)의 배설위치에 다같이 여유를 주게 할 수가 있어, 반도체장치(200)의 제조를 용이하게 할 수가 있고, 또한 실장시의 수율을 향상시킬 수가 있다.
또한 본 실시예와 같이 도전부재(205)를 접지전극과 접속하고, 또 반도체 칩(201)를 덮도록 배설함으로써 도전부재(205)를 반도체 칩(201)의 실드부재로서 사용할 수가 있다. 이에 따라 반도체 칩(201)의 실드를 확실하게 할 수가 있어서 반도체 칩(201)의 오동작의 발생을 방지할 수가 있다.
또한 상기한 실시예에서는 도전부재(205)를 접지전극이 되는 상부전극(207), 내부접속용 펌프(206b)에 접속하고, 도전부재(205)를 접지배선으로 사용하는 구성을 나타냈으나, 이 대신에 도전부재(205)를 전원전극 또는 신호전극과 접속하는 구성으로 하여도 좋다.
[제11실시예]
제18도는 본 발명의 제11실시예에 관한 반도체장치(220)를 나타낸 단면도이다.
그리고 제18도에서 제14도에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 붙여서 설명한다.
상기한 제10실시예에서는 기판(202)으로서 유리-에폭시제의 절연층(202b)내에 배선층(202a), 비아(210)을 형성한 다층 프린트배선기판을 사용하였으나, 본 실시예에서는 기판으로서 세라믹 다층배선기판(221) 및 금속기판(222)을 사용한 것을 특징으로 한 것이다.
반도체장치(220)는 대략적으로 반도체 칩(201), 세라믹 다층배선기판(221), 금속기판(222), 캡(223), 외부접속용 볼(204), 도전부재(205) 등으로 구성되어 있다.
세라믹 다층배선기판(221)은 내부에 다층의 배선층(221a)이 형성됨과 동시에 각 배선층(221a)을 층간 접속하는 비아(210)가 형성되어 있다. 또한, 세라믹 다층배선기판(221)의 하면에는 외부접속용 볼(204)이 소정의 배선층(221a) 또는 비아(210)에 전기적으로 접속된 상태로 배설되어 있다.
또한 세라믹 다층배선기판(221)의 거의 중앙위치에는 캐비티부(225)가 형성되어 있어, 반도체 칩(201)은 이 캐비티부(225)의 내부에 탑재된 구성으로 되어 있다. 또한 이 캐비티부(225)의 개구부에는 접합부재(226)에 의해 금속제의 캡(223)이 배설되고, 이에 따라 캐비티부(225)는 봉지된 구성으로 되어 있다.
또한 금속기판(222)은 그 하면에 절연막(224)이 형성되어 있고, 또 절연막(224)의 하면에는 외부접속배선(209)이 배설되어 있다. 반도체 칩(201)은 이 외부접속배선(209)에 내부접속용 범프(206)가 접합됨으로써 금속기판(222)에 플립칩 접합된다. 상기한 세라믹 다층배선기판(221)은 이 금속기판(222)의 반도체 칩 탑재면측에 예를 들어 접착 등에 의해 접합된다.
한편 반도체 칩(201)의 내부접속용 펌프(206)가 형성되는 면과 대향하는 면에 형성되어 있는 상부전극(207)과 외부접속배선(209)와의 전기적 접속구조에 주목하면, 본 실시예에서도 상부전극(207)과 외부접속배선(209)은 도전부재(205)에 의해 접속된 구성으로 되어 있다.
이와 같이 세라믹 다층배선기판(221)을 사용한 이른바 세라믹 패키지구조의 반도체장치(220)에서도 상부전극(207)과 외부접속배선(209)을 도전부재(205)를 사용하여 접합하는 것이 가능하다. 따라서 내부접속용 범프(206) 및 외부접속배선(209)의 배설위치에 여유를 주게 할 수가 있어서, 반도체장치(220)의 제조의 용이화 및 실장시의 수율의 향상을 기할 수가 있다.
[제12실시예]
제19도는 본 발명의 제12실시예에 관한 반도체장치(230)를 나타낸 단면도이다. 그리고 제19도에서 제14도에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 붙여서 설명한다.
본 실시예에서는 복수(제19도에서는 4개)의 반도체 칩(201A∼201D)을 배선기판(231)의 상부에 배설하여 패키징함으로써 반도체장치(230)를 멀티칩 모듈(MCM)화한 것을 특징으로 한 것이다.
반도체장치(230)는 대략적으로 반도체 칩(201A∼201D), 배선기판(231), 세라믹기판(232), 리드(233), 캡(236), 도전부재(205)등으로 구성되어 있다.
배선기판(231)은 그 표면에 도시하지 않은 복수의 외부접속배선이 형성되어 있어, 소정 위치에서 각 반도체 칩(201A∼201D)이 플립칩 접합되어 있다. 또한 각 반도체 칩(201A∼201D)과 배선기판(231) 사이에는 절연부재(211)가 배설되어 있어, 제15도∼제17도를 사용하여 설명한 바와 같이 소정의 내부접속용 범프(206)를 도전부재(205)에 대하여 절연한 구성으로 되어 있다.
상기 배선기판(231)은 세라믹기판(232)의 상부에 탑재되어 있으며, 또 세라믹기판(232)의 외주부분에는 틀상의 세라믹틀체(234)가 배설되어 있다. 또 리드(233)는 세라믹기판(232)과 세라믹틀체(234) 사이에 끼워진 상태로 고정되어 있으며, 그 내측 리드부(233a)는 와이어(235)에 의해 배선기판(231)에 형성된 외부접속배선과 전기적으로 접속된 구성으로 되어 있다. 또한 세라믹틀체(234)의 상부 개구부에는 캡(236)이 배설되어 있으며, 이에 따라 반도체 칩(201A∼201D)은 봉지된 구성으로 되어 있다.
한편 반도체 칩(201A∼201D)의 내부접속용 펌프(206A∼206D)가 형성되는 면과 대향하는 면에 형성되어 있는 상부전극(207A∼207D)과 배선기판(231)에 형성되어 있는 외부접속배선과의 전기적 접속구조에 주목하면, 본 실시예에서도 상부전극(207A∼207D)과 외부접속배선은 도전부재(205)에 의해 접속된 구성으로 되어 있다. 따라서 각 201A∼201D에 형성된 상부전극(207A∼207D)은 모두 같은 전위(예를 들면 접지전위)가 되어 있다.
이와 같이 MCM 패키지구조를 갖는 반도체장치(230)에서도 상부전극(207A∼207D)과 외부접속배선을 도전부재(205)에 사용하여 접합하는 것이 가능하며, 반도체장치(230)의 제조의 용이화 및 실장시의 수율의 향상을 기할 수가 있다.
[제13실시예]
제20도는 본 발명의 제13실시예에 관한 반도체장치(240)를 나타낸 단면도이다. 그리고 제20도에서 제14도에 나타낸 구성과 대응하는 구성에 대해서는 동일부호를 붙여서 설명한다.
본 실시예에서는 2개의 반도체 칩(201, 241)을 겹쳐서 탑재함으로써 반도체장치(240)를 칩온칩(Chip ion Chip) 구조로 한 것을 특징으로 한 것이다.
반도체장치(240)는 대략적으로 반도체 칩(201, 241), 기판(202), 절연부재(242), 봉지수지(203), 외부접속용 볼(204), 도전부재(205) 등으로 구성되어 있다.
반도체 칩(241)은 종래와 마찬가지로 와이어(243)에 의해 기판(202)의 상면에 형성된 외부접속배선(209)에 전기적으로 접속되어 있다. 또 반도체 칩(241)의 상면에는 반도체 칩(201)과 전기적으로 접속되는 전극(도시하지 않음)이 형성되어 있다. 이 전극에 반도체 칩(201)에 형성되어 있는 내부접속용 펌프(206)가 접속됨으로써 반도체 칩(201)은 반도체 칩(241)의 상면에 플립칩접합된다. 이에 따라 반도체 칩(201)은 반도체 칩(241)의 상부에 겹쳐 싸여진 상태로 배설하게 된다.
절연부재(242)는 하부에 위치하는 반도체 칩(241)을 덮도록, 또한 적어도 절연부재(242)와 반도체 칩(201)과의 접속부분을 덮도록 배설되어 있다. 따라서 절연부재(242)와 반도체 칩(201)과의 전기적 접속부와 도전부재(205)와는 전기적으로 분리된 구조로 되어 있다. 또 봉지수지(203)는 도전부재(205)의 상부를 덮도록 형성되어 있다.
또한 반도체 칩(201)의 내부접속용 펌프(206)가 형성되는 면과 대향하는 면에 형성되어 있는 상부전극(207)은 도전부재(205)에 의해 기판(202)에 형성되어 있는 외부접속배선(209b)과 전기적으로 접속되어 있다.
이와 같이 칩온칩 구조를 갖는 반도체장치(240)에서도 상부전극(207)과 외부접속배선(209b)을 도전부재(205)를 사용하여 접합하는 것이 가능해서, 본 실시예에 의해서도 반도체장치(240)의 제조의 용이화 및 실장시의 수율의 향상을 기할 수가 있다.
이상 설명한 바와 같이 본 발명에 의하면 애디티브층의 배선패턴을 관통구멍에 의한 제약을 받지 않고 자유롭게 형성할 수 있어, 예를 들어 애디티브층의 배선패턴의 경로를 관통구멍의 바로 위를 가로지르도록 정할 수도 있다. 이에 따라 단자를 기판의 하면에 갖는 구조의 반도체장치에서 배선패턴의 길이를 종래에 비해 짧게 할 수가 있다. 그 결과, 고주파수의 신호의 전파특성을 종래에 비해 양호하게 할 수 있어 고주파 신호특성의 향상을 기할 수가 있다.
본 발명에 의하면 종래의 것에 비해 우수한 고주파 신호 특성을 갖는 반도체장치를 제조할 수가 있다.
본 발명에 의하면 반도체 칩을 충분히 봉지할 수가 있고, 또한 종래에 비해 내부열저항을 낮게 할 수가 있어, 방열성의 향상을 기할 수가 있다.
본 발명에 의하면 우수한 고주파 신호특성을 갖는 BGA형 반도체장치를 실현할 수가 있다.
본 발명에 의하면 상면의 배선패턴의 길이에 비해 짧게 할 수가 있고, 따라서 반도체 칩을 탑재하는 기판으로 사용할 경우에는 종래에 비해 고주파 신호특성이 우수한 반도체장치를 실현할 수가 있다.
본 발명에서는 모든 전극을 반도체 칩의 일면에 배설하는 구성에 비해 전극의 배설밀도를 적게 할 수가 있고, 따라서 외부접속단자의 형성에서도 배설밀도를 적게 할 수가 있기 때문에 외부접속단자의 형성이 용이해져서 수율의 향상을 기할 수가 있다.
또한 도전부재는 반도체 칩을 덮도록 배설되기 때문에 저인덕턱스화를 기할 수 있어, 전기적 특성의 향상을 기할 수가 있다. 또한 이 도전부재를 접지전위로 함으로써 도전부재를 반도체 칩의 실재로서 사용할 수도 있다.
본 발명에서는 제2의 전극을 동시에 같은 전위의 전극을 함으로써 같은 전위의 제2의 전극을 일괄적으로 접속할 수가 있어, 외부접속단자 수를 저감할 수 있기 때문에 더욱 외부접속단자의 배설밀도를 저감할 수가 있다.
본 발명에서는 제1의 전극와 제2의 전극과의 단락, 및 제1의 전극과 도전부재와의 단략을 확실히 방지할 수가 있다.
본 발명은 이른바 멀티칩 모듈(MCM)에 적용될 수 있으며, 또한 이른바 칩온칩(Chip on Chip)형의 반도체장치에도 적용될 수가 있다.

Claims (24)

  1. 내부층을 포함하고 수지제의 충전코어부로 충전된 복수의 관통구멍을 가지며, 프린트판으로 된 기판본체와; 상기 기판본체의 상면 및 지지를 제공하는 상기 충전코어부의 상면에 형성되고, 상기 내부층과 전기적으로 접속된 하나이상의 경로를 가지는 배선패턴을 포함하며, 상기 충전코어부의 지지에 의해 상기 하나 이상의 경로가 상기 관통구멍에 의해 제약을 받지 않고 형성되는 애디티브층과; 상기 애디티브층의 상면에 고정되며, 상기 하나 이상의 경로와 전기적으로 접속된 땜납 볼을 구비한 반도체 칩과; 상기 기판본체의 하면에 형성되며, 상기 내부층 및 상기 하나 이상의 경로를 통해서 상기 땜납 볼과 전기적으로 접속되는 단자를 포함하는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 애디티브층은 상기 관통구멍의 위를 통과하는 경로를 가지는 배선패턴을 갖는 것을 특징으로 하는 반도체장치.
  3. 내부층을 포함하고 수지제의 충전코어부로 충전된 복수의 관통구멍을 가지는 프린트판으로 된 기판본체와, 상기 기판본체의 상면 및 지지를 제공하는 상기 충전코어부의 상면에 형성되는 애디티브층으로 이루어지며, 상기 애디티브층은 관통구멍에 의해 제약을 받지 않는 하나 이상의 경로를 가지는 배선패턴을 갖는 기판의 상면에 반도체 칩을 고정하는 공정과; 상기 기판의 하면에 단자를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 기판과; 상기 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과; 상기 반도체 칩을 둘러싸고 상기 기판상에 접착되며, 대체로 균일한 두께를 가지고, 상기 두께는 상기 반도체 칩의 두께와 거의 동일한 틀 형상의 댐부재와; 상기 댐부재 및 상기 반도체 칩의 위를 향한 뒷면에 접착되어 있는 금속판과; 상기 기판의 하면에 배치된 단자를 포함하는 것을 특징으로 하는 반도체장치.
  5. 기판과; 상기 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과; 상기 반도체 칩을 둘러싸고 상기 기판상에 접착되며, 대체로 균일한 두께를 가지고, 상기 두께는 상기 반도체 칩의 두께와 거의 동일한 틀 형상의 댐부재와; 개구를 가지며, 상기 댐부재 및 상기 반도체 칩의 위를 향한 뒷면중에서 주위측의 부분에 접착되어 있는 금속판과; 상기 기판의 하면에 배치된 단자를 포함하며, 상기 반도체 칩의 뒷면이 노출된 것을 특징으로 하는 반도체장치.
  6. 기판과; 상기 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과; 상기 반도체 칩을 둘러싸고 상기 기판상에 접착되며, 대체로 균일한 두께를 가지고, 상기 두께는 상기 반도체 칩의 두께와 거의 동일한 틀 형상의 댐부재와; 개구를 가지며, 상기 댐부재 및 상기 반도체 칩의 위를 향한 뒷면중에서 주위측의 부분에 접착되어 있는 금속판과; 상기 금속판의 개구로부터 노출되어 있는 상기 반도체 칩의 뒷면에 첩착되어 있는 방열핀과; 상기 기판의 하면에 배치된 단자를 포함하는 것을 특징으로 하는 반도체장치.
  7. 내부가 수지제의 충전코어부로 충전된 복수의 관통구멍을 가지는 기판본체와, 상기 기판본체의 상면에 형성되는 애디티브층으로 이루어진 기판과; 상기 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과; 상기 반도체 칩을 둘러싸고 상기 기판상에 접착되어 있는 댐부재와; 상기 댐부재의 내측에 형성되어 있고, 상기 반도체 칩을 봉지하는 수지패키지부와; 상기 기판의 하면에 배치된 단자를 포함하는 것을 특징으로 하는 반도체장치.
  8. 내부가 수지제의 충전코어부로 충전된 복수의 관통구멍을 가지는 기판본체와, 상기 기판본체의 상면에 형성되는 애디티브층으로 이루어진 기판과; 상기 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과; 상기 반도체 칩을 둘러싸고 상기 기판상에 접착되어 있는 댐부재와; 상기 댐부재의 내측에 형성되어 있고, 상기 반도체 칩을 봉지하는 수지패키지부와; 상기 수지패키지부에 접착되어 있는 방열핀과; 상기 기판의 하면에 배치된 단자를 포함하는 것을 특징으로 하는 반도체장치.
  9. 내부가 수지제의 충전코어부로 충전된 복수의 관통구멍을 가지는 기판본체와, 상기 기판본체의 상면에 형성되는 애디티브층으로 이루어진 기판과; 상기 기판의 상면에 페이스다운 본딩되어 있는 반도체 칩과; 상기 반도체 칩을 둘러싸고 상기 기판상에 접착되어 있는 댐부재와; 상기 댐부재의 내측에 형성되어 있고, 상기 반도체 칩을 봉지하는 수지패키지부와; 상기 수지패키지부에 접착되어 있는 금속판과; 상기 기판의 하면에 배치된 단자를 포함하는 것을 특징으로 하는 반도체장치.
  10. 제9항에 있어서, 상기 단자는 땜납 볼인 것을 특징으로 하는 반도체장치.
  11. 내부층을 포함하고 수지제의 충전코어부로 충전된 복수의 관통구멍을 가지며, 프린트판으로 된 기판본체와; 상기 기판본체의 상면 및 지지를 제공하는 상기 충전코어부의 상면에 형성되는 애디티브층으로 이루어지며, 상기 애디티브층은 상기 내부층과 전기적으로 접속된 하나 이상의 경로를 가지는 배선패턴을 포함하며, 상기 충전코어부의 지지에 의해 상기 하나 이상의 경로가 상기 관통구멍에 의해 제약을 받지 않고 형성되는 것을 특징으로 하는 기판.
  12. 내부층을 포함하고 수지제의 충전코어부로 충전된 복수의 관통구멍을 가지며, 프린트판으로 된 기판본체와; 상기 기판본체의 상면 및 지지를 제공하는 상기 충전코어부의 상면에 형성되는 애디티브층으로 이루어지며, 상기 애디티브층은 상기 내부층과 전기적으로 접속된 하나 이상의 경로를 가지는 배선패턴을 포함하며, 상기 하나 이상의 경로가 상기 관통구멍의 위를 통과하도록 형성되는 것을 특징으로 하는 기판.
  13. 복수의 면에 전극을 갖는 반도체 칩과; 복수의 외부접속배선을 가지며, 상기 반도체 칩의 일면에 형성된 제1의 전극을 소정의 제1의 외부접속배선에 플립칩 접합함으로써 상기 상기 반도체 칩을 탑재하는 기판과; 상기 반도체 칩을 덮도록 배설되며, 상기 반도체 칩의 상기 일면과는 다른 면에 형성된 하나 이상의 제2의 전극과 상기기판에 형성된 소정의 제2의 외부접속배선을 전기적으로 접속하는 도전부재를 구비한 것을 특징으로 하는 반도체장치.
  14. 제13항에 있어서, 상기 제2의 전극은 같은 전위의 전극인 것을 특징으로 하는 반도체장치.
  15. 제13항에 있어서, 상기 반도체 칩과 상기 기판과의 접합위치에 상기 제1의 전극과 상기 제2의 전극을 전기적으로 분리하는 절연부재가 배설되어 있는 것을 특징으로 하는 반도체장치.
  16. 제13항에 있어서, 상기 기판은 프린트배선기판, 세라믹기판 또는 플렉시블기판중의 어느 하나의 기판을 사용한 것을 특징으로 하는 반도체장치.
  17. 제13항 내지 제16항중 어느 한 항에 있어서, 상기 반도체 칩을 복수개 배설하고, 상기 복수의 반도체칩에 각각 형성되어 있는 제2의 전극을 상기 도전부재에 의해 상기 제2의 외부접속배선에 전기적으로 접속한 것을 특징으로 하는 반도체장치.
  18. 제13항 내지 제16항중 어느 한 항에 있어서, 상기 반도체 칩을 복수개 적층 배설하고, 그 상부에 위치한 반도체 칩에 형성된 제2의 전극을 상기 도전부재에 의해 상기 제2의 외부접속배선에 전기적으로 접속한 것을 특징으로 하는 반도체장치.
  19. 제3항에 있어서, 상기 단자는 땜납 볼인 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제4항에 있어서, 상기 단자는 땜납 볼인 것을 특징으로 하는 반도체장치.
  21. 제5항에 있어서, 상기 단자는 땜납 볼인 것을 특징으로 하는 반도체장치.
  22. 제6항에 있어서, 상기 단자는 땜납 볼인 것을 특징으로 하는 반도체장치.
  23. 제7항에 있어서, 상기 단자는 땜납 볼인 것을 특징으로 하는 반도체장치.
  24. 제8항에 있어서, 상기 단자는 땜납 볼인 것을 특징으로 하는 반도체장치.
KR1019950009706A 1994-04-28 1995-04-25 반도체장치 및 그 제조방법 및 기판 KR100199437B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9215594 1994-04-28
JP94-92155 1994-04-28
JP7059562A JP3034180B2 (ja) 1994-04-28 1995-03-17 半導体装置及びその製造方法及び基板
JP95-59562 1995-03-17

Publications (2)

Publication Number Publication Date
KR950030321A KR950030321A (ko) 1995-11-24
KR100199437B1 true KR100199437B1 (ko) 1999-06-15

Family

ID=26400610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009706A KR100199437B1 (ko) 1994-04-28 1995-04-25 반도체장치 및 그 제조방법 및 기판

Country Status (6)

Country Link
US (4) US5729435A (ko)
EP (4) EP0685878B1 (ko)
JP (1) JP3034180B2 (ko)
KR (1) KR100199437B1 (ko)
DE (1) DE69536084D1 (ko)
TW (2) TW559338U (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
DE19546045C1 (de) * 1995-12-09 1997-05-22 Bosch Gmbh Robert Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls
US6209665B1 (en) * 1996-07-01 2001-04-03 Ardis L. Holte Reverse circulation drilling system with bit locked underreamer arms
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
WO1998043288A1 (fr) * 1997-03-24 1998-10-01 Seiko Epson Corporation Dispositif a semi-conducteurs et son procede de fabrication
US6317333B1 (en) * 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
US5965944A (en) * 1997-11-12 1999-10-12 International Business Machines Corporation Printed circuit boards for mounting a semiconductor integrated circuit die
JP3579740B2 (ja) * 1998-04-18 2004-10-20 Ｔｄｋ株式会社 電子部品の製造方法
US6049136A (en) * 1998-06-03 2000-04-11 Hewlett-Packard Company Integrated circuit having unique lead configuration
RU2134466C1 (ru) * 1998-12-08 1999-08-10 Таран Александр Иванович Носитель кристалла ис
JP3287408B2 (ja) * 1999-06-16 2002-06-04 日本電気株式会社 半導体装置および半導体基板貫通導体の形成方法
JP2001077500A (ja) * 1999-06-30 2001-03-23 Murata Mfg Co Ltd 電子部品、誘電体フィルタ、誘電体デュプレクサ、および電子部品の製造方法
DE10002852A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
US6465858B2 (en) * 2000-03-24 2002-10-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device package for optical communication device
AU2001274958A1 (en) * 2000-05-31 2001-12-11 Honeywell International, Inc. Filling method
US6855385B2 (en) * 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
US6800232B2 (en) * 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US6506332B2 (en) * 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
AU2001264968A1 (en) 2000-05-31 2001-12-11 Honeywell International, Inc. Filling device
US6417563B1 (en) * 2000-07-14 2002-07-09 Advanced Micro Devices, Inc. Spring frame for protecting packaged electronic devices
US6653730B2 (en) 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
US20030009878A1 (en) * 2001-07-12 2003-01-16 John Gregory Method for attaching an electronic component to a substrate
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
US7297572B2 (en) * 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US6495926B1 (en) * 2001-11-29 2002-12-17 Sun Microsystems, Inc. 60 degree bump placement layout for an integrated circuit power grid
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
FR2884047A1 (fr) * 2005-03-31 2006-10-06 Intexys Sa Procede et dispositif d'encapsulation de composants electroniques et optoelectroniques
JP4611010B2 (ja) * 2004-12-10 2011-01-12 日立ビアメカニクス株式会社 多層回路基板の製造方法
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
JP4860994B2 (ja) * 2005-12-06 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
US8181429B2 (en) * 2005-12-21 2012-05-22 Toyo Seikan Kaisha, Ltd. Method of producing contents filed in a container
US7607355B2 (en) * 2007-02-16 2009-10-27 Yamaha Corporation Semiconductor device
US7561430B2 (en) * 2007-04-30 2009-07-14 Watlow Electric Manufacturing Company Heat management system for a power switching device
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
GB2481836B (en) * 2010-07-08 2012-06-13 Keymat Technology Ltd Circuit board connector with drilling tamper detection arrangement
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8847412B2 (en) * 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
KR101603285B1 (ko) 2014-03-24 2016-03-14 대남환경 주식회사 해상 오일 방제선
CN107949188A (zh) * 2017-11-16 2018-04-20 广东兴达鸿业电子有限公司 具有npth连孔的电路板加工方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050756A (en) * 1975-12-22 1977-09-27 International Telephone And Telegraph Corporation Conductive elastomer connector and method of making same
US4218701A (en) * 1978-07-24 1980-08-19 Citizen Watch Co., Ltd. Package for an integrated circuit having a container with support bars
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
JPS58220451A (ja) * 1982-06-17 1983-12-22 Kyodo Printing Co Ltd Ｉｃモジユ−ル
JPS5999752A (ja) * 1982-11-29 1984-06-08 Toshiba Corp 混成集積回路装置
JPS60134446A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置
FR2575331B1 (fr) * 1984-12-21 1987-06-05 Labo Electronique Physique Boitier pour composant electronique
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
DE3685647T2 (de) * 1985-07-16 1993-01-07 Nippon Telegraph & Telephone Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
JPS6253000A (ja) * 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4843067A (en) * 1986-11-19 1989-06-27 Yaguang Liu Polysaccharide containing pharmaceutical composition for increasing the immune function
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
US4954313A (en) 1989-02-03 1990-09-04 Amdahl Corporation Method and apparatus for filling high density vias
EP0382203B1 (en) * 1989-02-10 1995-04-26 Fujitsu Limited Ceramic package type semiconductor device and method of assembling the same
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
JPH0344957A (ja) * 1989-07-12 1991-02-26 Fujitsu Ltd 半導体チップ実装用セラミック基板の製造方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US4978638A (en) * 1989-12-21 1990-12-18 International Business Machines Corporation Method for attaching heat sink to plastic packaged electronic component
DE3943087C1 (ko) * 1989-12-27 1990-11-29 Erhard 6900 Heidelberg De Lamberti
NO900229D0 (no) 1990-01-16 1990-01-16 Micro Electronics Ame A S Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett.
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
JP3057766B2 (ja) * 1990-12-18 2000-07-04 日本ケミコン株式会社 厚膜多層回路基板及びその製造方法
US5166772A (en) 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
JPH04276631A (ja) * 1991-03-04 1992-10-01 Toshiba Corp 電界効果トランジスタの製造方法
JP2966972B2 (ja) 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
JP2936819B2 (ja) 1991-07-24 1999-08-23 日本電気株式会社 Ｉｃチップの実装構造
JPH0541471A (ja) * 1991-08-07 1993-02-19 Hitachi Ltd 半導体集積回路装置
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JP2712967B2 (ja) * 1991-12-19 1998-02-16 日本電気株式会社 半導体装置
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
JPH05326631A (ja) 1992-05-15 1993-12-10 Rohm Co Ltd 半導体装置の実装構造
US5639990A (en) * 1992-06-05 1997-06-17 Mitsui Toatsu Chemicals, Inc. Solid printed substrate and electronic circuit package using the same
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
JPH09326142A (ja) * 1996-06-05 1997-12-16 Matsushita Electric Ind Co Ltd 電子機器の画面操作装置

Also Published As

Publication number Publication date
US5729435A (en) 1998-03-17
EP0685878A3 (en) 1996-11-06
EP0915504A1 (en) 1999-05-12
US5978222A (en) 1999-11-02
US6088233A (en) 2000-07-11
EP0685878A2 (en) 1995-12-06
JP3034180B2 (ja) 2000-04-17
TW559338U (en) 2003-10-21
TW563902U (en) 2003-11-21
KR950030321A (ko) 1995-11-24
JPH0817964A (ja) 1996-01-19
DE69536084D1 (de) 2010-08-05
US6184133B1 (en) 2001-02-06
EP1715512A2 (en) 2006-10-25
EP1715512A3 (en) 2013-02-13
EP0685878B1 (en) 2010-06-23
EP1198000A1 (en) 2002-04-17

Similar Documents

Publication Publication Date Title
KR100199437B1 (ko) 반도체장치 및 그 제조방법 및 기판
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US6359341B1 (en) Ball grid array integrated circuit package structure
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
JP3597754B2 (ja) 半導体装置及びその製造方法
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US5397921A (en) Tab grid array
US6518089B2 (en) Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
JP3123638B2 (ja) 半導体装置
US20060091523A1 (en) Semiconductor device and a method for manufacturing of the same
JPH0964099A (ja) 半導体装置及びその実装構造
KR20020057349A (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP2000077575A (ja) 熱的及び電気的に増強された半導体パッケージ
JP3450477B2 (ja) 半導体装置及びその製造方法
WO2008021797A1 (en) Thermally enhanced bga package apparatus and method
US20040021213A1 (en) Thermally-enhanced integrated circuit package
JP3408375B2 (ja) 半導体装置
JP2000223609A (ja) 半導体装置
KR20080029669A (ko) Ｂｇａ 타입 스택 패키지 및 이를 이용한 멀티 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 17

EXPY Expiration of term