KR100199114B1 - 글리치 제거수단을 구비한 폴링방식의 인터럽트처리 회로 - Google Patents
글리치 제거수단을 구비한 폴링방식의 인터럽트처리 회로 Download PDFInfo
- Publication number
- KR100199114B1 KR100199114B1 KR1019960077616A KR19960077616A KR100199114B1 KR 100199114 B1 KR100199114 B1 KR 100199114B1 KR 1019960077616 A KR1019960077616 A KR 1019960077616A KR 19960077616 A KR19960077616 A KR 19960077616A KR 100199114 B1 KR100199114 B1 KR 100199114B1
- Authority
- KR
- South Korea
- Prior art keywords
- glitch
- comparator
- signal
- interrupt
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
본 발명의 목적은 인터럽트 소스로부터 입력되는 글리치를 제거할 수 있는 폴링방식의 인터럽트 처리회로를 제공하는 데 있다.
본 발명에 따른 폴링방식의 인터럽트 처리회로는 N개의 인터럽트 소스(IS1, IS2,...,ISN : 21-2, 21-2,..., 21-N)와; 자신의 폴링순서에서 입력되는 신호를 탐지하여 제1비교부(33), 제2비교부(34) 및 글리치제거부(35)로 출력하는 입력부(32)와, 입력부(2)로부터 입력되는 신호를 탐지하여 제2비교부(34)로 출력하는 제1비교부(33)와, 입력부(2)로부터 입력되는 신호를 탐지하여 제1비교부(33)로 입력되는 신호와 비교하는 제2비교부(34)와, 입력부(2)로부터 입력되는 신호를 탐지하여 제2비교부(34)로부터 입력되는 신호와 비교하는 글리치제거부(35)를 각각 포함하는 N개의 글리치처리부(31-1, 31-2,..., 31-N)와; 폴링방식으로 글리치처리부(31-1, 31-2,..., 31-N)에서 탐지한 신호의 유무를 조사하여 신호가 있는 경우 인터럽트요구신호를 타이밍제어부(51) 및 중앙처리장치로 출력하고, 인터럽트소스 표시신호를 중앙처리장치로 출력하는 인터럽트 처리부(41)와; 상기 글리치처리부(31-1, 31-2, ... , 31-N) 및 인터럽트 처리부(41)에 접속하여 폴링클럭을 글리치처리부(31-1, 31-2,..., 31-N) 및 인터럽트 처리부(41)에 공급하고, 사이클 조정이 가능한 글리치 클럭을 글리치처리부(31-1, 31-2,..., 31-N)로 공급하는 타이밍제어부(51)로 구성된다.
Description
본 발명은 인터럽트 처리(Interrupt Handling)에 관한 것이며, 보다 상세히는 폴링(Polling)방식으로 인터럽트 소스의 인터럽트 발생여부를 조사하는 폴링방식의 인터럽트 처리회로에 관한 것이다.
제1도는 종래의 폴링방식의 인터럽트 처리회로도이다.
제1도를 보면, 종래의 폴링방식의 인터럽트 처리회로는 N개의 인터럽트 소스(IS1, IS2,...,ISN : 1-1, 1-2,..., 1-N)와; 상기 인터럽트 소스(1-1, 1-2,..., 1-N)에 공통으로 접속하여 인터럽트 소스(1-1, 1-2,..., 1-N)를 폴링방식으로 조사하여 인터럽트신호(INT1, INT2,..., INTN)를 탐지하여 인터럽트 요구신호(IRQ) 및 인터럽트가 발생한 인터럽트 소스를 표시하는 인터럽트 소스 표시신호(INT SRC)를 중앙처리장치(CPU)로 출력하는 인터럽트 처리부(11)로 구성된다.
종래의 폴링방식의, 인터럽트 처리회로의 동작을 설명하면, 인터럽트 처리부(11)는 기줄클럭을 입력하여 폴링클럭을 생성한 후 인터럽트 소스(1)를 순차적으로 조사하여 인터럽트신호의 존재여부를 판단한다.
인터럽트 처리부(11)는 인터럽트신호를 탐지한 경우 인터럽트 요구신호(IRQ) 및 인터럽트가 발생한 인터럽트 소스를 표시하는 인터럽트 소스 표시신호(INT SRC)를 중앙처리장치(CPU)로 출력한다.
중앙처리장치는 인터럽트를 처리하고, 인터럽트처리가 완료되면 인터럽터 처리부(11)는 다시 인터럽트 소스(1)를 순차적으로 조사하여 인터럽트신호의 존재 여부를 판단한다.
종래의 폴링방식의 인터럽트 처리회로에 따르면, 인터럽트 소스로부터 글리치(Glitch : 전류의 순간적인 이상)가 입력되는 경우에도 인터럽트 처리부에서 인터럽트가 발생한 것으로 잘못 판단하여 중앙처리장치로 인터럽트 요구신호를 출력함으로써, 시스템 장애를 유발하고, 또한 인터럽트신호가 폴링클럭과 비동기적으로 입력됨으로써, 인터럽트 처리부에서 인터럽트신호를 탐지하지 못한다는 문제점이 있다.
본 발명의 목적은 인터럽트소스로부터 입력되는 글리치를 제거할 수 있는 폴링방식의 인터럽트 처리회로를 제공하는 데 있다.
제1도는 종래의 폴링방식의 인터럽트 처리회로도.
제2도는 본 발명에 따른 폴링방식의 인터럽트 처리회로도.
제3도는 제2도의 글리치제거부(31)의 상세도.
* 도면의 주요부분에 대한 부호의 설명
IS : 인터럽트 소스 INT : 인터럽트신호
IRQ : 인터럽트 요구신호 INT SRC : 인터럽트 소스 표시신호
CPU : 중앙처리장치 INV : 인버터
11,41 : 인터럽트 처리부 31 : 글리치처리부
51 : 타이밍제어부
제2도는 본 발명에 따른 폴링방식의 인터럽트 처리회로도이고, 제3도는 제2도의 글리치제거부(31)의 상세도이다.
제2도 및 제3도를 보면, 본 발명에 따른 폴링방식의 인터럽트 처리회로는 N개의 인터럽트 소스(IS1, IS2,...,ISN : 21-1, 21-2,..., 21-N)와; 상기 인터럽트 소스(21-1, 21-2,..., 21-N), 제1비교부(33), 제2비교부(34), 글리치제거부(35) 및 타이밍제어부(51)에 각각 접속하여 자신의 폴링순서에서 입력되는 신호를 탐지하여 제1비교부(33), 제2비교부(34) 및 글리치제거부(35)로 출력하는 입력부(32)와, 상기 입력부(32), 제2비교부(34) 및 타이밍제어부(51)에 접속하여 인버터(INV : 36)에 의하여 인버팅된 글리치클럭의 상승에지(Rising Edge)에서 입력부(2)로부터 입력되는 신호를 탐지하여 제2비교부(34)로 출력하는 제1비교부(33)와, 상기 입력부(32), 제1비교부(33), 글리치제거부(35) 및 타이밍제어부(51)에 접속하여 글리치클럭의 상승에지(Rising Edge)에서 입력부(2)로부터 입력되는 신호를 탐지하여 제1비교부(33)로부터 입력되는 신호와 비교하여 양 신호가 다른 경우에는 제1비교부(33)로부터 입력되는 신호를 차단하고, 같은 경우에는 자신이 탐지한 신호를 글리치제거부(35)로 출력하는 제2비교부(34)와, 상기 입력부(32), 제2비교부(34), 인터럽터 처리부(41) 및 타이밍제어부(51)에 접속하여 글리치클럭의 상승에지(Rising Edge)에서 입력부(2)로부터 입력되는 신호를 탐지하여 제2비교부(34)로부터 입력되는 신호와 비교하고 양 신호가 다른 경우 제2비교부(34)로부터 입력되는 신호를 차단하고 양신호가 동일한 경우에는 자신이 인식한 신호를 인터럽트 처리부(41)로 출력하는 글리치제거부(35)를 각각 포함하는 N개의 글리치처리부(31-1, 31-2,..., 31-N)와; 상기 글리치처리부(31-1, 31-2,..., 31-N), 타이밍제어부(51) 및 중앙처리장치에 접속하여 폴링방식으로 글리치처리부(31-1, 31-2,..., 31-N)에서 탐지한 신호의 유무를 조사하여 신호가 있는 경우 인터럽트 요구신호를 타이밍제어부(51) 및 중앙처리장치로 출력하고, 인터럽트 소스 표시신호를 중앙처리장치로 출력하는 인터럽트 처리부(41)와; 상기 글리치처리부(31-1, 31-2,..., 31-N) 및 인터럽트 처리부(41)에 접속하여 폴링클럭을 글리치처리부(31-1, 31-2,..., 31-N) 및 인터럽트 처리부(41)에 공급하고, 사이클 조정이 가능한 글리치 클럭을 글리치처리부(31-1, 31-2,..., 31-N)로 공급하며, 인터럽트 처리부(41)로부터 인터럽트 요구신호가 입력될 때 폴링클럭의 공급을 중단하는 타이밍제어부(51)로 구성된다.
본 발명에 따른 폴링방식의 인터럽트 처리회로의 동작을 설명한다.
인터럽트소스(IS1, IS2,..., ISN : 21-1, 21-2,..., 21-N)에서 생성되는 신호는 인터럽트가 발생한 경우 로우(Low)상태로, 발생하지 않은 경우 하이(High)상태를 유지한다.
글리치처리부(31-1, 31-2,..., 31-N)에서 입력되는 신호를 처리하는 과정을 보면, 제1비교부(33)는 인버팅된 글리치클럭의 상승에지에서, 제2비교부(34) 및 글리치 제거부(35)는 글리치클럭의 상승에지에서 입력부(32)로 입력되는 신호를 탐지한다.
이 때 제1비교부(33)에서 탐지한 신호가 제2비교부(34)에서 탐지된 신호와 비교하여 양 신호가 다른 경우 제1비교부(33)에서 탐지한 신호는 인터럽트 소스(IS1, IS2,..., ISN : 21-1, 21-2,..., 21-N)에서 정상적으로 발생되는 신호가 아니고 글리치클럭의 상승에지와 인버팅된 글리치클럭의 상승에지사이에서 발생하여 소멸한 글리치이므로 제2비교부(34)는 제1비교부에서 탐지한 신호를 차단하고, 양 신호가 같은 경우에는 정상적인 신호로 판단하여 자신이 탐지한 신호를 글리치제거부(35)로 출력한다.
또한 글리치제거부(35)는 제2비교부(34)로부터 입력되는 신호와 자신이 탐지한 신호를 비교하여 양 신호가 다른 경우 제2비교부(34)로부터 입력되는 신호는 인터럽트 소스(IS1, IS2,..., ISN : 21-1, 21-2,..., 21-N)에서 정상적으로 발생되는 신호가 아니고 글리치이므로 제2비교부(34)에서 탐지한 신호를 차단한다.
글리치처리부(31-1, 31-2,..., 31-N)에서 신호를 처리하는 과정은 인터럽트가 발생하지 않은 상태에서 글리치가 발생하는 경우는 물론 인터럽터가 발생한 상태에서 글리치가 발생하는 경우에도 동일하게 적용할 수 있다.
인터럽트 처리부(41)에서의 동작은 인터럽트 소스 대신 글리치처리부(31-1, 31-2,..., 31-N)를 폴링방식으로 조사한다는 것을 제외하고 종래의 경우와 동일하게 이루어진다.
상술한 바와 같이, 본 발명에서는 종래의 폴링방식의 인터럽트 처리회로에 인터럽트 소스로부터 발생하는 신호가 정상적인 인터럽트신호인지 글리치인지를 판단하는 글리치처리부를 추가로 구성함으로써, 글리치가 입력되는 경우 인터럽트 처리부에서 인터럽트가 발생한 것으로 잘못 판단하여 중앙처리장치로 인터럽트 요구신호를 출력하는 것을 방지할 수 있다. 나아가 비동기적으로 발생하는 정상적인 인터럽트신호를 글리치클럭에 동기화하여 동기적인 인터럽트신호로 변환하는 효과도 있다.
Claims (1)
- N개의 인터럽트소스(IS1, IS2,..., ISN : 21-1, 21-2,..., 21-N)와; 상기 인터럽트 소스(21-1, 21-2,..., 21-N), 제1비교부(33), 제2비교부(34), 글리치제거부(35) 및 타이밍제어부(51)에 각각 접속하여 자신의 폴링순서에서 입력되는 신호를 탐지하여 제1비교부(33), 제2비교부(34) 및 글리치제거부(35)로 출력하는 입력부(32)와, 상기 입력부(32), 제2비교부(34) 및 타이밍제어부(51)에 접속하여 인버터(INV : 36)에 의하여 인버팅된 글리치클럭의 상승에지(Rising Edge)에서 입력부(2)로부터 입력되는 신호를 탐지하여 제2비교부(34)로 출력하는 제1비교부(33)와, 상기 입력부(32), 제1비교부(33), 글리치제거부(35) 및 타이밍제어부(51)에 접속하여 글리치클럭의 상승에지(Rising Edge)에서 입력부(2)로부터 입력되는 신호를 탐지하여 제1비교부(33)로부터 입력되는 신호와 비교하여 양 산히고 다른 경우에는 제1비교부(33)로부터 입력되는 신호를 차단하고, 같은 경우에는 자신의 탐지한 신호를 글리치제거부(35)로 출력하는 제2비교부(34)와, 상기 입력부(32), 제2비교부(34), 인터럽터 처리부(41) 및 타이밍제어부(51)에 접속하여 글리치클럭의 상승에지(Rising Edge)에서 입력부(2)로부터 입력되는 신호를 탐지하여 제2비교부(34)로부터 입력되는 신호와 비교하고 양 신호가 다른 경우 제2비교부(34)로부터 입력되는 신호를 차단하고 양신호가 동일한 경우에는 자신이 인식한 신호를 인터럽트 처리부(41)로 출력하는 글리치제거부(35)를 각각 포함하는 N개의 글리치처리부(31-1, 31-2,..., 31-N)와; 상기 글리치처리부(31-1, 31-2,..., 31-N), 타이밍제어부(51) 및 중앙처리장치에 접속하여 폴링방식으로 글리치처리부(31-1, 31-2,..., 31-N)에서 탐지한 신호의 유무를 조사하여 신호가 있는 경우 인터럽트 요구신호를 타이밍제어부(51) 및 중앙처리장치로 출력하고, 인터럽트 소스 표시신호를 중앙처리장치로 출력하는 인터럽트 처리부(41)와; 상기 글리치처리부(31-1, 31-2,..., 31-N) 및 인터럽트 처리부(41)에 접속하여 폴링클럭을 글리치처리부(31-1, 31-2,..., 31-N) 및 인터럽트 처리부(41)에 공급하고, 사이클 조정이 가능한 글리치클럭을 글리치처리부(31-1, 31-2,..., 31-N)로 공급하며, 인터럽트 처리부(41)로부터 인터럽트 요구신호가 입력될 때 폴링클럭의 공급을 중단하는 타이밍제어부(51)로 구성되는 것을 특징으로 하는 폴링방식의 인터럽트 처리회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077616A KR100199114B1 (ko) | 1996-12-30 | 1996-12-30 | 글리치 제거수단을 구비한 폴링방식의 인터럽트처리 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077616A KR100199114B1 (ko) | 1996-12-30 | 1996-12-30 | 글리치 제거수단을 구비한 폴링방식의 인터럽트처리 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980058293A KR19980058293A (ko) | 1998-09-25 |
| KR100199114B1 true KR100199114B1 (ko) | 1999-06-15 |
Family
ID=19492614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077616A KR100199114B1 (ko) | 1996-12-30 | 1996-12-30 | 글리치 제거수단을 구비한 폴링방식의 인터럽트처리 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100199114B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100999065B1 (ko) * | 2008-05-20 | 2010-12-07 | 삼성에스디아이 주식회사 | 전원공급기에서의 전류 공급장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055382A (ko) * | 1997-12-27 | 1999-07-15 | 구자홍 | 인터럽트 제어장치 |
-
1996
- 1996-12-30 KR KR1019960077616A patent/KR100199114B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100999065B1 (ko) * | 2008-05-20 | 2010-12-07 | 삼성에스디아이 주식회사 | 전원공급기에서의 전류 공급장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980058293A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020069143A (ko) | 클록 신호 주기 이상의 검출 | |
| KR100199114B1 (ko) | 글리치 제거수단을 구비한 폴링방식의 인터럽트처리 회로 | |
| KR100186220B1 (ko) | 하드웨어 모듈내의 보드 탈/실장 감시회로_ | |
| KR100229429B1 (ko) | 인터럽트 요구 신호 발생장치 | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
| KR100366800B1 (ko) | 전송시스템의 외부클럭 오류 감지장치 | |
| JPS61262853A (ja) | 高信頼性コンピユ−タ | |
| KR960012981B1 (ko) | 전송시스템의 장애 발생/해제 실시간 처리회로 | |
| JPS632922Y2 (ko) | ||
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPH0426914Y2 (ko) | ||
| JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
| CN115453315A (zh) | 一种信号传输线路的故障检测电路、方法及芯片 | |
| JPH0277854A (ja) | マイクロプロセッサのリセット方式 | |
| JPS61260336A (ja) | 中央処理装置の動作判定方法 | |
| KR20000039260A (ko) | 인터럽트 중재방법 | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JPH0335341A (ja) | ステータス信号検出器 | |
| KR980010695A (ko) | 중앙처리장치의 리세트 종류 판별회로 | |
| JPH0469720A (ja) | クロック異常検出装置 | |
| JPH031734A (ja) | クロックスリップ検出回路 | |
| JPH11242617A (ja) | Ｃｐｕ異常検出回路 | |
| JPS62293438A (ja) | コンピユ−タ応用装置 | |
| JPS6320548A (ja) | Ｃｐｕのス−パ−バイザ／リセツト回路 | |
| JP2000010824A (ja) | ソフトウェア監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011224 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |