KR20000039260A

KR20000039260A - 인터럽트 중재방법

Info

Publication number: KR20000039260A
Application number: KR1019980054540A
Authority: KR
Inventors: 최필헌
Original assignee: 서평원; 엘지정보통신 주식회사
Priority date: 1998-12-11
Filing date: 1998-12-11
Publication date: 2000-07-05

Abstract

본 발명은 CPU에 대하여 다수개의 인터럽트를 중재하여 주는 인터럽트 중재방법에 관한 것이다.

종래의 인터럽트 처리 시스템에서는 CPU가 수용할 수 있는 갯수 보다 많은 수의 인터럽트를 CPU에 접속하여 CPU에 의해 인터럽트를 처리케하는 경우에, CPU는 인터럽트 발생하는 디바이스의 인터럽트 레지스터를 일정 시간 마다 읽어서 인터럽트 유무를 확인하여 인터럽트를 처리하기 때문에 CPU가 인터럽트를 바로바로 처리할 수 없으며, 인터럽트가 여러 디바이스에서 불규칙한 순서로 발생될 때 해당 인터럽트들을 발생 순서에 따라 순차적으로 처리할 수 없다는 문제점이 있다.

본 발명은 CPU에서 수용할 수 있는 갯수 보다 많은 수의 인터럽트를 CPU에 접속하는 경우에 여러개의 인터럽트를 발생 순서에 따라 중재하여 CPU측에 인터럽트 요청하므로, CPU가 직접 인터럽트 발생 유무를 확인하지 않더라도 인터럽트 처리를 발생 순서에 따라 고속으로 할 수 있게 된다.

Description

인터럽트 중재방법

본 발명은 인터럽트 처리 시스템에 관한 것으로, 특히 CPU에서 수용할 수 있는 갯수 보다 많은 수의 인터럽트를 CPU에 접속하는 경우에 여러개의 인터럽트를 발생 순서에 따라 중재하여 CPU측에 인터럽트 요청함으로써 인터럽트 처리를 고속으로 할 수 있도록 하는 인터럽트 중재방법에 관한 것이다.

일반적으로 교환기 등과 같은 시스템에는 여러개의 디바이스들에서 발생되는 인터럽트를 처리하는 인터럽트 처리 시스템을 구비하고 있다.

본 발명은 상술한 바와같은 문제점을 해결하기 위하여 안출된 것으로, 그 목적은 CPU에서 수용할 수 있는 갯수 보다 많은 수의 인터럽트를 CPU에 접속하는 경우에 여러개의 인터럽트를 발생 순서에 따라 중재하여 CPU측에 인터럽트 요청함으로써 인터럽트 처리를 발생 순서에 따라 고속으로 할 수 있도록 하는 인터럽트 중재방법을 제공함에 있다.

도1은 본 발명에 따른 인터럽트 처리 시스템을 도시한 도.

도2는 인터럽트 중재장치의 인터럽트 중재를 위한 상태 천이도.

* 도면의 주요 부분에 대한 부호의 설명 *

11 : 디바이스 12 : 인터럽트 중재장치

13 : CPU

이상과 같은 목적을 달성하기 위한 본 발명의 특징은, 디바이스로 부터 발생되는 인터럽트를 감지하는 과정과; 상기 감지된 인터럽트에 따라 상태 전환하여 CPU에게 인터럽트 요청함과 함께 다수의 인터럽트 중의 어느 인터럽트가 발생되었는지를 알려주는 과정과; 상기 디바이스로 부터의 인터럽트가 발생 해제됨을 감지하는 과정과; 상기 인터럽트가 발생 해제 됨을 감지하면 상태 전환하여 상기 CPU에 대한 인터럽트 요청을 해제하는 과정을 포함하는데 있다.

이하 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

본 발명에 따른 인터럽트 처리 시스템은 도1에 도시된 바와같이 구성된다. 즉, 내부에 다수개의 회로칩을 구비하고 있는 디바이스(11)로 부터 출력되는 다수의 인터럽트 신호(IRQCHIP1∼IRQCHIP4)를 인터럽트 중재장치(12)에 인가하면, 인터럽트 중재장치(12)가 해당 인터럽트 신호(IRQCHIP1∼IRQCHIP4)를 인가받아 스테이트 마신(State Machine)에 의거하여 인터럽트가 발생된 순서대로 인터럽트를 CPU(13)측에 중재하여 주되 인터럽트 요청신호(IRQINT)와 인터럽트 상태신호(INT_STATE)를 CPU(13)측에 인가하여 인터럽트를 중재하며, CPU(13)는 인터럽트 중재장치(12)로 부터 인터럽트 요청신호(IRQINT)를 인가받을 때 인터럽트 중재장치(12)로 부터 인터럽트 상태신호(INT_STATE)를 읽어들여 디바이스(11)의 인터럽트 신호(IRQCHIP1∼IRQCHIP4) 중 어느 것에 해당하는 인터럽트 인지를 확인해서 해당 인터럽트를 처리한다.

한편, 인터럽트 중재장치(12)는 PGA(Programmable Gate Array) 또는 PLD(Programmable Logic Device)를 이용하여 구성할 수 있는데, 도2에 도시된 바와같은 스테이트 마신에 의거하여 상태 전환하면서 디바이스(11)로 부터 인가되는 다수의 입터럽트를 CPU(13)측에 중재하여 준다.

도2에 도시된 바와같이, 인터럽트 중재장치(12)가 인터럽트를 중재하는 경우에는 디바이스(11)로 부터 발생되는 인터럽트 신호(IRQCHIP1∼IRQCHIP4)에 따라 인터럽트 아이들 상태(ST0), 인터럽트1 상태(ST1), 인터럽트2 상태(ST2), 인터럽트3 상태(ST3), 인터럽트4 상태(ST4)를 천이하면서 인터럽트를 중재한다.

인터럽트 아이들 상태(ST0)는 디바이스(11)로 부터 인터럽트 신호가 인가되지 않는 상태인데, 이때 CPU(13)측에 출력하는 인터럽트 요청신호(IRQINT)로서 '1'의 신호를 출력하고 CPU(13)측에 출력하는 인터럽트 상태신호(INT_STATE)로서 '1111'의 신호를 출력한다.

인터럽트 아이들 상태(ST0)에서 디바이스(11)로 부터 인터럽트 신호(IRQCHIP1)가 '0'으로 인가되어 인터럽트가 발생되면 인터럽트1 상태(ST1)로 천이되어, CPU(13)측에 인터럽트 요청신호(IRQINT)를 '0'으로 출력하여 인터럽트 발생되었음을 알려줌과 함께 CPU(13)측에 인터럽트 상태신호(INT_STATE)를 '1110'으로 출력하여 디바이스(11)의 인터럽트 신호(IRQCHIP1)에 의한 인터럽트가 발생되었음을 알려준다. 인터럽트1 상태(ST1)에서 디바이스(11)로 부터 인가되는 인터럽트 신호(IRQCHIP1)가 '1'으로 전환되어 인터럽트가 해제되면 인터럽트 아이들 상태(ST0)로 천이된다.

그리고, 인터럽트 아이들 상태(ST0)에서 디바이스(11)로 부터 인터럽트 신호(IRQCHIP2)가 '0'으로 인가되어 인터럽트가 발생되면 인터럽트2 상태(ST2)로 천이되어, CPU(13)측에 인터럽트 요청신호(IRQINT)를 '0'으로 출력하여 인터럽트 발생되었음을 알려줌과 함께 CPU(13)측에 인터럽트 상태신호(INT_STATE)를 '1101'으로 출력하여 디바이스(11)의 인터럽트 신호(IRQCHIP2)에 의한 인터럽트가 발생되었음을 알려준다. 인터럽트2 상태(ST2)에서 디바이스(11)로 부터 인가되는 인터럽트 신호(IRQCHIP2)가 '1'으로 전환되어 인터럽트가 해제되면 인터럽트 아이들 상태(ST0)로 천이된다.

인터럽트 아이들 상태(ST0)에서 디바이스(11)로 부터 인터럽트 신호(IRQCHIP3)가 '0'으로 인가되어 인터럽트가 발생되면 인터럽트3 상태(ST3)로 천이되어, CPU(13)측에 인터럽트 요청신호(IRQINT)를 '0'으로 출력하여 인터럽트 발생되었음을 알려줌과 함께 CPU(13)측에 인터럽트 상태신호(INT_STATE)를 '1011'으로 출력하여 디바이스(11)의 인터럽트 신호(IRQCHIP3)에 의한 인터럽트가 발생되었음을 알려준다. 인터럽트3 상태(ST3)에서 디바이스(11)로 부터 인가되는 인터럽트 신호(IRQCHIP3)가 '1'으로 전환되어 인터럽트가 해제되면 인터럽트 아이들 상태(ST0)로 천이된다.

또한, 인터럽트 아이들 상태(ST0)에서 디바이스(11)로 부터 인터럽트 신호(IRQCHIP4)가 '0'으로 인가되어 인터럽트가 발생되면 인터럽트4 상태(ST4)로 천이되어, CPU(13)측에 인터럽트 요청신호(IRQINT)를 '0'으로 출력하여 인터럽트 발생되었음을 알려줌과 함께 CPU(13)측에 인터럽트 상태신호(INT_STATE)를 '0111'으로 출력하여 디바이스(11)의 인터럽트 신호(IRQCHIP4)에 의한 인터럽트가 발생되었음을 알려준다. 인터럽트4 상태(ST4)에서 디바이스(11)로 부터 인가되는 인터럽트 신호(IRQCHIP4)가 '1'으로 전환되어 인터럽트가 해제되면 인터럽트 아이들 상태(ST0)로 천이된다.

즉, 본 발명에서는 인터럽트 중재장치(12)가 해당 인터럽트 신호(IRQCHIP1∼IRQCHIP4)를 인가받아 스테이트 마신에 의거하여 인터럽트가 발생된 순서대로 인터럽트를 CPU(13)측에 중재하여 주는데, CPU(13)측에 인터럽트 요청신호(IRQINT)를 인가하여 CPU(13)에게 인터럽트 발생을 알려주고, CPU(13)측에 인터럽트 상태신호(INT_STATE)를 인가하여 디바이스(11)의 인터럽트 신호(IRQCHIP1∼IRQCHIP4) 중 어느 것에 해당하는 인터럽트가 발생되었는지를 CPU(13)에게 알려주므로, CPU(13)가 직접 디바이스(11)로 부터의 인터럽트 발생 유무를 확인하지 않더라도 인터럽트 중재장치(12)로 부터의 신호에 따라 CPU(13)가 인터럽트를 발생 순서에 따라 순차적으로 바로 바로 처리할 수 있게된다.

이상 설명한 바와같이, 본 발명은 CPU에서 수용할 수 있는 갯수 보다 많은 수의 인터럽트를 CPU에 접속하는 경우에 여러개의 인터럽트를 발생 순서에 따라 중재하여 CPU측에 인터럽트 요청하므로, CPU가 직접 인터럽트 발생 유무를 확인하지 않더라도 인터럽트 처리를 발생 순서에 따라 고속으로 할 수 있게 된다.

Claims

디바이스로 부터 발생되는 인터럽트를 감지하는 과정과; 상기 감지된 인터럽트에 따라 상태 전환하여 CPU에게 인터럽트 요청함과 함께 다수의 인터럽트 중의 어느 인터럽트가 발생되었는지를 알려주는 과정과; 상기 디바이스로 부터의 인터럽트가 발생 해제됨을 감지하는 과정과; 상기 인터럽트가 발생 해제 됨을 감지하면 상태 전환하여 상기 CPU에 대한 인터럽트 요청을 해제하는 과정을 포함하는 것을 특징으로 하는 인터럽트 중재방법.