KR100195528B1 - 다층 인쇄 회로 판 및 그 제조방법 - Google Patents

다층 인쇄 회로 판 및 그 제조방법 Download PDF

Info

Publication number
KR100195528B1
KR100195528B1 KR1019960700894A KR19960700894A KR100195528B1 KR 100195528 B1 KR100195528 B1 KR 100195528B1 KR 1019960700894 A KR1019960700894 A KR 1019960700894A KR 19960700894 A KR19960700894 A KR 19960700894A KR 100195528 B1 KR100195528 B1 KR 100195528B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
substrate
printed circuit
cured
Prior art date
Application number
KR1019960700894A
Other languages
English (en)
Other versions
KR960703722A (ko
Inventor
다르릴 제이. 멕 케니
로버트 디. 씨르
Original Assignee
피터 제이. 머피
파렉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 제이. 머피, 파렉스 코포레이션 filed Critical 피터 제이. 머피
Publication of KR960703722A publication Critical patent/KR960703722A/ko
Application granted granted Critical
Publication of KR100195528B1 publication Critical patent/KR100195528B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/12—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain a coating with specific electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/14—Layered products comprising a layer of synthetic resin next to a particulate layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1438—Metal containing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y10T428/31522—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 인쇄 회로 판(10) 및 그 제조 방법에 관한 것이다. 상기 인쇄 회로 판(10)은 경화된 접착물 층(14)의 제1표면(12a)상에 배치되어 있는 전도성 층(12)으로부터 제공된 제1기판을 구비한다. 계속해서, 반경화된 접착층(16)은 경화된 접착층(14)위에 배치되고 그리고 제2기판(18)은 반경화된 접착물 층(16)에 대해 배치된다.

Description

[발명의 명칭]
다층 인쇄 회로 판 및 그 제조방법
[본 발명의 분야]
본 발명은 인쇄 회로 판, 더 상세하게는 가요성 인쇄 판에 관한 것이다.
[본 발명의 배경]
당개 기술분야에서 공지된 바와 같이, 가요성 인쇄 회로 판은 전형적으로 회로 판은 예를 들어 예비 주입된 유리 재료와 같은 직물 재료로부터 제공된 기판을 사용하여 제공된다. 이것은 소위 특히 강성 굴곡 인쇄 회로판의 경우에 적절하다. 몇몇의 이러한 기판은 전형적으로 상기 기판들사이에 접착 층을 결합시킴에의헤 함께 접합된다. 직물 재료와 통상적인 접착물로 제조된 이러한 가요성 인쇄 회로 판은 전형적으로 인접한 내부 층사이의 균일한 유전체 상수가 부족하다.
공지된 바와 같이, 통상적인 제조 기술은 평탄치 않은 표면 토포그래피를 구비한 인쇄 회로 판을 제공한다. 즉, 상기 인쇄 회로 판의 표면의 토포그래피는 예를들어 0.010 인치 내지 0.020인치사이에서 변형될수도 있다. 이러한 평탄하지 못한 토포그라피는 몇몇의 이러한 기판을 스택하고 천공하는 것을 상대적으로 어렵게 하는데, 이것은 상기 판이 천공 가공을 하는 동안 평편하게 스택되지 않기 때문이다. 만약 판이 천공하는 동안 스택될 때 평탄하지 않다면, 더 조약하게 되어 이에 따라 인쇄 회로 판을 부적격하게 만든다.
종래기술에서는 전형적으로 엠보싱 재료를 사용하여 기판상의 도체 주변에 접착재료가 충전되어 흐르게하여 문제를 해결하도록 하였다. 이에따라서, 상기 기판의 표면은 상기 기판을 평편하게 스택되지 않도록 하는 평탄치 않은 토포그라피를 갖추어었다. 기판이 평편한 스택에 놓여지지않을 때, 비교적 기판을 통해 천공하는 것이 곤란한데, 이것은 상기 기판의 표면 토포그라피가 평탄하지 않게 때문에 뒷층을 통해 기판이 분쇄되기 때문이다. 즉, 평탄하지 않은 표면 토포그라피는 각층에 있어서, 적절한 지지체를 결함이 있도록 한다. 천공 조작이 기판의 스택상에 서 수행될 때 인쇄 회로 기판이 더 조악하게 한다. 이에따라서, 동시에 하나이상의 기판에서 천공하는 것은 상대적으로 곤란하다. 이에따라서 종래에는 동시에 단지 하나의 기판을 천공하여 구멍을 형성하였는데, 이것은 평탄하지 않은 표면 토포그라피를 구비한 기판이 제공되기 때문이다.
이에따라서, 가요성 인쇄 회로 기판을 제조하는데는 상대적으로 고가의 비용이 소요되는데, 이것은 예를들어 천공 및 루우팅(routing)조작은 동시에 하나의 가판상에서만 행하여져야한다.
이에 따라서, 평편한 표면을 갖는 인쇄 회로 판을 제공하는 것이 바람직한데, 이것은 다준 인쇄 회로 판의 스택 및 천공을 용이하게 하기 때문이다.
[본 발명의 요약]
본 발명에 있어서, 인쇄 회로 판은 경화된 층의 제1표면상에 증착된 전도층으로부터 제공된 제1기판을 구비한다. 계속해서 반(semi)경화된 접착층이 경화된 접착층위에 증착되고 그리고 제2기판이 반경화된 접착층에 대해 배치된다. 이 특별한 배치에 있어서, 실질적으로 균일한 층을 갖는 인쇄 회로 판이 제공된다. 인쇄 회로 판은 예를들어 3개 또는 그이상의 층을 구비한 소위 타입3다층 가요성 회로로서 제공될수도 있다. 경화된 접착층 및 반경화된 접착층은 적층물 두께 및 표면 토포그라피를 제어하는데 사용될수도 있는 조합된 접착 및 유전체 재료를 제공할수도 있다. 상기 인쇄 기판은 단지 비 직물 재료를 사용하여 소위 타입4강성 굴곡 인쇄 회로 판으로서 선택적으로 제공될수도 있다. 즉, 강성 굴곡 인쇄 회로 판은 단단하거나 또는 가요성 영역중하나에서 유리 보강 섬유 또는 임의의 다른 직물재료를 사용하지 않고 제공될수도있다. 접착물로 전도층을 피복하고 그리고 접착물을 충분히 경화시키고 그리고 반경화된 유동성 스테이지를 사용함에 의해 반경화된 스테이지에 대해 배치된 전도성 라인둘레의 갭의 크기가 최소화되고 그리고 스택 및 천공을 위해 판을 평편도를 최적화한다. 즉, 반경화된 스테이지는 인쇄 회로 판에서의 내구성 스택을 감소시킨다. 이에따라서, 이 배치는 동일한 열 팽창계수를 갖고 그리고 층을 함게 결합하는 균일한 접착 및 유전체 층을 제공한다. 또한 이 배치는 평편한 가요성 회로 판 어셈블리를 제공한다. 즉, 인쇄 회로 판의 표면 토포그라피는 인쇄 회로 판의 표면을 가로질러 실질적인 수준이다. 평편한 회로 판을 제공함에 의해 몇몇의 이러한 회로 판은 스택되고 그리고 동시에 천공되거나 또는 예를들어 기계 가공될수도 있다. 이에따라서, 인쇄 회로 판은 상대적으로 저가의 인쇄 회로판으로서 제공될수도 있다. 즉, 이러한 기술은 통상적인 저가의 제조기술을 사용하여 다층 가요성 및 간성 굴곡 인쇄 회로 판이 저가로 제조될수 있도록 한다. 본 발명은 평평한 표면 토포그라피를 갖는 인쇄 회로 판을 제공하여 이에따라 사용자가 다수의(예컨데 2-12)기판을 동시에 천공하도록 한다. 천공기 상에 다층 드릴 비트를 조합할 때 예를들어 통상적으로는 4개의 회로 판을 동시에 처리할 수 있는 종래의 기술로도 본 발명은 48개의 인쇄 회포 판을 동시에 가공하도록 한다.
또한 본 발명에 따르면, 가요성 인쇄 판은 제1 및 제2대응 표면을 갖는 내부층을 구비한다. 한쌍의 피복된 전도성 박막 층은 각각 상기 내부층의 제1 및 제2표면위에 각각 배치된다. 이러한 특별한 배치에 있어서, 3개 또는 그 이상의 층을 갖는 가요성 인쇄 회로 판은 균일 층을 갖고 그리고 평평한 표면 토포그라피를 갖도록 제공될수도있다. 더 나아가, 가요성 인쇄 회로 판은 매스 적층물 공정에서 사용될수도 있다. 내부 층은 에폭시 타입의 재료로 제공될수도 있지만, 일반적으로 공지된바로는 폴리이미드 접착층이 없는 중앙층을 갖는다. 상기 내부 층의 표면은 그위에 배치된 전도성 플레이팅을 가지거나 또는 갖지 않을 수도 있다. 즉, 상기 내부 층은 피복되지 않은 표면을 갖는 것으로 제공될수도 있거나 또는 선택적으로 하나 또는 양쪽의 내부 층 표면은 그위에 배치된 전도성 플레이팅을 갖출수도 있다. 상기 피복된 전도 박막 층은 각각 예를들어 전착되거나 또는 압연된 어니일링 동 또는 다른 전도 금속의 피복롤로 제공될수도 있는 전도성 박막을 구비한다. 전도성 박막은 제1표면상에 접착 피복물을 갖도록 제공될수 있다. 상기 접착물은 경화되고 그리고 계속해서 제2접착물은 경화된 접착물 위에 배치된다. 계속해서 제2접착물은 반경화된다. 제1 및 제2접착물은 조합된 접착물 및 유전체 재료로서 조작된다. 이에따라서 각각의 피복된 전도성 박막 층은 그위에 배치된 조합된 접착물 및 유전체 재료를 갖춘 전도성 박막을 구비한다. 계속해서 상기 전도성 박막층은 상기 내부 층의 제1 및 제2대응 표면에 동시에 적용될수도 있다. 조합된 접착물 및 유전체 재료는 상기 전도성 박막사이에 유전체 두께를 제어하고 그리고 또한 표면 토포그라피를 제어한다. 이에따라 인쇄 회로 판의 표면 토포그라피는 기계 가공 또는 다른 사후 결합공정에 적절하다. 이에따라서 인쇄 회로 판은 경화후 그것의 가요성 모듈을 유지하는 동질의 에폭시 또는 폴리이미드 접착시스템으로서 제공될수도 있다. 또한 제1 및 제2접착피복물을 분리하여 경화함에 의헤 층들사이의 유전체 거리가 제어될수도 있다. 동질의 유전체 물질로부터 접착층을 제공하고 그리고 수지를 결합함에의해 동질의 유전체 상수 및 열팽창 계수를 갖춘 인쇄 회로 기판이 제공될수도 있다. 나아가, 높은 흐름 수지 대체 특성이 있는 제2접착층을 제공함에의해 내부 층위에 배치된 전도체 둘레의 영역은 효과적으로 충진될수도 있다. 나아가, 층들사이의 유전체 거리는 제어될수 있기 때문에, 매끄러운 표면을 갖는 인쇄 회로 판이 제공될수도 있다. 이에따라서, 평평한 표면 토포그라피 때문에, 다수의 이러한 판은 다른 기계가공으로 스택되고 그리고 동시에 천공되거나 또는 가공될수도 있다. 또한, 접착 층을 경화하고 그리고 경화하지 않도록함에 의해 예비 경화된 바람직한 두께를 토대로 라인 임피이던스 특징을 효과적으로 제어 하는 것을 가능하게 한다. 전기 임피이던스의 전류의 오차는 50%이상으로 감소된다. 즉, 통상적인 제조 방법이 사용될 때 라인 임피던스는 전형적으로 약±10%의 바람직한 임피이던스의 오차를 갖는다. 그러나 본 발명에 있어서, 전형적으로 ±5%의 오차를 갖는 라인 임피이던스가 제공될수도 있다. 이에 따라서, 3개 또는 그 이상의 층을 갖고 평편한 표면 토포그라피를 구비하고 그리고 바람직한 임피이던스 특징이 있는 신호 경로를 구비한 가요성 인쇄 회로 판이 제공될수도 있다. 평편한 토포그라피를 갖는 인쇄 회로판을 제공함에 의해, 다수의 이러한 가요성 인쇄 회로 판은 스택내에 배열될수도 있고 그리고 예를들어, 천공 가공과 같은 기계가공을 통해 통과될수도 있다.
본 발명의 또다른 실시예에 있어서, 강성 굴곡 인쇄 회로판은 강성부분과 굴곡 부분을 구비하고 그리고 그위에 증착된 전도 피복물을 갖추거나 또는 갖추지 않을수도 있는 제1 및 제2대응 표면을 갖춘 내부 층을 구비한다. 즉, 피복되지 않은 표면을 구비한 내부 층이 제공될수도 있거나, 또는 선택적으로 하나 또는 양쪽의 내부 층 표면이 그위에 증착된 전도 피복물을 갖출수도 있다. 상기 내부 층은 한쌍의 피복된 전도 박막층사이에 배치될수도있다. 경화된 접착층이 제1표면상에 배치된 각각의 전도성 박막층이 제공된다. 반경화된 접착층은 계속해서 경화된 접착층위에 배치되고 그리고 제2기판은 상기 반경화된 접착층에 배치된다. 이러한 특별한 배치에 있어서, 비 직물 재료를 구비한 강성 굴곡 인쇄 회로 판이 제공될수도 있다. 강상 굴곡 인쇄 회로 판은 피복 매질 뿐만아니라 절연체로서 유리 섬유 및 다른 직물 재료의 사용을 제거한 수지 및 비 직물재료의 조합물로부터 제공될수도 있다. 이것은 강성 굴곡 인쇄 판을 통상적인 기계대신에 선형 방향으로 열 방산하고 그리고 소위 프레프리그 재료로 피복되어있는 종래의 104내지 7628 유리 섬유 방향으로 열방산을 한다. 이에따라서 본 발명의 인쇄 회로 판은 균일한 열 안전성을 더 제공하고 그리고 이에따서 메아셀링(measeling)으로 인해 단점이 감소되어 제공한다. 또한, 유리 섬유 및 다른 직물 재료의 사용을 제거함에 의해, 인쇄 회로 판은 비교적 얇은 인쇄 회로 판으로서 제공될수도있다. 이러한 구조 기술은 또한 아라미드 얇은 코어 내부 층과 같은 비직물의 열적으로 안정한 재료를 사용하도록 한다. 이러한 층들은 동질이 구조물을 생성하도록 동일한 수지 시스템으로 피복될수도 있다. 이에따라서, 3개 또는 그이상의 층을 갖춘 강성 굴곡 인쇄 회로 판은 평편한 표면 토포그라피를 갖추어 제공될 수 있다. 평평한 표면 토포그라피를 갖춘 인쇄 회로 판을 제공함에 의해, 다수의 이러한 가요성 인쇄 회로 판은 스택으로 배열될수도있고 그리고 예를들어 천공 공정과 같은 기계로 가공될수도 있다. 상기 피복된 전도 박막층은 각각 예를들어 전착되거나 또는 압연된 어니일링 구리 또는 다른 전도성 금속의 피복된 롤로부터 제공될수도 있는 전도성 박막을 포함한다. 상기 제1표면상에 피복된 접착를 갖춘 전도선 박막이 제공된다.상기 접착물은 경화되고 그리고 계속해서 제2접착물은 경화된 접착물위에 배치된다. 계속해서 제2접촉물은 반경화된다. 상기 제1 및 제2접착물은 접착 및 유전체 재료의 조합물로서 조작된다. 이에따라서, 각각의 피복된 전도성 박막 층은 그위에 배치된 조합된 접착물 및 유전체를 갖는 전도 박막을 포함한다. 상기 전도성 박막층은 상기 내부 층의 제1 및 제2대응 표면에 동시에 적용될수도 있다. 상기 조합된 접착물 및 유전체 재료는 전도성 박막사이에서 유전체 두께를 제어하고 그리고 또한 표면 토포그라피를 제어한다. 이에 따라서, 인쇄 회로 판의 표면의 토포그라피는 기계 가공을 하는데 있어서 적절하고 그리고 다른 후속 결합이 가능하다. 상기 인쇄 회로 판은 경화한 후 그것의 가요성 묘듈을 유지하는 동질의 에폭시 또는 졸리이미드 접착물 시스템으로부터 제공될 수도 있다. 또한, 제1 및 제2 접착 피복물을 분리하여 경화함에 의해, 충돌사이의 유전체 거리는 제어될 수도 있다. 동질의 유전체 및 결합 수지로부터 접착물 층을 제공함에 의해 동질의 유전체 상수 및 열 팽창 계수를 갖는 인쇄 회로판이 제공될 수도 있다. 나아가, 높은 흐름 수지 대체 특징을 갖춘 제2의 접착물층을 제공함에의해 상기 내부 층상에 배치된 전도체 둘레의 영역은 효과적으로 충진될 수도 있다. 더 나아가 층들사이의 유전체 거리는 제어될수도 있기 때문에, 매끄러운 표면을 갖는 상기 인쇄 회로 판이 제공될수도 있다. 이에따라서, 평평한 표면 토포그라피 때문에, 다수의 이러한 판은 스택될 수도 있고 그리고 동시에 다른 기계조작에 의해 천공되거나 또는 가공될 수도 있다. 또한, 경화되고 그리고 경화되지 않은 접착층을 제공함에 의해 사전 경화된 필요한 두께를 토대로 라인 임피이던스를 토대로 효과적으로 제어하는 것이 가능하다. 전기 임피이던스 변화에 전류 오차는 50%이상 감소된다.
더 나아가 본 발명에 있어서, 인쇄 회로판판을 제조하는 방법은 제1 접착물로 전도성 박막의 제1 표면상을 피복하고, 상기 전도성 박막의 제1표면상에 제1접착물을 경화하는하고, 그리고 제2 접착물로 경화된 접착물의 제1 표면을 피복하는 단계를 포함하는데, 여기서 제2 접착물은 반경화된다. 이러한 특별한 기술에 있어서, 저가의 가요성 및 강성 굴곡 인쇄 회로판이 전체의 비직물 재료로부터 제공될 수도 있다. 그 위에 증착되는 경화되거나 또는 경화되지 않은 피복물을 갖춘 전도성 박막은 피복된 전도성 박막층을 제공한다. 예를 들어 상기 전도성 박막은 전착되거나 또는 압연된 어니일링 된 구리 또는 다른 전도 금 속의 피복된 롤로부터 제공될 수도 있다. 제1 및 제2 접착물은 접착물 및 유전체 재료에 대한 조함물로서 조작된다. 이에 따라서, 상기 피복된 전도성 박막층은 조합된 접착물 및 유전체를 가진 전도성 박막을 포함한다. 계속해서, 다수의 이러한 전도성 박막은 내부층의 제1 및 제2 대응표면에 동시에 적용될 수도 있다. 제1 및 제2 접착물 피복물을 분리하여 사용함에 의해, 층 사이의 유전체 거리는 제어될 수도 있다. 동질이 유전체 및 결합수지로부터 접착층을 제공함에 의해, 동질의 유전체 상수 및 열 팽창 계수를 갖는 인쇄 회로판이 제공될 수도 있다. 더 나아가, 높은 흐름 수지 대체 특성을 갖는 제2 접착층을 제공함에 의해, 상기 내부 층상에 배치된 전도체 주변의 영역은 효과적으로 충진될 수도 있다. 더나아가 충돌사이에 유전체 거리는 제어되기 때문에 매끄러운 표면을 갖는 상기 인쇄 회로판이 제공될 수도 있다. 따라서, 평평한 표면 토포그라피 때문에, 다수의 이러한 인쇄 회로 판이스택 될 수도 있고, 그리고 다른 기계조작에 의해 동시에 천공되거나 또는 가공될 수도 있다. 또한 경화되거나 또는 경화되지 않은 접착층을 제공함에 의해 사전 경화된 의도한 두께를 토대로 라인 임피이던스 특성을 효과적으로 제어하는 것이 가능하다.
[도면의 간단한 설명]
본 발명의 전술한 특징은 첨부된 도면의 설명으로더 상세하게 이해될 것이다.
제1도는 인쇄 회로판의 단면도이다.
제2도는 내부 층을 구비한 굴곡 인쇄 회로판의 단면도이다.
제3도는 다수의 층을 구비한 인쇄 회로판의 단면도이다. 그리고 제4도는 강 성굴곡 인쇄 회로판의 단면도이다.
[바람직한 실시예의 설명]
제1도에는 제1 및 제2대응 표면(12a,12b)을 구비한 전도성 박막(12)를 구비한다. 상기 전도성 박막(12)은 예를들어 25 또는 38인치의 폭을 구비한 구리 박막의 시이트로서 제공될 수도 있다. 본 발명의 숙련된자들은 임의의 폭을 갖는 임의의 타입의 전도성 박막이 사용될 수도 있다는 것을 알 수 있다. 박막(12)의 특별한 타입, 폭, 및 두께는 포함되는 많은 수의 팩터에 따라 선택될 수도 있지만, 그러나 가장 낮은 제조 비용 등을 결과하는 박막의 효과적인 사용, 폭 및 두께를 결과하는 크기 및 특징에 제한되지 않는다.
접착 수지의 제1 층(14)은 박막 표면(12b)의 적어도 제 1부분상에 배치된다. 이 제1 수지 층(14)은 계속해서 당해 기술분야의 통상적으로 숙련된자들에게 공지된 바와 같이 공지된 바와 같이 통상의 경화공정에서 경화타워를 사용하여 경화된다. 제1 수지 층(14)이 경화된후, 상기 수지의 제 2층(16)은 경화된 수지 층(14))위에 적용된다. 계속해서 이 제2 수지 층(16)은 당해 기술분야의 통상적으로 숙련되자들에게 공지된 바와 같은 경화기술을 사용하여 반경화된다. 전도성 박막(12), 경화된 접착물(14) 및 반경화된 접착물(16)의 조합물이 피복된 전도성 박막층(17)을 제공한다.
제1 및 제2 수지 층(14,16)은 표준 피복기술을 사용하여 적용될 수 있다. 에를 들어, 상기 수지는 피복 헤드에 의해 박막에 적용될 수도 있으며 그리고 계속해서 상기 건저 타워에 의해 통과될 수도 있다. 상기 건조 타워는 적외선 경화 타우, 열 공기 터빈 타워 또는 당해 기술 분야의 통상적으로 숙련된자들에게 공지된 바와 같은 다른 타입의 장치로서 제공될 수도 있다.
전형적은 0.001인치의 두께를 갖는 제1 수지 층이 배치될 수도 있고 그리고 화씨 300의 온도에서 경화될 수도 있다. 약 0.0125인치의 두께를 갖는 반경화된 수지가 배치될 수도 있고 그리고 약 화씨 200도의 온도에서 경화될 수도 있다. 물론 다른 두께 및 온도가 사용될 수도 있다.
예를들어 약 0.0125인치 내지 0.003인치의 두께를 갖는 경화된 수지가 배치될 수도 있고 그리고 상기 수지는 약 화씨 100도 내지 450도의 온도에서 경화될 수도 있다. 물론 다른 두께 및 온도가 사용될 수도 있다. 수지 두께, 경화 시간 및 경화 온도의 특별한 조합은 포함된 다양한 팩터에 따라 선택될 수도 있지만 그러나 사용되는 특별한 건조 장치, 특별한 타입의 사용되는 수지 및 특별한 타입의 사용되는 수지 및 특별한 적용에 제한되지 않는다. 당해 기술분야에서 숙련된 사람은 제1 및 제2 수지 층을 제공하는데 필요한 특별한 경화 시간 및 온도를 선택하는 방법을 알게 될 것이다.
계속해서, 피복된 전도성 박막층(17)은 제2 기판(18)의 제1표면(18a)위에 배치된다. 본원에서 제2 기판(18)의 제1표면은 그 위에 배치된 다수의 전도체(20)를 구비한다. 상기 전도체(20)는 예를들어 신호 경로를 제공하도록 기판(18)상에 에칭될수도 있다. 이에 따라서, 상기 내부 층 기판(18)이 이미징되고 그리고 에칭된후, 반경화된 층(16)이 상기 내부 층(18)상에 적충된다.
초기에 그 위에 배치된 전도성 박막을 구비한 층(18a)가 제공될 수도 있다. 후속 인쇄 및 에칭 가공은 계속해서 구리 박막상에서 수행될 수도 있다.
동시에 상기 피복된 전도성 박막층(17)이 상기 기판(18)의 제1표면(18a)위에 가해지면서, 유사하게 피보된 전도 층(도시되지 않았음)은 또한 샌드위치형을 생성하도록 기판(18)의 제2 기판(18b)에 가해질 수도 있다. 이러한 가공 방법은 통상적인 장치를 사용하여 달성될 수도 있다.
만약 기판(18)이 피복 전도층(17`)으로서 제공된다면, 예를들어, 결합은 2개의 피복된 전도 층(17)을 동시에 급송하고 그리고 통상적인 적층 프레스에서 인쇄 회로판(10)을 처리함에 의해 행하여 질 수도 있다. 이에 따라서, 본 발명은 통상적인 적층 장치를 사용함에 의해 실시될 수도 있다.
상기 접착층(14,16)은 에폭시 타입의 재료로서 제공될 수도 있다. 더 상세하게는 테트라 작용 에폭시 수지 시스템이 바람직하게 사용될 수도 있다. 예를 들어 노르프렉스 오아크, 잉크 윈스콘신에 의해 제조된 부품번호 FR406의 에폭시가 사용될 수도 있다. 물론 당해 기술 분야에서 숙련된 사람은 다른 수지 시스템이 사용될수도 있다는 것을 인식할 수 있을 것이다. 예를 들어 이작용, 삼작용 비스말레이미드/트리아진(BT), 시아니드 에세르, 또는 폴리이미드 수지 시스템이 수지 시스템이 사용될 수도 있다.
가요성 또는 강성 굴곡 인쇄 회로판을 제공하는 종래 기술의 방법은 비용이 고가인데 이것은 전도 층 및 유전체/접착층은 분리하여 조작하여야 하기 때문이다. 이에 따라서 다중 부품 부분을 다루었다. 이것은 포장, 천공, 레이업, 각각의 분리층에 많은 양의 직접적인 노동력이 필요로 된다. 이에 따라서, 이것은 이러한 인쇄 회로판(pcb)를 제종하는 비용이 중요한 인자이다.
그러나, 본 발명에 있어서, 각각의 층들은 단일 부품의 재료로 제공하도록 함께 접합된다. 이에따라서 개개의 조작되어야만하는 부품의 수는 최소화된다.
인쇄 회로판(1)은 가요성 또는 강성 굴곡 pcb에 대응될 수도 있다.
제2도에서 제1 및 제2 표면위에 배치된 일반적으로 (30)으로 단지 필요한 곳에 증착되어야 할 필요성이 있다. 이에 따라서 몇몇의 경우에 전도성 피복물이 없는 표면을 구비한 기판(28)이 제공될 수도 있다. 피복되지 않은 표면을 갖춘 기판(28)이 제공될 수 있거나 또는 선택적으로 하나 또는 그 이상의 내부 층 표면이 그 위에 배치된 전도성 피복물을 구비할 수도 있다.
기판(28)은 한쌍의 피복된 전도성 박막 층(32)사이에 배치되고, 층은 제1도와 관련하여 설명된 피복된 전도성 박막층(17)과 유사할 수도 있다. 각각의 전도성 박막층(32)는 전도 박막(34), 경화된 접착물층(36) 및 반경화 된 접착물 층(38)을 구비한다. 이에 따라서 인홰 회로 판(26)은 매스 적층 공정에서 사용될 수도 있다.
기판(28,32)은 제 1외부 층(26a), 제 3내부 층(26d), 제 2 내부층(26c), 제 3 내부 층(26d), 제 4의 내부 층(26e) 및 제 2외부 층(26f)를 구비한 6개 층 인쇄 회로판(26)으로서 인쇄 회로판(26)을 제공하도록 배치된다.
그위에 배치된 전도체 30a-30d를 구비한 내부층 (26c, 26d)이 제공 될 수도 있다. 일반적으로 공지된 바와 같이, 이러한 전도체는 예를 들어 약 0.0007인치 내지 0.0042인치의 범위내의 두꼐를 갖는 구리 박막으로서 제공될 수도 있다. 당해 기술분야에서 숙련된자들은 인쇄 회로판(26)이 MIL-P-50884로서 규정된 소위 타입 3 인쇄 회로판과 대응된다는 것을 고려하여야 한다.
상기 피복된 전도성 박막층(32)은 각각 전착되거나 또는 압연된 어니일링된 구리 또는 다른 전도성 금속의 피복폴로부터 제공될수도 있는 전도성 박막(34)을 포함한다. 그것의 제 1 표면상에 피복된 접착물(36)를 구비한 상기 전도성 박막(34)은 제공된다. 상기 접착물(36)은 경화되고 그리고 계속해서 제 2 접착물(38)은 경화된 접축물(36)위에 배치된다. 계속해서 상기 제 2 접착물(36)은 반경화된다. 제1 및 제2 접착물(36, 38)은 조합된 접착물 및 유전체 재료로서 조작된다. 이에따라서, 각각의 피복된 전도성 박막층(32)은 그 위에 증착된 조합된 접착물 및 유전체 재료를 구비한 전도성 박막을 포함한다.
계속해서 피복된 전도성 박막층(32)은 상기 기판(28)의 제1 및 제2 대응표면에 동시에 적용될 수도 있다. 상기 조합된 접착물 및 유전체 재료는 상기 전도성 박막사이에서 유전체 두께를 제어하고 그리고 표면 토포그라피를 제어한다. 이에 따라서 상기 인쇄 회로판(26)은 기계 가공 및 다른 사후 접합 가공을 위해 적절할 수도 있다.
이에 따라사, 인쇄 회로판(26)은 경화한 후 그것의 가요성 모듈을 유지하는 동질의 에폭시 또는 폴리이미드 접착물 시스템으로서 제공된다. 또한, 제1 및 제2 접착물 피복물(36,38)을 분리하여 경화함에 의해, 상기 충들사이의 유전체 거리는 제어될 수도 있다. 동질의 유전체 그리고 접합 수지로부터 접착층(36,38)을 제공함에 의해, 동질의 유전체 상수 및 열 팽창 계수를 갖는 인쇄 회로판(26)이 제공된다. 더 나아가, 높은 흐름수지 대체 특성이 있는 제2 접착물층(38)을 제공함에 의해 상기 내부 층(26c, 26d)상에 배치된 전도체 주변의 영역은 효과적으로 층진될 수도 있다.
나아가, 상기 층들사이에 유전체 거리는 제어될 수도 있기 때문에, 매끄러운 표면을 갖춘 인쇄 회로 판(26)이 제공될 수도 있다. 이에 따라서, 평평한 표면토포그라피 때문에 다수의 이러한 판은 스택될 수도 있고 그리고 동시에 다른 기계가공에 의해 천공되거나 또는 가공된다.
또한 경화되고 그리고 경화되지 않는 접착물 층(36)을 제공함에 의해, 사전 경화된 의도된 두께를 토대로 라인 임피이던스 특징을 효과적으로 제어하는 것이 가능하다. 임피이던스 변화의 전류 오차는 50%이상 감소된다.
제3도에서, 인쇄 회로판(40)은 (42)로 지적된 다수의 기판(42a -42n)을 포함한다. 기판(41)은 인쇄 회로판(40)을 제공하도록 배치된다. 각각의 상기 기판(42)은 제1도 및 제2도와 관련하여 상술한 피복된 전도성 박막층(17 및 32)과 동일한 기술을 사용하여 제공될 수도 있는 피복된 전도 박막층에 대응한다. 본원에서, 각각의 N기판(42)은 인쇄 회로판(40)을 제공하도록 하는 통상적인 기술을 사용하여 함께 동시에 접합될 수도 있다. 평평한 표면 토포그라피를 구비한 회로(40)가 제공되기 때문에 천공등과 같은 모든 기계 가공 단계는 N결합된 기판의 평평한 스택상에서 동시에 수행될 수도 있다.
제4도에서, 소위 타입 4강성 굴곡 인쇄 회로판(50)은 굴곡 부분(50a) 및 강성부분(50b)를 포함할 수도 있다. 타입 4의 인쇄회로판의 특징은 당해 기술분야에서 숙련된 사람들에게 널리 공지되어 있고 그리고 MIL-P-50884로 알려져 있다.
인쇄 회로판(50)은 제1 및 제2 대응 표면(52a, 52b)를 구비한 내부층(52)을 포함한다. 본원에서 표면(52a)은 그 위에 배치된 전도성 피복물(54)을 갖춘다. 물론 당해 기술분야에서 숙련된 사람들은 층(52)이 그위에 배치된 전도성 피복물을 갖거자 또는 갖지 않도록 할 수도 있다. 즉 피복되지 않은 표면을 구비한 층(52)가 제공될 수도 있거나 또는 선택적으로 하나 또는 양쪽의 내부층 표면(52a, 52b)은 그위에 배치된 전도성 피복물을 갖출 수도 있다. 상기 내부층(52)은 한 쌍의 피복된 전도성 박막층(56)사이에 배치된다. 이에 따라서, 인쇄 회로 판은 매스 적층 공정내에서 사용될 수도 있다.
피복된 전도성 박막층(56)은 각각 상기 제 1-3도와 관련하여 기술된 피복성 전도성 박막층 (17, 32 및 42)과 유사한 방식으로 제공될 수도 있다. 이에따라서, 인쇄 회로판(50)은 경화한 후 가요성의 모듈을 유지하고 그리고 평평한 표면 토포그라피가 제공된 동질의 에폭시 또는 폴리이미드 접착물 시스템으로서 제공된다. 이에 따라서 3 또는 그이상의 층을 갖춘 강성굴곡 인쇄 회로판은 평편한 표면 토포그라피를 갖추어 제공될 수도 있다.
피복된 전도성 박막층(56)을 사용함에 의해, 동질의 구조를 갖고 그리고 임의의 직물재료를 사용하지 않은 다층 강성 굴곡 인쇄 회로판(50)이 제공될 수도 있다. 즉, 본 발명에 있어서, 유리 또는 임의의 다른 직물 재료가 강성 굴곡 인쇄 회로판에서 사용되지 않는다. 이에따라서, 강성 굴곡 인쇄 회로판(50)의 내부와 외부 층은 비직물 재료로부터 제공된다.
즉, 동일의 구조를 갖는 다층의 강성 굴곡 인쇄 회로판은 직쇄 에폭시와 같은 비직물 내부 층 및 비직물 접합 제료로 제공된다. 이에 따라서 본 발명에 있어서, 다층의 강성 굴곡 인쇄 회로판은 사전 주입된 유리 천 또는 다른 직물 재료를 사용하지 않고서도 제공된다.
타입 4의 강성 굴곡 인쇄 회로판(50)은 이에 따라서 피복 매질 뿐만 아니라 절연체로서 유리 섬유와 같은 직물 재료를 사용하지 않는 재료 및 수지의 조합물로부터 제공될 수도 있다. 이것은 각각의 인쇄 회로 판(50)의 층들이 열원의 주변에서 선형의 방사선 방향으로 열을 분산시키도록 한다.
통상적인 인쇄 회로판에 있어서, 열 경로는 프리프레그재료로 피복 되어 있는 104내지 7628유리 섬유가 예를들어 공지된 바와같이, 직물재료의 횡 방향으로 통상적인 기계내에 놓여지는 경로에 제한된다. 이에따라서 직물 재료를 사용하기 보다는, 동일한 수지 시스템으로 비폭된 아라미드 얇은 코어 내부 층과 같은 비직물로서 열에 매우 적절한 재료는 동질의 비직물 층을 갖춘 인쇄 회로 판을 제공하는데 사용될 수도 있다.
이에 따라서, 본 발명에 인쇄 회로판(50)은 이전것보다 더 균일한 열안정성을 가지며, 그리고 계속해서 이러한 인쇄 회로판의 예를 들어 메아젤링(measeling)으로 인해 단점이 감소된다. 나아가, 유리 및 다른 섬유를 제거함으로 이해, 인쇄 회로판(50)은 상대적으로 얇은 인쇄 회로판으로서 제공된다.
본 발명의 바람직한 실시예에 기술된 바와 같이, 당해 기술분야에서 더욱 명백해겠지만 본 발명의 개념과 다른 실시예가 사용될 수도 있다. 이에 따라서, 고려하여야 할 것은 본 발명의 실시예에 의해서 제한되는 것이 아니고 첨부된 청구범위의 정신 및 범위내에 제한되다.

Claims (22)

  1. a) 전도성 박막과, 유전체 거리 제어 층에 대응하고 상기 전도층 박막의 제 1표면에 배치된 경화 접착층 및 경화 접착층위에 배치된 변경화 접착층을 구비하는 전도성 박막 층, 및 b) 스트립 전도체가 배치된 제 1표면과 제 2대응면을 구비하고 기판의 상기 제 1면이 상기 전도체 박막층의 변경화 된 접착층에 대향하게 배치된 기판을 포함하는 것을 특징으로 하는 인쇄 회로판.
  2. 제1항에 있어서, 같은 유전체 상수를 갖는 상기 경화 및 반경화된 접착 층이 제공되는 것을 특징으로 하는 인쇄 회로판.
  3. 제2항에 있어서, 같은 열팽창 계수를 갖기 상기 경화 및 반경화 된 접촉층이 제공되는 것을 특징으로 하는 인쇄 회로판.
  4. 제2항에 있어서, 상기 기판의 제 1표면은 상기 인쇄 회로판의 내부 층에 대응되고, 그리고 상기 피복된 전도성 박막이 다수의 동일하게 피복된 전도성 박막층의 제 1층이고 상기 기판의 제 2 표면에 대항하게 배치되는 것을 특징으로 하는 인쇄 회로기판.
  5. 제4항에 있어서, 상기 기판의 제 2표면이 그위에 배치된 전도체를 구비하고 그리고 상기 제 2 피복된 전도성 박막층의 반경화된 층이 살기 기판의 제 2표면상에서 전도체 둘레를 순환하는 것을특징으로 하는 인쇄 회로판.
  6. 제5항에 있어서, 다수의 인쇄 회로판은 적층될 수도 있고 그리고 다수의 상기 인쇄 회로판이 서로 접합된 후에 동시에 천공되는 것을 특징으로 하는 인쇄 회로판.
  7. a)전도성 박막과, 유전체 거리 제어 층에 대응하여 상기 전동층 박막의 제1표면에 배치된 경화된 접착층, 및 경화된 접착층의에 배치된 반경화 접착층을 포함한 피복된 전도성 박막 층과, b)스트립 전도체가 배치된 제1표면과 제2대응면을 구비하고 기판의 상기 제1면이 상기 전도체 박막층의 반경화된 접착층에 대항하게 배치된 기판, 및 c) 전도성 박막과, 유전체 거리 제어 층에 대응하여 상기 전도층 박막의 제1표면에 배치된 접착층, 및 경화된 접착층위에 배치되고 싱기 기판의 제2표면에 배치된 반경화된 접착층을 포함하고, 상기 기판의 제2표면에 대항하게 배치되는 피복된 제2전도성 박막 층을 포함하는 것을 특징으로하는 가요성 인쇄 회로 판.
  8. 제7항에 있어서, 동일한 유전체 상수를 갖는 상기 경화 및 반경화 접착층이 제공되는 것을 특징으로 하는 가요성 인쇄 회로 판.
  9. 제8항에 있어서, 같은 열팽창 계수를 갖는 상기 경화 및 반경화 접착 층이 제공되는 것을 특징으로 하는 가요성 인쇄 회로 판.
  10. 제9항에 있어서, 상기 기판이 에폭시로부터 제공되는 것을 특징으로하는 가요성 인쇄 회로 판.
  11. 제10항에 있어서, 상기 기판의 제2표면이 그위에 배치된 전도체를 구비하고 그리고 상기 제2피복된 전도성 박막층의 반경화된 층이 상기 기판의 제2표면상에서 전도체 주위를 순환하는 것을 특징으로 하는 가요성 인쇄 회로 판.
  12. a) 전도성 박막과, 유전체 거리 제어 층에 대응하여 상기 전도층 박막의 제1표면에 배치된 경화된 접착층, 및 경화된 접착층위에 배치된 반경화 접착층을 포함한 피복된 전도성 박막 층과, b) 스트립 전도체가 배치된 제1표면과 제2대응면을 구비하고 기판의 상기 제1면이 상기 전도체 박막층의 반경화된 접착층에 대항하게 배치된 기판, 및 c) 전도성 박막과, 유전체 거리 제어 층에 대응하여 상기 전도층 박막의 제1표면에 배치된 경화된 접착층, 및 경화된 접착층위에 배치되고 상기 기판의 제2표면에 배치된 반경화된 접착층을 포함하고, 상기 기판의 제2표면에 대해 배치되는 피복된 제2전도성 박막 층을 포함하는 것을 특징으로하는 경질의 가요성 인쇄 회로 판.
  13. 제12항에 있어서, 상기 기판의 제2표면이 그위에 배치된 전도체를 구비하고 그리고 상기 제2피복된 전도성 박막층의 반경화된 층이 상기 기판의 제2표면상에서 전도체 주위를 순환하는 것을 특징으로 하는 경질의 가요성 인쇄 회로 판.
  14. 제13항에 있어서, 상기 제1 및 제2 피복된 전도성 층 및 상기 기판은 비직물 재료로부터 제공되는 것을 특징으로하는 경질의 가요성 인쇄 회로 판.
  15. 제1접착물로 제1전도성 박막의 제1표면을 피복하는 단계와, 제1전도성 박막의 제1표면상에서 제1접착물을 경화시키는 단계, 및 반경화된 제2접착물로 경화된 접착물의 제1표면을 피복시키는 단계를 포함하는 것을 특징으로하는 인쇄 회로 판의 제조 방법.
  16. 제15항에 있어서, 상기 반경화된 접착물에 대해 기판의 제1표면을 적용시키는 단계를 더 포함하는 것을 특징으로하는 방법.
  17. 제16항에 있어서, 상기 기판의 제1표면에 대해 반경화된 점착물을 충분히 경화시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 제1접착물로 제2전도성 박막의 제1표면을 피복시키는 단계와, 제2전도성 박막의 제1표면상에 제1접착물을 경화시키는 단계, 및 반경화된 제2접착물로 경화된 접착물의 제1표면을 피복시키는 단계를 더 포함하는 것을 특징으로하는 방법.
  19. 제18항에 있어서, 상기 기판의 제2표면에 대해 제2전도성 박막에 배치된 반경화된 접착물을 적용시키는 단계를 더 포함하는 것을 특징으로하는 방법.
  20. 제19항에 있어서, 상기 기판이 이 기판의 적어도 하나의 제1 및 제2표면상에 배치되고 그리고 반경화된 접착물이 상기 기판상에서 전도성 스트립의 둘레의 공간내에 층진되는 것을 특징으로 하는 방법.
  21. 제20항에 있어서, 제1 및 제2의 반경화된 접착물 층이 대응되는 상기 기판의 제1 및 제2표면에 동시에 적용되는 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 제1 및 제2의 반경화된 접착물 층이 대응되는 상기 기판의 제1 및 제2표면에 동시에 경화되는 것을 특징으로 하는 방법.
KR1019960700894A 1993-08-23 1994-08-23 다층 인쇄 회로 판 및 그 제조방법 KR100195528B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/110,437 1993-08-23
US08/110,437 US5362534A (en) 1993-08-23 1993-08-23 Multiple layer printed circuit boards and method of manufacture
US8/110437 1993-08-23
PCT/US1994/009495 WO1995005938A1 (en) 1993-08-23 1994-08-23 Multiple layer printed circuit boards and method of manufacture

Publications (2)

Publication Number Publication Date
KR960703722A KR960703722A (ko) 1996-08-31
KR100195528B1 true KR100195528B1 (ko) 1999-06-15

Family

ID=22333005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960700894A KR100195528B1 (ko) 1993-08-23 1994-08-23 다층 인쇄 회로 판 및 그 제조방법

Country Status (8)

Country Link
US (2) US5362534A (ko)
EP (1) EP0715570B1 (ko)
JP (1) JPH09501800A (ko)
KR (1) KR100195528B1 (ko)
CN (1) CN1046078C (ko)
CA (1) CA2169547C (ko)
DE (1) DE69431723T2 (ko)
WO (1) WO1995005938A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4423893C2 (de) * 1994-07-07 1996-09-05 Freudenberg Carl Fa Flachdichtung mit flexibler Leiterplatte
US5739476A (en) * 1994-10-05 1998-04-14 Namgung; Chung Multilayer printed circuit board laminated with unreinforced resin
DE69531633D1 (de) * 1995-07-04 2003-10-02 Mitsui Mining & Smelting Co Harzbeschichtete kupferfolie für mehrschichtige gedruckte leiterplatte und mit dieser kupferfolie versehene mehrschichtige gedruckte leiterplatte
WO1997018695A1 (de) * 1995-11-15 1997-05-22 Dyconex Patente Ag Verfahren zur herstellung von mehrschichtigen folienleiterplatten
US5873162A (en) * 1997-02-11 1999-02-23 International Business Machines Corporation Technique for attaching a stiffener to a flexible substrate
US6596391B2 (en) 1997-05-14 2003-07-22 Honeywell International Inc. Very ultra thin conductor layers for printed wiring boards
US6770380B2 (en) * 1998-08-11 2004-08-03 Nikko Materials Usa, Inc. Resin/copper/metal laminate and method of producing same
GB2344299A (en) * 1998-12-03 2000-06-07 Rexam Custom Limited Method of producing adhesive coated foil
WO2000042830A1 (de) * 1999-01-14 2000-07-20 Schaefer Hans Juergen Verfahren und vorrichtung zur herstellung von kupferfolie, die beidseitig mit polymeren beschichtet ist und die auf leiterplatten laminiert wird
KR100579671B1 (ko) * 1999-03-31 2006-05-15 미네소타 마이닝 앤드 매뉴팩춰링 캄파니 다층 실란트
US6316099B1 (en) 1999-03-31 2001-11-13 3M Innovative Properties Company Multi-layered sealant
CN1081128C (zh) * 1999-08-18 2002-03-20 湖北省化学研究所 软性印刷电路板专用的高分子塑料薄膜双面复合金属板的制造方法
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
TW479442B (en) * 1999-10-20 2002-03-11 Samsung Electro Mech Printed circuit board for RAMBUS
US6407341B1 (en) 2000-04-25 2002-06-18 International Business Machines Corporation Conductive substructures of a multilayered laminate
US6518516B2 (en) 2000-04-25 2003-02-11 International Business Machines Corporation Multilayered laminate
US6906120B1 (en) 2000-06-20 2005-06-14 General Electric Poly(arylene ether) adhesive compositions
US6284982B1 (en) * 2000-08-18 2001-09-04 Ga-Tek Inc. Method and component for forming an embedded resistor in a multi-layer printed circuit
US6656314B2 (en) * 2001-05-23 2003-12-02 Hewlett-Packard Development Company, L.P. Method of manufacturing multilayer substrates
JP2003234550A (ja) * 2002-02-08 2003-08-22 Mitsumi Electric Co Ltd フレキシブルプリント回路
US7171748B2 (en) * 2002-08-30 2007-02-06 Canon Kabushiki Kaisha Method of manufacturing a liquid jet recording head
US20050063135A1 (en) * 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
DE102004014300A1 (de) * 2004-03-22 2005-10-06 Endress + Hauser Flowtec Ag, Reinach Vorrichtung zum Messen und/oder Überwachen des Durchflusses eines Messmediums
US20060120015A1 (en) * 2004-12-02 2006-06-08 Borland William J Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
US20060141225A1 (en) * 2004-12-28 2006-06-29 Borland William J Oxygen doped firing of barium titanate on copper foil
US8866018B2 (en) * 2009-01-12 2014-10-21 Oak-Mitsui Technologies Llc Passive electrical devices and methods of fabricating passive electrical devices
US9975625B2 (en) 2010-04-19 2018-05-22 The Boeing Company Laminated plasma actuator
EP2630652B1 (en) * 2010-10-19 2020-07-29 Viasystems, Inc. Method of manufacturing printed circuit boards having vias with wrap plating
CN102886946B (zh) * 2011-05-10 2015-04-15 深圳光启高等理工研究院 一种非均匀材料及其制备方法
EP2555039B1 (en) * 2011-08-05 2017-08-23 Samsung Electronics Co., Ltd. Electrofluidic chromatophore (EFC) display apparatus
CN104349610B (zh) * 2013-07-24 2018-03-27 北大方正集团有限公司 印制电路板子板及印制电路板的制造方法和印制电路板
WO2017003789A1 (en) * 2015-06-30 2017-01-05 3M Innovative Properties Company Electronic devices comprising a via and methods of forming such electronic devices

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2923651A (en) * 1954-12-15 1960-02-02 John V Petriello Metal-plastic film laminates
GB1145771A (en) * 1965-03-18 1969-03-19 Litton Industries Inc Electrical circuit boards
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
IT1002973B (it) * 1973-02-21 1976-05-20 Sumitomo Bakelite Co Laminati placcati di metallo fles sibili e metodo per produrli
US3962520A (en) * 1973-06-20 1976-06-08 Sumitomo Bakelite Company, Limited Adhesive composition for flexible printed circuit and method for using the same
JPS5439873A (en) * 1977-09-06 1979-03-27 Nippon Denso Co Incombustible ypet flexible printed wiring board
JPS58301Y2 (ja) * 1977-10-06 1983-01-06 旭光学工業株式会社 多層フレキシブル基板
DE2946726C2 (de) * 1979-11-20 1982-05-19 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Leiterplatte mit starren und flexiblen Bereichen und Verfahren zu deren Herstellung
JPS58502079A (ja) * 1981-12-11 1983-12-01 ウエスタ−ン　エレクトリツク　カムパニ−　インコ−ポレ−テツド 容量を増大する回路板の製造
US4582564A (en) * 1982-01-04 1986-04-15 At&T Technologies, Inc. Method of providing an adherent metal coating on an epoxy surface
DE3373256D1 (en) * 1983-05-19 1987-10-01 Ibm Deutschland Process for manufacturing printed circuits with metallic conductor patterns embedded in the isolating substrate
US4671968A (en) * 1985-04-01 1987-06-09 Macdermid, Incorporated Method for electroless deposition of copper on conductive surfaces and on substrates containing conductive surfaces
DE3517796A1 (de) * 1985-05-17 1986-11-20 Hoechst Ag, 6230 Frankfurt Verfahren zur herstellung von elektrisch isolierendem basismaterial fuer die fertigung von durchkontaktierten leiterplatten
JPH0719972B2 (ja) * 1986-08-29 1995-03-06 富士通株式会社 多層プリント板用樹脂付き銅箔
JPS6390890A (ja) * 1986-10-03 1988-04-21 株式会社　潤工社 プリント基板
JPS63103075A (ja) * 1986-10-14 1988-05-07 エドワ−ド　アドラ− マイクロ樹枝状体配列を介して結合された金属層で被覆可能とされる表面を有する樹脂製品並びに該金属層被覆樹脂製品
US4748104A (en) * 1986-11-10 1988-05-31 Macdermid, Incorporated Selective metallization process and additive method for manufactured printed circuit boards
US5214571A (en) * 1986-12-10 1993-05-25 Miraco, Inc. Multilayer printed circuit and associated multilayer material
US5097390A (en) * 1986-12-10 1992-03-17 Interflex Corporation Printed circuit and fabrication of same
JPS63305594A (ja) * 1987-06-05 1988-12-13 Sumitomo Bakelite Co Ltd 多層プリント回路板の製造方法
JP2631287B2 (ja) * 1987-06-30 1997-07-16 日本メクトロン 株式会社 混成多層回路基板の製造法
US4775444A (en) * 1987-08-26 1988-10-04 Macdermid, Incorporated Process for fabricating multilayer circuit boards
US4800461A (en) * 1987-11-02 1989-01-24 Teledyne Industries, Inc. Multilayer combined rigid and flex printed circuits
JPH0717162Y2 (ja) * 1988-05-13 1995-04-19 ミノルタ株式会社 フレキシブルプリント基板
US5153987A (en) * 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
US5068013A (en) * 1988-08-23 1991-11-26 Shipley Company Inc. Electroplating composition and process
US4932518A (en) * 1988-08-23 1990-06-12 Shipley Company Inc. Method and apparatus for determining throwing power of an electroplating solution
US4897165A (en) * 1988-08-23 1990-01-30 Shipley Company Inc. Electroplating composition and process for plating through holes in printed circuit boards
US5004525A (en) * 1988-08-23 1991-04-02 Shipley Company Inc. Copper electroplating composition
US4964945A (en) * 1988-12-09 1990-10-23 Minnesota Mining And Manufacturing Company Lift off patterning process on a flexible substrate
US5162140A (en) * 1989-04-28 1992-11-10 Nikkan Industries Co., Ltd. Flexible printed circuit board and coverlay film and manufacture methods therefor
US5084124A (en) * 1989-04-28 1992-01-28 Nikkan Industries Co., Ltd. Flexible printed circuit board and coverlay film and method of manufacturing same
US4969979A (en) * 1989-05-08 1990-11-13 International Business Machines Corporation Direct electroplating of through holes
JP2817947B2 (ja) * 1989-05-11 1998-10-30 ジャパンゴアテックス株式会社 多層印刷回路基板用接着シート
US4915797A (en) * 1989-05-24 1990-04-10 Yates Industries, Inc. Continuous process for coating printed circuit grade copper foil with a protective resin
ATE91377T1 (de) * 1989-07-15 1993-07-15 Freudenberg Carl Fa Verfahren zur herstellung von starre und flexible bereiche aufweisenden leiterplatten oder leiterplatten-innenlagen.
JPH0362988A (ja) * 1989-07-31 1991-03-19 Chisso Corp フレキシブルプリント回路用基板およびその製造法
JPH03187293A (ja) * 1989-12-15 1991-08-15 Hitachi Chem Co Ltd 銅張り積層板の製造方法
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
DE4003345C1 (ko) * 1990-02-05 1991-08-08 Fa. Carl Freudenberg, 6940 Weinheim, De
DE4003344C1 (ko) * 1990-02-05 1991-06-13 Fa. Carl Freudenberg, 6940 Weinheim, De
US5173150A (en) * 1990-04-23 1992-12-22 Mitsubishi Gas Chemical Co., Ltd. Process for producing printed circuit board
US5213840A (en) * 1990-05-01 1993-05-25 Macdermid, Incorporated Method for improving adhesion to polymide surfaces
US5206463A (en) * 1990-07-24 1993-04-27 Miraco, Inc. Combined rigid and flexible printed circuits and method of manufacture
US5072074A (en) * 1990-07-24 1991-12-10 Interflex Corporation High yield combined rigid and flexible printed circuits and method of manufacture
US5095628A (en) * 1990-08-09 1992-03-17 Teledyne Industries, Inc. Process of forming a rigid-flex circuit
US5175047A (en) * 1990-08-09 1992-12-29 Teledyne Industries, Inc. Rigid-flex printed circuit
US5178318A (en) * 1990-10-12 1993-01-12 Compaq Computer Corp. Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5121297A (en) * 1990-12-31 1992-06-09 Compaq Computer Corporation Flexible printed circuits
US5144742A (en) * 1991-02-27 1992-09-08 Zycon Corporation Method of making rigid-flex printed circuit boards
JPH04278598A (ja) * 1991-03-07 1992-10-05 Nec Corp 多層印刷配線板の製造方法
JPH05206649A (ja) * 1991-05-07 1993-08-13 Matsushita Electric Works Ltd 多層プリント配線基板
US5147208A (en) * 1991-06-28 1992-09-15 Rogers Corporation Flexible printed circuit with raised contacts
US5344893A (en) * 1991-07-23 1994-09-06 Ibiden Co., Ltd. Epoxy/amino powder resin adhesive for printed circuit board
US5172472A (en) * 1991-08-15 1992-12-22 Direct Imaging Inc. Multi-layer rigid prototype printed circuit board fabrication method
JPH05218616A (ja) * 1992-02-05 1993-08-27 Cmk Corp フレキシブルプリント配線板の製造方法

Also Published As

Publication number Publication date
CN1046078C (zh) 1999-10-27
WO1995005938A1 (en) 1995-03-02
CA2169547C (en) 2001-01-02
EP0715570A1 (en) 1996-06-12
US5557843A (en) 1996-09-24
EP0715570B1 (en) 2002-11-13
US5362534A (en) 1994-11-08
DE69431723D1 (de) 2002-12-19
EP0715570A4 (en) 1998-01-14
DE69431723T2 (de) 2003-09-18
CA2169547A1 (en) 1995-03-02
CN1129423A (zh) 1996-08-21
JPH09501800A (ja) 1997-02-18
KR960703722A (ko) 1996-08-31

Similar Documents

Publication Publication Date Title
KR100195528B1 (ko) 다층 인쇄 회로 판 및 그 제조방법
US5800650A (en) Flexible multilayer printed circuit boards and methods of manufacture
US5144742A (en) Method of making rigid-flex printed circuit boards
EP0796551A1 (en) Fabrication multilayer combined rigid/flex printed circuit board
KR20010105375A (ko) 다중-층 인쇄 회로를 위한 적층
JP2005539399A (ja) 少なくとも１つのリジッド領域と少なくとも１つのフレキシブル領域とを備えたプリント配線板ならびにリジッド・フレキシブルプリント配線板を製造するための方法
US5583320A (en) Reinforcement for flexible printed circuit board and reinforced flexible printed circuit board
JPH0794835A (ja) フレキシブル・リジッド・プリント配線板
EP0333744B1 (en) Method and apparatus for manufacturing printed circuit boards
JPH07176837A (ja) リジッドフレックスプリント配線板及びその製造方法
JP3145079B2 (ja) 多層プリント基板の製造方法とその製造装置
JPH0936499A (ja) エポキシ系フレキシブルプリント配線基板
JP2650072B2 (ja) 多層プリント配線板の製造方法
JP2619164B2 (ja) プリント配線板の製造方法
JPH0974252A (ja) フレックスリジッドプリント配線板およびその製造方法
JPH0750455A (ja) リジッドフレックスプリント配線板およびその製造方法
JPS627190A (ja) フレキシブル配線用基板およびその製造方法
JPH06350207A (ja) リジッドフレックスプリント配線板およびその製造方法
KR100332973B1 (ko) 임피던스 제어를 위한 피씨비 구조
US20020197433A1 (en) Component for use in manufacture of printed circuit boards and laminates
JPH05338034A (ja) 多層プリント板の接着方法
JP2002353032A (ja) 多層プリント板複合物とその製造のための方法
JPH06338663A (ja) リジッドフレックスプリント配線板およびその製造方法
JPH0685406A (ja) リジッドフレックスプリント配線板
JPH0254994A (ja) ブラインドスルーホールを有する多層プリント基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 16

EXPY Expiration of term