KR0167808B1 - 상호접속 구조체 및 그의 제조방법과 정보 처리 장치 - Google Patents

상호접속 구조체 및 그의 제조방법과 정보 처리 장치 Download PDF

Info

Publication number
KR0167808B1
KR0167808B1 KR1019940026699A KR19940026699A KR0167808B1 KR 0167808 B1 KR0167808 B1 KR 0167808B1 KR 1019940026699 A KR1019940026699 A KR 1019940026699A KR 19940026699 A KR19940026699 A KR 19940026699A KR 0167808 B1 KR0167808 B1 KR 0167808B1
Authority
KR
South Korea
Prior art keywords
contacts
substrate
contact
metal
solder
Prior art date
Application number
KR1019940026699A
Other languages
English (en)
Other versions
KR950013337A (ko
Inventor
아코셀라 죤
레이 뱅크스 도날드
안젤로 벤나티 죠셉
컬필드 토마스
사운더스 코빈 2세 죤
그랜트 훼베너 카알
피. 왓슨 데이비드
Original Assignee
윌리암 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리암 티. 엘리스
Publication of KR950013337A publication Critical patent/KR950013337A/ko
Application granted granted Critical
Publication of KR0167808B1 publication Critical patent/KR0167808B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/082—Suction, e.g. for holding solder balls or components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Pens And Brushes (AREA)

Abstract

용융온도가 높은 95/5%의 납/주석 땜납 볼은, 용융온도가 낮은 공융의 납/주석 땜납을 통해, 세라믹 칩 캐리어 기판의 저면상에 있는 구리 패드와 접속된다. 이 접속은, 신속한 유동에 의해, 납이 공융의 땜납내로 용해되는 것과 그것의 용융온도가 상승하는 것을 방지한다. 그런 다음 모듈은 유리섬유-에폭시 회로기판상에 배치되며, 이 회로기판은 그의 구리 패드상에 있는 공융의 납/주석 땜납 돌기상에 놓인 땜납 볼을 갖는다. 이 구조체는 땜납 볼의 양 측면에 있는 땜납을 동시에 용융시킴으로써 유동되어 각 땜납 볼이 캐리어 패드와 회로기판의 패드 사이에 센터링되도록 하여, 보다 대칭적인 접속부분이 형성되도록 한다. 이러한 방법에 의하면, 고온 사이클 하에서 보다 신뢰성있는 구조체가 만들어지게 된다. 또한, 신뢰성을 더욱 향상시키기 위하여, 땜납 볼을 I/O 간격이 땜납 볼상에서 비임[beam]을 브리징[bridging]함이 없이 허용될 수 있는 만큼 크게 만들어지며; 2개의 패드는 보다 작은 패드상에 보다 많은 땜납이 배치되도록 대략 동일한 크기로 제조되며; 패드는 땜납 볼 직경의 적어도 75%이고; 공융의 접속부분은 패드사이에서 브리징을 발생시키는 일 없이 가급적 크게 만들어진다. 보다 고온의 사이클 또는 보다 대형의 기판에서 신뢰성 향상을 위하여, 땜납 볼 대신 땜납 기둥이 사용될 수 있다.

Description

상호접속 구조체 및 그의 제조방법과 정보 처리 장치
제1도는 본 발명의 다층 세라믹 칩 캐리어(multi-layer ceramic chip carrier:MLC)를 제조하는 과정을 도시하는 공정도.
제2도는 본 발명의 유리섬유-에폭시 회로 기판(fiberglass-epoxy circuit board:FR-4)을 제조하기 위한 공정을 도시하는 도면.
제3도는 본 발명의 MLC 및 FR-4간의 접속부를 제조하기 위한 공정을 도시하는 도면.
제4도는 접점에 부착된 땜납 볼(solder ball)을 갖는 MLC 칩 캐리어의 일부와, FR-4 회로 기판의 대향하는 거울상 접점을 도시하는 본 발명의 특정 실시예의 개략적인 부분 단면도.
제5도는 제4도의 MLC에 부착하기 전에 땜납 볼을 땜납 접점상에 위치 결정하는 것을 나타낸 도면.
제6도는 서로 위치결정된 제4도의 MLC와 FR-4를 나타낸 도면.
제7도는 제4도의 MLC를 FR-4에 리플로우 접속(reflow connection)하는 것을 나타낸 도면으로서, 땜납 볼과 FR-4 사이의 접합부(joint)만이 리플로우중에 용해되어 있는 것을 나타낸 도면.
제8도는 제4도의 MLC를 FR-4에 리플로우 접속하는 것을 나타낸 도면으로서, 각 접속부의 양 접합부가 동시에 용해되어 보다 대칭적인 접속부를 제공하는 것을 나타낸 도면.
제9도는 제10도의 9-9선에 따른 개략적인 단면도로서, 본 발명의 도금된 관통 구멍 비아 접속부 사이의 개뼈형(아령형)(dog bone) 접속부를 나타낸 도면.
제10도는 도금된 관통 구멍과 접점 사이의 아령형 접속부와 금속 접점의 어레이의 일부를 도시하는 개략적인 평면도.
제11도는 제10도의 아령형 배치 구성의 확대도.
제12도는 상이한 크기의 접점 및 반비례하는 땜납 용적을 갖는 본 발명의 다른 실시예를 나타낸 도면.
제13도는 본 발명의 충분한 땜납 용적을 제공하기 위한 본 발명의 접점의 평면도.
제14도는 제13도의 14-14선을 통한 접점의 단면도.
제15도는 본 발명의 정보 처리 시스템(장치)의 개략도.
제16도는 모듈에 접합된 땜납 기둥의 위치결정을 나타낸 도면.
제17도는 사각형 단부를 갖는 땜납 기둥이 진공 다이에 접촉되고 그리고 기판의 접점에 접촉되어 있는 것을 나타낸 도면.
제18도는 모듈 기판의 비대칭적인 접합부를 갖는 다른 기판에 접속되어 있는 것을 나타낸 도면.
제19도는 접합부의 동시적인 리플로우 후의 제18도의 구조체를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10,11,153,158,178 : 기판 12,17,72,82,91,92 : 접점
13,16,93,95 : 접합 재료 14,15,71 : 비아
18,42,66,94 : 땜납 볼 51,52,64 : 접합부
98,78,87 : 땜납 마스크 83 : 랜드
165,171 : 땜납 기둥
본 발명은 구성요소(component)상의 접점의 그리드(grid of contacts)와 전기적 상호접속 구조체의 접점의 거울상 어레이(mirror image array of contacts) 사이에 HMT(high melting temperature:고융점)의 금속 볼을 사용하는 표면 장착 땜납 접속(surface mount solder connection)에 관한 것으로, 특히 HMT 땜납 볼 및 그의 땜납 볼을 접점에 접속하는 LMT(low melting temperature:저융점) 땜납의 조성, 접속의 특정 기하학적 구조, 이러한 상호접속용 FR-4(유리 및 에폭시) 회로 기판 및 MLC(multi-layer ceramic:다층 세라믹) 칩 캐리어(chip carriers), 상기 회로 기판과 칩 캐리어를 제조하는 방법, 및 상기 칩 캐리어를 상기 회로 기판에 부착하는 방법에 관한 것이다.
또한, 본 발명은 정보 처리 시스템(장치)에 관한 것으로, 특히 칩 캐리어 모듈이 회로 기판에 부착되는 2차 레벨의 패키징에 관한 것이며, 또한 세라믹 모듈을 유기 회로 기판에 표면 장착의 부착을 행하는 것에 관한 것이다.
땜납 볼 접속(solder ball connections)은, 밀러(Miller)의 미국 특허 제3,401,126호와 제3,429,040호에 처음으로 개시된 이후로, C-4(controlled collapse chip connection) 기술을 이용하여 IC들(집적된 컴퓨터 칩들)을 실장하는데 사용되어 오고 있다. 달리(Dally)저의 Packaging Electronic Systems[1990년판 맥그로힐(McGraw-Hill) 113면]에는 플립 칩(filp Chip) 또는 C-4 접속에 대해 기술되어 있다. 이 책자에서, 칩 표면위의 영역 어레이(area array)에 칩 본드 패드(chip bond pads)가 배치된다. …이들 본딩 패드는 직경이 5mil이고, 중심끼리 10mil 정도 떨어져 있다. 칩상의 패드와 세라믹 기판상의 패드가 일치하도록, 정합 본딩 패드가 세라믹 기판위에 형성된다. 직경이 5mil인 구형 땜납(spheres of solder)이 세라믹 기판의 패드위에 배치되며, …칩은 기판에 대해 위치결정되고 정렬된다. 이 조립체는 땜납 구형체가 연화되기 시작하여 상기 구형체의 제어된 붕괴가 발생될 때까지 가열되며, 그 때 땜납은 양자의 패드를 동시에 적시게 된다. 다른 레벨의 회로 및 전자 패키지를 상호 접속시키기 위해서뿐 아니라 IC 칩을 실장하기 위한 다수의 땜납 구조체가 제안된 바 있다.라고 기재되어 있다.
1993년 3월 15일자의 Electronic Enginnering Times에 실려 있는 테리 코스트로우(Terry Costlow)의 Ball grid arrays:the hot new package와 글렌다 더만(Glenda Derman)의 Solder balls make connections에는, 땜납 볼을 사용하여 세라믹 또는 가요성 칩 캐리어를 회로 기판에 접속하는 것에 대해 기술되어 있다.
브라첨(Bratschum)의 미국 특허 제4,132,341호는, 양 패드가 동시에 리플로우(reflow)될 때 두 구성요소의 땜납 패드 사이에 걸쳐 있는 도체(conductors)의 자기 센터링 작용(self centering action)를 개시하고 있다. 미국 특허 제4,831,724호에는, 구성요소가 리플로우중에 진동할 때 자기 센터링 작용을 하는 내용이 개시되어 있다.
다층 세라믹 칩 캐리어의 제조방법은 미국 특허 제3,518,756호, 제3,988,405호 및 제4,202,007호 뿐만 아니라, 1972년 5월에 발행된 Solid State Technology, 35 내지 40면에 실린 에이치. 디. 카이저(H. D. Kaiser) 등의 A Fabrication Technique for Multi-Layer Ceramic Modules과, Microelectronics, 제13권, 제9호(1970년) 23 내지 30면에 실린 더블유. 엘. 클라우(W. L. Clough)의 The Third Dimension in Thick-Films Multilayer Technology에도 개시된 바 있다.
다층 회로 기판의 제조방법은 미국 특허 제3,554,877호, 제3,791,858호 및 제3,554,877호에 개시되어 있다. 박막 기술은 미국 특허 제3,791,858호에 개시되어 있다.
베크햄(Beckham)의 미국 특허 제4,604,644호에는 C-4 접속부를 밀봉하기 위한 재료 및 구조가 개시되어 있다. 이또오(Itoh)의 미국 특허 제4,701,482호와 크리스티(Christie) 등의 미국 특허 제4,999,699호에는 에폭시와, 전자 응용예용으로 에폭시를 선택하기 위한 지침이 기술되어 있다.
가요성 막 칩 캐리어(flexible film chip carriers)(당 기술분야에서는 ATAB로서 알려져 있음)는 미국 특허 제4,681,654호, 제4,766,670호 및 제5,159,535호에 기술되어 있다. ATAB에 있어서, 가요성 회로 기판 칩 캐리어는 땜납 볼 접속을 사용하여 회로 기판상에 장착된다.
베헌(Behun)의 미국 특허 제5,147,084호에는, LMP(low melting point:저융점) 땜납과 연합하여 HMP(high melting point:고융점) 땜납 볼을 사용하는 것에 대해 기술되어 있다. 이 특허의 제1a도는 본 출원의 제4도와 유사하다. 부품(10)은 기판(11)에 접속된다. 부품(10)은 본딩 패드(bondign pad)(12)의 표면에서 종지되는 내부 야금물(internal metallurgy)(14)을 갖는다. …LMP 땜납(16)은 본딩 패드(12)에 도포된다. …HMP 땜납 볼(18)은 LMP 땜납(16)과 접촉하게 배치되며, 이 조립체는 가열되어 LMP 땜납을 리플로우시킨다. 다음에, 이 리플로우된 LMP 땜납은 비용해된 HMP 땜납 볼을 적시게 된다. … 또한, 기판(11)은 표면 본딩 패드(17)상에서 종지되는 내부 야금물(15)을 갖는 것으로 도시되어 있다. …조립된 부품(10)은… 패드(17) 및 LMP 땜납(13)을 갖는 부품(11)과 접촉하게 되며, 이 2개의 부품은 LMP 땜납을 리플로우시키기에는 충분하지만 HMP 땜납 볼을 용해시키기에는 충분하지 않은 온도까지 가열된다. 기판(11)상의 본딩 패드(17)에 부착된 LMP 땜납(13)은 HMP 볼을 습윤시키며, 접속이 달성된다.
상술한 문헌들은 본 발명에서 참고로 인용된다.
따라서, 본 발명의 목적은 HMT 땜납 볼 접속을 사용하여 신뢰성있는 상호 접속 조립체를 제조하기 위한 방법을 제공하는데 있다.
특히, 본 발명의 목적은 HMT 땜납 볼 접속을 사용하여 2개의 대향하는 강성 기판을 접속하여 전자 패키지 구조체(electronic packaging structure)를 형성하는데에 있다.
본 발명의 다른 목적은 땜납 볼 접속을 생성하도록 리플로우 납땜하는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 땜납 볼 접속용 구성요소를 제조하는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 이러한 구성요소위에 땜납 볼을 위치 결정하고, 땜납 볼 접속에 사용하기 위해 땜납 볼을 구성요소에 리플로우 접합하는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 HMT 땜납 볼을 크기를 선택하고, 접점의 크기를 선택하며, LMT 땜납의 용적을 선택하는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 땜납 볼 접속을 위해 기판상에 금속 접점을 형성하는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 HMT 금속 볼이 2개의 대향하는 강성 기판의 접점의 거울상 어레이 사이에 접속되는 신뢰성있는 상호접속 구조체를 제공하는데 있다.
본 발명의 또 다른 목적은 땜납 볼과 접점 사이에 신뢰성있는 LMT 땜납 접속 구성을 규정하는데 있다.
본 발명의 또 다른 목적은 신뢰성있는 접속을 위해 필요한 볼의 크기와 접점의 크기를 규정하는데 있다.
본 발명의 또 다른 목적은 신뢰성있는 접속을 가능하게 하는 HMT 볼 재료와 LMT 땜납 재료를 규정하는데 있다.
본 발명의 또 다른 목적은 신뢰성있는 HMT 땜납 볼 접속을 위해 사용될 수도 있는 기판을 규정하는데 있다.
본 발명의 또 다른 목적은 접속 패드와 HMT 땜납 볼간의 접속을 위해 LMT 땜납의 용적을 제어하도록, PTHs(plated through holes:도금된 관통 구멍)와 접속 패드를 접속시키는 구조를 기판의 표면 배선층내에 규정하는데 있다.
마지막으로, 본 발명의 또 다른 목적은 본 시스템의 접속을 사용하는 정보 처리 시스템(장치)을 제공하는데 있다.
본 발명에 있어서, ATAB용으로 사용되었던 것과 유사한 방법을 사용하여 제조된 강성 기판상의 대향하는 금속 접점 그리드간의 땜납 볼 접속은, 땜납 볼과 접점 사이의 땜납 접합부의 열피로(thermal fatigue) 때문에 신뢰성이 없다는 것을 발견하였다. 접합부는 접점의 오정렬(mis-registration)(접점 위치의 허용 공차)로 인해서 모두 대칭을 이루지는 못하여 대향하는 접점간에 오정렬이 발생된다는 것을 발견하였다. 또한 접합부는 각각의 HMP 금속 볼과 그의 각 접점간의 상부 및 하부 LMP 땜납 접합부를 동시에 리플로우시키는 것에 의하여 더욱 대칭적이고 보다 신뢰성있게 만들어질 수 있다는 것을 발견하였다. 이것은 땜납 볼이 용해된 땜납의 표면 장력에 의하여 상기 땜납 볼의 어레이에 의해 형성된 평면내의 접점의 중심 사이의 더욱 대칭적인 위치로 이동되는 것을 가능하게 한다.
땜납 볼을 크게 만들면 피로를 감소시킬 수 있지만, 그 땜납 볼의 크기는 전기적 접속이 땜납 볼 사이에서 발생하는 것을 확실하게 방지하는데 필요한 땜납 볼 사이의 특정의 상호 접속 간격 및 공칭 간격에 의해 제한된다는 것도 발견하였다. 유사하게, 접점을 크게 만들면 피로를 감소시킬 수 있지만, 그 접점의 크기는 전기적 접속이 접점 사이에서 발생하는 것[예를 들여, 땜납의 브리징(solder bridging)]을 확실하게 방지하는데 필요한 접점 사이의 특정의 상호접속 간격 및 공칭 간격에 의해 제한된다는 것도 발견하였다. 신뢰성있는 상호접속을 위하여, 땜납 볼을 접점 사이의 간격보다 약간 작게 만들고 그리고 접점을 땜납 볼보다 약간 작게 제조하는 것에 의하여, 피로는 최소화된다. 접속의 신뢰성은 각 땜납 볼의 어느 측면상에서도 접점간의 상대적인 크기에 의해 영향을 받으며, 피로는 접점을 동등한 크기로 제조하는 것에 의하여 최소화될 수 있다는 점도 발견하였다. 땜납 볼의 각 측면상의 접점의 크기가 상이한 경우에는, 보다 작은 접점을 갖는 접합부에 대한 땜납 용적을 보다 크게 제작하면, 피로를 최소화시킬 수 있다는 것도 발견하였다.
땜납 접합부의 단면적을 증가시키면 피로는 감소하지만, 용적의 증가는 땜납의 브리징이 인접한 땜납 볼 사이에서 및 인접한 접점 사이에서 발생되는 것을 확실하게 방지해야 할 필요성에 의해 제한된다는 것도 발견하였다. 마지막으로, 땜납 접합부의 단면적을 볼 직경의 약 2/3 미만으로 감소시키면, 접속부의 피로 수명에 현저한 악영향을 미친다는 점도 발견하였다.
본 발명은 다음의 방법 및 장치와 이후에 설명된 방법 및 장치 등을 포함한다.
본 발명은, 상호접속 구조체를 제조하는 방법에 있어서, 주 표면상에 다수의 금속 접점의 거의 평면 매트릭스(approximately planer matrix of multiple, metal contacts)를 갖는 제1강성 기판을 제조하는 단계와, 상기 제1강성 기판의 매트릭스의 각 접점상에 소정 용적의 접합 재료를 부착하는 단계와, 상기 제1기판과 그 제1기판에 접속될 제2기판 사이에 사전결정된 거리를 유지시키기 위해, 금속 볼의 평면을 규정하도록 상기 제1기판의 각 접점상의 접합 재료에 전도성 금속 볼을 위치결정하는 단계와, 상기 금속 볼의 형상의 변화를 방지하도록 상기 금속 볼을 용해시키지 않고 상기 소정 용적의 접합 재료를 용해시키는 단계와, 상기 접합 재료를 냉각하여, 상기 금속 볼과 상기 제1기판의 접점 사이에 고체의 기계적 접합부(solid mechanical joint)를 형성하는 단계를 포함하는 상호접속 구조체의 제조방법을 포함한다.
상기 상호접속 구조체의 제조방법에 있어서, 상기 상호접속 구조체에는 상기 금속 볼과 상기 접합 재료 사이에서 이동하여 상기 접합 재료의 융점을 증가시킬 수 있는 금속 요소가 있으며, 상기 용해단계는 상기 금속 볼과 상기 접합 재료 사이에서의 상기 금속 요소의 이동을 최소화하여 상기 접합 재료의 융점의 상승을 최소화시키도록 확실한 접합부를 형성하는데 필요한 최소 온도로 최소 시간 동안 수행된다.
상기 상호접속 구조체의 제조방법은, 상기 접합부의 피로를 최소화시키기 위해서 상기 금속 볼의 크기를 최대화하도록 상기 금속 볼 사이의 간격보다 약간 작은 상기 금속 볼의 크기를 선택하는 단계와, 상기 접점 사이에서 접합 재료의 브리징(bridging)을 방지하는데 필요한 상기 금속 볼의 크기보다 작게 하고 그리고 상기 접합부의 피로를 최소화하기 위해 대향하는 접점의 크기가 거의 동일하게 되도록 상기 접점의 크기를 선택하는 단계를 더 포함한다.
상기 상호접속 구조체의 제조방법은, 상기 강성 기판의 재료로서 세라믹을 선택하는 단계와, 상기 접점의 재료로서 구리를 선택하는 단계와, 상기 접합 재료로서 LMT(저융점) 땜납 합금을 선택하고, 상기 금속 볼로서 HMT(고융점) 땜납을 선택하는 단계를 더 포함한다.
상기 상호접속 구조체의 제조방법은 상기 강성 기판의 재료로서 보강된 에폭시를 선택하는 단계를 더 포함한다.
상기 상호접속 구조체의 제조방법에 있어서, 상기 강성 기판의 제조 단계는, 유리/세라믹 입자와 유기 결합제로 이루어진 다수의 그린 시이트(multiple green sheets)를 제조하는 단계와, 상기 그린 시이트내에 비아 구멍(via holes)을 만드는 단계와, 상기 비아 구멍내에 및 상기 그린 시이트의 표면중 한 표면위에 전도성 재료를 스크린 인쇄(screen printing)하여, 원형 접점의 어레이를 갖는 전도성 패턴을 형성하는 단계와, 상기 그린 시이트를 압착하여 적층체(stack)가 되도록 하는 단계와, 상기 그린 시이트의 적층체를 오븐(oven)내에서 소결하여, 주 표면상에 직경이 약 0.7mm이고 약 1.25mm 이격되어 있는 구리 접점의 어레이를 갖는 다층 세라믹 칩 캐리어를 형성하는 단계와, 상기 접합 재료로서 공정(eutectic)의 (약 37/63%) 납/주석 땜납 합금을 선택하는 단계와, 상기 금속 볼로서 약 90% 내지 약 95% 납의 땜납 합금의 재료와 약 0.9mm의 크기를 선택하는 단계를 구비한다.
상기 상호접속 구조체의 제조방법은, 상기 금속 볼을 소정의 위치에 유지시키기 위해, 상기 금속 볼을 상기 접점상에 위치결정하기 전에 점착성 플럭스(sticky flux)를 상기 접점상에 부착하는 단계를 더 구비한다.
또한, 본 발명은, 상호접속 구조체를 제조하는 방법에 있어서, 유리섬유 보강 에폭시 기판을 제조하는 단계와, 상기 기판을 관통하는 하나 또는 그 이상의 구멍을 드릴링 가공하는 단계와, 상기 관통 구멍의 내부를 전도성 금속으로 도금하는 단계와, 상기 기판의 주 표면상의 상기 구멍 둘레에 전도성 금속의 랜드(lands)를 형성하는 단계와, 상기 랜드보다 크고 또한 4개의 접점이 각각의 랜드를 둘러싸는 사각형을 규정하도록 위치된 다수의 원형 전도성 금속 접점의 직사각형 어레이 또는 그리드(rectangular array or grid of multiple, circular, conductive, metal contacts)를 형성하는 단계와, 각각의 랜드와 둘러싼 접점 중 하나 사이에서 상기 사각형과 관련하여 대각선 방향으로 상기 접점 중 하나로 연장되는 도체(conductor)를 형성하는 단계를 포함하는 상호접속 구조체의 제조방법을 더 포함한다.
상기 상호접속 구조체의 제조방법에 있어서, 상기 구멍을 도금하는 단계, 상기 랜드를 형성하는 단계, 상기 접점을 형성하는 단계 및 상기 도체를 형성하는 단계는 가법의 포토리소그래픽 공정으로 동시에 수행된다.
상기 상호접속 구조체의 제조방법은 상기 접점상에 접합 재료를 부착하는 단계를 더 포함한다.
부착된 접합 재료를 갖는 상기 상호접속 구조체의 제조방법은 상기 접합 재료의 융점보다 실질적으로 높은 융점을 갖는 금속 볼을 상기 접합 재료에 접속하는 단계를 더 포함한다.
상기 상호접속 구조체의 제조방법은 상기 접합 재료를 가열하여 용해시켜, 상기 금속 볼을 상기 접점상에 리플로우 접속한 다음에, 상기 접합 재료를 냉각하여 응고시키는 단계를 더 포함한다.
또한, 본 발명은, 상호접속 조립체를 제조하는 방법에 있어서, 다수의 배선층(multitude of wiring layers)을 갖는 FR-4 기판을 제조하는 단계와, 상기 FR-4 기판의 주 표면상의 배선층내에 원형 구리 랜드(circular copper land)를 형성하는 단계와, 상기 랜드를 통해 상기 FR-4 기판을 관통하는 구멍을 형성하는 단계와, 상기 구멍의 형성 후, 상기 랜드를 다른 배선층에 접속하도록 상기 구멍을 도금하기 위해 구리를 선택적으로 부착하는 단계와, 상기 랜드보다 크며, 직경이 약 0.7mm이고, 중심끼리 약 1.25mm 이격되며, 또한 4개의 접점이 각 랜드를 둘러싸는 사각형을 규정하도록 배열된 원형 구리 접점의 직사각형 어레이 또는 그리드를 상기 주 표면상에 형성하는 단계와, 상기 접점보다 좁고 그리고 상기 랜드보다 좁으며, 상기 접점에 의해 둘러싸인 각 랜드 사이에서 둘러싼 접점의 사각형과 관련하여 대각선 방향으로 연장되는 도체를 형성하는 단계와, 땜납의 브리징(solder bridging)을 방지하도록 상기 도체와 랜드를 적어도 부분적으로 덮고 그리고 상기 접점 사이에서 연장되는 땜납 레지스트(solder resist)를 부착하는 단계와, 상기 FR-4 기판상의 어레이내의 각 접점상에 약 37/63%의 납/주석 땜납 합금을 함유한 접합 땜납 재료를 부착하는 단계와, 유리/세라믹 입자와 유기 결합제로 이루어진 다수의 그린 시이트를 제조하는 단계와, 상기 그린 시이트를 관통하는 비아 구멍을 형성하는 단계와, 상기 비아 구멍내에 및 상기 그린 시이트의 표면 중 한 표면위에 전도성 재료를 스크린 인쇄하여, 전도성 패턴을 형성하는 단계와, 상기 그린 시이트를 함께 적층(stacking)시키는 단계와, 상기 그린 시이트의 적층체를 오븐내에서 소결하여, 폭이 약 0.7mm이고, 약 1.25mm 이격되며, 또한 상기 FR-4 기판의 접점 어레이에 대하여 대략 거울상으로 배치되는 구리 접점의 어레이를 주 표면상에 갖는 다층 세라믹 칩 캐리어(multi-layer ceramic chip carrier)를 형성하는 단계와, 상기 칩 캐리어의 외측 주 표면상에 원형 접점의 어레이를 형성하는 단계와, 땜납의 브리징을 방지하기 위해서 상기 접점 사이에 땜납 레지스트를 부착하는 단계와, 상기 칩 캐리어상의 어레이내의 각 접점상에 약 37/63%의 납/주석 땜납 합금을 함유한 접합 땜납 재료를 부착하는 단계와, 약 90/10%의 납/주석 땜납 합금으로 이루어지고 직경이 약 0.9mm인 볼을 상기 칩 캐리어의 어레이내의 각 접점상의 상기 접합 땜납과 접촉하도록 위치결정하여, 땜납 볼의 평면을 규정하는 단계와, 상기 땜납 볼을 상기 칩 캐리어의 접점에 납땜하기 위하여 상기 땜납 볼을 용해시키지 않고 상기 칩 캐리어의 접점상에 부착된 상기 접합 땜납 재료를 리플로우 용해시키며, 또한 납이 상기 땜납 볼로부터 용해된 땜납으로 확산되는 것을 최소화시키기 위하여 확실한 기계적 접합부를 형성하는데 필요한 최소 온도와 시간을 사용하는 단계와, 상기 칩 캐리어를 냉각하여, 상기 접합 납땜을 응고시키는 단계와, 상기 땜납 볼이 상기 FR-4 기판상의 접점 어레이에 부착된 상기 접합 땜납과 대략 접촉하고, 각각의 땜납 볼이 한쌍의 접점 사이에 배치되도록, 상기 세라믹 칩 캐리어를 상기 FR-4 기판과 평행하게 위치결정하는 단계와, 기판을 위치결정하는 동안, 상기 칩 캐리어의 접점 및 상기 FR-4 기판의 접점상에 부착된 땜납이 동시에 용해되고 그리고 상기 땜납 볼이 고체 상태로 유지되는 온도까지 상기 기판을 가열하고, 상기 용해된 땜납 재료의 표면 장력에 의해서 상기 접점쌍의 중심 사이의 중간 위치로 상기 땜납 볼의 평면내에서 소정 방향으로 상기 땜납 볼을 이동시켜, 상기 기판 사이에 대칭적인 접속을 형성하는 단계와, 상기 기판을 상기 땜납 재료의 융점 미만으로 냉각하여, 상기 땜납 재료를 응고시키는 단계를 포함하는 상호접속 조립체의 제조방법을 포함한다.
상기 상호접속 조립체의 제조방법에 있어서, 상기 기판상의 각 접점은 상기 땜납 레지스트 위에 매우 얇은 연장부를 구비하고, 상기 땜납은, 웨이브 솔더링(wave slodering)에 의해서, 상기 연장부를 구비하는 상기 기판의 접점상에 부착되며, 상기 구멍은 드릴링 가공에 의해서 상기 기판내에 형성되고 그리고 펀칭(punching)에 의해서 상기 그린 시이트내에 형성되며, 또한, 상기 제조방법은, 상기 땜납 볼을 위치결정하기 전에 상기 칩 캐리어상의 부착된 접합 땜납 재료를 리플로우(reflow)시키는 단계와, 상기 칩 캐리어상의 땜납 볼을 위치결정하기 전에 상기 칩 캐리어의 접합 땜납 재료를 평탄화시키는 단계와, 상기 칩 캐리어상의 땜납 볼을 위치결정하기 전에 상기 칩 캐리어의 평탄화된 접합 땜납 재료상에 점착성 플럭스를 부착하는 단계와, 상기 칩 캐리어를 상기 기판에 대해 위치결정하기 전에 상기 기판상의 부착된 땜납 재료를 리플로우시키는 단계와, 상기 칩 캐리어를 상기 기판에 대해 위치결정하기 전에 상기 기판상의 접합 땜납 재료를 평탄화시키는 단계와, 상기 칩 캐리어를 상기 기판에 대해 위치결정하기 전에 상기 땜납 볼을 상기 기판에 접합시키기 위해 상기 평탄화된 접합 땜납 재료에 플럭스(flux)를 도포하는 단계를 더 포함한다.
또한, 본 발명은, 상호접속 조립체에 있어서, 제1 및 제2상호접속 기판과, 상기 제1 및 제2기판을 상호접속시키기 위하여, 대향하는 접점쌍을 제공하도록 서로 거울상을 이루는 각 기판의 주 표면상의 다수의 금속 접점의 평면 패턴과, 상기 접점의 폭과 대략 동일한 직경을 갖는 각 접점쌍용 전도성 금속 볼과, 상기 제1상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제1접합 재료와 상기 제2상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제2접합 재료를 포함하며, 상기 제1 및 제2접합 재료의 융점은 공히 상기 금속 볼의 융점보다 실질적으로 낮고, 상기 각 접점쌍의 상기 소정 용적의 제1 및 제2접합 재료는 상기 각 금속 볼의 거의 직경방향으로 대향하는 단부에 접속되며, 상기 각 제1 및 제2접합 재료의 최소 단면은 상기 금속 볼의 직경의 적어도 약 2/3의 최소 직경을 갖는, 상호접속 조립체를 구비한다.
상기 상호접속 조립체에 있어서, 상기 금속 볼은 세장형이고, 그들의 종축은 각 기판의 주 표면에 대략 수직이다.
상기 상호접속 조립체에 있어서, 상기 금속 볼의 직경과 상기 접점의 폭은 약 0.6mm 내지 약 1.2mm이며, 상기 각 제1 및 제2접합 재료 용적의 단면의 최소 직경은 적어도 약 0.6mm이다.
상기 상호접속 조립체에 있어서, 상기 접점은 직경이 약 0.7mm인 원형이고, 상기 금속 볼의 직경은 약 0.9mm이다.
상기 상호접속 조립체에 있어서, 상기 금속 볼의 합금은 약 80% 내지 약 97%인 납을 포함하고, 그의 나머지 대부분은 주석이다.
상기 상호접속 조립체에 있어서, 상기 금속 볼의 합금은 약 90% 내지 약 95%의 납을 함유한다.
상기 상호접속 조립체에 있어서, 상기 접합 재료의 합금은 거의 공정의 땜납 합금을 함유한다.
상기 상호접속 조립체에 있어서, 상기 기판의 적어도 하나는 다층이며, 상기 구조는 상기 다층 기판의 일 표면 배선층과 상기 다층 기판의 다른 배선층 사이를 접속하고, 또 다층 기판의 접점과 일체로 되어 있는 하나 또는 그 이상의 비아를 더 포함한다.
상기 상호접속 조립체에 있어서, 상기 제1 및 제2접합 재료는 대략 동일한 융점을 갖는다.
상기 상호접속 조립체에 있어서, 상기 다수의 접점이 도금된 관통 구멍에 접속되고, 상기 구조는 상기 땜납의 용적을 제어하기 위한 수단을 더 포함한다.
상기 상호접속 조립체에 있어서, 상기 접점의 위치는, 상기 접점의 표면의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 교점(intersections)에 의해 규정되고, 상기 제1상호접속 기판은, 상기 접점이 배치되는 상기 기판의 주 표면에 한 배선층을 갖는 다수의 배선층과, 상기 접점 중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층 사이를 접속하는 다수의 전도성 비아와, 상기 접점보다 실질적으로 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아와 그 비아를 둘러싸는 4개의 접점 중 하나를 접속하는 각 비아용 상기 표면 배선층의 도체를 더 구비한다.
상기 상호접속 조립체에 있어서, 상기 접점을 포함하는 상기 표면 배선층은 상기 비아를 둘러싸는 랜드(lands)를 더 구비하고, 상기 도체는 상기 랜드로부터 상기 접점으로 연장되며, 상기 비아의 관통 구멍은 그 내부에 상기 랜드와 상기 구조체의 다른 배선층을 전기적으로 접속하기에 충분히 두꺼운 구리층으로 도금되어 있다.
또한, 본 발명은, 제조된 상호접속 조립체에 있어서, 제1 및 제2상호접속 기판과, 상기 제1 및 제2기판을 상호접속시키기 위하여, 대향하는 접점쌍을 제공하도록 서로 거울상을 이루는 각 기판상의 다수의 금속 접점의 평면 패턴과, 상기 접점의 폭과 대략 동일한 직경을 갖는 각 접점쌍용 전도성 금속 볼과, 상기 제1상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제1접합 재료와 상기 제2상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제2접합 재료를 포함하며, 상기 제1 및 제2접합 재료의 융점은 상기 금속 볼의 융점보다 실질적으로 낮고, 상기 각 접점쌍의 상기 소정 용적의 제1 및 제2접합 재료는 상기 각 금속 볼의 거의 직경방향으로 대향하는 단부에 접속되며, 상기 제1 및 제2접합 재료의 융점은 대략 동일한, 제조된 상호접속 조립체를 포함한다.
상기 제조된 상호접속 조립체에 있어서, 상기 금속 볼의 합금은 약 85% 내지 약 97%의 납을 포함하고, 그의 나머지 대부분은 주석이며, 상기 접합 재료는 약 37/63%의 납/주석 땜납 합금을 함유한다.
상기 제조된 상호접속 조립체에 있어서, 상기 접합 재료는 약 65% 내지 약 75%의 주석을 함유한다.
또한, 본 발명은, 상호접속 구조체에 있어서, 기판과, 상기 기판을 거울상 접점을 갖는 다른 기판과 상호접속시키기 위한 다수의 금속 접점의 평면 패턴과, 상기 접점의 폭과 대략 동일한 직경을 갖는 각 접점용 전도성 금속 볼과, 상기 각 접점과 그 접점용의 각 금속 볼 사이에 접속되는 소정 용적의 접합 재료를 포함하며, 상기 접합 재료의 융점은 상기 금속 볼의 융점보다 실질적으로 낮고, 상기 접합 재료 용적의 최소 단면적은 상기 금속 볼의 직경의 적어도 2/3의 최소 직경을 갖는 상호접속 구조체를 포함한다.
상기 상호접속 구조체에 있어서, 상기 금속 볼의 직경과 상기 접점의 폭은 약 0.6mm 내지 약 1.2mm이고, 상기 각 접합 재료 용적의 단면의 최소 직경은 적어도 약 0.6mm이다.
상기 상호접속 구조체에 있어서, 상기 접점의 직경은 상기 금속 볼의 직경보다 약 15% 내지 약 30% 작다.
상기 상호접속 구조체에 있어서, 상기 금속 볼의 직경은 약 0.9mm이고, 상기 접점의 폭은 약 0.7mm이다.
상기 상호접속 구조체에 있어서, 상기 금속 볼의 합금은 약 80% 내지 약 97%의 납을 포함하고, 그의 나머지 대부분은 주석이다.
상기 상호접속 구조체에 있어서, 상기 금속 볼의 합금은 약 90% 내지 약 95%의 납을 함유한다.
상기 상호접속 구조체에 있어서, 상기 접합 재료는 거의 공정의 땜납 합금을 함유한다.
상기 상호접속 구조체에 있어서, 상기 접합 재료는 약 25% 내지 약 50%의 납을 포함하고, 그의 나머지 대부분은 주석이다.
상기 상호접속 구조체에 있어서, 상기 접점의 표면의 평면에서 각각 2개의 수직한 방향으로 다수의 균등하게 이격된 평행한 라인의 교점에 의해 규정되고, 상기 기판은 다층의 세라믹 기판이며, 상기 구조체는 상기 다층 기판의 일 표면 배선층과 상기 다층 기판의 다른 배선층 사이를 접속하고, 다층 기판의 접점과 일체로 되며, 또한 상기 접합 재료의 융점보다 상당히 높은 융점을 갖는 전도성 재료로 충전된 하나 또는 그 이상의 비아를 구비한다.
상기 상호접속 구조체에 있어서, 상기 접점의 위치는, 상기 접점의 표면의 평면에서 각각 2개의 수직한 방향으로 다수의 균등하게 이격된 평행한 라인의 교점에 의해 규정되고, 상기 기판은 FR-4 회로 기판이며, 상기 상호접속 구조체는, 상기 접점이 배치되는 상기 기판의 주 표면에 한 배선층을 갖는 다수의 배선층과, 상기 접점중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층 사이를 접속하는 다수의 전도성 비아와, 상기 접점보다 실질적으로 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아와 그 비아를 둘러싸는 4개의 접점중 하나를 접속하는 각 비아용 상기 표면 배선층의 도체를 더 구비한다.
또한, 본 발명은, 제조된 상호접속 구조체에 있어서, 표면상에 배선층을 갖는 다층 기판과, 상기 표면 배선층의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 그리드의 교점에 의해 규정된 위치에 있는 매트릭스 형태의 다수의 금속 접점(multiple of metal contacts in a matrix)과, 상기 접점 중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층을 접속하는 다수의 전도성 비아와, 상기 접점보다 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아와 그 비아를 둘러싸는 4개의 접점 중 하나를 접속하는 각 비아용 상기 표면 배선층의 도체를 포함하는 제조된 상호접속 구조체를 포함한다.
상기 제조된 상호접속 구조체는 각 표면 도체의 대부분을 덮으며 상기 접점용 개구부를 갖는 땜납 레지스트의 층(layer of solder resist)을 더 포함한다.
상기 제조된 상호접속 구조체는, 상기 비아를 둘러싸고 상기 비아에 접속되는 원형 랜드를 더 포함하며, 상기 접점은 원형이고, 상기 랜드는 그 직경이 상기 접점보다 작으며, 상기 대각선 방향의 도체는 상기 접점 및 상기 랜드의 직경보다 작게 되어 있다.
상기 제조된 상호접속 구조체에 있어서, 상기 접점의 직경은 약 0.6mm 내지 약 1.2mm이고, 상기 대각선 방향의 도체의 폭은 상기 접점의 직경의 대략 절반 미만이다.
상기 제조된 상호접속 구조체에 있어서, 상기 비아는 부분적으로 개방되어 있다.
상기 제조된 상호접속 구조체에 있어서, 상기 비아는 LMT 땜납으로 충전된다.
상기 제조된 상호접속 구조체에 있어서, 상기 비아는 도금된 관통 구멍이다.
본 발명은, 정보 처리 장치에 있어서, 네트워크(network)내에 접속된 하나 또는 그 이상의 중앙 처리 장치(central processing units)와, 버스(bus)를 통해 각각의 중앙 처리 장치와 통신하는 랜덤 억세스 메모리(random access memory)와, 중앙 처리 장치 사이 및 컴퓨터 주변기기(computer peripherals)와 통신하기 위한 입력/출력 수단과, 상기 하나 또는 그 이상의 중앙 처리 장치와 통신하며, 주 표면상에 직경이 약 0.6mm 내지 약 1.0mm인 원형 금속 접점의 평면 패턴을 갖는 회로 기판과, 주 표면상에 다수의 금속 접점의 평면 패턴을 갖는 하나 또는 그 이상의 칩용 칩 캐리어(chip carrier)-상기 금속 접점의 평면 패턴은 상기 칩 캐리어와 상기 회로 기판간의 상호접속을 위한 대향하는 접점쌍을 제공하도록 상기 회로 기판상의 접점의 평면 패턴의 대략 거울상을 이루며, 상기 칩 캐리어의 접점은 그 폭이 약 0.5mm 내지 약 1.0mm임-와, 직경이 약 0.6mm 내지 약 1.3mm인 각 접점쌍용 금속 볼과, 상기 칩 캐리어의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제1접합 재료와 상기 회로 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제2접합 재료를 포함하며, 상기 제1 및 제2접합 재료의 융점은 상기 금속 볼의 융점보다 실질적으로 낮고, 상기 각 접점쌍의 상기 제1 및 제2접합 재료는 상기 각 금속 볼의 직경방향으로 대향하는 단부에 납땜되어 있는, 정보 처리 시스템을 포함한다.
상기 정보 처리 시스템에 있어서, 각 접합 재료의 용적은 상기 금속 볼의 직경의 적어도 2/3의 단면을 갖는다.
상기 정보 처리 시스템에 있어서, 각 접합 재료의 용적은 적어도 약 0.6mm의 단면을 갖는다.
상기 정보 처리 시스템에 있어서, 상기 제1 및 제2접합 재료의 융점은 대략 동일하다.
상기 정보 처리 시스템에 있어서, 상기 대향하는 접점쌍은 대략 동일한 직경을 갖는다.
상기 정보 처리 시스템에 있어서, 각 접점용 접합 재료의 용적은 상기 접점의 직경에 대략 반비례한다.
상기 정보 처리 시스템에 있어서, 상기 접점의 직경은 상기 금속 볼의 직경보다 약 15% 내지 30% 작다.
상기 정보 처리 시스템은 각 접점 패턴의 접점 사이에 땜납 레지스트층을 더 포함한다.
상기 정보 처리 시스템에 있어서, 상기 회로 기판은 다중화되어 있고, 상기 접점은 도금된 관통 구멍에 결합되며, 상기 정보 처리 시스템은 상기 제2접합 재료의 용적을 제어하기 위한 수단을 더 포함한다.
상기 정보 처리 시스템에 있어서, 상기 회로 기판은 다층화되어 있고, 상기 접점의 위치는, 상기 접점의 표면의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 교점에 의해 규정되며, 상기 회로 기판은, 상기 회로 기판의 접점이 배치되는 상기 표면상에 한 배선층을 갖는 다수의 배선층과, 상기 금속 볼과의 납땜을 위하여 상기 회로 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층 사이를 접속하는 다수의 도금된 관통 구멍과, 상기 비아용 납땜된 접속부의 땜납 용적의 최소 직경을 제어하기 위한 수단을 더 포함하며, 상기 제어 수단은, 상기 표면 배선층내에 있고, 또 상기 표면에서 각 비아의 단부에 접속되는 각 비아용 원형 비아 랜드 접점(circular via land contact)과, 상기 접점중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 비아의 접속부와 상기 표면 배선층을 위치결정하는 수단과, 상기 접점보다 실질적으로 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아 랜드와 그 비아 랜드를 둘러싸는 4개의 접점 중 하나 사이를 접속하는 각 비아용 상기 표면 배선층의 금속 도체와, 상기 랜드와 상기 도체위에 있고 상기 접점용 윈도우(window)를 제공하는 땜납 레지스트의 피복물(covering of solder resist)을 구비한다.
또한, 본 발명은 상호접속 장치에 있어서, 제1 및 제2상호접속 기판과, 상기 제1 및 제2기판을 상호접속시키기 위하여, 대향하는 접점쌍을 제공하도록 서로 거울상을 이루는 각 기판상의 다수의 금속 접점의 평면 패턴과, 상기 접점의 폭과 대략 동일한 직경을 가지며, 상기 접점의 평면에 수직한 종축을 갖도록 배치되어 있는 각 접점쌍용 전도성 금속 기둥(column of conductive metal)과, 상기 제1상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제1접합 재료와 상기 제2상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제2접합 재료를 포함하며, 상기 제1 및 제2접합 재료의 융점은 상기 금속 기둥의 융점보다 실질적으로 낮고, 상기 각 접점쌍의 상기 제1 및 제2접합 재료는 상기 각 금속 기둥의 대향 단부에 접속되는 상호접속 장치를 포함한다.
상기 상호접속 장치에 있어서, 상기 접점의 폭은 약 0.5mm 내지 약 1.2mm이며, 상기 금속 기둥의 직경은 상기 접점의 폭보다 작거나 또는 대략 동일하다.
상기 상호접속 장치에 있어서, 상기 접점은 직경이 약 0.7mm 내지 0.9mm인 원형이고, 상기 금속 기둥의 직경은 상기 접점의 직경보다 약 0.1mm 내지 0.3mm 작다.
상기 상호접속 장치에 있어서, 상기 금속 기둥의 합금은 약 80% 내지 97%의 납을 포함하고, 그의 나머지 대부분은 주석이다.
상기 상호접속 장치에 있어서, 상기 금속 기둥의 합금은 약 90% 내지 약 95%의 납을 함유한다.
상기 상호접속 장치에 있어서, 상기 접합 재료의 합금은 거의 공정의 땜납 합금을 함유한다.
상기 상호접속 장치에 있어서, 상기 금속 기둥의 단부는 원형이다.
상기 상호접속 장치에 있어서, 상기 금속 기둥의 단부는 상기 금속 기둥의 종축에 대략 수직한 대체로 평탄한 평면으로 되어 있다.
상기 상호접속 장치에 있어서, 상기 제1 및 제2접합 재료는 대략 동일한 융점을 갖는다.
상기 상호접속 장치에 있어서, 다수의 접점이 도금된 구멍에 접속되며, 상기 구조는 상기 땜납의 용적을 제어하기 위한 수단을 더 포함한다.
상기 상호접속 장치에 있어서, 상기 접점의 위치는, 상기 접점의 위치는, 상기 접점의 표면의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 교점에 의해 규정되고, 상기 제1상호접속 기판은, 상기 접점이 배치되는 상기 제1상호접속 기판의 주 표면상에 한 배선층을 갖는 다수의 배선층과, 상기 접점중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 제1상호접속 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층 사이를 접속하는 다수의 전도성 비아와, 상기 접점보다 실질적으로 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아와 그 비아를 둘러싸는 4개의 접점 중 하나 사이를 접속하는 각 비아용 상기 표면 배선층의 도체를 더 구비한다.
상기 상호접속 장치에 있어서, 상기 접점을 포함하는 상기 표면 배선층은 상기 비아를 둘러싸는 랜드를 더 구비하고, 상기 도체는 상기 랜드로부터 도체로 연장되며, 상기 비아의 관통 구멍은 그 내부에 상기 랜드와 상기 구조체의 다른 배선층 사이를 전기적으로 접속하기에 충분히 두꺼운 구리층으로 도금되어 있다.
또한, 본 발명은, 제조된 상호접속 장치에 있어서, 기판과, 상기 기판을 거울상 접점을 갖는 다른 기판과 상호접속시키기 위한 다수의 금속 접점의 평면 패턴과, 상기 접점의 폭과 대략 동일한 직경을 가지며, 상기 접점의 평면에 대략 수직하게 배치되어 있는 각 접점용 전도성 금속 기둥과, 상기 각 접점과 그 접점용 각 금속 기둥 사이에 접속되며, 상기 금속 기둥의 융점보다 실질적으로 낮은 융점을 갖는 소정 용적의 접합 재료를 포함하는 제조된 상호접속 장치를 구비한다.
상기 제조된 상호접속 장치에 있어서, 상기 접점의 폭은 약 0.5mm 내지 1.2mm이며, 상기 금속 기둥은 상기 접점의 폭보다 약 0.4mm 작은 것부터 약 0.1mm 큰 것까지 가능하다.
상기 제조된 상호접속 장치에 있어서, 상기 접점의 폭은 약 0.7mm 내지 0.9mm이고, 상기 금속 기둥은 폭은 상기 접점의 폭보다 약 0mm 내지 약 0.2mm 작다.
상기 제조된 상호접속 장치에 있어서, 상기 금속 기둥의 합금은 약 80% 내지 97%의 납을 포함하고, 그의 나머지 거의 전부는 주석이다.
상기 제조된 상호접속 장치에 있어서, 상기 금속 기둥의 합금은 약 90% 내지 약 95%의 납을 함유한다.
상기 제조된 상호접속 장치에 있어서, 상기 접합 재료는 거의 공정의 땜납 합금을 함유한다.
상기 제조된 상호접속 장치에 있어서, 상기 접합 재료는 약 25% 내지 약 50%의 납을 함유하고, 그의 나머지 대부분은 주석이다.
상기 제조된 상호접속 장치에 있어서, 상기 접점의 위치는, 상기 접점의 표면의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 교점에 의해 규정되고, 상기 기판은 다층의 세라믹 기판이며, 상기 상호접속 장치는 상기 다층 기판의 일 표면 배선층과 상기 다층 기판의 다른 배선층 사이를 접속하고, 다층 기판의 접점과 일체로 되며, 또한 상기 접합 재료의 융점보다 상당히 높은 융점을 갖는 전도성 재료로 충전된 하나 또는 그 이상의 비아를 더 포함한다.
상기 제조된 상호접속 장치에 있어서, 상기 접점의 위치는, 상기 접점의 표면의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 교점에 의해 규정되고, 상기 기판은 FR-4 회로 기판이고, 상기 상호접속 장치는, 상기 접점이 배치되는 상기 기판의 표면상에 한 배선층을 갖는 다수의 배선층과, 상기 접점중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층 사이를 접속하는 다수의 전도성 비아와, 상기 접점보다 실질적으로 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아와 그 비아를 둘러싸는 4개의 접점중 하나 사이를 접속하는 각 비아용 상기 표면 배선층의 도체를 더 구비한다.
또한, 본 발명은, 상호접속 조립체를 제조하는 방법에 있어서, 주 표면상에 다수의 금속 접점의 거의 평면 패턴을 갖는 제1기판을 제조하는 단계와, 상기 제1기판의 각 접점상에 소정 용적의 제1접합 재료를 부착하는 단계와, 상기 제1기판과 하기 제2기판이 접속될 때 이들 기판 사이에 사전결정된 거리를 유지시키기 위해, 상기 제1기판의 각 접점상의 상기 제1접합 재료에 전도성 금속 기둥을 접속하는 단계와, 상기 제1기판의 접점 패턴과 거의 거울상을 이루는 다수의 금속 접점의 거의 평면 패턴을 갖는 주 표면을 구비한 제2기판을 제조하는 단계와, 상기 금속 기둥과 상기 제2기판의 각 접점 사이를 위치결정하기 위한 소정 용적의 제2접합 재료를 부착하는 단계와, 상기 접점 패턴들이 평행하고, 상기 거울상의 접점쌍들이 대향하여 거의 정렬되며, 또 각 용적의 제2접합 재료가 상기 금속 기둥의 각 단부 및 상기 제2기판의 각 접점과 거의 접촉한 상태로 상호접속시키도록 상기 제1 및 제2기판을 위치결정하는 단계와, 상기 제1 및 제2기판을 위치결정하는 동안, 상기 제1 및 제2기판간의 사전결정된 분리를 제공하기 위해 상기 금속 기둥이 고체 상태로 유지되는 온도에서 상기 제1 및 제2접합 재료를 동시에 용해시켜서, 상기 용해된 접합 재료의 표면 장력에 의해 상기 금속 기둥의 단부를 상기 접점의 대략 중심의 위치로 이동시키는 단계와, 상기 제1 및 제2기판을 상기 접합 재료의 융점 미만으로 냉각하여, 상기 접점쌍 사이에 전기적 상호접속부를 형성하는 단계를 포함하는 상호접속 조립체의 제조방법을 포함한다.
상기 상호접속 조립체의 제조방법에 있어서, 상호접속을 위해 상기 기판들을 위치결정하기 전에, 상기 용적의 제2접합 재료를 상기 제2기판의 접점상에 부착한다.
상기 상호접속 조립체의 제조방법에 있어서, 상호접속을 위해 상기 기판들을 위치결정하기 전에, 상기 금속 기둥을 상기 제1기판에 접속한 다음, 상기 소정의 제2접합 재료를 상기 금속 기둥의 돌출 단부에 부착한다.
상기 상호접속 조립체의 제조방법에 있어서, 상기 제1용적의 접합 재료에 상기 금속 기둥을 접속하는 단계는, 상기 각 용적의 제1접합 재료상에 상기 금속 기둥을 위치결정하는 단계와, 상기 제1기판을 가열하여, 상기 금속 기둥을 용해시키는 일 없이 상기 제1접합 재료를 용해시키는 것에 의하여 상기 제1기판의 접점에 상기 금속 기둥을 접속하는 단계와, 상호접속을 위해 상기 제1 및 제2기판을 위치결정하는 단계 전에, 상기 제1기판을 냉각하여, 상기 금속 기둥과 상기 제1기판의 접점 사이에 기계적 접합부를 형성하는 단계를 구비한다.
상기 상호접속 조립체의 제조방법에 있어서, 상기 금속 기둥과 상기 제1접합 재료 사이에서 이동하여 상기 제1접합 재료의 융점을 증가시킬 수 있는 금속 요소가 있으며, 상기 제1기판의 가열단계중에, 상기 제1기판은 상기 금속 기둥과 상기 제1접합 재료 사이에서 금속 요소의 이동을 최소화하여 상기 제1접합 재료의 융점의 상승을 최소화시키도록 최소 온도로 최소 시간 동안 가열된다.
상기 상호접속 조립체의 제조방법은, 상기 제1 및 제2기판이 위치결정되는 동안 이들 기판을 가열하는 단계중에 상기 제1 및 제2접합 재료가 동시에 용해되도록, 상기 금속 기둥과 상기 제1접합 재료 사이에서의 상기 금속 요소의 이동을 보상하기 위해 상기 제1 및 제2접합 재료로서 상이한 접합 재료를 선택하는 단계를 더 포함한다.
상기 상호접속 조립체의 제조방법에 있어서, 상기 금속 기둥과 상기 접합 재료 사이에서 이동하여 상기 접합 재료의 융점을 증가시키는 금속 요소가 있으며, 상기 용적의 접합 재료와 실질적으로 동일한 접합 재료를 이용하여 상기 기판들에 부착하는 후속 접합단계중에, 상기 상호접속부가 재용해되지 않도록 상기 금속 기둥과 접합 재료 사이에서의 상기 금속 요소의 이동이 상기 접합 재료의 융점을 실질적으로 상승시킬 수 있을 정도로 상기 기판들을 충분히 높은 온도로 충분히 긴 시간동안 가열한다.
상기 상호접속 조립체의 제조방법은, 상기 접점 사이에서 상기 접합 재료의 브리징을 확실하게 방지하도록 상기 접점의 크기를 가급적 크게 선택하는 단계와, 땜납의 브리징을 확실하게 방지하도록 상기 금속 기둥의 크기를 최대화하고 또한 상기 금속 기둥의 피로를 최소화시키기 위해서 상기 금속 기둥의 크기를 상기 접점 사이의 간격과 동일한 크기나 다소 작은 크기로 선택하는 단계를 더 구비한다.
상기 상호접속 조립체의 제조방법은, 상기 기판을 상기 접합 재료의 융점 미만으로 냉각하는 단계후에, 상기 접점 패턴에 의해 규정된 영역에서 상기 금속 기둥 주변의 기판 사이에 액체 밀봉 재료(liquid encapsulating material)를 부착하는 단계와, 상기 접속된 기판의 후속 열 사이클중에 상기 접합부내의 응력이 감소되도록 상기 밀봉 재료를 경화시키는 단계를 더 구비한다.
상기 상호접속 조립체의 제조방법은, 상기 접점의 크기를 보다 크게 하여 열 피로를 감소시키기 위해, 브리징의 발생없이 확실하게 접속될 수 있는 접점의 크기를 최대화하는 접점의 형상을 선택하는 단계와, 브리징의 발생없이 확실하게 접속될 수 있는 접점의 크기를 보다 크게 하여 열 피로를 감소시키기 위해 상기 접점 사이에 땜납 레지스트를 부착하는 단계를 더 포함한다.
마지막으로, 본 발명은, 상기 상호접속 구조체의 제조방법에 있어서, 주 표면상에 다수의 금속 접점의 거의 평면 매트릭스를 갖는 제1강성 기판을 제조하는 단계와, 상기 제1강성 기판의 매트릭스의 각 접점상에 소정 용적의 접합 재료를 부착하는 단계와, 상기 제1기판과 그 제1기판에 접속될 제2기판 사이에 사전결정된 거리를 유지시키기 위해, 상기 제1기판의 각 접점상의 상기 접합 재료에 전도성 금속 기둥을 위치결정하는 단계와, 상기 금속 기둥의 형상의 변화를 방지하도록 상기 금속 기둥을 용해시키는 일 없이 상기 용적의 접합 재료를 용해시키는 단계와, 상기 접합 재료를 냉각하여, 상기 금속 기둥과 상기 제1기판의 접점 사이에 고체의 기계적 접합부를 형성하는 단계를 포함하는 상호접속 구조체의 제조방법을 포함한다.
상기 상호접속 구조체의 제조방법은, 상기 금속 기둥과 상기 접합 재료 사이에서 이동하여 상기 접합 재료의 융점을 증가시킬 수 있는 금속 요소가 있으며, 상기 용해단계는 상기 금속 기둥과 상기 접합 재료 사이에서의 상기 금속 요소의 이동을 최소화하여 상기 접합 재료의 융점의 상승을 최소화시키도록 확실한 접합부를 형성하는데 필요한 최소 온도에서 최소 시간동안 수행된다.
상기 상호접속 구조체의 제조방법은, 상기 접점간의 상기 접합 재료의 브리징을 확실하게 방지하는 것에 의해서만 제한되는 상기 접점의 크기를 가급적 크게 선택하는 단계와, 상기 금속 기둥의 크기를 최대화하여 땜납의 브리징을 발생시키지 않고 상기 접합부의 피로를 최소화시키도록, 상기 금속 기둥의 크기를 상기 접점과 대략 동일한 크기를 약간 작은 크기로 선택하는 단계를 더 구비한다.
상기 상호접속 구조체의 제조방법은, 상기 강성 기판의 재료로서 세라믹을 선택하는 단계와, 상기 접점의 재료로서 구리를 선택하는 단계와, 상기 접합 재료로서 LMT(저융점) 땜납 합금을 선택하고 그리고 상기 금속 기둥으로서 HMT(고융점) 땜납을 선택하는 단계를 더 구비한다.
상기 상호접속 구조체의 제조방법은, 상기 강성 기판의 재료로서 FR-4를 선택하는 단계를 더 구비한다.
상기 상호접속 구조체의 제조방법에 있어서, 상기 강성 기판의 제조단계는, 유리/세라믹 입자와 유기 결합제로 이루어진 다수의 그린 시이트를 제조하는 단계와, 상기 그린 시이트내에 비아 구멍을 만드는 단계와, 상기 비아 구멍내에 및 상기 그린 시이트의 표면 중 한 표면위에 전도성 재료를 스크린 인쇄하여, 원형 접점의 어레이를 갖는 전도성 패턴을 형성하는 단계와, 상기 그린 시이트를 압착하여 적층체가 되도록 하는 단계와, 상기 그린 시이트의 적층체를 오븐내에서 소결하여, 주 표면상에 직경이 약 0.7mm이고, 약 1.25mm 이격되어 있는 구리 접점의 어레이를 갖는 다층 세라믹 칩 캐리어를 형성하는 단계와, 상기 접합 재료로서 공정의 (약 37/63%) 납/주석 땜납 합금을 선택하는 단계와, 상기 금속 기둥으로서 약 90% 내지 약 95% 납의 땜납 합금 재료와 약 0.9mm의 크기를 선택하는 단계를 포함한다.
상기 상호접속 구조체의 제조방법은, 상기 금속 기둥을 소정의 위치에 유지시키기 위해, 상기 금속 기둥을 상기 접점상에 위치결정하기 전에 점착성 플럭스를 상기 접점상에 부착하는 단계를 더 구비한다.
상기 상호접속 구조체의 제조방법은, 리플로우중에 상기 금속 기둥을 수직으로 유지하여 상기 금속 기둥을 모듈에 접합하는 단계를 더 구비한다.
상기 상호접속 구조체의 제조방법은, 리플로우중에 모듈을 반전시켜 상기 금속 기둥을 상기 모듈에 접합하는 단계를 더 구비한다.
이하에서는 첨부 도면을 참조로 하여 본 발명을 더욱 상세히 설명하기로 한다.
본 발명에 있어서, 제4도에 도시한 바와 같이, 제1기판(first substrate)(10)은 접점(12) 및 비아(vias)(14)의 평면 어레이를 갖도록 제조된다. 이 응용예에 있어서, 기판(substrate)이란 상호접속용 평탄환 표면을 갖는 모든 구성요소를 말하는 것으로, 상기 표면을 좁은 에지 표면과 대비하여 주 표면(main surface)이라 부르기로 한다. 본 발명은 ATAB(area tape automated bonding) 구성요소로서 이미 알려진 TAB-BGA(tape automated bonding ball grid array)와 같은 가요성 회로 기판(flexible circuit boards)을 접속하는 신뢰성을 향상시키지만, 제1기판은 FR-4 또는 플라스틱 칩 캐리어와 같은 강성의 구성요소인 것이 바람직하며, 본 적용의 본 발명에 특히 적합한 세라믹 또는 MLC(다층 세라믹) 칩 캐리어인 것이 더욱 바람직하다.
제1도에 도시한 바와 같이, 세라믹 칩 캐리어의 제조의 단계(101)에서, 세라믹 분말을 결합제, 용매 및 가소제와 혼합한 다음 성형(cast)하여, 유전층(dielectric layers)의 그린 시이트(green sheets)를 형성한다. 단계(102)에서, 바람직하게는 펀칭(punching)에 의하여 비아를 만든다. 단계(103)에서, 전도성 잉크 또는 페이스트(paste)[예를 들면 Mo 프리트(frit) 및 용매]를 스크리닝(screening)하여 비아를 충전시킨다. 또한 이때에, 배선 패턴(wiring patteren)을 상기 표면상에 스크리닝할 수도 있으며 및/또는 그 후에 박막 처리공정을 사용하여 외부 배선층을 만들 수도 있다. 다층 세라믹의 경우, 단계(104)에서, 그린 시이트를 열 및 압력에 의하여 모놀리식 구조체(monolithic structure)로 적층시킨다. 그 다음에 단계(105)에서, 그린 시이트를 오븐내에서 환원 분위기로 소성하는 것에 의하여 그린 시이트를 소결한다. 소결후에, 노출된 금속을 보호하도록 코팅한다(도시하지 않음). 박막 처리공정을 사용하여 외부 배선층을 형성할 수도 있다(도시하지 않음). 예를 들면, 전도성 금속을 기판상에 증착 또는 스퍼터링한 다음에, 포토리소그래픽 패턴화(photolithographic patterning)를 행하고, 그 후에, 유전 코팅(dielectic coating) 및 추가적인 박막층을 형성할 수도 있다.
접점(12)(제4도)은 사각형일 수도 있지만, 볼의 형상에 일치하고 그리고 땜납의 브리징을 확실하게 방지하기에 충분한 보다 밀접한 간격을 허용하도록 대체로 원형(round)인 것이 바람직하다. 이 접점은 임의의 전도성 물질로 제조될 수 있으며, 알루미늄(Al) 또는 티타늄(Ti)과 같은 금속으로 제조되는 것이 바람직하고, 구리(Cu), 니켈(Ni), 금(Au), 파라듐(Pd) 또는 이들의 합금으로 제조되거나 또는 이들로 피복되는 것이 더욱 바람직하다. 이 재료는 스크리닝에 의하여 부착될 수도 있고, 또는 포토리소그래픽 공정을 행한 후에 화학적 및/또는 전기적 부착 공정을 수행할 수도 있다.
단계(106)(제1도)에서, 접점(12)을 주석(Sn), 납(Pb), 비스무트(Bi), 인듐(In), 은(Ag)을 함유하는 전도성의 열가소성 합금 또는 땜납 합금과 같은 소정 용적의 접합 재료(volume of joining material)(13)(16)로 도포하여, LMT 재료의 땜납 접점 또는 땜납 범프(solder bumps)를 형성한다. 바람직한 실시예에 있어서, 접합 재료는 20% 내지 75%의 주석과 그 나머지의 대부분은 납을 갖는 납/주석 땜납이며, 약 63%의 주석과 37%의 납의 공정물인 것이 가장 바람직하다. LMT 땜납은 접점상에, 웨이브 솔더링(wave soldering)과 같은 매스 솔더링 방법(mass soldering method)에 의해서 용해상태로 부착될 수도 있고, 또는 땜납 페이스트(solder paste)(유기 매체내의 금속입자)로서 스크리닝될 수도 있고, 또는 포토리소그래픽 공정후에 전기적 및/또는 화학적으로 부착될 수도 있다.
단계(107)에서, 제5도에 도시한 바와 같이, 바람직하게는 볼이 그 위에 배치되는 점착성 플럭스의 층(20)을 도포하는 것에 의하여, 금속 볼을 땜납 범프에 부착한다. 이 볼은 진공 다이(vacuum die)로부터의 운송에 의해서 동시에 배치할 수도 있다. 플럭스는 접점상에만 도포할 수도 있고 또는 기판 상호접속부의 전체 영역에 도포할 수도 있다. 볼(18)은 바람직하게는 산화를 방지하도록 코팅된 구리일 수도 있고, 또는 더욱 바람직하게는 단계(108)에서 볼이 용해되지 않고 접점에 리플로우 접합(reflow join)될 수 있도록 접합 재료의 융점보다 상당히 높은 융점을 갖는 HMT 땜납 합금일 수도 있다. 이 볼은 주석과, 80% 내지 97%의 납, 더욱 바람직하게는 90% 내지 95%의 납으로 이루어지는 것이 바람직하다. 바람직하게는, 부착은 리플로우 가열(reflow heating)에 의해 볼과 접점을 접합하는 것에 의하여 확실하게 만들어지므로, 볼이 후속 처리공정중에 낙하되지는 않을 것이다. 제1접합 재료(16)의 리플로우중에, 용해된 접합 재료의 표면 장력에 의하여 볼(18)은 제5도에 도시된 위치로부터 제4도에 도시된 접점(12)과 정확한 정렬을 이루도록 이동할 것이다. 제1기판의 패드상에 볼을 센터링시키면, 볼을 제2기판의 패드와 정렬시키는데 도움이 될 것이다.
땜납 접합 재료의 경우, 리플로우중에 금속 요소가 용해되거나 또는 LMT 땜납과 금속 볼 사이에서 이동될 것이다. 이것을 방지하기 위해서, 기판에 대한 볼의 리플로우 부착은 후속 처리중에 볼의 유실을 방지하는데 필요한 최저 온도 및 최단시간에 행해져야 한다.
단계(109)에서 기판을 냉각하여 접합 재료를 응고시킨다.
제4도에 도시한 바와 같이, 비아(15)와 접점(17)의 평면 어레이를 갖는 제2기판(11)을 제조한다. 이 접점(17)의 어레이는 대략 접점(12)의 어레이의 거울상이다. 제2기판은 가요성 회로 기판(예를 들면 얇은 폴리이미드 층 및 구리 층)일 수도 있으며, 또는 세라믹과 같은 강성의 기판인 것이 바람직하고, 다층 FR-4 인쇄 회로 기판인 것이 가장 바람직하다. 본 발명은, 강성의 제1기판과 제2기판 사이의 열계수의 상당한 차이가 있는 응용예에 특히 적합하다.
제2도는 유리섬유-에폭시 회로 기판(FR-4)의 제조공정을 도시한 것이다. 단계(120)에서, 하나 또는 그 이상의 유리섬유 직물층에 에폭시 수지 용액을 함침시켜 유전층을 형성한다. 다수의 FR-4층을 갖는 기판의 경우, 층의 일부만을 경화시켜 안정한 B-스테이지 층(stable B-stage layers)을 형성한다. 단계(121)에서, 적어도 내부층을 회로화시킨다. 제9도 내지 제13도는 본 발명의 표면 배선(surface wiring)을 도시한 것으로, 이하에서 더욱 상세히 기술하기로 한다. 이 단계는 바람직하게는 원형 접점의 직사각형 어레이를 형성하는 것과, 4개의 둘러싸는 접점에 의해 규정된 사각형의 중심에서 비아와의 접속을 위한 랜드(lands)를 형성하는 것과, 상기 랜드와 접점사이에 접속부를 형성하는 것을 포함한다. 일반적으로, 모든 층을 통과하는 비아를 형성하기 위해 드릴링 가공을 하기 전에, 단계(122)에서 열 및 압력에 의해 B-스테이지 층을 적층하고, 이들 층을 용해시킨 다음 기판을 완전히 경화시킨다. 각각의 층은 스크리닝 또는 포토리소그래픽 공정에 의해서 회로화되는데, 이러한 공정에 있어서 금속 박 피복(metal foil covering)을 감법에 의해 제거하거나 또는 금속을 선택적으로 화학/ 및 또는 전기적으로 추가하여 그 층의 표면상에 배선층을 형성한다. 단계(123)에서 하나 또는 그 이상의 층을 통과하는 구멍을 랜드에 드릴링 가공하고, 단계(124)에서 구멍의 내부를 금속(바람직하게는 구리)으로 도금하여, 유전층의 각 측면상의 배선층간의 전기적 상호접속을 위한 비아를 형성한다.
단계(125)(제2도)에서, MLC를 제조하는 공정에 있어서 단계(106)에 대해 전술했던 것과 유사한 방식으로 접합 재료를 접점상에 부착한다.
단계(131)에서, 기판(10,11)을 제4도에 도시한 바와 같이 대향하는 위치로 이동시키고, 그리고 단계(132)에서 제6도에 도시한 바와 같이 접근시킨다. 위치설정 기계의 정확도는 제한되어 있으므로, 이들 기판이 정밀하게 정렬되지는 않는다.
제7도는 기판(11)에 대해 기판(10)을 화살표(40)의 방향으로 이동시켜 이들 기판을 정밀하게 정렬시키는 접합 재료(13)만의 리플로우의 결과를 나타낸 것이다. 도시한 바와 같이, 볼(42)의 양 측면상에서의 접속부는 접점의 위치의 공차로 인해서 대칭이 되지 않는다. 따라서, 단계(133)에서, 제8도에 도시한 바와 같이, 땜납 볼(18)의 양 측면상에 있는 접합 재료(13,16)를 동시에 리플로우시켜 보다 대칭적인 접속부를 형성하는 것이 바람직하다. 양 접합부(51,52)가 동시에 용해되면, 접합 재료의 표면 장력에 의하여, 땜납 볼이 그의 평면(53)을 따라 접점의 중심(54,55)간의 중간 위치를 향해 이동하여, 보다 대칭적인 접속부를 형성할 것이다. 이러한 대칭적인 접속부는 제7도의 비대칭적인 접속부보다 큰 피로 수명을 갖는다.
단계(134)에서, 기판을 냉각하여, 접속부의 접합 재료를 응고시킨다. 단계(135)에서, 금속 볼 둘레에서 제1기판과 제2기판 사이의 영역을 에폭시와 같은 밀봉재(encapsulant)로 충전한다. 본 발명의 납땜 접속부 구성에 있어서, 중요한 사항은 상부 및 하부의 땜납 접합부가 동시에 리플로우되어 땜납 볼이 접점 사이에서 정렬되도록 이동할 수 있을 때까지 접속부를 밀봉하지 않아야 한다. 이러한 정렬후에, 땜납 볼의 둘레에서 기판간의 영역을 밀봉시키면, 열 사이클중에 피로 응력(fatigue stress)이 감소된다.
제4도에 도시된 바와 같이, 땜납 볼(18)이 리플로우되어 접점(12)에 부착될 때, 땜납 볼과 접합 재료(16) 사이에서 약간의 재료가 교환될 것이다. 예를 들면, 땜납 볼이 10% 주석/90% 납으로 이루어지고 그리고 접합 재료가 63% 주석/37% 납의 공정물로 이루어진 경우, 접합 재료는 리플로우후에 납의 함량이 높아지고, 그에 따라 융점이 높아질 것이다. 또한 접합 재료(13)가 공정의 주석/납 땜납인 경우, 기판을 접속시키기 위한 리플로우중에, 접합부를 동시에 용해시키기 위해서는 접합부를 보다 높은 온도까지 가열해야 할 필요가 있다. 리플로우에 대한 최소 온도를 사용하기 위해서는, 접합 재료(16)는 공정량(eutectic amounts) 미만으로 감소된 납 함량을 구비하여, 제1리플로우중에는 이 접합 재료가 공정으로 되고, 또 제2리플로우중에 동시적인 용해가 최소 온도에서 수행되도록 할 수도 있다.
제4도 내지 제8도에서, 땜납 볼은, 볼 사이의 브리징(bridging)을 확실하게 방지하기 위한 요건에 의해서만 제한되는 접속부의 피로 응력을 최소화시킬 수 있는 만큼 큰 것이 가장 바람직하다. 땜납 볼의 양 측면상에 있는 접합부의 응력은 접점을 땜납 볼과 동일한 크기로 제조하는 것에 의하여 최소화될 것이다. 그러나, 접점 사이의 브리징을 확실하게 방지하기 위해서는, 접점을 땜납 볼보다 상당히 작게 해야 한다. 제8도에 도시한 바와 같이, 액체 땜납과 친화력이 없는(repel) 땜납 마스크 재료(solder mask material)(58)를 접점 사이에 배치하여 땜납의 브리징을 감소시키는 것이 바람직하며, 그에 따라 접점을 가급적 땜납 볼의 크기에 근접하도록 만들 수도 있다. 예를 들면, 공칭 직경이 0.9m인 땜납 볼과 중심끼리 1.25mm 이격되어 있는 0.7mm 공칭 직경의 원형 접점을 갖는 접속부를 브리징없이 확실하게 만들 수도 있다. 땜납 마스크 재료는 당 기술분야에서 공지되어 있다.
LMT 접합 재료의 용적은, 피로를 감소시키기 위해서는 가급적 커야 하지만, 브리징을 확실하게 방지시키기 위한 요건 및 큰 용적의 땜납을 부착하기 위한 비용 또는 어려움에 의해서 제한된다. 제9도에 도시한 바와 같이, 접합부(64)의 최소 직경의 단면으로서 규정된 평면(62)에서, 그 접합부의 최소 직경은 땜납 볼(66)의 직경의 적어도 2/3인 것이 가장 바람직하다. 예를 들면, 땜납 볼의 직경이 0.9mm인 경우, 접합부는 평면(62)에서 그 직경이 적어도 0.6mm이어야 하며, 그보다 큰 것이 더욱 바람직하다.
세라믹 기판의 경우, 관통 구멍 비아는 통상 HMT 금속으로 충전되며, 세라믹, 가요성 또는 FR-4상에 박막층이 있는 경우, 비아는 통상적으로 충전되거나 또는 비아상에 없는 접점과 관련하여 약간 함몰되어 있다. 다층 가용성 기판 및 다층 FR-4 기판의 경우, 배선층은, 통상 비아 구멍이 관통하여 형성되고 그리고 그 구멍을 도금하는 것에 의하여 배선층 사이에서 상호접속되는 금속의 원형 랜드(round lands)를 포함한다. FR-4 또는 가요성 기판상의 접점 중 일부는 이러한 도금된 비아상에 존재할 수도 있다. 땜납 접합부의 직경은 중요하기 때문에, 땜납의 용적이 중요하지만, 이 용적은(LMT 땜납으로 사전에 충전되어 있는 경우에도) 이러한 구멍에서 용이하게 제어될 수 없다.
제10도는 땜납의 접점(72)에 각기 접속되어 있는 도금된 관통 구멍 비아(71)의 배치구성을 개략적으로 도시한 것이다. 이 개뼈 형상(아령형)(dog bone)의 배치구성은 접점(72)상의 땜납이 관통 구멍(73)내로 흐르는 것을 방지한다. 이러한 특정 실시예에 있어서, 접점의 중심은 대략 다수의 균등하게 이격된 평행선(74)과 그 평행선(74)에 수직하는 다수의 균등하게 이격된 평행선(75)의 교점에 위치된다. 비아(71)는 그 둘레에 4개의 접점에 의해서 규정된 사각형(76)의 중심에 위치된다. 이 비아는 땜납 마스크(78)의 층 아래에서 연장되는 와이어(77)를 통해 접점과 접속된다.
제11도는 접점(82)상에 접합 재료를 부착하기 전의 본 발명의 단일 아령형 구성(80)을 개략적으로 도시한 것이다. 구멍(81)(가려져 보이지 않음)은 표면 배선층으로부터 적어도 다른 배선층까지 기판을 기계적으로 또는 레이저로 천공하는 것에 의하여 형성되며, 또한 금속이 부착되어 접점(82), 랜드(83) 및 접속 와이어(84)를 형성하고 그리고 개구부(86)를 남겨두고 구멍(85)을 도금한다. 땜납 마스크(87)는 점선으로 도시한 바와 같이 접속 와이어(84)의 대부분과 랜드(83)의 외측 에지(edge)를 덮어서 땜납 브리징을 방지한다.
제12도는 금속 접점(91)이 금속 접점(92)보다 크게 되어 있는 변형 실시예를 개략적으로 도시한 것이다. 이러한 경우, 접속부의 피로 응력을 감소시키고 그의 피로 수명을 증가시키기 위해서, 땜납 볼(94)과 보다 큰 접점(91)간의 땜납 재료(95)의 용적보다 큰 용적의 접합 재료(93)를 땜납 볼(94)과 보다 작은 접점(92) 사이에 배치한다. 따라서, 땜납 볼의 각 측면상의 접합부의 최소 단면은 접속부의 각 접합부에서의 피로를 균등화하도록 대략 동등하게 만들어질 수도 있다.
제13도 및 제14도는 웨이브 솔더링 또는 전기적 또는 화학적(무전해) 부착에 의해서 통상적으로 부착될 수 있는 것보다 높은 레벨의 땜납을 접점상에 부착하는 기법을 도시한 것이다. 플래시층(flash layer)(130)이 접점 패드(132)로부터 땜납 레지스트층(134)위로 연장되어 있다. 이 플래시층의 두께는 과장하여 도시되어 있다. 땜납(136)은 전기적으로, 화학적으로 또는 바람직하게는 땜납 웨이브(solder wave)에 의해서 부착된다. 이 플래시는 전기적 부착용 전도성 물질 또는 무전해 도금을 위한 파라듐과 같은 시드 재료(seed material)이거나, 웨이브 솔더링을 위한 습윤가능한 땜납 재료로 될 수 있다. 플래시 재료의 두께는 리플로우중에 완전히 용해되어, 모든 땜납이 접점 패드위로 이동하도록 선택된다. 웨이브 솔더링의 경우, 플래시는 부착중에는 존속될 수 있을 정도로 두껍지만 리플로우중에는 완전히 용해될 수 있을 정도로 얇은 구리 또는 주석인 것이 바람직하다. 용해된 땜납 웨이브에 의해서 부착된 땜납의 두께는 일반적으로 플래시 영역의 크기가 증가함에 따라 증가한다.
제15도는 정보 처리 시스템(장치)(information handling system)(150)을 도시한 것으로, 이 시스템(150)의 컴퓨터 조립체(151)는 기판(153)내의 하나 또는 그 이상의 배선층, 예를 들어 버스(160)를 통하여 컴퓨터의 메모리 모듈(예를 들어 RAM)(154)과 통신하는 중앙 프로세서 모듈(152)을 구비한다. 컴퓨터(151)는 케이블(156)을 통해 컴퓨터(155)와 통신한다. 케이블용의 추가적인 접속부도 컴퓨터 주변 장비와의 I/O를 위해 제공될 수 있다. 또한, 컴퓨터(155)도 기판(158)내의 하나 또는 그 이상의 배선층[버스(161)]을 통하여 컴퓨터 메모리 모듈(159)과 통신하는 중앙 프로세서 모듈(157)을 구비한다. 각 컴퓨터의 하나의 모듈 또는 바람직하게는 양자의 모듈은 본 발명의 바람직한 땜납 볼 접속 또는 땜납 기둥 접속을 사용하여 기판에 접속된다.
제16도는 땜납 볼(18)(제4도)과 유사한 땜납 기둥(solder columns)(165)을 도시한 것으로서, 재료, 기하학적 구조, 배치방법, 모듈과의 리플로우 접합, 및 기판과의 리플로우 접속에 관한 이전의 설명이 적용가능하다. 이들 땜납 기둥은 거의 반원형의 단부를 가지며, 이들의 길이는 직경보다 1배 내지 20배 긴 것이 바람직하다. 피로는 땜납 기둥을 더 길게 만들면 감소하지만, 땜납 기둥이 길어지면 모듈의 프로파일(module profiles)이 증가하는 문제, 납의 냉각이 감소하는 문제 및 취급의 문제가 발생하는데, 이 문제들은 열피로 파손(thermal fatique failure)을 확실하게 방지하는데 필요한 길이 이상으로 초과하는 길이에 대해 작용한다. 이 응용예에 있어서, 땜납 볼의 용어에는 반구형 단부를 갖는 땜납 기둥도 포함된다. 땜납 기둥을 모듈에 접합시키기 위해서, 땜납 기둥은 가열 리플로우되면서 모듈의 하측면(즉, 반전된 위치)에 부착될 수도 있다. 그 결과, 땜납 기둥은 접점상에 근접하게 센터링되고 매우 정확히 수직으로 정렬된다.
제17도에서, 기둥(171)은 예를 들면 압출된 땜납 와이어(extruded solder wire)를 절단하는 것에 의하여 형성된 사각형 단부를 갖는다. 진공 다이(vacuum die)(172)는 땜납 볼 또는 땜납 기둥과 끼워맞추지는 요홈(recesses)을 갖는 평탄한 표면(flat face)(173)을 구비한다. 이 요홈은 통로(176)를 통해 진공조(vacuum reservoir)(175)와 연통한다. 이 통로(176)는 땜납 기둥이 진공조(175)내로 진입하는 것을 확실하게 방지함과 아울러 끼이는 것도 방지하도록 땜납 볼 또는 땜납 기둥보다 상당히 작다. 제17도 또는 반전된 위치에 도시되어 있는 바와 같이, 진공 다이는 볼 또는 기둥을 기판의 접점상에 위치결정하는데 사용된다. 원형 단부 또는 사각형 단부 중 어느 한 단부를 갖는 땜납 기둥은 제16도에 도시한 바와 같은 반전된 위치에서 또는 바람직하게는 진공 다이를 사용하여 리플로우중에 기둥을 수직으로 지지하는 것에 의하여 리플로우 접합될 수도 있다. 리플로우중에 진공을 차단하거나 역으로 하여, 땜납 기둥에 땜납 접점위에 안착될 수 있도록 할 수 있다.
원형 또는 사각형 땜납 기둥이 기판(178)의 접점과의 리플로우 접합중에 소정의 위치에 유지될 때, 땜납 기둥은 현가(hanging)에 의해 형성된 접합부(제16도)처럼 접점상에 센터링되지도 않고 수직으로 정렬되거나 수직으로 위치되지도 않는다. 제18도에 도시한 바와 같이, 모듈 기판이 다른 기판(181)과 접속될 때, 접합부는 대칭적으로 되지 않는다. 제19도에 도시한 바와 같이, 본 발명의 동시적인 리플로우가 적용되면, 접합부는 훨씬 더 대칭적이고 훨씬 더 신뢰성있게 된다.
이상에서는 본 발명을 바람직한 실시예와 관련해서 기술하였지만, 당업자라면 본 발명의 정신 및 범주를 벗어나는 일없이 방법 및 구조체의 세부 사항에 있어서 여러 가지 변형이 이루어질 수 있음을 이해하여야 한다.

Claims (48)

  1. 상호접속 조립체를 제조하는 방법에 있어서, ① 주 표면(major surface)상에 다수의 금속 접점의 거의 평면 패턴(approximately planer pattern of multiple, metal contacts)을 갖는 제1기판을 제조하는 단계와, ② 상기 제1기판의 각 접점상에 소정 용적의 제1접합 재료(volume of a first joining-material)를 부착하는 단계와, ③ 상기 제1기판과 하기 제2기판이 접속될 때 이들 기판 사이에 사전결정된 거리를 유지시키기 위해, 금속 볼의 평면(plane of metal balls)을 규정하도록 상기 제1기판의 각 접점상의 상기 제1접합 재료에 전도성 금속 볼(conductive metal-ball)을 접속하는 단계와, ④ 상기 제1기판의 접점의 패턴과 대체로 거울상(mirror image)을 이루는 다수의 금속 접점의 거의 평면 패턴을 갖는 주 표면을 구비한 제2기판을 제조하는 단계와, ⑤ 상기 금속 볼과 상기 제2기판의 각 접점 사이를 위치결정하기 위한 소정 용적의 제2접합 재료(volume of a second joining-material)를 부착하는 단계와, ⑥ 상기 접점의 패턴들이 평행하고, 상기 거울상의 접점쌍들이 대향하여 거의 정렬되며, 또 각 용적의 제2접합 재료가 상기 금속 볼 및 상기 제2기판의 각 접점과 거의 접촉한 상태로 상호접속시키도록 상기 제1 및 제2기판을 위치결정하는 단계와, ⑦ 상기 제1 및 제2기판을 위치결정하는 동안, 상기 제1 및 제2기판간의 사전결정된 분리를 제공하기 위해 상기 금속 볼이 고체 상태로 유지되는 온도에서 상기 제1 및 제2접합 재료를 동시에 용해시켜서, 상기 용해된 접합 재료의 표면 장력(surface tension)에 의해 상기 거의 정렬된 접점쌍 사이의 위치로 상기 금속 볼의 평면내에서 소정 방향으로 상기 금속 볼을 이동시키는 단계와, ⑧ 상기 제1 및 제2기판을 상기 제1 및 제2접합 재료의 융점 미만으로 냉각하여, 상기 접점쌍 사이에 전기적 상호접속부를 형성하는 단계를 포함하는 상호접속 조립체의 제조방법.
  2. 제1항에 있어서, 상기 용적의 제1접합 재료에 상기 금속 볼을 접속하는 단계는, 상기 각 용적의 제1접합 재료상에 상기 금속 볼을 위치결정하는 단계와, 상기 제1기판을 가열하여, 상기 금속 볼을 용해시키는 일 없이 상기 제1접합 재료를 용해시키는 것에 의하여 상기 제1기판의 접점에 상기 금속 볼을 접속하는 단계와, 상호접속을 위해 상기 제1 및 제2기판을 위치결정하는 단계 전에, 상기 제1기판을 냉각하여, 상기 금속 볼과 상기 제1기판의 접점 사이에 기계적 접합부(mechanical joint)를 형성하는 단계를 포함하는 상호접속 조립체의 제조방법.
  3. 제1항에 있어서, 상기 용적의 제1접합 재료에 상기 금속 볼을 접속하는 단계는, 상기 각 용적의 제1접합 재료상에 상기 금속 볼을 위치결정하는 단계와, 상기 제1기판을 가열하여, 상기 금속 볼의 형상을 변화시키지 않고 상기 제1기판의 접점에 상기 금속 볼을 접속하는 단계와, 상호접속을 위해 상기 제1 및 제2기판을 위치결정하는 단계 전에, 상기 제1기판을 냉각하여, 상기 금속 볼과 상기 제1기판의 접점 사이에 기계적 접합부를 형성하는 단계를 포함하는 상호접속 조립체의 제조방법.
  4. 제3항에 있어서, 상기 금속 볼과 상기 제1접합 재료 사이에서 이동하여 상기 제1접합 재료의 융점을 증가시킬 수 있는 금속 요소(metal element)가 있으며, 상기 제1기판의 가열단계중에, 상기 제1기판은 상기 금속 볼과 상기 제1접합 재료 사이에서 금속 요소의 이동을 최소화하여 상기 제1접합 재료의 융점의 상승을 최소화시키도록 최소 온도로 최소 시간 동안 가열되는 상호접속 조립체의 제조방법.
  5. 제4항에 있어서, 상기 제1 및 제2기판이 위치결정되는 동안 이들 기판을 가열하는 단계중에 상기 제1 및 제2접합 재료가 동시에 용해되도록, 상기 금속 볼과 상기 제1접합 재료 사이에서의 상기 금속 요소의 이동을 보상하기 위해 상기 제1 및 제2접합 재료로서 상이한 접합 재료를 선택하는 단계를 더 포함하는 상호접속 조립체의 제조방법.
  6. 상호접속 조립체를 형성하는 방법에 있어서, ① 다수의 금속 접점의 어레이(array of multiple, metal contacts)를 갖는 배선층(wiring layer)을 주 표면상에 구비한 제1기판을 제조하는 단계와, ② 상기 제1기판의 접점과 거의 거울상을 이루고 그리고 상기 제1기판의 접점과 거의 동일한 크기인 다수의 금속 접점의 어레이를 갖는 배선층을 주 표면상에 구비한 제2기판을 제조하는 단계와, ③ 상기 접점의 거울상 어레이들이 대향하도록 상기 기판들을 위치결정하여, 대향하는 접점쌍을 규정하는 단계와, ④ 상기 대향하는 접점쌍 사이에 전도성 금속 볼을 위치결정하는 단계와, ⑤ 상기 금속 볼과 상기 각각의 접점쌍 사이에 접합 재료를 접속하여, 상기 금속 볼을 통해 상기 접점쌍을 전기적 및 기계적으로 상호 접속하는 단계를 포함하는 상호접속 조립체의 형성방법.
  7. 상호접속 조립체를 제작하는 방법에 있어서, ① 다수의 금속 접점의 어레이를 갖는 배선층을 주 표면상에 구비한 제1기판을 제조하는 단계와, ② 상기 제1기판의 접점과 거의 거울상을 이루고 그리고 상기 제1기판의 접점보다 크기가 큰 다수의 금속 접점의 어레이를 갖는 배선층을 주 표면상에 구비한 제2기판을 제조하는 단계와, ③ 상기 접점의 거울상 어레이들이 대향하도록 상기 기판들을 위치결정하여, 대향하는 접점쌍을 규정하는 단계와, ④ 상기 대향하는 접점쌍 사이에 전도성 금속 볼을 위치결정하는 단계와, ⑤ 상기 금속 볼과 상기 제1기판의 각 접점 사이에 소정 용적의 접합 재료를 접속하는 단계와, ⑥ 상기 금속 볼과 상기 제2기판의 각 접점 사이에 보다 작은 용적의 접합 재료를 접속하여, 상기 접점쌍을 전기적 및 기계적으로 상호 접속하는 단계를 포함하는 상호접속 조립체의 제작방법.
  8. 상호접속 구조체를 제조하는 방법에 있어서, ① 주 표면상에 다수의 금속 접점의 거의 평면 매트릭스(approximately planer matrix of multiple, metal contacts)를 갖는 제1강성 기판을 제조하는 단계와, ② 상기 제1강성 기판의 매트릭스의 각 접점상에 소정 용적의 접합 재료를 부착하는 단계와, ③ 상기 제1기판과 그 제1기판에 접속될 제2기판 사이에 사전결정된 거리를 유지시키기 위해, 금속 볼의 평면을 규정하도록 상기 제1기판의 각 접점상의 접합 재료에 전도성 금속 볼을 위치결정하는 단계와, ④ 상기 금속 볼의 형상의 변화를 방지하도록 상기 금속 볼을 용해시키지 않고 상기 소정 용적의 접합 재료를 용해시키는 단계와, ⑤ 상기 접합 재료를 냉각하여, 상기 금속 볼과 상기 제1기판의 접점 사이에 고체의 기계적 접합부(solid mechanical joint)를 형성하는 단계를 포함하는 상호접속 구조체의 제조방법.
  9. 상호접속 구조체를 제조하는 방법에 있어서, ① 회로 기판을 제조하는 단계와, ② 상기 회로 기판을 관통하는 하나 또는 그 이상의 구멍을 드릴링 가공하는 단계와, ③ 상기 관통 구멍의 내부를 전도성 금속으로 도금하는 단계와, ④ 상기 회로 기판의 주 표면상의 상기 구멍 둘레에 전도성 금속의 랜드(lands)를 형성하는 단계와, ⑤ 상기 랜드보다 크고 또한 4개의 접점이 각각의 랜드를 둘러싸는 사각형을 규정하도록 위치된 다수의 원형 전도성 금속 접점의 직사각형 어레이 또는 그리드(rectangular array or grid of multiple, circular, conductive, metal contacts)를 형성하는 단계와, ⑥ 상기 각각의 랜드와 둘러싼 접점 중 하나 사이에서 상기 사각형과 관련하여 대각선 방향으로 상기 접점 중 하나로 연장되는 도체(conductor)를 형성하는 단계를 포함하는 상호접속 구조체의 제조방법.
  10. 제9항에 있어서, 상기 접점상에 접합 재료를 부착하는 단계를 더 포함하는 상호접속 구조체의 제조방법.
  11. 제10항에 있어서, 상기 접합 재료의 융점보다 실질적으로 높은 융점을 갖는 금속 볼을 상기 접합 재료에 접속하는 단계를 더 포함하는 상호접속 구조체의 제조방법.
  12. 제11항에 있어서, 상기 접합 재료를 가열하여 용해시켜, 상기 금속 볼을 상기 접점상에 리플로우 접속(reflow connect)한 다음에, 상기 접합 재료를 냉각하여 응고시키는 단계를 더 포함하는 상호접속 구조체의 제조방법.
  13. 상호접속 조립체를 제조하는 방법에 있어서, ⓐ 다수의 배선층(multitube of wiring layers)을 갖는 회로 기판을 제조하는 단계와, ⓑ 상기 기판의 주 표면상의 배선층내에 원형 구리 랜드(circular copper land)를 형성하는 단계와, ⓒ 상기 랜드내에서 상기 기판을 관통하여 연장되는 구멍을 형성하는 단계와, ⓓ 상기 구멍의 형성 후, 상기 랜드를 다른 배선층에 접속하도록 상기 구멍을 도금하기 위해 구리를 선택적으로 부착하는 단계와, ⓔ 상기 랜드보다 크며, 직경이 약 0.7mm이고, 중심끼리 약 1.25mm 이격되며, 또한 4개의 접점이 각 랜드를 둘러싸는 사각형을 규정하도록 배열된 원형 구리 접점의 직사각형 어레이 또는 그리드를 상기 주 표면상에 형성하는 단계와, ⓕ 상기 접점보다 좁고 그리고 상기 랜드보다 좁으며, 상기 접점에 의해 둘러싸인 각 랜드 사이에서 둘러싼 접점의 사각형과 관련하여 대각선 방향으로 연장되는 도체를 형성하는 단계와, ⓖ 땜납의 브리징(solder bridging)을 방지하도록 상기 도체와 랜드를 적어도 부분적으로 덮고 그리고 상기 접점 사이에서 연장되는 땜납 레지스트(solder resist)를 부착하는 단계와, ⓗ 상기 기판상의 어레이내의 각 접점상에 약 37/63%의 납/주석 땜납 합금을 함유한 접합 땜납 재료를 부착하는 단계와, ⓘ 유리/세라믹 입자와 유기 결합제로 이루어진 다수의 그린 시이트(multiple green sheets)를 형성하는 단계와, ⓙ 상기 그린 시이트를 관통하는 비아 구멍을 형성하는 단계와, ⓚ 상기 비아 구멍내에 및 상기 그린 시이트의 표면 중 한 표면위에 전도성 재료를 스크린 인쇄하여, 전도성 패턴을 형성하는 단계와, ⓛ 상기 그린 시이트를 함께 적층(stacking)시키는 단계와, ⓜ 상기 그린 시이트의 적층체를 오븐내에서 소결하여, 폭이 약 0.7mm이고, 약 1.25mm 이격되며, 또한 상기 기판의 접점 어레이에 대하여 대략 거울상으로 배치되는 구리 접점의 어레이를 주 표면상에 갖는 다층 세라믹 칩 캐리어(multi-layer ceramic chip carrier)를 형성하는 단계와, ⓝ 상기 칩 캐리어의 외측 주 표면상에 원형 접점의 어레이를 형성하는 단계와, ⓞ 땜납의 브리징을 방지하기 위해서 상기 접점 사이에 땜납 레지스트를 부착하는 단계와, ⓟ 상기 칩 캐리어상의 어레이내의 각 접점상에 약 37/63%의 납/주석 땜납 합금을 함유한 접합 땜납 재료를 부착하는 단계와, ⓠ 약 90/10%의 납/주석 땜납 합금으로 이루어지고 직경이 약 0.9mm인 볼을 상기 칩 캐리어의 어레이내의 각 접점상의 상기 접합 땜납과 접촉하도록 위치결정하여, 땜납 볼의 평면을 규정하는 단계와, ⓡ 상기 땜납 볼을 상기 칩 캐리어의 접점에 납땜하기 위하여 상기 땜납 볼을 용해시키지 않고 상기 칩 캐리어의 접점상에 부착된 상기 접합 땜납 재료를 리플로우 용해시키며, 또한 납이 상기 땜납 볼로부터 용해된 땜납으로 확산되는 것을 최소화하도록 확실한 기계적 접합부를 형성하는데 필요한 최소 온도와 시간을 사용하는 단계와, ⓢ 상기 칩 캐리어를 냉각하여, 상기 접합 납땜을 응고시키는 단계와, ⓣ 상기 땜납 볼이 상기 기판상의 접점 어레이에 부착된 상기 접합 땜납 재료와 대략 접촉하고, 각각의 땜납 볼이 한쌍의 접점 사이에 배치되도록, 상기 세라믹 칩 캐리어를 상기 회로 기판과 평행하게 위치결정하는 단계와, ⓤ 상기 기판을 위치결정하는 동안, 상기 칩 캐리어의 접점 및 상기 기판의 접점상에 부착된 땜납이 동시에 용해되고 또한 상기 땜납 볼이 고체 상태로 유지되는 온도까지 상기 기판을 가열하고, 상기 용해된 땜납의 표면 장력에 의해서 상기 접점쌍의 중심 사이의 중간 위치로 상기 땜납 볼의 평면내에서 소정 방향으로 상기 땜납 볼을 이동시켜, 상기 기판 사이에 대칭적인 접속을 형성하는 단계와, ⓥ 상기 기판을 상기 땜납 재료의 융점 미만으로 냉각하여, 상기 땜납 재료를 응고시키는 단계를 포함하는 상호접속 조립체의 제조방법.
  14. 제13항에 있어서, 상기 기판상의 각 접점은 상기 땜납 레지스트 위에 매우 얇은 연장부를 구비하고, 상기 땜납은, 웨이브 솔더링(wave slodering)에 의해서, 상기 연장부를 구비하는 상기 기판의 접점상에 부착되며, 상기 구멍은 드릴링 가공에 의해서 상기 기판내에 형성되고 그리고 펀칭(punching)에 의해서 상기 그린 시이트내에 형성되고, 또한, 상기 제조방법은, 상기 땜납 볼을 위치결정하기 전에 상기 칩 캐리어상의 부착된 접합 땜납 재료를 리플로우(reflow)시키는 단계와, 상기 칩 캐리어상의 땜납 볼을 위치결정하기 전에 상기 칩 캐리어의 접합 땜납 재료를 평탄화시키는 단계와, 상기 칩 캐리어상의 땜납 볼을 위치결정하기 전에 상기 칩 캐리어의 평탄화된 접합 땜납 재료상에 점착성 플럭스를 부착하는 단계와, 상기 칩 캐리어를 상기 기판에 대해 위치결정하기 전에 상기 기판상의 부착된 땜납 재료를 리플로우시키는 단계와, 상기 칩 캐리어를 상기 기판에 대해 위치결정하기 전에 상기 기판상의 접합 땜납 재료를 평탄화시키는 단계와, 상기 칩 캐리어를 상기 기판에 대해 위치결정하기 전에 상기 땜납 볼을 상기 기판에 접합시키기 위해 플럭스(flux)를 도포하는 단계를 더 포함하는 상호접속 조립체의 제조방법.
  15. 상호접속 조립체에 있어서, ① 제1 및 제2상호접속 기판과, ② 상기 제1 및 제2기판을 상호접속시키기 위하여, 다수의 대향하는 접점쌍을 제공하도록 서로 거울상을 이루는 상기 기판상의 다수의 금속 접점의 평면 패턴과, ③ 상기 접점의 폭과 대략 동일한 볼 직경을 갖는 각 접점쌍용 전도성 금속 볼과, ④ 상기 제1상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제1접합 재료와 상기 제2상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제2접합 재료를 포함하며, 상기 제1 및 제2접합 재료의 융점은 상기 금속 볼의 융점보다 실질적으로 낮고, 상기 각 접점쌍의 상기 소정 용적의 제1 및 제2접합 재료는 상기 각 금속 볼의 거의 직경방향으로 대향하는 단부에 접속되며, 상기 제1 및 제2접합 재료의 최소 단면은 상기 금속 볼의 직경의 적어도 약 2/3의 최소 직경을 갖는 상호접속 조립체.
  16. 제15항에 있어서, 상기 금속 볼의 직경과 상기 접점의 폭은 약 0.6mm 내지 약 1.2mm이며, 상기 제1 및 제2접합 재료 용적의 단면의 최소 직경은 적어도 약 0.6mm인 상호접속 조립체.
  17. 제16항에 있어서, 상기 접점은 직경이 약 0.7mm인 원형이고, 상기 금속 볼의 직경은 약 0.9mm인 상호접속 조립체.
  18. 제17항에 있어서, 상기 금속 볼의 합금은 약 80% 내지 약 97%의 납을 포함하고, 그의 나머지 대부분은 주석인 상호접속 조립체.
  19. 제18항에 있어서, 상기 금속 볼의 합금은 약 90% 내지 약 95%의 납을 함유하는 상호접속 조립체.
  20. 제15항에 있어서, 상기 접점의 위치는, 상기 접점의 표면의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 교점(intersections)에 의해 규정되고, 상기 제1상호접속 기판은, 상기 접점이 배치되는 상기 기판의 주 표면상에 한 배선층을 갖는 다수의 배선층과, 상기 접점중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층 사이를 접속하는 다수의 전도성 비아와, 상기 접점보다 실질적으로 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아와 그 비아를 둘러싸는 4개의 접점중 하나를 접속하는 각 비아용 상기 표면 배선층의 도체를 더 구비하는 상호접속 조립체.
  21. 제20항에 있어서, 상기 접점을 포함하는 상기 표면 배선층은 상기 비아를 둘러싸는 랜드(lands)를 더 구비하고, 상기 도체는 상기 랜드로부터 상기 도체로 연장되며, 상기 비아의 관통 구멍은 그 내부에 상기 랜드와 상기 구조체의 다른 배선층을 전기적으로 접속하기에 충분한 두꺼운 구리층으로 도금되어 있는 상호접속 조립체.
  22. 제조된 상호접속 조립체에 있어서, ① 제1 및 제2상호접속 기판과, ② 상기 제1 및 제2기판을 상호접속시키기 위하여, 대향하는 접점쌍을 제공하도록 서로 거울상을 이루는 각 기판상의 다수의 금속 접점의 평면 패턴과, ③ 상기 접점의 폭과 대략 동일한 직경을 갖는 각 접점쌍용 전도성 금속 볼과, ④ 상기 제1상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제1접합 재료와 상기 제2상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제2접합 재료를 포함하며, 상기 제1 및 제2접합 재료의 융점은 상기 금속 볼의 융점보다 실질적으로 낮고, 상기 각 접점쌍의 상기 소정 용적의 제1 및 제2접합 재료는 상기 각 금속 볼의 거의 직경방향으로 대향하는 단부에 접속되며, 상기 제1 및 제2접합 재료의 융점은 대략 동일한 제조된 상호접속 조립체.
  23. 제22항에 있어서, 상기 금속 볼의 합금은 약 85% 내지 약 97%의 납을 포함하고, 그의 나머지 대부분은 주석이며, 상기 접합 재료는 약 37/63%의 납/주석 땜납 합금을 함유하는 제조된 상호접속 조립체.
  24. 제23항에 있어서, 상기 접합 재료는 약 65% 내지 약 75%의 주석을 함유하는 제조된 상호접속 조립체.
  25. 접점의 평면과의 상호접속을 위한 상호접속 구조체에 있어서, ① 기판과, ② 상기 기판을 접점의 거울상 패턴을 갖는 다른 기판과 상호접속시키기 위한 다수의 금속 접점의 평면 패턴과, ③ 상기 접점의 폭과 대략 동일한 직경을 가지며, 각 접점에서의 대향 단부 및 상기 다른 기판의 거울상 접점과의 접속을 위한 말단의 노출된 단부를 갖는 각 접점용 전도성 금속 볼과, ④ 상기 각 금속 볼의 대향 단부와 상기 금속 볼용 각 접점 사이에 접속되는 분리된 소정 용적의 접합 재료를 포함하며, 상기 접합 재료의 융점은 상기 금속 볼의 융점보다 실질적으로 낮고, 상기 접합 재료 용적의 최소 단면적은 상기 금속 볼의 직경의 적어도 2/3의 최소 직경을 갖는 상호접속 구조체.
  26. 제25항에 있어서, 상기 금속 볼의 직경과 상기 접점의 폭은 약 0.6mm 내지 약 1.2mm이고, 상기 각 접합 재료 용적의 단면의 최소 직경은 적어도 약 0.6mm인 상호접속 구조체.
  27. 제26항에 있어서, 상기 접점의 직경은 상기 금속 볼의 직경보다 약 15% 내지 약 30% 작은 상호접속 구조체.
  28. 제27항에 있어서, 상기 금속 볼의 직경은 약 0.9mm이고, 상기 접점의 폭은 약 0.7mm인 상호접속 구조체.
  29. 제25항에 있어서, 상기 금속 볼의 합금은 약 90% 내지 약 97%의 납을 함유하고, 그의 나머지 거의 전부는 주석인 상호접속 구조체.
  30. 제29항에 있어서, 상기 금속 볼의 합금은 약 95%의 납을 함유하는 상호접속 구조체.
  31. 제조된 상호접속 구조체에 있어서, ① 표면에 배선층을 갖는 다층 기판과, ② 상기 표면 배선층의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 그리드의 교점에 의해 규정된 위치에 있는 매트릭스 형태의 다수의 금속 접점(multiple of metal contacts in a matrix)과, ③ 상기 접점 중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층을 접속하는 다수의 전도성 비아와, ④ 상기 접점보다 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아와 그 비아를 둘러싸는 4개의 접점 중 하나를 접속하는 각 비아용 상기 표면 배선층의 도체를 포함하는 제조된 상호접속 구조체.
  32. 정보 처리 장치(information handling system)에 있어서, ① 네트워크(network)내에 접속된 하나 또는 그 이상의 중앙 처리 장치(central processing units)와, ② 버스(bus)를 통해 각각의 중앙 처리 장치와 통신하는 랜덤 억세스 메모리(random access memory)와, ③ 중앙 처리 장치 사이 및 컴퓨터 주변기기(computer peripherals)와 통신하기 위한 입력/출력 수단과, ④ 상기 하나 또는 그 이상의 중앙 처리 장치와 통신하며, 주 표면상에 직경이 약 0.6mm 내지 약 1.0mm인 원형 금속 접점의 평면 패턴을 갖는 회로 기판과, ⑤ 주 표면상에 다수의 금속 접점의 평면 패턴을 갖는 하나 또는 그 이상의 칩용 칩 캐리어(chip carrier)-상기 금속 접점의 평면 패턴은 상기 칩 캐리어와 상기 회로 기판간의 상호접속을 위한 대향하는 접점쌍을 제공하도록 상기 회로 기판상의 접점의 평면 패턴의 대략 거울상을 이루며, 상기 칩 캐리어의 접점은 그 폭이 약 0.5mm 내지 약 1.0mm임-와, ⑥ 직경이 약 0.6mm 내지 약 1.3mm인 각 접점쌍용 금속 볼과, ⑦ 상기 칩 캐리어의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제1접합 재료와 상기 회로 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제2접합 재료를 포함하며, 상기 제1 및 제2접합 재료의 융점은 상기 금속 볼의 융점보다 실질적으로 낮고, 상기 각 접점쌍의 상기 제1 및 제2접합 재료는 상기 각 금속 볼의 직경방향으로 대향하는 단부에 납땜되어 있는 정보 처리 장치.
  33. 제32항에 있어서, 상기 회로 기판은 다층화되어 있고, 상기 접점의 위치는, 상기 접점의 표면의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 교점에 의해 규정되며, 상기 회로 기판은, 상기 회로 기판의 접점이 배치되는 상기 표면상에 한 배선층을 갖는 다수의 배선층과, 상기 금속 볼과의 납땜을 위하여 상기 회로 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층 사이를 접속하는 다수의 도금된 관통 구멍과, 상기 비아용 납땜된 접속부의 땜납 용적의 최소 직경을 제어하기 위한 수단을 더 포함하며, 상기 제어 수단은, 상기 표면 배선층내에 있고, 또 상기 표면에서 각 비아의 단부에 접속되는 각 비아용 원형 비아 랜드 접점(circular via land contact)과, 상기 접점중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 비아의 접속부와 상기 표면 배선층을 위치결정하는 수단과, 상기 접점보다 실질적으로 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아 랜드와 그 비아 랜드를 둘러싸는 4개의 접점 중 하나 사이를 접속하는 각 비아용 상기 표면 배선층의 금속 도체와, 상기 랜드와 상기 도체위에 있고 상기 접점용 윈도우(window)를 제공하는 땜납 레지스트의 피복물(covering of solder resist)을 구비하는 정보 처리 장치.
  34. 정보 처리 장치(information handling apparatus)에 있어서, ① 네트워크내에 접속된 하나 또는 그 이상의 중앙 처리 장치와, ② 버스를 통해 각각의 중앙 처리 장치와 통신하는 랜덤 억세스 메모리와, ③ 컴퓨터 주변기기와 통신하기 위한 입력/출력 수단과, ④ 상기 하나 또는 그 이상의 중앙 처리 장치와 통신하며, 표면상에 배선층을 갖는 회로 기판과, ⑤ 상기 표면 배선층의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 그리드의 교점에 의해 규정된 위치에 있는 평면 매트릭스 패턴의 다수의 금속 접점과, ⑥ 상기 접점중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 회로 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층 사이를 접속하는 다수의 전도성 비아와, ⑦ 상기 접점보다 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아와 그 비아를 둘러싸는 4개의 접점중 하나 사이를 접속하는 각 비아용 상기 표면 배선층의 도체와, ⑧ 주 표면상에 다수의 금속 접점의 평면 패턴을 갖는 하나 또는 그 이상의 칩용 칩 캐리어-상기 금속 접점의 평면 패턴은 상기 칩 캐리어와 상기 회로 기판간의 상호접속을 위한 대향하는 접점쌍을 제공하도록 상기 회로 기판상의 접점의 평면 패턴의 거울상으로 되어 있음-와, ⑨ 상기 각 접점쌍용 금속 볼과, ⑩ 상기 칩 캐리어의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제1접합 재료와 상기 회로 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제2접합 재료를 포함하며, 상기 제1 및 제2접합 재료의 융점은 상기 금속 볼의 융점보다 실질적으로 낮고, 상기 각 접점쌍의 상기 제1 및 제2접합 재료는 상기 각 금속 볼의 직경방향으로 대향하는 단부에 납땜되어 있는 정보 처리 장치.
  35. 상호접속 장치에 있어서, ① 제1 및 제2상호접속 기판과, ② 상기 제1 및 제2기판을 상호접속시키기 위하여, 상기 각 기판상에 형성되며 그리고 대향하는 접점쌍을 제공하도록 서로 거울상을 이루는 각 기판상의 다수의 금속 접점의 평면 패턴과, ③ 상기 접점의 폭과 대략 동일한 직경을 가지며, 상기 접점의 평면에 수직한 종축을 갖도록 배치되어 있는 각 접점쌍용 전도성 금속 기둥(column of conductive metal)과, ④ 상기 제1상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제1접합 재료와 상기 제2상호접속 기판의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제2접합 재료를 포함하며, 상기 제1 및 제2접합 재료의 융점은 상기 금속 기둥의 융점보다 실질적으로 낮고, 상기 각 접점쌍의 상기 제1 및 제2접합 재료는 상기 각 금속 기둥의 대향 단부에 접속되는 상호접속 장치.
  36. 제35항에 있어서, 상기 접점의 위치는, 상기 접점의 표면의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 교점에 의해 규정되고, 상기 제1상호접속 기판은, 상기 접점이 배치되는 상기 제1상호접속 기판의 주 표면상에 한 배선층을 갖는 다수의 배선층과, 상기 접점 중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 제1상호접속 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층 사이를 접속하는 다수의 전도성 비아와, 상기 접점보다 실질적으로 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아와 그 비아를 둘러싸는 4개의 접점 중 하나 사이를 접속하는 각 비아용 상기 표면 배선층의 도체를 더 구비하는 상호접속 장치.
  37. 제36항에 있어서, 상기 접점을 포함하는 상기 표면 배선층은 상기 비아를 둘러싸는 랜드를 더 구비하고, 상기 도체는 상기 랜드로부터 상기 도체로 연장되며, 상기 비아의 관통 구멍은 그 내부에 상기 랜드와 상기 구조체의 다른 배선층 사이를 전기적으로 접속하기에 충분히 두꺼운 구리층으로 도금되어 있는 상호접속 장치.
  38. 제조된 상호접속 장치에 있어서, ① 기판과, ② 상기 기판을 거울상 접점을 갖는 다른 기판과 상호접속시키기 위한 다수의 금속 접점의 평면 패턴과, ③ 상기 접점의 폭과 대략 동일한 직경을 가지며, 상기 접점의 평면에 대략 수직하게 배치되어 있는 각 접점용 전도성 금속 기둥과, ④ 상기 각 접점과 그 접점용 각 금속 기둥 사이에 접속되며, 상기 금속 기둥의 융점보다 실질적으로 낮은 융점을 갖는 소정 용적의 접합 재료를 포함하는 제조된 상호접속 장치.
  39. 제38항에 있어서, 상기 금속 기둥의 합금은 약 80% 내지 약 97%의 납을 포함하고, 그의 나머지 거의 전부는 주석인 제조된 상호접속 장치.
  40. 제39항에 있어서, 상기 금속 기둥의 합금은 약 90% 내지 약 95%의 납을 함유하는 제조된 상호접속 장치.
  41. 상호접속 조립체를 제조하는 방법에 있어서, ① 주 표면상에 다수의 금속 접점의 거의 평면 패턴을 갖는 제1기판을 제조하는 단계와, ② 상기 제1기판의 각 접점상에 소정 용적의 제1접합 재료를 부착하는 단계와, ③ 상기 제1기판과 하기 제2기판이 접속될 때 이들 기판 사이에 사전결정된 거리를 유지시키기 위해, 상기 제1기판의 각 접점상의 상기 제1접합 재료에 전도성 금속 기둥을 접속하는 단계와, ④ 상기 제1기판의 접점 패턴과 거의 거울상을 이루는 다수의 금속 접점의 거의 평면 패턴을 갖는 주 표면을 구비한 제2기판을 제조하는 단계와, ⑤ 상기 금속 기둥과 상기 제2기판의 각 접점 사이를 위치결정하기 위한 소정 용적의 제2접합 재료를 부착하는 단계와, ⑥ 상기 접점 패턴들이 평행하고, 상기 거울상의 접점쌍들이 대향하여 거의 정렬되며, 또 각 용적의 제2접합 재료가 상기 금속 기둥의 각 단부 및 상기 제2기판의 각 접점과 거의 접촉한 상태로 상호접속시키도록 상기 제1 및 제2기판을 위치결정하는 단계와, ⑦ 상기 제1 및 제2기판을 위치결정하는 동안, 상기 제1 및 제2기판간의 사전결정된 분리를 제공하기 위해 상기 금속 기둥이 고체 상태로 유지되는 온도에서 상기 제1 및 제2접합 재료를 동시에 용해시켜서, 상기 용해된 접합 재료의 표면 장력에 의해 상기 접점의 대략 중심의 위치로 상기 금속 기둥의 단부를 이동시키는 단계와, ⑧ 상기 제1 및 제2기판을 상기 접합 재료의 융점 미만으로 냉각하여, 상기 접점쌍 사이에 전기적 상호접속부를 형성하는 단계를 포함하는 상호접속 조립체의 제조방법.
  42. 제41항에 있어서, 상기 용적의 제1접합 재료에 상기 금속 기둥을 접속하는 단계는, 상기 각 용적의 제1접합 재료상에 상기 금속 기둥을 위치결정하는 단계와, 상기 제1기판을 가열하여, 상기 금속 기둥을 용해시키는 일 없이 상기 제1접합 재료를 용해시키는 것에 의하여 상기 제1기판의 접점에 상기 금속 기둥을 접속하는 단계와, 상호접속을 위해 상기 제1 및 제2기판을 위치결정하는 단계 전에, 상기 제1기판을 냉각하여, 상기 금속 기둥과 상기 제1기판의 접점 사이에 기계적 접합부를 형성하는 단계를 포함하는 상호접속 조립체의 제조방법.
  43. 제42항에 있어서, 상기 금속 기둥과 상기 제1접합 재료 사이에서 이동하여 상기 제1접합 재료의 융점을 증가시킬 수 있는 금속 요소가 있으며, 상기 제1기판의 가열단계중에, 상기 제1기판은 상기 금속 기둥과 상기 제1접합 재료 사이에서 금속 요소의 이동을 최소화하여 상기 제1접합 재료의 융점의 상승을 최소화시키도록 최소 온도로 최소 시간 동안 가열되는 상호접속 조립체의 제조방법.
  44. 제43항에 있어서, 상기 제1 및 제2기판이 위치결정되는 동안 이들 기판을 가열하는 단계중에 상기 제1 및 제2접합 재료가 동시에 용해되도록, 상기 금속 기둥과 상기 제1접합 재료 사이에서의 상기 금속 요소의 이동을 보상하기 위해 상기 제1 및 제2접합 재료로서 상이한 접합 재료를 선택하는 단계를 더 포함하는 상호접속 조립체의 제조방법.
  45. 상호접속 구조체를 제조하는 방법에 있어서, ① 주 표면상에 다수의 금속 접점의 거의 평면 매트릭스를 갖는 제1강성 기판을 제조하는 단계와, ② 상기 제1강성 기판의 매트릭스의 각 접점상에 소정 용적의 접합 재료를 부착하는 단계와, ③ 상기 제1기판과 그 제1기판에 접속될 제2기판 사이에 사전결정된 거리를 유지시키기 위해, 상기 제1기판의 각 접점상의 상기 접합 재료에 전도성 금속 기둥을 위치결정하는 단계와, ④ 상기 금속 기둥의 형상의 변화를 방지하도록 상기 금속 기둥을 용해시키지 않고 상기 용적의 접합 재료를 용해시키는 단계와, ⑤ 상기 접합 재료를 냉각하여, 상기 금속 기둥과 상기 제1기판의 접점 사이에 고체의 기계적 접합부를 형성하는 단계를 포함하는 상호접속 구조체의 제조방법.
  46. 상호접속 구조체에 있어서, ① 접점의 제1평면 영역 어레이를 갖는 제1기판 및 접점의 제2평면 영역 어레이를 갖는 제2기판-상기 접점의 제2영역 어레이는 상기 접점의 제1영역 어레이의 위치와 대응하는 상기 접점의 제1영역 어레이의 평면에 대해 대략 평행함-과, ② 대응하는 접점쌍 사이에 연장되는 땜납을 포함하며, 상기 땜납은, 상기 접점의 평면에 대해 평행하고 또한 폭이 상기 각 접점쌍중 어느 것보다 좁은 제1 및 제2단면과, 상기 접점의 평면에 대해 평행하고, 상기 제1단면과 상기 제2단면 사이에 있으며, 또한 폭이 상기 각 접점쌍 중 어느 것의 폭보다 넓은 제3단면을 구비하는 상호접속 구조체.
  47. 제46항에 있어서, 상기 제1 및 제2단면의 땜납은 상기 제3단면의 땜납보다 실질적으로 낮은 융점을 갖는 상호접속 구조체.
  48. 정보 처리 장치를 제조하는 방법에 있어서, ① 네트워크내에 접속된 하나 또는 그 이상의 중앙 처리 장치를 제공하는 단계와, ② 버스를 통해 각각의 중앙 처리 장치와 통신하는 랜덤 억세스 메모리를 제공하는 단계와, ③ 상기 버스와 컴퓨터 주변기기간의 통신을 위한 입력/출력 수단을 제공하는 단계와, ④ 표면상에 배선층을 갖는 다층 회로 기판을 제공하는 단계와, ⑤ 상기 표면 배선층의 평면에서 각각 2개의 수직한 방향으로 다수의 대략 균등하게 이격된 평행한 라인의 그리드의 교점에 의해 규정된 위치에 있는 평면 매트릭스 패턴의 다수의 금속 접점을 형성하는 단계와, ⑥ 상기 접점중 4개의 접점에 의해 규정된 사각형의 대략 중심에서 상기 회로 기판의 하나 또는 그 이상의 다른 배선층과 상기 표면 배선층 사이를 접속하는 다수의 전도성 비아를 형성하는 단계와, ⑦ 상기 접점보다 좁으며 그리고 상기 사각형의 대각선 방향으로 연장되어 상기 비아와 그 비아를 둘러싸는 4개의 접점중 하나 사이를 접속하는 각 비아용 상기 표면 배선층의 도체를 형성하는 단계와, ⑧ 주 표면상에 다수의 금속 접점의 평면 패턴을 갖는 하나 또는 그 이상의 칩용 칩 캐리어를 제공하는 단계-상기 다수의 금속 접점의 평면 패턴은 상기 칩 캐리어와 상기 회로 기판간의 상호접속을 위한 대향하는 접점쌍을 제공하도록 상기 회로 기판상의 접점의 평면 패턴의 거울상으로 되어 있음-와, ⑨ 상기 각 접점쌍용 금속 볼을 제공하는 단계와, ⑩ 상기 칩 캐리어의 각 접점에 접속되는 각 접점쌍용의 소정 용적의 제1접합 재료와 상기 회로 기판의 각 접점에 접속되는 각 접점쌍용 소정 용적의 제2접합 재료를 제공하는 단계-상기 제1 및 제2접합 재료의 융점은 상기 금속 볼의 융점보다 실질적으로 낮고, 상기 각 접점쌍의 상기 제1 및 제2접합 재료는 상기 각 금속 볼의 직경방향으로 대향하는 단부에 납땜됨-와, ⑪ 상기 중앙 처리 장치와 통신하도록 상기 다층 회로 기판을 접속하는 단계를 포함하는 정보 처리 장치의 제조방법.
KR1019940026699A 1993-10-28 1994-10-19 상호접속 구조체 및 그의 제조방법과 정보 처리 장치 KR0167808B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/144,981 1993-10-28
US08/144,981 US5591941A (en) 1993-10-28 1993-10-28 Solder ball interconnected assembly
US08/144,981 1993-10-28

Publications (2)

Publication Number Publication Date
KR950013337A KR950013337A (ko) 1995-05-17
KR0167808B1 true KR0167808B1 (ko) 1999-04-15

Family

ID=22511057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026699A KR0167808B1 (ko) 1993-10-28 1994-10-19 상호접속 구조체 및 그의 제조방법과 정보 처리 장치

Country Status (9)

Country Link
US (3) US5591941A (ko)
EP (4) EP0650795B1 (ko)
JP (1) JP2500109B2 (ko)
KR (1) KR0167808B1 (ko)
AT (2) ATE283136T1 (ko)
BR (1) BR9404248A (ko)
CA (1) CA2134019C (ko)
DE (2) DE69434160T2 (ko)
TW (1) TW261556B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642229B1 (ko) * 1999-03-24 2006-11-02 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 반도체 장치의 실장 구조물

Families Citing this family (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
GB9510085D0 (en) * 1995-05-18 1995-07-12 Sherritt Inc A connective medium and a process for connecting electronic devices to circuit boards
TW267265B (en) * 1995-06-12 1996-01-01 Connector Systems Tech Nv Low cross talk and impedance controlled electrical connector
JPH11514300A (ja) 1995-10-06 1999-12-07 ブラウン ユニバーシティ リサーチ ファウンデーション はんだ付けの方法及び配合物
JPH09134934A (ja) * 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US6037065A (en) * 1995-12-19 2000-03-14 The Westaim Corporation Spheres useful in a detachable connective medium for ball grid array assemblies
US5875102A (en) * 1995-12-20 1999-02-23 Intel Corporation Eclipse via in pad structure
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
US5686318A (en) * 1995-12-22 1997-11-11 Micron Technology, Inc. Method of forming a die-to-insert permanent connection
US6404063B2 (en) 1995-12-22 2002-06-11 Micron Technology, Inc. Die-to-insert permanent connection and method of forming
JP2842361B2 (ja) * 1996-02-28 1999-01-06 日本電気株式会社 半導体装置
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US6558979B2 (en) * 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
US5729438A (en) * 1996-06-07 1998-03-17 Motorola, Inc. Discrete component pad array carrier
US6093035A (en) * 1996-06-28 2000-07-25 Berg Technology, Inc. Contact for use in an electrical connector
US6024584A (en) * 1996-10-10 2000-02-15 Berg Technology, Inc. High density connector
US6395991B1 (en) * 1996-07-29 2002-05-28 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US6083768A (en) * 1996-09-06 2000-07-04 Micron Technology, Inc. Gravitationally-assisted control of spread of viscous material applied to semiconductor assembly components
US6043559A (en) * 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
SG71046A1 (en) * 1996-10-10 2000-03-21 Connector Systems Tech Nv High density connector and method of manufacture
DE19646476C2 (de) * 1996-11-11 2002-03-14 Fraunhofer Ges Forschung Verbindungsstruktur
US6139336A (en) * 1996-11-14 2000-10-31 Berg Technology, Inc. High density connector having a ball type of contact surface
US5897335A (en) * 1997-02-04 1999-04-27 Integrated Device Technology, Inc. Flip-chip bonding method
US6040618A (en) * 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JP3081559B2 (ja) * 1997-06-04 2000-08-28 ニッコー株式会社 ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置
US6043990A (en) * 1997-06-09 2000-03-28 Prototype Solutions Corporation Multiple board package employing solder balis and fabrication method and apparatus
US5796038A (en) * 1997-06-16 1998-08-18 Vlsi Technology, Inc. Technique to produce cavity-up HBGA packages
US5872400A (en) * 1997-06-25 1999-02-16 International Business Machines Corporation High melting point solder ball coated with a low melting point solder
US6059172A (en) * 1997-06-25 2000-05-09 International Business Machines Corporation Method for establishing electrical communication between a first object having a solder ball and a second object
US6120885A (en) 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
US6372624B1 (en) 1997-08-04 2002-04-16 Micron Technology, Inc. Method for fabricating solder bumps by wave soldering
US6107122A (en) * 1997-08-04 2000-08-22 Micron Technology, Inc. Direct die contact (DDC) semiconductor package
US5876219A (en) * 1997-08-29 1999-03-02 The Whitaker Corp. Board-to-board connector assembly
TW362342B (en) * 1997-10-27 1999-06-21 Sony Video Taiwan Co Ltd Method for combining e-mail network with pager
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
US6235996B1 (en) * 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6076726A (en) 1998-07-01 2000-06-20 International Business Machines Corporation Pad-on-via assembly technique
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
TW392975U (en) * 1998-09-29 2000-06-01 Hon Hai Prec Ind Co Ltd Electrical connector
US6595408B1 (en) * 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
US6268275B1 (en) * 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
FR2785449B1 (fr) * 1998-10-29 2002-11-29 Commissariat Energie Atomique Systeme d'assemblage de substrats a zones d'accrochage pourvues de cavites
US6307160B1 (en) * 1998-10-29 2001-10-23 Agilent Technologies, Inc. High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
GB2344550A (en) * 1998-12-09 2000-06-14 Ibm Pad design for electronic package
TW395604U (en) * 1998-12-18 2000-06-21 Hon Hai Prec Ind Co Ltd Electrical connector
US6252779B1 (en) 1999-01-25 2001-06-26 International Business Machines Corporation Ball grid array via structure
FR2789541B1 (fr) * 1999-02-05 2001-03-16 Novatec Sa Soc Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre
US6198634B1 (en) * 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
US6675469B1 (en) * 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US6853074B2 (en) * 1999-12-27 2005-02-08 Matsushita Electric Industrial Co., Ltd. Electronic part, an electronic part mounting element and a process for manufacturing such the articles
US6741778B1 (en) 2000-05-23 2004-05-25 International Business Machines Corporation Optical device with chip level precision alignment
US6800232B2 (en) * 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US6350669B1 (en) 2000-10-30 2002-02-26 Siliconware Precision Industries Co., Ltd. Method of bonding ball grid array package to circuit board without causing package collapse
JP2002153990A (ja) * 2000-11-21 2002-05-28 Senju Metal Ind Co Ltd はんだボール用合金
US6833615B2 (en) * 2000-12-29 2004-12-21 Intel Corporation Via-in-pad with off-center geometry
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
US6377475B1 (en) 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
US6475558B2 (en) 2001-02-26 2002-11-05 Volvo Trucks North America, Inc. Vehicle electrical ground and process
US6574861B1 (en) 2001-04-11 2003-06-10 Applied Micro Circuits Corporation System and method for solder ball rework
US6762487B2 (en) 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
US20030040166A1 (en) * 2001-05-25 2003-02-27 Mark Moshayedi Apparatus and method for stacking integrated circuits
US20030067082A1 (en) * 2001-05-25 2003-04-10 Mark Moshayedi Apparatus and methods for stacking integrated circuit devices with interconnected stacking structure
US6979896B2 (en) * 2001-10-30 2005-12-27 Intel Corporation Power gridding scheme
TW519310U (en) * 2001-12-18 2003-01-21 Via Tech Inc Electric connection apparatus
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
US6739879B2 (en) * 2002-07-03 2004-05-25 Intel Corporation Ball grid array circuit board jumper
US6817094B2 (en) * 2002-11-13 2004-11-16 Ted Ju Method of making an electrical connector
US8403203B2 (en) * 2002-12-10 2013-03-26 Neonoda Inc. Component bonding using a capillary effect
US6906598B2 (en) * 2002-12-31 2005-06-14 Mcnc Three dimensional multimode and optical coupling devices
TW200414858A (en) * 2003-01-15 2004-08-01 Senju Metal Industry Co Apparatus and method for aligning and attaching solder columns to a substrate
US6980015B2 (en) * 2003-06-17 2005-12-27 Agilent Technologies, Inc. Back side probing method and assembly
TWI220304B (en) * 2003-06-20 2004-08-11 Advanced Semiconductor Eng Flip-chip package substrate and flip-chip bonding process thereof
JP2005026364A (ja) * 2003-06-30 2005-01-27 Sanyo Electric Co Ltd 混成集積回路
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US7297003B2 (en) * 2003-07-16 2007-11-20 Gryphics, Inc. Fine pitch electrical interconnect assembly
JP2007535094A (ja) * 2003-07-16 2007-11-29 グリフィクス インコーポレーティッド 連動接触システムを備えた電気相互接続アセンブリ
US7537461B2 (en) * 2003-07-16 2009-05-26 Gryphics, Inc. Fine pitch electrical interconnect assembly
US20050045697A1 (en) 2003-08-26 2005-03-03 Lacap Efren M. Wafer-level chip scale package
US7416106B1 (en) * 2003-09-29 2008-08-26 Emc Corporation Techniques for creating optimized pad geometries for soldering
US7326859B2 (en) 2003-12-16 2008-02-05 Intel Corporation Printed circuit boards having pads for solder balls and methods for the implementation thereof
US7005742B2 (en) * 2004-02-05 2006-02-28 Texas Instruments Incorporated Socket grid array
US6845279B1 (en) 2004-02-06 2005-01-18 Integrated Technologies, Inc. Error proofing system for portable tools
JP2005244035A (ja) * 2004-02-27 2005-09-08 Renesas Technology Corp 半導体装置の実装方法、並びに半導体装置
US7095105B2 (en) * 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
US20060000641A1 (en) * 2004-06-30 2006-01-05 Salama Islam A Laser metallization for ceramic device
JP4625674B2 (ja) * 2004-10-15 2011-02-02 株式会社東芝 プリント配線基板及びこの基板を搭載する情報処理装置
US7523852B2 (en) * 2004-12-05 2009-04-28 International Business Machines Corporation Solder interconnect structure and method using injection molded solder
JPWO2006064863A1 (ja) * 2004-12-17 2008-06-12 イビデン株式会社 プリント配線板
TWI275332B (en) * 2005-04-26 2007-03-01 Phoenix Prec Technology Corp Method for fabricating interlayer conducting structure of circuit board
US7422448B2 (en) * 2005-07-28 2008-09-09 Delphi Technologies, Inc. Surface mount connector
US20070090170A1 (en) * 2005-10-20 2007-04-26 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having a plurality of solder connection sites thereon
US20070108619A1 (en) * 2005-11-15 2007-05-17 Hsu Jun C Bonding pad with high bonding strength to solder ball and bump
US20070117268A1 (en) * 2005-11-23 2007-05-24 Baker Hughes, Inc. Ball grid attachment
US7545042B2 (en) * 2005-12-22 2009-06-09 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
WO2007109608A2 (en) 2006-03-20 2007-09-27 Gryphics, Inc. Composite contact for fine pitch electrical interconnect assembly
US7344318B2 (en) * 2006-03-22 2008-03-18 Intel Corporation Optical interconnect with passive optical alignment
JP2007287712A (ja) * 2006-04-12 2007-11-01 Oki Electric Ind Co Ltd 半導体装置、半導体装置の実装構造、及びそれらの製造方法
US20080099890A1 (en) * 2006-10-30 2008-05-01 Powertech Technology Inc. Ball grid array package structure
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
US7985672B2 (en) * 2007-11-28 2011-07-26 Freescale Semiconductor, Inc. Solder ball attachment ring and method of use
FR2928491A1 (fr) * 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
US8173910B2 (en) * 2008-07-24 2012-05-08 GM Global Technology Operations LLC Printed circuit board ball grid array system having improved mechanical strength
US9289132B2 (en) * 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8886334B2 (en) * 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8372726B2 (en) * 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8366485B2 (en) 2009-03-19 2013-02-05 Fci Americas Technology Llc Electrical connector having ribbed ground plate
JP2011009335A (ja) * 2009-06-24 2011-01-13 Fujitsu Ltd 半田接合構造及びこれを用いた電子装置並びに半田接合方法
JP2011029287A (ja) * 2009-07-22 2011-02-10 Renesas Electronics Corp プリント配線基板、半導体装置及びプリント配線基板の製造方法
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US20110218756A1 (en) * 2009-10-01 2011-09-08 Mc10, Inc. Methods and apparatus for conformal sensing of force and/or acceleration at a person's head
US20120069528A1 (en) * 2010-09-17 2012-03-22 Irvine Sensors Corporation Method for Control of Solder Collapse in Stacked Microelectronic Structure
KR101712459B1 (ko) * 2010-11-29 2017-03-22 삼성전자 주식회사 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US20120161312A1 (en) * 2010-12-23 2012-06-28 Hossain Md Altaf Non-solder metal bumps to reduce package height
US20120241876A1 (en) * 2011-03-25 2012-09-27 Still Charles A System and method for improving frequency response
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
EP2624034A1 (en) 2012-01-31 2013-08-07 Fci Dismountable optical coupling device
US9801285B2 (en) * 2012-03-20 2017-10-24 Alpha Assembly Solutions Inc. Solder preforms and solder alloy assembly methods
USD727852S1 (en) 2012-04-13 2015-04-28 Fci Americas Technology Llc Ground shield for a right angle electrical connector
US9257778B2 (en) 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
US8944831B2 (en) 2012-04-13 2015-02-03 Fci Americas Technology Llc Electrical connector having ribbed ground plate with engagement members
USD727268S1 (en) 2012-04-13 2015-04-21 Fci Americas Technology Llc Vertical electrical connector
USD718253S1 (en) 2012-04-13 2014-11-25 Fci Americas Technology Llc Electrical cable connector
USD751507S1 (en) 2012-07-11 2016-03-15 Fci Americas Technology Llc Electrical connector
US9543703B2 (en) 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
USD745852S1 (en) 2013-01-25 2015-12-22 Fci Americas Technology Llc Electrical connector
USD720698S1 (en) 2013-03-15 2015-01-06 Fci Americas Technology Llc Electrical cable connector
US9723725B2 (en) * 2013-05-29 2017-08-01 Finisar Corporation Rigid-flexible circuit interconnects
US9398700B2 (en) * 2013-06-21 2016-07-19 Invensas Corporation Method of forming a reliable microelectronic assembly
US9768142B2 (en) 2013-07-17 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming bonding structures
JP5692314B2 (ja) * 2013-09-03 2015-04-01 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
US9355927B2 (en) * 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
WO2016038686A1 (ja) * 2014-09-09 2016-03-17 千住金属工業株式会社 Ｃｕカラム、Ｃｕ核カラム、はんだ継手およびシリコン貫通電極
US20170110392A1 (en) * 2015-10-15 2017-04-20 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same structure
US10157821B1 (en) * 2017-05-30 2018-12-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages
KR101996910B1 (ko) * 2017-10-25 2019-07-05 주식회사 코세스 반도체 디바이스의 제조 방법
CN111526673A (zh) * 2019-02-01 2020-08-11 泰拉丁公司 保持电路板的形状
CN111799358A (zh) * 2020-06-11 2020-10-20 淮安澳洋顺昌光电技术有限公司 一种具有Sn焊盘的LED芯片的制备方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3403438A (en) * 1964-12-02 1968-10-01 Corning Glass Works Process for joining transistor chip to printed circuit
US3401126A (en) * 1965-06-18 1968-09-10 Ibm Method of rendering noble metal conductive composition non-wettable by solder
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3518756A (en) * 1967-08-22 1970-07-07 Ibm Fabrication of multilevel ceramic,microelectronic structures
US3554877A (en) * 1968-02-07 1971-01-12 Us Army Method of making printed circuit assemblies
US3701076A (en) * 1969-12-18 1972-10-24 Bell Telephone Labor Inc Intercept connector having two diode mounting holes separated by a diode supporting recess
US3988405A (en) * 1971-04-07 1976-10-26 Smith Robert D Process for forming thin walled articles or thin sheets
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US4132341A (en) * 1977-01-31 1979-01-02 Zenith Radio Corporation Hybrid circuit connector assembly
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
JPS5724775U (ko) * 1980-07-17 1982-02-08
JPS58128749A (ja) * 1982-01-20 1983-08-01 ノ−ス・アメリカン・スペシヤリテイズ・コ−ポレイシヨン 電子的半組立部品用接続子
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS61271319A (ja) * 1985-05-24 1986-12-01 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
EP0248566A3 (en) * 1986-05-30 1990-01-31 AT&T Corp. Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
DE3684602D1 (de) * 1986-10-08 1992-04-30 Ibm Verfahren zum herstellen von loetkontakten fuer ein keramisches modul ohne steckerstifte.
US5159535A (en) * 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4788767A (en) * 1987-03-11 1988-12-06 International Business Machines Corporation Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5201451A (en) * 1987-03-11 1993-04-13 International Business Machines Corp. Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4845542A (en) * 1987-03-19 1989-07-04 Unisys Corporation Interconnect for layered integrated circuit assembly
US4831724A (en) * 1987-08-04 1989-05-23 Western Digital Corporation Apparatus and method for aligning surface mountable electronic components on printed circuit board pads
US5099090A (en) * 1988-05-11 1992-03-24 Ariel Electronics, Inc. Circuit writer
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
FR2647294B1 (fr) * 1989-05-18 1994-05-20 Applications Gles Electricite Me Procede de soudage de composants electriques sur un circuit conducteur imprime sur un substrat metallise isole
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
JP2827430B2 (ja) * 1990-04-02 1998-11-25 松下電器産業株式会社 多層プリント配線板の製造方法
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
JPH04127547A (ja) * 1990-09-19 1992-04-28 Nec Corp Ｌｓｉ実装構造体
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5154341A (en) * 1990-12-06 1992-10-13 Motorola Inc. Noncollapsing multisolder interconnection
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
DE4126913A1 (de) * 1991-08-14 1993-02-18 Siemens Ag Verfahren zum beloten und montieren von leiterplatten mit bauelementen
GB2263980B (en) * 1992-02-07 1996-04-10 Marconi Gec Ltd Apparatus and method for testing bare dies
GB9223008D0 (en) * 1992-11-03 1992-12-16 Smiths Industries Plc Electrical assemblies
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642229B1 (ko) * 1999-03-24 2006-11-02 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 반도체 장치의 실장 구조물

Also Published As

Publication number Publication date
TW261556B (ko) 1995-11-01
EP0650795B1 (en) 2003-01-15
BR9404248A (pt) 1995-06-27
KR950013337A (ko) 1995-05-17
ATE283136T1 (de) 2004-12-15
US6504105B1 (en) 2003-01-07
EP1002610A1 (en) 2000-05-24
CA2134019C (en) 1999-03-30
CA2134019A1 (en) 1995-04-29
DE69432010T2 (de) 2003-09-25
EP1008414A2 (en) 2000-06-14
EP1008414A3 (en) 2000-08-23
EP0650795A3 (en) 1996-01-10
DE69434160T2 (de) 2005-12-08
ATE231042T1 (de) 2003-02-15
JP2500109B2 (ja) 1996-05-29
DE69432010D1 (de) 2003-02-20
US5675889A (en) 1997-10-14
US5591941A (en) 1997-01-07
JPH07183652A (ja) 1995-07-21
EP1008414B1 (en) 2004-11-24
EP0650795A2 (en) 1995-05-03
EP1002611A1 (en) 2000-05-24
DE69434160D1 (de) 2004-12-30

Similar Documents

Publication Publication Date Title
KR0167808B1 (ko) 상호접속 구조체 및 그의 제조방법과 정보 처리 장치
US5261155A (en) Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5203075A (en) Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5994773A (en) Ball grid array semiconductor package
US5400948A (en) Circuit board for high pin count surface mount pin grid arrays
US5133495A (en) Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US6472735B2 (en) Three-dimensional memory stacking using anisotropic epoxy interconnections
US5872051A (en) Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5075965A (en) Low temperature controlled collapse chip attach process
US5615477A (en) Method for interconnecting a flip chip to a printed circuit substrate
US6740964B2 (en) Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
US6137062A (en) Ball grid array with recessed solder balls
KR101286379B1 (ko) 범프-온-리드 플립 칩 인터커넥션
EP0624053B1 (en) Mounting device and method of connecting miniaturized electronic components by bump connections
US7271028B1 (en) High density electronic interconnection
JPH098447A (ja) チップ実装回路カード構造
JP2008124459A (ja) ハンダペースト接続部を有する回路基板の製造方法
US11610827B2 (en) Package and printed circuit board attachment
US6596620B2 (en) BGA substrate via structure

Legal Events

Date Code Title Description
A201 Request for examination
E801 Decision on dismissal of amendment
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060901

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee