KR0164375B1 - 반도체 메모리 장치의 펄스 발생회로 - Google Patents

반도체 메모리 장치의 펄스 발생회로 Download PDF

Info

Publication number
KR0164375B1
KR0164375B1 KR1019950015393A KR19950015393A KR0164375B1 KR 0164375 B1 KR0164375 B1 KR 0164375B1 KR 1019950015393 A KR1019950015393 A KR 1019950015393A KR 19950015393 A KR19950015393 A KR 19950015393A KR 0164375 B1 KR0164375 B1 KR 0164375B1
Authority
KR
South Korea
Prior art keywords
input
pulse
signal
pulse generating
output
Prior art date
Application number
KR1019950015393A
Other languages
English (en)
Other versions
KR970003215A (ko
Inventor
차기원
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950015393A priority Critical patent/KR0164375B1/ko
Priority to US08/662,323 priority patent/US5723993A/en
Priority to JP8151403A priority patent/JP2947750B2/ja
Publication of KR970003215A publication Critical patent/KR970003215A/ko
Application granted granted Critical
Publication of KR0164375B1 publication Critical patent/KR0164375B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야:
본 발명은 반도체 메모리장치의 펄스발생회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
종래의 펄스발생회로에 있어서, 소정의 폭을 지닌 펄스신호를 얻기위해서는 상기 소정의 폭에 해당되는 시간동안 입력신호를 지연하기 위한 지연수단을 구비함과 동시에 상기 소정폭이상에 해당하는 정도의 입력신호가 입력되어야 했다. 그런데 상기 입력신호의 폭을 소정시간이상 전달하는 문제는 고속동작이 요구되는 현재의 반도체 메모리장치에서 상당히 힘든 사안이 되고 있다.
3. 발명의 해결방법의 요지:
본 발명에서는 펄스발생회로의 출력을 입력수단으로 피드백하므로써 입력신호의 폭이 최소한도로 주어지는 경우 원하는 폭을 지닌 펄스를 발생할 수 있게 되었다. 또, 스위칭 및 래치수단을 사용하여 입력수단의 입력을 소정시간 단속하는 가운데 최초 입력된 입력신호를 소정시간동안 저장하여 상기 펄스발생수단으로 공급함하므로써 원하는 폭을 지니는 펄스신호를 얻을 수 있게 되었다.
4. 발명의 중요한 용도:
상기 본 발명에 따른 펄스발생회로가 제공되므로써 고속동작하는 반도체 메모리장치에 있어서 매우 유용한 반도체 메모리장치의 펄스발생회로가 구현된다.

Description

반도체 메모리장치의 펄스발생회로
제1도는 종래기술에 따른 펄스발생회로의 블럭도.
제2도는 종래기술의 일실시예에 따른 펄스발생회로의 회로도.
제3도는 본 발명에 따른 펄스발생회로의 블럭도.
제4도는 본 발명의 일실시예에 따른 펄스발생회로의 회로도.
제5도는 제2도의 동작파형도.
제6도는 제4도의 동작파형도.
제7도는 본 발명의 다른 실시예에 따른 펄스발생회로의 블럭도.
제8도와 제9도와 제10도는 제7도에 따른 여러가지 실시예에 따른 펄스발생회로의 회로도.
본 발명은 반도체 메모리장치의 펄스발생회로에 관한 것으로, 특히 고속동작하는 반도체 메모리장치에 유리한 펄스발생회로에 관한 것이다.
반도체 메모리장치에 있어서 여러가지 목적에 따라 소망하는 폭을 가진 펄스신호가 많이 사용되고 있다. 이러한 펄스신호를 얻기 위하여 반도체 메모리장치내부에 펄스발생회로를 구비하는 것이 보편화되고 있다. 한편, 시스템의 동작주파수가 점점 고주파화됨에 따라 반도체 메모리장치는 고속동작이 요구된다. 예컨대, 종래에는 33메가헤르쯔 혹은 66메가헤르쯔이던 시스템의 주파수가 현재에는 100메가헤르쯔이상의 주파수로 고주파화되어 가고 있다. 이에 따라 칩내부에서 발생되는 신호들의 주기는 점점 더 줄어들고 있다. 그런데 상기 펄스신호의 폭은 전적으로 입력신호의 상태천이시의 소요시간으로 결정되었다. 결국 고속동작하는 반도체 메모리장치에서 상태천이시의 소요시간감소로 인하여 출력되는 펄스의 폭은 점점 더 줄어들게 되고 소망하는 폭을 가지는 펄스신호를 출력해내는 일은 상당히 어려운 사안으로 대두되고 있다.
제1도는 종래기술에 따른 펄스발생회로의 블럭도이고, 제2도는 상기 제1도의 일실시예에 따른 펄스발생회로의 회로도이다.
제1도를 참고하면, 입력단자 IN은 입력수단(100)의 입력단과 접속되고 상기 입력수단(100)의 출력단은 지연수단(110)의 입력단과 접속된다 상기 지연수단(110)의출력단 N2와 상기 입력수단(100)과 지연수단(110)사이의 노드 N1은 펄스발생수단(120)의 두입력단과 접속된다. 상기 펄스발생수단(120)의 출력단은 출력단자 OUT와 접속된다.
제2도를 참고하면, 제1도에 나타난 입력수단(100)은 인버터(11)로 구성된다. 지연수단(110)은 직렬접속된 인버터들(12∼18)로 구성된다. 또, 펄스발생수단(120)은 노드 N1과 상기 지연수단(110)의 출력단이 이입력되는 낸드게이트(19)로 구성된다.
제5도는 제2도의 동작파형도이다. 제1도와 제2도 및 제5도를 참조하여 종래기술에 따른 펄스발생회로의 동작이 설명된다. 설명의 편의상 상기 펄스발생회로를 구성하는 논리게이트(인버터 및 낸드게이트)를 통과하는 데 걸리는 시간은 1나노초라고 가정한다.
입력단자 IN에서 '하이'에서 '로우'로 천이되는 신호가 전달될때 출력단자 OUT에서는 소정의 폭을 가지는 펄스가 출력되는 데 그 과정은 다음과 같다. 즉, 입력신호가 '하이'인 초기상태에서 입력단자 IN과 노드 N1과 노드 N2 및 출력단자 OUT의 논리레벨은 각각 '하이', '로우', '하이' 및 '하이'이다. 이 상태에서 입력단자 IN이 '로우'로 천이하게 되면 입력수단(100)을 구성하는 인버터(11)을 통과하면서 1나노초후에 노드 N1은 '하이'로 반전된 신호가 출력된다. 이에 따라 노드 N2는 초기의 '하이'신호를 유지하게 되고 노드 N1에서의 '하이'신호는 상기 낸드게이트(19)에서 게이팅되어 출력단자 OUT로는 '로우'신호가 출력된다. 그런데 상기 노드 N2는 상기 지연수단(110)을 구성하는 직렬접속된 인버터들(12∼18)을 거치면서 상기 노드 N1보다 7나노초만큼 지연된 신호가 출력되어 '로우'상태가 된다. 이에 따라 출력단자 OUT에서는 '하이'신호가 출력된다. 즉, 제5도의 파형도에 나타난 바와 같이 입력신호보다 2나노초만큼 지연된후 폭이 7나노초인 네가티브펄스가 출력된다.
그런데 상기 제2도에 나타난 것과 같은 종래기술에 따른 펄스발생회로에 있어서, 출력되는 펄스신호의 폭은 입력단자 IN에서 전달되는 입력신호의 폭에 의해 결정된다. 즉, 입력단자 IN으로 전달되는 입력신호가 원하는 펄스폭보다 클 경우에는 원하는 폭을 지닌 펄스신호를 얻을 수 있다. 그러나 상술한 바와 같이 현재의 메모리장치가 고속동작을 요구함에 따라 입력신호들의 주기는 점점 더 짧아지므로 이러한 반도체 메모리장치에서 원하는 폭을 가지는 펄스신호를 얻기란 쉬운 일이 아니다.
따라서 본 발명의 목적은 고주파동작하는 반도체 메모리장치에서 원하는 폭을 가지는 펄스신호를 발생하는 펄스발생회로를 제공하는 데 있다.
본 발명의 다른 목적은 입력신호의 폭에 관계없이 소망하는 폭을 지니는 펄스발생회로를 제공하는 데 있다.
상기 본 발명의 목적들을 달성하기 위하여 본 발명에 따른 반도체 메모리장치의 펄스발생회로는,
입력신호와 상기 펄스발생회로의 출력단에서 피이드백되는 출력신호를 입력하여 게이팅 응답을 발생하는 입력회로와,
상기 입력회로의 출력인 제1노드의 신호를 소정의 제1시간동안 지연하여 출력하는 지연회로와,
상기 지연회로에서 출력되는 출력신호와 상기 제1노드의 신호를 게이팅하여 상기 제1시간에 해당하는 폭을 가지는 펄스를 상기 펄스발생회로의 출력단으로 출력하는 동시에 상기 입력회로에 인가하는 펄스발생부를 구비함을 특징으로 한다.
이하 첨부된 도면들을 사용하여 본 발명의 바람직한 실시예를 설명하겠다.
제3도는 본 발명에 따른 펄스발생회로의 블럭도이고, 제4도는 제3도에 따른 펄스발생회로의 상세회로도이다.
제3도를 참고하면, 입력단자 IN은 입력수단(200)의 입력단과 접속되고, 펄스발생수단의 출력인 OUT는 상기 입력수단의 또 다른 입력단과 접속된다. 상기 입력수단(200)의 출력단은 지연수단(210)의 입력단과 접속된다. 상기 지연수단(210)의 출력단과 상기 입력수단(200)의 출력단인 노드 N4은 펄스발생수단(220)의 두 입력단과 접속된다. 상기 펄스발생수단(220)의 출력단은 출력단자 OUT와 접속된다.
제4도를 참고하면, 제1도에 나타난 입력수단(200)은 낸드게이트(21)로 구성된다. 지연수단(210)은 직렬접속된 인버터들(22∼28)로 구성된다. 또, 펄스발생수단(220)은 노드 N1과 상기 지연수단(210)의 출력단이 이입력되는드게이트(29)로 구성되며, 당기술분야에 널리 알려져 있듯이 상기의 낸드게이트는 노아게이트 혹은 이외의 게이트들로 구성할 수 있다는 것을 밝혀둔다.
제6도는 제4도의 동작파형도이다. 제3도와 제4도 및 제6도를 참조하여 본 발명의 실시예에 따른 펄스발생회로의 동작이 설명된다.
입력신호 IN이 '하이'상태에서 펄스발생수단(220)를 구성하는 낸드게이트(29)의 이입력단자중 하나는 반드시 '로우'상태이며 이에 따라 출력단자 OUT로는 '하이'상태이다. 따라서 노드 N4의 레벨은 '로우'이며 노드 N5는 '하이'상태로 되어 있다. 입력신호 IN이 '하이'에서 '로우'로 천이하게 되면 노드 N4은 1나노초후에 '하이'로 천이한다. 이때 노드 N5는 '하이' 상태이므로 출력단자 OUT는 입력단자 IN이 '로우'로 천이한 뒤 2나노초후에 '로우'로 천이한다. 일단 출력노드 OUT가 '로우'상태로 천이하게 되면 입력단자 IN의 전달상태에 관계없이 상기 입력수단(200)의 출력은 항상 '하이'를 유지하게 된다. 따라서 입력단자 IN의 '로우'입력이 최소한 2나노초 이상이면 항상 원하는 폭(본 발명에서는 7나노초임. 이는 지연수단을 구성하는 인버터들의 갯수에 의해 조정가능함.)을 가지는 펄스신호를 얻을 수 있게 된다. 이상과 같은 과정은 제6도의 파형도에 잘 나타나 있다.
제7도는 본 발명의 다른 실시예에 따른 펄스발생회로의 블럭도이다.
제7도를 참조하면, 입력단자 IN은 입력수단(300)의 입력단과 접속되고 상기 입력수단(300)의 출력단은 지연수단(310)의 입력단 및 스위칭 및 래치수단(330)의 입력단과 접속된다. 상기 지연수단(310)의 출력단과 상기 스위칭 및 래치수단(330)의 출력단은 펄스발생수단(320)의 두 입력단과 접속된다. 상기 펄스발생수단(320)의 출력단은 출력단자 OUT와 접속되는 동시에 상기 스위칭 및 래치수단(330)으로 피드백되어 접속된다.
제8도와 제9도는 제7도에 나타낸 블럭도의 실시예들이다.
제8도를 참조하면, 입력수단(300)은 인버터(31)로 구성된다. 지연수단(310)은 직렬접속된 인버터들(32∼38)로 구성된다. 상기 지연수단(310)의 출력단은 펄스발생수단(320)을 구성하는 이입력 낸드게이트(39)의 일입력단에 접속된다. 상기 펄스발생수단(320)의 출력단은 출력단자 OUT와 접속되고 동시에 스위칭 및 래치수단(330)의 입력단에 접속된다. 상기 입력수단(300)의 출력단은 상기 스위칭 및 래치수단(330)의 일단자 N9와 접속되고 상기 스위칭 및 래치수단(330)의 타단자 N11은 상기 펄스발생수단을 구성하는 이입력 낸드게이트(39)의 이입력단에 접속된다. 상기 스위칭 및 래치수단(330)의 상세한 구성은 다음과 같다. 즉, 펄스발생수단(320)의 출력단은 상기 스위칭 및 래치수단(330)을 구성하는 인버터(41)의 입력단과 엔모오스 트랜지스터(42)의 게이트에 공통으로 접속된다. 상기 인버터(41)의 출력단은 피모오스 트랜지스터(43)의 게이트와 접속된다. 상기 엔모오스 트랜지스터(42)의 일단은 상기 피모오스 트랜지스터(43)의 일단과 접속되어 상기 입력수단(300)의 출력단과 접속된다. 상기 엔모오스 트랜지스터(42)의 타단은 피모오스 트랜지스터(43)의 타단과 접속되어 상기 펄스발생수단(320)을 구성하는 낸드게이트(39)의 이입력단에 접속된다. 상기 펄스발생수단(320)의 이입력단자 N11과 전원전압단자 VCC에 채널이 접속된 피모오스 트랜지스터(44)의 게이트에는 상기 펄스발생수단의 출력신호인 OUT가 접속된다.
이어서 제8도의 동작이 설명된다.
상기 제8도의 동작은 제4도와 거의 유사하다. 즉, 입력단자 IN이 '하이'에서 '로우'로 천이하여 출력단자 OUT가 '하이'에서 '로우'로 천이하게 되면 지연수단(310)의 지연시간동안 상기 스위칭 및 래치수단이 노드 N9의 입력을 차단하게 된다. 이러한 차단동작은 출력단자 OUT의 출력신호에 제어되는 전송게이트인 엔모오스 트랜지스터(42)와 피모오스 트랜지스터(43)이 담당하게 된다. 따라서 입력단자 IN이 '로우'에서 '하이'로 천이하게 되더라도 안정된 펄스를 발생할 수 있게 된다.
제9도는 제7도의 블럭도에 다른 펄스발생회로의 또 다른 실시예를 나타내는 회로도이다. 제9도가 제8도와 다른 점은 입력수단(400)의 출력단인 노드 N11과 펄스발생수단(420)을 구성하는 낸드게이트(59)의 일입력단자사이에 엔모오스 트랜지스터(60)과 피모오스 트랜지스터(61)로 이루어진 전송게이트가 존재하고 상기 펄스발생수단(420)의 이입력단자 N13에 래치외로가 존재하는 것이며 그 동작은 상기 제8도와 동일하다.
제10도는 본 발명에 따른 또 다른 실시예에 따른 펄스발생회로이며 입력수단(500), 지연수단(510), 펄스발생수단(520)으로 구성되어 있다. 입력수단(500)의 구성은 이입력낸드게이트(71)로 구성되었으며 각각의 입력노드에는 입력 IN과 펄스발생수단(520)의 출력단자인 OUT와 접속되었다. 지연수단(510)에서 인버터들(72, 73)이 직렬접속되고 상기 인버터(73)의 출력은 낸드게이트(74)에 일입력되고 상기 낸드게이트(74)의 타입력단은 상기 입력수단(500)의 출력단인 노드 N13과 접속된다. 상기 낸드게이트(74)의 출력단은 인버터(75)의 입력단과 접속되고 상기 인버터(75)의 출력 및 노드 N13을 이입력하는 낸드게이트(76)의 출력단에는 직렬접속된 인버터(77, 78)이 접속된다. 또 펄스발생수단(520)은 이입력낸드게이트(79)로 구성되어 있으며 각각의 입력에는 지연수단(510)의 출력단인 노드 N14와 입력수단(500)의 출력단인 노드 N13와 접속되었으며 그 출력은 출력단자 OUT와 접속된다.
상기의 구성을 지니는 본 발명의 다른 실시예에 따른 펄스발생회로의 동작은 상기 제8도 및 제9도의 동작과 아주 유사하다.
이상에서 설명한 바와 같이 본 발명의 동작에 따른 펄스발생회로가 구현되므로써 입력신호의 펄스폭에 관계없이 희망하는 폭을 지니는 펄스를 발생하게 되어 고주파동작에 아주 유리하게 된다.

Claims (6)

  1. 반도체 메모리장치의 펄스발생회로에 있어서, 입력신호와 상기 펄스발생회로의 출력단에서 피이드백되는 출력신호를 입력하여 게이팅 응답을 발생하는 입력회로와, 상기 입력회로의 출력인 제1노드의 신호를 소정의 제1시간동안 지연하여 출력하는 지연회로와, 상기 지연회로에서 출력되는 출력신호와 상기 제1노드의 신호를 게이팅하여 상기 제1시간에 해당하는 폭을 가지는 펄스를 상기 펄스발생회로의 출력단으로 출력하는 동시에 상기 입력회로에 인가하는 펄스발생부를 구비함을 특징으로 하는 반도체 메모리장치의 펄스발생회로.
  2. 제1항에 있어서, 상기 펄스발생부 및 입력회로가 각기 2입력 낸드게이트로 구성됨을 특징으로 하는 반도체 메모리장치의 펄스발생회로.
  3. 제1항에 있어서, 상기 펄스발생부 및 입력회로가 각기 2입력 노아게이트로 구성됨을 특징으로 하는 반도체 메모리장치의 펄스발생회로.
  4. 제1항에 있어서, 상기 지연회로가 홀수개의 인버터들로 구성되어 상기 제1노드의 신호가 가진 위상을 반전함을 특징으로 하는 반도체 메모리장치의 펄스발생회로.
  5. 소정의 폭을 지닌 펄스를 발생하기 위한 반도체 메모리장치의 펄스발생회로에 있어서, 소정의 입력신호를 입력하여 반전출력하는 입력수단과, 상기 입력수단에서 출력되는 신호를 소정시간 지연하기 위한 지연수단과, 일측입력단자로 상기 지연수단의 출력신호를 수신하고 타측입력단자로 래치신호를 수신하여 게이팅을 행함에 의해 소정의 폭을 가지는 펄스를 발생하는 펄스발생수단과, 상기 펄스발생수단의 출력에 응답하여 상기 입력수단에서 출력되는 신호를 소정시간 래치하고 출력하여 상기 펄스발생수단의 상기 타측입력단자로 상기 래치신호를 인가하는 스위칭 및 래치수단을 구비함을 특징으로 하는 반도체 메모리장치의 펄스발생회로.
  6. 제5에 있어서, 상기 스위칭 및 래치수단이 상기 입력수단의 출력단에 일단자가 접속되고 상기 펄스발생수단의 일입력단에 타단자가 접속되며 상기 펄스발생수단의 출력단신호에 의해 단속이 결정되는 전송게이트와, 상기 전송게이트의 출력단에 접속되어 상기 전송게이트의 출력을 소정시간 저장하기 위해 직렬접속된 인버터회로로 구성됨을 특징으로 하는 반도체 메모리장치의 펄스발생회로.
KR1019950015393A 1995-06-12 1995-06-12 반도체 메모리 장치의 펄스 발생회로 KR0164375B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950015393A KR0164375B1 (ko) 1995-06-12 1995-06-12 반도체 메모리 장치의 펄스 발생회로
US08/662,323 US5723993A (en) 1995-06-12 1996-06-12 Pulse generating circuit for use in a semiconductor memory device
JP8151403A JP2947750B2 (ja) 1995-06-12 1996-06-12 パルス発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950015393A KR0164375B1 (ko) 1995-06-12 1995-06-12 반도체 메모리 장치의 펄스 발생회로

Publications (2)

Publication Number Publication Date
KR970003215A KR970003215A (ko) 1997-01-28
KR0164375B1 true KR0164375B1 (ko) 1999-02-18

Family

ID=19416871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015393A KR0164375B1 (ko) 1995-06-12 1995-06-12 반도체 메모리 장치의 펄스 발생회로

Country Status (3)

Country Link
US (1) US5723993A (ko)
JP (1) JP2947750B2 (ko)
KR (1) KR0164375B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2314709B (en) * 1996-06-24 2000-06-28 Hyundai Electronics Ind Skew logic circuit device
US6134252A (en) 1997-04-11 2000-10-17 Advanced Micro Devices, Inc. Enhanced glitch removal circuit
US6353349B1 (en) * 1998-06-22 2002-03-05 Integrated Silicon Solution Incorporated Pulse delay circuit with stable delay
JP3825573B2 (ja) * 1999-02-17 2006-09-27 株式会社東芝 同期回路とその遅延回路
JP2001101870A (ja) * 1999-09-30 2001-04-13 Fujitsu Ltd 半導体集積回路
US6353341B1 (en) * 1999-11-12 2002-03-05 Xilinx, Inc. Method and apparatus for discriminating against signal interference
JP2002016226A (ja) * 2000-06-30 2002-01-18 Rohm Co Ltd 半導体集積回路装置
US6707331B1 (en) * 2002-07-19 2004-03-16 Xilinx, Inc. High speed one-shot circuit with optional correction for process shift
US7199747B2 (en) * 2005-05-03 2007-04-03 M/A-Com, Inc. Generating a fine time offset using a SiGe pulse generator
US7319355B2 (en) * 2006-01-03 2008-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Pulse generator
TWI308424B (en) * 2006-04-07 2009-04-01 Innolux Display Corp Clock-pulse generator and shift register

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221709A (ja) * 1987-03-10 1988-09-14 Nec Corp 微分パルス発生回路

Also Published As

Publication number Publication date
KR970003215A (ko) 1997-01-28
US5723993A (en) 1998-03-03
JPH0923142A (ja) 1997-01-21
JP2947750B2 (ja) 1999-09-13

Similar Documents

Publication Publication Date Title
KR100295674B1 (ko) 아날로그 혼용 디지탈 디엘엘
US6060916A (en) Operation controller for a semiconductor memory device
US6828837B2 (en) Low power flip-flop circuit
KR0164375B1 (ko) 반도체 메모리 장치의 펄스 발생회로
US6573775B2 (en) Integrated circuit flip-flops that utilize master and slave latched sense amplifiers
CN117524271A (zh) 提供多相时钟信号的设备及方法
KR0141940B1 (ko) 반도체 메모리장치의 비중첩신호 발생회로
US5010258A (en) Programable logic array using one control clock signal
KR100350766B1 (ko) 펄스 발생기
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR100316184B1 (ko) 자동 프리차지 제어장치
US20020087826A1 (en) Address counter and address counting method
KR0146531B1 (ko) 반도체 메모리장치
KR100576472B1 (ko) 어드레스 래치회로
KR0164396B1 (ko) 반도체 메모리 장치의 클럭에지 검출회로
KR960005194B1 (ko) 반도체 장치
KR0144487B1 (ko) 가변형 지연회로
KR100240877B1 (ko) 반도체 장치의 디코더 회로
KR100213222B1 (ko) 반도체 메모리장치의 로우 어드레스 신호제어회로
KR100223740B1 (ko) 반도체장치의 클럭동기회로
KR100261865B1 (ko) 비교 장치
KR0172514B1 (ko) 고속 출력 버퍼
KR100483052B1 (ko) 위상지연회로
KR100304282B1 (ko) 반도체 장치의 입력 버퍼
KR100210845B1 (ko) 클럭 위상 검출 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee