KR0172514B1 - 고속 출력 버퍼 - Google Patents

Abstract

본 발명은 외부로부터의 출력 인에이블 신호(OEB)에 따라 소정의 데이터(IN)를 출력하는 고속 출력 버퍼에 있어서, 상기 데이터 및 상기 출력 인에이블 신호를 입력받아, 상기 인에이블 신호에 따라 풀업 및 풀다운 제어 신호를 발생시키는 수단(100); 상기 풀업 및 풀다운 제어 신호에 따라 풀업 또는 풀다운 동작을 하는 풀업/풀다운 수단(200); 및 상기 풀업/풀다운 수단의 최종 출력 데이터(OUT)를 궤환 입력받고, 상기 풀업 및 풀다운 제어 신호를 입력받아 그 신호들의 상태에 따라 상기 풀업 및 풀다운 제어 신호가 입력되는 풀업/풀다운 수단의 입력 단자를 충전 또는 방전시키는 궤환 수단(300)을 구비하는 것을 특징으로 하는 고속 출력 버퍼에 관한 것으로, 출력 신호가 천이하는 구간에서 신호가 늘어지는 현상의 발생을 방지하고, 이에 따라 전체 소자의 출력 속도를 향상시킬 수 있도록 한 것이다.

Description

고속 출력 버퍼

제1도는 종래 기술에 따른 출력 버퍼의 회로도.

제2도는 상기 제1도의 주요 신호 파형도.

제3도는 본 발명에 따른 고속 출력 버퍼의 일실시 회로도.

제4도는 본 발명에 따른 상기 제3도의 고속 출력 버퍼 회로의 주요 신호 파형도.

* 도면의 주요부분에 대한 부호의 설명

100 : 논리회로부 200 : 풀업/풀다운부

300 : 방전부 400 : 충전부

본 발명은 고속 출력 버퍼에 관한 것이다.

일반적으로, 반도체 소자중 고속의 데이터 처리를 요구하는 반도체 소자에 있어서 가장 우선하는 고려 대상이 데이터 처리 속도이다. 본 발명은 이러한 반도체 소자에서 출력 버퍼의 속도 개선에 관한 것이며, 메모리 소자와 같이 출력 버퍼를 사용하는 모든 반도체 소자의 속도 개선이 요구될 때 사용이 가능하다.

제1도는 종래 기술에 따른 출력 버퍼의 회로도이며, 제2도는 상기 제1도의 주요 신호 파형도로서, 도면에서 10은 논리 회로부, 20은 풀업/풀다운부, IN은 출력할 데이터, OEB는 출력 인에이블 신호의 반전 값, OUT는 출력 데이터를 각각 나타낸다.

제1도를 참조하면, 종래의 출력 버퍼는 크게 논리 회로부(10)와 풀업/풀다운부(20)로 이루어진다.

논리 회로부(10)는 출력 인에이블 신호(OEB; 이는 실제 출력 인에이블 신호의 반전 값임)와 출력할 데이터(IN)를 입력받아, 출력 인에이블 신호(OEB)에 응답하여 풀업 및 풀다운 제어 신호(노드(A) 및 노드(B)에 인가되는 신호)를 발생시킨다.

또한, 풀업/풀다운부(20)는 상기 논리 회로부(10)로부터의 풀업 및 풀다운 제어 신호에 응답하여 풀업 또는 풀다운 구동함으로써 출력 데이터(OUT)를 출력한다.

상기와 같이 이루어지는 종래의 출력버퍼는, 출력 데이터(OUT)의 노이즈 감소를 위해서 논리 회로부(10) 내에 다수의 인버터를 직렬연결하여 구성한 지연부를 포함한다.

그러나, 이러한 지연부는 제2도의 신호 파형도에 도시된 바와 같이 출력 데이터(OUT)가 천이되는 구간, 특히 출력 데이터(OUT)가 로우(low)에서 하이(high)로 천이되는 구간에서 데이터가 늘어지는 현상을 발생시키는 문제점을 초래한다. 이러한 현상은 데이터 출력 속도를 감소시키는 결정적인 원인이 된다.

따라서, 본 발명은 상기 제반 문제점을 해결하기 위하여 안출된 것으로, 출력 신호가 천이하는 구간에서 늘어지는 현상을 방지하고, 이에 따라 전체 소자의 출력 속도를 향상시키는 고속 출력 버퍼를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 외부로부터의 출력 인에이블 신호에 따라 소정의 데이터를 출력하는 고속 출력 버퍼에 있어서, 상기 데이터 및 상기 출력 인에이블 신호를 입력받으며, 상기 데이터의 지연을 이용하여 노이즈 발생을 감소시키기 위한 풀업 및 풀다운 제어 신호를 발생하는 수단; 상기 풀업 및 풀다운 제어 신호에 따라 풀업 또는 풀다운 동작을 하는 풀업/풀다운 수단; 상기 풀업/풀다운 수단의 최종 출력 데이터 및 상기 풀다운 제어 신호에 응답하여 상기 풀업 제어 신호가 입력되는 상기 풀업/풀다운 수단의 입력 단자를 방전시키는 방전 수단; 및 상기 풀업/풀다운 수단의 최종 출력 데이터 및 상기 풀업 제어 신호에 응답하여 상기 풀다운 제어 신호가 입력되는 상기 풀업/풀다운 수단의 입력 단자를 충전시키는 충전 수단을 포함하여 이루어진다.

이하, 첨부된 제3도 및 제4도를 참조하여 본 발명의 일실시예를 상세히 설명한다.

제3도는 본 발명에 따른 고속 출력 버퍼의 일실시 회로도이고, 제4도는 본 발명에 따른 상기 제3도의 고속 출력 버퍼 회로의 주요 신호 파형도이다.

제3도를 참조하면, 본 발명의 출력 버퍼는 출력할 데이터(IN) 및 출력 인에이블 신호(OEB)를 입력받아, 입력 데이터(IN)의 지연을 이용하여 노이즈 발생을 감소시키기 위한 풀업 및 풀다운 제어 신호(노드(A) 및 노드 (B)에 인가되는 신호)를 발생시키기 위한 논리 회로부(100)와, 상기 논리 회로부(10)로부터의 풀업 및 풀다운 제어 신호에 응답하여 풀업 또는 풀다운 구동함으로써 출력 데이터(OUT)를 출력하기 위한 풀업/풀다운부(200)와, 상기 풀업/풀다운부(200)의 출력 데이터(OUT) 및 상기 풀다운 제어 신호(노드(B)에 인가되는 신호)에 응답하여 상기 풀업 제어 신호가 입력되는 상기 풀업/풀다운부(200)의 입력 단자를 방전시키기 위한 방전부(300)와, 상기 풀업/풀다운부(200)의 출력 데이터(OUT) 및 상기 풀업 제어 신호(노드(A)에 인가되는 신호)에 응답하여 상기 풀다운 제어 신호가 입력되는 상기 풀업/풀다운부(200)의 입력 단자를 방전시키기 위한 충전부(400)로 이루어진다.

여기서, 논리 회로부(100) 및 풀업/풀다운부(200)는 종래의 출력 버퍼와 동일하게 구성된다.

방전부(300)는 풀업/풀다운부(200)로부터 궤환되는 출력 데이터(OUT)와 상기 논리 회로부(100)로부터 출력되는 풀다운 제어 신호를 입력받아 부정논리합하는 부정논리합 게이트(301)와, 게이트로 상기 부정논리합 게이트로부터의 출력 신호를 입력받으며, 풀업/풀다운부(200)의 피모스 트랜지스터의 게이트 단자 및 접지전원단 간에 연결되는 엔모스 트랜지스터(302)로 이루어진다.

또한, 충전부(400)는 풀업/풀다운부(200)로부터 궤환되는 출력 데이터(OUT)와 상기 논리 회로부(100)로부터 출력되는 풀업 제어 신호를 입력받아 부정논리곱하는 부정논리곱 게이트(401)와, 게이트로 상기 부정논리곱 게이트로부터의 출력 신호를 입력받으며, 전원전압단 및 풀업/풀다운부(200)의 엔모스 트랜지스터의 게이트 단자간에 연결되는 피모스 트랜지스터(402)로 이루어진다.

상기와 같이 이루어진 방전부(300) 및 충전부(400)의 이러한 충·방전 동작으로 풀업 및 풀다운 제어 신호의 천이 속도가 향상되어진다.

상기와 같은 구성을 가지는 본 발명의 일실시예에 따른 출력 버퍼의 동작을 상세히 살펴본다.

제3도를 참조하면, 본 발명의 일실시예에 따른 출력 버퍼에 출력할 데이터(IN)와 출력 인에이블 신호(OEB)가 입력되면, 상기 데이터(IN)의 반전된 값이 노드(A,B)로 출력된다. 이때, 논리 회로부(100) 내의 지연부에 의해 노드(B)로 출력되는 신호, 즉 풀다운 제어 신호는 노드(A)로 출력되는 신호, 즉 풀업 제어 신호보다 지연된다. 그리고, 부정논리합 게이트(301)와 부정논리곱 게이트(401)는 풀업/풀다운 제어 신호(노드(A,B)에 인가되는 신호) 및 최종 출력 데이터(OUT)에 따라 제4도에 도시된 바와 같이 하나의 로우 또는 하이 펄스를 가지는 신호(C,D)를 출력한다. 신호(C)가 하이 값을 가질 때 노드(A)를 방전시키고, 신호(D)가 로우 값을 가질 때 노드(B)를 충전시키게 되는 것이다.

따라서, 본 발명의 일실시예는 전술한 바와 같은 동작으로 출력 데이터의 천이시 입력 데이터(IN)의 지연으로 인하여 그 신호의 경사가 완만해지는 것을 방지하게 된다.

참고적으로, 실제 제2도 및 제4도의 출력 데이터를 비교하게 되면, 출력 데이터가 하이에서 로우로 천이할 때 1.5V에서 측정한 값이 종래의 출력 버퍼에서는 8.82nsec, 본 발명의 출력 버퍼에서는 7.57nsec로 측정되었으며, 로우에서 하이로 천이할 때 종래의 출력 버퍼에서는 24.19nsec, 본 발명의 출력 버퍼에서는 22.44nsec로 측정되었다. 이는 본 발명의 출력 버퍼가 상기 각각의 경우에 대해서 출력 데이터의 천이 속도가 1.25nsec, 1.75nsec, 전체 평균 1.5nsec 빨라졌음을 의미한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은 출력 데이터를 궤환하여 입력받는 충전부 및 방전부를 통해 풀업 및 풀다운 제어 신호의 천이 속도를 향상시킴으로써, 출력 신호가 천이하는 구간에서 늘어지는 현상을 방지하고, 전체 소자의 출력 속도를 향상시킬 수 있는 특유의 효과가 있다.

Claims (3)

1. 외부로부터의 출력 인에이블 신호에 따라 소정의 데이터를 출력하는 고속 출력 버퍼에 있어서, 상기 데이터 및 상기 출력 인에이블 신호를 입력받으며, 상기 데이터의 지연을 이용하여 노이즈 발생을 감소시키기 위한 풀업 및 풀다운 제어 신호를 발생하는 수단; 상기 풀업 및 풀다운 제어 신호에 따라 풀업 또는 풀다운 동작을 하는 풀업/풀다운 수단; 상기 풀업/풀다운 수단의 최종 출력 데이터 및 상기 풀다운 제어 신호에 응답하여 상기 풀업 제어 신호가 입력되는 상기 풀업/풀다운 수단의 입력 단자를 방전시키는 방전 수단; 및 상기 풀업/풀다운 수단의 최종 출력 데이터 및 상기 풀업 제어 신호에 응답하여 상기 풀다운 제어 신호가 입력되는 상기 풀업/풀다운 수단의 입력 단자를 충전시키는 충전 수단을 포함하여 이루어지는 고속 출력 버퍼.
2. 제1항에 있어서, 상기 방전 수단은, 상기 최종 출력 데이터 및 상기 풀다운 제어 신호를 입력받아 부정논리합하는 부정논리합 수단; 및 게이트로 상기 부정논리합 수단으로부터의 출력 신호를 입력받으며, 상기 풀업 제어 신호가 입력되는 상기 풀업/풀다운 수단의 입력 단자 및 접지전원단간에 연결되는 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 고속 출력 버퍼.
3. 제1항에 있어서, 상기 충전 수단은, 상기 최종 출력 데이터 및 상기 풀업 제어 신호를 입력받아 부정논리곱하는 부정논리곱 수단; 및 게이트로 상기 부정논리곱 수단으로부터의 출력 신호를 입력받으며, 전원전압단 및 상기 풀다운 제어 신호가 입력되는 상기 풀업/풀다운 수단의 입력 단자간에 연결되는 피모스 트랜지스터를 포함하는 것을 특징으로 하는 고속 출력 버퍼.