KR0162603B1 - 직각위상 화상 반송파에 디지탈 신호를 가진 엔티에스씨 텔레비젼 신호 처리 장치 - Google Patents

Abstract

TV 신호의 화상 반송파와 직각 위상에 있는 억압 반송파를 발생시키기 위한 평형 변조기를 사용한 잔류 측파대 진폭변조 송신기는 변조신호로서 디지탈 신호를 부호화한 2진 위상 편이 키잉(BPSK) 신호를 수신한다. 직각 전송은 화면상에서 볼때 TV 신호에서 더 낮은 주파수 PSK 측파대의 가시도를 감소시킨다. PSK의 기호 레이트는 화상신호의 수평 주사선 레이트의 배수가 되도록 정해진다. 화면상에서 볼때 TV 신호에서 더 높은 주파수 PSK 측파대의 가시도를 줄이기 위해 BPSK는 데이타 프레임의 연속하는 쌍의 각 프레임 동안에 두번 전송되며 이 데이타 프레임은 화상 프레임과 동일한 레이트에서 되풀이된다. PSK와 화상의 간섭을 줄이기 위해 PSK는 송신기에서 부분 응답 필터링을 거치며 디지탈 신호 수신기에서 고역 라인-콤 필터링된다.

Description

직각위상 화상 반송파에 디지탈 신호를 가진 엔티에스씨 텔레비젼 신호 처리 장치

제1도는 본 발명에 따른 내부에 실린 디지탈 신호를 가진 TV신호를 전송하기 위한 TV 송신기의 전체적인 개략도.

제2, 3, 4 및 5는 제1도의 TV 송신기에 사용될 수 있는 부분 응답 필터의 개략도.

제6도는 억압 직각 위상 화상 반송파를 변조하는 위상 편이 키잉 신호가 발생될 디지탈 데이타를 디지탈적으로 필터링하는데 사용되는 제1도의 TV 송신기의 일부를 상세히 도시한 개략도.

제7도 및 제8도 각각은 본 발명에 따른 내부에 실리는 디지탈 신호를 가진 TV신호를 수신하고 그 실려있는 디지탈 신호를 추출하기 위한 디지탈 신호 수신기의 개략도.

제9도 및 제10도 각각은 제7도의 디지탈 신호 수신기가 취할수 있는 콤(comb) 필터링의 서로 다른 형태중의 하나를 상세히 도시한 개략도.

제11도 및 제12도 각각은 제8도의 디지탈 신호 수신기가 취할수 있는 콤필터링의 서로 다른 형태중의 하나를 상세히 도시한 개략도.

제13도는 제6도에 도시한 제1도의 TV 송신기의 일부에 사용될 수 있으며 인터리버(interleaver)로 동작되는 레이트 버퍼의 개략도.

제14도는 제7도 혹은 제8도의 디지탈 신호 수신기에 사용될 수 있으며 디인터리버(de-interleaver)로 동작되는 레이트 버퍼의 개략도.

본 발명은 아날로그 TV신호에 디지탈 신호를 싣기 위한 송신기 및 아날로그 TV신호에 실려있는 디지탈 신호를 복구하기 위한 수신기에 관한 것이다.

디지탈 정보를 부호화하는 상대적으로 작은 (예를들어 3-5 IRE) 신호는 만약 디지탈 신호 포맷에 적당한 제한이 관찰되면 복합 화상신호로 부터 발생되는 TV화상에 쉽게 표시나지 않고도 복합 화상신호와 함께 섞일 수 있다. 이는 APPARATUS FOR PROCESSING MODIFIED NTSC TELEVISION SIGNALS, WITH DIGITAL SIGNALS BURIED THEREWITHIN이라는 제목으로 1993년 8월 20일 출원된 미국 특허 출원 제 08/108,311호에서 A. L. R. Limberg와 C. B. Patel 및 T. Liu에 의하여 지적되었으며 본원 명세서에 참고로 삽입되었다.

본원 명세서에 명시된 발명과 마찬가지로 미국 특허 출원 제 08/108311호에 기술된 발명은 고용의 범위내에서 이루어진 발명은 양도하도록 한 선재하는 고용인 협정에 따라서 삼성전자(주)에 양도된다. 미국 특허 출원 제 08/108,311호에서는 하나의 주사선 주파수의 배수인 기호 레이트에서 인가되는 직렬-비트 디지탈 데이타와의 1/2 주사선 주파수의 홀수배에서의 부반송파의 위상 편이 키잉된 (phase-shift-keyed;PSK) 변조를 명시하고 있다.

미국 특허 출원 제 08/108,311호는 NTSC TV신호의 연속하는 쌍의 연속 프레임에서 역위상에 있는 변조된 부반송파의 프레임을 반복하는 프리퍼런스를 개시하고 있다. 프레임쌍에서 그러한 데이타의 반복은 NTSC TV신호로 부터 검출되는 복합 화상신호를 수반하는 PSK 부반송파로 하여금 화면상에서 시청을 위한 복합 화상신호로 부터 발생되는 화상은 잘 안보이게 한다. 또한 프레임쌍에서 그러한 데이타의 반복은 연속하는 TV화상의 정지영역을 나타내는 복합 화상신호의 휘도영역으로 부터 PSK 부반송파를 분리하기 위해 디지탈 신호 수신기에서 프레임-콤 필터링의 사용을 위한 기초를 제공한다.

미국 특허 출원 제 08/108,311호에서는 또한 NTSC TV신호의 인접하는 쌍의 인접 주사선에서 역위상에 있는 디지탈 데이타의 변조를 반복하는 프리퍼런스를 개시하고 있으며, 복합 화상신호의 색도영역에서 PSK 부반송파를 분리하기 위해 디지탈 신호 수신기에서 라인-콤 필터링의 사용을 위한 토대를 제공한다.

그러한 방법은 NTSC TV신호의 주파수 스펙트럼을 중첩하지만 광대역 주파수 스펙트럼에서 대부분의 에너지를 가지고 NTSC TV신호의 주파수 스펙트럼에서 이른바 후키누키(Fukinuki) 윈도우(windows) 혹은 호울(holes)로 되는 광대역 주파수 스펙트럼을 발생시킨다. 이 윈도우 혹은 호울이 무엇인가를 이해하기 위하여 본원 명세서에 참고로 삽입되었으며 T. Fukinuki등이 발표한 Extended Definition TV Fully Compatible with Existing Standards (IEEE Transactions on Communicati

ons, Vol. COM-32, No.8, 1984년 8월, pages 948-953)와 NTSC FULL COMPATIBLE EXTENDED DEFINITION TV PROTO MODEL AND MOTION ADAPTIVE PROCESSING (IEEE Communications Society로부터 재발간된 IEEE Global Telecommunications Conference, No. 4. 6, 1985년 12월 2-5, pages 113-117)를 참조하라. T. Fukinuki에게 1987년 4월 21일에 부여되었으며 TELEVISION SIGNAL TRANSMISSION SYSTEM이라는 제목의 미국 특허 제 4,660,072호에서도 후키누키 윈도우 혹은 호울을 명시하고 있으며 본원 명세서에 참고로 삽입하였다.

내부에 실린 디지탈 신호를 가진 NTSC TV신호가 기존 TV 수상기의 시청화면에 재생될 때, 휘도신호의 후키누키 윈도우로 되는 스펙트럼 에너지는 화면으로 부터 떨어져서 정상적인 시청 위치에 있거나 더 멀리 떨어져 있는 시청자에게는 잘 보이지 않는다. 어느정도까지는 화면을 거리를 두고 볼때 인간의 시력체계에 의한 공간 해상도상의 제한으로 인한 인접선 평균 효과때문이며, 더 크게는 인간 시력체계의 시간 해상도상의 제한과 시청 화면에 있는 인광체의 잔상으로 인한 프레임 평균 효과 때문이다. 화상 검출기로부터 출력되는 복합 화상신호의 휘도 및 색도 성분을 분리하기 위해 라인-콤 필터링을 사용하는 TV 수상기는 휘도신호의 후키누키 윈도우로 되는 스펙트럼 에너지를 소거하여, TV 수상기의 화면상에서 볼때 프레임 평균 효과는 TV 화상에서 디지탈 화상을 불명료하게 하기 위한 메카니즘으로서만 의존될 필요가 없다. 프레임-콤 필터링을 사용하는 최고급품의 TV 수상기는 휘도신호의 후키누키 윈도우 뿐만아니라 색도신호의 후키누키 윈도우로 되는 스펙트럼 에너지를 소거할 수 있다. 그러나 이 스펙트럼 에너지는 프레임-콤 필터링을 사용하지 않는 컬러 TV수상기에서는 컬러 잡음으로 나타날 것이다. 이 컬러 잡음을 상당히 낮게 유지시키기 위한 바램은 디지탈 정보를 부호화하는 신호의 허용 진폭상에 주요한 한계가 되어왔다.

실제로, 아날로그 화상정보의 전송을 위해 후키누키 윈도우 혹은 호울을 사용할때, 별도의 화상 정보의 시간과 공간 상관/역상관 패턴은 필드에서 이미 TV 수신기에 의하여 수신된 정상적인 TV 화상에서 그것을 완전히 감추는데 필요한 신호의 랜덤정도를 예방하여, 화상 검출기 응답에 있어서 약 1MHz 이하의 수평 공간 주파수에서 이른바 후키누키 환영을 일으킨다. 후키누키 환영은 동상의 VSB AM 화상 반송파를 진폭 변조시키는 PSK 부반송파에 대하여 존재할 수 있다. 그러나, 연속하는 프레임에서 데이타의 강제 반복 동안을 제외하고 이들 PSK 부반송파의 전력이 낮고 프레임 구간에서 디지탈 워드가 반복될 확률이 낮으므로 눈에 띌만한 후키누키 환영의 가능성은 매우 낮다.

미국 특허 출원 제 08/108,311호에서는 잔류 측파대 진폭변조 (VSB AM) 화상 반송파와 동일 주파수에 있으나 그것과 직각 위상에 있으며 디지탈 데이타와 변조되는 부반송파를 전송하는데 사용되는 억압 VSB AM 반송파를 명시하고 있다. 이 방법은 VSB AM 반송파가 DSB AM인 대역을 점유하는 특성에 있는 정도까지 후키누키 환영을 억압한다. VSB AM 화상 반송파와 직각에 있는 억압 반송파의 VSB AM 측파대에서 디지탈 정보를 전송하는 것은 화상 반송파의 VSB AM에서 디지탈 정보를 전송하는 경우에서 보다 안테나로 부터 E2/R 방사전력이 덜 증가하여 상대적으로 낮은 전력에서의 디지탈 정보의 전송을 허용한다.

미국 특허 출원 제 08/108,311호에 명시된 디지탈 신호 수신기의 각각에서 직각위상 VSB AM 반송파의 동기검파는 0.75MHz에 이르는 기저대역에서 실질적으로 수반하는 복합 화상신호 에너지 없이도 디지탈 부반송파를 복구시킨다. 0.75MHz 이상에서 VSB AM 화상 반송파는 양측파대 진폭변조 (DSB AM) 반송파에서 단측파대 진폭변조 (SSB AM) 반송파로의 천이를 시작한다.

복합 화상신호는 잔류 측파대의 롤-오프(roll-off)가 끝나는 1.25MHz 주파수까지 점차 효율이 증가하여 검파된다. 0.75MHz에서 1.25MHz 까지의 주파수 범위에 대해 디지탈 부반송파가 검파되는 효율은 0.75MHz 이하에서의 그 값의 반으로 점점 감소한다. 직각위상 VSB AM 화상 반송파를 검파하는 동기 화상 검파기는 중간 주파수 (1F) 증폭기가 잔류 측파대를 통과한다면 PSK 부반송파에 대한 응답과 직류성분 혹은 동기펄스를 포함하지 않는 NTSC 복합 화상신호의 잔류성분을 발생시킬 것이다. 이는 직각 위상 VSB AM 화상 반송파에 대한 동기 화상 검파기 응답의 다이내믹 범위를 감소시켜서 양자화효과로 인해 낮은 레벨의 PSK 부반송파를 손실함이 없이 그 응답을 디지탈화하는 문제를 없애준다.

미국 특허 출원 제 08/108,311호에서는 직각위상 VSB AM 화상 반송파에 대한 동기 화상 검파기에 다음에 이어지는 저역 라인-콤 필터와 고역 프레임-콤 필터의 종속접속을 명시하고 있다. 저역 라인-콤 필터는 NTSC 신호, 특히 적절하게 프리필터링된 NTSC 신호의 주파수 스펙트럼의 색도신호영역으로 부터 1/2 주사선 주파수의 홀수배인 주파수를 가진 PSK 부반송파의 주파수 스펙트럼을 분리하기 위한 것이다. 고역 프레임-콤 필터는 NTSC 신호의 주파수 스펙트럼의 움직임 없는 휘도신호영역으로 부터 1/2 주사선 주파수의 홀수배인 주파수를 가진 PSK 부반송파의 주파수 스펙트럼을 분리하기 위한 것이다. 미국 특허 출원 제 08/108,311호에서는 종속접속된 고역 콤 필터들의 응답에서 NTSC 신호의 잔류 스펙트럼이 PSK 신호를 수반하는 재밍신호의 주파수 스펙트럼으로 보여질 수 있음을 명시하고 있다. 따라서, 종속접속된 고역 콤 필터들의 응답에서 NTSC 신호의 잔류 스펙트럼은 동기 기호 검출에의해 판별될 수 있다.

미국 특허 출원 제 08/108,311호에서는 PSK 반송파의 2진 위상 편이 키잉의 사용을 주장하는데 그 단측파대(Single-Sideband;SSB)는 1/2 주사선 주파수의 작은 홀수배인 주파수에 있는 억압 부반송파의 상측파대를 형성하도록 주파수에서의 변환을 위해 선택된다. 이 SSB BPSK 부반송파의 발생으로 송신기 구성이 복잡해지고, 이 SSB BPSK 부반송파의 검파로 디지탈 신호 수신기의 구성이 복잡해진다. 디지탈 신호 수신기에서는 PSK 부반송파를 복조시키기 위한 하나 이상의 동기 검파기와, PSK 부반송파를 동기적으로 검출하는데 사용되는 비변조 부반송파를 다시 재생하기 위한 자동 위상 및 주파수 제어(automatic phase and frequency control;AFPC) 기능을 가진 하나 이상의 발진기가 필요하다. 각 국부 발진기를 수평동기, 컬러 버어스트, PSK 억압 부반송파 혹은 기호천이로 동기시키기 위해 AFPC에 사용되는 위상 동기 루프는 발진기의 주파수의 안정성을 유지하는 것에 대해 문제를 일으키기 쉽다. 상측파대 SSB BPSK가 부반송파상에 수신될때, 그 주파수는 단지 100kHz 정도이며 BPSK 변조를 동기적으로 검파하기 위하여 디지탈 신호 수신기는 직각 위상 화상 검파기 다음에 상향 주파수 변환기, 단측파대 필터링 및 하향 주파수 변환기를 사용한다.

이러한 복잡함과 문제들은 본원 명세서에 명시된 발명에서 부반송파 대신 직각위상 VSB 주요한 반송파 그 자체를 2진 위상 편이 키잉하므로써 해결된다. 디지탈 신호 수신기에서는 직각 위상 VSB 화상 반송파에 대한 동기 화상 검파기가 BPSK 변조를 직접적으로 검파한다. 이 검파의 효율은 BPSK 반송파가 양측파대 진폭변조 (DSB AM) 반송파로 부터 단측파대 진폭변조 (SSB AM) 반송파로의 천이를 시작할때 0.75MHz 이상에서 감소한다. 0.75에서 1.25MHz까지의 주파수 범위에 대해 디지탈 부반송파가 검파되는 효율은 0.75MHz 이하에서의 그 값의 절반으로 점차 감소하며 이 검파효율 값은 1.25MHz 이상 그러나 검파기 대역폭을 확립하는 저역 필터링의 롤-오프 이하의 주파수에 대해 유지된다. 송신기에서 위상 편이 키잉을 위해 사용되는 펄스열의 고주파수는 BPSK변조가 특성적으로 단측파대가 될때 디지탈 신호 수신기에서의 검파 주파수가 손실되는 것을 보상하기 위해 프리 엠퍼시스 될 수 있다.

미국 특허 출원 제 08/108,311호에서는 NTSC TV신호의 인접하는 쌍의 인접 주사선에서 역위상에 있는 BPSK를 반복하는 프리퍼런스를 명시하여 NTSC 복합 화상신호의 억압 컬러 부반송파의 간섭하는 색도 측파대로 부터 디지탈 데이타를 분리시키기 위한 더 나은 기초를 제공한다. BPSK 변조의 이 재전송은 오랜 기간에서 디지탈 전송레이트를 반감하며, 디지탈 데이타 전송을 위해 색도 측파대에 의하여 이미 점유된 NTSC 복합 화상신호의 기저대역 주파수의 대역을 디지탈 데이타 전송에 대해 사용하려는 시도는 이미 현존하는 대다수의 컬러 TV수상기에서는 컬러잡음을 발생시킨다. 더 나은 시스템 절충안은 디지탈 변조가 전송을 위해 도입되는 기저대역 주파수의 대역을 줄이는 것으로 그것은 색도 측파대에 의하여 점유되는 대역과 동일한 연장을 가지지 않으며 NTSC TV신호의 인접하는 쌍의 인접 주사선에서 역위상에 있는 디지탈 변조를 반복하지 않는다. 디지탈 정보를 전송시키기 위한 대역폭의 희생은 현존하는 컬러 TV에서 컬러 잡음을 일으키는 디지탈 변조를 피하고, 인접 주사선에서 역위상에 있는 디지탈 변조를 반복하지 않는 것은 희생된 대역폭을 보상하기 위한 디지탈 전송레이트를 증가시킨다. 미국 특허 출원 제 08/108,311호에서는 인접하는 주사선에서 역위상으로 반복되는 디지탈 변조는 라인-콤 필터링되어 PSK의 전력을 2배로 하며 재밍신호로서 NTSC 복합 신호의 잔류성분으로부터 간섭에 견디는 능력을 향상시킨다. (그 주파수가 크로마의 주파수와 중첩할때 전송된 PSK의 전력상에 실제의 한계를 입증하는) 컬러 잡음의 출현이 변조신호의 더 좁은 대역폭에 대한 문제가 아니므로, 이 손실이 의미를 지니는 정도까지 전송된 PSK의 전력을 증가하여 (예를들어 3 IRE 부터 4.5IRE까지 증가시켜) 손실이 보상될 수 있다. 디지탈 변조가 역위상에 있는 인접한 주사선에서 반복되지 않을때 PSK의 수신을 완전히 없애는 임펄스 잡음의 가능성이 어느정도 증가하는 반면 에러 정정 부호화를 통한 임펄스 잡음의 억압은 더 낮은 간접비에서 성취된다.

라인-콤 필터링에 의해 간섭하는 색도 측파대로 부터 디지탈 변조를 분리할 수 있도록 역위상에 있는 인접하는 주사선에서 디지탈 변조를 반복하지 않는것은 라인-콤 필터링이 간섭하는 휘도신호로 부터 디지탈 변조를 분리하는데 사용될 수 있도록 데이타 전송을 위한 신호의 설계에 대한 자유를 제공한다. TV 화상의 동영역은 하나의 프레임으로 부터 다음 프레임으로 되풀이하지 않을 것이며 그래서 프레임-콤 필터링은 연속하는 쌍(이 쌍은 시간에 중첩되지 않음)의 프레임의 각 프레임에서 역위상으로 반복되는 디지탈 변조로 부터 동영역을 나타내는 휘도신호를 분리시키지 않을 것이다.

TV 화상의 이러한 동영역을 나타내는 휘도신호는 연속하는 수평 주사선에 있는 해당 수평 위치에서 반복하는 뚜렷한 경향이 있어서 고역 라인-콤 필터링에 의하여 판별될 수 있다. 인접하는 쌍의 인접 주사선에있는 디지탈 데이타의 변조는 반복될 수 있어 데이타에 변화없이 고역 라인-콤 필터링을 통하여 데이타를 통과시키기 위한 기초를 제공하지만 이는 그 대가로 충분한 보상 이점의 이득 없이 시스템을 통한 데이타 레이트를 장기적으로 반감한다.

본원 명세서에서 지적되는 더 나은 실시는 2진 디지탈 데이타로서 디지탈 신호 수신기에서 복구되는 디지탈 부분 응답 필터의 응답이, 입력신호로서 고역 라인-콤 필터로 공급될때 3진 혹은 다른 많은 레벨 디지탈 데이타를 발생시킬 형태의 송신기에 있어서 부분 응답 필터링을 사용하는 것이다.

이 방법은 시스템을 통한 장기적인 데이타 레이트를 줄이지 않는다.

본 발명에 따르면 잔류 측파대 반송파를 2진 위상 편이 키잉하여 디지탈 정보를 전송시키기 위한 시스템이 제공되며 억압되지만 이 반송파는 복합 화상신호에 의해 진폭변조되는 잔류 측파대 반송파와 직각 위상에 있게 될 것이다. 이 디지탈 정보는 복합 화상신호의 수평 주사선 레이트의 배수인 비트 레이트를 가지고 비트-직렬포맷에 위치하며, 다음 그 이상의 데이타 포맷 방법은 잔류 측파대 반송파를 2진 위상 편이 키잉하기 위해 데이타를 아날로그 형태로 변환하기 전에 수행된다. 복합 화상신호의 프레임과 동일한 지속시간의 연이은 데이타 프레임은 복합 화상신호의 프레임에서 수평 주사선의 개수와 같은 데이타 행수를 가진 각 데이타 프레임으로 정의된다.

연속하는 데이타 프레임은 그 발생순서로 연속적으로 할당된 각 모듈로 서수에 의하여 식별된다. 비트-직렬 데이타는 부분 응답 필터를 통과하여 데이타를 발생시키는데, 디지탈 신호 수신기에서 이 데이타는 기호 결정이 되기전에 라인-콤 필터링에 의해 수반하는 복합 화상신호의 간섭하는 잔류성분으로 부터 쉽게 분리된다. 송신기에서 이들 데이타는 홀수 데이타 프레임에서 전송을 위해 배분된다. 각 홀수의 데이타 프레임에서 부분 응답 필터 응답은 1의 보수가 되어 다음 짝수의 데이타 프레임에서 전송되는 데이타를 발생시킨다. 반대 논리 의미이지만 이 두번의 데이타의 전송은 TV 수신기에서 수반하는 복합 화상신호로부터 나오며 시청화면상에 보이는 화상을 수반하는 데이타의 프레임 평균에 대비한다. 디지탈 신호 수신기에있어서 반대 논리 의미이지만 두번의 데이타 전송은 기호 결정이 되기전 수반하는 복합 화상신호의 간섭하는 잔류성분으로 부터 데이타를 더 분리하기 위한 프레임-콤 필터링을 용이하게 한다.

본 발명에 따르면 TV신호에 실려있는 디지탈 정보를 그렇게 전송하는데 관련된 TV신호가 제공된다.

본 발명에 따르면 잔류 측파대 2진 위상 편이 키잉된 직각 위상 반송파를 통하여 송신되는 디지탈 정보를 수신하는 시스템이 제공된다. 직각 위상 반송파의 2진 위상 편이 키잉의 검파후 이 검파된 신호는 라인 및 프레임 콤 필터링되어 비트-직렬 포맷에서 송신된 디지탈 정보를 복구하는 기호 결정 회로로 인가되기 전에 복합 화상신호의 수반하는 잔류성분을 억압시킨다.

이하, 본 발명을 첨부한 도면을 참조하여 상세히 기술한다.

일반적으로, 등화 지연기는 도면을 간단히 하고 이해를 더 쉽게 하기 위해 도면에서 생략되었다. 화상신호 처리장치 설계에 지식을 가진자라면, 서로 다른 처리 경로상에서 수행되는 다른 처리로 인해 그러한 경로상에서 서로 다르게 지연이 되는 화소 및 데이타를 적절히 시간 정렬을 하기 위해 그러한 지연기가 필요하다는 것을 이해할 것이다. 본 분야의 숙련된 자에게 있어서는, 그러한 지연기가 어디에 필요하며 지연기 각각이 얼마나 길어야 될 것이며 등을 이해 할 것이며 이하에 서술되지 않을 것이다. 논리회로에 있어서, 이 분야의 통상의 지식을 가진자라면, 논리동작을 수행하는데 있어 바람직하지 않은 논리 경합 (logic race) 상태를 극복하고 잠재 지연을 보상하기 위해 필요한 쉬밍(shimming) 지연기를 어떻게 제공하는지 이해할 것이며 쉬밍 지연기를 제공하는 것에 대한 논리 회로 설계의 상세한 것은 이하에 기술되지 않을 것이다. 또한 본원 명세서에서 아날로그-디지탈 변환기(ADC)가 도시되어 있거나 서술되어 있는 곳에서 그러한 변환기 앞에 앤티앨리어싱 저역 필터 놓는 것이 바람직하다는 것과 이것이 어떻게 수행될 수 있는지 이 분야의 지식을 가진 자는 이해할것이며 이하에 상세히 서술하지 않겠다.

제1도는 내부에 실려있는 디지탈 신호를 가진 TV신호를 전송하기 위한 TV 송신기 1을 도시하고 있다. 아날로그 음성원 2는 음성 처리 회로 3으로 하나 이상의 아날로그 음성 신호를 공급하며 이 음성 처리 회로는 3은 음성 반송파의 주파수를 변조하는 음성 반송파 송신기 4로 변조 신호를 제공한다. 음성 처리회로 3은 음성과 화상을 동기시키는데에 필요한 지연기를 포함한다. 통상적인 실시예에 따라, 음성 처리회로 3은 또한 아날로그 음성신호에 대한 프리엠퍼시스 네트워크를 포함하며, 음성 반송파 송신기 4로 공급되는 변조신호에 포함되는 스테레오 및 부차적인 음성 프로그램 (secondary audio program:SAP) 부반송파를 발생시키기 위한 장치를 구비할 수도 있다. 주파수 변조 (frequency-modulated:FM)된 음성 반송파는 전형적으로 송신기 4로 부터 동상 VSB AM 화상 반송파와 직각 위상 VSB BPSK 데이타 반송파가 주파수 멀티플렉싱되는 멀티플렉서 5로 공급된다. 공중전파 방송을 위한 TV 송신기 1에 있어서 이 멀티플렉서 5는 전형적으로 안테나 결합 네트워크의 형태를 취하며 결과적으로 생기는 주파수 멀티플렉스 신호는 송신 아테나 6으로 부터 전파된다. 케이블 방송시스템의 헤드단에 대한 TV 송신기는 공중전파 방송에서 사용되는 송신 안테나 6을 가지지 않을 것이다. 그러면 멀티플렉서 5는 타채널로 부터의 주파수 멀티플렉스 신호와 또 주파수 멀티플렉싱되는 고려중인 채널로 부터의 주파수 멀티플레스 신호와, 선형 증폭기에 의해 케이블 방송 시스템의 트렁크 케이블로 인가되는 결과적으로 생기는 신호를 가지는 다른 형태를 취할 것이다.

제1도에서 아날로그 복합 화상원 7은 송신기 8로 공급되는 변조신호에 대해 기초가 되는 아나로그 복합 화상신호를 제공하며 송신기 8은 VSB AM 화상 반송파를 FM 음성 반송파와 주파수 멀티플렉싱되도록 멀티플렉서 5로 공급한다. 아날로그 복합 화상원 7로 부터의 아날로그 복합 화상신호의 수직 동기 펄스, 수평 동기 펄스 및 컬러 버어스트는 위치 동기 신호 발생기 9에 의하여 공급되는 해당신호와 동기된다. 복합 화상신호원 7과 위치 동기 발생기 사이의 제어접속 10은 이 동기에 사용되는 수단을 나타낸다. 복합 화상신호원 7이 도심지의 스튜디오 혹은 지방 TV국과 네트워크로 방송되는 다른 TV국과 같이 복합화상 신호의 원격제어 발생장치인 곳에서 이 제어 접속 10은 위치 동기 발생기 9로의 겐록 (genlock) 접속이 될 수도 있다.

오스 7이 근거리 접속 카메라일 경우 이 근거리 접속 카메라는 제어접속 10을 경유하여 위치 동기 발생기 9로 부터 동기정보를 수신 할 수 있다. 비디오 테이프 녹화 장치와 텔레비젼 영화 장치용의 것들을 포함한 이들 및 다른 동기구조는 이 분야의 숙련된 자에게는 잘 알려진 것이다. 전형적으로 시분할 멀티플렉서 11은 수직동기 펄스, 수평동기 펄스, 등화펄스, 컬러 버어스트 및 페디스틀 (흔히 포치(porches)로 통용됨)을 포함하는 동기 블럭 정보를 원래의 동기 블럭 정보 대신에 변조 신호로서 화상 반송파 송신기 8로 인가되는 복합 화상신호에 삽입하기 위하여 사용된다.

제1도의 TV 송신기는 또 다른 VSB AM 송신기 12가 NTSC 복합 화상신호에 대해 VSB AM 화상 반송파와 직각위상에 있는 잔류 측파대 2진 위상 편이 키잉된 (vestigial-sideband, binary phase-shift-keyed;VSB BPSK) 억압 반송파를 발생시킨다는 점에서 현재 사용되는 송신기와 다르다. 이 VSB AM 송신기 12는 반송파 및 BPSK 변조 신호와 평형인 평형 변조기를 포함할 수 있으며 VSB AM 송신기 8로 부터의 동상 화상 반송파를 수신하고 평형 변조기로 직각 위상 화상 반송파를 공급하는 90°위상 편이 회로망을 더 포함할 수 있다. 송신기 8로 부터 NTSC 복합화상신호에 의해 진폭변조되는 VSB AM 화상 반송파와 같이, 송신기 12로 부터의 VSB BPSK 신호는 주파수 변조(FM)된 음성 반송파와 주파수 멀티플렉싱되는 멀티플렉서 5로 공급된다. 직력-비트 디지탈 데이타원 13은 직렬-비트 형태인 디지탈 신호를 에러 정정 부호기 14로 인가하며, 에러 정정 부호기 14는 에러 정정 부호의 부가 비트를 프레임 리피터 15로 인가되는 직렬-비트 스트림에 삽입한다. 프레임 리피터 15는 그 출력신호의 두배의 입력신호로 수신되는 데이타의 각 프레임을 공급한다. 프레임 리피터 15로 부터의 출력신호는 부분 응답 필터 16으로 인가되며 이것은 연속하는 수평 주사선에 있는 해당하는 점에서 데이타에 상관을 도입시킨다. 부분 응답필터 16으로 부터의 디지탈 응답은 아날로그 키잉 신호로의 변환을 위해 디지탈-아날로그 변환기(DAC)로 공급된다. DAC 17은 디지탈 0에 응답하는 소정의 양의 값과 디지탈 1에 응답하는 소정의 음의 값이 되는 키잉신호를 고주파 프리엠퍼시스 및 천이 정형 필터 18로 공급한다. 아날로그 변조신호의 소정의 음의 레벨은 아날로그 변조신호의 소정의 양의 레벨과 동일한 절대값을 가진다. 필터 18의 응답은 송신기 12에 있는 평형 변조기로 공급되는 키잉신호이며 이 평형 변조기는 변조될 직각 위상 화상 반송파를 수신한다. NTSC 복합화상신호에 의하여 전폭변조되는 VSB AM 화상 반송파를 멀티플렉서 5로 공급하는 송신기 8은 신중하게 설계되며 송신기 12로 부터의 직각 위상 VSB BPSK 억압 반송파와 간섭할 수도 있는 부수적인 위상 변조를 피할 수 있도록 동작된다. PSK에 대해 직각 위상 VSB AM 반송파가 억압되므로, VSB PSK와 VSB AM 반송파가 결합되어 있는 신호의 위상은 동상 VSB AM 화상 반송파의 위상과 상당히 다르다. 제1도에서 송신기 8과 12가 서로 분리되어 있는 것으로 도시되어 있는데 실제로 동일한 상측파대 필터와 최종 증폭기 단이 송신기 8과 12에 의하여 공유될 수 있다.

후키누키 호울에서의 중요한 휘도신호 내용을 제거하기 위한 동 적응 필터는 EDTV와 TV 테이프 녹화에서 행해지는 기술로 부터 이 분야에 알려져 있다. 제1도의 복합 화상원 7에 의하여 공급되는 복합 화상신호의 그러한 필터링은 복합 화상신호에 이어서 실리는 부반송파를 변조시키는 디지탈 데이타와의 간섭의 가능성을 줄이겠지만 복합 화상신호에서의 변화는 화면에 보이는 화상에서 거의 알아챌 수 없는 변화를 가져온다. 겹쳐진 스펙트럼 위도신호를 사용하는 TV 테이프 녹화에 있어서 동적응 필터는 상측 주파수 1/2 대역을 더 낮은 주파수 대역의 후키누키 호울로 겹치기 위한 휘도신호를 준비하는데 사용되어 스펙트럼 겹침에 앞서 휘도신호에 의하여 점유되는 것의 1/2의 대역폭의 겹쳐진 스펙트럼 화상신호를 발생시킨다. 그러한 동적응 필터가 C. H. Strolle등에 의한 VIDEO SIGNAL RECORDING SYSTEM ENABLING LIMITED BANDWIDTH RECORDING AND PLAYBACK이라는 제목으로 1992년 5월 12일 특허 발행되었으며 발명이 이루어진 당시 실시중인 그들의 발명을 양도한다는 협정에 따라 그 발명자에 의해 삼성전자(주)로 양도된 미국 특허 제5,113,262호에 개시되어 있다. 제2도는 부분 응답 필터 16이 취할 수 있는 한 형태 160을 도시하고 있다. 직렬-비트 형태에 있는 디지탈 입력 신호는 입력단자 161을 통하여 2-입력 배타 논리합(XOR) 게이트 162의 제1입력으로 인가되며 XOR 게이트 162로 부터의 출력은 출력단자 163으로 접속되어 부분 응답 필터 160의 그 출력단자 163으로 제공하도록 한다. XOR 게이트 162의 제2입력은 디지탈 지연선 164의 기입 입력 접속으로 인가되는 멀티플렉서 165로 부터의 출력신호에 대한 지연된 응답을 디지탈 지연선 164의 판독 출력 접속으로 부터 수신한다. 판독-기입 반복 모드 (read-then-write-over mode)에서 동작되는 주기적으로 번지지정되는 선저장 메모리로 수행될 수 있는 이 디지탈 지연선 164는 하나의 TV 수평 주사선의 주기에 상응하는 1H 지연을 제공한다. 제어신호로서 멀티플렉서 165로 입력되는 최종 행 디코딩 결과가 데이타 프레임의 최종 데이타 행이 부분 응답 필터 160로 공급됨을 나타내는 1일때를 제외하고 멀티플렉서 165는 디지탈 지연선 164의 기입 입력 접속으로의 인가를 위해 출력단자 163에서의 부분 응답 필터 160 응답을 선택한다.

제어신호로서 멀티플렉서 165로 인가되는 최종 행 디코딩 결과가 최종 데이타 행이 부분 응답 필터 160으로 인가되고 있음을 나타내는 1일때, 멀티플렉서 165는 마듈로-2 데이타 프레임 카운트를 디지탈 지연선 164의 기입 입력 접속으로 인가한다. 그렇게 인가되는 마듈로-2 데이타 프레임 카운트가 한쌍의 프레임의 최종 프레임의 최종 행동안 0이면, 한라인의 0이 디지탈 지연선 164로 기입되어 다음쌍의 프레임의 제1데이타 행동안 그 데이타는 변화없이 부분 응답 필터 160을 통과한다. 그러나, 디지탈 지연선 164의 기입 입력 접속으로의 인가를 위해 멀티플렉서 165에 의하여 선택되는 마듈로-2 데이타 프레임 카운트가 한쌍의 데이타 프레임의 최초 프레임의 최종 행동안 1이면, 한 라인의 1이 디지탈 지연선 164로 기입되어, 데이타 프레임 쌍에서 최종 프레임의 제1 데이타 행동안 그 데이타는 부분 응답 필터 160을 통과하므로써 1의 보수가 된다. 이는 데이타 프레임 쌍에서 최종 프레임의 다음에 계속되는 데이타 행을 그 데이타 프레임 쌍에서 이전의 최초 프레임의 해당 데이타 행의 1의 보수가 되게 한다.

부분 응답 필터 160에 의하여 제공되는 디지탈 필터링은 BPSK 신호의 발생을 제어하기 위한 것으로서 출력단자 164에서의 디지탈 응답의 0 및 1을 키잉신호의 +1 및 -1진폭으로 변환하므로써 발생되는 아날로그 신호에서 직류항을 억압시킨다. 이 디지탈 필터링은 수평 주사선 주파수 fH의 1/2의 홀수배수에서 피크치 응답을 나타내며 수평 주사선 주파수 fH의 배수에서 0의 응답을 나타낸다. 이 디지탈 필터링은 데이타에 응답하여 PSK 신호로 하여금 휘도신호의 빗살(comb)과 같은 주파수 스펙트럼을 완전하게 하는 빗살과 같은 주파수 스펙트럼을 가지게 하며 이것은 수평 주사선 주파수

fH의 1/2의 홀수배에서 0의 응답을 그리고 수평 주사선 주파수 fH의 배수에서 피크치 응답을 나타낸다. 부분 응답 필터 160은 PSK의 스펙트럼을 정형화하여 그것은 단일의 1H 지연선과 감산기로 구성된 2개 탭의 고역 라인-콤 필터를 통과할 것이다. 이러한 고역 라인-콤 필터는 수직으로 정렬된 화소간에 좋은 상관을 가진 휘도신호를 억압하고 PSK에 대한 재밍신호로서 그것을 감소시키기 위한 디지탈 신호 수신기에 위치할 수 있다.

제3도는 부분 응답 필터 16이 취할 수 있는 또 다른 형태 166을 도시하고 있으며 부분 응답 필터 160과 동일한 구성소자 162-165를 포함하는 최종 필터링부를 가지고 있다. 부분 응답 필터 166은 그 최종 필터링부와 유사한 초기 필터링부를 더 구비한다. 이 초기의 필터링부는 입력단자 161이 접속되는 제1입력과 XOR 게이트 162의 제1입력이 접속되는 출력을 가지는 2-입력 XOR 게이트 167을 구비한다. XOR 게이트 167의 제2입력은 디지탈 지연선 168의 기입 입력 접속으로 인가되는 멀티플렉서 169로 부터의 출력신호에 대한 지연된 응답을 디지탈 지연선 168의 판독 출력 접속으로 부터 수신한다. 디지탈 지연선 164와 마찬가지로, 디지탈 지연선 168은 하나의 TV 수평 주사선의 주기에 상응하는 1H 지연을 제공한다. 제어신호로서 멀티플렉서 169로 제공되는 최종 행 디코딩 결과가 데이타 프레임의 최종 데이타 행이 부분 응답 필터 166으로 공급되고 있음을 나타내는 1일때를 제외하고 멀티플렉서 169는 디지탈 지연선 168의 기입 입력 접속으로서의 인가를 위해 XOR 게이트 167 응답을 선택한다.

제어신호로서 멀티플렉서 169로 인가되는 최종 행 디코딩 결과가 최종 데이타 행이 부분 응답 필터 166으로 공급되고 있음을 나타내는 1일때, 멀티플렉서 169는 배선 0을 디지탈 지연선 164의 기입 입력 접속으로 인가한다. 이것은 각 데이타 프레임의 최종 행 동안에 한행의 0을 디지탈 지연선 164로 기입한다. 이 0의 행은 제2도의 부분 응답 필터 160에 대하여 서술한 바와 같이 선택적인 1의 보수화를 위해 다음 데이타 프레임의 최초의 행동안에 XOR 게이트 167로 인가되어 데이타의 최초 행이 XOR 게이트 167에 의하여 XOR 게이트 162로 전송된다.

부분 응답 필터 166은 부분 응답 필터 160보다 더 날카로운 이빨모양의 콤 응답을 가지고 있으나 수평 주사선 주파수 fH의 1/2의 홀수배에서 0의 응답을 그리고 수평 주사선 주파수 fH의 배수에서 피크치 응답을 보여준다. 디지탈 신호 수신기에서 3개 탭의 고역 라인-콤 필터는 PSK신호를 평탄 주파수 스펙트럼으로 복구시키고 PSK에 대한 재밍신호로서 휘도신호를 감소시키는데 사용될수 있다.

제4도는 부분 응답 필터 260의 개략도로서 제2도의 부분 응답 필터 160 대신에 제1도의 TV 송신기에서 부분 응답 필터 16으로 사용될 수 있다. 직렬-비트 형태에 있는 디지탈 입력 신호는 입력단자 261를 통하여 2-입력 XOR 게이트 262의 제1입력으로 인가되며 XOR 게이트 262로 부터의 출력은 출력단자 263에 접속되어 부분 응답 필터 260의 응답을 출력단자 263으로 제공한다. 부분 응답 필터 260의 응답은 XOR 게이트 262로 부터의 출력신호에 대한 응답을 출력접속에서 1H 지연후 공급하는 디지탈 지연선 264의 입력 접속으로 인가된다. XOR 게이트 262의 제2입력은 멀티플렉서 265의 출력접속으로 부터의 신호를 수신하며 초기 행 디코더 28로 부터 제어신호로서 초기 행 디코딩 결과를 수신한다. 초기 행 디코더 28은 카운터 24로 부터 데이타 행 카운트를 입력신호로 수신하여, 데이타 프레임의 최초의 것이 될 데이타 행을 나타내는 데이타 행 카운트의 값에 대해 1의 출력신호로 응답하로 데이타 행 카운트의 각각 다른 값에 대해 0의 출력신호로 응답한다.

제어신호로서 멀티플렉서 265로 제공되는 초기 행 디코딩 결과가 1일때를 제외하고 멀티플렉서 265는 XOR 게이트 262의 제2 입력으로의 인가를 위해 디지탈 지연선 264의 출력접속에서의 지연된 응답을 선택한다. 제어신호로서 멀티플렉서 265로 인가되는 초기 행 디코딩 결과가 1일때, 멀티플렉서 265는 XOR 게이트 262의 제2입력으로의 인가를 위해 현재의 마듈로-2 데이타 프레임 카운트의 1의 보수를 선택한다.

제5도는 부분 응답 필터 266의 개략도로서 제3도의 부분 응답 필터 166 대신 제1도의 TV송신기에 사용될 수 있으며 부분 응답 필터 260과 동일한 구성소자 262-265를 구비하는 최종 필터링부를 포함한다. 부분 응답 필터 266은 그 최종 필터링부와 유사한 초기 필터링부를 더 구비한다. 이 초기의 필터링부는 입력단자 261이 접속되는 제1입력과 XOR 게이트 262의 제1입력이 접속되는 출력을 가지는 2-입력 XOR 게이트 267를 구비한다. XOR 게이트 267의 응답은 디지탈 지연선 268의 입력접속으로 인가되며, 이 디지탈 지연선 268은 XOR 게이트 267로 부터 출력신호에 대한 응답을 그 출력접속에서 1H 지연후 제공한다. XOR 게이트 267의 제2입력은 멀티플렉서 269의 출력접속으로 부터의 신호를 수신하며 멀티플렉서 269는 초기 행 디코더 28로 부터 제어신호로 초기 행 디코딩 결과를 수신한다. 제어신호로서 멀티플렉서 269로 제공되는 초기 행 디코딩 결과가 1일때를 제외하고 멀티플렉서 269는 XOR 게이트 267의 제2입력으로 인가시키기 위해 디지탈 지연선 268의 출력에서의 지연된 응답을 선택한다. 제어신호로서 멀티플렉서 269로 인가되는 초기 행 디코딩 결과가 1일때, 멀티플렉서 269는 XOR 게이트 267의 제2입력으로 인가시키기 위해 배선 0을 선택한다.

제5도의 부분 응답 필터 266은 마듈로-2 프레임 카운트를 그것의 1의 보수대신 멀티플렉서 265로 인가하고 0보다는 1을 멀티플렉서 269로 인가하는 것으로 변경될 수 있다. 제3도의 부분 응답 필터 166에서는 멀티플렉서 165로 마듈로-2 프레임 카운트를 인가하지 말고 차라리 1의 보수를 인가하고 0보다는 1을 멀티플렉서 169로 인가하는 것으로 변경될 수 있다.

제6도는 위상 편이 키잉신호가 발생될 디지탈 데이타를 디지탈적으로 필터링 하는데 사용되는 제1도의 TV 송신기의 일부의 구성을 상세히 도시하고 있다. 에러 정정 부호기 14는 직렬비트 형태의 디지탈 신호를 레이트 버퍼 20으로 공급한다. 부호기 14는 변형된 리드-솔로몬(Read-Solomon)부호를 발생시키는 형태로 그리고 레이트 버퍼 20은 인터리버(interleaver) 로서 이중 서비스를 수행함이 바람직하다. 레이트 버퍼 20의 인터리버 동작은 VSB BPSK 데이타 송신기 12에 의해 최후에 전송되는 데이타 행에 가로지르는 열에서 데이타의 원래의 주사순서를 VSB AM 화상 송신기 8에 의해 전송되는 복합 화상신호의 각 수평주사선과 동시에 배치시킨다. 이것은, 수평방향으로 간섭성(coherence)을 가지기 쉬운 복합 화상신호의 임펄스 잡음과 중간 대역 주파수가 수평주사선에 가로지르는 열로 매핑되는 데이타에서 보다는 오히려 수평주사선을 따라 행으로 매핑되는 데이타에서 동작하는 변형된 리드-솔로몬 부호를 가진 경우에서 보다 더 적은 비트의 변형된 리드-솔로몬 부호를 방해하도록 행해진다. 어떤 경우는, 레이트 버퍼 20은 규칙적으로 시간이 조정된 축상에서의 비트를 교대의 데이타 프레임동안 그리고 그 동안에만 기입을 위해 프레임 축적 메모리 21로 제공하는 메모리이다. 데이타 프레임은 데이타 행 주사 레이트의 배수인 기호 레이트에서 발생하는 기호의 525개 행의 기호블럭으로 정의되며, 이 데이타 행 주사 레이트는 아날로그 복합 화상신호에 대한 수평 주사선 레이트와 동일하다. BPSK 기호는 비트이지만, 변형된 리드-솔로몬 부호가 적용되는 기호는 통상적으로 2N 비트데이타(N은 3,4 혹은 5와 같은 작은 양의 정수)이다. 변형된 리드-솔로몬 부호가 확장되는 비트길이는 525 보다 작게 (예를들어 256 혹은 512) 선택되어, 임펄스 잡음은 그 길이를 따라 한번 이상 변형된 리드-솔로몬 부호의 어느하나를 분할시키는 것을 덜 할 것 같다.

데이타 행과 복합 화상신호의 수평 주사선의 상대적인 위상을 살펴보면, 각 데이타 행이 복합화상신호의 각 수평 주사선과 시간적으로 일치한다. 데이타 프레임은 소오스 7에 의하여 공급되는 아날로그 복합 화상신호의 프레임과 동일한 레이트에서 발생하지만, 본 명세서상에 더 개시될 이유로 인해 데이타 프레임이 복합 화상신호의 9개의 수평 주사선만큼 화상신호 프레임에 지연되게 하는 것이 편리하다. 프레임 축적 메모리 21은 제1데이타 프레임에 기입된 다음에 판독되며 제2데이타 프레임에 기입된 다음 다시 기입되기 전에 다시 판독되어 연속하는 쌍의 데이타 프레임의 각 프레임동안 입력신호로서 부분 응답필터 16으로 공급되는 출력신호를 발생시킨다.

레이트 버퍼 20과 프레임 축적 메모리 21 의 기입 및 판독은 프레임 축적 패킹 제어 회로 22에 의하여 제어된다.

선택된 수직 귀선소거 구간(VBI) 주사선 동안 고스트 소거 기준신호를 복합 화상신호로의 삽입을 제어하기 위하여 8개의 프레임 주기를 카운트하는데 사용되는 송신기 1에 있는 프레임 카운터는 각 연속하는 쌍의 데이타 프레임의 각 프레임 동안 프레임 축적 메모리 21의 판독 및 판독-기입 반복 동작의 타이밍을 조절하는데 사용되는 모듈로-2 데이타 프레임 카운터 23을 그 단으로서 포함한다. 패킹 제어 회로 22는 또한 데이타 행 카운터 24로 부터 데이타 행 카운트 신호를 그리고 기호 카운터 25로 부터 기호 카운트 신호를 수신하여 각각 행 어드레싱 및 행내에서의 판독 어드레싱으로서 프레임 축적 메모리로 인가한다. 데이타 행 카운트와 기호 카운트는 함께 패킹제어회로 22가 프레임 축적 메모리 21로 인가하는 완료 어드레싱 AD로 구성된다. 회로 22는 또한 프레임 축적 메모리 21용의 기입 인에이블 신호 WE와, 기입시 프레임 축적 메모리 21로 공급되는 완료 어드레싱 AD와 동기하여 레이트 버퍼 20으로 인가되는 판독 어드레싱 RAD와, 레이트 버퍼20용의 기입 어드레싱 WAD를 출력한다. 디지탈 데이타가 선택적으로 전송될때 회로 22는 또한 프레임 축적 메모리 21용의 판독 인에이블 신호 RE를 출력한다.

좀 더 상세히 살펴보면, 동작모드는 다음과 같다고 할 수 있다. 데이타 프레임 카운트 비트는 프레임 카운터 23으로 부터 패킹 제어 회로 22로 제공되어 마듈로-2 데이타 프레임 카운트 비트가 0일때만 프레임 축적 메모리 21용의 기입 인에이블 WE를 출력시키는데 사용된다. 패킹 제어회로 22는 프레임 축적 메모리 21을 마듈로-2 데이타 프레임 카운트가 0일때 판독-기입 반복 모드에서 동작하게 하는 판독 인에이블 RE 및 기입 인에이블 WE신호를 출력한다. 마듈로-2 데이타 프레임 카운트 비트가 1일때, 패킹 제어 회로 22는 판독 인에이블 RE 신호만을 출력한다.

최종 행 디코더 27은 데이타 행 카운터 24로 부터 데이타 행 카운트 신호를 수신하고 부분 응답 필터 16에 있는 멀티플렉서 165와 만일 필터 16에 멀티플렉서 169가 사용되면 멀티플렉서 169에도 제어신호를 출력한다. 최종행 디코더 27은 데이타 프레임에서 최종 행을 나타내는 것을 제외한 데이타 행 카운트의 모든 값에 응답하여 최종 행 디코딩 결과로서 0의 출력신호를 공급하는데 이 0의 출력신호는 필터 16에 있는 멀티플렉서 165(와 멀티플렉서 169가 사용되면 멀티플렉서 169)가 필터 16에 의해 정상적인 부분 응답 필터링을 수행하게 한다. 데이타 프레임에서 최종 행을 나타내는 데이타 행 카운트에 응답하여, 최종 행 디코더 27은 1의 응답을 필터 16에 있는 멀티플렉서165(와 멀티플렉서 169가 사용되면 멀티플렉서 169)로 제공하여 프레임을 위하여 필터 16에서의 초기상태를 가진 1-H 지연선 164(와 1-H 지연선 168이 사용되면 1-H 지연선 168)의 로딩을 조절한다. 모듈로-2 데이타 프레임 카운터 23은 다른 입력신호로서 마듈로-2 데이타 프레임 카운트를 멀티플렉서 165로 인가하여 최종 행 디코더 27이 그 제어신호로 멀티플레서 165로 1을 공급할때 1-H 지연선 164의 기입 입력 접속으로 선택되게 한다.

제6도에서 기호 클럭 회로 30은 기호 카운터 25외에 전압제어 발진기 (voltage-controlled oscillator;VCO) 31과, 0-교차 검출기 32와, 255-카운트 디코더 33과 자동 주파수 및 위상 제어 (automatic frequency and phase control;AFPC) 검출기 34를 구비한다. 기호 카운터 25는 8개의 2진 카운팅단으로 구성된다. 평균-축-교차 검출기라고 칭하는것이 더 적절할지도 모를 0-교차 검출기 32는 발진기 30의 정형발진이 소정방향으로 그 평균축을 교차할때 마다 펄스를 발생시킨다. 보통 0-교차 검출기 32는 VCO 31의 정형발진에 응답하여 구형파를 발생시키는 리미터 증폭기와, 이들 구형파의 천이에 응답하여 펄스를 발생시키는 미분기와, 타이밍용으로 프레임 축적 패킹제어회로22로 공급되도록 하나의 극성의 펄스를 분리시키는 클리퍼로 구성된다. 이들 펄스는 또한 각 연속선에서 카운트되도록 기호 카운터 25로 제공되어 패킹 제어회로 22로 공급되는 기호 카운트 신호를 출력시킨다. 255-카운트 디코더 33은 255에 이르는 기호 카운트를 해독하여 펄스를 출력한다. 최대한의 카운트가 2의 정수 누승이기 때문에 기호 카운트를 산술 0으로 취급하는 것 대신 255-카운트 디코더 33으로 부터 각 펄스는 0-교차 검출기 32에 의해 카운터 25로 인가되는 다음 펄스상에서 카운터 25를 리셋하는데 사용될 수 있어 기호 카운트를 산술0으로 복구시킨다. 255-카운트 디코더 33은 펄스를 AFPC 검출기 34로 제공하여 VCO 31로 인가되는 AFPC 전압을 정하기 위해 수평동기 펄스 H와 비교되도록 한다. 이는 수평 주사선 주파수의 255배 즉 4 027 972Hz가 되게 VCO 31 발진의 주파수를 조절하는 음의 귀환 루프를 종결시킨다.

모듈로-2 데이타 프레임 카운터 23과 데이타 행 카운터 24에 의한 카운팅을 아나로그 복합 화상신호의 프레임과 동기시키는 한가지 방법을 지금부터 기술하겠다. 본원 명세서에서 명시되는 시스템용 디지탈 신호 수신기에서, 데이타 프레임 카운트를 아날로그 복합화상신호의 각 프레임의 라인 9의 처음으로 재발생시키는 카운터를 그러한 프레임의 초기필드에서 수직동기 펄스의 하강구간 직후에 동기시키는 것이 바람직하다. 그 경우 디지탈 신호 수신기에서 데이타 행 카운트를 발생시키는 카운터는 아날로그 복합화상신호의 각 프레임의 라인 9의 처음에서 소정의 카운트 값으로 리셋된다. 제6도에 도시한 송신기 1의 일부에서 모듈로-2 데이타 프레임 카운터 23과 데이타 행 카운터 24에 의한 카운팅의 동기는 원하는 수신기 관례에 따른다.

255-카운트 디코더 33 출력신호는 제1입력 신호로서 2-입력 AND 게이트 36으로 공급된다. 위치 동기 발생기 9는 수직 동기 펄스 V를 하강 구간 검출기 36으로 제공하며 이 하강 구간 검출기 35는 복합 화상신호의 라인 9의 끝 및 복합 화상신호 출력신호의 라인 271의 중간점에서의 펄스를 제2입력신호로서 AND 게이트 36으로 출력한다. AND게이트 36의 응답은 복합 화상신호의 라인 9의 끝에서의 데이타-프레임-말단 펄스로 구성된다. 이들 데이타-프레임-말단 펄스의 각각은 데이타 프레임 카운트 신호를 앞서 나가게 하도록 트리거 펄스로서 모듈로-2 데이타 프레임 카운터 23으로 인가되며 또 데이타 행 카운터 24로 인가되어 그 데이타 행 카운트를 소정의 초기값으로 리셋시킨다. 실제로 255-카운트 디코더 33은 없어도 되며, 디코더 33 출력 신호 대신에 기호 카운터 25의 최종 2진 카운팅 단으로 부터의 캐리 펄스가 AFPC 검출기 34 및 AND 게이트 35로 인가될 수 있다.

제7도는 안테나 42와 같은 수단으로 부터 내부에 실린 디지탈 신호를 가진 TV신호를 수신하고 파수(IF) 증폭기 45에 입력신호로 인가되는 화상 중간주파수를 선택하며 주파수의 화상 세트를 제거한다. 현재의 관례에 따라 탄성 표면파 (SAW;surface-acoustic-wave) 필터가 화상 IF 필터 44용으로 사용될 수 있으며 단간 동조없이 다단 증폭기로서 모놀리식 집적회로 (IC)내에 화상 IF 증폭기를 구성하기 위해 사용될 수 있다. 화상 IF 증폭기 45는 증폭된 화상 IF 신호를 동상 동기 화상 검출기 46과 직각위상 동기 화상 검출기 47로 제공한다. 45.75MHz의 공칭주파수와 발진하는 발진기 48은 그 출력을 위상편이 없이 동상 동기 화상 검출기 46으로 공급하고 편이 네트워크 49에 의해 위상을 90°지연시켜 직각 위상 동기 화상 검출기 47로 공급한다. 발진기 48은 직각위상 동기 화상 검출기 47에 응답하는 자동 주파수 및 위상제어(AFPC) 기능을 가진다. 동기 화상 검출기 46과 47은 통상적으로 화상 IF 증폭기 45와 발진기 48의 일부와 함께 IC내에 포함되며, 그것의 각각은 강화된 반송파 형태 혹은 순수한 동기형태중의 하나가 될 수 있다. 동상 동기 화상 검출기 46에 의하여 복구되는 동상의 변형된 복합 화상신호는 동상의 변형된 복합 화상신호로 부터 각각 수평 및 수직 동기 펄스를 복구하는 수평 동기 분리기 50과 수직 동기 분리기 51로 인가된다.

지금까지 살펴본 디지탈 신호 수신기 41의 일면은 비록 화상 IF 필터 44가 약 3.5MHz 폭으로만 만들어지고 중심이 45.25MHz인것이 바람직하다 하더라도 일반적으로 TV 수신기 설계에 지식이 있는 사람에게는 잘 알려져 있는 것이다. 이 화상 IF 필터 44는 직각 위상 화상 검출기 47 다음에 크로마 및 채널내 음성 제거 필터링을 거치지 않고도 크로마 제거와 채널내 음성제거를 제공한다. (디지탈 신호 수신기 41이 TV 수신기와 함께 구성될때, 화상 IF 필터 44는 직각 위상 화상 검출기 47 다음에 필터링하므로써 제공되는 크로마 및 채널내 음성 제거로 확장될 수도 있다.) 직각 위상 화상 검출기 47의 대역폭은 BPSK 응답의 종지(tail)에서 상측 주파수를 감쇄시키지 않도록 기호 레이트보다 다소 더 확장되어야 할 것이다. 직각 위상 화상 검출기 47은 750MHz 이상의 주파수에서 NTSC 복합 화상신호의 그러한 영역만을 수반하는 키잉신호를 검출한다.

실제에 있어 디지탈 신호 수신기 41은 제7도에 별도로 상세히 도시되지는 않았지만 1993년 8월 20일 출원된 미국 특허 출원 제 08/108,311호에 상세히 명시된 형태의 것이 될 수 있는 고스트 억압 회로를 보통 포함할 것이다. 동상 및 직각 위상 화상 검출기 46과 47 각각은 다른 화상 검출기에 포함된 동기 검파기 다음에 사용되는 것과 유사한 각각의 고스트 소거 및 등화 필터를 그 동기 검파기 다음에 포함한다. 두개의 고스트 소거 필터의 조정가능한 변수는 컴퓨터에서 행해지는 계산에 응답하여 나란히 조정되며 두 개의 등화필터의 조정가능한 변수 역시 컴퓨터에서 행해지는 다른 계산에 응답하여 나란히 조정된다. 송신될때 주파수가 4.1MHz까지 퍼져있지만 그 제한된 IF 대역폭 때문에 디지탈 신호 수신기에서 단지 2.5MHz 정도로 퍼져있는 고스트 소거 기준 (ghost-cancellation reference;GCR) 신호는 동상 동기 화상 검출기 46에 의하여 검출되는 화상신호의 선택된 수직 귀선 소거기간(vertical-blanking-interval;VBI) 주사선으로 부터 추출된다. 그 GCR 신호는 디지탈 변환되어 입력신호로서 고스트 소거 및 등화필터의 조정가능한 변수를 계산하기 위한 컴퓨터로 공급된다. 또 다른것으로 혹은 그외에, 직각 위상 화상 검출기 47 응답에서의 직류 혹은 저주파수 성분은 감지될 수 있으며 고스트 소거 필터의 조정가능한 변수를 계산하기 위한 기초로서 사용될 수 있다.

제7도의 디지탈 신호 수신기 41에서 기호 카운트 신호가 전압제어 발진기 (VCO) 54로 부터 수신되는 정현 발진에 응답하여 0-교차 검출기 53에 의하여 발생되는 펄스를 카운팅하는 기호 카운터 52에 의하여 발생된다. 디코더 55는 255에 이르는 기호 카운트를 해독하여 0-교차 검출기 53에 의하여 카운터 52로 공급되는 다음 펄스상에서 카운터 52를 리셋시키는 펄스를 출력하여 기호 키운트를 산술 0으로 복구시킨다. 디코더 55에 의하여 발생되는 펄스는 AFPC 검출기 56으로 입력되어 수평 동기 분리기 50에 의하여 분리되는 수평 동기펄스 H와 비교되고 제어 지연선 57에 의해 기호구간의 일부분 동안 조정가능하게 지연된다. 그 비교의 결과는 AFPC 검출기 56내에서 저역 필터링되어 VCO 54로 인가되는 자동 주파수 및 위상 제어 (AFPC) 전압신호를 출력한다. 이러한 배열은 수평 주사선 주파수 fH 256배, 즉 4 027 972Hz가 되도록 라인 록 (line-locked) VCO 54로 부터 공급되는 발진 주파수를 제어한다. 제어 발진기에 관해서 사용된 용어 라인 록(line-locked)은 그 발진 주파수가 15,734.264Hz 주사선 주파수에 대해 일정비율로 유지됨을 의미하며 이는 적절한 요인에 의해 분할되는 발진 주파수를 수평동기 펄스와 비교하는 AFPC 회로에 의해 통상적으로 행해진다.

직각 위상 화상 검출기 47에 의하여 검출되는 750kHz 이상의 주파수에서 NTSC 복합 화상신호의 키잉신호와 수반하는 영역은, 키잉신호이나 복합화상신호의 수반하는 750kHz 이상의 주파수 성분의 선택된 영역에만 응답하는 정합필터 58로 공급된다. 정합필터 58은 기호간 간섭을 줄이는데 충분한 PSK 대역폭을 확장시키기 위해 송신기에서 필터 18의 천이 정형 영역의 롤-오프와 정합하는 피킹 응답을 제공한다. 또한 정형필터 58은, 0.75와 1.25MHz 사이에 이르는 주파수 범위에 대해 특성적으로 점점 더 단측파대가 되며 1.25MHz 주파수 범위이상에 대하여 실체상 단측파대인 VSB BPSK에 기인하는 직각 위상 화상 검출기 47의 검출효율의 롤-오프를 보상하기 위하여 또 다른 피킹 응답을 제공할 수 있다. 그렇지만, 서로 다른 TV 송신기의 잔류 측파대 필터는 서로 변동되므로 직각 위상 화상 검출기 47의 검출효율의 롤-오프를 보상하기 위한 피킹응답은 천이를 정형하는것 외에도 적절한 피킹응답을 제공하기 위해 천이 정형 필터 18을 변경하므로써 각각의 TV 송신기에서 대체로 더 낫게 행해진다. 그러나 송신기 1에서의 2진 키잉신호의 부가적인 피킹 혹은 프리엠퍼시스는 휘도신호와 함께 전송되는 0.75MHz 이상의 BPSK의 고주파수 성분을 증가시킬 것이다.

정합필터 58로 부터의 응답은 입력신호로서 고역 라인-콤 필터 59로 인가되는데 이것은 제1도의 송신기에서 부분 응답 필터 160용으로 사용되는 제2도의 부분 응답 필터 160에 대한 정합필터이다. 이 고역 라인-콤 필터 59는 검출된 키잉 신호를 수반하지만 라인 대 라인 변화를 보이지 않는 복합 화상신호 성분을 억압시킨다. 고역 라인-콤 필터 59는 아날로그 형태가 바람직하며, 아날로그 형태인 고역 라인-콤 필터 59는 검출된 PSK를 디지탈화하는데 사용되는 아날로그-디지탈 변환기(ADC) 65로 인가되는 입력신호의 동적 범위를 줄일 수 있다. 이는 양자화 잡음에 의해 PSK의 변형을 줄일 수 있도록 ADC 65에서의 제한된 수의 양자화 레벨의 선택을 용이하게 한다. 단지 기호 레이트에서 표본화하는 동안 3 IRE 진폭의 PSK를 복구하는데는 10비트 해상도를 가진 ADC라면 분명 충분할 것이고 8비트 해상도를 가진 ADC면 아마 충분할 것이다. 최적의 위상으로 ADC 65로 부터 기호레이트에서의 표본화는 기호간 간섭을 최소화 하기 위하여 기호 레이트의 배수에서의 표본화에 대한 필요성이 없으며 결과로서 생기는 더 낮은 디지탈 표본화 레이트는 그 이후의 디지탈 필터링에서 하드웨어를 절감시킨다. 최적의 위상으로 ADC 65으로 부터 기호레이트에서의 표본화는 응답을 기호레이트에서 변화가 있지만 기호레이트에서 표본화와 직각 위상에 있는 복합 화상신호의 그러한 성분에 대한 응답을 억압하는 동기 기호 검출의 형태이다. 기호 카운터 52는 디지탈화 동안에 기호 레이트에서 ADC 65 입력신호의 표본화를 시간조절 하기 위해 4MHz 구형파로서 기호 카운트의 최하위 비트와 그 1의 보수를 ADC 65로 인가한다.

아날로그 형태인 고역 라인-콤 필터 59는 잔류하는 복합 화상신호가 공급하는 시간의 대부분에서 적당히 없으며 데이타 천이에 손상되지 않은 정보를 포함하는 PSK를 제공한다. 0-교차 검출기 66은 정합필터 58로 부터 응답의 0-교차를 검출하여 이를 펄스 위상 판별기 67로 인가한다. 이 펄스 위상 판별기 67은 0-교차 검출기 53으로 부터 검출되고 제어 발진기 54의 발진의 0-교차에 대한 적절한 위상으로 부터 0-교차 검출기 66에 의하여 검출되는 정합필터 58 응답의 0-교차의 퇴거를 선택적으로 검출한다. 펄스 위상판별기 67은 샘플-홀드되는 이러한 선택적으로 검출된 퇴거를 지역 필터링하여 제어 지연선 57이 AFPC 검출기 56으로 인가되는 수평 동기 펄스 H에 대해 제공하는 지연을 조정하기 위한 제어신호를 출력한다. 따라서, 디지탈화동안 ADC 65 입력신호의 기호 레이트에서의 표본화 위상은 최소한의 기호간 간섭을 위해 조정된다.

복합 화상신호에 대한 직각 위상 화상 검출기 47의 응답이 0의 값으로 기대될때, 펄스 위상 판별기 67에 의한 선택적인 검출은 수직 귀선 소거기간의 일부분동안 행해진다. 좀 더 고도의 정렬에서 동상 화상 검출기 46으로 부터의 화상 출력은 고역 필터로 인가될 수 있어서 750kHz 이상의 복합화상신호 성분의 진폭이 탐지될 수 있다. 그러면 이 진폭이 실질적으로 0일때 펄스 위상 판별기 67에 의한 선택적인 검출이 수행된다. 펄스 위상 판별기 67에 의한 선택적인 검출은 수직 귀선소거기간의 일부분동안 뿐만 아니라 화상 주사의 일부분동안에도 역시 행해질 것이다. 그래서 화상 필드에서 약간 위상이 늦어지는 제어 발진기 54의 발진의 가능성이 있다.

라인 록 발진기의 위상을 조정하기 위한 정렬은 본 발명의 발명자와 동료인 고정완에 의해 개발된 형태의 것이다. 제어 지연선 57로 부터 공급되는 조정가능하게 지연되는 수평 동기 펄스 H에 대하여 제어 발진기 54의 발진 주파수와 위상을 제어하는 AFPC 루프는 위상 조정시 고장(glitch) 혹은 뚜렷한 주기성의 결핍을 보이는 ADC 65 클럭을 피하는 필터링 기능을 제공한다. 만일 미세한 위상 조정이 ADC 65 클럭 그자체에서 시도된다면 그러한 고장은 때때로 발생한다.

수직 동기 분리기 51은 분리된 수직 동기 펄스 V에 대한 로시(lossy) 집적응답을 임계치 검출기 68로 인가하는데 이 임계치 검출기 68의 임계전압은 수직 동기 펄스가 5와 1/2 주사선 보다 크고 6과 1/2 주사선 보다 작게 집적될때만 그것이 초과되도록 선택된다. 입력신호가 그 임계전압을 초과할때만 1이고 그렇지 않으면 0인 임계치 검출기 68 출력신호는 제1입력신호로서 2-입력 AND 게이트 69로 인가된다. 각 데이타 행에서 (수평 주사선의 끝에서) 기호 카운트의 최종 값에 대해서는 1을 그렇지 않으면 0을 발생시키는 디코더 55는 그 출력신호를 제2입력 신호로서 AND 게이트 69로 인가한다. AND 게이트 69의 출력으로 부터의 1은, 복합 화상신호 프레임의 초기 필드의 처음에서 발생하는 수직펄스의 하강구간에 응답하여 이들 구간의 각각에 응답하는 각 데이타-프레임-말단 펄스를 제공하지만 프레임의 초기 및 최종 필드 사이에 발생하는 수직펄스의 하강구간에는 응답하지 않는다.

AND 게이트 69 응답에서 데이타-프레임-말탄 펄스는 송신기에서 데이타 프레임 카운트 신호로 부터의 하나의 주사선에 의하여 오프셀되는 재발생된 데이타 프레임 카운트신호를 앞서 나가게 할 수 있도록 카운트 입력(C1)신호로서 모듈로-2 데이타 프레임 카운터 70으로 인가된다. 미국 특허 출원 제 08/108,311에서 알수 있듯이, TV 송신기 1과 디지탈 데이타 수신기 41에서 동기화를 위해 데이타 프레임 카운트를 배열하는 가장 좋은 방법은 4개의 프레임 사이클의 19번째 주사선에 있는 버어스트 위상과 베셀 첩(Bessel chirp) 위상의 소정의 치환에서 발생하는 고스트 소거 기준 (GCR) 신호를 참조하므로써이다. 마듈로-2 데이타 프레임 카운트를 출력하는 단일 2진단 카운터 70은 마듈로-2N 데이타 프레임 카운트 (N은 적어도 2인 양의 정수)를 발생시키는 복수의 2진단 카운터에 있는 하나의 단이 될것이며 이 복수의 2진 단 카운터는 고스트 소거 참조 (GCR) 신호의 누산을 시간조정하는데 사용된다.

AND 게이트 69 응답에서 데이타-프레임-말단 펄스는 또한 리셋(R)신호로서 데이타 행 카운터 71로 인가되어 524 이어야 하는 그 출력신호로서 재발생되는 데이타 행 카운터를 산술 0으로 리셋시킨다. 데이타 행 카운터 71은 수평 동기 분리기 50으로 부터 제공되는 수평동기 펄스 H를 카운트하기 위해 접속된다. 데이타 행 카운트는 화상 검출기 46 및 47내에 포함된 등화 및 고스트 소거 필터에 대해 조정가능한 필터링 변수를 계산하는 컴퓨터(제7도에 상세히 도시되지 않음)에 대한 데이타를 얻기위한 회로 (제7도에 상세히 도시되지 않음)에서 GCR 신호를 포함하는 VBI 주사선의 선택을 제어하기 위해 사용된다.

ADC 65는 복합 화상신호의 750MHz 잔류성분 이상을 가진 디지탈화된 키잉신호를 고역 프레임-콤 필터 72로 공급한다. 고역 프레임-콤 필터 72는 디지탈 감산기 73과 시간상 더 나중의 하나의 프레임 주사구간 동안 신호샘플을 그 출력포트에서 공급하기 위하여 그 입력포트로 인가되는 신호샘플에 응답하는 디지탈 플레임 축적 메모리74로 구성된다. 디지탈 프레임 축적 메모리 74는 판독-기입 반복 (read-then-write-over)모드에서 동작되는 RAM으로 편리하게 구성된다. 이 RAM은 라인 어드레싱 (LAD) 신호로서 카운터 71로 부터 데이타 행 카운트를 수신하며 기호 어드레싱(SAD)신호로서 카운터 52로 부터 기호 카운트를 수신한다. 감신기 73은 피감수 입력신호로서 ADC 65로 부터 현재 프레임에 대한 디지탈화된 키잉신호의 샘플을 수신하며 감수 입력신호로서 프레임 축적 메모리 74로 부터 이전 프레임에 대한 디지탈화된 키잉신호의 해당샘플을 수신한다. 감신기 73으로 부터의 차신호는 프레임 대 프레임 상관을 보여주는 잔류 휘도성분이 제거되는 고역 프레임-콤 필터 72 응답이 된다.

입력신호로서 고역 라인-콤 필터 59로 인가되는 아날로그 신호는 일부 키잉신호의 2진 코딩을 나타내지만, 고역 라인-콤 필터 59로 부터의 출력신호는 일부 키잉신호의 3진 코딩을 나타내고 고역 프레임-콤 필터 72에 대한 입력신호를 공급하기 위해 ADC 65에 의해 디지탈화된다. 출력신호로서 고역 프레임-콤 필터 72로 부터 공급되는 디지탈화된 신호는 데이타 프레임이 해당 디지탈 샘플이 유사한 진폭과 반대극성에 있는 두개의 데이타 프레임을 결합하므로 유효 데이타 프레임인 하나씩 거르는 데이타 프레임에서 계속 키잉신호의 3진 코딩을 나타낸다. 무효 데이타 프레임인 개재하고 있는 하나씩 거르는 데이타 프레임에서, 출력신호로서 고역 프레임-콤 필터 72로부터 공급되는 디지탈화된 신호는 특성상 5 레벨이지만 무효 데이타 프레임에 기초한 기호결정은 관심사가 아니다. 따라서 입력신호로서 고역 프레임-콤 필터 72 디지탈 응답을 수신하는 기호 결정 회로 75는 -1과 0과 1이 각각 중심이 되는 3개의 비교기 범위를 가진다. 기호 결정 회로 75는 고역 프레임-콤 필터 72로 부터의 출력신호에 대하여 정류 디지탈 응답을 발생시키는 절대값 회로 751을 포함한다. 절대값 회로 751의 정류 디지탈 응답은 키잉신호의 2진 코딩을 나타내며 임계 검출기 752로 인가된다.

임계치 검출기 752는 키잉신호의 2진 부호화에 대하여 기호결정을 하는 디지탈 통신 기술에 잘 알려진 기호결정 회로의 형태이다. 또 임계치 검출기 752는 절대값 회로 751로 부터 기호 스트림을 수신하고 그 기호가 0에 가장 가까운 것인지 1에 가장 가까운 것인지를 결정한다. 임계치 검출기 752는 임계 디지탈 값이 초과되느냐 초과되지 않느냐에 따라 기호자 0에 가장 가까운 것이지 1에 가장 가까운 것인지 하는 결정을 제어하는데 사용되는 임계치 검출결과를 가지고 임계치 검출기로서 동작하도록 배열되는 디지탈 비교기를 포함한다. 임계치 검출기 752는 임계치 검출에 대한 임계 디지탈 값이 기호길이에 응답하여 자동적으로 조정되는 형태의 것이 바람직하다. 그러한 경우, 임계치 검출기 752는 절대값 회로 751에 의해 공급되는 기호 스트림의 평균 피크레벨 혹은 평균레벨 혹은 둘다를 검출하기 위한 회로와 관련된다. 비교기로 공급되는 디지탈 값을 각 검출된 레벨로 부터 계산하여 임계치 검출에 대한 임계치를 확정하는 관련회로가 있다. 기호 결정 임계치를 결정하기 위한 검출방법은 복합 화상신호가 직각 위상 화상 검출기 47에 의해 검출되는 신호로 어떤 에너지도 거의 주지 않았을때 수직 귀선 소거 기간동안 선택적으로 수행된다.

기호결정 회로 75로 부터의 기호 스트림은 입력신호로서 레이트 버퍼 77로 인가되며 이 레이트 버퍼는 77은 키잉신호가 소거되지는 않지만 프레임 대 프레임 변화를 나타내지 않는 휘도신호 성분이 소거되는 하나씩 거르는 프레임만으로 부터 입력샘플을 수신하도록 데이타 프레임 카운트에 의하여 조정된다. 디지탈 샘플은 기호 레이트에서 레이트 버퍼 77로 제공되며 에러 정정 디코더 78로 인가되기 위해 1/2 기호 레이트에서 레이트 버퍼 77로 부터 유출된다. 디코더 78은 기호 결정회로 75에 의한 결정의 결과를 직렬-비트 디지탈 입력 데이타로서 수신하고 그 내부의 에러를 정정하여 정정된 직렬-비트 디지탈 데이타를 제공하는데 이 데이타는 디지탈 신호 수신기 41의 출력 데이타이며 제1도의 TV 송신기 1로 공급할 직렬-비트 디지탈 데이타에 대응하여야 한다.

수평 주사선을 따라 데이타의 행에서 보다는 오히려 수평 주사선에 가로지르는 데이타 열에서 동작하는 변형된 리드-솔로몬 부호를 사용한 송신기 1과 함께 사용되도록 설계된 디지탈 신호 수신기 41의 양호한 실시예에서, 레이트 버퍼 77은 에러 정정 디코더 78에 대한 디인터리버 (de-interleaver)로서 동작된다. 레이트 버퍼 77에 대한 기입 어드레스 발생기는 제8도에 도시되지 않았다. 판독 어드레스 발생기는 레이트 버퍼 77내에 있는 램(RAM)에서 각각 행 및 열어드레싱으로서 데이타 행 카운트를 공급하는 데이타 행 카운터 71과 기호 카운트를 공급하는 기호 카운터 52로 구성된다.

제8도는 제3도에 도시된 부분 응답 필터 165를 사용한 송신기 1과 함께 사용되도록 설계된 제7도의 디지탈 신호 수신기 41의 변형 79를 도시하고 있다. 이 디지탈 신호 수신기 79에서 고역 라인-콤 필터 59 다음에 다른 고역 라인-콤 필터 60이 이어진다. 고역 라인-콤 필터 59와 60의 종속 접속은 0,1-H 및 2-H 지연구간에서 탭이 조정되는 지연선을 사용하는 등가회로 보다 CCD 구성에 좀 더 적합하여 필터응답을 전개시키기 위해 (-0.25) : 0.5 : (-0.25) 비율로 보정되는 하중 합 네트워크로 입력신호를 공급한다.

송신기에서 부분 응답 필터가 제3도에 도시된 종류 165 혹은 등가의 종류로 되어 있고 디지탈 신호 수신기가 제8도에 도시된 종류 혹은 등가의 종류의 세개의 주사선 고역 라인-콤 필터를 포함할때, 고역 프레임-콤 필터 72의 디지탈 응답은 유효 데이타 프레임동안 PSK 신호를 나타내는 것에 대하여 특성상 3개가 아닌 실질적으로 5개의 레벨이다. 따라서 -1, 0, 1이 중심이 되는 세개의 비교기 범위 각각을 가진 제7도의 기호 결정회로 75는 -2, -1, 0, +1, +2가 중심이 되는 5개의 비교기 범위를 가지는 기호 결정회로 76으로 대체된다. 기호 결정회로 76은 고역 프레임-콤 필터 72로 부터의 출력신호에 대한 정류 디지탈 응답을 발생시키는 절대값 회로 761을 포함한다. 이 절대값 회로 761의 정류 디지탈 응답은 키잉신호의 2진 코딩을 기술한다기 보다는 직류전압 페디스틀에 중첩되는 키잉신호의 3진 코딩을 기술하고 이 정류 디지탈 응답은 2중-임계치 검출기 762로 인가된다. 2중-임계치 검출기 762는 절대값 회로 761로 부터의 기호 스트림을 수신하고 그 기호가 0에 가장 가까운지, 1에 가장 가까운지 혹은 0과 동등한 2에 가장 가까운지를 결정한다. 2중-임계치 검출기 762는 전형적으로 단일의 임계치 검출기로 동작하도록 각각 배열되며 임계 디지탈 값에서 하나의 것이 다른 하나의 것이 2배가 되는 2개의 디지탈 비교기와, 임계치 검출 결과에 의존하는 기호의 식별을 결정하기 위한 어떤 간단한 논리회로를 포함한다. 만일 어떤 임계 디지탈 값도 초과되지 않으면 논리회로는 기호가 0에 가장 가까운것임을 나타낸다. 더 낮은 임계 디지탈 값만이 초과되면 논리회로는 기호가 1에 가장 가까운것임을 의미한다. 더 낮고 더 높은 임계값 둘 다 초과되면 논리회로는 기호가 2에 가장 가까운것임을 나타내며 이는 0과 동등하다. 2중-임계치 검출기 762는 임계치 검출을 위해 임계값을 결정하기 위한 비교기로 인가되는 디지탈값이 자동적으로 기호 길이에 응답하여 조정되는 형태의 것이 바람직하다. 그러한 경우, 2중-임계치 검출기 762는 절대값 회로 761에 의해 공급되는 기호 스트립의 평균레벨, 또는 그 평균 피크 레벨 혹은 둘다를 검출하기 위한 관련회로를 가진다. 디지탈 비교기로 공급되는 디지탈 값을 각 검출된 레벨로 부터 계산하여 임계값 검출에 대한 그 각각의 임계치를 확정하는 회로가 있다. 기호 결정 임계치를 결정하기 위한 검출방법은 복합 화상신호가 직각 위상 화상 검출기 47에 의해 검출되는 신호로 어떤 에너지도 거의 주지 않았을때 수직 귀선 소거기간동안 선택적으로 수생되는 것이 바람직하다.

데이타 통신 기술자들이 순방향 에러 정정의 하드-결정(hard-decision)이라고 말하는 것을 수행하기 위해 기호 결정회로 75와 76 각각은 디코더 78로 2진 입력신호를 공급하는 어려운(hard) 결정을 한다. 대신 데이타 통신 기술자들이 순방향 에러정정의 소프트-결정(sogt-dicision)이라고 말하는 것을 수행하기 위해 기호 결정회로 75와 76은 다수의 레벨을 가진 입력신호를 적당한 디코더로 공급하는 회로로 물론 대체될 수 있다.

제9도는 고역 라인-콤 필터 59가 취할 수 있는 한 형태 590을 상세히 도시하고 있다. 필터 590의 입력단자 591은 필터 590의 출력단자 593에 접속된 출력접속을 가진 차동 입력 증폭기 592의 비반전 입력접속에 접속된다. 차동 입력 증폭기 592의 반전 입력 접속은 멀티플렉서 595로 부터의 출력신호에 대한 지연된 응답을 아날로그 지연선 594의 출력접속으로 부터 수신하며, 이 멀티플렉서 595 출력신호는 지연선 594의 입력접속으로 인가된다. 아날로그 지연선 594는 하나의 수평 주사선의 지속시간에 상응하는 지연을 제공한다. 그러나 1-H 지연선은 만일 그것이 특성상 아날로그이면 보통 전하 결합 소자(charge-coupled-device;

CCD) 시프트 레지스터로 구성되며, 차동 입력 증폭기 592는 CCD 시프트 레지스터와 그 전하 주입 입력회로와 함께 모놀리식 집적회로 (IC)에 구성되는 CCD 시프트 레지스터의 전하 감지 출력단에 보통 포함된다. 멀티플렉서 595는 전송 게이트로 동작되는 전계효과 트랜지스터를 사용한 동일 IC에 편리하게 구성된다.

멀티플렉서 595는 데이타 프레임에 있는 데이타의 최종행과 관련된 값에 도달한 데이타 행 카운터 71로 부터의 데이타 행 카운트에 대해 1로 응답하고 데이타 행 카운트의 모든 다른 값에는 0으로 응답하는 제어신호를 디코더 61로 부터 수신한다. 1인 디코더 61 출력신호에 응답하여 멀티플렉서 595는 그 출력응답으로 아날로그 0을 선택한다. 0인 디코더 61 출력신호에 응답하여, 멀티플렉서 595는 1-H 지연선 594의 입력접속으로의 인가를 위해서 입력단자 591로 공급되는 검출된 BPSK 신호를 선택한다.

제10도는 고역 라인-콤 필터 59가 취할 수 있는 또 다른 형태 596을 상세히 도시한 것으로 제9도에 도시한 형태에 대한 대안이며 소자 594와 595를 포함하지 않는다. 멀티플렉서 597의 출력접속은 제10도에서 차동 입력 증폭기 592의 반전 입력 접속에 접속된다. 멀티플렉서 597은 데이타 프레임에 있는 데이타의 초기 행에 관련되는 값으로 리셋되는 데이타 행 카운터 71로 부터의 데이타 행 카운트에는 1로 응답하고 데이타 행 카운트의 모든 다른 값에는 0으로 응답하는 제어신호를 디코더 62로 부터 수신한다. 1인 디코더 62 출력신호에 응답하여 멀티플렉서 597은 그 출력응답으로 아날로그 0을 선택한다. 0인 디코더 61 출력신호에 응답하여 멀티플렉서 597은 차동 입력 증폭기 592의 비반전 입력접속으로의 인가를 위해 1-H 아날로그 지연선 598로 부터 출력신호를 선택한다. 1-H 아날로그 지연선 598로 부터의 출력신호는 필터 59의 입력단자 591로 공급되는 신호에 대한 하나의 수평 주사선의 지속시간 만큼 지연된 응답이다.

제11도는 고역 라인-콤 필터 59와 60의 종속 접속이 취할 수 있는 한 형태를 상세히 도시하고 있다. 고역 라인-콤 필터 590은 제9도에서와 동일하며 제11도에서 고역 라인-콤 필터 600은 고역 라인-콤 필터 590의 소자 591-595에 해당하는 소자 601-605를 가지며 각 필터의 범위내에 유사하게 접속된다.

제12도는 고역 라인-콤 필터 59와 60의 종속접속이 취할 수 있는 또 다른 형태를 상세히 도시한 것이다. 고역 라인-콤 필터 596은 제10도에서와 동일하며 제12도에서 고역 라인-콤 필터 606은 고역 라인-콤 필터 596의 소자 597과 598에 해당하는 소자 607과 608을 구비하며 각 필터의 범위내에 유사하게 접속된다.

제13도는 제6도에 도시한 레이트 버퍼 20이 에러 정정 부호기 14로 부터 제공되는 변형된 리드-솔로몬 부호화에 대한 인터리버로서 사용될때 레이트 버퍼 20이 취할 수 있는 한 형태를 도시한 것이다. 데이타 프레임 쌍카운터 80은 그 카운트 입력(C1) 신호로서 데이타 프레임 카운터 23으로 부터 공급되는 캐리 아웃(C0) 신호를 수신한다. 데이타 프레임 쌍 카운터 80은 에러 정정 부호화에 대한 인터리버로 동작되는 2개의 프레임 축적 RAM 81과 82의 번갈아 일어나는 기입 및 판독을 제어한다. RAM 81과 82는 교대의 프레임 쌍 구간동안 1/2 PSK 레이트에서 에러 정정 부호기 14로 부터 기입되며 어드레스 주사는 열에 의해서 그리고 열당 기호에 의하여 수행된다.

RAM 81과 82의 각각은 그것이 기입되는 프레임 쌍 구간에 이어지는 각 프레임 쌍 구간에서 PSK 레이트에서 프레임 축적 메모리 21로 판독되며 어드레스 주사는 행에 의해서 그리고 행당 기호에 의해 수행된다. 여기에서 참조되는 행당 기호는 부호화 견지에서 고려되는 변형된 리드-솔로몬 부호와 관련있는 2N 비트 기호가 아니라 PSK 기호 혹은 비트이다.

어드레스 멀티플렉서 83은 데이타 행 카운터 24로 부터 데이타 행 카운트를 그리고 기호 (즉, 행당 기호) 카운터 25로 부터 심볼/행 카운트를 판독 어드레싱으로서 수신한다. 또 어드레스 멀티플렉서 83은 데이타 열 카운터 84로 부터 데이타 칼럼 카운트를 그리고 열당 기호 카운터 85로 부터 심볼/칼럼 카운트를 기입 어드레싱으로서 수신한다. 0-교차 검출기 32는 PSK 레이트에서의 트리거 펄스를 트리거 플립플럽 86으로 제공하며 이 트리거 플립플럽 86은 1/2 PSK 레이트에서 그 출력신호의 교대로 일어나는 천이를 카운트 입력(CI) 으로서 열당 기호 카운터 85로 제공하기 위한 주파수 분할기 역할을 한다. 디코더 87은 전 카운트 (열당 기호 카운트가 0에서 시작한다고 할때 525)에 이르는 심볼/칼럼 카운트를 해독하여 데이타 카운트 입력 (C1)신호로서 1을 데이타 열 카운터 84에 제공한다. 디코더 87 출력신호는 제1입력신호로서 2-입력 OR 게이트 88로 공급되는데 이 OR 게이트 88은 디코더 87로 부터 1에 응답하여 심볼/칼럼 카운트를 그 초기 값으로 리셋시키기 위한 열당 기호 카운터 85로 리셋(R) 신호로서 1을 제공한다.

OR 게이트 88로 인가되는 제2입력신호와 데이타 열 카운터 84로 인가되는 리셋(R)신호는 3-입력 AND 게이트 89로 부터의 출력응답에 의하여 제공되며 이 응답이 1일때 심볼/칼럼 카운트와 데이타 칼럼 카운트는 각각의 초기값으로 리셋된다. 디코더 260은 데이타 행 카운트가 데이타 프레임의 최종 행에 이르렀음을 나타낼때 그리고 그럴때만 논리 1을 AND게이트 89의 제1입력으로 공급하며 그렇지 않으면 디코더 260은 그 출력신호로서 논리 0을 AND 게이트 89에 공급한다. (디코더 260은 부분 응답 필터 160이 송신기 1에 사용되어 데이타 행 카운트가 데이타 프레임의 최종 행에 이르렀음을 나타낼때 그리고 그때만 논리 1을 공급하도록 디코더 27이 설계될때 제6도의 디코더 27이 될 수 있다.) 데이타 행의 최종기호 디코더 33으로 부터의 출력신호와 데이타 프레임 카운터 23으로 부터의 마듈로-2 데이타 프레임 카운트는 3개의 입력신호의 나머지 2개의 입력으로서 AND 게이트 88로 인가된다. AND 게이트 88 출력응답은 RAM 81과 82중 선택된 하나가 데이타 행씩 프레임 축적 메모리 21로 판독되어질때 짝수 프레임에 도달되기 바로 직전 최종 데이타 행의 최종 기호가 홀수 프레임에 도달했을때만 1이다.

1인 프레임 쌍 카운터 80으로 부터의 마듈로-2 데이타 프레임 쌍 카운트는 어드레스 멀티플렉서 83이 RAM 81로 판독 어드레싱을 선택하고 RAM 82로 기입 어드레싱을 선택하게 한다. 1인 데이타 프레임 쌍 카운트 80으로 부터의 마듈로-2 데이타 프레임 쌍 카운트는 RAM 81이 데이타 행씩 프레임 축적 메모리 21로 판독되도록 하고, 0인 그 카운트의 1의 보수는 RAM 82가 에러 정정 부호기 14로 부터 데이타 열씩 기입되도록 한다.

0인 데이타 프레임 쌍 카운터 80으로 부터의 마듈로-2 데이타 프레임 쌍 카운트는 어드레스 멀티플렉서 83이 RAM 82로 판독 어드레싱을 선택하고 RAM 81로 기입 어드레싱을 선택하게 한다. 0이되는 데이타 프레임 쌍 카운트 80으로 부터의 마듈로-2 데이타 프레임 쌍 카운트는 RAM 82가 프레임 축적 메모리 21로 데이타 행씩 판독되도록 하고, 1인 그 카운트의 1의 보수는 RAM 81를 에러 정정 부호기 14로 부터 데이타 열씩 기입되도록 한다.

제14도는 제7도 혹은 제8도에 도시된 레이트 버퍼 77이 기호 결정 회로 75 혹은 76으로 부터 제공되는 변형된 리드-솔로몬 부호화에 대한 디인터리버로 사용될때 그것이 취할 수 있는 한 형태를 도시하고 있다. 데이타 프레임 쌍 카운터 90은 그 카운터 입력(CI) 신호로서 데이타 프레임 카운터 70으로 부터 공급되는 캐리 아웃(CO) 신호를 수신한다. 데이타 프레임 쌍 카운터 90은 에러 정정 부호화에 대한 디인터리버로 동작되는 2개의 데이타 프레임 축적 RAM 91 과 92의 교대로 일어나는 기입괴 판독을 제어한다. RAM 91과 92는 하나씩 거르는 짝수의 프레임 동안에만 기입된다. RAM 91과 92를 기입하기 위한 데이타는 PSK 레이트에서 기호 결정 회로 75 혹은 76으로 부터 공급되며 어드레스 주사는 행과 행당 기호에 의해 수행된다. 여기에서 참조되는 행당 기호는 부호화 견지로 부터 고려되는 변형된 리드-솔로몬 부호와 관계있는 2N비트 기호가 아니라 PSK 기호 혹은 비트이다. 램 91과 92의 각각은 하나씩 거르는 프레임 쌍 구간동안 1/2 PSK 레이트에서 프레임 축적 메모리 21로 판독된다.

어드레스 멀티플렉서 93은 데이타 행 카운터 71로 부터 데이타 행 카운트를 그리고 기호 (즉, 행당 기호) 카운터 52로 부터 심볼/행 카운트를 기입 어드레싱으로 수신한다. 또 어드레스 멀티플렉서 93은 데이타 열 카운터 94로 부터 데이타 칼럼 카운트를 그리고 열당 기호 카운터 95로 부터 심볼/칼럼 카운트를 판독 어드레싱으로 수신한다. 0-교차 검출기 53은 PSK 레이트에서의 트리거 펄스를 트리거 플립플럽 96으로 제공하며 이 플립플럽 96은 1/2 PSK 레이드에서 그 출력신호의 교대로 일어나는 천이를 카운트 입력(CI) 으로서 열당 기호 카운터 95로 공급하기 위한 주파수 분할기 역할을 한다. 디코더 97은 전 카운트 (열당 기호가 0에서 시작한다고 할때 525)에 이르는 심볼/칼럼 카운트를 해독하여 카운트 입력(CI) 신호로서 1을 데이타 열 카운터 94로 제공한다. 디코더 9 출력신호는 제1입력 신호로서 2-입력 OR 게이트 98로 공급되며 이 OR 게이트 98은 디코더 97로 부터 1에 응답하여 심볼/칼럼 카운트를 그 초기 값으로 리셋시키기 위한 열당 기호 카운터 95로 리셋(R) 신호로서 1을 제공한다.

OR 게이트 98로 인가되는 제2입력신호와 데이타 열 카운터 94로 인가되는 리셋(R)신호는 3-입력 AND 게이트 99로 부터의 출력응답에 의하여 제공되며 이 응답이 1일때 심볼/칼럼 카운트와 데이타 칼럼 카운트는 각각의 초기값으로 리셋된다. 데이타 행 카운트가 데이타 프레임의 최종 행에 이르렀음을 나타낼때 그리고 그럴때만 디코더 61은 논리 1을 AND 게이트 99의 제1 입력으로 공급하며 그렇지 않으면 디코더 61은 출력신호로서 논리 0을 AND 게이트 99에 공급한다. 데이타 행의 최종기호 디코더 33으로 부터의 출력신호와 데이타 프레임 카운터 70으로 부터의 마듈로-2 데이타 프레임 카운트는 3개의 입력신호의 나머지 2입력으로서 AND 게이트 99로 인가된다. RAM 91과 92중 선택된 하나가 기호 결정회로 75 혹은 76으로부터 데이타 행씩 기입되어질때 짝수 프레임에 도달되고 바로 직전 최종 데이타 행의 최종 기호가 홀수 프레임에 도달했을때만 AND 게이트 98 출력 응답은 1이다.

1인 데이타 프레임 쌍 카운터 90으로 부터의 마듈로-2 데이타 프레임 쌍 카운트는 어드레스 멀티플렉서 93이 RAM 91로 판독 어드레싱을 선택하고 RAM 92로 기입 어드레싱을 선택하게 한다. 1인 데이타 프레임 쌍 카운트 90으로 부터의 데이타 프레임 쌍 카운트는 RAM 91이 에러 정정 디코더 78로 데이타 열씩 판독되도록 한다. 0인 카운터 70과 90으로 부터의 데이타 프레임 카운트와 데이타 프레임 쌍 카운트의 1의 보수에 응답하여, 2-입력 AND 게이트 101은 기입 인에이블(WE) 신호로서 1을 램 92로 선택적으로 공급한다. 이 WE 신호는 기호 결정 회로 75 혹은 76으로 부터 데이타 행씩 기입되도록 램 92를 인에이블시킨다.

0이 되는 데이타 프레임 쌍 카운터 90으로 부터의 마듈로-2 데이타 프레임 쌍 카운트는 어드레스 멀티플렉서 93이 RAM 92로 판독 어드레싱을 선택하고 RAM 91로 기입 어드레싱을 선택하게 한다. 0이되는 데이타 프레임 쌍 카운터 90으로 부터의 데이타 프레임 쌍 카운트는 RAM 92가 에러 정정 디코더 78로 데이타 열씩 판독되도록 한다. 0인 데이타 프레임 카운트와 1이 되는 카운터 90으로 부터의 데이타 프레임 쌍 카운트의 1의 보수에 응답하여 2-입력 AND 게이트 102은 기입 인에이블(WE) 신호로서 1을 램 91로 선택적으로 공급한다. 이 WE 신호는 기호 결정 회로 75 혹은 76으로 부터 데이타 행씩 기입되도록 램 91를 인에이블시킨다.

쌍을 이룬 프레임의 프레임-콤 필터링으로 부터 일어나는 비유효 신호의 하나씩 거르는 프레임이 소멸될때 남은 갭을 채울 수 있도록 디지탈 신호 수신기 41과 79에서 행해지는 레이트 버퍼링은 프레임-콤 필터링 다음에 그러나 기호 결정회로 전에 발생할 수 있다. 그렇지만, 프레임 축적 메모리는 많은 비트 깊이 보다는 1비트 깊이만을 필요로 하므로, 레이트 버퍼링은 기호 결정 후에 하는 것이 바람직하다. 에러 정정 디코딩전에 디인터리빙과 함께 레이트 버퍼링을 수행하는 것은 레이트 버퍼링에 대한 변도의 프레임 축적 메모리가 필요없으므로 바람직하다. 만일 프레임 축적 메모리가 시프트 레지스터에 의해 공급되는 판독 전용 포트를 가진 2중 포트 RAM이고 그 직렬단이 판독/기입 포트를 통하여 액세스되는 RAM 영역으로 부터 한번에 한행씩 병렬로 로드될 수 있다면, 레이트 버퍼링이 디인터리빙으로 부터 분리하여 수행되는 경우에 레이트 버퍼링은 단지 하나의 프레임 축적 메모리를 가지고 행해질 수 있다.

본 명세서에 기술된 데이타 전송 구조는 단일의 상당히 넓은 대역의 데이타 전송 채널에 대해여 제공되지만 다양한 형태의 시분할 멀티플렉스를 구조를 사용한 이 단일 데이타 전송 채널을 통하여 다양한 다른 서비스가 제공될 수 있다. 예를들어, 데이타는 데이타 서비스의 본질과 데이타 서비스의 근원지를 나타내는 헤더 정보가 제공하는 각각의 연속하는 패킷을 가진 패킷으로 전송될 수 있다. TV 방송장치나 유선 방송장치는 다양한 데이타 서비스의 근원지가 될 수 있다. 양방향 데이타 전송 구조에서 이 근원지를 확인시키는 패킷 헤딩은 유선 방송시스템에서 전화연결 또는 전용채널과 같은 적당한 데이타 복귀 채널을 선택하는데 사용될 수 있다.

이상에서, 일반적으로 바람직한 발명의 실시예를 설명하였지만 통신 시스템 및 송수신기 설계에 통상의 지식을 가진자라면 본 발명의 기본정의를 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함을 누구나 명백히 알 수 있을 것이다. 그리고 이것은 특허 청구의 범위의 설계시 명심하여야 할 것이다.

본 발명의 바람직하지 않은 실시예인 변형된 송신기를 제공하는 제1도의 송신기 1의 한 변형은 프레임쌍을 이루는 회로 15로 부터의 출력신호가 부분 응답 필터 16에 의해 필터링되기 보다는 직접 DAC 17로 인가되는 것이다. 그렇게 변형된 송신기는 본 발명의 바람직하지 않은 실시예인 제7도의 디지탈 신호 수신기의 변형된 수신기와 같이 사용되어진다. 즉, 제7도의 디지탈 신호 수신기 41은 고역 라인-콤 필터 59를 없애어 정합필터 58 응답을 ADC 65로 직접 인가하도록 하고 절대값 회로 751과 기호 결정회로 75를 없애어 고역 프레임-콤 필터 72 응답의 부호비트가 레이트 버퍼 77로 직접 인가되도록 변형된다.

본 발명을 구현하는 다른 디지탈 신호 수신기에서 라인- 및 프레임- 콤 필터는 예로서 전적으로 아날로그 구조로, 혹은 다른 예로서 전적으로 디지탈 구조로 실현될 수 있으며 그들 종속접속의 순서는 변경될 수 있다. 본 발명자와 동려인 Thomas Vincent Boiger는 전적으로 디지탈 구조로 실현된 종속접속의 라인- 및 프레임-콤 필터앞에 오버샘플링 아날로그-디지탈 변환기의 사용을 제안해왔다.

제2, 3, 4 및 5도에 도시한 부분 응답 필터링은, 디지탈 신호 수신기에서 샘플의 라인 대 라인 상관에 기초한 복합 화상신호를 번갈아 판별하는 고역 콤 필터링이 수행될 것으로 추정하여 행해진다. 또 부분 응답 필터링은 나란한 샘플의 상관에 기초한 복합 화상신호를 판별하는 고역 콤 필터링이 수행될 것으로 추정될때 행해질 수 있다. 그러나, 추가의 부분 응답 필터링은 기호결정에 관여된 비교기 범위의 수를 바람직하지 않게 증가시키며 이는 기호결정의 정확도를 감소시키며 비트 에러 확률을 증가시키는 경향이 있다. 직각 위상 화상 검출기 응답에서 복합 화상신호의 나란한 샘플의 상관은 검출기가 750kHz 이하의 휘도 주파수에 민감하지 못하고 0.75에서 1.25kHz 휘도 주파수에서 감소된 감도를 가지기 때문에 이미 상당히 감소된다. 그래서 재밍 신호로서 감소되는 휘도신호 때문에 감소되는 비트 에러 확률은 기호결정에 관여된 더 큰 수의 비교기 범위로 인해 증가되는 비트 에러의 확률에 의해 보완된다. 또한 서로 대각선으로 이동하는 샘플의 상관에 기초한 화상신호를 판별하는 고역 콤 필터링이 행해질 것으로 가정하여 부가의 부분 응답 필터링이 수행될 수 있다.

본 발명자는 미국 특허 출원 제 08/108,311호에 명시된 데이타 전송 구조가 부분 응답 필터링을 포함하도록 변경될 수 있어서 휘도신호로 부터 데이타를 분리하기 위해 고역 라인-콤 필터링을 사용하고 색도 신호로 부터 데이타를 분리하기 위해 저역 라인-콤 필터링을 사용하여 데이타 및 복합 화상신호가 서로 더 잘 분리될 수 있음을 지적한다.

Claims (41)

1. 디지탈 정보를 복합 화상신호와 함께 전송하기 위한 시스템에 있어서 음성신호원과; 각각 내부에 삽입된 수평 및 수직 동기 펄스를 가지는 상기 복합 화상신호의 소정갯수의 수평 주사선으로 이루어지며 소정의 화상 프레임레이트를 가지는 연속하는 화상 프레임에서, 상기 연속하는 화상 프레임의 소정 수평 주사선 레이트를 가지는 연속하는 수평 주사선을 나타내는 복합 화상 신호원과; 상기 디지탈 정보를 부호화하는 2진 위상 편이 키잉 신호원과; 상기 음성신호에 따라 음성반송파의 주파수를 변조하여 각각의 출력신호를 발생시키는 주파수 변조 송신기와; 상기 복합 화상신호에 따라 화상 반송파의 진폭을 변조하여 각각의 출력신호를 발생시키는 제1 잔류 측파대 진폭 변조 송신기와; 상기 2진 위상 편이 키잉신호에 따라 억압 반송파의 진폭을 변조하여 각각의 출력신호를 발생시키는 제2 잔류 측파대 진폭 변조 송신기와; 상기 억압 반송파가 상기 화상 반송파와 직각 위상에 있도록 상기 제1 및 제2 잔류 측파대 진폭 변조 송신기의 각각의 출력신호를 상기 주파수 변조 송신기의 출력신호와 결합시키기 위한 주파수 멀티플렉서를 구비함을 특징으로 하는 시스템.
2. 제1항에 있어서, 상기 2진 위상 편이 키잉 신호원은 상기 소정 수평 주사선 레이트의 배수인 비트 레이트에서 공급되는 직렬-비트 디지탈 정보원과; 상기 직렬-비트 디지탈 정보원으로 부터의 제1입력 접속과, 제2입력 접속과, 익스클루시브 오아(XOR) 게이트 응답이 제공되는 출력접속을 가진 2-입력 XOR 게이트와; 상기 XOR게이트의 출력접속으로 부터의 입력접속과 상기 XOR 게이트의 제2입력 접속으로의 출력접속을 가지며, 상기 XOR게이트의 제2입력접속으로 인가되는 상기 XOR게이트 응답을 상기 소정 수평 주사선 레이트를 가진 수평 주사선의 지속시간 1-H에 상응하는 시간 간격동안 지연하는 1-H지연선과; 상기 XOR게이트의 출력접속으로 부터의 입력접속과 상기 2진 위상편이 키잉신호를 공급하는 출력접속을 가진 디지탈-아날로그 변환기를 구비함을 특징으로 하는 시스템.
3. 제1항에 있어서, 상기 2진 위상 편이 키잉 신호원은 상기 소정 수평 주사선 레이트의 배수인 비트 레이트에서 공급되는 직렬-비트 디지탈 정보원과, 상기 직렬-비트 디지탈 정보원으로부터의 각 제1입력 접속과, 각 제2입력 접속과, 제1 XOR게이트 응답이 제공되는 각 출력접속을 가진 제1 2-입력 XOR게이트와; 상기 제1 XOR 게이트의 출력접속으로 부터의 입력접속과 상기 제1 XOR게이트의 제2입력 접속으로의 출력접속을 가지며, 상기 제1 XOR게이트의 제2입력 접속으로 인가되는 상기 제1 XOR게이트 응답을 상기 소정 수평 주사선 레인트를 가진 수평 주사선의 지속시간 1-H에 상응하는 시간 간격동안 지연하는 제 1 1-H 지연선과; 상기 제1 XOR게이트의 출력접속으로 부터의 각 제1입력 접속과, 각 제2입력접속과, 제2 XOR게이트 응답이 제공되는 각 출력접속을 가진 제 2 2-입력 XOR 게이트와; 상기 제2 XOR 게이트의 출력접속으로 부터의 입력접속과 상기 제2XOR 게이트의 제2입력 접속으로의 출력접속을 가지며, 상기 제2 XOR 게이트의 제2입력접속으로 인가되는 상기 제2 XOR 게이트 응답을 상기 소정 수평 주사선 레이트를 가진 수평 주사선의 지속사간 1-H에 상응하는 시간 간격동안 지연하는 제2 1-H 지연선과; 상기 제2 XOR 게이트 출력접속으로 부터의 입력접속과 상기 2진 위상 편이 키잉신호를 공급하는 출력접속을 가진 디지탈-아날로그 변환기를 구비함을 특징으로 하는 시스템.
4. 제1항에 있어서, 상기 2진 위상 편이 키잉 신호원은 기입 입력접속, 기입 인에이블 입력접속, 판독 출력접속, 판독 인에이블 입력접속, 열 어드레스 입력버스 및 행 어드레스 입력버스를 구비하고 있으며, 상기 복합 화상신호의 상기 소정갯수의 수평 주사선과 실질적으로 동일하고 데이타 프레임으로 구성되고, 각 행에는 동일수의 비트가 있는 소정수의 비트 행을 일시적으로 저장하기 위한 디지탈 프레임 축적 메모리와; 상기 소정 수평 주사선 레이트의 배수에서, 상기 수평 동기 펄스에 의하여 주파수와 위상이 동기되는 발진을 제공하는 제어 발진기와; 상기 수평 동기펄스 각각에 응답하여 상기 디지탈 프레임 축적 메로리의 열 어드레스 입력버스로 공급되는 기호 카운트를 그에 대한 소정 기본 카운트값으로 리셋시키고 상기 소정 수평 주사선 레이트의 상기 배수의 상기 제어 발진기 모듈로의 발진을 카운팅하기 위한 기호 카운터와; 상기 복합 화상신호의 각 화상 프레임에서의 소정 시간을 검출하여 데이타 프레임 종결 펄스를 출력하는 검출기와; 상기 데이타 프레임 종결 펄스 각각에 응답하여 상기 디지탈 프레임 축적 메모리의 행 어드레스 입력버스로 공급되는 데이타 행 카운트를 그에 대한 소정 기본 카운트값으로 리셋시키고, 상기 수평 동기 펄스를 모듈로로 카운팅하여 상기 화상 프레임의 각각에 있는 상기 복합 화상신호의 상기 소정 개수의 수평 주사선의 데이타 행 카운트 모듈로를 출력하는 데이타 행 카운터와; 상기 데이타 프레임 종결 펄스를 카운팅하여 제1 및 제2 상태를 교대로 가진 모듈로-2 데이타 프레임 카운트신호를 출력하는 데이타 프레임 카운트와; 디지탈 정보를 수신하기 위한 입력접속과 상기 디지탈 프레임 축적 메모리에 기입 입력 접속으로의 출력 접속을 가진 레이트 버퍼와; 판독 인에이블 신호를 상기 디지탈 프레임 축적 메모리의 판독 인에이블 입력접속으로 공급하기 위하여 상기 모듈로-2 데이타 프레임 카운트신호의 상기 제1상태에 응답하며, 판독-기입 밤복동작을 수행할 수 있도록 판독 인에이블 및 기입 인에이블 신호를 상기 디지탈 프레임 축적메모리의 판독 인에이블 입력접속 및 기입 인에이블 입력 접속으로 각각 공급하기 위하여 상기 모듈로-2 데이타 프레임 카운트 신호의 상기 제2상태에 응답하고, 상기 판독-기입 반복동작시 상기 디지탈 프레임 축적 메모리의 기입 입력접속으로 비트를 공급할 수 있도록 상기 레이트 버퍼를 제어하는 프레임 축적 패킹 제어회로와; 입력접속과 상기 2진 위상 편이 키잉 신호를 공급하는 출력접속을 가진 디지탈-아날로그 변환기와; 상기 모듈로-2 데이타 프레임 카운트 신호가 1일때의 데이타 프레임동안 제1극성 값을 그리고 상기 모듈로-2 데이타 프레임 카운트 신호가 0일때의 데이타 프레임동안 제1극성과 반대인 제2극성 값을 가짐에 있어, 상기 디지탈 프레임 축적 메모리의 판독 출력접속으로 부터의 판독 신호에 대한 응답을 상기 디지탈-아날로그 변환기의 입력접속으로 인가한기 위한 수단을 구비함을 특징으로 하는 시스템.
5. 제4항에 있어서, 상기 레이트 버퍼는 인터리버로 동작되며, 상기 소정 수평 주사선 레이트의 배수인 비트 레이트에서 공급되는 직렬-비트 디지탈 정보를 발생시키는 직렬-비트 디지탈 정보원과; 상기 직렬-비트 디지탈 정보원으로 부터 공급되는 상기 직렬-비트 디지탈 정보를 수신하기 위한 입력접속과 상기 레이트 버퍼의 입력접속으로의 출력접속을 가진 에러 정정 부호기를 더 구비함을 특징으로 하는 시스템.
6. 제5항에 있어서, 상기 디지탈 프레임 축적 메모리의 판독 출력 접속으로 부터의 판독신호에 대한 응답을 상기 디지탈-아날로그 변환기의 입력접속으로 인가하기 위한 수단은 상기 디지탈 프레임 축적 메모리의 판독 출력접속으로 부터의 각 제1입력 접속과, 각 제2입력 접속과, 상기 디지탈-아날로그 변환기의 입력 접속으로 인가시키기 위해 XOR 게이트 응답을 공급하기 위한 각 출력접속을 가진 2-입력 XOR 게이트와; 상기 XOR 게이트의 출력접속으로 부터의 입력접속과 상기 XOR 게이트의 제2입력 접속으로의 출력접속을 가지며, 상기 XOR 게이트의 제2입력접속으로 인가되는 상기 XOR 게이트 응답을 상기 소정 수평 주사선 레이트를 가진 수평 주사선의 지속시간 1-H에 상응하는 시간 간격동안 지연하는 1-H 지연선을 구비한 부분 응답필터임을 특징으로 하는 시스템.
7. 제5항에 있어서, 상기 디지탈 프레임 축적 메모리의 판독 출력 접속으로 부터의 판독신호로의 응답에 대한 상기 디지탈-아날로그 변환기의 입력접속으로 인가하는 수단은 상기 디지탈 프레임 축적 메모리의 판독 출력 접속으로 부터의 각 제1입력 접속과, 각 제2입력 접속과, 제1 XOR 게이트 응답을 공급하기 위한 각 출력접속을 가진 제1 2-XOR 게이트와; 상기 제1 XOR 게이트의 출력접속으로 부터의 입력접속과 상기 제1 XOR 게이트의 제2입력 접속으로의 출력접속을 가지며, 상기 제1XOR 게이트의 제2입력접속으로 인가되는 상기 제1 XOR 게이트 응답을 상기 소정 수평 주사선 레이트를 가진 수평 주사선의 지속시간 1-H에 상응하는 시간 간격동안 지연하는 제 1 1-H지연선과; 상기 제1 XOR 게이트의 출력접속으로 부터의 각 제1입력 접속과, 각 제2입력접속과, 제2 XOR 게이트 응답을 상기 디지탈-아날로그 변환기의 입력접속으로 공급하기 위한 각 출력접속을 가진 제2 2-입력 XOR 게이트와; 상기 제2 XOR 게이트의 출력접속으로 부터의 입력접속과 상기 제2 XOR 게이트의 제2입력 접속으로의 출력접속을 가지며, 상기 제2 XOR 게이트의 제2입력접속으로 인가되는 상기 제2 XOR 게이트 응답을 지속시간 1-H에 상응하는 시간 간격동안 지연하는 제2 1-H 지연선을 구비한 부분 응답 필터임을 특징으로 하는 시스템.
8. 제4항에 있어서, 상기 디지탈 프레임 축적 메모리의 판독 출력 접속으로 부터의 판독신호로의 응답에 대한 상기 디지탈-아날로그 변환기의 입력 접속으로 인가하기 위한 수단은 데이타 프레임 내에서 상기 데이타 행 카운트가 데이타의 최종행이 됨을 나타내는 값을 가질 때를 검출하여 최종행 표시를 발생시키고, 그렇지 않은 경우에는 비최종행 표시를 발생시키는 최종행 디코더와; 상기 디지탈 프레임 축적 메모리의 판독 출력접속으로 부터의 각 제1입력 접속과, 각 제2입력 접속과, 상기 디지탈-아날로그 변환기의 입력 접속으로 제1 XOR 게이트 응답을 공급하기 위한 각 출력접속을 가진 2-입력 XOR 게이트와; 그 값이 상기 모듈로-2 데이타 프레임 카운트 신호의 제1 및 제2 상태에 각각 의존하는 2진 입력신호를 수신하기 위한 제1입력접속과, 상기 제1 XOR 게이트 응답을 수신하기 위한 제2입력 접속과, 상기 2진 입력신호에 응답하는 출력신호를 출력접속에서 공급하기 위해 상기 최종 행 표시에 의해 조절되며 상기 제1 XOR 게이트 응답에 응답하는 출력신호를 그 출력접송에서 공급하기 위해 상기 최종행이 아님 표시에 의해 조절되는 출력 접속을 가진 2-입력 멀티플렉서와; 상기 2-입력 멀티플렉서의 출력접속으로 부터의 입력접속과 상기 XOR 게이트의 제2입력 접속으로의 출력접속을 가지며, 상기 XOR 게이트의 제2입력 접속으로 인가되는 상기 2-입력 멀티플렉서의 출력신호를 상기 소정 수평 주사선 레이트를 가진 수평 주사선의 지속시간 1-H에 상응하는 시간 간격동안 지연하는 1-H 지연선을 구비한 부분 응답 필터임을 특징으로 하는 시스템.
9. 제4항에 있어서, 상기 디지탈 프레임 축적 메모리의 판독 출력 접속으로 부터의 판독신호에 대한 응답에 상기 디지탈-아날로그 변환기의 입력 접속으로 인가하기 위한 수단은 데이타 프레임 내에서 상기 데이타 행 카운트가 데이타의 초기행이 됨을 나타내는 값을 가질 때를 검출하여 초기행 표시를 발생시키고, 그렇지 않은 경우에는 비초기행 표시를 발생시키는 초기행 디코더와; 데이타 프레임 내에서 상기 데이타 행 카운트가 데이타의 초기행이 됨을 나타내는 값을 가질 때를 검출하여 초기행 표시를 발생시키고, 그렇지 않은 경우에는 비초기행 표시를 발생시키는 초기행 디코더와; 상기 디지탈 프레임 축적 메모리의 판독 출력접속으로 부터의 각 제1입력 접속과 제2입력 접속과, 상기 디지탈-아날로그 변환기의 입력 접속으로 제1 XOR 게이트 응답을 공급하기 위한 각 출력 접속을 가진 2-입력 XOR 게이트와; 상기 XOR게이트의 출력접속으로 부터의 입력접속과, 출력접속을 가지며, 상기 XOR 게이트의 제2입력 접속으로 인가되는 상기 XOR 게이트 응답을 상기 소정 수평 주사선 레이트를 가진 수평 주사선의 지속시간 1-H에 상응하는 시간 간격동안 지연하는 1-H 지연선과; 그 값이 상기 모듈로-2 데이타 프레임 카운트 신호의 제1 및 제2 상태에 각각 의존하는 2진 입력신호를 수신하기 위한 제1입력접속과, 상기 1-H 지연선의 출력접속으로 부터 지연된 XOR 게이트 응답을 수신하기 위한 제2입력 접속과, 상기 2진 입력신호에 응답하는 출력신호를 그 출력 접속에서 공급하기 위해 상기 초기 행 표시에 의해 조절되고 상기 지연된 XOR 게이트 응답에 응답하는 출력신호를 그 출력접속에서 공급하기 위한 상기 초기행이 아님 표시에 의해 조절되며 상기 XOR 게이트의 제2입력 접속으로의 출력접속을 가진 2-입력 멀티플렉서를 구비한 부분 응답 필터임을 특징으로 하는 시스템.
10. 제4항에 있어서, 상기 디지탈 프레임 축적 메모리의 판독 출력 접속으로 부터의 판독신호로의 응답에 대한 상기 디지탈-아날로그 변환기의 입력 접속으로 인가하기 위한 수단은 데이타 프레임 내에서 상기 데이타 행 카운트가 데이타의 최종행이 됨을 나타내는 값을 가질 때를 검출하여 최종행 표시를 발생시키고, 그렇지 않은 경우에는 비최종행 표시를 발생시키는 최종행 디코더와; 상기 디지탈 프레임 축적 메모리의 판독 출력접속으로 부터 신호를 수신하는 각 제1입력 접속과, 각 제2입력 접속과, 제1 XOR 게이트 응답을 공급하기 위한 각 출력접속을 가진 제1 2-입력 XOR게이트와; 2진 입력신호의 소정의 제1 및 제2 상태중의 하나를 수신하기 위한 제1입력 접속과, 상기 제1 XOR게이트 응답을 수신하기 위한 제2입력 접속과, 상기 2진 입력신호에 응답하는 출력신호를 그 출력접속에서 공급하기 위해 상기 최종 행 표시에 의해 조절되고 상기 제1 XOR 게이트 응답에 응답하는 출력신호를 그 출력접속에서 공급하기 위해 상기 최종행이 아님 표시에 의해 조절되는 출력접속을 가진 제1 2-입력 멀티플렉서와; 상기 제1 2-입력 밀티플렉서의 출력접속으로 부터의 입력접속과 상기 제1 XOR 게이트의 제2입력 접속으로의 출력접속을 가지며, 상기 제1 XOR 게이트의 제2입력 접속으로 인가되는 상기 제1 2-입력 멀티플렉서의 출력신호를 상기 소정 수평 주사선 레이트를 가진 수평 주사선의 지속시간 1-H에 상응하는 시간 간격동안 지연하는 제1 1-H 지연선과; 상기 제1 XOR 게이트의 출력접속으로 부터의 각 제1입력 접속과, 각 제2입력 접속과, 상기 디지탈-아날로그 변환기의 입력접속으로 제2 XOR 게이트 응답을 공급하기 위한 각 출력접속을 가진 제2 2-입력 XOR 게이트와; 그 값이 상기 모듈로-2 데이타 프레임 카운트 신호의 제1 및 제2 상태에 각각 의존하는 2진 입력 신호를 수신하기 위한 제1입력 접속과, 상기 제2 XOR 게이트 응답을 수신하기 위한 제2입력 접속과, 상기 2진 입력신호에 응답하는 출력신호를 공급하기 위해 상기 최종 행 표시에 의해 조절되며 상기 제2 XOR 게이트 응답에 응답하는 출력신호를 공급하기 위해 상기 최종행이 아님 표시에 의해 조절되는 출력접속을 가진 제2 2-입력 멀티플렉서과; 상기 제2 2-입력 멀티플렉서의 출력접속으로 부터의 입력접속과 상기 제2 XOR 게이트의 제2입력 접속으로의 출력접속을 가지며, 상기 제2 XOR 게이트의 제2입력 접속으로 인가되는 상기 2-입력 멀티플렉서의 출력신호를 지속시간 1-H에 상응하는 시간 간격동안 지연하는 제1 1-H 지연선을 구비한 부분 응답 필터임을 특징으로 하는 시스템.
11. 제4항에 있어서, 상기 디지탈 프레임 축정 메모리의 판독 출력 접속으로 부터의 판독신호로의 응답에 대한 상기 디지탈-아날로그 변환기의 입력 접속으로 인가하기 위한 수단은 데이타 프레임 내에서 상기 데이타 행 카운트가 데이타의 초기행이 됨을 나타내는 값을 가질 때를 검출하여 초기행 표시를 발생시키고, 그렇지 않은 경우에는 비초기행 표시를 발생시키는 초기행 디코더와; 상기 디지탈 프레임 축적 메모리의 판독 출력접속으로 부터 신호를 수신하는 각 제1입력 접속과, 각 제2입력 접속과, 제1 XOR게이트 응답를 공급하기 위한 각 출력접속을 가진 제1 2-입력 XOR 게이트와; 상기 제1 XOR게이트의 출력접속으로 부터의 입력접속과 상기 제1 XOR 게이트의 제2입력 접속으로의 출력접속을 가지며, 상기 제1 XOR 게이트의 제2입력접속으로 인가되는 상기 제1 XOR 게이트 응답을 상기 소정 수평 주사선 레이트를 가진 수평 주사선의 지속시간 1-H에 상응하는 시간 간격동안 지연하는 제1 1-H 지연선과; 그 값이 상기 모듈로-2 데이타 프레임 카운트 신호의 제1 및 제2 상태에 각각 의존하는 2진 입력 신호를 수신하기 위한 제1입력 접속과, 상기 1-H 지연선의 출력접속으로 부터 지연된 제1 XOR 게이트 응답을 수신하기 위한 제2입력 접속과, 상기 2진 입력신호에 응답하는 출력신호를 그 출력접속에서 공급하기 위해 상기 초기 행 표시에 의해 조절되고 상기 지연된 제1 XOR 게이트 응답에 응답하는 출력신호를 그 출력접속에서 공급하기 위해 상기 초기행이 아님 표시에 의해 조절되며 상기 XOR 게이트의 제2 입력접속으로의 출력접속을 가진 제1 2-입력 멀티플렉서와; 상기 제1 XOR 게이트의 출력접속으로 부터의 각 제1입력 접속과, 각 제2입력 접속과, 상기 디지탈-아날로그 변환기의 입력접속으로 제2 XOR 게이트 응답을 공급하기 위한 각 출력접속을 가진 제2 2-입력 XOR 게이트와; 상기 제2 XOR게이트의 출력접속으로 부터의 입력접속과, 출력접속을 가지며, 상기 제2XOR게이트의 제2입력 접속으로 인가되는 상기 제2 XOR 게이트 응답을 지속시간 1-H에 상응하는 시간 간격동안 지연하는 제2 1-H 지연선과; 그 값이 상기 모듈로-2 데이타 프레임 카운트 신호의 제1 및 제2 상태에 각각 의존하는 2진 입력 신호를 수신하기 위한 제1입력 접속과, 상기 제2 1-H 지연선의 출력접속으로 부터의 지연된 제2 XOR게이트 응답을 수신하기 위한 제2입력 접속과, 상기 2진 입력신호에 응답하는 출력신호를 그 출력접속에서 공급하기 위해 상기 초기 행 표시에 의해 조절되고 상기 지연된 제2 XOR 게이트 응답에 응답하는 출력신호를 그 출력접속에서 공급하기 위해 상기 초기행이 아님 표시에 의해 조절되며 상기 제2 XOR 게이트의 제2입력 접속으로의 출력접속을 가진 제2 2-입력 멀티플렉서를 구비한 부분 응답 필터임을 특징으로 하는 시스템.
12. 제4항에 있어서, 상기 복합 화상신호의 각 화상 프레임에서 소정시간을 검출하여 데이타 프레임 종결 펄스를 출력하는 상기 검출기는 복합화상신호의 각 프레임에서 발생하는 초기 수직 동기 펄스만의 하강구간을 검출함을 특징으로 하는 시스템.
13. 진폭이 복합 화상신호에 따라 변조되는 화상 반송파와의 결합 전송에서 상기 화상 반송파와 작각 위상에 있는 억압 반송파의 2진 위상 편이 키잉 변조 측파대에 있는 디지탈 기호를 직렬로 전송하는 시스템과 같이 사용되는 디자탈 신호 수신기에 있어서, 상기 결합 전송에 응답하여 상기 억압 반송파의 2진 위상 편이 키잉을 검출해서, 진폭변조된 화상 반송파로 부터 검출되는 복합 화상신호의 잔류성분으로 이루어진 원하지 않는 검출기 응답을 수반하는 원하는 검출기 응답을 출력하는 검출장치와; 각 디지탈 기호에 대해 다수의 응답 레벨을 가지며 상기 종속접속으로 부터 공급되는 결합된 콤 필터 응답에서 상기 원하지 않는 검출기 응답을 선택하는 고역 라인-콤 필터와 고역 프레임-콤 필터의 종속접속과; 상기 결합된 곰 필터 응답에 응답하여 각 디지탈 기호를 판별하여 비트-직렬 디지탈 신호 응답을 출력하는 기호 결정 회로를 구비함을 특징으로 하는 디지탈 신호 수신기.
14. 제13항게 있어서, 상기 고역 프레임-콤 필터는 상기 종속접속에서 상기 고역 라인-콤 필터 뒤에 연결되며, 상기 고역 라인-콤 필터로 부터의 응답을 수신하기 위한 상기 고역 프레임-콤 필터의 입력접속과; 상기 결합된 콤 필터 응답을 공급하기 위한 상기 고역 프레임-콤 필터의 출력접속과; 상기 고역 프레임-콤 필터의 입력접속에서 수신되는 상기 고역 라인-콤 필터로 부터의 응답을 상기 복합화상신호의 프레임 주사의 지속시간에 상응하는 시간간격만큼 지연하는 하나의 프레임 지연선과; 상기 하나의 프레임 지연선으로 부터 지연된 응답을 수신하기 위한 제1입력 접속과, 상기 고역 프레임-콤 필터의 입력접속으로 부터의 실질적인 지연없이 접속된 제2입력 접속과, 상기 제1 및 제2입력 접속에서의 신호에 대한 차동 응답을 상기 고역 프레임-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 감산기를 구비함을 특징으로 하는 디지탈 신호 수신기.
15. 제14항에 있어서, 상기 고역 라인-콤 필터로 부터의 응답은 상기 고역 프레임-콤 필터의 입력접속으로 인가되기 전에 디지탈화되며, 상기 하나의 프레임 지연선은 판독-기입 반복모드에서 동작되는 랜덤 액세스 메모리(RAM)이며, 상기 감산기는 디지탈 감산기임을 특징으로 하는 디지탈 신호 수신기.
16. 제15항에 있어서, 상기 고역 라인-콤 필터의 응답을 아날로그 형태로 수신하기 위한 입력접속과 상기 고역 라인-콤 필터의 디지탈화된 응답을 상기 고역 프레임-콤 필터의 입력접속으로 공급하기 위한 출력접속을 가진 아날로그-디지탈 변환기를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
17. 제16항에 있어서, 상기 고역 라인-콤 필터는, 진폭변조된 화상 반송파로 부터 검출되는 복합 화상신호의 잔류성분으로 이루어진 원하지 않는 검출기 응답을 수반하는 상기 원하는 검출기응답을 수신하기 위한 고역 라인-콤 필터의 입력접속과; 상기 아날로그-디지탈 변환기의 입력접속으로의 고역 라인-콤 필터의 출력접속과; 상기 고역 라인-콤 필터의 입력접속에서 수신되고 원하지 않는 검출기 응답을 수반하는 원하는 검출기 응답을 상기 복합 화상신호의 수평 주사선의 지속시간에 상응하는 시간간격만큼 지연시키기 위한 1-H 아날로그 지연선과; 상기 1-H 아날로그 지연선으로 부터 지연된 응답을 수신하기 위한 제1입력 접속과, 상기 고역 라인-콤 필터의 입력접속으로 부터의 실질적인 지연 없이 접속된 제2입력 접속과, 상기 제1 및 제2입력 접속에서의 신호에 대한 차동응답을 상기 고역 라인-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 차동 입력 증폭기를 구비함을 특징으로 하는 디지탈 신호 수신기.
18. 제17항에 있어서, 상기 기호 결정회로는 상기 결합된 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 임계레벨을 초과할때는 제1상태에 있으며 상기 정류응답이 임계레벨을 초과하지 않을때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.
19. 제16항에 있어서, 상기 고역 라인-콤 필터는 진폭변조된 화상 반송파로 부터 검출되는 복합 화상신호의 잔류성분으로 이루어진 원하지 않는 검출기 응답을 수반하는 상기 원하는 검출기 응답을 수신하기 위한 고역 라인-콤 필터의 입력접속과; 상기 아날로그-다지탈 변환기의 입력접속으로의 고역 라인-콤 필터의 출력접속과; 상기 고역 라인-콤 필터의 입력접속에서 수신되고 원하지 않는 검출기 응답을 수반하는 원하는 검출기 응답을 상기 복합 화상신호의 수평 주사선의 지속시간 1-H에 상응하는 시간간격만큼 지연시키기 위한 제1 1-H아날로그 지연선과; 상기 제1 1-H아날로그 지연선으로 부터 지연된 응답을 수신하기 위한 제1입력 접속과, 상기 고역 라인-콤 필터의 입력접속으로 부터의 실질적인 지연 없이 접속된 제2입력 접속과, 상기 제1 및 제2입력 접속에서의 신호에 대한 차동응답을 공급하기 위한 출력접속을 가진 제1 차동입력 증폭기와; 상기 제1 차동 입력 증폭기의 차동응답을 지속시간 1-H에 상응하는 시간간격만큼 지연시키기 위한 제2 1-H 아날로그 지연선과; 상기 제2 1-H 아날로그 지연선으로 부터 지연된 응답을 수신하기 위한 제1입력 접속과, 상기 상기 제1 차동 입력 증폭기의 출력접속으로 부터 실질적인 지연 없이 접속된 제2입력 접속과, 상기 제1 및 제2입력 접속에서의 신호에 대한 차동응답을 상기 고역 라인-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제2 차동 입력 증폭기를 구비함을 특징으로 하는 디지탈 신호 수신기.
20. 제19항에 있어서, 상기 기호 결정 회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 제1임계 레벨을 초과하고 제1임계 레벨보다 높은 제2임계 레벨을 초과하지 않을 때는 제1상태에 있으며 상기 정류응답이 상기 제1임계레벨을 초과하지 않거나 상기 제1 및 제2 임계레벨을 다 초과할때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 2중-임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.
21. 진폭이 복합 화상신호에 따라 변조되는 화상 반송파와 직각 위상에 있는 억압 반송파의 2진 위상 편이 키잉 변조 측파대에 있는 디지탈 정보를 전송하기 위한 시스템과 함께 사용되는 디지탈 신호 수신기에 있어서, 진폭변조된 화상 반송파와 2진 위상 편이 키잉된 억압 반송파로 이루어진 선택된 고주파 신호에 대한 중간 주파수 신호 응답을 공급하기 위한 동조기와; 필터링 소자 및 증폭소자를 구비하고 있으며 상기 중간 주파수 신호 응답을 수신하고 증폭된 중간 주파수 증폭기 응답을 공급하기 위한 중간 주파수 증폭기와; 주파수 및 위상 에러신호에 의해 제어되는 중간 주파수와 평균 위상에서 동상 중간 주파수 화상 반송파와 직각 위상 중간 주파수 화상 반송파를 출력하기 위한 제1 제어 발진회로와; 상기 증폭된 중간 주파수 증폭기 응답을 수신하여 공급되는 상기 동상 중간 주파수 화상 반송파에 따라 복합 화상신호를 동기적으로 검출하기 위한 동상 화상 검출기와; 상기 증폭된 중간 주파수 증폭기 응답을 수신하여 공급되는 상기 직각위상 중간 주파수 화상 반송파에 따라, 상기 주파수 및 위상 에러신호를 포함하는 상기 복합 화상신호의 영역을 수반하는 2진 위상 편이 키잉 신호를 동기적으로 검출하기 위한 상기 증폭된 중간 주파수 증폭기 응답을 수신하는 직각위상 화상 검출기와; 상기 동상 화상 검출기에 의하여 검출되는 복합 화상신호로 부터 수평 동기펄스를 분리하기 위한 수평 동기 분리기와; 상기 분리된 수평 동기펄스에 의해 제어되는 주파수 및 위상에서 기호 클럭 발진을 출력하기 위한 제2 제어 발진기와; 아날로그 입력신호를 수신하기 위한 입력접속과 상기 기호 클럭 발진에 응답하여 표본화되는 상기 아날로그 입력신호의 표본에 대한 디지탈화된 응답을 공급하기 위한 출력접속을 가진 아날로그-디지탈 변환기와; 상기 직각위상 화상 검출기로 부터의 2진 위상 편이 키잉신호가 인가되는 입력접속과, 그 입력접속으로 인가되는 상기 2진 위상 편이 키잉신호에 대한 지연된 응답을 소정의 수평 주사선 레이트를 가진 수평 주사선의 지속시간 1-H에 상응하는 시간간격동안 공급하는 출력접속을 가진 1-H 지연선과; 상기 직작 위상 화상 검출기로 부터의 상기 2진 위상 편이 키잉신호와 상기 1-H 지연선의 출력접속에서의 상기 지연된 응답에 차동적으로 응답하여 상기 아날로그-디지탈 변환기에 의해 그 입력접속에서 수신되는 아날로그 입력신호를 발생시키기 위한 차동 입력 증폭기와; 상기 아날로그-디지탈 변환기의 출력접속으로 부터의 입력접속과 디지탈 고역 프레임-콤 필터 응답을 공급하기 위한 출력접속을 가진 디지탈 고역 프레임-콤 필터와; 상기 디지탈 고역 프레임-콤 필터응답이 공급되는 입력접속과 각각의 출력신호 비트를 공급하기 위한 출력접속을 가진 기호 결정회로를 구비함을 특징으로 하는 디지탈 신호 수신기.
22. 제21항에 있어서, 상기 기호 결정회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 임계레벨을 초과할때는 제1상태에 있으며 상기 정류응답이 임계레벨을 초과하지 않을때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.
23. 제22항에 있어서, 상기 기호 결정회로의 출력접속으로 부터 공급되는 출력 신호비트는 기호 레이트에서 공급되며, 상기 디지탈 신호 수신기는 상기 동상 화상 검출기에 의해 검출되는 복합 화상신호로 부터 수직 동기펄스를 분리하기 위한 수직 동기 분리기와; 행당 기호 카운트가 중간 행 영역에 있는 것이 아닐때 발생하는 분리된 수직 동기 펄스를 카운팅하여 데이타 프레임 카운트를 발생시키는 데이타 프레임 카운터와; 상기 기호 결정회로의 출력접속으로 부터의 비트를 수신하고 상기 데이타 프레임 카운트 모듈로-2가 두 개의 값중 소정의 한 값을 가질때 그리고 그럴때만 상기 비트를 수신하기 위해 접속된 입력접속과, 1/2기호레이트에서 그리고 소정의 순서로 상기 기호 결정회로 출력신호 비트를 공급하기 위한 출력접속을 가진 레이트 버퍼를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
24. 제23항에 있어서, 상기 레이트 버퍼는 1/2 기호 레이트에서 그리고 데이타 열 단위의 순서로 상기 기호 결정회로 출력신호 비트를 에러 정정 디코더로 공급하기 위한 디인터리버(de-interleaver)로 동작됨을 특징으로 하는 디지탈 신호 수신기.
25. 제23항에 있어서, 상기 디지탈 신호 수신기는 상기 기호 클럭 발진을 카운팅하여 행당 기호 카운트를 발생시키며 각각의 상기 분리된 수평 동기펄스 응답하여 상기 기호 카운트에 대한 소정의 기본 카운트값으로 상기 기호 카운트를 리셋시키는 행당 기호 카운터와; 상기 행당 기호 카운터가 리셋될때 마다 카운팅하여 데이타 행 카운트를 발생시키며 각각의 상기 분리된 수직 동기펄스 응답하여 상기 데이타 행 카운트에 대한 소정의 기본 카운트값으로 상기 데이타 행 카운트를 리셋시키는 데이타 행 카운터와; 상기 데이타 프레임 카운트 모듈로-2가 두 개의 값중 상기 소정의 하나의 값을 가질때 그리고 그럴때만 상기 기호 결정회로의 출력접속으로부터 비트에 의해 개개의 시간에서 기입되며, 상기 개개의 시간동안 기입 어드레싱으로서 상기 데이타 행 카운트와 행당 기호 카운트를 함께 수신하며, 상기 레이트 버퍼에 포함되는 적어도 하나의 랜덤 액세스 메모리(RAM)를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
26. 진폭이 복합 화상신호에 따라 변조되는 화상 반송파와 직각 위상에 있는 억압 반송파의 2진 위상 편이 키잉 빈조 측파대에 있는 디지탈 정보를 전송하기 위한 시스템과 함께 사용되는 디지탈 신호 수신기에 있어서, 진폭변호 화상 반송파와 2진 위상 편이 키잉된 억압 반송파로 이루어진 선택된 고주파 신호에 대한 중간 주파수 신호 응답을 공급하기 위한 동조기와; 필터링 소자 및 증폭소자를 구비하고 있으며 상기 중간 주파수 신호응답을 수신하고 증폭된 중간 주파수 증폭기 응답을 공급하기 위한 중간 주파수 증폭기와; 주파수 및 위상 에러신호에 의해 제어되는 중간 주파수와 평균 위상에서 동상 중간 주파수 화상 반송파와 직각 위상 중간 주파수 화상 반송파를 출력하기 위한 제1 제어 발진 회로와; 공급되는 상기 동상 중간 주파수 화상 반송파에 따라 복합 화상신호를 동기적으로 검출하기 위해 상기 증폭된 중간 주파수 증폭기 응답을 수신하는 동상 화상 검출기와; 공급되는 상기 직각위상 중간 주파수 화상 반송파에 따라, 상기 주파수 및 위상 에러신호를 포함하는 상기 복합 화상신호의 영역을 수반하는 2진 위상 편이 키잉신호를 동기적으로 검출하기 위해 상기 증폭된 중간 주파수 증폭기 응답을 수신하는 직각위상 화상 검출기와; 상기 동상 화상 검출기에 의하여 검출되는 복합 화상신호로 부터 수평 동기펄스를 분리하기 위한 수평 동기 분리기와; 상기 분리된 수평 동기펄스에 의해 제어되는 주파수 및 위상에서 기호 클럭 발진을 출력하기 위한 제2 제어 발진기와; 아날로그 입력신호를 수신하기 위한 입력접속과 상기 기호 클럭 발진에 응답하여 표본화되는 상기 아날로그 입력신호의 표본에 대한 디지탈화된 응답을 공급하기 위한 출력접속을 가진 아날로그-디지탈 변환키와; 상기 직각위상 화상 검출기로 부터의 2진 위상 편이 키잉신호가 인가되는 입력접속과, 그 입력접속으로 인가되는 상기 2진 위상 편이 키잉신호에 대한 지연된 응답을 소정의 수평 주사선 레이트를 가진 수평 주사선의 지속시간 1-H에 상응하는 시간간격동안 공급하는 출력접속을 가진 제 1 1-H 지연선과; 상기 직각 위상 화상 검출기로 부터의 상기 2진 위상 편이 키잉신호와 상기 제1 1-H 지연선의 출력접속에서의 상기 지연된 응답에 차동적으로 응답하여 제1 차동 입력 증폭기 응답을 발생시키기 위한 제1 차동 입력 증폭기와; 상기 제1 차동 입력 증폭기 응답이 인가되는 입력접속과, 그 입력접속으로 인가되는 상기 제1 차동 입력 증폭기 응답에 대한 지연된 응답을 지속시간 1-H에 상응하는 시간간격동안 공급하는 출력접속을 가진 제2 1-H지연선과; 상기 제1 차동 입력 증폭기 응답과 상기 제2 1-H 지연선의 출력접속에서의 상기 지연된 응답에 차동적으로 응답하여 상기 아날로그-디지탈 변환기에 의해 그 입력접속에서 수신되는 아날로그 입력신호를 발생시키기 위한 제2 차동입력증폭기와; 상기 아날로그-디지탈 변환기의 출력접속으로 부터의 입력접속과 디지탈 고역 프레임-콤 필터 응답을 공급하기 위한 출력접속을 가진 디지탈 고역 프레임-콤 필터와; 상기 디지탈 고역 프레임-콤 필터응답이 공급되는 입력접속과 각각의 출력신호 비트를 공급하기 위한 출력접속을 가진 기호 결정회로를 구비함을 특징으로 하는 디지탈 신호 수신기.
27. 제26항에 있어서, 상기 기호 결정 회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 제1임계 레벨을 초과하고 제1임계 레벨보다 높은 제2임계 레벨을 초과하지 않을때는 제1상태에 있으며 상기 정류응답이 상기 제1임계 레벨을 초과하지 않거나 상기 제1 및 제2 임계레벨을 다 초과할때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 2중-임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.
28. 제27항에 있어서, 상기 기호 결정회로의 출력접속으로 부터 공급되는 출력 신호비트는 기호 레이트에서 공급되며, 상기 디지탈 신호 수신기는 상기 동상 화상 검출기에 의해 검출되는 복합 화상신호로 부터 수직 동기펄스를 분리하기 위한 수직 동기 분리기와; 행당 기호 카운트가 중간 행 영역에 있는 것이 아닐때 발생하는 분리된 수직 동기 펄스를 카운팅하여 데이타 프레임 카운트를 발생시키는 데이타 프레임 카운터와; 상기 기호 결정회로의 출력접속으로 부터 비트를 수신하고 상기 데이타 프레임 카운트 모듈로-2가 두 개의 값중 소정의 한 값을 가질때 그리고 그럴때만 상기 비트를 수신하기 위해 접속된 입력접속과, 1/2 기호레이트에서와 소정의 순서로 상기 기호 결정회로 출력신호 비트를 공급하기 위한 출력접속을 가진 레이트 버퍼를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
29. 제28항에 있어서, 상기 레이트 버퍼는 1/2 기호 레이트에서 그리고 데이타 열 단위의 순서로 상기 기호 결정회로 출력신호 비트를 에러 정정 디코더로 공급하기 위한 디인터리버(de-interleaver)로 동작됨을 특징으로 하는 디지탈 신호 수신기.
30. 제28항에 있어서, 상기 디지탈 신호 수신기는 상기 기호 클럭 발진을 카운팅하여 행당 기호 카운트를 발생시키며 각각의 상기 분리된 수평 동기펄스 응답하여 상기 기호 카운트에 대한 소정의 기본 카운트값으로 상기 기호 카운트를 리셋시키는 행당 기호 카운터와; 상기 행당 기호 카운트가 리셋될때 마다 카운팅하여 데이타 행 카운트를 발생시키며 각각의 상기 분리된 수직 동기펄스 응답하여 상기 데이타 행 카운트에 대한 소정의 기본 카운트값으로 상기 데이타 행 카운트를 리셋시키는 데이타 행 카운터와; 상기 데이타 프레임 카운트 모듈로-2가 두 개의 값중 상기 소정의 하나의 값을 가질때 그리고 그럴때만 상기 기호 결정회로의 출력접속으로 부터 비트에 의해 개개의 시간에서 기입되며, 상기 개개의 시간동안 기입 어드레싱으로서 상기 데이타 행 카운트와 행당 기호 카운트를 함께 수신하며, 상기 레이트 버퍼에 포함되는 적어도 하나의 랜덤 액세스 메모리(RAM)를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
31. 물리적인 형태로 나타내는 텔레비젼 신호에 있어서, 복합 화상신호에 따라 진폭변조되는 화상 반송파와; 상기 화상 반송파와 직각위상에 있으며 제1 비트-직렬 디지탈 신호에 따라 행해지는 2진 위상 편이 키잉된 반송파를 구비함을 특징으로 하는 텔레비젼 신호.
32. 제31항에 있어서, 적어도 하나의 음성신호에 따라 주파수 변조되는 음성 반송파를 더 구비함을 특징으로 하는 텔레비젼 신호.
33. 제31항에 있어서, 상기 복합 화상신호는 소정 주사선 레이트에서 발생하는 소정수의 수평 주사선을 각각 가진 시간에서 연속하는 일련의 화상프레임을 나타내며; 상기 제1 비트-직렬 데이타 신호는, 상기 화상 프레엠의 각각과 동일한 지속시간에서 연속하며 시간 발생순서로 연속적으로 서수로 번호를 매긴 모듈로-2가 될 것을 요구할 목적으로 고려되는 일련의 데이타 프레임에서 발생하며; 각 짝수의 데이타 프레임에 있는 상기 제1 비트-직렬 디지탈 신호는 인접하는 홀수의 프레임에서 상기 제1 비트-직렬 디지탈 신호의 1의 보수로 구성되어 상기 2진 위상 편이 키잉된 반송파가 어떤 짝수의 화상 프레임에 대해서도 위치상 0으로 평균이 됨을 특징으로 하는 텔레비젼 신호.
34. 제33항에 있어서, 상기 제1 비트-직렬 디지탈 신호의 비트 레이트는 상기 소정 주사선 레이트의 배수이며; 상기 데이타 프레임의 각각은 화상 프레임당 소정 개수의 수평 주사선에 상응하는 얼마간의 상기 제1 비트-직렬 디지탈 신호의 비트의 행을 포함하며; 대부분의 시간 상기 제1 비트-직렬신호는 한행씩 지연될때 제2 비트-직렬 신호와 상기 제2 비트-직렬 신호의 모듈로-2 합임을 특징으로 하는 텔레비젼 신호.
35. 제34항에 있어서, 상기 제2비트-직렬 신호는 제3 비트-직렬 신호의 변형된 리드-솔로몬(Reed-Solomon) 에러 정정 부호화를 인터리빙한 결과임을 특징으로 하는 텔레비젼 신호.
36. 제34항에 있어서, 대부분의 시간 상기 제2 비트-직렬신호는 한행씩 지연될때 제3 비트-직렬 신호와 상기 제3 비트-직렬 신호의 모듈로-2 합임을 특징으로 하는 텔레비젼 신호.
37. 제36항에 있어서, 상기 제3 비트-직렬 신호는 제4 비트-직렬신호의 변형된 리드-솔로몬(Reed-Solomon) 에러 정정 부호화를 인터리빙한 결과임을 특징으로 하는 텔레비젼 신호.
38. 제31항에 있어서, 상기 복합 화상신호는 소정 주사선 레이트에서 발생하는 소정수의 수평 주사선을 각각 가진 시간에서 연속하는 일련의 화상 프레임을 나타내며; 상기 제1 비트-직렬 디지탈 신호는 상기 소정 주사선 레이트의 배수인 비트 레이트를 가지고 있어 상기 제1 비트-직렬 디지탈 신호의 비트가 각각의 수평 주사선에 각각 동일한 시간에 걸치는 데이타 행으로 배분되도록 고려될 수 있으며; 상기 제1 비트-직렬 디지탈 신호는 한행씩 지연될때 제2 비트-직렬 신호와 상기 제2 비트-직렬 신호의 모듈로-2 합임을 특징으로 하는 텔레비젼 신호.
39. 제38항에 있어서, 상기 제2 비트-직렬 신호는 제3 비트-직렬 신호의 변형된 리드-솔로몬(Reed-Solomon) 에러 정정 부호화를 인터리빙한 결과임을 특징으로 하는 텔레비젼 신호.
40. 제38항에 있어서, 대부분의 시간 상기 제2 비트-직렬신호는 한행씩 지연될때 제3 비트-직렬 신호와 상기 제3 비트-직렬 신호의 모듈로-2 합임을 특징으로 하는 텔레비젼 신호.
41. 제40항에 있어서, 상기 제3 비트-직렬신호는 제4 비트-직렬신호의 변형된 리드-솔로몬(Reed-Solomon) 에러 정정 부호화를 인터리빙한 결과임을 특징으로 하는 텔레비젼 신호.