KR0153618B1 - 직각위상 영상 반송파상에 엔티에스씨 티브이 신호와 함께 전송되는 비피에스케이 신호처리 장치 - Google Patents

Abstract

TV 신호의 영상 반송파와 직각 위상에 있는 억압 반송파를 발생시키기 위해 평형 변조기를 사용한 잔류 측파대 진폭변조 송신기는 변조신호로서 디지털 신호를 부호화한 2진 위상 편이 키잉(BPSK)신호를 수신한다. 직각 전송은 화면상에서 보이는 TV 신호에서 더 낮은 주파수 PSK 측파대의 가시도를 감소시킨다. PSK의 기호레이트는 영상신호의 수평 주사선레이트의 배수가 되도록 정해진다. 화면상에서 보이는 TV신호에서 더 높은 주파수 PSK 측파대의 가시도를 줄이기 위해 BPSK는 연속하는 쌍의 데이터 프레임의 각 프레임 동안에 두번 전송되며 이 데이터 프레임은 영상 프레임과 동일한 레이트에서 되풀이된다. BPSK와의 영상의 간섭을 줄이기 위해 BPSK는 디지털 신호 수신기에서 콤 필터링되며, 기호결정후에 BPSK 신호에서 처음에 부호화된 디지털신호를 복구하기 위해 부분 응답 필터링을 거친다.

Description

직각위상 영상 반송파상에 엔티에스씨 티브이 신호와 함께 전송되는 비피에스케이 신호처리 장치

제1도는 본 발명의 일 실시예에 따른 내부에 실린 디지털 신호를 가진 TV신호를 전송하기 위한 TV 송신기의 전체적인 개략도.

제2도는 억압 직각 위상 영상 반송파를 변조하는 위상 편이 키잉 신호가 발생될 디지털 데이터를 처리하는데 사용되는 제1도의 TV 송신기의 일부를 상세히 도시한 개략도.

제3도는 제2도에 도시한 제1도의 TV 송신기의 일부에 사용될 수 있으며 인터리버(interleaver)로 동작되는 레이트 버퍼의 개략도.

제4도는 본 발명의 다른 실시예에 따른 내부에 실리는 디지털 신호를 가진 TV신호를 수신하고 그 실려있는 디지털 신호를 추출하기 위한 디지털 신호 수신기의 개략도.

제5도는 제4도의 디지털 신호 수신기에 사용될 수 있으며 디인터리버(de-interleaver)로 동작되는 레이트 버퍼의 개략도.

제6,7,8 및 9도는 각각 제4도의 디지털 신호 수신기에서 데이터 분리 필터와 기호 결정회로와 포스트 콤 부분 응답 필터가 취할 수 있는 형태를 도시한 개략도.

제10도는 디지털 신호 수신기가 적응형인 경우 제4도의 디지털 신호 수신기에서 데이터 분리 필터와 기호 결정회로와 포스트 콤부분 응답 필터가 취할 수 있는 다른 형태를 도시한 개략도.

제11도는 서로 다른 형태의 데이터 분리 필터의 다른 라인-콤 필터 응답을 보여주는 챠트.

제12도는 디지털 신호 수신기가 적응형인 경우 제4도의 디지털 신호 수신기에서 데이터 분리 필터와 기호 결정회로와 포스트-콤부분 응답 필터가 취할 수 있는 또 다른 형태를 도시한 개략도.

제13도는 디지털 신호 수신기가 적응형인 경우 제4도의 디지털 신호 수신기의 변형을 도시한 개략도.

본 발명은 아날로그 TV신호에 디지털 신호를 싣기 위한 송신기 및 아날로그 TV신호에 실려있는 디지털 신호를 복구하기 위한 수신기에 관한 것이다.

디지털 정보를 부호화 하는 상대적으로 작은(예를 들어, 3-5 IRE) 신호는 만약 디지털 신호 포맷에 적당한 제한이 가해지면 복합 영상신호로부터 발생되는 TV화상에 쉽게 표시나지 않고도 복합 영상신호와 함께 섞일 수 있다. 이는 APPARATUS FOR PROCESSING MODIFIED NTSC TELEVISION SIGNALS, WITH DIGITAL SIGNALS BURIED THEREWITHIN이라는 제목으로 1993년 8월 20일 출원된 미국 특허 출원 제 08/108,311호에서 A.L.R.Limberg와 C.B.Patel과 T.Liu에 의하여 지적되었으며 본원 명세서에 참고로 반영되었다. Limberg등은 1/2 주사선 주파수의 홀수 배의 주파수를 가진 부 반송파의 위상 편이 키잉된(phase-shift-keyed;PSK)변조를 상술하고 있다. 위상 편이 키잉은 하나의 주사선 주파수의 배수인 기호레이트에서 인가되는 직렬-비트 디지털 데이터에 응답하여 수행된다.

Limberg등은 연속하는 쌍의 NTSC TV신호의 연속 프레임에서 역 위상에 있는 변조된 부 반송파의 프레임을 반복하는 것을 선호한다. 인간의 시력 체계의 응답속도상의 한계와 키네스코프 인광체의 전계 발광의 감퇴로 인한 프레임 평균효과 때문에 프레임 쌍에서 그러한 데이터의 반복은 NTSC TV신호로부터 검출되는 복합 영상신호를 수반하는 PSK 부 반송파로 하여금 화면상에서 시청을 위해 복합 영상신호로부터 발생되는 화상은 잘 안 보이게 한다. 또한 프레임 쌍에서 그러한 데이터의 반복은 연속하는 TV화상의 정지영역을 나타내는 복합 영상신호의 휘도 영역으로부터 PSK 부 반송파를 분리하기 위해 디지털 신호 수신기에서 프레임-콤 필터링의 사용을 위한 토대를 제공한다. Limberg등은 또한 인접하는 쌍의 NTSC TV신호의 인접 주사선에서 역 위상에 있는 디지털 데이터의 변조를 반복하는 것을 선호하고 있으며, 이는 복합 영상신호의 색도 영역에서 PSK 부 반송파를 분리하기 위해 디지털 신호 수신기에서 라인-콤 필터링의 사용을 위한 토대를 제공한다.

Limberg 등은 잔류 측파대 잔폭 변조된(vestigial-sideband,amplitude-modulated;VSB AM)화상 반송파와 동일한 주파수에 있으나 그것과 직각 위상에 있으며 디지털 데이터와 변조되는 억압 부 반송파를 전송하는데 사용되는 억압 VSB AM 반송파를 명시하고 있다. Limberg 등이 선호하는 변조방식은 PSK 반송파의 2진 위상 편이 키잉이며 그 단측파대(single-sideband;SSB)는 주파수에서의 전이를 위해 선택되어 1/2 주사선 주파수의 작은 홀수 배의 주파수에 있는 억압 부 반송파의 상측 측파대를 형성한다. Limberg 등에 의하여 명시된 각각의 디지털 신호 수신기에서, 직각위상 VSB AM 반송파의 동기 검파는 0.75MHz의 주파수에 이르는 기저대역에서 실질적으로 수반하는 복합 영상신호 에너지 없이도 디지털 부 반송파를 복구시킨다. 0.75MHz 이상에서 VSB AM 영상 반송파는 양측파대 진폭 변조된 (double-sideband amplitude-modulated;DSB AM)반송파에서 단측파대 진폭 변조된(single-sideband amplitude-modulated;SSB AM) 반송파로의 천이를 시작한다. 복합 영상신호는 잔류 측파대의 롤-오프(roll-off)가 끝나는 1.25MHz 주파수까지 점차 효율이 증가하여 검파 된다. 동일한 0.75 MHz에서 1.25 MHz까지의 주파수 범위에 대해 디지털 부 반송파가 검파되는 효율은 0.75MHz 이하에서의 그 값의 반으로 점점 감소한다. 직각위상 VSB AM 영상 반송파를 검파하는 동기 영상 검파기는, 중간 주파수(IF)증폭기가 잔류 측파대를 통과한다면 PSK 부 반송파와 직류성분 혹은 동기펄스를 포함하지 않는 NTSC 복합 영상신호의 잔류 성분에 대한 응답을 발생시킬 것이다. 이는 직각 위상 VSB AM 영상 반송파에 대한 동기 영상 검파기 응답의 동적 범위를 감소시켜서 양자화 효과로 인해 낮은 레벨의 PSK 부 반송파를 손실함이 없이도 그 응답을 디지털화 하는 문제를 덜어준다.

Limberg등은 직각위상 VSB AM 영상 반송파에 대한 동기 영상 검파기 다음에 종속 접속된 저역 라인-콤 필터와 고역 프레임-콤 필터가 이어지는 디지털 신호 수신기를 상술하고 있다. 저역 라인-콤 필터는 NTSC 신호, 특히 적절하게 프리 필터링된 NTSC 신호의 주파수 스펙트럼의 색도신호 영역으로부터 1/2 주사선 주파수의 홀수 배인 주파수를 가진 PSK 부 반송파의 주파수 스펙트럼을 분리하기 위한 것이다. 고역 프레임-콤 필터는 NTSC 신호의 주파수 스펙트럼의 움직임 없는 휘도신호 영역으로부터 1/2 주사선 주파수의 홀수배인 주파수를 가진 PSK 부반송파의 주파수 스펙트럼을 분리하기 위한 것이다. LiMberg등은 종속 접속된 고역 콤 필터들의 응답에서 NTSC 신호의 잔류 스펙트럼이 PSK 신호를 수반하는 재밍신호의 주파수 스펙트럼으로 보여질 수 있음을 명시하고 있다. 따라서, 종속 접속된 고역 콤 필터들의 응답에서 NTSC 신호의 잔류 스펙트럼은 동기 기호 검출에 의해 판별될 수 있다.

두개의 서로 다른 형태의 부분응답 필터링이 본원 명세서와 도면에 개시된 본 발명과 관련하여 특히 흥미롭다. 이들 필터에 사용되는 디지털 지연선은 1-H 디지털 지연선의 경우 선 당 샘플의 수를 카운팅 하고 1-F 디지털 지연선의 경우 프레임 당 샘플의 수를 카운팅 하는 어드레스 카운터에 의해 어드레싱되는 동안에 보통 판독-기입 반복 모드에서의 동작을 위해 배열되는 램을 사용하여 구성된다.

특히 흥미로운 첫 번째 형태의 부분응답 필터는 본원 명세서에서 라인-콤부분응답 필터로 명명된다. 이 필터는 하나 이상의 회로부로 구성되며, 각각의 회로부는 부분 응답 필터링을 위해 직렬-비트 데이터를 수신하는 제1입력과 이 회로부의 응답이 취해지는 출력을 가진 2-입력 XOR 게이트를 구비한다. 또한 각 회로부는 NTSC TV신호에서 하나의 수평 주사선의 지속구간인 1-H만큼 지연되는 회로부 응답을 그 회로부에 있는 XOR 게이트의 제2입력으로 인가하는 1-H 디지털 지연선을 더 구비하고 있다. 좀 더 명확하게는 프리 라인-콤(pre-line-comb)부분응답 필터로 불리는 라인-콤 부분응답 필터는 라인-콤 필터 앞에 오며, 좀 더 명확하게는 포스트 라인-콤(post-line-comb) 부분응답 필터로 불리는 라인-콤 부분 응답 필터는 라인-콤 뒤에 위치하며 여기서 기술되는 본 발명과 관련하여 특히 흥미 있다.

특별히 흥미 있는 두 번째 형태의 부분응답 필터는 본원 명세서에서 프레임-콤 부분응답 필터로 명명된다. 이 필터는 하나 이상의 회로부로 구성되며, 각각의 회로부는 부분 응답 필터링을 위해 직렬-비트 데이터를 수신하는 제1입력과 이 회로부의 응답이 취해지는 출력을 가진 2-입력 XOR 게이트를 구비한다. 또한 각 회로부는 NTSC TV신호의 하나의 프레임의 지속구간인 1-F만큼 지연되는 회로부 응답을 그 회로부에 있는 XOR 게이트의 제2입력으로 인가하는 1-F 디지털 지연선을 더 구비하고 있다. 좀 더 명확하게는 프리 프레임-콤(pre-frame-comb)부분응답 필터로 불리는 프레임-콤 부분응답 필터는 프레임-콤 필터 앞에 오며, 좀 더 명확하게는 포스트 프레임-콤(post-frame-comb)부분 응답 필터로 불리는 프레임-콤부분응답 필터는 프레임-콤 필터 뒤에 위치하며 여기서 기술되는 본 발명과 관련하여 특히 흥미 있다.

J.Yang은 APPARATUS FOR PROCESSING NTSC TV SIGNALS HAVING DIGITAL SIGNALS ON QUADRATURE-PHASE VIDEO CARRIER라는 제목으로 1993년 10월 26일 출원되었으며 본원 명세서에 참고로 반영된 그의 미국 특허 출원 제 08/147,070호에서 영상 반송파와 동일 주파수에 있으며 그것과 직각 위상에 있는 억압 반송파의 2진 위상 편이 키잉된(binary phase-shift-keyed;BPSK)변조를 명시하고 있다. Yang은 Limberg 등과 마찬가지로 NTSC TV신호의 연속하는 쌍의 연속 프레임에서 역 위상에 있는 BPSK의 프레임을 반복하는 것을 지지하고 있다. 또한, 영상신호의 하나의 주사선의 지속구간 및 영상신호의 2개의 수평 주사선의 지속구간 만큼 차동적으로 지연되는 선형적으로 결합하는 신호를 옹호한다.

Yang 특허 시스템에 대한 수신기가 또한 RECEIVER WITH OVERSAMPLING ANALOG-TO-DIGITAL CONVERSION FOR DIGITAL SIGNALS WITHIN TV SIGNALS이라는 제목으로 1993년 10월 26일 출원되었으며 본원 명세서에 참고로 반영된 미국 특허 출원제 08/141,071호에서 T.V.Bolger에 의하여도 명시되고 있다. 이들 수신기는 오버샘플링 아날로그-디지털 변환기(ADC)를 사용하여 직각 위상 영상 검파기의 응답을 디지털 변환한다. 이 디지털화된 직각 위상 영상 검파기의 응답을 디지털 변환한다. 이 디지털화된 직각 위상 영상 검파기 응답은 디지털 프레임-콤 및 라인-콤 필터링되어 잔류하는 복합 영상신호를 억압한다. 콤 필터링 응답은 다중레벨 기호 결정회로로 인가되어 BPSK에 의하여 전송되는 비트-직렬 디지털 데이터를 복구하고, 이 비트-직렬 디지털 데이터는 내장된 포워드 오류 정정 코드를 사용하여 데이터에 있는 디지털 정보를 정정하는 디코더로 공급된다.

Yang 특허 시스템에 대한 수신기가 또한 RECEIVER WITH SIGMA-DELTA ANALOG-TO-DIGITAL CONVERSION FOR DIGITAL SIGNALS BURIED IN TV SIGNALS라는 제목으로 본원 명세서와 동시에 출원되고 여기에 참고로 반영된 미국 특허 출원서에서 J.Yang과, T.V.Bolger와, A.L.R.Limberg에 의하여도 명시되고 있다. 이들 수신기는 시그마-델타 형태의 오버샘플링 ADC를 사용하여 직각 위상 영상 검파기의 응답을 디지털 변환한다. 기본적인 다중 비트 해상도 프레시 변환기의 비트 해상도는 시그마-델타 방법을 사용함으로써 향상되는 것이 바람직한데 이 시그마-델타 방법에서 기본적인 다중 비트 해상도 ADC 출력신호의 단지 하나의 비트만이 T.C.Leslie와 B.Singh가 본원 명세서에 참고로 반영된 그들의 논문 An improved Sigma-Delta Modulator Architecture,1990 IEEE SYMPOSIUM ON CIRCUITS SYSTEMS, 90 CH 2868-8900000-0372, pp. 372-375에서 기술한 바와 같이 각각의 오버샘플링 단계 동안에 피드백을 위해 다시 아날로그 신호로 변환된다. 이 디지털화된 직각 위상 영상 검파기 응답은 디지털 프레임-콤 및 라인-콤 필터링 되어 잔류하는 복합 영상신호를 억압한다. 콤 필터링 응답은 다중레벨 기호 결정회로로 인가되어 BPSK에 의하여 전송되는 비트-직렬 디지털 데이터를 복구하고, 이 비트-직렬 디지털 데이터는 내장된 포워드 오류 정정 코드를 사용하여 데이터에 있는 디지털 정보를 정정하는 디코더로 공급된다.

본원 명세서에 명시된 발명과 마찬가지로 A.L.R.Limberg등과, J.Yang과, T.V.Bolger등과, J.Yang와 A.L.R.Limberg와, T.V.Bolger에 의해 그들 각각의 특허 출원서에 명시된 발명은 고용의 범위 내에서 이루어진 발명을 양도하도록 한 선재하는 고용인 협정에 따라서 삼성전자(주)에 양도된다. 이들 특허 출원서에서, 2진 위상 편이 키잉신호를 발생시키기 위하여 사용되는 비트-직렬 데이터는 송신기에서 처리되어져, 그 데이터를 수반하며 재밍신호 역할을 하려는 복합 영상 신호를 억압하는 디지털 신호 수신기에서 수행되는 콤 필터링과정에서도 그 데이터는 존재할 것이다. 결합된 NTSC TV와 BPSK 송신기의 동작에 관하여 2진 위상 편이 키잉 신호를 발생시키기 위해 후속적으로 사용되는 비트-직렬 데이터의 부분 응답 필터링은 특허 출원 제 08/108,311를 제외한 위에 상술한 미국 특허 출원서의 각각에 명시되어 있다.

본 발명에 따르면, 잔류 측파대 반송파를 2진 위상 편이 키잉하여 디지털 정보를 전송시키기 위한 시스템이 제공되며, 이 반송파는 억압되지만 복합 영상신호에 의해 진폭 변조되는 잔류 측파대 반송파와 직각 위상에 있게 된다. 이 디지털 정보는 복합 영상신호의 수평 주사선 레이트의 배수인 비트 레이트를 가지고 비트-직력 포맷으로 배치되는 것이 바람직하며, 그 다음 계속되는 데이터 포맷 과정은 잔류 측파대 반송파를 2진 위상 편이 키잉하기 위해 데이터를 아날로그 형태로 변환하기 전에 수행 되는 것이 바람직하다. 한 프레임의 복합 영상신호와 동일한 지속시간을 각각 가진 연이은 데이터 프레임은 각 데이터 프레임이 한 프레임의 복합 영상신호에서 수평 주사선의 개수와 같은 데이터 행수를 내부에 가지는 것으로 정의된다. 연속하는 데이터 프레임은 그 발생순서로 연속적으로 할당된 각 모듈로 서수에 의하여 식별된다. 부분 응답 필터링되지 않는 비트-직렬 데이터는 홀수의 데이터 프레임에서 전송을 위해 배분된다. 각 홀수의 데이터 프레임에 있는 비트-직력 데이터는 1의 보수가 되어 다음 짝수의 데이터 프레임에서 전송되는 데이터를 발생시킨다. 의미상 반대논리지만 이 두번의 데이터의 전송은 TV 수신기에서 수반하는 복합 영상 신호로부터 나오며 시청화면상에 보이는 데이타 수반 영상의 프레임 평균에 대비한다.

본 발명에 따르면, 잔류 측파대 2진 위상 편이 키잉된 직각 위상 반송파를 통하여 부분 응답 필터링에 의지하지 않고 송신되는 디지털 정보를 수신하는 시스템이 제공된다. 직각 위상 반송파의 2진 위상 편이 키잉의 검출후 이 검출된 신호는 기호-콤 필터링 혹은, 라인-콤 필터링 혹은, 프레임-콤 필터링 혹은, 기호-콤 필터링과 라인-콤 필터링과 프레임-콤 필터링과의 하나 이상의 조합으로 콤 필터링되어 기호 결정 회로로 인가되기 전에 복합 영상신호의 수반하는 잔류성분을 억압시킨다. 기호 결정회로로부터의 결과는 비트-직렬 포맷에서 처음에 송신된 디지털 정보를 복구하는 적절한 부분 응답 필터링을 거친다.

이하, 본 발명을 첨부한 도면을 참조하여 상세히 기술한다.

일반적으로, 등화 지연은 도면을 단순화하고 이해하기 쉽도록 도면에서 생략되었다. 영상신호 처리장치 설계에 지식을 가진 자라면, 서로 다른 처리 경로상에서 수행되는 다른 처리로 인해 그러한 경로상에서 서로 다르게 지연이 되는 화소 및 데이터를 적절히 시간 정렬을 하기 위해 그러한 지연이 필요하다는 것을 이해할 것이다. 또한 그러한 지연이 어디에 필요하며 지연시간이 얼마나 길어야 될 것이며 등을 이해 할 것이며 이하에 서술되지 않을 것이다. 논리회로에 있어서, 이 분야의 통상의 지식을 가진 자라면, 논리동작을 수행하는데 있어 바람직하지 않은 논리 경합(logic race)상태를 극복하거나 잠재 지연을 보상하기 위해 필요한 쉬밍(shimming)지연을 어떻게 제공하는지 이해할 것이며 쉬밍 지연기를 제공하는 것에 대한 논리 회로 설계의 상세한 것은 이하에 기술되지 않을 것이다. 또한 본원 명세서에서 아날로그-디지털 변환기(ADC)가 도시되어 있거나 서술되어 있는 곳에서 그러한 변환기 앞에 앤티앨리어싱(anti-aliasing)저역필터가 오는 것이 바람직하다는 것과 이것이 어떻게 수행될 수 있는지 이 분야의 지식을 가진 자는 이해할 것이며 이하에 상세히 서술하지 않겠다. 그리고 디지털-아날로그 변환기(DAC)가 도시되어 있거나 서술되어 있는 곳에 그러한 변환기 뒤에 표본화 클럭 제거 저역 필터가 놓이는 것이 바람직하다는 것과 이것이 어떻게 수행될 수 있는지를 이해할 것이며 이하에 상세히 서술하지 않겠다.

제1도는 내부에 실려있는 디지털 신호를 가진 TV신호를 전송하기 위한 TV 송신기 1을 도시하고 있다. 아날로그 음성 신호원 2는 음성 처리회로 3으로 하나 이상의 아날로그 음성 신호를 공급하며 이 음성 처리 회로 3은 음성 반송파의 주파수를 변조(FM)하는 음성 반송파 송신기 4로 변조 신호를 제공한다. 음성 처리회로 3은 음성과 화상을 동기 시키는데에 필요한 지연기를 포함하고 있다. 통상적인 실시에 따라, 음성 처리회로 3은 또한 아날로그 음성신호에 대한 프리엠퍼시스 회로망을 포함하고 있으며, 음성 반송파 송신기 4로 공급되는 변조신호에 포함되는 스테레오 및 2차 음성 프로그램(secondary audio program:SAP)부 반송파를 발생시키기 위한 장치를 구비할 수도 있다. 주파수 변조된(frequency-modulated;FM)음성 반송파는 전형적으로 음성 반송파 송신기 4로 부터 멀티플렉서 5로 공급되어 동상 VSB AM 화상 반송파와 직각위상 VSB BPSK 데이터 반송파와 주파수 멀티플렉싱 된다. 공중전파 방송을 위한 TV 송신기 1에 있어서 이 멀티플렉서 5는 전형적으로 안테나 결합망의 형태를 취하며 결과적으로 생기는 주파수 멀티플렉싱된 신호는 송신 안테나 6으로 부터 전파된다. 케이블 방송시스템의 헤드단에 대한 TV 송신기는 공중전파 방송에서 사용되는 송신 안테나 6을 가지지 않을 것이다. 그러면 멀티플렉서 5는 고려중인 채널로부터의 주파수 멀티플렉싱된 신호가 다른 채널로부터의 주파수 멀티플렉싱된 신호와 다시 주파수 멀티플렉싱되고 그 결과적으로 생기는 신호가 선형 증폭기에 의해 케이블 방송 시스템의 트렁크 케이블로 인가되는 그러한 다른 형태를 취할 것이다.

제1도에서 아날로그 복합 영상 신호원 7은 화상 송신기 8로 공급되는 변조신호에 대해 기초가 되는 아날로그 복합 영상신호를 제공하며 화상 송신기 8은 VSB AM 화상 반송파를 멀티플렉서 5로 공급하여 FM 음성 반송파와 주파수 멀티플렉싱되도록 한다. 아날로그 복합 영상 신호원 7로 부터의 아날로그 복합 영상신호의 수직 동기 펄스, 수평 동기 펄스 및 컬러 버어스터는 위치 동기 발생기 9에 의하여 공급되는 해당신호와 동기 된다. 아날로그 복합 영상 신호원 7과 위치 동기 발생기 9 사이의 제어접속 10은 이 동기에 사용되는 수단을 기호화한다. 아날로그 복합 영상 신호원 7이 도심지의 스튜디오 혹은 지방 TV국과 네트워크로 방송되는 다른 TV국과 같이 복합영상 신호의 원격제어 발생장치인 곳에서 이 제어 접속 10은 위치 동기 발생기 9로의 겐록(genlock)접속이 될 수 있을 것이다.

아날로그 복합 영상 신호원 7이 근거리 접속 카메라일 경우 이 근거리 접속 카메라는 제어접속 10을 경유하여 위치 동기 발생기 9로부터 동기정보를 수신할 수 있을 것이다. 비디오 테이프 녹화 장치와 텔레비젼 영화 장치용의 것들을 포함하는 이들 및 다른 동기구조는 이 분야에 지식을 가진 자에게는 잘 알려진 것이다. 전형적으로 시분할 멀티플렉서 11은 수직 동기 펄스, 수평동기 펄스, 등화 펄스, 컬러 버어스트 및 페디스틀(흔히 포치(porches)로 통용됨)을 포함하는 동기 블록 정보를 원래의 동기 블럭 정보 대신에 변조 신호로서 화상 송신기 8로 인가되는 복합 영상신호에 삽입하기 위하여 사용된다.

제1도의 TV송신기는 또 다른 VSB AM 데이터 송신기 12가 NTSC 복합 영상신호에 대해 VSB AM 영상 반송파와 직각위상에 있는 잔류 측파대 2진 위상 편이 키잉된(vestigial-sideband,binary phase-shift-keyed;VSB BPSK) 억압 반송파를 발생시킨다는 점에서 현재 사용되는 송신기와 다르다. 이 또 다른 VSB AM 데이터 송신기 12는 반송파 및 BPSK 변조 신호에 대하여 평형인 평형 변조기를 포함할 수 있으며, VSB AM 화상 송신기 8로 부터의 동상 영상 반송파를 수신하고 평형 변조기로 직각 위상 영상 반송파를 공급하는 90°위상 편이 회로망을 더 포함할 수 있다. VSB AM 화상 송신기 8로부터의 NTSC 복합영상신호에 의해 진폭 변조되는 VSB AM 영상 반송파와 마찬가지로 VSB AM 데이터 송신기 12로부터의 VSB BPSK 신호는 멀티플렉서 5로 공급되어 주파수 변조된(FM)음성 반송파와 주파수 멀티 플렉싱 된다.

디지털 신호원 13은 병렬-비트 형태인 디지털 신호를 오류 정정 부호기 14로 인가하며, 오류 정정 부호기 14는 디지털 신호를 포워드 오류 정정 부호의 부가 비트가 삽입되는 직렬-비트 스트림으로 변환한다. 이 직렬 비트 스트림은 오류 정정 부호기 14로부터 레이트 버퍼 15로 공급된다. 제2도를 참조하여 상세히 후술될 레이트 버퍼 15는 인터리버(interleaver)로 작용하는 것이 바람직하다. 하나씩 건너 발생하는 데이터 프레임 동안에 레이트 버퍼 15는 포워드 오류 정정된 2진 부호의 연속 블록을 프레임 리피터 16으로 기입한다. 프레임 리피터 16은 출력신호의 두 배의 입력신호로 수신되는 각 데이터의 프레임을 공급한다. 프레임 리피터 16으로부터의 출력신호는 회로 17로 인가되며, 이 회로 17은 프레임 리피터 16으로부터의 출력신호를 하나씩 건너 발생하는 데이터 프레임상에서 1의 보수화 시킨다. 회로 17로부터의 디지털 응답은 아날로그 키잉 신호로의 변환을 위해 디지털-아날로그 변환기(DAC)18로 공급된다. DAC 18은 디지털 0에 응답하는 소정의 양의 값과 디지털 1에 응답하는 소정의 음의 값이되는 키잉신호를 고주파 프리엠퍼시스 및 천이 정형 필터 19로 공급한다. 아날로그 변조신호의 소정의 음의 레벨은 아날로그 변조 신호의 소정의 양의 레벨과 동일한 절대값을 가진다. 천이 정형 필터 19의 응답은 VSB AM 데이터 송신기 12에 있는 평형 변조기로 공급되는 키잉 신호이며, 이 평형 변조기는 변조될 직각 위상 영상 반송파를 수신한다.

NTSC 복합영상신호에 의하여 진폭 변조되는 VSB AM 영상 반송파를 멀티플렉서 5로 공급하는 VSB AM 화상 송신기 8은 신중하게 설계되며, VSB AM 데이터 송신기 12로부터의 직각 위상 VSB BPSK 억압 반송파와 간섭할 수도 있는 부수적인 위상 변조를 피할 수 있도록 동작된다. PSK에 대해 직각 위상 VSB AM 반송파가 억압되므로, VSB PSK와 VSB AM 반송파가 결합되어 있는 신호의 위상은 동상 VSB AM 영상 반송파의 위상과 별로 다르지 않다. 제1도에서 송신기 8과 12가 서로 분리되어 있는 것으로 도시되어 있는데 실제에 있어 동일한 상측파대 필터와 최종 증폭기 단이 송신기 8과 12에 의하여 공유될 수 있다.

제2도는 위상 편이 키잉신호가 발생될 디지털 데이터를 디지털적으로 필터링 하는데 사용되는 제1도의 TV 송신기의 일부의 구성을 상세히 도시하고 있다. 오류 정정 부호기 14는 직렬-비트 형태의 디지털 신호를 프레임저장 패킹 제어회로 21의 제어하에 레이트 버퍼 15 및 프레임 리피터 16 역할을 하는 한 쌍의 디지털 프레임저장 메모리 20으로 공급한다.

오류 정정 부호기 14은 변환된 리드-솔로몬(Reed-Solomon) 부호를 발생시키는 형태가 바람직하며 디지털 프레임저장 메모리 쌍 20은 인터리버로서의 역할을 수행함이 바람직하다. 디지털 프레임저장 메모리 쌍 20의 어드레싱 및 동작은 제3도를 참조하여 상세하게 설명될 것이다.

디지털 프레임저장 메모리 쌍 20의 인터리버 동작은 VSB BPSK 데이터 송신기 12에 의해 최후에 전송되는 데이터 행에 가로지르는 열에 있는 데이터의 원래의 주사순서를 복합 영상신호의 각 수평주사선이 VSB AM 영상 송신기 8에 의해 전송되는 것과 동시에 배열한다. 이것은, 수평방향으로 간섭성(coherence)을 가지기 쉬운 복합 영상신호의 임펄스 잡음과 중간대역 주파수는 변형된 리드-솔로몬 부호가 수평주사선에 가로지르는 열로 매핑되는 데이터 상에서가 아닌 수평주사선을 따라 행으로 매핑되는 데이터 상에서 동작하는 경우에서 보다 더 적은 비트 수의 변형된 리드-솔로몬 부호를 방해하도록 행해진다.

데이터 프레임은 데이터 행 주사 레이트의 배수인 기호 레이트에서 발생하는 525개의 기호 행의 블록으로 정의되며, 이 데이터 행 주사 레이트는 아날로그 복합 영상신호에 대한 수평 주사선 레이트와 동일하다.

BPSK 기호는 비트이지만, 변형된 리드-솔로몬 부호가 적용되는 기호는 통상적으로 2^N비트 데이터(N은 3,4 혹은 5와 같은 작은 양의 정수)이다.

변형된 리드-솔로몬 부호의 각각이 확장되는 비트 길이는 525 보다 작게(예를 들어, 256 혹은 512) 선택되어, 임펄스 잡음은 변형된 리드-솔로몬 부호의 임의의 하나를 그 길이를 따라 한번 이상 분할시키는 것을 덜 할 것이다. 데이터 행과 복합 영상신호의 수평 주사선의 상대적인 위상을 살펴보면, 디지털 프레임저장 메모리 쌍 20으로부터의 판독되는 각 데이터 행이 복합 영상신호의 각각의 수평 주사선과 시간적으로 일치한다. 데이터 프레임은 아날로그 복합 영상신호의 프레임이 아날로그 복합 영상 신호원 7에 의하여 공급되는 것과 동일한 레이트에서 디지털 프레임저장 메모리쌍 20으로부터 독출되지만, 본 명세서상에 더 개시될 이유들로 인해 데이터 프레임을 복합 영상신호의 9개의 수평 주사선만큼 영상신호 프레임에 지연시키는 것이 편리하다.

디지털 프레임저장 메모리 쌍 20의 각각은 제1데이터 프레임에서 기입된 다음에 판독되며 제2데이터 프레임에서 기입된 다음 재 기입되기 전에 재 판독되어 연속하는 데이터 프레임 쌍의 각 프레임동안 입력신호로서 2-입력 XOR 게이트 22로 공급되는 출력신호를 발생시킨다. 연속하는 데이터 프레임 쌍의 진행동안에 디지털 프레임저장 메모리 쌍 20중의 하나가 데이터 열 단위로 독출된 다음 재 독출되며 디지털 프레임저장 메모리 쌍 20중의 나머지 하나는 기입된다. 이 기입동작은 만일 디지털 프레임저장 메모리 쌍 20이 인터리버로서 동작되면 데이터 열 단위로 수행된다. 송신기 1에서의 프레임 카운터는 선택된 수직 귀선 소거 구간(vertical-blanking interval;VBI)주사선 동안 고스트 소거 기준신호를 복합 영상신호로의 삽입을 제어하기 위하여 8개의 프레임 사이클을 카운트하는데 사용된다. 이 프레임 카운터는 프레임 저장 패킹 제어 회로 21에 의하여 사용되는 MODULO-4 DATA FRAME COUNT신호를 공급하는 모듈로-2 데이터 프레임 카운터 23을 8개 프레임 사이클을 카운트하는 카운터 가운데 하나로 구비하고 있다. MODULO-4 DATA FRAME COUNT신호의 상위 비트는 패킹 제어 호로 21에 의하여 기입되고 판독될 것을 선택하는 디지털 프레임 저장 메모리 쌍 20으로 공급된다.

MODULO-4 DATA FRAME COUNT신호의 하위 비트는 모듈로-2 데이터 프레임 카운터 23으로부터의 XOR 게이트 22로 공급되는 MODULO-2 DATA FRAME COUNT 신호이다. 디지털 프레임저장 메모리 쌍 20중의 하나로부터 데이터 프레임의 첫 번째 판독시에 XOR 게이트 22의 제2입력으로 인가되는 논리 1은 XOR 게이트 22로 하여금 프레임저장 메모리로부터 XOR 게이트 22의 제1입력으로의 첫번째에 판독되는 데이터의 1의 보수를 DAC 18로 공급하도록 한다. 이때 XOR 게이트 22의 제2입력은 모듈러-2의 제2입력은 모듈러-2 데이터 프레임 카운터 23으로부터 공급되는 MODULO-2 DATA FRAME COUNT신호를 의미한다. 디지털 프레임저장 메모리 쌍 20중의 하나로부터 데이터 프레임의 두 번째 판독시에 XOR 게이트 22의 제2입력으로 인가되는 논리 0은 XOR 게이트 22로 하여금 프레임저장 메모리로부터 XOR 게이트 22의 제1입력으로의 두 번째에 판독되는 데이터와 같은 것을 DAC 18로 공급하도록 한다. XOR 게이트 22와 카운터 23의 최하위 비트단은 함께 제1도의 회로 17을 구성하며, 이 회로 17은 하나씩 거르는 데이터 프레임 상에서 프레임 리피터 16으로부터의 출력신호를 1의 보수화 한다.

모듈러-2 데이터 프레임 카운터 23으로부터 MODULO-4 DATA FRAME COUNT신호를 수신하는 것 외에도 패킹 제어 회로 21은 데이터 행 카운터 24로부터 DATA ROW COUNT 신호와 기호/행 카운터 25로부터 SYMBOL/ROW COUNT 신호를 수신한다. 패킹 제어 회로 21은 데이터 행 판독 어드레싱으로서 DATA ROW COUNT를 판독되도록 선택되는 디지털 프레임저장 메모리쌍 20중의 하나로 인가하며 행 내에서의 판독 어드레싱으로서 SYMBOL/ROW COUNT를 판독되도록 선택되는 그 프레임저장 메모리로 인가한다. DATA ROW COUNT와 SYMBOL/ROW COUNT는 판독되도록 선택되는 곳으로 인가하기 위해 패킹 제어 회로 21이 디지털 프레임저장 메모리 쌍 20으로 공급하는 완료 판독 어드레싱 RAD를 구성한다. 패킹 제어 회로 12은 또한 기입되도록 선택되는 디지털 프레임저장 메모리 쌍 20중의 하나로 제공되는 기입 어드레싱 WAD를 출력한다.

제 2 도에서 기호 클럭 회로 30은 행 당 기호 카운터 (기호/행 카운터) 25외에 전압제어 발진기(voltage-controlled oscillator; VCO) 31과, 영점 통과 검출기(zero-crossing detector) 32와, 255-카운트 디코더 33과 자동 주파수 및 위상 제어(automatic frequency and phase control; AFPC) 검출기 34를 구비한다. 기호/행 카운터 25는 8개의 2진 카운팅단으로 구성된다. 평균측 통과 검출기라고 하는 것이 더 적절할지도 모를 영점 통과 검출기 32는 VCO 31의 정형발진이 소정방향으로 그 평균축을 교차할 때 마다 펄스를 발생시킨다. 보통 영점 통과 검출기 32는 VCO 31의 정형발진에 응답하여 구형파를 발생시키는 리미터 증폭기와, 이들 구형파의 천이에 응답하여 펄스를 발생시키는 미분기와, 하나의 극성의 펄스를 분리하여 타이밍용으로 프레임저장 패킹 제어회로21로 공급되도록 하는 클리퍼로 구성된다. 이들 펄스는 또한 각 연속선에서 카운트되록 기호/행 카운터 25로도 제공되어 패킹 제어회로 21로 공급되는 SYMBOL/ROW COUNT 신호를 출력시킨다. 255-카운트 디코더 33은 255개에 이르는 SYMBOL/ROW COUNT를 해독하여 펄스를 출력한다. 전 카운트가 2의 정수 누승이기 때문에 SYMBOL/ROW COUNT를 단지 산술 0으로 취급하지 말고 255-카운트 디코더 33으로부터의 각 펄스가 영점 통과 검출기 32에 의해 기호/행 카운터 25로 인가되는 다음 펄스 상에서 기호/행 카운터 25를 리셋하는데 사용될 수 있으므로 SYMBOL/ROW COUNT를 산술 0으로 되게 한다. 255-카운트 디코더 33은 펄스를 AFPC 검출기 34로 제공하여 VCO 31로 인가되는 AFPC 전압을 정하기 위해 수평동기 펄스 H와 비교되도록 한다. 이는 수평 주사선 주파수의 255배, 즉 4 027 972 Hz가 되게 VCO 31의 발진 주파수를 조절하는 음의 귀환 루프를 종결시킨다.

모듈러-2 데이터 프레임 카운터 23과 데이터 행 카운터 24에 의한 카운팅을 아날로그 복합 영상신호의 동기 시키는 한가지 방법을 지금부터 기술하겠다. 본원 명세서에서 명시되는 시스템용 디지털 신호 수신기에서는 DATA FRAME COUNT를 아날로그 복합영상신호의 각 프레임의 라인 9의 처음으로 재 발생시키는 카운터를 그러한 프레임의 초기필드에서 수직동기 펄스의 하강구간 직후에 동기 시키는 것이 바람직하다. 그 경우 디지털 신호 수신기에서 DATA ROW COUNT를 발생시키는 카운터는 아날로그 복합 영상신호의 각 프레임의 라인 9의 처음에서 소정의 카운트 값으로 리셋 된다. 제 2 도에 도시한 송신기 1의 일부에서 모듈로-2 데이터 프레임 카운터 23과 데이터 행 카운터 24에 의한 카운팅의 동기는 원하는 수신기 관례에 따른다.

255-카운트 디코더 33 출력신호는 제1입력 신호로서 2-입력 AND 게이트 36으로 공급된다. 위치 동기 발생기 9는 수직 동기 펄스 V를 하강 구간 검출기 35로 제공하며 이 하강 구간 검출기 35는 복합 영상신호의 라인 9의 끝 및 복합 영상신호 출력신호의 라인 271의 중간점에서의 펄스를 제2입력신호로서 AND 게이트 36으로 공급한다. AND게이트 36의 응답은 복합 영상신호의 라인 9의 끝에서의 DATA-FRAME-END 펄스로 구성된다. 이들 DATA-FRAME-END 펄스의 각각은 DATA FRAME COUNT 신호를 앞서 나가게 할 수 있도록 트리거 펄스로서 모듈로-2 데이터 프레임 카운터 23으로 인가되며 또 데이터 행 카운터 24로 인가되어 그것의 DATA ROW COUNT를 소정의 초기값으로 리셋 시킨다. 실제로 255-카운트 디코더 33은 없어도 되며, 디코더 33 출력신호 대신에 기호 카운터 25의 최종 2진 카운팅 단으로부터의 캐리 펄스가 AFPC 검출기 34 및 AND 게이트 36으로 인가될 수 있다.

제 3 도는 디지털 프레임 저장 메모리 쌍 20이 오류 정정 부호가 14로 부터 제공되는 변형된 리드-솔로몬 부호화에 대해 인터리버로서 사용될 때의 특정 접속을 도시한 것이다. 모듈로-2 데이터 프레임 카운터 23은 MODULO-2 DATA FRAME COUNT를 발생시키는 최하위 비트 카운터단과, 최하위 비트 카운터단과 함께 MODULO-4 DATA FRAME COUNT를 발생시키는 하위 비트 카운터단을 구비하고 있다. 하위 비트 카운터단은 디지털 프레임저장 메모리 쌍 20을 구성하는 2개의 데이터 프레임저장 RAM 81과 82의 번갈아 일어나는 기입 및 판독을 제어한다. RAM 81과 82는 교대로 일어나는 프레임 쌍 구간동안 1/2 PSK 레이트에서 오류 정정 부호가 14로부터 기입되며, 어드레스 주사는 열에 의해서 그리고 열 당 기호(기호/열)에 의하여 수행된다. RAM 81과 82의 각각은 그것이 기입되는 프레임 쌍 구간에 이어지는 각 프레임 쌍 구간에서 PSK 레이트에서 XOR 게이트 22로 판독되며, 어드레스 주사는 행에 의해서 그리고 행 당 기호 (기호/행)에 의해 수행된다. 여기에서 언급된 행 당 기호는 부호화 견지에서 고려되는 변형된 리드-솔로몬 부호와 관련있는 2^N비트 기호가 아니라 PSK 기호 혹은 비트이다.

어드레스 멀티플렉서 83은 데이터 행 가운터 24로부터 DATA ROW COUNT와 그리고 기호 (즉, 기호/행) 카운터 25로부터 SYMBOL/ROW COUNT를 판독 어드레싱으로서 수신한다. 또 어드레스 멀티플렉서 83은 데이터 열 카운터 84로 부터 DATA COLUMN COUNT와 그리고 기호/열 카운터 85로부터 SYMBOL/COLUMN COUNT를 기입 어드레싱으로서 수신한다. 영점 통과 검출기 32는 PSK 레이트에서의 트리거 펄스를 플립플럽 86으로 제공하며, 이 트리거 플립플럽 86은 1/2 PSK 레이트에서의 그 출력신호의 교대로 일어나는 천이를 카운트 입력 (CI)으로서 기호/열 카운터 85로 제공하는 주파수 분할기 역할을 한다. 디코더 87은 전 카운트(기호/열 카운트가 0에서 시작한다고 할때 525개)에 이르는 SYMBOL/COLUMN COUNT를 해독하여 카운트 입력(C1)신호로서 1을 데이터 열 카운터 84에 제공한다. 디코더 87 출력신호는 제1입력신호로서 2-입력 OR 게이트 88로 공급되는데 이 OR 게이트 88은 디코더 87로부터 1에 응답하여 SYMBOL/COLUMN COUNT를 그 초기 값으로 리셋 시키는 기호/열 카운터 85로 1을 리셋(R) 신호로서 제공한다.

OR 게이트 88로 인가되는 제2입력신호와 데이터 열 카운터 84로 인가되는 리셋(R)신호는 3-입력 AND 게이트 89로부터 출력응답에 의하여 제공되며 이 응답은 그것이 1일때 SYMBOL/COLUMN COUNT와 DATA COLUMN COUNT를 각각의 초기값으로 리셋 시킨다. 디코더 27은 DATA ROW COUNT가 데이터 프레임의 최종 행에 이르렀음을 나타낼 때 그리고 그럴 때만 논리 1을 AND 게이트 89의 제1입력으로 공급하여 그렇지 않으면 디코더 27은 그 출력신호로서 논리 0을 AND 게이트 89에 공급한다. 데이터 행의 최종기호 디코더 33으로부터의 출력신호와 모듈로-2 데이터 프레임 카운터 23으로부터의 MODULO-2 DATA FRAME COUNT는 3개의 입력신호의 나머지 2개의 입력으로서 AND 게이트 89로 인가된다. AND 게이트 89 출력응답은 RAM 81과 82중 선택된 하나가 데이터 행 단위로 디지털 프레임 저장 메모리 쌍 20으로 판독되어 질 때 짝수 프레임에 도달되기 바로 직전 최종 데이터 행의 최종 기호가 홀수 프레임에 도달했을 때만 1이다.

1인 카운터단 232로부터 공급되는 MODULO-4 DATA FRAME COUNT의 상위 비트는 어드레스 멀티플렉서 83이 RAM 81로 판독 어드레싱을 선택하고 RAM 82로 가입 어드레싱을 선택하게 한다. 1인 카운터단 232로부터 공급되는 MODULO-4 DATA FRAME COUNT의 상위 비트는 RAM 81이 데이터 행단위로 XOR 게이트 22의 제1입력으로 판독되도록 하고, 0인 그 카운트의 1의 보수는 RAM 82가 오류 정정 부호기 14로부터 데이터 열 단위로 기입되도록 한다.

0인 카운터단 232로부터 공급되는 MODULO-4 DATA FRAME COUNT의 상위 비트는 어드레스 멀티플렉서 83이 RAM 82로 판독 어드레싱을 선택하고 RAM 81로 기입 어드레싱을 선택하게 한다. 0이 되는 카운터단 232로부터 공급되는 MODULO-4 DATA FRAME COUNT의 상위 비트는 RAM 82가 데이터행 단위로 XOR 게이트 22의 제1입역으로 판독되도록 하고, 1인 그 카운트의 1의 보수는 RAM 81이 오류 정정 부호기 14로부터 데이터 열 단위로 기입되도록 한다.

제4도는 안테나 42와 같은 수단으로부터 내부에 실린 디지털 신호를 가진 TV신호를 수신하고 그 실려있는 디지털 신호를 추출하기 위한 디지털 신호 수신기 40을 도시하고 있다. 동조기 43은 내부의 제1검출기에 의하여 검출될 TV채널을 선택하며 이 제1검출기는 선택된 TV신호를 중간주파수의 세트와 주파수의 영상세트로 변환시키는 종래의 슈퍼헤테로다인 형태의 가변 햐향 주파수 변환기이다. 영상 중간주파수(IF)필터 44는 영상 중간주파수(IF)증폭기 45에 입력신호로 인가되는 영상 중간주파수를 선택하며 주파수의 영상 세트를 제거한다. 현재의 관례에 따라 탄성 표면파(surface-acoustic-wave;SAW) 필터가 영상 IF 필터 44용으로 사용될 수 있으며 단간 동조 없이 다단 증폭기로서 모놀리식 집적회로(IC)내에 영상 IF 증폭기 45를 구성하기 위해 사용될 수 있다. 영상 IF 증폭기 45는 증폭된 영상 IF 신호를 동상 동기 영상 검출기 46과 직각위상 동기 영상 검출기 47로 제공한다. 45.75MHz의 공칭 IF 영상 반송파 주파수와 발진하는 발진기 48은 그 출력을 위상편이 없이 동상 동기 영상 검출기 46으로 공급하고 편이 회로망 49에 의해 위상을 90°지연시켜 직각위상 동기 영상 검출기 47로 공급한다. 발진기 48은 직각위상 동기 영상 검출기 47의 출력신호에 응답하는 자동 주파수 및 위상제어(AFPC) 기능을 가진다. 동상 동기 영상 검출기 46과 직각위상 동기 영상 검출기 47은 통상적으로 영상 IF 증폭기 45와 발진기 48의 일부와 함께 IC내에 포함되며, 그것의 각각은 강화된 반송파 형태 혹은 순수한 동기형태중의 하나가 될 수 있다. 동상 동기 영상 검출기 46에 의하여 복구되는 동상의 변형된 복합 영상신호는 동상의 변형된 복합 영상신호로부터 각각 수평 및 수직 동기 펄스를 복구하는 수평 동기 분리기 50과 수직 동기 분리기 51로 인가된다.

지금까지 살펴본 디지털 신호 수신기 40의 일면은 비록 영상 IF 필터 44의 폭이 약 3.5MHz만이 바람직하고 중심이 약 45.25MHz이더라도 일반적으로 TV 수신기 설계에 지식이 있는 사람에게는 잘 알려져 있는 것이다. 이 영상 IF 필터 44는 직각위상 동기 영상 검출기 47 다음에 음성 트랩 필터링의 필요성 없이 동 채널 및 인접채널 음성제거를 제공한다. 이 영상 IF 필터 44는 또한 동상 동기 영상 검출기 46에 의해 검출되는 영상신호와 직각위상 영상 검출기 47에 의해 검출되는 잔류 복합 영상신호의 색도 성분을 억압한다. 직각위상 동기 영상 검출기 47은 대역폭은 BPSK 응답의 종지(tail)에서 상측 주파수를 감쇄 시키지 않도록 기호 레이트 보다 다소 더 넓어야 할 것이다. 직각위상 영상 검출기 47은 750kHz이상의 주파수에서 NTSC 복합 영상신호의 영역만을 수반하는 키잉신호를 검출한다.

실제에 있어 디지털 수신기 40은 제4도에 별도로 상세히 도시되지는 않았지만 1993년 8월 20일 출원된 미국 특허 출원 제 08/108,311호와 또 제목이 APPARATUS FOR SUPPRESSING GHOSTS IN SIGNALS MODULATING A CARRIER IN QUADRATURE PHASING WITH A VIDEO CARRIER 인 미국 특허 출원서에 상세히 명시된 형태의 것이 될 수 있는 고스트 억압 회로를 보통 포함할 것이다. 후자의 특허 출원은 본원 명세서에 참고로 반영되었으며 C.B.Patel과 J.Yang에 의하여 본원 명세서와 함께 동시에 출원된다. 동상및 직각위상 동기 영상 검출기 46과 47 각각은 나머지 하나의 영상 검출기에 포함된 동기 검파기 다음에 사용되는 것과 유사한 각각의 고스트 소거 및 등화 필터를 동기 검파기 다음에 구비하고 있다. 두개의 고스트 소거 필터의 조정 가능한 변수는 컴퓨터에서 행해지는 계산에 응답하여 나란히 조정되며 두개의 등화필터의 조정 가능한 변수 역시 컴퓨터에서 행해지는 또 다른 계산에 응답하여 나란히 조정된다. 송신될 때 주파수가 4.1MHz까지 분포되어 있지만 그 제한된 IF 대역폭 때문에 디지털 신호 수신기에서 단지 2.5MHz 정도로 분포되어 있는 고스트 소거 기준(ghost-cancellation reference;GCR)신호는 동상 동기 영상 검출기 46에 의하여 검출되는 영상신호의 선택된 수직 귀선 소거기간(VBI) 주사선으로부터 추출된다. 그 GCR 신호는 디지털 변환되어 고스트 소거 및 등화 필터의 조정가능한 변수를 계산하는 컴퓨터로 입력신호로서 공급된다. 또 다른 것으로 혹은 그 외에, 직각위상 동기 영상 검출기 47 응답에서의 직류 혹은 저주파수 성분은 감지될 수 있으며 고스트 소거 필터의 조정 가능한 변수를 계산하기 위한 기초로서 사용될 수 있다.

제4도의 디지털 신호 수신기 40에서 SAMPLE-PER-SYMBOL COUNT 신호가 전압제어 발진기(VCO) 105로부터 수신되는 정현 발진에 응답하여 영점 통과 검출기 104에 의하여 발생되는 펄스를 카운팅 하는 기호 당 샘플 카운터(샘플/기호 카운터) 103에 의하여 발생된다. 샘플/기호 카운터 103은 4개의 단을 가지고 있으며 전압 제어 발진기 105 발진의 각 16번째 평균축 통과에서 오버플르 캐리를 공급한다. SYMBOL COUNT 신호가 샘플/기호 카운터 103으로부터의 오버플르 캐리를 카운팅하는 기호/행 카운터 52에 의하여 발생된다. 디코더 55는 255개에 이르는 SYMBOL COUNT를 해독하여 영점 통과 검출기 104에 의하여 샘플/기호 카운터 103으로 공급되는 다음 펄스 상에서 샘플/기호 카운터 103과 기호/행 카운터 52를 리셋 시키는 펄스를 출력하여 SAMPLE-PER-SYMBOL COUNT와 SYMBOL COUNT를 산술 0으로 복구시킨다. 디코더 55에 의하여 발생되는 펄스는 AFPC검출기 56으로 입력되어 수평 동기 분리기 50에 의하여 분리되며 제어 지연선 57에 의해 기호구간의 일부분 동안 조정 가능하게 지연되는 수평 동기 펄스 H와 비교된다. 그 비교의 결과는 AFPC 검출기 56내에서 저역 필터링되어 VCO 105로 인가되는 자동 주파수 및 위상 제어(AFPC)전압신호를 출력한다.

이러한 배열은 라인 록(line-locked) VCO 105로부터 공급되는 발진 주파수가 수평 주사선 주파수 f_H의 16×256=4096배, 즉 64 447 545 Hz가 되도록 제어한다. VCO 105와 관련하여 언급된 용어 라인 록(line-locked)은 그 발진 주파수가 15,734.264Hz의 주사선 주파수에 대해 일정비율로 유지됨을 의미하며 이는 적절한 요인에 의해 분할되는 발진 주파수를 수평 동기 펄스와 비교하는 AFPC 검출기 56에 의해 통상적으로 행해진다.

직각위상 동기 영상 검출기 47에 의하여 검출되는 키잉신호와 750kHz 이상의 주파수에서 NTSC 복합 영상신호의 수반하는 영역은 정합필터 58로 공급되며, 이 정합필터 58은 키잉신호이나 복합 영상신호의 수반하는 750 kHz 이상의 주파수 성분의 선택된 영역에만 응답한다. 정합필터 58은 기호간 간섭을 줄이는데 충분한 PSK 대역폭을 확장시키기 위해 송신기에 있는 천이 정형 필터 19의 정형 영역의 롤-오프와 정합하는 피킹 응답을 제공한다. 또한 정형필터 58은, VSB BPSK가 0.75와 1.25MHz 사이의 주파수 범위에 대해 특성적으로 점점 더 단측파대가 되며 1.25MHz 이상의 주파수 범위에 대하여 특성상 실질적으로 단측파대임에 기인하는 직각 위상 동기 영상 검출기 47의 검출효율의 롤-오프를 보상하기 위하여 또 다른 피킹 응답을 제공할 수 있다. 그렇지만, 서로 다른 TV 송신기의 잔류 측파대 필터는 서로 다르므로 직각위상 동기 영상 검출기 47의 검출효율의 롤-오프를 보상하기 위한 피킹 응답은 천이를 정형하는 것 외에 적절한 피킹 응답을 제공하도록 천이 정형 필터 19를 변형함으로써 각각의 TV 송신기에서 대체로 더 낫게 행해진다. 그러나 송신기 1에서의 2진 키잉신호의 부가적인 피킹 혹은 프리엠퍼시스는 휘도 신호와 함께 전송되는 0.75MHz 이상의 BPSK의 고주파수 성분을 증가시킬 것이다.

정합필터 58로부터의 응답은 ADC 106에 입력신호로서 인가된다. 직각 위상 동기 영상 검출기 47은 실질적으로 750kHz이하의 어떤 복합 영상 신호 주파수도 복구하지 않으며 BPSK 부호화는 어떤 0의 주파수 성분도 가지지 않는다. 750kHz 이상의 주파수에서 많은 에너지 없이도 TV 영상의 전송시 직각위상 동기 영상 검출기 47 응답의 BPSK영역은 하나의 극성에서 또 다른 극성으로 번갈아 일어날 것이다. 그래서 변환기 106은 양의 혹은 음의 극성의 아날로그 신호를 디지털화 할 수 있는 형태의 것이다.

특히 변한기 106은 T.C.Leslie와 B.Singh가 그들의 논문 An Improved Sigma-Delta Modulator Architecture에서 기술한 바와 같이 단일 비트 귀환을 가진 다중 비트 시그마-델타 변환기가 바람직하다.(적당한 가격인)8비트 해상도를 가진 플래시 변환기는 2차 시그마-델타 귀환루프에서 오류신호를 표본화하고 단일 비트 귀환은 디지털-아날로그 변환오류를 최소화하는데 사용된다. 이 2차 시그마-델타 귀환루프는 절대적으로 안정하다. 오류신호는 16:1 오버 샘플링비에 대해 256배 수평주사선 레이트 f_H의 16배의 기호 레이트에서 표본화되며 영점 통과 검출기 104가 VCO 105로부터 발진의 영점통과를 검출할 때마다 펄스가 그로부터 라인 107에 대해 수신될 때마다 표본화를 수행한다. 플래시 변환기의 디지털 출력은 변환기 106내의 FIR 저역필터로 공급되며 이 필터의 디지털 응답은 펄스가 샘플/기호 카운터 103의 캐리 오버플르로부터 라인 108에 대해 수신될 때마다 표본화하는 부표본화기에 의해 16:1로 부표본화 된다. 이러한 격감은 이어질 디지털 콤 필터링의 지연영역에 필요한 저장능력의 양을 감소시킨다. 최적의 위상으로 기호 레이트에서의 부표본화는, 기호 레이트에서의 변화는 있지만 기호 레이트에서의 표본화와 직각 위상에 있는 복합 영상 신호의 성분에 대한 응답을 억압하는 동기 신호 검출의 형태이다.

라인 108상에서 영점통과 검출기 104에 의하여 공급되는 펄스에 응답하여 256배 수평 주사선 레이트 f_H의 8배의 기호 레이트에서의 표본화하는 단일 비트 ADC 109는 정합필터 58 응답에 응답하여 정합필터 58 응답의 극성을 나타내는 부호 비트를 공급한다. 이 부호 비트와 비트 래치 110에서 하나의 샘플 지연된 부호 비트는 XOR 게이트 111로 각각의 입력신호로서 제공된다. XOR 게이트 111은 정합필터 58 응답을 검출하여 검출결과를 펄스 위상 판별기 67로 공급한다. 펄스 위상 판별기 67은 영점 통과 검출기 104에 의하여 검출되는 VCO 105 발진의 영점통과에 대한 적당한 위상으로부터 XOR 게이트 111에 의하여 검출되는 정합필터 58 응답의 영점통과의 퇴거를 선택적으로 검출한다. 펄스 위상 판별기 67은 샘플-홀드될때 이 선택적으로 검출된 퇴거를 저역 필터링 하여 제어 지연선 57이 AFPC 검출기 56으로 인가되는 수평동기 펄스 H에 대비하는 지연을 조절하기 위한 제어신호를 발생시킨다. 펄스 위상 판별기 67에 의한 이 선택적인 검출은 복합영상신호에 대한 직각위상 동기 영상 검출기 47의 응답이 0의 값으로 기대될 때 수직 귀선 소거 기간 동안에 행해질 수 있다. 따라서, 2차 시그마-델타 오류신호의 디지털화 동안에 변환기 106에 있는 플래시 변환기에 의한 오버샘플링의 위상은 최소한의 기호간 간섭을 위해 조정된다.

라인 록 발진기의 위상을 조정하기 위한 배치는 본 발명의 발명자와 동료인 고정완에 의해 개발된 형태의 것이다. 제어 지연선 57로부터 공급되는 조정 가능하게 지연되는 수평 동기 펄스 H에 대하여 VCO 105의 발진 주파수와 위상을 제어하는 AFPC 루프는 위상 조정시 고장(glitch) 혹은 주기성의 현저한 단축을 보이는 ADC 클럭을 피하는 필터링 기능을 제공한다. 만일 미세한 위상 조정이 ADC 클럭 그 자체에서 시도된다면 그러한 고장은 때때로 발생한다.

수직 동기 분리기 51은 분리된 수직 동기 펄스 V에 대한 로시(lossy) 집적응답을 임계치 검출기 68로 인가하는데 이 임계치 검출기 68의 임계전압은 수직 동기 펄스가 5와 1/2 주사선 보다 크고 6과 1/2 주사선 보다 작게 집적될 때만 그것이 초과되도록 선택된다. 입력신호가 그 임계전압을 초과할 때만 1이고 그렇지 않으면 0인 임계치 검출기 68의 출력신호는 2-입력 AND 게이트 69에 제1입력 신호로서 인가된다.

(수평 주사선의 끝에서)각 데이터 행에 있는 SYMBOL COUNT의 최종 값에 대해서는 1을 그렇지 않으면 0을 발생시키는 디코더 55는 그 출력신호를 AND 게이트 69에 제2입력신호로서 인가한다. AND 게이트 69는 복합 영상신호 프레임의 초기필드의 처음에서 발생하는 수직 펄스의 하강구간에 응답하여 이들 구간의 각각에 응답하는 각각의 DATA-FRAME-END 펄스를 제공하지만 프레임의 초기 및 마지막 필드 사이에 발생하는 수직펄스의 하강구간에는 응답하지 않는다. AND 게이트 69 응답에서 DATA-FRAME-END 펄스는 카운트 입력(CI)신호로서 모듈로-64 데이터 프레임 카운터 70으로 인가되어 송신기에서 DATA FRAME END 신호로부터 하나의 주사선만큼 오프 셋 되는 재 발생되는 DATA FRAME COUNT 신호를 앞서나가게 할 수 있도록 한다. 모듈로-2 데이터 프레임 카운터 70을 리셋하는 프레임 동기화 회로는 제11도를 참조하여 상세히 설명될 것이다.

AND 게이트 69 응답에서 DATA-FRAME-END 펄스는 또한 리셋(R)신호로서 데이터 행 카운터 72로 인가되어 524 이어야 하는 출력신호로서 재 발생되는 DATA ROW COUNT를 산술 0으로 리셋 시킨다. 데이터 행 카운터 72는 수평 동기 분리기 50으로부터 제공되는 수평동기 펄스 H를 카운트하기 위해 접속된다. DATA ROW COUNT는 동상 동기 영상 검출기 46 및 직각위상 동기 영상 검출기 47내에 포함된 등화 및 고스트 소거 필터에 대해 조정 가능한 필터링 변수를 계산하는데 컴퓨터(제4도에 상세히 도시되지 않음)에 대한 데이터를 얻기 위한 회로(제4도에 상세히 도시되지 않음)에서 GCR 신호를 포함하는 VBI 주사선의 선택을 제어하기 위해 사용된다.

데이터 분리 필터 73은 시그마-델타 변환기 106의 부표본화된 디지털 응답을 입력신호로서 수신한다. 데이터 분리 필터 73의 특정 실시예가 제6도및 제7도를 참조하여 기술될 것이다. 만일 데이터 분리 필터 73이 제6도및 제7도에 도시된 형태들 중 하나라면, 그것은 하나씩 거르는 데이터 프레임 유효 분리 데이터 샘플을 이어지는 기호 결정회로 75로 공급한다. 이들 유효 분리 데이터 샘플은 2진 형태가 아닌 5-레벨 형태이다. 기호 결정 회로 75로부터의 기호 스트림은 포스트 라인-콤 부부 응답 필터 76에 입력신호로서 공급된다. 부분 응답 필터 76은 아날로그 영역에서 디지털 정보로 행해진 것을 데이터 분리 필터 73에서 콤 필터링 함으로써 원상복구하기 위해 디지털 영역에서 동작한다.

부분 응답 필터 76으로부터의 기호 스트림은 레이트 버퍼 77에 입력신호로서 인가되며 레이트 버퍼 77은 DATA FRAME COUNT의 최하위 비트에 의하여 번갈아 일어나는 데이터 프레임 상에서 내부의 두개의 프레임저장 메모리 중 하나를 기입하고 두개의 프레임저장 메모리 중 기입에 선택되지 않은 하나를 판독하게 된다. 디지털 샘플은 레이트 버퍼 77로부터 오류 정정 디코더 78로 공급된다. 수평 주사선을 따라 데이터이 행에서가 아닌 수평 주사선을 가로지르는 데이터의 열에서 동작하는 변형된 리드-솔로몬 부호를 사용하고 있는 송신기 1과 함께 사용되도록 설계된 디지털 신호 수신기 40의 바람직한 실시 예에서 레이트 버퍼 77은 오류 정정 디코더 78에 대한 디인터리버로 동작된다. 오류 정정 디코더 78은 직렬-비트 디지털 입력 데이터를 병렬 비트 형태로 변환하고 내부의 오류를 정정하여 디지털 신호 수신기 40의 출력 데이터인 정정된 디지털 데이터를 제공한다.

제5도는 제4도에 도신된 레이트 버퍼 77이 부분 응답 필터 76으로 부터 제공되는 변형된 리드-솔로몬 부호화에 대한 디인터리버로 사용될 때 그것이 취할 수 있는 한 형태를 도시하고 있다. 데이터 프레임 쌍 카운터 90은 그 카운터 입력(CI)신호로서 데이터 프레임 카운터 70으로부터 공급되는 캐리 아웃(CO)신호를 수신한다. 이 데이터 프레임 쌍 카운터 90은 오류 정정 부호화에 대한 디인터리버로 동작되는 2개의 데이터 프레임저장 RAM 91과 92의 교대로 일어나는 기입과 판독을 제어한다.

RAM 91과 92는 하나씩 건너 발생하는 짝수의 프레임 동안에만 기입된다.

RAM 91과 92를 기입하기 위한 데이터는 PSK 레이트에서 부분 응답 필터 76으로부터 공급되며 어드레스 주사는 행과 행 당 기호에 의해 수행된다.

여기에서 언급된 행 당 기호는 부호화 견지로부터 고려되는 변형된 리드-솔로몬 부호와 관계 있는 2^N비트 기호가 아니라 PSK 기호 혹은 비트이다. 램 91과 92의 각각은 하나씩 거르는 프레임 쌍 구간동안 1/2 PSK 레이트에서 디지털 프레임 저장 메모리 쌍 20으로 판독되며 어드레스 주사는 열과 열 당 기호에 의하여 수행된다.

어드레스 멀티플랙서 93은 데이터 행 카운터 72로부터 DATA ROW COUNT를 그리고 기호(즉, 기호/행)카운터 52로부터 SYMBOL/ROW COUNT를 판독 어드레싱으로 수신한다. 또 어드레스 멀티플랙서 93은 데이터 열 카운터 94로부터 DATA COLUMN COUNT를 그리고 기호/열 카운터 95로부터 SYMBOL/COLUMN COUNT를 기입 어드레싱으로 수신한다. 영점 통과 검출기 53은 PSK 레이트에서의 트리거 펄스를 트리거 플립플럽 96으로 제공하며 이 플립플럽 96은 1/2 PSK 레이트에서 그 출력신호의 하나씩 건너 일어나는 천이를 카운트 입력(CI)으로서 기호/열 카운터 95로 공급하기 위한 주파수 분할기 역할을 한다. 디코더 97은 전 카운트(기호/열 카운트가 0에서 시작한다고 할 때 525개)에 이르는 SYMBOL/COLUMN COUNT를 해독하여 1을 데이터 열 카운터 94에 카운트 입력(CI)신호로서 제공한다. 디코더 97 출력신호는 2-입력 OR 게이트 98에 제1입력 신호로서 공급되며 이 OR 게이트 98은 디코더 97로부터의 1에 응답하여 SYMBOL/COLUMN COUNT를 그 초기 값으로 리셋하는 기호/열 카운터 95에 리셋(R) 신호로서 1을 제공한다.

OR 게이트 98로 인가되는 제2입력신호와 데이터 열 카운터 94로 인가되는 리셋(R)신호는 3-입력 AND 게이트 99로부터의 출력응답에 의하여 제공되며 이 응답이 1일 때 SYMBOL/COLUMN COUNT와 DATA COLUMN COUNT는 각각의 초기값으로 리셋된다. 디코더 61은 DATA ROW COUNT가 데이터 프레임의 최종 행에 이르렀음을 나타낼 때 그리고 그럴 때만 논리 1을 AND 게이트 99의 제1입력으로 공급하며 그렇지 않으면 디코더 61은 출력신호로서 논리 0을 AND 게이트 99에 공급한다. 데이터 행의 최종기호 디코더 55로부터의 출력신호와 데이터 프레임 카운터 70으로부터의 MODULO-2 DATA FRAME COUNT가 3개의 입력신호 중 나머지 2개의 입력으로서 AND 게이트 99로 인가된다. RAM 91과 92중 선택된 하나가 기호 결정회로 75 혹은 부분 응답 필터 76으로부터 데이터 행 단위로 기입되어질 예정일 때 짝수 프레임에 도달되기 바로 직전 최종 데이터 행의 최종 기호가 홀수 프레임에 도달했을 때만 AND 게이트 99 출력 응답은 1이다.

1인 데이터 프레임 쌍 카운터 90으로부터의 Modulo-2 DATA FRAME PAIR COUNT는 어드레스 멀티플랙서 93이 RAM 91로 판독 어드레싱을 선택하고 RAM 92로 기입 어드레싱을 선택하게 한다. 1인 데이터 프레임 쌍 카운트 90으로부터의 DATA FRAME PAIR COUNT는 RAM 91이 오류 정정 디코더 78로 데이터 열 단위로 판독되도록 한다. 둘 다 0인 데이터 프레임 카운터 70과 데이터 프레임 쌍 카운터 90으로부터의 DATA FRAME COUNT와 DATA FRAME PAIR COUNT의 1의 보수에 응답하여, 2-입력 AND 게이트 101은 1을 기입 인에이블(WE) 신호로서 램 92로 선택적으로 공급한다. 이 WE 신호는 기호 결정 회로 75 혹은 부분 응답 필터 76으로부터 데이터 행 단위로 기입되도록 램 92를 인에이블 시킨다.

0이 되는 데이터 프레임 쌍 카운터 90으로부터의 Modulo-2 DATA FRAME PAIR COUNT는 어드레스 멀티플렉서 93이 RAM 92로 판독 어드레싱을 선택하고 RAM 91로 기압 어드레싱을 선택하게 한다. 0이 되는 데이터 프레임 쌍 카운터 90으로부터의 DATA FRAME PAIR COUNT는 RAM 92가 오류 정정 디코더 78로 데이터 열 단위로 판독되도록 한다. 0인 DATA FRAME COUNT와 1이 되는 데이터 프레임 카운터 90으로부터의 DATA FRAME PAIR COUNT의 1의 보수에 응답하여 2-입력 AND 게이트 102는 기입 인에이블(WE) 신호로서 1을 램 91로 선택적으로 공급한다. 이 WE 신호는 기호 결정 회로 75 혹은 부분 응답 필터 76으로부터 데이터 행 단위로 기입되도록 램 91를 인에이블 시킨다.

쌍을 이룬 프레임의 프레임-콤 필터링으로부터 일어나는 비유효 데이터의 하나씩 거르는 프레임이 소멸될 때 남은 갭을 채울 수 있도록 다지털 신호 수신기 40에서 행해지는 레이트 버퍼링은 데이터 분리 필터링 다음, 기호 결정회로 앞에서 발생할 수 있다. 그렇지만, 프레임저장 메모리는 많은 비트 깊이 보다는 1비트 깊이만을 필요로 하므로, 레이트 버퍼링은 기호 결정 후에 하는 것이 바람직하다. 오류 정정 디코딩전에 디인터리빙과 함께 레이트 버퍼링을 수행하는 것은 레이트 버퍼링에 대한 별도의 프레임저장 메모리가 필요 없으므로 바람직하다. 레이트 버퍼링이 디인터리빙과 분리하여 수행되는 경우 만일 프레임저장 메모리가 시프트 레지스터에 의해 공급되는 판독 전용 포트를 가진 2중 포트 RAM이고 그 직렬단이 판독/기입 포트를 통하여 액세스되는 RAM 영역으로부터 한번에 한행씩 나란히 로드될 수 있다면, 레이트 버퍼링은 단지 하나의 프레임저장 메모리를 가지고도 행해질 수 있다.

제6도는 데이터 분리 필터 73, 기호 결정 회로 75 및 부분 응답 필터 76을 구비한 일부분의 디지털 신호 수신기 40이 취할 수 있는 한 형태를 도시한 것이다. 데이터 분리 필터 73의 입력단자 730은 디지털 프레임저장 메모리 732의 입력과 디지털 감산기 731의 피감수 입력으로 인가되는 디지털 샘플을 변환기 106으로부터 수신한다. 디지털 프레임저장 메모리 732의 출력으로부터 독출되는 디지털 샘플은 디지터 감산기 731의 감수입력으로서 인가된다. 디지털 프레임저장 메모리 732는 판독-기입 반복 모드에서 동작되는 RAM이 될 수 있으며 이 RAM은 행 어드레스로서 인가되는 데이터 행 카운터 72로부터의 DATA ROW COUNT와 열 어드레스로서 인가되는 기호/행 카운터 52로부터의 SYMBOL PER DATA ROW COUNT에 의하여 어드레싱 된다. 디지털 프레임 저장 메모리 732에서 각 어드레스 가능한 저장영역에서 저장된 샘플은 일반적으로 그 안에 적어도 12비트를 가지고 있다.

디지털 감산기 731과 디지털 프레임저장 메모리 732는 함께 디지털 감산기 731의 출력에서 데이터 분리 필터 73의 입력단자 730에서 수신되는 디지털 샘플에 대한 고역 프레임-콤 필터 응답을 공급하는 고역 프레임-콤 필터를 형성한다. 정적 영상을 나타내는 휘도 성분이 억압되는 디지털 감산기 731의 출력으로부터의 고역 프레임-콤 필터 응답은, 소자 733-738로 구성되어 있으며 데이터 분리 필터 73의 출력단자 739에서 공급되는 응답에서 동적 영상을 나타내는 휘도 성분을 억압하는 고역 라인-콤 필터로 인가된다. 휘도 성분은 주로 5-레벨 형태의 고역 콤 필터링된 디지털 신호 샘플로 구성된 출력단자 739에서 공급되는 응답에서 억압된다.

DATA ROW COUNT에 응답하는 디코더 61은 DATA ROW COUNT가 데이터 프레임의 최종 행에 이르렀음을 나타낼 때 논리 1을 출력하고 그렇지 않으면 출력신호로서 논리 0을 발생시킨다. 디코더 61의 출력신호는 배선된 산술 0을 수신하는 제1입력과 제2입력을 각각 구비한 멀티플렉서 733과 734에 제어신호로서 공급된다. 멀티플렉서 733과 734는 1-H 디지털 지연선 735와 736의 입력에 각각 접속된 각각의 출력을 가진다. 1-H 디지털 지연선 735와 736의 출력신호는 복합영상신호의 수평 주사선의 지속시간(63.5 마이크로초)에 해당하는 지연 후에 거기로 인가되는 입력신호를 재 발생시킨다. 1-H 디지털 지연선 735와 736은 기호/행 카운터 52로부터의 SYMBOL PER ROW COUNT(SAD)에 의하여 어드레싱 되는 각각의 램으로 부터 구성될 수 있으며 판독-기입 반복 모드에서 동작될 수 있다. 각 데이터 프레임의 최종 행 동안에 디코더 61로부터 출력신호로서 제공되는 논리 1은 멀티플렉서 733과 734가 산술 0 샘플의 각각의 행을 1-H디지털 지연선 735와 736의 각각으로 기입하게 한다. 결과적으로, 산술 0 샘플의 행이 각 데이터 프레임의 최초 행 동안에 1-H 디지털 지연선 735와 736으로부터 판독되며 이는 부분 응답 필터 76의 포스트 라인-콤 부분응답 필터 영역이 적절하게 리셋될 수 있도록 행해진다. 이 리셋은 제8도를 참조하여 상세히 설명될 것이다.

논리 0이 소자 733-738로 구성된 고역 라인-콤 필터의 정상동작시 디코더 61로부터 출력신호로서 제공된다. 제어신호로서 디코더 61로부터 공급되는 논리 0에 응답하여 멀티플렉서 733은 디지털 감산기 731의 출력으로부터 멀티플렉서 733의 제2입력으로 인가되는 고역 프레임-콤 필터 응답을 1-H 디지털 지연선 735의 입력으로 공급되는 그 출력신호에서 재생한다. 제어신호로서 디코더 61로부터 공급되는 논리 0에 응답하여 멀티플렉서 734는 디지털 감산기 737의 출력으로부터의 차 출력신호를 1-H 디지털 지연선 736의 입력으로 공급되는 그 출력신호에서 재생한다.

디지털 감산기 737은 고역 프레임-콤 필터 응답과 하나의 수평 주사선의 지속시간 만큼 지연되는 그 응답을 결합하고, 디지털 감산기 738은 디지털 감산기 737로부터의 차 출력신호와 하나의 수평 주사선의 지속시간만큼 지연된 차 출력신호를 결합하여 디지털 감산기 731의 출력으로부터의 고역 프레임-콤 필터 응답에 대한 고역 라인-콤 필터 응답을 출력단자 739에서 발생시킨다.

데이터 분리 필터 73의 각각에서의 콤 필터링은 BPSK 신호를 2진 형태로 두지 않고 5-레벨 디지털 정보로 변환한다. 그러한 경우 기호 결정회로 75는 -2,(-1),0,+1,+2에 각각 중심이 있는 5개의 비교기 범위를 가진다. 기호 결정회로 75는 데이터 분리 필터 73으로부터의 출력신호에 대한 정류된 디지털 응답을 발생시키는 절대값 회로 751을 구비하고 있다.

절대값 회로 751의 정류된 디지털 응답은 키잉신호의 2진 코딩을 나타내는 것이 아닌 직류 전압 페디스틀에 중첩되는 3진(즉 3-레벨) 키잉 신호를 나타내며 이 정류된 디지털 응답은 2중 임계치 검출기 752로 공급된다. 2중 임계치 검출기 752는 절대값 회로 751로부터 기호 스트림을 수신하고 기호가 0에 가장 가까운지 혹은 1에 가장 가까운지 혹은 0과 마찬가지인 2에 가장 가까운 것인지에 관하여 결정한다. 일반적으로 2중 임계치 검출기 752는 단일 임계 검출기로 동작하도록 각각 배열된 2개의 디지털 비교기를 구비하는데 이들 단일 임계 검출기 중 하나는 다른 하나가 동작되는 임계 디지털 값의 2배의 임계 디지털 값에서 동작된다. 2중 임계치 검출기 752는 또한 임계 검출 결과에 따라 기호의 정체를 결정하기 위해 몇몇 간단한 논리회로도 구비하고 있다. 만약 어떤 임계 디지털 값도 초과되지 않거나 두개의 임계 디지털 값이 다 초과되면 논리회로는 기호가 0에 가장 가까운 것임을 나타낸다. 만일 더 낮은 임계 디지털 값만이 초과되면 논리회로는 기호가 1에 가장 가까움을 나타낸다. 2중 임계치 검출기 752는 임계검출을 위해 임계값을 결정하는 비교기로 인가되는 디지털 값이 기호세기에 응답하여 자동적으로 조절되는 형태의 것이 바람직하다. 이 경우, 2중 임계치 검출기 752는 절대값호로 751에 의해 공급되는 기호 스트림의 평균레벨 혹은 평균 피크레벨 혹은 양쪽 다를 검출하기 위한 관련회로를 가진다. 디지털 비교기로 공급되는 디지털값을 검출되는 각 레벨로부터 계산하여 임계 검출에 대한 그 각각의 임계치를 확정하는 회로가 있다. 기호결정 임계치를 결정하기 위한 검출절차는 복합영상신호가 직각위상 동기 영상 검출기 47에 의하여 검출되는 신호로 어떤 에너지도 거의 주지 않았을 때 수직 귀선 소거 구간 동안에 선택적으로 수행되는 것이 바람직하다.

2중 임계치 검출기 752로부터의 비트-직렬 신호는 부분 응답 필터 76의 입력단자 760을 통하여 2-입력 XOR 게이트 761의 제1입력으로 인가된다. 2-입력 멀티플렉서 762는 배선된 0이 인가되는 제1입력과 XOR 게이트 761의 응답이 인가되는 제2입력과 1-H 디지털 지연선은 763의 입력으로 접속된 출력을 가진다. 1-H 디지털 지연선 763은 하나의 수평 주사선의 지속시간 만큼 지연된 멀티플렉서 762로부터의 출력신호에 대한 응답을 그 출력접속에서 XOR 게이트 761의 제2입력으로 공급한다. 소자 761과 762와 763은 소자 764와 765와 766을 포함하는 최종부를 가진 제8도에 도시한 포스트 라인 콤 부분 응답 필터의 최초부를 제공한다. 2-입력 XOR게이트 764는 프리 라인-콤 부분 응답 필터링의 최초부의 응답을 인가하기 위해 XOR 게이트 761의 출력이 접속된 제1입력을 가진다. 2-입력 멀티플렉서 765는 배선된 0이 인가되는 제1입력과 XOR 게이트 764의 응답이 인가되는 제2입력과 1-H 디지털 지연선 766의 입력에 접속된 출력을 가진다. 1-H 디지털 지연선 766은 하나의 수평 주사선의 지속시간만큼 지연된 멀티플렉서 765로부터의 출력신호에 대한 응답을 그 출력접속에서 XOR 게이트 764의 제2입력으로 공급한다. 멀티플렉서 762와 765의 각각은 디코더 61로부터의 출력신호를 그 제어신호로서 수신한다.

디코더 61의 출력신호는 각 데이터 프레임의 최종 행 동안에만 1이므로 멀티플렉서 733과 734로 하여금 산술 0 샘플을 데이터 분리 필터 73에 있는 1-H 디지털 지연선 735와 736으로 출력되도록 하고, 부분 응답 필터 76에 있는 멀티플렉서 762와 765로 하여금 논리 0샘플을 1-H 디지털 지연선 763과 766으로 출력되도록 한다. 이러한 과정은 데이터 분리 필터 73의 고역 라인-콤 필터 영역에 있는 1-H 디지털 지연선 735와 736의 내용의 초기화에 동기하여 포스트 라인-콤 부분 응답 필터에 있는 1-H 디지털 지연선 763과 766의 내용을 주기적으로 초기화되도록 허용한다.

이 주기적인 초기화는 수직 귀선 소거 기간 동안에 이루어지므로 재밍신호 로 작용하는 NTSC 영상신호의 다소의 잔유 성분도 없다. 이것은 컬러 버어스트가 전송되지 않을 때 데이터 프레임이 주사선동안에 시작하고 끝나고 또 직각위상 동기 영상 검출기 47이 재밍신호로서 동기 및 등화펄스를 항상 제거하는 750kHz 이하의 NTSC 영상신호의 잔류성분을 억압하므로 수평 귀선 소거 기간에도 마찬가지이다.

소자 761-766으로 구성된 포스트 라인-콤 부분응답 필터의 최종부의 응답은 XOR 게이트 764의 출력에서 나타나며 부분 응답 필터 76의 출력단자 767로 인가된다. 데이터 프레임이 반복되므로 포스트 프레임-콤 부분 응답 필터가 필요 없다.

제7도는 데이터 분리 필터 73, 기호 결정 회로 75 및 부분응답 필터 76을 구비한 일부분의 디지털 신호 수신기 40이 취할 수 있는 또 다른 형태를 도시한 것으로, 2-입력 멀티플렉서 733,734,762 및 765가 그들의 기입에 영향을 미치는 것이 아닌 1-H 디지털 지연선 735,736,763 및 766으로부터의 독출에 영향을 주기 위하여 재배치된다는 점에서 제6도의 것과는 다르다. 멀티플렉서 733과 734의 제1입력은 각각의 배선된 산술 0 입력신호를 수신하며 이 멀티플렉서들은 거기로 논리 1을 제어 신호로서 공급하는 디코더 62에 응답하는 그들 각각의 출력에서 재생되도록 한다. 멀티플렉서 762와 765의 제1입력은 각각의 배선된 논리 0 입력신호를 수신하며 이 멀티플렉서들은 거기로 논리 1을 제어신호로서 공급하는 디코더 62에 응답하는 그들 각각의 출력에서 재생되도록 한다.

디코더 62는 DATA ROW COUNT신호가 데이터 프레임의 최초행에 도달했음을 나타낼때 그리고 그럴때만 논리 1을 출력한다. 그렇지 않으면 디코더 62는 멀티플렉서 733,734,762,765에 대한 제어신호로 논리 0을 출력하여 그들로 하여금 각각의 제2입력으로 인가되는 신호를 각각의 출력에서 재생하도록 한다. 1-H 디지털 지연선 735,736,763 및 766은 멀티플렉서 733,734,762 및 765의 제2입력으로 접속되는 출력을 각각 가지며 디지털 감산기 731, 디지털 감산기 737, XOR 게이트 761 및 XOR 게이트 764의 출력으로부터 이들 1-H 디지털 지연선 각각의 입력으로 인가되는 신호에 대해 수평주사선의 지속시간에 상응하는 지속시간의 지연후에 응답한다. 멀티플렉서 733,734,762 및 765의 출력은 각각 디지털 감산기 737의 피감수입력, 디지털 감산기 738의 피감수입력, XOR 게이트 761의 제2입력 및 XOR 게이트 764의 제2입력으로 접속된다.

제8도는 데이터 분리 필터 73, 기호 결정 회로 75 및 부분 응답 필터 76을 구비한 일부분의 디지털 신호 수신기 40이 취할 수 있는 또 다른 형태를 도시한 것으로, 데이터 분리 필터 73에서의 라인-콤 필터링이 3개가 아닌 2개의 수평 주사선에 대해 이루어진다는 점에서 제6도와 다르다. 따라서 제6도에 도시한 데이터 분리 필터 73에 있던 소자 734,736 및 738은 제거되며 디지털 감산기 737로부터의 차 출력신호가 데이터 분리필터 73의 출력단자 739로 인가된다. 이 출력신호에서 디지털 신호는 특성상 5-레벨이 아닌 3진 즉, 3-레벨이다.

그러므로 기호 결정회로 75는 절대값 회로 753이 기호결정회로 75에 대한 입력신호에 응답하고 이 절대값 응답이 단일 임계치 검출기 754로 공급되도록 제8도에서 변형되어 각 기호가 0에 가장 가까운지 혹은 1에 가장 가까운지에 대한 결정을 한다. 일반적으로 단일 임계치 검출기 754는 단일의 임계 디지털 전압에 대하여 절대값회로 753으로부터의 출력신호를 비교하는 하나의 디지털 비교기를 포함한다. 만약 임계 디지털 값이 초과되지 않으면 단일 임계치 검출기 754는 기호가 0에 가장 가까운 것임을 나타낸다. 만일 임계 디지털 값이 초과되면 단일 임계치 검출기 754는 기호가 1에 가장 가까운 것임을 나타낸다. 단일 임계치 검출기 754는 임계검출을 위해 임계레벨을 결정하는 비교기로 인가되는 디지털 값이 기호세기에 응답하여 자동적으로 조절되는 형태의 것이 바람직하다. 이 경우, 단일 임계치 검출기 754는 절대값회로 753에 의해 공급되는 기호 스트림의 평균레벨 혹은 평균 피크레벨 혹은 양쪽 다를 검출하는 관련회로를 가진다. 디지털 비교기로 공급되는 디지털 값을 검출되는 각 레벨로부터 계산하여 임계 검출을 위한 그 임계레벨을 확정하는 회로도 있다. 기호결정 임계치를 결정하기 위한 검출과정은 복합영상신호가 직각위상 동기 영상 검출기 47에 의하여 검출되는 신호로 어떤 에너지도 거의 주지 않았을 때 수직 귀선 소거 기간 동안에 선택적으로 수행된다.

제8도는 또한 부분 응답 필터 76도 변형된 것을 도시하고 있다. 제6도에 도시한 소자 764-766이 제거되며 XOR 게이트 761의 출력이 부분 응답 필터 76의 출력단자 767에 접속된다.

제9도는 데이터 분리 필터 73, 기호 결정 회로 75 및 부분 응답 필터 76을 구비한 일부분의 디지털 신호 수신기 40이 취할 수 있는 또 다른 형태를 도시한 것으로, 데이터 분리 필터 73에서의 라인-콤 필터링이 3개가 아닌 2개의 수평 주사선에 대하여 이루어진다는 점에서 제 7 도와 다르다. 제 9 도에서 제 7 도에 도시한 데이터 분리 필터 73에 있던 소자 734, 736 및 738은 제거되며, 디지털 감산기 737로부터의 차 출력신호가 데이터 분리 필터 73의 출력단자 739로 인가된다. 이 출력신호에서의 디지털 신호는 특성상 5-레벨이 아닌 3진 즉 3-레벨이다. 그러므로 제 9 도에서 기호결정회로는 75는 제 8 도에서와 마찬가지로 절대값회로 753이 기호 결정회로 75에 대한 입력신호에 응답하고 이 절대값 응답이 단일 임계치 검출기 754로 인가되도록 변형되어 각 기호가 0에 가장 가까운지 혹은 1에 가장 가까운지에 대한 결정을 한다. 부분 응답 필터 76은 제 7 도에 도시된 형태로부터 변형된다. 즉, 제 7 도에 도시한 소자 764-766이 제거되며 XOR 게이트 761의 출력접속이 부분 응답 필터 76의 출력단자 767에 접속된다.

제 10 도는 데이터 분리 필터 73, 기호 결정회로 75 및 부분 응답 필터 76로 구성된 일부분의 디지털 신호 수신기 40이 적응 라인-콤 필터링을 수행할 수 있도록 구성됨을 보여준다. 제 10 도의 회로는 제 7 도 회로와 유사한 3개의 수평 주사선과 제 9 도의 회로와 유사한 2개의 수평 주사선에 대해서 데이터 분리 필터 73에서의 라인-콤 필터링을 수행한다. 제 10 도의 회로는 직각위상 동기 영상 검출기 47에서의 NTSC 복합영상신호의 잔류물에 의해 방해되는 것을 최소한도로 허용하는 라인-콤 필터링 응답들 중 하나를 결정하며 그 결정에 기초하여 레이트 버퍼 77로 인가하기 위하여 라인-콤 응답으로부터 복구되는 데이터 기호를 선택한다.

제 11 도는 수직 주사 방향에서 상향으로의 단위계단과, 수직 주사 방향에서 하향으로의 단위 계단과, 단위펄스에 대하여 제 7 도 및 제 9 도의 라인-콤 필터링응답을 보여주는 것이다. 도면에서 알 수 있듯이 3개의 수평주사선에 대한 라인-콤 필터링은 천이에 대해 더 낮은 진폭의 즉각적인 응답을 보여주나 2개의 수평 주사선에 대한 라인-콤 필터링은 천이에 대해 더 낮은 진폭의 지연된 응답을 보여준다.

제 7 도의 회로에서와 마찬가지로 제10도의 회로에서 데이터 분리 필터 73의 입력단자 730은 디지털 프레임저장 메모리 732의 입력 및 다지털 감산기 731의 피감수 입력으로 인가되는 디지털 샘플을 변환기 106으로부터 수신한다. 디지털 프레임저장 메모리 732의 출력으로부터 판독되는 디지털 샘플은 디지털 감산기731의 갑수 입력으로 인가된다. 프레임 저장 메모리 732는 판독-기입 반복모드에서 동작되는 RAM이 될 수 있으며 이 RAM은 행 어드레스로서 인가되는 데이터 행 카운터 72로부터의 DATA ROW COUNT와 열 어드레서로서 인가되는 기호/행 카운터 52로부터의 SYMBOL PER DATA ROW COUNT에 의하여 어드레싱 된다. 디지털 감산기 731과 디지털 프레임저장 메모리 732는 함께 고역 프레임-콤 필터를 형성하여 데이터 분리 필터 73의 입력단자 730에서 수신되는 디지털 샘플에 대한 고역 프레임-콤 필터 응답을 디지털 감산기 731의 출력에서 공급한다. 정적 영상을 나타내는 휘도 성분이 억압되는 디지털 감산기 731의 출력으로부터의 고역 프레임-콤 필터 응답은 데이터 분리 필터 73의 출력단자 739에서 공급되는 그 응답에서 동적 영상을 나타내는 휘도 성분을 억압하는 고역 라인-콤 필터로 인가된다. 휘도 성분은 주로 5-레벨 형태의 고역콤 필터링된 디지털 신호 샘플로 구성된 출력단자 739에서 공급되는 응답에서 억압된다.

제 10 도에 도시된 고역 라인-콤 필터의 구조는 제 7 도에 도시된 것과 다소 다르긴 하지만 단자 739에서 고역 라인-콤 필터 응답을 발생시키는 한 전기적으로 등가이다. 제 10 도에서 1-H 디지털 지연선 736으로의 기입입력은 제 7 도에서처럼 디지털 감산기 737로이 차 출력으로부터가 아닌 디지털 감산기 737의 감수입력으로부터 취해진다. 또, 제 10 도에서 디지털 감산기 738로의 감수입력은 제 7 도에서처럼 멀티플렉서 734의 출력으로부터가 아닌 디지털 감산기 7310의 차 출력으로부터 취해진다. 디지털 감산기 7310은 그 피감수 입력으로 접속된 디지털 감산기 737의 감수입력과 그 감수입력에 접속된 멀티플렉서 734의 출력을 가진다. 제 10 도에서 디지털 감산기 737로부터의 차 출력은 제 7 도의 데이터 분리 필터 73이 출력단자 739로부터 인가되는 것에 해당하는 출력신호와 마찬가지로 데이터 분리 필터 73의 또 다른 출력단자 7311로 공급된다. 제 10 도에서 데이터 분리 필터 73의 또 다른 출력단자 7312는 감산기 7310으로부터 차 출력신호를 수신한다.

제10도의 기호결정회로 75는 데이터 분리 필터 73의 출력단자 739와 7311로부터의 각각의 입력접속을 가진 절대값 회로 751과 753을 구비하고 있다. 출력단자 739에서의 신호는 그 성분으로서 5-레벨 디지털 신호를 포함한다. 이 신호에 대한 절대값회로 751의 정류된 디지털 응답은 직류 전압 페디스틀에 중첩되는 3진(즉 3-레벨) 키잉 신호를 나타내며 이 정류된 디지털 응답은 2중 임계치 검출기 752로 공급된다. 2중 임계치 검출기 752는 각 연속하는 기호가 0에 가까운지 혹은 1에 가장 가까운지 혹은 0에 마찬가지인 2에 가장 가까운 것인지에 관하여 결정한다. 출력단자 7311에서의 신호는 그 성분으로서 3진(즉 3-레벨) 디지털 신호를 포함한다. 이 신호에 대한 절대값회로 753이 정류된 디지털응답은 직류 전압 페이스틀에 중첩되는 2진 키잉신호를 나타내며 단일 임계치 검출기 754로 인가된다. 이 단일 임계치 검출기 754는 각 연속적인 기호가 0에 가장 가까운지 혹은 1에 가장 가까운지에 대한 결정을 한다.

제 10 도의 기호 결정회로 75는 데이터 분리 필터 73의 출력단자 7312로부터의 입력접속을 가진 또 다른 절대값회로 755를 구비하고 있다. 절대값회로 753과 755의 출력신호는 절대값 회로 753의 절대값 응답이 절대값 회로 755의 절대값 응답을 초과할 때만 논리 1을 발생시키는 디지털 비교기 756에 의하여 비교된다. 이 논리 1은 단자 739에서의 3-라인 라인-콤 필터 응답에 기초한 기호결정이 단자 7311에서 2-라인 라인-콤 필터 응답에 기초한 기호 결정보다 더 낮다는 것을 나타낸다.

실제로, 만일 일련의 1들이 디지털 비교기 756에 의하여 발생되지 않으면 3-라인 라인-콤 필터로 전환하지 않는 것이 바람직하며, 이 디지털 비교기 756은 그것이 1인 디지털 비교기 756 출력신호에 책임이 있는 복합영상신호의 구간이라는 더 신뢰할 수 있는 표시를 제공한다. 이 동작모드는 디지털 비교기 756 출력신호를 PSK 기호 레이트에서 카운팅하는 업/다운 카운터에 업/다운 제어신호로서 인가함으로써 보장될 수 있다. 이 업/다운 카운터부터의 카운트는 멀티플렉서 7612에 대한 제어신호를 발생시키는 또 다른 디지털 비교기에 의하여 임계 검출된다. 이 또 다른 디지털 비교기는 업/다운 카운터의 비교될 임계값보다 더 긴 일련의 1들이 발생할 때만 멀티플렉서 7612에 대한 제어신호로서 1을 발생시킨다.

제10도의 부분 응답 필터 76은 제 7 도의 부분 응답 필터 76과 2중 임계치 검출기 752로부터의 접속에서 기능상 비슷하게 번호가 매겨진 소자에 해당하는 소자 760-766을 구비하고 있다. 제10도의 부분 응답 필터 76은 제 9 도의 응답 필터 76에서 기능상 입력단자 760과, XOR 게이트 761과, 2-입력 멀티플렉서 762와, 1-H 디지털 지연선 763에 해당하는 또 다른 입력단자 768과, XOR 게이트 769와, 2-입력 멀티플렉서 7610과, 1-H 디지털 지연선 7611을 더 구비하고 있다. 제 10 도에서 단일 임계치 검출기 754의 출력으로부터 XOR게이트 769의 제 1 입력으로 접속은 제 9 도에서 단일 임계치 검출기 754의 출력으로부터 XOR 게이트 761의 제 1 입력으로의 접속과 유사하다. 제 10 도의 부분 응답 필터 76의 출력단자 767은 2-입력 멀티플렉서 7612의 출력으로부터 접속되며, 멀티플렉서 7612의 제 1 입력은 XOR 게이트 764의 출력으로부터 접속되며 그 제 2 입력은 XOR 게이트 769의 출력으로부터 접속되며 그 제 2 입력은 XOR 게이트 769의 출력으로부터 접속된다. 제 10도에서 XOR 게이트 764가 멀티플렉서 7612의 제 1 입력으로 공급하는 신호는 제 7 도에서 XOR 게이트 764가 출력단자 767로 공급하는 신호에 해당하며, 제 10 도에서 XOR 게이트 769가 멀티플렉서 7612의 제 2 입력으로 공급하는 신호는 제 7 도에서 XOR 게이트 764가 출력단자 767로 공급하는 신호에 해당한다. 다지털 비교기 756의 출력신호는 멀티플렉서 7612에 대한 제어신호이다. 디지털 비교기 756에 의해 발생하는 논리 1은 멀티플렉서 7612로 하여금 XOR 게이트 764가 멀티플렉서 7612의 제 1 입력으로 공급하는 신호를 출력단자 767로의 그 출력접속에서 재생하도록 한다. 디지털 비교기 756에 의해 발생하는 논리 0은 멀티플렉서 7612로 하여금 XOR 게이트 769가 멀티플렉서 7612의 제 2 입력으로 공급하는 신호를 출력단자 767로의 그 출력접속에서 재생하도록 한다.

제10도에서 멀티플렉서 733과 734의 제 1 입력은 배선된 산술 0 입력신호를 수신하며 이들 멀티플렉서는 논리 1을 제어신호로 인가하는 디코더 62에 응답하여 각각의 출력에서 재생하게 한다. 제 10 도에서 멀티플렉서 762, 765 및 7610의 제 1 입력은 배선된 논리 0 입력신호를 수신하며 이들 멀티플렉서는 논리 1을 제어신호로서 인가하는 디코더 62에 응답하여 각각의 출력에서 재생되도록 한다. 디코더 62는 DATA ROW COUNT 신호가 데이터 프레임의 최초 행에 도달됨을 나타낼 때만 논리 1을 발생시킨다. 그렇지 않으면 디코더 62는 멀티플렉서 733, 734,762, 765 및 7610에 대한 제어신호로서 논리 0을 출력하여 각각의 제 2 입력으로 인가되는 신호를 각각의 출력신호에서 재생하게 된다

제 12 도는 제 10 도 회로 변형을 도시한 것으로 동일한 형태의 기호 결정회로 75를 가진다. 제 12 도에서 데이터 분리 필터 73과 부분 응답 필터 76은 제 10 도에서와 다르지만 2- 입력 멀티플렉서 733, 734, 762, 765 및 7610은 판독에 영향을 미치는 것이 아닌 1-H 디지털 지연선 735, 736, 763, 766 및 7611로의 기입에 영향을 주도록 재배치된다. 제 12 도의 데이터 분리 필터 73에 있는 멀티플렉서 733과 734의 제 1 입력은 배선된 산술 0 입력신호를 수신하며 이들 멀티플렉서는 제어신호로서 논리 1을 공급하는 디코더 61에 응답하여 출력에서 재생하도록 한다. 제 12 도의 부분 응답 필터 76에 있는 멀티플렉서 762, 765 및 7610 제 1 입력은 배선된 논리 0 입력신호를 수신하며 이들 멀티플렉서는 제어신호로서 논리 1을 공급하는 디코더 61에 응답하여 출력에서 재생하도록 한다. 디코더 61은 DATA ROW COUNT 신호가 데이터 프레임의 최초 행에 도달됨을 나타낼 때만 논리 1을 발생시킨다. 그렇지 않으면 디코더 61은 멀티플렉서 733, 734, 762, 765 및 7610에 대한 제어신호로서 논리 0을 출력하여 각각의 제 2 입력으로 인가되는 신호를 각각의 출력신호에서 재생하게 된다.

제 13 도는 지금까지 서술된 디지털 신호 수신기 중 어느 하나에서 만들어질 수 있는 변형을 도시한 것이다. 이러한 변형은 데이터가 이전의 프레임 동안에 하나의 논리 의미로 전송되고 나중의 프레임 동안에 반대의 논리 의미로 재 전송되는 쌍을 이루는 프레임 사이의 프레임 대 프레임 변화로 인한 오류의 가능성을 줄이기 위한 것이다. 데이터가 이전의 프레임 동안에 논리 의미로 전송되고 나중의 프레임 동안에 반대의 논리 의미로 재 전송되는 쌍을 이루는 프레임 사이의 실질적인 프레임 대 프레임 변화가 검출될 때, 만약 이전의 프레임과 바로 전의 프레임 사이의 프레임 대 프레임 변화가 작으면 이전의 프레임과 바로 전의 프레임에 대한 고역 프레임-콤 필터 응답은 후속하는 고역 라인-콤 필터링과 기호 결정을 위한 더 나은 토대를 제공한다.

제 6-10 도 및 제 12 도에서와 같이 제 13 도에서 입력단자 730은 변환기 106으로부터 디지털 감산기 731의 피감수 입력과 디지털 프레임 저장 메모리 732의 입력으로의 인가되는 디지털 샘플을 수신한다. 디지털 프레임저장 메모리 732의 출력으로부터 독출되는 디지털 샘플은 디지털 감산기 731의 감수입력으로서 인가된다. 디지털 감산기 731과 디지털 프레임저장 메모리 732는 함께 고역 프레임-콤 필터를 형성하며 입력단자 730에서 수신되는 디지털 샘플에 대한 고역 프레임-콤 필터 응답을 다지털 감산기 731의 출력에서 공급한다. 정적 영상을 나타내는 응답 휘도 성분이 억압되는 디지털 감산기 731의 출력으로부터의 고역 프레임-콤 필터 응답은 회로의 블록 200으로 공급된다. 이 블록 200은 디지털 감산기 731로부터의 고역 프레임-콤 필터 응답을 또 필터링 하는 고역 라인-콤 필터와, 고역 라인-콤 필터 다음에 위치하는 기호 결정회로 75와, 기호결정회로 75 다음에 위치하는 포스트 라인-콤 필터 부분응답 필터 76으로 구성되며, 제 6-10 도와 제 12 도중 어느 하나에 도시된 것과 유사할 수 있다.

입력단자 730에서 수신되는 디지털 샘플에 대한 디지털 프레임저장 메모리 732이 1-프레임 지연된 응답은 디지털 감산기 201의 피감수 입력과 또 다른 디지털 프레임저장 메모리 202의 기입 입력으로 인가된다. 디지털 프레임 저장 메모리 202의 출력으로부터 독출되는 디지털 샘플은 디지털 감산기 201의 감수입력으로서 인가된다. 디지털 감산기 201과 디지털 프레임저장 메모리 202는 함께 고역 프레임-콤 필터를 형성하여 입력단자 730에서 1 프레임 앞서 수신되는 디지털 샘플에 대한 고역 프레임-콤 필터 응답을 디지털 감산기 201의 출력에서 공급한다. 정적 영상을 나타내는 휘도 성분이 억압되는 디지털 감산기 201의 출력으로부터의 고역 프레임-콤 필터 응답은 회로의 블록 203으로 공급된다. 블록 203은 디지털 감산기 201로부터의 고역 프레임-콤 필터 응답을 또 필터링 하는 고역 통과 라인-콤 필터와, 고역 통과 라인-콤 필터 다음에 위치하는 기호결정회로와, 기호결정회로 다음에 위치하는 포스트 라인-콤 부분응답 필터로 구성된다. 블록 200 및 203에 있는 고역 통과 라인-콤 필터는 구조상 서로 유사하며 블록 200 및 203에 있는 포스트 라인-콤 필터 부분응답 필터는 구조상 서로 유사하다. 블록 203에 있는 기호 결정회로는 3-레벨 기호 결정회로가 5-레벨 기호 결정회로로 대체되고 5-레벨 기호 결정회로는 9-레벨 기호 결정회로로 대체된다는 점에서 블록 200에 있는 결정회로와 다르다.

블록 203으로부터 공급되는 비트-직렬 디지털 신호는 2-입력 XOR 게이트 204와 1-비트 갚이 디지털 프레임저장 메모리 205로 구성된 포스트 프레임-콤 필터 부분응답 필터로 인가된다. 블록 203은 그 비트-직렬 출력 신호를 XOR 게이트 204의 제 1 입력으로 인가한다. XOR 게이트 204의 출력은 2-입력 멀티플렉서 206의 제 1 입력에 접속되며 이 멀티플렉서 206의 제 2 입력은 블록 200의 비트-직렬 출력신호를 수신하기 위해 접속된다. 멀티플렉서 206의 출력은 선택된 비트-직렬 출력신호를 출력단자 207을 통하여 레이트 버퍼 77로 공급하며, 이 선택된 비트-직렬 출력신호는 포스트 프레임-콤 부분응답 필터에 있는 디지털 프레임저장 메모리 205의 기입입력으로 인가되고 1 프레임 후에 디지털 프레임저장 메모리 205의 판독출력으로부터 XOR 게이트 204의 제 2 입력으로 인가된다. 디지털 설계에 지식을 가진 사람이라면 레이트 버퍼 77이 한 프레임 만큼 지연된 선택된 비트-직렬 출력신호가 별도의 1 비트 깊이의 디지털 프레임저장 메모리 205없이도 XOR 게이트 204의 제 2 입력으로 다시 독출될 수 있도록 번갈아 일어나는 프레임 상에서 선택된 비트-직렬 출력신호를 가지고 기입될 수 있음을 이해할 수 있을 것이다.

디지털 감산기 731과 201의 차 출력신호는 절대값회로 208과 209의 각각의 입력신호 공급된다. 절대값회로 208 및 209의 절대값응답은 멀티플렉서 206에 대한 제어신호를 발생시키기 위하여 디지털 비교기 210에 의해 비교되며, 이 제어신호는 그 제 1 및 제 2 입력에서 수신되는 신호중 그 출력에서 재생될 신호를 선택한다.

절대값회로 208로부터의 응답이 절대값회로 209로부터의 응답보다 작으면 이는 디지털 감산기 731과 디지털 프레임저장 메모리 732에 의한 고역 프레임 콤 필터링이 디지털 감산기 201과 디지털 프레임저장 메모리 202에 의한 고역 프레임-콤 필터링보다 더 낫게 디지털 데이터를 수반하는 잔류 복합 영상신호를 감소시킴을 나타낸다. 따라서 디지털 비교기 210은 제어신호를 멀티플렉서 206으로 공급하여 블록 200으로부터 공급되는 제 2 입력신호를 출력신호에서 재생하도록 한다. 동작은 디지털 감산기 731, 디지털 프레임저장 메모리 732 및 블록 200에 의해 되풀이되는 제 6, 7, 8, 10 혹은 12도의 동작과 유사하다.

절대값회로 208로부터의 응답이 절대값회로 209로부터의 응답을 초과하면 이는 디지털 감산기 731과 디지털 프레임저장 메모리 732에 의한 고역 프레임-콤 필터링이 디지털 감산기 201과 디지털 프레임저장 메모리 202에 의한 고역 프레임-콤 필터링이 하는 것 만큼 디지털 데이타를 수반하는 잔류 복합 영상 신호를 감소시키지 않음을 나타낸다. 따라서 디지털 비교기 210은 멀티플렉서 206으로 제어신호를 공급하여 XOR 게이트 204로 부터 공급되는 제 1 입력신호를 출력신호에서 재생하게 된다.

본 명세서에 기술된 데이터 전송 구조는 단일의 상당히 넓은 대역의 데이터 전송 채널에 대하여 제공되지만, 다양한 형태의 시분할 멀티플렉스 구조를 사용한 이 단일의 데이터 전송 채널을 통하여 다양한 다른 서비스가 제공될 수 있다. 예를 들어, 데이터는 제공되는 데이터 서비스의 본질과 데이터 서비스의 근원지를 나타내는 헤더 정보가 제공하는 각 연속하는 패킷에서 패킷으로 전송될 수 있다. TV 방송장치나 유선 방송장치는 다양한 데이터 서비스의 근원지가 될 수 있다. 양방향 데이터 전송 구조에서 이 근원지를 확인시키는 패킷 헤딩은 유선 방송시스템에서 전화연결 또는 전용채널과 같은 적당한 데이터 복귀 채널을 선택하는데 사용될 수 있다.

이상에서, 일반적으로 바람직한 발명의 실시 예를 설명하였지만 통신 시스템 및 송수신기 설계에 통상의 지식을 가진 자라면 본 발명의 기본 정의를 벗어나지 않는 범위 내에서 여러 가지 변화와 변형이 가능함을 누구나 명백히 알 수 있을 것이다. 그리고 이것은 특허 청구의 범위의 설계시 명심하여야 할 것이다.

Claims (30)

1. 디지탈 정보를 복합 영상신호와 함께 전송하기 위한 시스템에 있어서, 음성 신호원과; 내부에 삽입된 수평 및 수직 동기 펄스를 구비하는 상기 복합 영상신호의 소정갯수의 수평 주사선으로 이루어지며 소정의 영상 프레임 레이트를 가지는 연속하는 영상 프레임 및 소정 수평 주사선 레이트를 가지는 연속하는 수평주사선에서, 상기 연속하는 영상 프레임의 상기 연속하는 수평 주사선을 나타내는 복합 영상 신호원과; 디지탈 정보원과; 포워드 오류정정 부호를 상기 디지탈 정보에 삽입하고 그 결과를 제 1 비트-직렬 신호로 변환하는 오류 정정 부호화기와; 상기 제 1 비트 직렬 신호를 데이타 프레임으로 처리하기 위한 수단과; 행 및 열 어드레스에 의하여 어드레스되는 저장영역을 가지고 데이타 프레임의 비트를 저장하며, 열을 기준으로 상기 제 1 비트-직렬 신호의 연속하는 상기 데이타 프레임의 각각에 의해 교대로 기입되며, 각각은 상기 데이타 프레임중 하나에 의하여 나머지 하나가 기입될 때마다 행을 기준으로 독출되어 상기 소정의 수평 주사선 레이트의 배수인 비트 레이트에서 그 독출에 의해 제 2 비트-직렬 신호를 공급하는 제 1 및 제 2 프레임저장 메모리와; 상기 제 2 비트-직렬 신호를 2진 위상 편이 키잉 신호로 변환하며 어떤 부분 응답 필터링도 포함하지 않는 변환기; 상기 음성신호에 따라 음성반송파의 주파수를 변조하여 출력신호를 발생시키는 주파수 변조 송신기와; 상기 복합 영상신호에 따라 영상 반송파의 진폭을 변조하여 출력신호를 발생시키는 제 1 잔류 측파대 진폭 변조 송신기와; 상기 2진 위상 편이 키잉신호에 따라 억압 반송파의 진폭을 변조하여 출력신호를 발생시키는 제 2 잔류 측파대 진폭 변조 송신기와; 상기 억압 반송파가 상기 영상 반송파와 직각 위상에 있도록 상기 제 1 및 제 2 잔류 측파대 진폭 변조 송신기의 각각의 출력신호를 상기 주파수 변조 송신기의 출력신호와 결합시키는 파수 멀티플렉서를 구비함을 특징으로 하는 시스템.
2. 진폭이 복합영상신호에 따라 변조되는 영상신호파와의 결합전송에서 상기 영상 반송파와 직각위상에 있는 억압 반송파의 2진 위상 편이 키잉 변조 측파대에서 제 1 비트-직렬 디지탈 신호가 전송되는 시스템과 같이 사용되는 디지탈 수신기에 있어서, 상기 결합전송에 응답하여 상기 억압 반송파의 2진 위상 편이 키잉을 검출해서, 진폭변조된 영상 반송파로 부터 검출되는 복합영상신호의 잔류성분으로 이루어진 원하지 않는 검출기응답을 수반하는 원하는 검출기 응답을 출력하는 검출장치와; 각 디지탈 기호에 대해 다수의 응답레벨을 가지는 결합된 콤 필터 응답에서 상기 원하지 않는 검출기 응답을 선택하는 고역 프레임-콤 필터와 고역 라인-콤 필터의 종속접속과; 상기 결합된 콤 필터 응답에 응답하여 각 연속하는 위상 편이 키잉 기호의 정체를 결정하여 제 2 비트-직렬 디지탈 신호에서 해당 비트를 출력하는 기호결정회로와; 상기 제 2 비트-직렬 디지탈 신호에 응답하여 상기 제 1 비트-직렬 디지탈 신호를 실질적으로 재생시키는 제 3 비트-직렬 디지탈 신호를 출력하는 부분응답필터를 구비함을 특징으로 하는 디지탈 수신기.
3. 제 2 항에 있어서, 상기 고역 디지탈 라인-콤 필터는 상기 고역 디지탈 프레임-콤 필터 응답을 수신하는 상기 고역 디지탈 라인-콤 필터의 입력접속과; 상기 결합된 콤 필터 공급하는 상기 고역 라인 콤 필터의 출력접속과; 상기 고역 디지탈 라인-콤 필터의 입력접속에서 수신되는 상기 고역 디지탈 프레임-콤 필터 응답을 상기 복합영상신호의 수평 주사선의 지속구간에 상응하는 시간간격만큼 지연시키는 제 1 1-H 지연선과; 상기 제 1 1-H 지연선으로 부터 지연된 응답을 수신하는 제 1 입력 접속과, 상기 고역 디지탈 라인-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제 2 입력접속과, 상기 제 1 및 제 2 입력접속에서의 신호에 대한 차동응답을 공급하는 출력접속을 가진 제 1 디지탈 감산기와; 상기 제 1 디지탈 감산기의 차동응답을 상기 복합 영상신호의 수평 주사선의 지속구간에 상응하는 시간간격만큼 지연하는 제 2 1-H 지연선과; 상기 제 2 1-H 지연선으로 부터 지연된 응답을 수신하는 제 1 입력 접속과, 상기 제 1 디지탈 감산기의 출력접속으로 부터 실질적인 지연없이 접속된 제 2 입력접속과, 상기 제 1 및 제 2 입력접속에서의 신호에 대한 차동응답을 상기 고역 디지탈 라인-콤 필터의 출력접속으로 공급하는 출력접속을 가진 제 2 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.
4. 제 3 항에 있어서, 상기 기호결정회로는 상기 결합된 콤 필터 응답을 수신하는 입력접속과 정류 응답을 공급하는 출력접속을 가진 절대값회로와; 상기 절대값회로의 출력접속으로 부터 상기 정류 응답을 수신하는 입력접속과, 상기 정류 응답이 제 1 임계레벨을 초과하지만 제 1 임계레벨보다 높은 제 2 임계레벨을 초과하지 않을때는 제 1 상태에 있으며 상기 정류응답이 제 1임계레벨을 초과하지 않거나 상기 제 1 및 제 2 임계레벨을 다 초과할때는 제 2 상태에 있는 디지탈 신호의 비트를 공급하는 출력접속을 가진 2중 임계치 검출기를 구비함을 특징으로 하는 디지탈 수신기.
5. 제 4 항에 있어서, 상기 부분 응답 필터는 각각의 입력 및 출력 단자와; 상기 부분 응답 필터의 입력단자로 부터의 제 1 입력접속과, 제 2 입력접속과, 응답을 제공하는 출력접속을 가진 제 1 2-입력 XOR 게이트와; 상기 제 1 XOR 게이트의 출력접속으로 부터의 입력접속과 상기 제 1 XOR 게이트의 제 2 입력접속으로의 출력접속을 가지며, 상기 제 1 XOR 게이트의 제 2 입력접속으로 인가되는 상기 제 1 XOR 게이트 응답을 상기 소정의 수평 주사선 레이트를 가진 수평 주사선의 지속구간 1-H에 상응하는 시간간격동안 지연하는 제 3 1-H 지연선과; 상기 제 1 XOR 게이트의 출력접속으로 부터의 제 1 입력접속과, 제 2 입력접속과, 상기 부분 응답 필터의 출력단자에 접속되어 응답을 제공하는 출력접속을 가진 제 2 2-입력 XOR 게이트와; 상기 제 2 XOR 게이트의 출력접속으로 부터의 입력접속과 상기 제 2 XOR 게이트의 제 2 입력접속으로의 출력접속을 가지며, 상기 제 2 XOR 게이트의 제 2 입력접속으로 인가되는 상기 제 2 XOR 게이트 응답을 상기 소정의 수평 주사선 레이트를 가진 수평 주사선의 지속구간 1-H에 상응하는 시간간격동안 지연하는 제 4 1-H 지연선을 구비함을 특징으로 하는 디지탈 수신기.
6. 제 2 항에 있어서, 상기 고역 디지탈 라인-콤 필터는 상기 고역 디지탈 프레임-콤 필터 응답을 수신하는 상기 고역 디지탈 라인-콤 필터의 입력접속과; 상기 결합된 콤 필터 응답을 공급하는 상기 고역 라인-콤 필터의 출력접속과; 상기 고역 디지탈 라인-콤 필터의 입력접속에서 수신되는 상기 고역 디지탈 프레임-콤 필터 응답을 상기 복합영상신호의 수평 주사선의 지속구간에 상응하는 시간간격만큼 지연시키는 제 1 1-H 지연선과; 상기 제 1 1-H 지연선으로 부터 지연된 응답을 수신하는 제 1 입력 접속과, 상기 고역 디지탈 라인-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제 2 입력접속과, 상기 제 1 및 제 2 입력접속에서의 신호에 대한 차동응답을 상기 고역 디지탈 라인-콤 필터의 출력접속으로 공급하는 출력접속을 가진 제 2 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.
7. 제 6 항에 있어서, 상기 기호결정회로는 상기 결합된 콤 필터 응답을 수신하는 입력접속과 정류 응답을 공급하는 출력접속을 가진 절대값회로와; 상기 절대값회로의 출력접속으로 부터 상기 정류 응답을 수신하는 입력접속과, 상기 정류 응답이 임계레벨을 초과할때는 제 1 상태에 있으며 상기 정류 응답이 상기 임계레벨을 초과하지 않을때는 제 2 상태에 있는 디지탈 신호의 비트를 공급하는 출력접속을 가진 임계치 검출기를 구비함을 특징으로 하는 디지탈 수신기.
8. 제 7 항에 있어서, 상기 부분 응답 필터는 각각의 입력 및 출력 단자와; 상기 부분 응답 필터의 입력단자로 부터의 제 1 입력접속과, 제 2 입력접속과, 상기 부분 응답 필터의 출력단자에 응답을 제공하는 출력접속을 가진 제 2-입력 XOR 게이트와; 상기 XOR 게이트의 출력접속으로 부터의 입력접속과 상기 XOR 게이트의 제 2 입력접속을 가지며, 상기 XOR 게이트의 제 2 입력접속으로 인가되는 상기 XOR 게이트 응답을 상기 소정의 수평 주사선 레이트를 가진 수평 주사선의 지속구간 1-H에 상응하는 시간간격동안 지연하는 제 3 1-H 지연선을 구비함을 특징으로 하는 디지탈 수신기.
9. 진폭이 복합 영상신호에 따라 변조되는 영상반송파와의 결합전송에서 상기 영상 반송파와 직각위상에 있는 억압 반송파의 2진 위상 편이 키잉 변조 측파대를 전송하는 시스템과 함께 사용되는 디지탈 수신기에 있어서, 제 1 비트-직렬 디지탈 신호가 상기 복합 영상신호에 대한 수평 주사선레이트의 배수인 소정의 위상 편이 키잉레이트를 가지며 상기 억압 반송파의 진폭을 변조하는 2진 위상 편이 키잉신호에서 부화화되어 상기 2진 위상 편이 키잉 변조 측파대를 발생시키고, 상기 결합전송은 잔류 측파대 필터링 다음에 이루어지며, 복합 영상신호에 따라 변조되는 진폭변조된 영상 반송파와, 제 1 비트-직렬 디지탈신호를 부호화한 2진 위상 편이 키잉신호에 따라 변조되며 상기 영상 반송파와 직각위상에 있는 2진 위상 편이 키잉된 억압 반송파로 구성된 선택된 고주파신호에 대한 중간 주파수 신호 응답을 공급하는 동조기와; 필터링 및 증폭소자를 구비하며 증폭된 중간 주파수 증폭기 응답을 공급하는 상기 중간 주파수 신호응답에 대한 중간 주파수 증폭기와; 주파수 및 위상 오류신호에 의해 제어되는 중간주파수 및 평균위상에서, 동상 및 직각위상 중간 주파수 영상 반송파를 출력하는 제 1 제어 발진 회로와; 상기 증폭된 중간 주파수 증폭시 응답을 수신하여 공급되는 상기 동상 중간주파수 영상 반송파에 따라 상기 영상 반송파의 진폭 변조를 동기적으로 검출하며, 상기 잔류 측파대 필터링으로 인해 상기 2진 위상 편이 키잉신호의 상측 주파수 잔류성분을 수반하는 복합 영상신호가 재발생되는 동상 검출신호를 출력하는 동상 영상 검출기와; 상기 증폭된 중간 주파수 증폭기 응답을 수신하여 공급되는 상기 직각위상 중간주파수 영상 반송파에 따라 상기 영상 반송파의 진폭 변조를 동기적으로 검출하며, 상기 잔류 측파대 필터링으로 인해 상기 주파수 및 위상 오류신호와 상기 복합 영상신호의 상측 주파수 잔류성분을 적어도 더 수반하고 있는 2진 위상 편이 키잉신호가 재발생되는 직각위상 검출신호를 출력하는 직각위상 영상 검출기와; 상기 동상 영상 검출기에 의하여 검출되는 복합영상신호로 부터 수평 동기 펄스를 분리하는 수평 동기 분리기와; 상기 분리된 수평 동기 펄스에 의하여 제어되는 주파수 및 위상에서 상기 복합영상신호에 대한 상기 수평 주사선레이트의 배수가 되는 클록 발진을 출력하는 라인-록 (line-locked) 제 2 제어 발진회로와; 상기 직각 위상 검출신호를 아날로그 입력신호로서 수신하는 입력접속과 상기 소정의 위상 편이 키잉레이트에서 표본화되는 상기 직각위상 검출신호의 샘플에 대한 디지탈화된 응답을 공급하는 출력접속을 구비하여 디지탈 직각위상 검출신호를 제공하는 아날로그-디지탈 변환기와; 상기 디지탈 직각위상 검출신호에 대한 결합된 콤 필터 응답을 제공하며, 상기 복합 영상신호의 상기 잔류성분이 위상 편이 키잉 기호에 대한 다수의 응답레벨을 가진 상기 결합된 콤 필터 응답에서 억압되는 고역 프레임-콤 필터와 고역 라인-콤 종속접속과; 상기 결합된 콤 필터 응답에 응답하여 각 위상 편이 키잉 기호의 정체를 결정하여 제 2 비트-직렬 디지탈 신호에서 각 연속하는 비트를 출력하는 기호결정회로와; 상기 제 2 비트-직렬 디지탈신호에 응답하여 상기 제 1 비트-직렬 디지탈신호를 실질적으로 재생시키는 제 3 비트-직렬 디지탈신호를 출력하는 부분응답필터를 구비함을 특징으로 하는 디지탈 수신기.
10. 제 9 항에 있어서, 상기 라인-록 제 2 제어 발진 회로와 발진의 평균측 통과에 응답하여 카운팅하여 데이타행 당 기호 카운트를 출력하며, 상기 수평 동기 분리기로 부터의 수평 동기 펄스에 응답하여 데이타행 당 기호 카운트의 초기값으로 주기적으로 리셋되는 데이타행 당 기호 카운터와; 상기 수평 동기 분리기로 부터 공급되는 수평 동기 펄스를 카운팅하여 각 값이 주사선 카운트값이 해당하는 데이타 행 카운트를 출력하며, 상기 수직 동기 분리기로 부터 공급되는 수직 동기 펄스에 응답하여 데이타 행 카운트의 초기값으로 주기적으로 리셋되는 데이타 행 카운터와; 상기 고역 프레임-콤 필터에 포함되며, 입력신호에 의하여 상기 고역 프레임-콤 필터로 기입되며, 상기 데이타행 카운트에 의하여 행으로 어드레싱되며 상기 데이타행 당 기호 카운트에 의하여 열로 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 고역 프레임-콤 필터로의 입력신호를 1 프레임 지연하여 재생하기 위하여 판독-기입 반복 모드에서 동작되는 제 1 프레임저장 램과; 상기 고역 프레임-콤 필터에 포함되며, 상기 고역 프레임-콤 필터로의 입력신호를 상기 제 1 프레임저장 램으로 부터 1 프레임 지연하여 재생되는 신호와 차동적으로 결합하여 상기 고역 프레임-콤 필터로 부터의 응답으로서 공급되는 제 1 차신호를 출력하는 제 1 디지탈 감산기를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
11. 제 10 항에 있어서, 상기 고역 라인-콤 필터는 입력신호에 의하여 상기 고역 라인-콤 필터로 기입되며, 상기 데이타행 당 기호 카운트에 의하여 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 고역 라인-콤 필터로의 입력신호를 1 라인 지연하여 재생하기 위해 판독-기입 반복 모드에서 동작되는 제 1 라인저장 램과; 상기 고역 라인-콤 필터로의 입력신호를 상기 제 1 라인저장 램으로 부터 1 라인 지연하여 재생되는 신호와 차동적으로 결합하여 상기 고역 라인-콤 필터로 부터의 응답으로서 공급되는 제 2 차신호를 출력하는 제 2 디지탈 감산기를 구비함을 특징으로 하는 디지탈 신호 수신기.
12. 제 11 항에 있어서, 상기 부분 응답 필터는 포스트 라인-콤 필터 부분 응답 필터부와 포스트 프레임-필터 부분응답 필터부의 종속접속에 있어서, 상기 포스트 프레임-콤 필터 부분응답 필터부에 포함되며, 입력신호에 의하여 상기 포스트 프레임-콤 필터 부분응답 필터부로 기입되며, 상기 데이타행 카운트에 의하여 행으로 어드레싱되며 상기 데이타행 당기호 카운트에 의하여 열로 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 포스트 프레임-콤 필터 부분응답 필터부로의 입력신호를 1 프레임 지연하여 재생하기 위해 판독-기입 반복 모드에서 동작되는 제 2 프레임저장 램과; 상기 포스트 프레임-콤 필터 부분응답 필터부에 포함되어 상기 포스트 프레임-콤 필터 부분응답 필터부로의 입력신호를 상기 제 2 프레임저장 램으로 부터 1 프레임 지연하여 재생되는 신호와 배타 논리합(exclusive OR)하여 상기 포스트 프레임-콤 필터 부분응답 필터부로 부터의 응답으로서 공급되는 제 1 XOR 게이트 응답을 출력하는 제 1 XOR 게이트와; 상기 포스트 라인-콤 필터 부분응답 필터부에 포함되며, 입력신호에 의하여 상기 포스트 라인-콤 필터 부분응답 필터부로 기입되며, 상기 데이타행 당 기호 카운트에 의하여 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 포스트 라인-콤 필터 부분응답 필터부로의 입력신호를 1 라인 지연하여 재생하기 위해 판독-기입 반복 모드에서 동작되는 제 2 라인저장 램과; 상기 포스트 라인-콤 필터 부분응답 필터부에 포함되어 상기 포스트 라인-콤 필터 부분응답 필터부로의 입력신호를 상기 제 2 라인저장 램으로 부터 1 라인 지연하여 재생되는 신호와 배타 논리합(exclusive OR)하여 상기 포스트 라인-콤 필터 부분응답 필터부로 부터의 응답으로서 공급되는 제 2 XOR 게이트 응답을 출력하는 제 2 XOR 게이트를 구비함을 특징으로 하는 디지탈 수신기.
13. 제 12 항에 있어서, 상기 분리된 수직 동기 펄스중 적어도 선택된 것에 응답하여, 하위 비트는 모듈로-2 데이타 프레임 카운트가 되고 상위비트는 모듈로-2 데이타 프레임 쌍 카운트가 되는 모듈로-4 데이타 프레임 카운트를 출력하는 모듈로-4 데이타 프레임 카운트와; 상기 라인-록 제어 발진기의 발진의 평균측 통과에 응답하여 카운팅하여 데이타열 당 기호 카운트를 출력하고, 상기 데이타열 당 기호 카운트가 소정의 전 카운트값에 도달하여 초기의 카운트값으로 넘어갈때마다 전 카운트 도달신호를 공급하며, 상기 수평 동기 분리기로 부터의 수평동기 펄스에 응답하여 데이타열 당 기호 카운트의 상기 초기 카운트값으로 주기적으로 리셋되는 데이타열 당 기호 카운터와; 상기 데이타열 당 기호 카운터로 부터 공급되는 전 카운트 도달신호를 카운팅하여 데이타 열 카운트를 출력하고, 상기 수직 동기 분리기로 부터 공급되는 수직 동기 펄스에 응답하여 데이타 열 카운트의 초기 값으로 주기적으로 리셋되는 열 카운터와; 디인터리버(de-interleaver)로 동작하여 입력신호로서 공급되는 상기 부분 응답 필터로 부터의 출력신호에 응답하여 디인터리버 출력신호를 공급하며, 상기 모듈로-4 데이타 프레임 카운트와, 상기 데이타행 당 기호 카운트와, 상기 데이타 행 카운트와, 상기 데이타열 당 기호 카운트와, 상기 데이타 열 카운트를 제어신호로 수신하는 레이트버퍼와; 상기 레이트버퍼로 부터의 출력신호에 응답하여 내부의 오류를 정정하는 오류 정정 부호 디코더를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
14. 제 10 항에 있어서, 상기 고역 라인-콤 필터는 입력신호에 의하여 상기 고역 라인-콤 필터로 기입되며, 상기 데이타행 당 기호 카운트에 의하여 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 고역 라인-콤 필터로의 입력신호를 1 라인 지연하여 재생하기 위해 판독-기입 반복 모드에서 동작되는 제 1 라인저장 램과; 상기 고역 라인-콤 필터로의 입력신호를 상기 제 1 라인저장 램으로 부터 1 라인 지연하여 재생되는 신호와 차동적으로 결합하여 제 2 차신호를 출력하는 제 2 디지탈 감산기와; 상기 제 2 차신호에 의하여 기입되며, 상기 데이타행 당 기호 카운트에 의하여 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 제 2 차신호를 1 라인 지연하여 재생하기 위해 판독-기입 반복 모드에서 동작되는 제 2 라인저장 램과; 상기 제 2 차신호를 상기 제 2 라인저장 램으로 부터 1 라인 지연하여 재생되는 신호와 차동적으로 결합하여 상기 고역 라인-콤 필터로 부터의 응답으로서 공급되는 제 3 차신호를 출력하는 제 3 디지탈 감산기를 구비함을 특징으로 하는 디지탈 신호 수신기.
15. 제 14 항에 있어서, 상기 부분 응답 필터는 포스트 라인-콤 필터 부분 응답 필터부와 포스트 프레임-콤 필터 부분응답 필터부의 종속접속에 있어서, 상기 포스트 프레임-콤 필터 부분응답 필터부에 포함되며, 입력신호에 의하여 상기 포스트 프레임-콤 필터 부분응답 필터부로 기입되며, 상기 데이타행 카운트에 의하여 행으로 어드레싱되며 상기 데이타행 당기호 카운트에 의하여 열로 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 포스트 프레임-콤 필터 부분응답 필터부로의 입력신호를 1 프레임 지연하여 재생하기 위해 판독-기입 반복 모드에서 동작되는 제 2 프레임저장 램과; 상기 포스트 프레임-콤 필터 부분응답 필터부에 포함되어 상기 포스트 프레임-콤 필터 부분응답 필터부로의 입력신호를 상기 제 2 프레임저장 램으로 부터 1 프레임 지연하여 재생되는 신호와 배타 논리합(exclusive OR)하여 상기 포스트 프레임-콤 필터 부분응답 필터부로 부터의 응답으로서 공급되는 제 1 XOR 게이트 응답을 출력하는 제 1 XOR 게이트와; 상기 포스트 라인-콤 필터 부분응답 필터부에 포함되며, 입력신호에 의하여 상기 포스트 라인-콤 필터 부분응답 필터부로 기입되며, 상기 데이타행 당 기호 카운트에 의하여 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 포스트 라인-콤 필터 부분응답 필터부로의 입력신호를 1 라인 지연하여 재생하기 위해 판독-기입 반복 모드에서 동작되는 제 3 라인저장 램과; 상기 포스트 라인-콤 필터 부분응답 필터부에 포함되어 상기 포스트 라인-콤 필터 부분응답 필터부로의 입력신호를 상기 제 2 라인저장 램으로 부터 1 라인 지연하여 재생되는 신호와 배타 논리합(exclusive OR)하여 제 2 XOR 게이트 응답을 출력하는 제 2 XOR 게이트와; 상기 포스트 라인-콤 필터 부분응답 필터부에 포함되며, 상기 제 2 XOR 게이트 응답에 의하여 기입되며, 상기 데이타행 당 기호 카운트에 의하여 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 제 2 XOR 게이트 응답을 1 라인 지연하여 재생하기 위해 판독-기입 반복 모드에서 동작되는 제 4 라인저장 램과; 상기 포스트 라인-콤 필터 부분응답 필터부에 포함되어 상기 제 2 XOR 게이트 응답을 상기 제 4 라인저장 램으로 부터 1 라인 지연하여 재생되는 상기 제 2 XOR 게이트 응답과 배타 논리합 (exclusive OR)하여 상기 포스트 라인-필터 부분응답 필터부로 부터의 응답으로서 공급되는 제 3 XOR 게이트 응답을 출력하는 제 3 XOR 게이트를 구비함을 특징으로 하는 디지탈 수신기.
16. 제 15 항에 있어서, 상기 분리된 수직 동기 펄스의 적어도 선택된 하나에 응답하여, 하위비트는 모듈로-2 데이타 프레임 카운트가 되고 상위비트는 모듈로-2 데이타 프레임 쌍 카운트가 되는 모듈로-4 데이타 프레임 카운트를 출력하는 모듈로-4 데이타 프레임 카운터와; 상기 라인-록 제어 발진기의 발진의 평균측 통과에 응답하여 카운팅하여 데이타열 당 기호 카운트를 출력하고, 상기 데이타열 당 기호 카운트가 소정의 전 카운트값에 도달하여 초기의 카운트값으로 넘어갈때마다 전 카운트 도달신호를 공급하며, 상기 수평 동기 분리기로 부터의 수평동기 펄스에 응답하여 데이타열 당 기호 카운트의 상기 초기 카운트값으로 주기적으로 리셋되는 데이타열 당 기호 카운터와; 상기 데이타열 당 기호 카운터로 부터 공급되는 전 카운트 도달신호를 카운팅하여 데이타 열 카운트를 출력하고, 상기 수직 동기 분리기로 부터 공급되는 수직 동기 펄스에 응답하여 데이타 열 카운트의 초기 값으로 주기적으로 리셋되는 열 카운터와; 디인터리버(de-interleaver)로 동작하여 입력신호로서 공급되는 상기 부분 응답 필터로 부터의 출력신호에 응답하여 디인터리버 출력신호를 공급하며, 상기 모듈로-4 데이타 프레임 카운트와, 상기 데이타행 당 기호 카운트와, 상기 데이타 행 카운트와, 상기 데이타열 당 기호 카운트와, 상기 데이타 열 카운트를 제어신호로 수신하는 레이트버퍼와; 상기 레이트버퍼로 부터의 출력신호에 응답하여 내부의 오류를 정정하는 오류 정정 부호 디코더를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
17. 진폭이 복합 영상신호에 따라 변조되는 영상반송파와의 결합전송에서 상기 영상 반송파와 직각위상에 있는 억압 반송파의 2진 위상 편이 키잉 변조 측파대를 전송하는 시스템과 함께 사용되는 디지탈 수신기에 있어서, 제 1 비트-직렬 디지탈 신호가 상기 복합 영상신호에 대한 수평 주사선레이트의 배수인 소정의 위상 편이 키잉레이트를 가지며 상기 억압 반송파의 진폭을 변조하는 2진 위상 편이 키잉신호에서 부호화되어 상기 2진 위상 편이 키잉 변조 측파대를 발생시키고, 상기 결합전송은 잔류 측파대 필터링 다음에 이루어지며, 복합 영상신호에 따라 변조되는 진폭변조된 영상 반송파와, 제 1 비트-직렬 디지탈신호를 부호화한 2진 위상 편이 키잉신호에 따라 변조되며 상기 영상 반송파와 직각위상에 있는 2잔 위상 편이 키잉된 억압 반송파로 구성된 선택된 고주파신호에 대한 중간 주파수 신호 응답을 공급하는 동조기와; 필터링 및 증폭소자를 구비하며 증폭된 중간 주파수 증폭기 응답을 공급하는 상기 중간 주파수 신호응답에 대한 중간 주파수 증폭기와; 주파수 및 위상 오류신호에 의해 제어되는 중간주파수 및 평균위상에서, 동상 및 직각위상 중간 주파수 영상 반송파를 출력하는 제 1 제어 발진 회로와; 상기 증폭된 중간 주파수 증폭기 응답을 수신하여 공급되는 상기 동상 중간주파수 영상 반송파에 따라 상기 영상 반송파의 진폭 변조를 동기적으로 검출하며, 상기 잔류 측파대 필터링으로 인해 상기 2진 위상 편이 키잉신호의 상측 주파수 잔류성분을 수반하는 복합 영상신호가 재발생되는 동상 검출신호를 출력하는 동상 영상 검출기와; 상기 증폭된 중간 주파수 증폭기 응답을 수신하여 공급되는 상기 직각위상 중간주파수 영상 반송파에 따라 상기 영상 반송파의 진폭 변조를 동기적으로 검출하며, 상기 잔류 측파대 필터링으로 인해 상기 주파수 및 위상 오류신호와 상기 복합 영상신호의 상측 주파수 잔류성분을 적어도 더 수반하고 있는 2진 위상 편이 키잉신호가 재발생되는 직각위상 검출신호를 출력하는 직각위상 영상 검출기와; 상기 동상 영상 검출기에 의하여 검출되는 복합영상신호로 부터 수평 동기 펄스를 분리하는 수평 동기 분리기와; 상기 분리된 수평 동기 펄스에 의하여 제어되는 주파수 및 위상에서 상기 복합영상신호에 대한 상기 수평 주사선레이트의 배수가 되는 클록 발진을 출력하는 라인-록 (line-locked) 제 2 제어 발진회로와; 상기 직각 위상 검출신호를 아날로그 입력신호로서 수신하는 입력접속과 상기 소정의 위상 편이 키잉레이트에서 표본화되는 상기 직각위상 검출신호의 샘플에 대한 디지탈화된 응답을 공급하는 출력접속을 구비하여 디지탈 직각위상 검출신호를 제공하는 아날로그-디지탈 변환기와; 상기 디지탈 직각위상 검출신호에 대한 고역 프레임-콤 필터 응답을 제공하는 고역 프레임-콤 필터와; 상기 고역 프레임-콤 필터 응답에 응답하여 위상 편이 키잉 기호에 대해 3-레벨 디지탈 응답을 구비한 제 1 고역 라인-콤 응답을 제공하며, 상기 복합 영상신호의 상기 잔류성분이 상기 제 1 고역 라인-콤 필터 응답에서 억압되는 수단과; 상기 제 1 고역 라인-콤 필터 응답에 응답하여 각 위상 편이 키잉기호의 정체를 결정하여 제 2 비트-직렬 디지탈 신호에 있어서 각 연속하는 비트를 출력하는 제 1 기호 결정회로와; 상기 제 2 비트-직렬 디지탈 신호에 응답하여 상기 제 1 비트-직렬 디지탈 신호를 실질적으로 재생하는 제 3 비트-직렬 디지탈신호를 출력하는 제 1 부분 응답 필터와; 상기 고역 프레임-콤 필터 응답에 응답하여 위상 편이 키잉 기호에 대해 5-레벨 디지탈 응답을 구비한 제 2 고역 라인-콤 필터 응답을 제공하며, 상기 복합 영상신호의 상기 잔류성분이 상기 제 2 고역 라인-콤 필터 응답에서 억압되는 수단과; 상기 제 2 고역 라인-콤 필터 응답에 응답하여 각 위상 편이 키잉기호의 정체를 결정하여 제 4 비트-직렬 디지탈 신호에 있어서 각 연속하는 비트를 출력하는 제 2 기호 결정회로와; 상기 제 4 비트-직렬 디지탈 신호에 응답하여 상기 제 1 비트-직렬 디지탈 신호를 실질적으로 재생하는 제 5 비트-직렬 디지탈신호를 그 응답으로서 출력하는 제 2 부분 응답 필터와; 기호결정에 있어서 영향을 미치는 상기 복합 영상신호의 잔류성분으로 인한 옥류가 가장 적을 것 같은 상기 제 3 및 제 5 비트-직렬 디지탈신호의 현재비트중의 하나를 제 6 비트-직렬 디지탈신호의 현재비트로서 선택함으로써 상기 제 6 비트-직렬 디지탈신호의 연속하는 비트를 선택하는 수단을 구비함을 특징으로 하는 디지탈 수신기.
18. 제 17 항에 있어서, 상기 라인-록 제 2 제어 발진 회로의 발진의 평균축 통과에 응답하여 카운팅하여 데이타행 당 기호 카운트를 출력하며, 상기 수평 동기 분리기로 부터의 수평 동기 펄스에 응답하여 데이타행 당 기호 카운트의 초기값으로 주기적으로 리셋되는 데이타행 당 기호 카운터와; 상기 수평 동기 분리기로 부터 공급되는 수평 동기 펄스를 카운팅하여 각 값이 주사선 카운트값에 해당하는 데이타 행 카운트를 출력하며, 상기 수직 동기 분리기로 부터 공급되는 수직 동기 펄스에 응답하여 데이타 행 카운트의 초기값으로 주기적으로 리셋되는 데이타 행 카운터와; 상기 고역 프레임-콤 필터에 포함되며, 입력신호에 의하여 상기 고역 프레임-콤 필터로 기입되며, 상기 데이타행 카운트에 의하여 행으로 어드레싱되며 상기 데이타행 당 기호 카운트에 의하여 열로 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 고역 프레임-콤 필터로의 입력신호를 1 프레임 지연하여 재생하기 위하여 판독-기입 반복 모드에서 동작되는 제 1 프레임저장 램과; 상기 고역 프레임-콤 필터에 포함되며, 상기 고역 프레임-콤 필터로의 입력신호를 상기 제 1 프레임저장 램으로 부터 1 프레임 지연하여 재생되는 신호와 차동적으로 결합하여 상기 고역 프레임-콤 필터로 부터의 응답으로서 공급되는 제 1 차신호를 출력하는 제 1 디지탈 감산기를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
19. 제 18 항에 있어서, 제 1 고역 라인-콤 필터 응답을 공급하는 상기 수단은 상기 고역 프레임-콤 필터 응답에 의하여 기입되며, 상기 데이타행 당 기호 카운트에 의하여 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 고역 라인-콤 필터로의 입력신호를 1 라인 지연하여 재생하기 위하여 판독-기입 반복 모드에서 동작되는 제 1 라인저장 램과; 상기 고역 라인-콤 필터로의 입력신호를 상기 제 1 라인저장 램으로 부터 1 라인 지연하여 재생되는 신호와 차동적으로 결합하여 상기 제 1 고역 라인-콤 필응답으로서 공급되는 제 2 차신호를 출력하는 제 2 디지탈 감산기를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
20. 제 19 항에 있어서, 제 1 고역 라인-콤 필터 응답을 공급하는 상기 수단과 제 2 고역 라인-콤 필터 응답을 제공하는 상기 수단은 상기 제 1 라인저장 램으로 부터 1 라인 지연하여 재생되는 고역 프레임-콤 필터 응답에 의하여 기입되며, 상기 데이타행 당 기호 카운트에 의하여 어드레싱되는 저장영역을 내부에 가지도록 배열되며, 상기 고역 프레임-콤 필터 응답을 2 라인 지연하여 재생하기 위해 판독-기입 반복 모드에서 동작되는 제 2 라인저장 램과; 상기 제 1 라인저장 램으로 부터 1 라인 지연하여 재생되는 고역 프레임-콤 필터 응답을 상기 제 2 라이저장 램으로 부터 2 라인 지연되어 재생된상기 고역 프레임-콤 필터 응답과 차동적으로 결합하여 제 3 차신호를 출력하는 제 3 디지탈 감산기와; 상기 제 2 및 제 3 차신호를 차동적으로 결합하여 상기 제 2 고역 라인-콤 필터 응답으로서 공급되는 제 4 차신호를 출력하는 제 4 디지탈 감산기를 구비함을 특징으로 하는 디지탈 신호 수신기.
21. 제 20 항에 있어서, 제 6 비트-직렬 디지탈신호의 연속비트를 선택하는 상기 수단은 상기 제 2 및 제 3 차신호의 세기를 비교하여, 상기 제 2 차신호의 세기가 상기 제 3 차신호의 세기를 초과할때는 제 1 값을 가지며 상기 제 2 차신호의 세기가 제 3 차신호의 세기를 초과하지 않을때는 제 2 값을 가지는 제어신호를 출력하는 수단과; 상기 제 5 비트-직렬 디지탈신호를 수신하는 제 1 입력과 상기 제 3 비트-직렬 디지탈신호를 수신하는 제 2 입력과 상기 제 6 비트-직렬 디지탈신호를 공급하는 출력을 가지고 있으며, 상기 제 1 값의 상기 제어신호에 의하여 그 제 1 입력에서 수신되는 상기 제 5 비트-직렬 디지탈신호를 그 출력에서 재생되게 하며, 상기 제 2 값이 상기 제어신호에 의하여 그 제 2 입력에서 수신되는 상기 제 3 비트-직렬 디지탈신호를 그 출력에서 재생되게 하는 2-입력 멀티플렉서를 구비함을 특징으로 하는 디지탈 수신기.
22. 제 17 항에 있어서, 상기 분리된 수직 동기 펄스중 적어도 선택된 것에 응답하여, 하위 비트는 모듈로-2 데이타 프레임 카운트가 되고 상위비트는 모듈로-2 데이타 프레임 쌍 카운트가 되는 모듈로-4 데이타 프레임 카운트를 출력하는 모듈로-4 데이타 프레임 카운터와; 상기 라인-록 제어 발진기의 발진의 평균축 통과에 응답하여 카운팅하여 데이타열 당 기호 카운트를 출력하고, 상기 데이타열 당 기호 카운트가 소정의 전 카운트값에 도달하여 초기의 카운트값으로 넘어갈 때마다 전 카운트 도달신호를 공급하며, 상기 수평 동기 분리기로 부터의 수평동기 펄스에 응답하여 데이타열 당 기호 카운트의 상기 초기 카운트값으로 주기적으로 리셋되는 데이타열 당 기호 카운터와; 상기 데이타열 당 기호 카운터로 부터 공급되는 전 카운트 도달신호를 카운팅하여 데이타 열 카운트를 출력하고, 상기 수직 동기 분리기로 부터 공급되는 수직 동기 펄스에 응답하여 데이타 열 카운트의 초기 값으로 주기적으로 리셋되는 열 카운터와; 디인터리버(de-inter leaver)로 동작하여 입력신호로서 공급되는 상기 제 6 비트-직렬 디지탈신호에 응답하여 디인터리버 출력신호를 공급하며, 상기 모듈로-4 데이타 프레임 카운트와, 상기 데이타행 당 기호 카운트와, 상기 데이타 행 카운트와, 상기 데이타열 당 기호 카운트와, 상기 데이타 열 카운트를 제어신호로 수신하는 레이트버퍼와; 상기 레이트버퍼로 부터의 출력신호에 응답하여 내부의 오류를 정정하는 오류 정정 부호 디코더를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
23. 진폭이 복합 영상신호에 따라 변조되는 영상반송파와의 결합전송에서 상기 영상 반송파와 직각위상에 있는 억압 반송파의 2진 위상 편이 키잉 변조 측파대를 전송하는 시스템과 함께 사용되는 디지탈 수신기에 있어서, 제 1 비트-직렬 디지탈 신호가 상기 복합 영상신호에 대한 수평 주사선레이트의 배수인 소정의 위상 편이 키잉레이트를 가지며 상기 억압 반송파의 진폭을 변조하는 2진 위상 편이 키잉신호에서 부호화되어 상기 2진 위상 편이 키잉 변조 측파대를 발생시키고, 상기 결합전송은 잔류 측파대 필터링 다음에 이루어지며, 복합 영상신호에 따라 변조되는 진폭변조된 영상 반송파와, 제 1 비트-직렬 디지탈신호를 부호화한 2진 위상 편이 키잉신호에 따라 변조되며 영상 반송파와 직각위상에 있는 2진 위상 편이 키잉된 억압 반송파로 구성된 선택된 고주파신호에 대한 중간 주파수 신호 응답을 공급하는 동조기와; 필터링 및 증폭소자를 구비하며 증폭된 중간 주파수 증폭기 응답을 공급하는 상기 중간 주파수 신호응답에 대한 중간 주파수 증폭기와; 주파수 및 위상 오류신호에 의해 제어되는 중간주파수 및 평균위상에서, 동상 및 직각위상 중간 주파수 영상 반송파를 출력하는 제 1 제어 발진 회로와; 상기 증폭된 중간 주파수 증폭기 응답을 수신하여 공급되는 상기 동상 중간주파수 영상 반송파에 따라 상기 영상 반송파의 진폭 변조를 동기적으로 검출하며, 상기 잔류 측파대 필터링으로 인해 상기 2진 위상 편이 키잉신호의 상측 주파수 잔류성분을 수반하는 복합 영상신호가 재발생되는 동상 검출신호를 출력하는 동상 영상 검출기와; 상기 증폭된 중간 주파수 증폭기 응답을 수신하여 공급되는 상기 직각위상 중간주파수 영상 반송파에 따라 상기 영상 반송파의 진폭 변조를 동기적으로 검출하며, 상기 잔류 측파대 필터링으로 인해 상기 주파수 및 위상 오류신호와 상기 복합 영상신호의 상측 주파수 잔류성분을 적어도 더 수반하고 있는 2진 위상 편이 키잉신호가 재발생되는 직각위상 검출신호를 출력하는 직각위상 영상 검출기와; 상기 동상 영상 검출기에 의하여 검출되는 복합영상신호로 부터 수평 동기 펄스를 분리하는 수평 동기 분리기와; 상기 분리된 수평 동기 펄스에 의하여 제어되는 주파수 및 위상에서 상기 복합영상신호에 대한 상기 수평 주사선레이트의 배수가 되는 클록 발진을 출력하는 라인-록 (line-locked) 제 2 제어 발진회로와; 상기 직각 위상 검출신호를 아날로그 입력신호로서 수신하는 입력접속과 상기 소정의 위상 편이 키잉레이트에서 표본화되는 상기 직각위상 검출신호의 샘플에 대한 디지탈화된 응답을 공급하는 출력접속을 구비하여 디지탈 직각위상 검출신호를 제공하는 아날로그-디지탈 변환기와; 상기 디지탈 직각위상 검출신호를 수신하여 상기 복합 영상신호의 1 프레임의 지속시간만큼 지연된 상기 직각위상 검출신호를 지연된 응답으로 공급하는 제 1 1-프레임 디지탈 지연선과, 상기 제 1 1-프레임 디지탈 지연선의 응답을 수신하여 상기 복합 영상신호의 2 프레임의 지속시간만큼 지연된 상기 직각위상 검출신호를 지연된 응답으로 공급하는 제 2 1-프레임 디지탈 지연선으로 종속접속과; 상기 아날로그-디지탈 변환기로 부터의 상기 직각위상 검출신호와 상기 제 1 1-프레임 디지탈 지연선의 지연된 응답을 차동적으로 결합하여 제 1 차신호를 출력하는 제 1 디지탈 감산기와; 상기 제 1 1- 프레임 디지탈 지연선의 지연된 응답과 상기 제 2 1-프레임 디지탈 지연선의 지연된 응답을 차동적으로 결합하여 제 2 차신호를 출력하는 제 2 디지탈 감산기와; 상기 제 1 차신호에 응답하여 위상 편이 키잉 기호에 대해 3-레벨 디지탈 응답을 구비한 제 1 고역 라인-콤 응답을 제공하며, 상기 복합 영상신호의 상기 잔류성분이 상기 제 1 고역 라인-콤 필터 응답에서 억압되는 수단과; 상기 제 1 고역 라인-콤 필터 응답에 응답하여 각 위상 편이 키잉기호의 정체를 결정하여 제 2 비트-직렬 디지탈 신호에 있어서 각 연속하는 비트를 출력하는 제 1 기호 결정회로와; 상기 제 2 비트-직렬 디지탈 신호에 응답하여 상기 제 1 비트-직렬 디지탈 신호를 실질적으로 재생하는 제 3 비트-직렬 디지탈신호를 출력하는 제 1 부분 응답 필터와; 상기 제 2 차신호에 응답하여 위상 편이 키잉 기호에 대해 5-레벨 디지탈 응답을 구비한 제 2 고역 라인-콤 응답을 제공하며, 상기 복합 영상신호의 상기 잔류성분이 상기 제 2 고역 라인-콤 필터 응답에서 억압되는 수단과; 상기 제 2 고역 라인-콤 필터 응답에 응답하여 각 위상 편이 키잉기호의 정체를 결정하여 제 4 비트-직렬 디지탈 신호에 있어서 각 연속하는 비트를 출력하는 제 2 기호 결정회로와; 상기 제 4 비트-직렬 디지탈 신호에 응답하여 상기 제 1 비트-직렬 디지탈 신호를 실질적으로 재생하는 제 5 비트-직렬 디지탈신호를 그 응답으로서 출력하는 제 2 부분 응답 필터와; 기호결정에 있어서 영향을 미치는 상기 복합 영상신호의 잔류성분으로 인한 오류가 가장 적을 것 같은 상기 제 3 및 제 5 비트-직렬 디지탈신호의 현재비트중의 하나를 제 6 비트-직렬 디지탈신호의 현재비트로서 선택함으로써 상기 제 6 비트-직렬 디지탈신호의 연속하는 비트를 선택하는 수단을 구비함을 특징으로 하는 디지탈 수신기.
24. 제 23 항에 있어서, 제 6 비트-직렬 디지탈신호의 연속비트를 선택하는 상기 수단은 상기 제 1 및 제 2 차신호의 세기를 비교하여, 상기 제 1 차신호의 세기가 상기 제 2 차신호의 세기를 초과할때는 제 1 값을 가지며 상기 제 1 차신호의 세기가 상기 제 2 차신호의 세기를 초과하지 않을때는 제 2 값을 가지는 제어신호를 출력하는 수단과; 상기 제 5 비트-직렬 디지탈신호를 수신하는 제 1 입력과 상기 제 3 비트-직렬 디지탈신호를 수신하는 제 2 입력과 상기 제 6 비트-직렬 디지탈신호를 공급하는 출력은 가지고 있으며, 상기 제 1 값의 상기 제어신호에 의하여 그 제 1 입력에서 수신되는 상기 제 5 비트-직렬 디지탈신호를 그 출력에서 재생되게 하며, 상기 제 2 값의 상기 제어신호에 의하여 그 제 2 입력에서 수신되는 상기 제 3 비트-직렬 디지탈신호를 그 출력에서 재생되게 하는 2-입력 멀티플렉서를 구비함을 특징으로 하는 디지탈 수신기.
25. 제 23 항에 있어서, 상기 라인-록 제 2 제어 발진 회로의 발진의 평균축 통과에 응답하여 카운팅하여 데이타행 당 기호 카운트를 출력하며, 상기 수평 동기 분리기로 부터의 수평 동기 펄스에 응답하여 당 기호 카운트의 초기값으로 주기적으로 리셋되는 데이타행 당 기호 카운터와; 상기 수평 동기 분리기로 부터 공급되는 수평 동기 펄스를 카운팅하여 각 값이 주사선 카운트값이 해당하는 데이타 행 카운트를 출력하며, 상기 수직 동기 분리기로 부터 공급되는 수직 동기 펄스에 응답하여 데이타 행 카운트의 초기값으로 주기적으로 리셋되는 데이타 행 카운터와; 상기 제 1 1-프레임 디지탈 지연선을 제공하기 위하여 판독-기입 반복 모드에서 동작되며, 상기 데이타 행 카운트에 의하여 행으로 어드레싱되고 상기 데이타행 당 기호 카운트에 의하여 열로 어드레싱되는 저장영역을 내부에 가지도록 배열되는 제 1 프레임저장 램과; 상기 제 2 1-프레임 디지탈 지연선을 제공하기 위하여 판독-기입 반복 모드에서 동작되며, 상기 데이타 행 카운트에 의하여 행으로 어드레싱되고 상기 데이타행 당 기호 카운트에 의하여 열로 어드레싱되는 저장영역을 내부에 가지도록 배열되는 제 2 프레임저장 램을 더 구비함을 특징으로 하는 디지탈 신호 수신기.
26. 제 25 항에 있어서, 상기 분리된 수직 동기 펄스중 적어도 선택된 것에 응답하여, 하위 비트는 모듈로-2 데이타 프레임 카운트가 되고 상위비트는 모듈로-2 데이타 프레임 쌍 카운트가 되는 모듈로-4 데이타 프레임 카운트를 출력하는 모듈로-4 데이타 프레임 카운터와; 상기 라인-록 제어 발진기의 발진의 평균축 통과에 응답하여 카운팅하여 데이타열 당 기호 카운트를 출력하고, 상기 데이타열 당 기호 카운트가 소정의 전 카운트값에 도달하여 초기의 카운트값으로 넘어갈 때마다 전 카운트 도달신호를 공급하며, 상기 수평 동기 분리기로 부터의 수평동기 펄스에 응답하여 데이타열 당 기호 카운트의 상기 초기 카운트값으로 주기적으로 리셋되는 데이타열 당 기호 카운터와; 상기 데이타열 당 기호 카운터로 부터 공급되는 전 카운트 도달신호를 카운팅하여 데이타 열 카운트를 출력하고, 상기 수직 동기 분리기로 부터 공급되는 수직 동기 펄스에 응답하여 데이타 열 카운트의 초기 값으로 주기적으로 리셋되는 열 카운터와; 디인터리버(de-interleaver)로 동작하여 입력신호로서 공급되는 상기 제 6 비트-직렬 디지탈신호에 응답하여 디인터리버 출력신호를 공급하며, 상기 모듈로-4 데이타 프레임 카운트와, 상기 데이타행 당 기호 카운트와, 상기 데이타 행 카운트와, 상기 데이타열 당 기호 카운트와, 상기 데이타 열 카운트를 제어신호로 수신하는 레이트버퍼와; 상기 레이트버퍼로 부터의 출력신호에 응답하여 내부의 오류를 정정하는 오류 정정 부호 디코더를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
27. 진폭이 복합 영상신호에 따라 변조되는 영상반송파와의 결합전송에서 상기 영상 반송파와 직각위상에 있는 억압 반송파의 2진 위상 편이 키잉 변조 측파대를 전송하는 시스템과 함께 사용되는 디지탈 수신기에 있어서, 제 1 비트-직렬 디지탈 신호가 상기 복합 영상신호에 대한 수평 주사선레이트의 배수인 소정의 위상 편이 키잉레이트를 가지며 상기 억압 반송파의 진폭을 변조하는 2진 위상 편이 키잉신호에서 부호화되어 상기 2진 위상 편이 키잉 변조 측파대를 발생시키고, 상기 결합전송은 잔류 측파대 필터링 다음에 이루어지며, 복합 영상신호에 따라 변조되는 진폭변조된 영상 반송파와, 제 1 비트-직렬 디지탈신호를 부호화한 2진 위상 편이 키잉신호에 따라 변조되며 영상 반송파와 직각위상에 있는 2진 위상 편이 키잉된 억압 반송파로 구성된 선택된 고주파신호에 대한 중간 주파수 신호 응답을 공급하는 동조기와; 필터링 및 증폭소자를 구비하며 증폭된 중간 주파수 증폭기 응답을 공급하는 상기 중간 주파수 신호응답에 대한 중간 주파수 증폭기와; 주파수 및 위상 오류신호에 의해 제어되는 중간주파수 및 평균위상에서, 동상 및 직각위상 중간 주파수 영상 반송파를 출력하는 제 1 제어 발진 회로와; 상기 증폭된 중간 주파수 증폭시 응답을 수신하여 공급되는 상기 동상 중간주파수 영상 반송파에 따라 상기 영상 반송파의 진폭 변조를 동기적으로 검출하며, 상기 잔류 측파대 필터링으로 인해 상기 2진 위상 편이 키잉신호의 상측 주파수 잔류성분을 수반하는 복합 영상신호가 재발생되는 동상 검출신호를 출력하는 동상 영상 검출기와; 상기 증폭된 중간 주파수 증폭기 응답을 수신하여 공급되는 상기 직각위상 중간주파수 영상 반송파에 따라 상기 영상 반송파의 진폭 변조를 동기적으로 검출하며, 상기 잔류 측파대 필터링으로 인해 상기 주파수 및 위상 오류신호와 상기 복합 영상신호의 상측 주파수 잔류성분을 적어도 더 수반하고 있는 2진 위상 편이 키잉신호가 재발생되는 직각위상 검출신호를 출력하는 직각위상 영상 검출기와; 상기 동상 영상 검출기에 의하여 검출되는 복합영상신호로 부터 수평 동기 펄스를 분리하는 수평 동기 분리기와; 상기 분리된 수평 동기 펄스에 의하여 제어되는 주파수 및 위상에서 상기 복합영상신호에 대한 상기 수평 주사선레이트의 배수가 되는 클록 발진을 출력하는 라인-록 (line-locked) 제 2 제어 발진회로와; 상기 직각 위상 검출신호를 아날로그 입력신호로서 수신하는 입력접속과 상기 소정의 위상 편이 키잉레이트에서 표본화되는 상기 직각위상 검출신호의 샘플에 대한 디지탈화된 응답을 공급하는 출력접속을 구비하여 디지탈 직각위상 검출신호를 제공하는 아날로그-디지탈 변환기와; 상기 디지탈 직각위상 검출신호를 수신하여 상기 복합 영상신호의 1 프레임의 지속시간만큼 지연된 상기 직각위상 검출신호를 지연된 응답으로 공급하는 제 1 1-프레임 디지탈 지연선과, 상기 제 1 1-프레임 디지탈 지연선의 지연된 응답을 수신하여 상기 복합 영상신호의 2 프레임의 지속시간만큼 지연된 상기 직각위상 검출신호를 지연된 응답으로 공급하는 제 2 1-프레임 디지탈 지연선으로 종속접속과; 상기 아날로그-디지탈 변환기로 부터의 상기 직각위상 검출신호와 상기 제 1 1-프레임 디지탈 지연선의 지연된 응답을 차동적으로 결합하여 제 1 차신호를 출력하는 제 1 디지탈 감산기와; 상기 제 1 1- 프레임 디지탈 지연선의 지연된 응답과 상기 제 2 1-프레임 디지탈 지연선의 지연된 응답을 차동적으로 결합하여 제 2 차신호를 출력하는 제 2 디지탈 감산기와; 상기 제 1 차신호에 응답하여 위상 편이 키잉 기호에 대해 3-레벨 디지탈 응답을 구비한 제 1 고역 라인-콤 필터 응답을 제공하며, 상기 복합 영상신호의 상기 잔류성분이 상기 제 1 고역 라인-콤 필터 응답에서 억압되는 수단과; 상기 제 1 고역 라인-콤 필터 응답에 응답하여 각 위상 편이 키잉기호의 정체를 결정하여 제 2 비트-직렬 디지탈 신호에 있어서 각 연속하는 비트를 출력하는 제 1 기호 결정회로와; 상기 제 2 비트-직렬 디지탈 신호에 응답하여 상기 제 1 비트-직렬 디지탈 신호를 실질적으로 재생하는 제 3 비트-직렬 디지탈신호를 출력하는 제 1 부분 응답 필터와; 상기 제 1 차신호에 응답하여 위상 편이 키잉 기호에 대해 5-레벨 디지탈 응답을 구비한 제 2 고역 라인-콤 필터 응답을 제공하며, 상기 복합 영상신호의 상기 잔류성분이 상기 제 2 고역 라인-콤 필터 응답에서 억압되는 수단과; 상기 제 2 고역 라인-콤 필터 응답에 응답하여 각 위상 편이 키잉기호의 정체를 결정하여 제 4 비트-직렬 디지탈 신호에 있어서 각 연속하는 비트를 출력하는 제 2 기호 결정회로와; 상기 제 4 비트-직렬 디지탈 신호에 응답하여 상기 제 1 비트-직렬 디지탈 신호를 실질적으로 재생하는 제 5 비트-직렬 디지탈신호를 출력하는 제 2 부분 응답 필터와; 기호결정에 있어서 영향을 미치는 상기 복합 영상신호의 잔류성분으로 인한 오류가 가장 적을 것 같은 상기 제 3 및 제 5 비트-직렬 디지탈신호의 현재비트중의 하나를 제 6 비트-직렬 디지탈신호의 현재비트로서 선택함으로써 상기 제 6 비트-직렬 디지탈신호의 연속하는 비트를 선택하는 수단과; 상기 제 2 차신호에 응답하여 위상 편이 키잉 기호에 대해 5-레벨 디지탈 응답을 구비한 제 3 고역 라인-콤 틸터 응답을 제공하며, 상기 복합 영상신호의 상기 잔류성분이 상기 제 3 고역 라인-콤 필터 응답에서 억압되는 수단과; 상기 제 3 고역 라인-콤 필터 응답에 응답하여 각 위상 편이 키잉기호의 정체를 결정하여 제 7 비트-직렬 디지탈 신호에 있어서 각 연속하는 비트를 출력하는 제 3 기호 결정회로와; 상기 제 7 비트-직렬 디지탈 신호에 응답하여 상기 제 8 비트-직렬 디지탈 신호를 출력하는 제 3 부분 응답 필터와; 상기 제 2 차신호에 응답하여 위상 편이 키잉 기호에 대해 9-레벨 디지탈 응답을 제 4 고역 라인-콤 필터 응답을 제공하며, 상기 복합 영상신호의 상기 잔류성분이 상기 제 4 고역 라인-콤 필터 응답에서 억압되는 수단과; 상기 제 4 고역 라인-콤 필터 응답에 응답하여 각 위상 편이 키잉 기호의 정체를 결정하여 제 9 비트-직렬 디지탈신호에 있어서 각 연속하는 비트를 출력하는 제 4 기호 결정회로와; 상기 제 9 비트-직렬 디지탈 신호에 응답하여 제 10 비트-직렬 디지탈 신호를 그 응답으로서 출력하는 제 4 부분응답 필터와; 기호결정에 영향을 미치는 상기 복합 영상신호의 잔류성분으로 인한 오류가 가장 적을 것 같은 상기 제 8 및 제 10 비트-직렬 디지탈 신호의 현재비트중의 하나를 제 11 비트-직렬 디지탈신호의 현재비트로서 선택함으로써 상기 제 11 비트-직렬 디지탈신호의 연속하는 비트를 선택하는 수단과; 상기 제 11 비트-직렬 디지탈신호를 수신하는 제 1 입력과, 제 2 입력과, 제 12 비트-직렬 디지탈신호를 공급하는 출력을 가진 XOR 게이트와; 기호결정에 영향을 미치는 상기 복합 영상신호의 잔류성분으로 인한 오류가 가장 적을 것 같은 상기 제 6 및 제 12 비트-직렬 디지탈 신호의 현재비트중의 하나를 제 13 비트-직렬 디지탈신호의 현재비트로서 선택함으로써 상기 제 13 비트-직렬 디지탈신호의 연속하는 비트를 선택하는 수단과; 상기 제 13 비트-직렬 디지탈신호를 수신하여 상기 제 13 비트-직렬 디지탈신호를 상기 복합 영상신호의 1 프레임의 지속시간만큼 지연된후에 상기 XOR 게이트의 제 2 입력으로 공급하는 제 3 1-프레임 디지탈 지연선을 구비함을 특징으로 하는 디지탈 신호 수신기.
28. 제 27 항에 있어서, 상기 라인-록 제 2 제어 발진회로의 발진의 평균축 통과에 응답하여 카운팅하여 데이타행 당 기호 카운트를 출력하며, 상기 수평 동기 분리기로 부터의 수평 동기 펄스에 응답하여 당 기호 카운트의 초기값으로 주기적으로 리셋되는 데이타행 당 기호 카운터와; 상기 수평 동기 분리기로 부터 공급되는 수평 동기 펄스를 카운팅하여 각 값이 주사선 카운트값에 해당하는 데이타 행 카운트를 출력하며, 상기 수직 동기 분리기로 부터 공급되는 수직 동기 펄스에 응답하여 데이타 행 카운트의 초기값으로 주기적으로 리셋되는 데이타 행 카운터와; 상기 제 1 1-프레임 디지탈 지연선을 제공하기 위하여 판독-기입 반복 모드에서 동작되며, 상기 데이타 행 카운트에 의하여 행으로 어드레싱되며 상기 데이타행 당 기호 카운트에 의하여 열로 어드레싱되는 저장영역을 내부에 가지도록 배열되는 제 1 프레임저장 램과; 상기 제 2 1-프레임 디지탈 지연선을 제공하기 위하여 판독-기입 반복 모드에서 동작되며, 상기 데이타 행 카운트에 의하여 행으로 어드레싱되며 상기 데이타행 당 기호 카운트에 의하여 열로 어드레싱되는 저장영역을 내부에 가지도록 배열되는 제 2 프레임저장 램과; 상기 제 3 1-프레임 디지탈 지연선을 제공하기 위하여 판독-기입 반복 모드에서 동작되며, 상기 데이타 행 카운트에 의하여 행으로 어드레싱되며 상기 데이타행 당 기호 카운트에 의하여 열로 어드레싱되는 저장영역을 내부에 가지도록 배열되는 제 3 프레임저장 램과;
29. 제 28 항에 있어서, 상기 분리된 수직 동기 펄스중 적어도 선택된 것에 응답하여, 하위 비트는 모듈로-2 데이타 프레임 카운트가 되고 상위비트는 모듈로-2 데이타 프레임 쌍 카운트가 되는 모듈로-4 데이타 프레임 카운트를 출력하는 모듈로-4 데이타 프레임 카운터와; 상기 라인-록 제어 발진기의 발진의 평균축 통과에 응답하여 카운팅하여 데이타열 당 기호 카운트를 출력하고, 상기 데이타열 당 기호 카운트가 소정의 전 카운트값에 도달하여 초기의 카운트값으로 넘어갈 때마다 전 카운트 도달신호를 공급하며, 상기 수평 동기 분리기로 부터의 수평동기 펄스에 응답하여 데이타열 당 기호 카운트의 상기 초기 카운트값으로 주기적으로 리셋되는 데이타열 당 기호 카운터와; 상기 데이타열 당 기호 카운터로 부터 공급되는 전 카운트 도달신호를 카운팅하여 데이타 열 카운트를 출력하고, 상기 수직 동기 분리기로 부터 공급되는 수직 동기 펄스에 응답하여 데이타 열 카운트의 초기 값으로 주기적으로 리셋되는 열 카운터와; 디인터리버(de-interleaver)로 동작하여 입력신호로서 공급되는 상기 제 12 비트-직렬 디지탈신호에 응답하여 디인터리버 출력신호를 공급하며, 상기 모듈로-4 데이타 프레임 카운트와, 상기 데이타행 당 기호 카운트와, 상기 데이타 행 카운트와, 상기 데이타열 당 기호 카운트와, 상기 데이타 열 카운트를 제어신호로 수신하는 레이트버퍼와; 상기 레이트버퍼로 부터의 출력신호에 응답하여 내부의 오류를 정정하는 오류 정정 부호 디코더를 더 구비함을 특징으로 하는 디지탈 신호 수신기.
30. 제 27 항에 있어서, 제 6 비트-직렬 디지탈신호의 연속비트를 선택하는 상기 수단과, 제 11 비트-직렬 디지탈신호의 연속비트를 선택하는 상기 수단과, 제 13 비트-직렬 디지탈신호의 연속비트를 선택하는 상기 수단은 다같이 현재의 상기 제 1 고역 라인-콤 필터 응답이 세기를 1 프레임 이전의 그 세기와 비교하여, 현재의 상기 제 1 고역-라인-콤 필터 응답의 세기가 1 프레임 이전의 그 세기를 초과할때는 제 1 값을 가지며 현재의 상기 제 1 고역 라인-콤 필터 응답의 세기가 1 프레임 이전의 그 세기를 초과하지 않을때는 제 2 값을 가지는 제 1 제어신호를 출력하는 수단과; 상기 제 5 비트-직렬 디지탈신호를 수신하는 제 1 입력과 상기 제 3 비트-직렬 디지탈신호를 수신하는 제 2 입력과 상기 제 6 비트-직렬 디지탈신호를 공급하는 출력을 가지고 있으며, 상기 제 1 값의 상기 제 1 제어신호에 의하여 그 제 1 입력에서 수신되는 상기 제 5 비트-직렬 디지탈신호를 그 출력에서 재생되게 하며, 상기 제 2 값의 상기 제 1 제어신호를 그 출력에서 재생되게 하며, 상기 제 2 값의 상기 제 1 제어신호에 의하여 그 제 2 입력에서 수신되는 상기 제 3 비트-직렬 디지탈신호를 그 출력에서 재생되게 하는 제 1 2-입력 멀티플렉서와; 현재의 상기 제 3 고역 라인-콤 필터 응답의 세기를 1 프레임 이전의 그 세기와 비교하여, 현재의 상기 제 3 고역 라인-콤 필터 응답의 세기가 1 프레임 이전의 그 세기를 초과할때는 제 1 값을 가지며 현재의 상기 제 3 고역 라인-콤 필터 응답의 세기가 1 프레임 이전의 그 세기를 초과하지 않을때는 제 2 값을 가지는 제 2 제어신호를 출력하는 수단과; 상기 제 10 비트-직렬 디지탈신호를 수신하는 제 1 입력과 상기 제 8 비트-직렬 디지탈신호를 수신하는 제 2 입력과 상기 제 11 비트-직렬 디지탈신호를 공급하는 출력을 가지고 있으며, 상기 제 1 값의 상기 제 2 제어신호에 의하여 그 제 1 입력에서 수신되는 상기 제 10 비트-직렬 디지탈신호를 그 출력에서 재생되게 하며, 상기 제 2 값의 상기 제 2 제어신호에 의하여 그 제 2 입력에서 수신되는 상기 제 8 비트-직렬 디지탈신호를 그 출력에서 재생되게 하는 제 22-입력 멀티플렉서와; 상기 제 1 및 제 2 차신호의 세기를 비교하여, 상기 제 1 차신호의 세기가 상기 제 2 차신호의 세기를 초과하지 않을때는 제 1 값을 가지며 상기 제 1 차신호의 세기가 상기 제 2 차신호의 세기를 초과하지 않을때는 제 2 값을 가지는 제 3 제어신호를 출력하는 수단과; 상기 제 12 비트-직렬 디지탈신호를 수신하는 제 1 입력과 상기 제 6 비트-직렬 디지탈신호를 수신하는 제 2 입력과 상기 제 13 비트-직렬 디지탈신호를 공급하는 출력은 가지고 있으며, 상기 제 1 값의 상기 제 3 제어신호에 의하여 그 제 1 입력에서 수신되는 상기 제 12 비트-직렬 디지탈신호를 그 출력에서 재생되게 하며, 상기 제 2 값의 상기 제 3 제어신호에 의하여 그 제 2 입력에서 수신되는 상기 제 6 비트-직렬 디지탈신호를 그 출력에서 재생되게 하는 제 3 2-입력 멀티플렉서를 구비함을 특징으로 하는 디지탈 수신기.