JPH08172614A - 映像音声多重通信方式と映像音声多重送信装置と映像音声多重受信装置 - Google Patents

Abstract

(57)【要約】 【目的】 映像信号と音声信号を多重化してディジタル
伝送する映像音声多重送信装置において、音声の伝送品
質を保ちながら回路規模を減少させることを目的とす
る。 【構成】 ５４０Ｍｂｐｓレートの映像信号と音声信号
を多重化してディジタル伝送を行う映像音声多重送信装
置において、音声信号のアナログ／ディジタル変換にデ
ルタ・シグマ変調回路１０８，１０９を用いる。 【効果】 誤り訂正符号化回路を省略することができ、
小さな回路規模で高品質な音声信号の伝送ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、映像信号と音声信号
を多重化してシリアル伝送するための映像音声多重通信
方式と映像音声多重送信装置と映像音声多重受信装置に
関するものである。

【０００２】

【従来の技術】近年カメラやＶＴＲなどの放送用機器の
ディジタル化が進んできており、映像音声信号を多重化
してディジタル伝送する装置の開発も活発化している。
以下、５４０Ｍｂｐｓレートの情報を持つ映像信号と２
チャンネルの音声信号を多重化してディジタルでシリア
ル伝送する映像音声多重通信方式における従来の映像音
声多重送信装置について説明する。

【０００３】図３は従来の映像音声多重送信装置の一例
を示すブロック図である。図３において、１０１は２７
ＭＨｚサンプリング・量子化１０ビットのディジタルの
輝度信号が入力されるＹ入力端子である。１０２および
１０３はそれぞれ１３．５ＭＨｚサンプリング・量子化
１０ビットのディジタル色差信号が入力されるＲ−Ｙ入
力端子およびＢ−Ｙ入力端子である。１０４および１０
５は２チャンネルのアナログの音声信号が入力される第
１の音声信号入力端子と第２の音声信号入力端子であ
る。１０６は２７ＭＨｚの輝度信号サンプリングクロッ
クが入力されるクロック入力端子である。１２６はディ
ジタル映像信号（輝度信号と色差信号）を各信号のサン
プリングクロックのタイミングで書き込むとともに後述
の伝送用クロック（６２２．０８ＭＨｚ）のタイミング
で読み出すメモリである。１１０は２７ＭＨｚの輝度信
号サンプリングクロックを１２５分周する１２５分周回
路である。１１２は１２５分周回路１１０から出力され
るクロックを逓倍し２８８０倍の周波数にする逓倍回路
である。１２０および１２１はそれぞれ第１のＡ／Ｄ変
換器および第２のＡ／Ｄ変換器である。１２２はクロッ
クを１２９６０分周する１２９６０分周回路である。１
２３および１２４はそれぞれ１サンプル分のディジタル
音声信号に検査ビットを付加する第１の誤り訂正符号化
回路および第２の誤り訂正符号化回路である。１２５は
伝送フレームを構成し映像信号・音声信号を多重化して
シリアル化する多重回路である。１１４はスクランブル
回路である。１１５はシリアル信号出力端子である。

【０００４】以上のように構成された映像音声多重送信
装置について、以下その動作を説明する。まず、クロッ
ク入力端子１０６から入力された２７ＭＨｚの輝度信号
サンプリングクロックは１２５分周回路１１０で２１６
ｋＨｚの信号に変換される。続いてクロック逓倍回路１
１２で２８８０逓倍され６２２．０８ＭＨｚの信号に変
換され、多重回路１２５および１２９６０分周回路１２
２に供給される。１２９６０分周回路１２２では６２
２．０８ＭＨｚのクロックを分周し、４８ｋＨｚのクロ
ックを出力している。この４８ｋＨｚのクロックを用い
て音声信号のＡ／Ｄ変換を行っている。

【０００５】第１の音声信号入力端子１０４から入力さ
れたアナログ音声信号は第１のＡ／Ｄ変換器１２０で４
８ｋＨｚサンプリング・１６ビット量子化されディジタ
ル信号に変換されて出力される。つぎに、第１の誤り訂
正符号化回路１２３で１サンプル分、すなわち１６ビッ
トのデータに対し１誤り訂正・２誤り検出のＢＣＨ符号
の検査ビット６ビットが付加される。

【０００６】同様に第２の音声信号入力端子１０５より
入力されたアナログ信号は第２のＡ／Ｄ変換器１２１で
ディジタル信号に変換され、第２の誤り訂正符号化回路
１２４で上記と同様に検査ビットが付加される。一方、
Ｙ入力端子１０１より入力された２７ＭＨｚサンプリン
グ・量子化１０ビットのディジタル映像信号と、Ｒ−Ｙ
入力端子１０２およびＢ−Ｙ入力端子１０３より入力さ
れた１３．５ＭＨｚサンプリング・量子化１０ビットの
ディジタル映像信号、すなわち５４０Ｍｂｐｓ分の映像
信号は、メモリ１２６にてそれぞれのサンプリングクロ
ックのタイミングで書き込まれ、後述する多重回路１２
５が要求するタイミングでデータを出力している。

【０００７】多重回路１２５ではクロック逓倍回路１１
２の出力の６２２．０８ＭＨｚのクロックを用いてメモ
リ１２６の出力のディジタル映像信号と、第１の誤り訂
正符号化回路１２３と第２の誤り訂正符号化回路１２４
の出力の検査ビットを含むディジタル音声信号を多重化
し、シリアル化している（６２２．０８Ｍｂｐｓ）。な
お、この多重化に関しては図５（ｂ）に示す２５９２０
ビットからなる伝送フレームを構成して各データのビッ
ト割り当てを行っている。まず、先頭の８０ビットは通
信の同期をとるためのフレームビットを割り当て、つぎ
に色差信号・輝度信号を交互に割り当て映像信号全体と
して２２５００ビットを割り当てる。つぎに音声信号と
して１０４ビットを割り当てている。

【０００８】この多重回路１２５の出力の６２２．０８
Ｍｂｐｓのシリアル信号は同一符号が長く連続するのを
防ぐため、スクランブル回路１１４で（数１）の生成多
項式Ｇ（ｘ）で示されるスクランブル処理が施され、シ
リアル信号出力端子１１５に出力される。

【０００９】

【数１】

【００１０】ここで、スクランブル回路１１４は具体的
には図６（ａ）の回路が用いられている。図６（ａ）に
おいて、５０１はシリアルクロック入力端子、５０２は
データ入力端子、５１６はデータ出力端子、５０３〜５
１２は遅延素子、５１３〜５１５は排他的論理和素子で
ある。以上のように、従来例における映像音声多重送信
装置は映像信号と音声信号を多重化してディジタルでシ
リアル伝送している。

【００１１】つぎに、映像音声多重通信方式における従
来の映像音声多重受信装置について説明する。図４は従
来の映像音声多重受信装置の一例を示すブロック図であ
る。図４において、２０１はシリアルクロック入力端子
である。２０２はシリアル信号入力端子である。２０３
はデスクランブル回路である。２２０はシリアル信号か
ら映像信号と音声信号を分離する分離回路である。２０
５はクロック信号を８６４０分周する８６４０分周回路
である。２０６はクロック信号を３７５逓倍するクロッ
ク逓倍回路である。２０９は映像クロック出力端子であ
る。２１５は分離回路２２０のクロックのタイミングで
映像信号を書き込むとともに映像信号のサンプリングク
ロックで読み出し連続な映像信号を出力するメモリであ
る。２１０はディジタルの輝度信号を出力するＹ出力端
子である。２１１および２１２はそれぞれディジタルの
色差信号を出力するＲ−Ｙ出力端子およびＢ−Ｙ出力端
子である。２１６および２１７はそれぞれ音声信号の情
報ビットと検査ビットからＢＣＨの誤り訂正の復号化処
理を行う第１の誤り訂正復号化回路および第２の誤り訂
正復号化回路である。２１８および２１９はそれぞれデ
ィジタルの音声信号をアナログ信号に変換する第１のＤ
／Ａ変換器および第２のＤ／Ａ変換器である。２１３お
よび２１４はアナログの音声信号を出力する第１のアナ
ログ音声出力端子および第２のアナログ音声出力端子で
ある。

【００１２】以上のように構成された映像音声多重受信
装置について、以下その動作を説明する。まず、シリア
ルクロック入力端子２０１から入力された６２２．０８
ＭＨｚのクロックは８６４０分周回路２０５で８６４０
分周され７２ｋＨｚのクロックとなる。そしてクロック
逓倍回路２０６にて３７５倍され２７ＭＨｚのクロック
となり映像クロック出力端子２０９へと出力される。

【００１３】一方、シリアル信号入力端子２０２より入
力された６２２．０８Ｍｂｐｓのディジタル信号はデス
クランブル回路２０３でスクランブルが解かれる。デス
クランブル回路２０３は具体的には図６（ｂ）の回路が
用いられている。図６（ｂ）において、５１７はシリア
ルクロック入力端子、５１８はデータ入力端子、５３２
はデータ出力端子、５１９〜５２８は遅延素子、５２９
〜５３１は排他的論理和素子である。

【００１４】分離回路２２０では、デスクランブル回路
２０３の出力のデータからフレームビットを検出し、同
期をとっている。この同期により映像信号部分をメモリ
２１５へ出力し、音声信号部分を第１の誤り訂正復号化
回路２１６および第２の誤り訂正復号化回路２１７へ出
力している。メモリ２１５では分離回路２２０の出力信
号を書き込み、輝度信号成分を２７ＭＨｚのクロックで
読み出してＹ出力端子２１０へ出力し、また色差信号成
分を１３．５ＭＨｚのクロックで読み出してＲ−Ｙ出力
端子２１１およびＢ−Ｙ出力端子２１２へ出力してい
る。

【００１５】また、分離回路２２０の出力の音声信号に
は、２チャンネル分の信号（情報ビットと検査ビットの
情報）が含まれている。第１の誤り訂正復号化回路２１
６と第２の誤り訂正復号化回路２１７では、これらの情
報からＢＣＨの誤り訂正の復号化処理を行っている。第
１の誤り訂正復号化回路２１６と第２の誤り訂正復号化
回路２１７の出力信号はそれぞれ第１のＤ／Ａ変換器２
１８および第２のＤ／Ａ変換器２１９にてアナログ信号
に変換され、それぞれ第１のアナログ音声出力端子２１
３および第２のアナログ音声出力端子２１４へ出力され
ている。

【００１６】以上のように、従来例における映像音声多
重受信装置は多重化されたシリアル信号から映像と音声
を分離して出力している。

【００１７】

【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、シリアル伝送時に音声信号部分に誤り
が起きた場合異音が発生するため、音声信号の誤り訂正
信号処理が必要となっている。例えば１６ビットの音声
信号のうち最上位ビットが誤った場合はフルスケール信
号の半分の振幅を持つノイズとなり、耳障りな音とな
る。したがって、従来例の映像音声多重送信装置におい
ては誤り訂正符号化回路１２３，１２４が必要であり、
また、従来例の映像音声多重受信装置においては誤り訂
正復号化回路２１６，２１７が必要である。これにより
回路規模が大きくなってしまうという問題を有してい
た。また、多重化して伝送する音声信号のチャンネル数
が増えれば増えるほどこの問題は大きくなってくる。

【００１８】この発明は上記従来の問題点を解決するも
ので、誤り訂正の処理回路を不要とし、かつ高い音声信
号伝送の品質を確保することができる映像音声多重通信
方式と映像音声多重送信装置と映像音声多重受信装置を
提供することを目的とする。

【００１９】

【課題を解決するための手段】この目的を達成するため
に、請求項１記載の映像音声多重通信方式は、映像信号
と音声信号を多重化してシリアル伝送を行う際に、送信
側で音声信号をデルタ・シグマ変調して映像信号と多重
化し、受信側で音声信号を映像信号と分離してデルタ・
シグマ変調の復調を行う。

【００２０】請求項２記載の映像音声多重送信装置は、
所定レートの情報量を持つ映像信号を書き込んで蓄積し
伝送フレームで規定されるタイミングで映像信号データ
を読み出すメモリと、アナログ音声信号をデルタ・シグ
マ変調にて所定周波数のクロック周期毎にディジタルデ
ータに変換して出力するデルタ・シグマ変調器と、所定
周期で伝送フレームを構成しメモリの出力の映像信号デ
ータとデルタ・シグマ変調器の出力の音声信号データを
多重化してシリアル信号を出力する多重回路とを備えて
いる。

【００２１】請求項３記載の映像音声多重送信装置は、
請求項１の映像音声多重通信方式において、送信側に設
けられるものであり、５４０Ｍｂｐｓレートの情報量を
持つ映像信号を書き込んで蓄積し伝送フレームで規定さ
れるタイミングで映像信号データを読み出すメモリと、
アナログ音声信号をデルタ・シグマ変調にてディジタル
に変換し周波数６２２．０８／ｎ ＭＨｚ（ｎは自然
数）のクロック周期毎にデータを出力するｋ個（ｋは自
然数）のデルタ・シグマ変調器と、ｊ／７２０００秒
（ｊは自然数）周期で伝送フレームを構成し、メモリの
出力の映像信号データとｋ個のデルタ・シグマ変調器の
出力の音声信号データを多重化して６２２．０８Ｍｂｐ
ｓのシリアル信号を出力する多重回路とを備えている。

【００２２】請求項４記載の映像音声多重受信装置は、
所定周期で伝送フレームが構成されているシリアル信号
から映像信号データと音声信号データを分離して映像信
号データを出力しかつ所定周波数のクロック周期毎に音
声信号データを出力する分離回路と、分離回路の出力の
映像信号データを書き込んで蓄積し連続して読み出すこ
とにより所定レートの情報量を持つ映像信号を再生する
メモリと、分離回路の出力の音声信号データをデルタ・
シグマ変調の復調をしてアナログ音声信号を出力するデ
ルタ・シグマ復調器とを備えている。

【００２３】請求項５記載の映像音声多重受信装置は、
請求項１記載の映像音声多重通信方式において、受信側
に設けられるものであり、ｊ／７２０００秒周期で伝送
フレームが構成されている６２２．０８Ｍｂｐｓのシリ
アル信号から映像信号データと音声信号データを分離し
て映像信号データを出力しかつ周波数６２２．０８／ｎ
ＭＨｚのクロック周期毎に音声信号データを出力する
分離回路と、分離回路の出力の映像信号データを書き込
んで蓄積し連続して読み出すことにより５４０Ｍｂｐｓ
レートの情報量を持つ映像信号を再生するメモリと、分
離回路の出力の音声信号データをデルタ・シグマ変調の
復調をしてアナログ音声信号を出力するｋ個のデルタ・
シグマ復調器とを備えている。

【００２４】

【作用】この発明の構成によれば、送信側で音声信号を
デルタ・シグマ変調して映像信号と多重化し、受信側で
音声信号を映像信号と分離してデルタ・シグマ変調の復
調を行うので、送信側から受信側へは微小振幅の情報を
伝送していることになる。よって、伝送情報にビット誤
りを起こしても、この誤りが音声信号の品質に与える影
響が小さい。したがって、音声信号の誤り訂正符号化回
路および誤り訂正復号化回路を省略することができ、映
像音声多重送信装置および映像音声多重受信装置の回路
規模を小さくすることができる。

【００２５】

【実施例】以下、この発明の実施例について、図面を参
照しながら説明する。 〔実施例１〕図１は請求項２，３記載の発明の実施例の
映像音声多重送信装置を示すブロック図である。図１の
実施例は部分的には図３の従来例における映像音声多重
送信装置と同じであるので、同一部分には同一番号を付
してその詳細な説明は省略する。

【００２６】図１において、１０７はディジタル映像信
号のサンプリングクロックのタイミングで書き込むとと
もに伝送用クロックのタイミングで読み出すメモリ、１
０８および１０９はそれぞれアナログ音声信号をデルタ
・シグマ変調により１ビットディジタル信号に変換する
第１のデルタ・シグマ変調器および第２のデルタ・シグ
マ変調器、１１１はクロック信号を８０分周する８０分
周回路である。

【００２７】以上のように構成されたこの実施例の映像
音声多重送信装置について、以下その動作を説明する。
まず、クロック入力端子１０６から入力された２７ＭＨ
ｚの輝度信号サンプリングクロックは１２５分周回路１
１０で２１６ｋＨｚのクロックに変換される。続いてク
ロック逓倍回路１１２で２８８０逓倍され６２２．０８
ＭＨｚのクロックに変換され、多重回路１１３および８
０分周回路１１１に供給される。８０分周回路１１１で
は６２２．０８ＭＨｚのクロックを分周し、７．７７６
ＭＨｚのクロックを出力している。この７．７７６ＭＨ
ｚのクロックを用いて音声信号のデルタ・シグマ変調を
行っている。第１の音声信号入力端子１０４から入力さ
れたアナログ音声信号は、第１のデルタ・シグマ変調器
１０８で７．７７６ＭＨｚサンプリング・１ビット信号
に変換されディジタル信号として出力される。同様に第
２の音声信号入力端子１０５より入力されたアナログ信
号は、第２のデルタ・シグマ変調器１０９でディジタル
信号に変換されて出力される。

【００２８】図１の映像音声多重送信装置では、デルタ
・シグマ変調器が２個、サンプリング周波数が７．７７
６ＭＨｚということから、この実施例は請求項３におけ
るｋ＝２、ｎ＝８０のときになる。一方、Ｙ入力端子１
０１より入力された２７ＭＨｚサンプリング・量子化１
０ビットのディジタル映像信号と、Ｒ−Ｙ入力端子１０
２およびＢ−Ｙ入力端子１０３より入力された１３．５
ＭＨｚサンプリング・量子化１０ビットのディジタル映
像信号、すなわち５４０Ｍｂｐｓレートの映像信号は、
メモリ１０７にてそれぞれのサンプリングクロックのタ
イミングで書き込まれ、後述する多重回路１１３が要求
するタイミングでデータを出力している。

【００２９】多重回路１１３ではクロック逓倍回路１１
２の出力の６２２．０８ＭＨｚのクロックを用いてメモ
リ１０７の出力のディジタル映像信号と、第１のデルタ
・シグマ変調器１０８と第２のデルタ・シグマ変調器１
０９の出力のディジタル信号を多重化し、シリアル化し
ている（６２２．０８Ｍｂｐｓ）。なお、この多重化に
関しては図５（ａ）に示す８６４０ビットからなる伝送
フレームを構成して各データのビット割り当てを行って
いる。この伝送フレームの周期は１／７２０００秒であ
り、請求項３でいうｊ＝１のときである。まず、先頭の
８０ビットは通信の同期をとるためのフレームビットを
割り当て、つぎに色差信号・輝度信号を交互に割り当て
映像信号全体として７５００ビットを割り当てる。つぎ
に音声信号として１６０ビットを割り当てている。

【００３０】そして、スクランブル回路１１４でスクラ
ンブル処理を行ってシリアル信号出力端子１１４に出力
している。ここで、スクランブル回路１１３は従来例と
同様図６（ａ）の回路を用いている。ここで、デルタ・
シグマ変調器１０８，１０９は具体的には図７（ａ）に
示す回路を用いている。図７（ａ）において、９０１は
アナログ音声入力端子、９０２はデルタ・シグマ変調信
号出力端子、９０３はサンプリングクロック入力端子、
９０４および９０５は抵抗器、９０６はコンデンサ、９
０７はＤフリップフロップである。

【００３１】図７（ａ）のデルタ・シグマ変調器では、
抵抗器９０５とコンデンサ９０６の積分器で局部復調を
行っており、Ｄフリップフロップ９０７のＮＱ端子の出
力を復調した信号とアナログ音声信号入力端子９０１か
ら入力された信号と加算している。この処理は、Ｄフリ
ップフロップ９０７のＮＱ端子の出力を用いているた
め、Ｑ端子の出力の局部復調信号と入力信号との減算処
理と等価である。そしてこの減算処理の結果をＤフリッ
プフロップ９０３で基準電位より高電位か低電位かを識
別して変調している。すなわち、このデルタ・シグマ変
調は、１標本化前までのデルタ・シグマ変調信号を復調
した信号に対して入力された信号が高電位か低電位かを
符号化する差分成分に着目した変調方式である。

【００３２】ここで、図１における第１のデルタ・シグ
マ変調器１０８や第２のデルタ・シグマ変調器１０９で
は標本化クロックに７．７７６ＭＨｚというクロックを
用いており、音声信号帯域（一般的には２０ｋＨｚ）に
比べ約３９０倍と高い周波数となっている。図７（ａ）
のデルタ・シグマ変調器での１ビット・１サンプル変調
信号がどの程度の振幅の表現になるかを考えた場合、そ
れは抵抗器９０５とコンデンサ９０６からなる積分器の
時定数によって決まってくる。しかし、一般的には積分
器の時定数は１／７．７７６ＭＨｚなる時間に対して十
分大きく取っているため、１／７．７７６ＭＨｚの周期
の間に積分器で変動する電位は小さい。つまり、１ビッ
ト・１サンプルが表現する振幅は非常に小さなものにな
っている。

【００３３】すなわち、この実施例のようにデルタ・シ
グマ変調を用いて音声信号を伝送するということは微小
振幅の情報を伝送していることになる。したがって、デ
ルタ・シグマ変調信号に１ビット誤りを起こしても可聴
帯域外周波数の微小振幅のノイズとなる。つまり、伝送
情報にビット誤りを起こしても、この誤りが音声信号の
品質に与える影響が小さいことがわかる。

【００３４】以上のように、この実施例によれば、音声
信号のアナログ／ディジタル変換にデルタ・シグマ変調
器１０８，１０９を用いることにより、誤り訂正符号化
回路を省略することができ回路規模を小さくすることが
できる。さらに付け加えれば、図７（ａ）のようなデル
タ・シグマ変調器１０８，１０９は一般的な１６ビット
量子化のＡ／Ｄ変換器に比べ簡単な回路になっているた
め、さらに回路規模を小さくすることができる。

【００３５】〔実施例２〕図２は請求項４，５記載の発
明の実施例の映像音声多重受信装置を示すブロック図で
ある。図２の実施例は部分的には図４の従来例における
映像音声多重受信装置と同じであるので、同一部分には
同一番号を付してその詳細な説明は省略する。

【００３６】図２において、２０４はシリアル信号から
映像信号と音声信号を分離する分離回路、２３０は分離
回路２０４のクロックのタイミングで映像信号を書き込
むとともに映像信号のサンプリングクロックで読み出し
連続な映像信号を出力するメモリ、２０７および２０８
はそれぞれ第１のデルタ・シグマ復調器および第２のデ
ルタ・シグマ復調器である。

【００３７】以上のように構成されたこの実施例の映像
音声多重受信装置について、以下その動作を説明する。
まず、シリアルクロック入力端子２０１から入力された
６２２．０８ＭＨｚのクロック信号は８６４０分周回路
２０５で８６４０分周され７２ｋＨｚの信号となる。そ
して、クロック逓倍回路２０６にて３７５倍され２７Ｍ
Ｈｚの信号となり映像クロック出力端子２０９へと出力
される。

【００３８】一方、シリアル信号入力端子２０２より入
力された６２２．０８Ｍｂｐｓのディジタル信号はデス
クランブル回路２０３でスクランブルが解かれる。デス
クランブル回路２０３は従来例と同様に具体的には図６
（ｂ）の回路が用いられている。分離回路２０４では、
デスクランブル回路２０３の出力のデータからフレーム
ビットを検出し、同期をとっている。この同期により映
像信号部分をメモリ２３０へ出力し、音声信号部分を第
１のデルタ・シグマ復調器２０７および第２のデルタ・
シグマ復調器２０８へ出力している。

【００３９】メモリ２３０では分離回路２０４の出力信
号を書き込み、輝度信号成分を２７ＭＨｚのクロックで
読み出してＹ出力端子２１０へ出力し、また色差信号成
分を１３．５ＭＨｚのクロックで読み出してＲ−Ｙ出力
端子２１１およびＢ−Ｙ出力端子２１２へ出力してい
る。また、分離回路２２０の出力の音声信号には２チャ
ンネル分の信号（デルタ・シグマ変調された信号）が含
まれている。第１のデルタ・シグマ復調器２０７および
第２のデルタ・シグマ復調器２０８では、それぞれデル
タ・シグマ変調信号の復調を行いアナログ信号に変換し
て第１のアナログ音声出力端子２１３と第２のアナログ
音声出力端子２１４へ出力している。

【００４０】ここで、デルタ・シグマ復調器は具体的に
は図７（ｂ）の回路となっている。図７（ｂ）におい
て、９１０は被復調信号入力端子、９１１はアナログ信
号出力端子、９１２は抵抗器、９１３はコンデンサであ
る。ここで、図２における第１のデルタ・シグマ復調器
２０７や第２のデルタ・シグマ復調器２０８での標本化
クロックは７．７７６ＭＨｚというクロックになってお
り、音声信号帯域（一般的には２０ｋＨｚ）に比べ約３
９０倍と高い周波数となっている。図７（ｂ）のデルタ
・シグマ復調器での１ビット・１サンプル変調信号がど
の程度の振幅の表現になるかを考えた場合、それは抵抗
器９１２とコンデンサ９１３からなる積分器の時定数に
よって決まってくる。しかし、一般的には積分器の時定
数は１／７．７７６ＭＨｚなる時間に対して十分大きく
とっているため、１／７．７７６ＭＨｚの周期の間に積
分器で変動する電位は小さい。つまり、１ビット・１サ
ンプルが表現する振幅は非常に小さなものになってい
る。

【００４１】すなわち、この実施例のようにデルタ・シ
グマ変調を用いて音声信号を伝送するということは微小
振幅の情報を伝送していることになる。よって、伝送情
報にビット誤りを起こしても、この誤りが音声信号の品
質に与える影響が小さいことがわかる。以上のように、
この実施例によれば、音声信号のディジタル／アナログ
変換にデルタ・シグマ復調器２０７，２０８を用いるこ
とにより、誤り訂正複号化回路を省略することができ回
路規模を小さくすることができる。さらに付け加えれ
ば、図７（ｂ）のようなデルタ・シグマ復調器２０７，
２０８は一般的な１６ビット量子化のＤ／Ａ変換器に比
べ簡単な回路になっているため、さらに回路規模を小さ
くすることができる。

【００４２】なお、実施例１の映像音声多重送信装置と
実施例２の映像音声多重受信装置では、送信側で音声信
号をデルタ・シグマ変調して映像信号と多重化し、受信
側で音声信号を映像信号と分離してデルタ・シグマ変調
の復調を行う場合に、図５（ａ）に示すように１／７２
０００秒周期の伝送フレームを用いたが、この整数倍の
伝送フレームとしても構わない。また音声信号のチャン
ネル数を増やしたり、映像信号・音声信号以外のデータ
を割り当てて伝送しても構わない。

【００４３】また、映像信号の情報量のレート、デルタ
・シグマ変調の周波数、伝送フレームの周期などは、通
信の規格に応じて適宜設定されるものであり、上記実施
例の値に限定されるものではない。

【００４４】

【発明の効果】この発明の映像音声多重通信方式と映像
音声多重送信装置と映像音声多重受信装置によれば、音
声信号のアナログ／ディジタル変換やディジタル／アナ
ログ変換にデルタ・シグマ変調およびデルタ・シグマ復
調を用いることにより、誤り訂正符号化回路や誤り訂正
復号化回路を省略することができ、回路規模を小さくす
ることができる。

【図面の簡単な説明】

【図１】請求項２，３記載の発明の実施例の映像音声多
重送信装置を示すブロック図である。

【図２】請求項４，５記載の発明の実施例の映像音声多
重受信装置を示すブロック図である。

【図３】従来例の映像音声多重送信装置を示すブロック
図である。

【図４】従来例の映像音声多重受信装置を示すブロック
図である。

【図５】（ａ）はこの発明の実施例の映像音声多重送信
装置および映像音声多重受信装置の伝送フレームの構成
を示すビット配置図、（ｂ）は従来例の映像音声多重送
信装置および映像音声多重受信装置の伝送フレームの構
成を示すビット配置図である。

【図６】（ａ）はスクランブル回路の一例を示す回路図
であり、（ｂ）はデスクランブル回路の一例を示す回路
図である。

【図７】（ａ）はデルタ・シグマ変調器の一例を示す回
路図、（ｂ）はデルタ・シグマ復調器の一例を示す回路
図である。

【符号の説明】

１０７ メモリ １０８ 第１のデルタ・シグマ変調器 １０９ 第２のデルタ・シグマ変調器 １１３ 多重回路 ２０４ 分離回路 ２０７ 第１のデルタ・シグマ復調器 ２０８ 第２のデルタ・シグマ復調器 ２３０ メモリ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 映像信号と音声信号を多重化してシリア
   ル伝送を行う映像音声多重通信方式であって、送信側で
   音声信号をデルタ・シグマ変調して映像信号と多重化
   し、受信側で音声信号を映像信号と分離してデルタ・シ
   グマ変調の復調を行うことを特徴とする映像音声多重通
   信方式。
2. 【請求項２】 所定レートの情報量を持つ映像信号を書
   き込んで蓄積し伝送フレームで規定されるタイミングで
   映像信号データを読み出すメモリと、アナログ音声信号
   をデルタ・シグマ変調にて所定周波数のクロック周期毎
   にディジタルデータに変換して出力するデルタ・シグマ
   変調器と、所定周期で前記伝送フレームを構成し前記メ
   モリの出力の映像信号データと前記デルタ・シグマ変調
   器の出力の音声信号データを多重化してシリアル信号を
   出力する多重回路とを備えた映像音声多重送信装置。
3. 【請求項３】 ５４０Ｍｂｐｓレートの情報量を持つ映
   像信号を書き込んで蓄積し伝送フレームで規定されるタ
   イミングで映像信号データを読み出すメモリと、アナロ
   グ音声信号をデルタ・シグマ変調にて周波数６２２．０
   ８／ｎ ＭＨｚ（ｎは自然数）のクロック周期毎にディ
   ジタルデータに変換して出力するｋ個（ｋは自然数）の
   デルタ・シグマ変調器と、ｊ／７２０００秒（ｊは自然
   数）周期で前記伝送フレームを構成し前記メモリの出力
   の映像信号データと前記ｋ個のデルタ・シグマ変調器の
   出力の音声信号データを多重化して６２２．０８Ｍｂｐ
   ｓのシリアル信号を出力する多重回路とを備えた映像音
   声多重送信装置。
4. 【請求項４】 所定周期で伝送フレームが構成されてい
   るシリアル信号から映像信号データと音声信号データを
   分離して映像信号データを出力しかつ所定周波数のクロ
   ック周期毎に音声信号データを出力する分離回路と、前
   記分離回路の出力の映像信号データを書き込んで蓄積し
   連続して読み出すことにより所定レートの情報量を持つ
   映像信号を再生するメモリと、前記分離回路の出力の音
   声信号データをデルタ・シグマ変調の復調をしてアナロ
   グ音声信号を出力するデルタ・シグマ復調器とを備えた
   映像音声多重受信装置。
5. 【請求項５】 ｊ／７２０００秒周期で伝送フレームが
   構成されている６２２．０８Ｍｂｐｓのシリアル信号か
   ら映像信号データと音声信号データを分離して映像信号
   データを出力しかつ周波数６２２．０８／ｎ ＭＨｚの
   クロック周期毎に音声信号データを出力する分離回路
   と、前記分離回路の出力の映像信号データを書き込んで
   蓄積し連続して読み出すことにより５４０Ｍｂｐｓレー
   トの情報量を持つ映像信号を再生するメモリと、前記分
   離回路の出力の音声信号データをデルタ・シグマ変調の
   復調をしてアナログ音声信号を出力するｋ個のデルタ・
   シグマ復調器とを備えた映像音声多重受信装置。