JP2597873B2

JP2597873B2 - 音声デコーダ

Info

Publication number: JP2597873B2
Application number: JP63038989A
Authority: JP
Inventors: 衛日高; 隆角田; 和俊堀
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1988-02-22
Filing date: 1988-02-22
Publication date: 1997-04-09
Anticipated expiration: 2012-04-09
Also published as: JPH01213037A

Description

【発明の詳細な説明】産業上の利用分野本発明は音声デコーダに係り、特に受信ディジタル音
声データをデインターリーブした後もとのアナログ音声
信号に変換するデコーダに関する。

従来の技術従来よりディジタル音声データを他の情報信号に多重
して伝送する方式が種々知られているが、例えば従来の
音声副搬送波の他に、別の副搬送波をPCM（パルス符号
変調）された音声信号（ディジタル音声データ）で位相
変調して映像信号に周波数分割多重したテレビジョン信
号を伝送する英国の新しいテレビ音声多重放送システム
がある。

このテレビ音声多重放送システムでは第５図に示す如
きテレビジョン信号を送信し、受信する。同図中、Ｉは
映像信号伝送帯域、S1は映像搬送波より6MHZ高い副搬送
波をアナログ音声信号で周波数変調（FM）して得た従来
のFM音声副搬送波、S2は映像搬送波よりも6.552MHz高い
副搬送波をディジタル音声データで４相差分位相偏移変
調（DPSK:Differential Phase Shift Keying）して得た
新たなPCM音声副搬送波である。このPCM音声副搬送波に
関連する音声信号伝送諸元を次表に示す。

上記のディジタル音声データは第６図に示すフレーム
構成でフレーム単位で時系列的に合成されて伝送され
る。第６図中、FAW（Frame Alignment Word）は８ビッ
ト固定パターンのフレーム同期信号、CW（Control Wor
d）は５ビットのコントロールワードで、それらに続け
て11ビットの独立データWDと704ビットのディジタル音
声データ（以下、音声データともいう）とが時系列的に
合成されてなる計728ビットで１フレームが構成されて
いる。この１フレームは1msecで伝送されるから、前記
表に示したように符号伝送速度は728kB/sとなり、デー
タレートは728kHzとなる。

また、音声データは標本化周波数32kHzでPCMして得ら
れた量子化ビット数14ビットの音声データが、10ビット
に準瞬時圧縮され、これに１ビットのパリティビットが
付加されて１ワードを構成する。第７図はこの１ワード
の音声データの信号フォーマットを示す。同図中、D₀〜
D₉は上記10ビットの音声データ、Psは１ビットのパリテ
ィビットである。このパリティビットPsは次式に基づい
て生成された１ビットである。

D₄D₅D₆D₇D₈D₉Ｐ＝０（１）ＰＲ＝Ps （２）ただし、上式中、Ｐは上位６ビットD₄〜D₉に対する偶
数パリティビット、Ｒは前記14/10ビット準瞬時圧縮情
報を示すレンジビットである。

14/10ビット準瞬時圧縮は量子化ビット数14ビットのP
CM音声データが２の補数表示でコーディングされている
場合、レベルが小さい場合はPCM音声データの上位ビッ
トにはMSB（モースト・シグニフィカント・ビット）の
極性符号ビットと同一の値が連続するので、MSBを除く
上位ビットをおとし、またレベルが大きい場合には低い
レベルのノイズは識別しにくいので下位ビットをおとす
ことによって10ビットに圧縮を行なうもので、この準瞬
時圧伸自体は公知であるので、その詳細な説明は省略す
る。

また、音声データはバースト誤り保護として16ビット
のインターリーブを行ない、16行44列のマトリクス構成
となっており、更に同一値（１又は０）の連続低減のた
めにＭ系列PN（Pseudo Random Noise）信号によりスク
ランブルがかけられている。

上記の各処理の施された音声データは第６図にWAで示
したように、１ワード11ビットの音声データが計64ワー
ド（32ワード／チャンネル）時系列的に合成される。

発明が解決しようとする課題ディジタル音声データを復調するためにはバッファメ
モリとしてランダム・アクセス・メモリ（RAM）が必要
となる。このRAMは2ⁿビット／ワード構成であるから、
ディジタル音声データが１ワート当り2^mビットであれば
デインターリーブ及びレンジ符号検出等のタイミング生
成、データ処理に好都合である。

しかし、前記したように前記のテレビ音声多重放送シ
ステムでは１フレームは728ビットと2^mビットではな
く、また１ワードの音声データも11ビットで2^mビットで
ないので、前記2ⁿビット／ワード構成のRAMを用いるの
はデインターリーブ及びレンジ符号検出等のタイミング
生成に複雑な回路を必要とする。

本発明は上記の点に鑑みてなされたもので、ビットシ
リアル時分割処理方式により、上記の問題点を解決した
音声デコーダを提供することを目的とする。

課題を解決するための手段本発明の音声デコーダは、RAM（デコード用メモリ）2
4と、このRAM24に対してデータの読み出し／書込み制御
をするRAMコントローラ（メモリコントローラ）17とを
具備している。RAMコントローラ17は、書込みアドレス
発生部40と読み出しアドレス発生部38とを有し、書込み
アドレス発生部40はデインターリーブアドレス発生器32
とROM（リード・オンリ・メモリ）39を有する。このROM
39はアドレスデータ記憶手段であり、インターリーブさ
れたディジタル音声データの本来の配列位置（デインタ
ーリーブされた配列位置）を示すアドレスデータが予め
記憶されている。

また、上記書込みアドレス発生器40（のデインターリ
ーブアドレス発生器32）は、ROM39からデータ（アドレ
スデータ）を読み出して書込みアドレス信号として出力
する。RAM24は、RAMコントローラ17により、ディジタル
音声データが書込みアドレス信号に応じてシリアルに書
込まれる。

作用上記ROM（アドレスデータ記憶手段）39には、インタ
ーリーブされたディジタル音声データの本来の配列位置
を示すアドレスデータが予め記憶されている。従って、
上記RAM24にシリアルに供給されるインターリーブの施
されたディジタル音声データは、上記RAMコントローラ1
7によりデインターリーブが施されて書込まれることに
なる。

すなわち、インターリーブの施されたディジタル音声
データの１フレーム中における配列順序は既知であり、
例えば最初の音声データが25番目，次の音声データが69
番目，以下113番目,157番目，…という配列順序のもの
であるときは、ROM39には「25」，「69」，「113」，
「157」，…という順番でデータが格納され、かつ、読
み出されるので、最初の音声データはRAM24の25番地
に、以下69番地,113番地,157番地，…にシリアル入力デ
ィジタル音声データが順次に書込まれることになる。こ
のことは、シリアル入力ディジタル音声データはメモリ
マップ上でデインターリーブされた状態になることを意
味する。従って、読み出し時には読み出しアドレスは単
純に１ずつ順にインクリメントしていけばよいことにな
る。

実施例第１図は本発明になる音声デコーダの一実施例を示す
ブロック系統図で、特にRAMコントローラ（メモリコン
トローラ）を詳説する図、第２図は第１図の処理動作を
模式的に示す図、第３図は本発明の音声デコーダを有す
るテレビジョン受像機の要部の一例のブロック系統図を
示す。第１図及び第３図中、同一の構成部分には同一符
号を付してある。

まず、第３図について説明するに、アンテナ１で受信
された前記テレビ音声多重放送信号はUHFチューナ２で
中間周波信号（IF信号）に変換されたあと、出力端子３
を介して映像検波回路（図示せず）へ出力される一方、
プリアンプ４を通してフィルタ回路５に供給される。フ
ィルタ回路５は中心周波数32.948MHzの映像中間周波信
号と中心周波数39.5MHzの音声中間周波信号とを夫々
波し、映像中間周波検波器６に供給する。これにより、
映像中間周波検波器６からは中心周波数6MHzのFM音声副
搬送波（第５図にS1で示す）と、中心周波数6.552MHzの
PCM音声副搬送波（第５図にはS2で示す）とが取り出さ
れる。FM音声副搬送波は帯域フィルタ（BPF）16−１に
供給され、ここで不要周波数成分が除去された後、FM復
調器16−２に供給されFM復調された後出力端子７へ出力
され、PCM音声副搬送波は帯域フィルタ（BPF）８に供給
され、ここで不要周波数成分が除去された後４相DPSK復
調器９に供給される。

４相DPSK変調器９及び差動変換器11の構成は公知であ
り、グレイコード２進数を自然２進数に変換した後並直
列変換を行なって復調データ（デコード前のディジタル
音声データ）を得る。また、４相DPSK復調器９の出力信
号からクロック発生器11によりクロック再生が行なわ
れ、728kHzと5824kHz（＝728kHz×８）の２種類のクロ
ックパルス（クロック信号）が並列に取り出される。

上記の復調データは音声デコーダ12内のフレーム同期
検出回路13に供給され、また２種類のクロックパルスは
音声デコーダ12内のタイミングクロック発生器14に供給
される。

フレーム同期検出回路13は例えば第４図に示す回路構
成とされており、第６図にFAWで示したフレーム同期信
号を検出する。第４図において、フレーム同期パターン
検出回路41はタイミングクロック発生器14よりのクロッ
クパルスとフレームカウンタ42よりのフレーム位置パル
スが供給されると共に復調データが入力データとして供
給され、予め設定されているフレーム同期パターンと復
調データとが一致するか否か判定し、不一致の場合はAN
D回路44を通して同期回数カウンタ45がクリアされると
共に、非同期回数カウンタ46が１つ計数を行なう。ま
た、一致の場合はAND回路43を通して同期回数カウンタ4
5が１つ計数を行なうと同時に、非同期回数カウンタ46
がクリアされる。カウンタ45,46は夫々予め所定値が設
定されていて、この所定値に計数値が達した時点でフリ
ップフロップ47をセット又はリセットする。これによ
り、出力端子48には同期信号が取り出され、出力端子49
には非同期であることを示す信号が出力される。非同期
の場合は復調データを１ビットずつ順次シフトして入力
し、一致／不一致の判定を行い、一致した場合はフレー
ムカウンタ42を初期化して次のフレーム同期パターン位
置で判定を行う。同期している場合は、常にフレーム同
期パターン位置で判定を行う。

第３図に戻って説明するに、タイミングクロック発生
器14より取り出されたタイミングクロックはフレーム同
期検出回路13の他にデスクランブル回路15,RAMコントロ
ーラ17,エラー検出及びエラー訂正回路19及び出力レジ
スタ21に夫々供給される。

デスクランブル回路15により復調データは送信側のス
クランブル処理と同様の処理を施されてスクランブルさ
れる前のもとのデータとされた後RAM24にシリアルに供
給され、ここで後述する本発明の要部をなすRAMコント
ローラ17よりのアドレス信号により指定されたアドレス
に書込まれる。

RAM24からデインターリーブされて読み出されたデー
タは、スケール検出回路18,エラー検出及びエラー訂正
回路19からなる伸長データ演算部36に入力される。スケ
ール検出回路18は受信パリティPsと逆演算してD4〜D9か
ら生成した偶数パリティＰによるパリティチェックを行
ない、その結果（パリティチェックデータPd）をエラー
検出及びエラー訂正回路19に供給する。エラー検出及び
エラー訂正回路19ではエラー検出及び多数決判断による
エラー訂正が行なわれ、伸長用データDdを伸長回路20に
供給する。また、スケール検出回路18は上記偶数パリテ
ィＰと受信パリティPsとからレンジ情報データRdを得て
伸長回路20に供給する。

エラー検出及びエラー訂正回路19からの伸長用データ
Ddとスケール検出回路18からのレンジ情報データRdは、
伸長回路20と出力レジスタ21からなる伸長処理出力部35
に入力されて伸長出力処理される。伸長回路20は、伸長
用データDdとレンジ情報データRdに基づいて、量子化ビ
ット数14ビットのディジタル音声データに伸長して出力
する。

この量子化ビット数14ビットの音声データは出力レジ
スタ21を通してD/A変換器25に供給され、ここでアナロ
グ信号の再生音声信号に変換され、かつ、各チャンネル
別に低域フィルタ（LPF）27,28及びミュート／スイッチ
回路26−1,26−２を通して出力端子29,30へ出力され
る。

なお、制御回路23はミュート／スイッチ回路26−1,26
−２の動作を所定数以上のエラー発生時にミューティン
グするよう制御する。また、モード検出回路22は受信音
声データのモードがモノラルかステレオかバイリンガル
か又は音声データ以外かを検出する。

このような構成のテレビジョン受像機中の音声デコー
ダ12において、本実施例は第１図のような構成とした点
に特徴を有する。同図に示すように、音声デコーダ12
は、フレーム同期検出回路13と、タイミングクロック発
生器14と、RAMコントローラ（メモリコントローラ）17
と、RAM（デコード用メモリ）24とから構成され、RAMコ
ントローラ17により、RAM24にディジタル音声データが
シリアルに書込み読み出される。

RAMコントローラ17は、書込みアドレス発生部40と、
読み出しアドレス発生部38と、セレクタ（アドレス切換
え手段）35とからなる。

書込みアドレス発生部40は、デインターリーブアドレ
ス発生器32とROM（アドレスデータ記憶手段）39で構成
されている。前述したように、このROM39には、ディジ
タル音声データの本来の配列位置（サンプル位置）を示
すアドレスデータが予め記憶されている。デインターリ
ーブアドレス発生器32は、タイミングクロック発生器14
からのアドレス生成用クロック信号に応じて、順次にRO
M39のアドレスデータを読み出して、書込みアドレス信
号としてセレクタ35に出力する。

また、読み出しアドレス発生部38は、レンジアドレス
発生器33とデータアドレス発生器34からなる。レンジア
ドレス発生器33とデータアドレス発生器34は、タイミン
グクロック発生器14からのアドレス生成用クロック信号
に応じて、初期値から順に所定量ずつカウントして、読
み出しアドレス信号としてセレクタ35に出力する。

セレクタ35は、タイミングクロック発生器14からのア
ドレス切換え用クロック信号に応じて、書込みアドレス
信号と読み出しアドレス信号とを選択的に切換えて出力
し、RAM24の書込み／読み出しアドレスとされる。この
書込み／読み出しを詳述すると以下の通りである。

セレクタ35はタイミングクロック発生器14よりの2912
kHzのセレクト信号（アドレス切換え用クロック信号）
によりRAM24の書込み時にはデインターリーブアドレス
発生器32より読み出されたデータのみを選択出力するよ
う構成されているので、デスクランブル回路15よりRAM2
4にシリアルに供給された音声データはその本来の配列
位置に対応したアドレスに書込まれる。このデータ書込
みは第２図の54で示す期間で行なわれる。

RAM24には第６図にWAで示した704ビットの音声データ
のみが書込まれるが、RAM24は第１図に示すRAMコントロ
ーラ17により第２図に示す如き時分割処理動作を行う。
すなわち、RAM24は第２図に51で示すデータレートの
（１ビット期間）の1/4の期間で第１図のデータアドレ
ス発生器34からセレクタ35を介して印加されるアドレス
から音声データの１ビット（例えばD₀）を読み出し、次
に第２図に52で示す期間で第１図のレンジアドレス発生
器33からセレクタ35を介して印加されるアドレスからレ
ンジ情報を得るために必要な音声データの１ビット（例
えばD₄）を読み出す。

次にRAM24は第２図に53で示す期間は再びデータアド
レス発生器34からのアドレスに基づき音声データの１ビ
ット（例えばD₁）を読み出し、その後の第２図に54で示
す期間で前記したようにデインターリーブアドレス発生
器32の出力アドレスに基づきデインターリーブしたアド
レスに音声データの１ビットを書込む。以下、上記と同
様の動作を周期的に繰り返す。

RAM24からデインターリーブされて読み出されたデー
タは、前述したように、スケール検出回路18,エラー検
出及びエラー訂正回路19からなる伸長データ演算部36で
演算処理される。

伸長データ演算部36で演算処理された伸長用データDd
とレンジ情報データRdは、伸長回路20と出力レジスタ21
からなる伸長処理出力部35で伸長処理される。伸長回路
20で、伸長用データDdはレンジ情報データRdに基づい
て、量子化ビット数14ビットに伸長される。伸長された
ディジタル音声データは、出力レジスタ21を介してD/A
変換器25に入力され、D/A変換されて再生音声信号とし
て出力される。

RAM24には音声データはその本来の（インターリーブ
される前の）サンプル順を示す値に対応したアドレスに
書込まれているから、読み出しアドレスは初期値から順
に１ずつカウントアップしていけばよく、よってレンジ
アドレス発生器33及びデータアドレス発生器34はカウン
タ等の簡単な回路構成とすることができる。

なお、本発明は上記の英国のテレビ音声多重放送シス
テムにおける音声デコーダに適用する場合に限られるも
のではなく、インターリーブの施されているディジタル
音声データをデコードする音声デコーダすべてに適用す
ることができることは勿論である。

発明の効果上述の如く、本発明によれば、シリアル入力ディジタ
ル音声データをバッファメモリのメモリマップ上デイン
ターリーブされた状態となるように書込むようにしたた
め、音声データが2ⁿビット／ワード構成でなくともデー
タ読み出しのアドレス回路を簡単な回路構成にすること
ができる等の特長を有するものである。

【図面の簡単な説明】

第１図は本発明になる音声デコーダの一実施例を示すブ
ロック系統図、第２図は第１図の処理動作を模式的に示
す図、第３図は本発明の音声デコーダを有するテレビジ
ョン受像機の要部の一例のブロック系統図、第４図は第
３図中のフレーム同期回路の一例の回路系統図、第５図
はテレビ音声多重放送信号の一例の周波数スペクトラム
図、第６図は１フレームの信号フォーマットの一例を示
す図、第７図は音声データの一例の信号フォーマットを
示す図である。 12……音声デコーダ、13……フレーム同期検出回路、14
……タイミングクロック発生器、15……デスクランブル
回路、17……RAMコントローラ（メモリコントロー
ラ）、24……RAM（デコード用メモリ）、32……デイン
ターリーブアドレス発生器、33……レンジアドレス発生
器、34……データアドレス発生器、35……セレクタ（ア
ドレス切換え手段）、36……伸長データ演算部、37……
伸長処理回路、38……読み出しアドレス発生部、39……
ROM（アドレスデータ記憶手段）、40……書込みアドレ
ス発生部。

───────────────────────────────────────────────────── フロントページの続き合議体審判長矢田歩審判官糟谷洋治審判官谷川洋 (56)参考文献特開昭61−260468（ＪＰ，Ａ) 特開昭54−47563（ＪＰ，Ａ) ＮＨＫ、北城幹雄編、電子技術出版株式会社「放送のニューメディアと受信技術」Ｐ．33〜34

Claims

(57)【特許請求の範囲】

【請求項１】フレーム同期検出回路（13）と、タイミン
グクロック発生器（14）と、メモリコントローラ（17）
と、デコード用メモリ（24）とを有する音声デコーダで
あって、フレーム同期検出回路（13）は、所定のインターリーブ
されたシリアルなディジタル音声データと、タイミング
クロック発生器（14）からの制御用クロック信号とを入
力し、フレーム同期パターンを検出して、同期信号を出
力し、タイミングクロック発生器（14）は、所定のクロック信
号とフレーム同期検出部（13）からの同期信号とを入力
し、上記ディジタル音声データの１ビット期間を分割し
たタイミングのクロック信号を発生して、制御用クロッ
ク信号とアドレス生成用クロック信号とアドレス切換え
用クロック信号として出力し、メモリコントローラ（17）は、書込みアドレス発生部
（40）と、読み出しアドレス発生部（38）と、アドレス
切換え手段（35）とを有し、書込みアドレス発生部（40）は、上記ディジタル音声デ
ータの本来の配列位置を示すアドレスデータが予め記憶
されているアドレスデータ記憶手段（39）を有し、アド
レス生成用クロック信号に応じて、順次にこのアドレス
データを読み出して、書込みアドレス信号として出力
し、読み出しアドレス発生部（38）は、アドレス生成用クロ
ック信号に応じて、初期値から順に所定量ずつカウント
して、読み出しアドレス信号として出力し、アドレス切換え手段（35）は、アドレス切換え用クロッ
ク信号に応じて、書込みアドレス信号と読み出しアドレ
ス信号とを選択的に切換えて出力し、デコード用メモリ（24）は、メモリコントローラ（17）
により、上記ディジタル音声データが書込みアドレス信
号に応じてシリアルに書込まれ、かつ読み出しアドレス
信号に応じてシリアルに読み出される音声デコーダ。