JPH05199189A

JPH05199189A - デジタル信号伝送装置

Info

Publication number: JPH05199189A
Application number: JP825492A
Authority: JP
Inventors: Takeshi Kawamura; 剛川村
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1992-01-21
Filing date: 1992-01-21
Publication date: 1993-08-06

Abstract

(57)【要約】【目的】同じ伝送の帯域幅で互いに相関した複数のデジ
タル信号をＤＰＣＭ信号に変調した信号のダイナミック
レンジを拡大する。【構成】互いに相関した複数のデジタル信号に対してダ
イナミックレンジが高い信号は低い周波数でサンプリン
グし、またダイナミックレンジが低い信号は高い周波数
でサンプリングしてＤＰＣＭ信号に変調し、伝送すると
ともに、これを受信側で復調する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オーディオ信号等のデ
ジタル信号を限られた帯域で伝送及び記録再生する際に
使用されるデジタル信号伝送装置に関するものである。

【０００２】

【従来の技術】従来、衛星放送のようなデジタルオーデ
ィオ信号を伝送するデジタル信号伝送装置では、伝送す
るオーディオデータに同期データ、制御データ、誤り訂
正符号を付加し、Ａモード（４チャンネル）及びＢモー
ド（２チャンネル）の２つの伝送方式で伝送するように
なっている。

【０００３】上記のＡモード及びＢモードの伝送方式
は、元の信号のデータ容量が異なっているが、サンプリ
ング周波数とビット数を変更して対処しており、ハイビ
ジョン用の衛星放送では、図１１（ａ）、（ｂ）で示す
ように、Ａモードは８ビット、サンプリング周波数３２
ｋＨｚのＤＰＣＭ、Ｂモードは１１ビット、サンプリン
グ周波数４８ｋＨｚのＤＰＣＭを使用している。いずれ
の方式とも準瞬時圧伸を行い、限られたビット数で高い
ダイナミックレンジを得ている。

【０００４】ところで、上記の準瞬時圧伸とは、オーデ
ィオデータを１ｍｓごとに区切り、（そのため１つのブ
ロックに含まれるサンプリング数は、それぞれ３２又は
４８となっている。）その中で、最大レベルと最大レベ
ルの周波数を検出し、図１２に示すように、オーディオ
信号の最大レベルがオーバフローするか否かを判別し、
オーバーフローしている場合には、伝送系の最大レベル
をオーディオ信号の最大レベルに合わせて送っている。
図１２では、オーディオ信号の最大レベルが伝送系の最
大レベルより２ビット分（１２ｄＢ）高く、２ビット分
伝送系の最大レベルを高く（圧縮）している様子を示し
ている。この時の圧縮する量（ビット数）はレンジビッ
トに書き込んでおり、圧縮により、ノイズレベルも上昇
する。

【０００５】

【発明が解決しようとする課題】上記従来のデジタル信
号伝送装置では、信号周波数が高くなるほど、ノイズレ
ベルが上昇するという問題を有している。即ち、例えば
アナログのオーディオ信号の最大レベルが１ＶP-Pで、
圧縮回路に入力されるデジタルオーディオデータが１６
ビットに直線量子化されているとする。そして、Ａモー
ドに変調した場合、デジタルオーディオデータの最小レ
ベルは１５．２μＶであるので、圧縮しない時のＤＰＣ
Ｍの最小レベルも１５．２μＶとなる。Ａモードに変調
したデータのビット数は８ビットであるから、最大レベ
ルは３．９ｍＶとなる。従って、図１３に示すように、
サンプリングポイント間（例えばｘ（ｔ）とｘ（ｔ＋
τ）の間）のレベル差（ｌ）が３．９ｍＶ以下ならば圧
縮する必要がない。

【０００６】しかし、上記のレベル差（ｌ）が９ｍＶあ
ったとすると、上述の８ビットでは、最大レベルが３．
９ｍＶであるため、伝送することができない。従って、
この場合には、最大レベルを２ビット（１２ｄＢ）あげ
て１５．６ｍＶとすることで、８ビットからなるデータ
で伝送することが可能になるが、最大レベルを２ビット
上昇させたことにより、最小レベルも２ビット上げて６
０．８μＶとなり、ノイズレベルの上昇を招いてしま
う。

【０００７】このように、従来のデジタル信号伝送装置
は、準瞬時圧伸を行うことで、限られたビット数で高い
ダイナミックレンジを得ることができるようになった
が、図１２に示すように、周波数が高く且つレベルの大
きい信号の場合には、圧縮を行うことにより、ノイズレ
ベルの上昇を招くという問題があった。従って、本発明
は、信号周波数が高く且つレベルが大きい信号であって
も、ダイナミックレンジを狭くさせないデジタル信号伝
送装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は上記の問題を解
決するため、信号伝送のサンプリング周波数をアナログ
信号からデジタル信号に変換するサンプリング周波数の
整数倍に上げ、周波数の低い部分にはダイナミックレン
ジの広い信号をサンプリングし、周波数の高い部分には
ダイナミックレンジの狭い信号をサンプリングする変調
回路を有した伝送系と、この信号から各デジタル信号を
抽出する復調回路を有した受信系とからなっていること
を特徴としている。

【０００９】

【作用】上記の構成によれば、オーディオデジタルデー
タ（左：Ｌ、右：Ｒ、中央：Ｃ、後方：Ｓ）のうち、ダ
イナミックレンジの高い中央（Ｃ）の信号を周波数の低
い領域で変調し、ダイナミックレンジの低い後方（Ｓ）
の信号は周波数の高い領域で変調し、左（Ｌ）、右
（Ｒ）の信号はその中間の領域で変調するものである。
従って、デジタル信号伝送装置は、同じ伝送の帯域幅で
ＤＰＣＭのダイナミックレンジを拡大することが可能と
なる。

【００１０】

【実施例】本発明の一実施例を図面に基づいて説明すれ
ば、以下のようになる。本発明のデジタル信号伝送装置
は、オーディオ信号をデジタル化して伝送する伝送系
と、デジタル信号化されたオーディオ信号を受信してア
ナログ信号化する受信系とからなり、伝送系は、図１に
示すように、アナログオーディオ信号が入力されるＡ／
Ｄ変換回路１を有している。

【００１１】上記のアナログオーディオ信号は、例えば
Ａモードの場合、Ｌ（左）、Ｒ（右）、Ｃ（中央）、Ｓ
（後方）の４チャンネルのオーディオ信号からなってお
り、Ａ／Ｄ変換回路１は、入力された上記各チャンネル
のオーディオ信号を、サンプリング周波数３２ｋＨｚ、
１６ビットの直線量子化されたデジタル信号に変換す
る。

【００１２】上記のＡ／Ｄ変換回路１は、各出力端子が
変調回路２に接続されており、この変調回路２は、図４
に示すように、各チャンネルのデジタル信号化されたオ
ーディオ信号Ｌ、Ｒ、Ｃ、Ｓが入力される入力端子２
ｌ、２ｒ、２ｃ、２ｓを有している。入力端子２ｌ、２
ｒ、２ｃ、２ｓは、ラッチ回路１６、１７、１８、１９
のＤ端子１６ｄ、１７ｄ、１８ｄ、１９ｄに接続されて
おり、これらのラッチ回路１６、１７、１８、１９は上
記のＤ端子１６ｄ、１７ｄ、１８ｄ、１９ｄの他、クロ
ック端子１６ｃ、１７ｃ、１８ｃ、１９ｃ及びＱ端子１
６ｑ、１７ｑ、１８ｑ、１９ｑを有している。

【００１３】上記のラッチ回路１６のクロック端子１６
ｃには、ＮＡＮＤｃｋ信号を出力するＮＡＮＤ回路３３
の出力端子が接続されており、このＮＡＮＤ回路３３
は、２入力のローアクティブの入力端子と１入力のハイ
アクティブの入力端子とを有している。そして、ハイア
クティブの入力端子には、１２８ｋＨｚのｃｋ信号を出
力するクロック発生器３１が接続されており、このクロ
ック発生器３１は、上記のＮＡＮＤ回路３３の他、ラッ
チ回路１９のクロック端子１９ｃ及びカウンター３２の
入力端子にも接続されている。

【００１４】また、上記のＮＡＮＤ回路３３のローアク
ティブの入力端子には、上記のカウンター３２の出力端
子３２ａ、３２ｂがそれぞれ接続されており、このカウ
ンター３２の出力端子３２ａは、１２８ｋＨｚのｃｋ信
号の１／２分周した６４ｋＨｚの１／２ｃｋ信号を出力
し、出力端子３２ｂは１２８ｋＨｚのｃｋ信号を１／４
分周した３２ｋＨｚの１／４ｃｋ信号を出力するように
なっている。そして、６４ｋＨｚの１／２ｃｋ信号を出
力する出力端子３２ａは、ＮＡＮＤ回路３３の他、上述
のラッチ回路１７のクロック端子１７ｃに接続されてい
ると共に、１／２ｃｋ信号を反転させた反転１／２ｃｋ
信号を出力するインバータ回路３４を介してラッチ回路
１８のクロック端子１８ｃに接続されている。

【００１５】上記のラッチ回路１６、１７、１８、１９
は、各ｃｋ信号が入力されるタイミングで、出力信号
Ｌ、Ｒ、Ｃ、ＳをＱ端子１６ｑ、１７ｑ、１８ｑ、１９
ｑから出力するようになっており、これらのＱ端子１６
ｑ、１７ｑ、１８ｑ、１９ｑは、加算器２０、２１、２
２、２３に接続されている。

【００１６】即ち、加算器２０は、ラッチ回路１６、１
８、１９のＱ端子１６ｑ、１８ｑ、１９ｑが接続され、
出力信号Ｌ＋Ｃ＋Ｓを出力するようになっており、加算
器２１は、ラッチ回路１７、１９のＱ端子出力１７ｑ、
１９ｑが接続され、出力信号Ｒ＋Ｓを出力するようにな
っており、加算器２２は、ラッチ回路１６、１９のＱ端
子出力１６ｑ、１９ｑが接続され、出力信号Ｌ＋Ｓを出
力するようになっており、加算器２３は、ラッチ回路１
７、１９のＱ端子出力１７ｑ、１９ｑが接続され、出力
信号Ｒ＋Ｓを出力するようになっている。

【００１７】上記加算器２０、２１、２２、２３は、ラ
ッチ２４、２５、２６、２７のＤ端子２４ｄ、２５ｄ、
２６ｄ、２７ｄにそれぞれ接続されており、これらのラ
ッチ回路２４、２５、２６、２７のクロック端子２４
ｃ、２５ｃ、２６ｃ、２７ｃには、ＮＡＮＤ回路３５、
３６、３７、３８の出力端子が接続されている。

【００１８】上記のＮＡＮＤ回路３５は、２入力のロー
アクティブの入力端子と１入力のハイアクティブの入力
端子を有しており、ローアクティブの入力端子には、上
述の１２８ｋＨｚのｃｋ信号を出力するクロック発生器
３１と３２ｋＨｚの１／４ｃｋ信号を出力するカウンタ
ー３２の出力端子３２ｂとが接続され、ハイアクティブ
の入力端子には、６４ｋＨｚの１／２ｃｋ信号を出力す
るカウンター３２の出力端子３２ａが接続されている。

【００１９】またＮＡＮＤ回路３６は、２入力のローア
クティブの入力端子と１入力のハイアクティブの入力端
子を有しており、ローアクティブの入力端子には、上記
のクロック発生器３１とカウンター３２の出力端子３２
ａとが接続され、ハイアクティブの入力端子には、カウ
ンター３２の出力端子３２ｂが接続されている。

【００２０】またＮＡＮＤ回路３７は、１入力のローア
クティブの入力端子と２入力のハイアクティブの入力端
子を有しており、ローアクティブの入力端子には、上記
のクロック発生器３１が接続され、ハイアクティブの入
力端子には、カウンター３２の出力端子３２ａと３２ｂ
が接続されている。

【００２１】またＮＡＮＤ回路３８は、３入力のローア
クティブの入力端子を有しており、これらのローアクテ
ィブの入力端子には、上記のクロック発生器３１とカウ
ンター３２の出力端子３２ａと３２ｂが接続されてい
る。

【００２２】上記のＮＡＮＤ回路３５、３６に接続され
たラッチ回路２４、２５のＱ端子２４ｑ、２５ｑは、マ
ルチプレクサ２８の入力端子２８ａ、２８ｂにそれぞれ
接続されており、ＮＡＮＤ回路３７、３８に接続された
ラッチ回路２６、２７のＱ端子２６ｑ、２７ｑは、マル
チプレクサ２９の入力端子２９ａ、２９ｂにそれぞれ接
続されている。

【００２３】そして、両マルチプレクサ２８、２９は、
ラッチ回路３９のＱ端子３９ｑに接続されており、ラッ
チ回路３９のＱ端子３９ｑからの出力信号で入力端子２
８ａ、２８ｂ、２９ａ、２９ｂと出力端子２８ｃ、２９
ｃとの接続状態が切り換えられるようになっている。こ
れにより、マルチプレクサ２８は、入力端子２８ａ、２
８ｂに入力される出力信号Ｌ＋Ｃ＋Ｓと出力信号Ｒ＋Ｓ
である出力信号α、βを交互に出力するようになってお
り、マルチプレクサ２９は、入力端子２９ａ、２９ｂに
入力される出力信号Ｌ＋Ｓと出力信号Ｒ＋Ｓである出力
信号γ、δを交互に出力するようになっている。

【００２４】上記のマルチプレクサ２８、２９の出力端
子２８ｃ、２９ｃは、マルチプレクサ３０の入力端子３
０ａ、３０ｂにそれぞれ接続されており、このマルチプ
レクサ３０の入力端子３０ａ、３０ｂと出力端子３０ｃ
とは、ラッチ回路４０のＱ端子４０ｃからの出力信号で
接続状態が切り換えられるようになっている。

【００２５】上記のマルチプレクサ２８、２９の接続状
態を切り換えるラッチ回路３９は、Ｄ端子３９ｄが図４
のカウンター３２の出力端子３２ａに接続されており、
このＤ端子３９ｄには、６４ｋＨｚの１／２ｃｋ信号が
入力されるようになっている。

【００２６】また、マルチプレクサ３０の接続状態を切
り換えるラッチ回路４０は、Ｄ端子４０ｄが図４のカウ
ンター３２の出力端子３２ｂに接続されており、このＤ
端子４０ｄには、３２ｋＨｚの１／４ｃｋ信号が入力さ
れるようになっている。そして、これらのラッチ回路３
９、４０のクロック端子３９ｃ、４０ｃは、図４のクロ
ック発生器３１に接続されており、１２８ｋＨｚのｃｋ
信号が入力されるようになっている。

【００２７】上記のラッチ回路４０で接続状態が切り換
えられるマルチプレクサ３０は、マルチプレクサ２８か
らの出力信号α、βとマルチプレクサ２９からの出力信
号γ、δとを順次出力するようになっており、これらの
出力信号α、β、γ、δを出力する出力端子３０ｃは、
図１に示すように、準瞬時圧伸を行う圧縮回路３に接続
されている。

【００２８】上記の圧縮回路３は、図３に示すように、
入力された出力信号α、β、γ、δを準瞬時圧伸により
８ビットのＤＰＣＭ信号になるように８×１２８ビット
のオーディオデータと１６ビットのレンジビットとして
出力するようになっている。この圧縮回路３は、図１に
示すように、信号多重回路４に接続されており、信号多
重回路４は、入力されたＤＰＣＭ信号に図３の１２８ビ
ットのデータと２２ビットの制御データとを挿入するよ
うになっている。

【００２９】尚、上記のデータは、一般の放送の際に、
放送局で挿入されるファクシミリやテレミュージック等
のためのデータとして準備されているものである。ま
た、制御データは、Ａモード及びＢモードの区別、ステ
レオ信号及びモノラル信号の区別をするためのものであ
る。

【００３０】上記の信号多重回路４は、８×１６ビット
の誤り訂正符号を形成する訂正符号付加回路５を介して
ビットインターリーブ回路６に接続されており、このイ
ンターリーブ回路６は、一部のデータが欠落した場合
に、他の部分のデータを入れ替えて欠落したデータを補
修するようになっている。そして、このインターリーブ
回路６は、フレーム同期付加回路７に接続されており、
このフレーム同期付加回路７は、１６ビットのフレーム
同期データを付加して多重信号として出力するようにな
っている。

【００３１】次に、デジタル信号伝送装置の受信系は、
図２に示すように、多重信号制御データを読み出す制御
符号検出回路８と、伝送時に行われたデータの入れ替え
を元の順番に戻すビットデインターリーブ回路９と、同
期を検出してそれぞれの回路に出力するクロックを決定
するフレーム同期検出回路１０とを有しており、これら
の各回路８、９、１０には、上述の伝送系から出力され
た多重信号が入力されるようになっている。

【００３２】上記のビットデインターリーブ回路９は、
伝送系で生じたデータの誤りを検出して、訂正可能なデ
ータについての訂正を行う誤り訂正回路１１に接続され
ている。この誤り訂正回路１１は、上述の制御符号検出
回路８が接続された信号分離回路１２を介し伸長回路１
３に接続されており、この信号分離回路１２は、多重信
号からオーディオデータ及びレンジビットを分離するよ
うになっている。また、伸長回路１３は、多重信号を直
線量子化して出力信号α、β、γ、δを出力するように
なっている。

【００３３】上記の伸長回路１３は、復調回路１４に接
続されている。この復調回路１４は、図７に示すよう
に、ラッチ回路４１、４２、４３、４４を有しており、
これらのラッチ回路４１、４２、４３、４４のＤ端子４
１ｄ、４２ｄ、４３ｄ、４４ｄには、上述の出力信号
α、β、γ、δが入力されるようになっている。

【００３４】上記のラッチ回路４１、４２、４３、４４
のクロック端子４１ｃ、４２ｃ、４３ｃ、４４ｃには、
ＮＡＮＤ回路５３、５４、５５、５２の出力端子が接続
されている。ＮＡＮＤ回路５２は、３入力のローアクテ
ィブの入力端子を有しており、これらの入力端子には、
１２８ｋＨｚのｃｋ信号を出力するクロック発生器５０
と、６４ｋＨｚの１／２ｃｋ信号を出力するカウンター
回路５１の出力端子５１ａと、３２ｋＨｚの１／４ｃｋ
信号を出力するカウンター回路５１の出力端子５１ｂと
が接続されている。

【００３５】また、ＮＡＮＤ回路５３は、２入力のロー
アクティブの入力端子と、１入力のハイアクティブの入
力端子を有しており、ローアクティブの入力端子は、上
記のクロック発生器５０とカウンター回路５１の出力端
子５１ｂとが接続され、ハイアクティブの入力端子に
は、カウンター回路５１の出力端子５１ａが接続されて
いる。

【００３６】また、ＮＡＮＤ回路５４は、２入力のロー
アクティブの入力端子と、１入力のハイアクティブの入
力端子を有しており、ローアクティブの入力端子は、上
記のクロック発生器５０とカウンター回路５１の出力端
子５１ａとが接続され、ハイアクティブの入力端子に
は、カウンター回路５１の出力端子５１ｂが接続されて
いる。

【００３７】また、ＮＡＮＤ回路５５は、１入力のロー
アクティブの入力端子と、２入力のハイアクティブの入
力端子を有しており、ローアクティブの入力端子は、上
記のクロック発生器５０が接続され、ハイアクティブの
入力端子には、カウンター回路５１の出力端子５１ａ、
ｂが接続されている。

【００３８】上記のＮＡＮＤ回路５３、５４、５５、５
２が接続されたラッチ回路４１、４２、４３、４４は、
ＮＡＮＤ回路５３、５４、５５、５２からの出力信号の
タイミングでＤ端子４１ｄ、４２ｄ、４３ｄ、４４ｄに
入力された出力信号α、β、γ、δをＱ端子４１ｑ、４
２ｑ、４３ｑ、４４ｑから出力し、ラッチするようにな
っている。そして、出力信号αを出力するラッチ回路４
１のＱ端子４１ｑは、３２ｋＨｚのＬＰＦ回路４５に接
続されており、ＬＰＦ回路４５は、出力信号αから出力
信号Ｃのみを通過させるようになっている。

【００３９】また、出力信号β、δを出力するラッチ回
路４２、４４のＱ端子４２ｑ、４４ｑは、６４ｋＨｚの
ＬＰＦ回路４６、４８に接続されており、これらのＬＰ
Ｆ回路４６、４８は、出力信号β、δから出力信号Ｒの
みを通過させるようになっている。また、出力信号γを
出力するラッチ回路４３のＱ端子４３ｑは、６４ｋＨｚ
のＬＰＦ回路４７に接続されており、このＬＰＦ回路４
７は、出力γから出力信号Ｌのみを通過させるようにな
っている。

【００４０】ラッチ回路４１のＱ端子４１ｑとＬＰＦ回
路４５、４７の出力端子は、減算器４９に接続され、上
記Ｑ端子４１ｑの出力信号αより、ＬＰＦ回路４５、４
７の出力信号Ｃ、Ｌを減算して出力信号Ｓを導出する。

【００４１】そして、これらのオーディオ信号Ｌ、Ｒ、
Ｃ、Ｓを出力する復調回路１４は、図２に示すように、
Ｄ／Ａ変換回路１５に接続されており、このＤ／Ａ変換
回路１５は、上記のオーディオ信号Ｌ、Ｒ、Ｃ、Ｓをア
ナログ信号化して、４チャンネルのアナログオーディオ
信号として出力する。

【００４２】次に、デジタル信号伝送装置の動作につい
て説明する。まず、伝送系の動作を図５ないし図６のタ
イミングチャートに基づき説明する。４チャンネルのア
ナログオーディオ信号は、図１に示すように、Ａ／Ｄ変
換回路１に入力され、３２ｋＨｚのサンプリング周波数
で１６ビットの直線量子化されたデジタル信号であるオ
ーディオ信号Ｌ、Ｒ、Ｃ、Ｓに変換されることになる。
そして、これらのオーディオ信号Ｌ、Ｒ、Ｃ、Ｓは、図
４に示すようにラッチ回路１６、１７、１８、１９にそ
れぞれ入力される。

【００４３】この際、ラッチ回路１６、１７、１８、１
９のクロック端子１６ｃ、１７ｃ、１８ｃ、１９ｃに
は、ＮＡＮＤ回路３３のＮＡＮＤｃｋ信号と、カウンタ
ー３２の６４ｋＨｚの１／２ｃｋ信号と、インバータ回
路３４で反転された６４ｋＨｚの反転１／２ｃｋ信号
と、クロック発生器３１の１２８ｋＨｚのｃｋ信号とが
入力されている。そして、ラッチ回路１６、１７、１
８、１９は、上記の各信号のタイミングで出力信号Ｌ、
Ｒ、Ｃ、Ｓを出力することになる。

【００４４】上記の出力信号Ｌ、Ｒ、Ｃ、Ｓは、加算器
２０、２１、２２、２３を介してラッチ回路２４、２
５、２６、２７に入力されることになり、これらのラッ
チ回路２４、２５、２６、２７は、ＡＮＤ回路３５、３
６、３７、３８から出力される信号のタイミングで出力
信号Ｌ＋Ｃ＋Ｓ、Ｒ＋Ｓ、Ｌ＋Ｓ、Ｒ＋Ｓを出力するこ
とになる。

【００４５】上記のラッチ回路２４、２５、２６、２７
から出力された出力信号Ｌ＋Ｃ＋Ｓ、Ｒ＋Ｓ、Ｌ＋Ｓ、
Ｒ＋Ｓは、出力信号α、β、γ、δとしてマルチプレク
サ２８、２９に入力される。これらのマルチプレクサ２
８、２９は、ラッチ回路３９の出力信号のタイミングで
出力信号α、β、γ、δをマルチプレクサ３０に出力す
ることになる。そして、マルチプレクサ３０は、ラッチ
回路４０の出力信号のタイミングで出力状態を切り換
え、１２８ｋＨｚの周波数で出力信号α、β、γ、δを
順次出力することになる。

【００４６】上記の出力信号α、β、γ、δは、図１に
示すように、圧縮回路３に入力されることになり、圧縮
回路３は、出力信号α、β、γ、δを８ビットの準瞬時
圧伸のＤＰＣＭ信号に変換し、８×１２８ビットのオー
ディオデータと１６ビットのレンジビットとに変換する
ことになる。そして、このＤＰＣＭ信号は、信号多重回
路４により、図３の出力信号１２８ビットのデータと２
２ビットの制御データが付加され、更に訂正符号付加回
路５で８×１６ビットの誤り訂正符号を形成し、ビット
インターリーブ回路６で一部のデータが欠落した場合
に、その部分のデータを入れ替えて欠落したデータを補
修し、その後フレーム同期付加回路７により、１６ビッ
トのフレーム同期データが付加されて多重信号として出
力されることになる。

【００４７】次に、受信系の動作を図８のタイミングチ
ャートに基づき説明する。図１の伝送系から出力された
多重信号は、図２に示すように、受信系の制御符号検出
回路８、ビットデインターリーブ回路９及びフレーム同
期検出回路１０に入力されることになる。そして、多重
信号のチャンネルの種類を信号分離回路１２に伝達する
と共に、ＤＰＣＭ信号のビット数を伸長回路１３に伝達
することになる。

【００４８】また、上記の多重信号は、ビットデインタ
ーリーブ回路９により、伝送時に入れ替えられたデータ
が元の順番に戻され、誤り訂正回路１１により、誤りが
訂正された後、信号分離回路１２によりデータ及びレン
ジビットが抽出されることになる。そして、この多重信
号は、伸長回路１３により、直線量子化した出力信号
α、β、γ、δに変換された後、復調回路１４へ出力さ
れることになる。

【００４９】上記の出力信号α、β、γ、δは、図７で
示すように、ラッチ回路４１、４２、４３、４４に入力
されることになる。この際、上記のラッチ回路４１、４
２、４３、４４のクロック端子４１ｃ、４２ｃ、４３
ｃ、４４ｃには、ＡＮＤ回路５３、５４、５５、５２か
らの出力信号が入力されており、これらのＡＮＤ回路５
３、５４、５５、５２の出力信号は、クロック発生器５
０から出力された１２８ｋＨｚのｃｋ信号をカウンター
５１で分周させ、それぞれ３１．３μｓの周期で互いに
９０゜づつ位相をずらせたものである。

【００５０】これにより、ラッチ回路４１、４２、４
３、４４は、ラッチ回路４１が出力信号αを出力し、ラ
ッチ回路４２が出力信号βを出力し、ラッチ回路４３が
出力信号γを出力し、ラッチ回路４４が出力信号δを出
力することになる。そして、上記のラッチ回路４１の出
力信号は、カットオフ周波数が３２ｋＨｚのＬＰＦ回路
４５に入力されることになり、このＬＰＦ回路４５は、
出力信号が有する出力信号Ｌ＋Ｃ＋Ｓのうち、３２ｋＨ
ｚよりも低い出力信号Ｃを通過させることになる。

【００５１】また、ラッチ回路４２、４４の出力信号Ｒ
＋Ｓは、カットオフ周波数が６４ｋＨｚのＬＰＦ回路４
６、４８に入力されることになり、このＬＰＦ回路４
６、４８は、出力信号が有する出力信号Ｒ＋Ｓのうち、
６４ｋＨｚよりも低い出力信号Ｒを通過させることにな
る。また、ラッチ回路４３の出力信号Ｌ＋Ｓは、カット
オフ周波数が６４ｋＨｚのＬＰＦ回路４７に入力される
ことになり、このＬＰＦ回路４７は、出力信号が有する
出力信号Ｌ＋Ｓのうち、６４ｋＨｚよりも低い出力信号
Ｌを通過させることになる。

【００５２】このように、本実施例のデジタル信号伝送
装置は、出力信号Ｃを１２８ｋＨｚでサンプリングされ
た信号の４回に１回しか書き込まないのに対し、出力信
号Ｌ、Ｒを２回に１回、出力信号Ｓを４回とも書き込む
ようになっている。これにより、デジタル信号伝送装置
は、図９に示すように、最もオーディオレベルが高い出
力信号Ｃをダイナミックレンジが高い周波数の低い領域
に位置させることができ、Ｌ、Ｒの信号は中間の周波数
領域に位置させ、低域オーディオ信号の周波数成分が多
く、且つダイナミックレンジの狭いＳの信号を高い領域
に位置させることができる。

【００５３】従って、図１０に示すように、３２ｋＨｚ
の周波数でサンプリングされるオーディオ信号Ｃを最も
ダイナミックレンジのとれる９ビット、６４ｋＨｚの周
波数でサンプリングされるオーディオ信号Ｌ、Ｒを８ビ
ット、１２８ｋＨｚの周波数でサンプリングされるオー
ディオ信号Ｓを７ビットのダイナミックレンジにできる
ことから、デジタル信号伝送装置は、同じ伝送の帯域幅
でオーディオデータのダイナミックレンジを拡大するこ
とができる。

【００５４】

【発明の効果】本発明のデジタル信号伝送装置は、以上
のように、互いに相関した複数のデジタル信号をＤＰＣ
Ｍ信号に変換して、伝送及び受信するデジタル信号伝送
装置が、Ｃ信号等のダイナミックレンジの高い信号をダ
イナミックレンジが高くなる周波数の低い領域でサンプ
リングし、Ｓ信号等のダイナミックレンジの低い信号を
ダイナミックレンジが低くなる周波数の高い領域でサン
プリングする変調回路を有した伝送系と、それらの信号
を各デジタル信号を抽出する復調回路を有した受信系と
からなる構成である。これにより、信号レベルが高く、
高域の信号が比較的多いＣ信号等の信号は、ダイナミッ
クレンジが高くとれる周波数の低い領域でサンプリング
され、信号レベルが低く、周波数の高い信号が比較的少
ないＳ信号等の信号は、ダイナミックレンジが少ない周
波数の高い領域でサンプリングされるため同じ伝送の帯
域幅でＤＰＣＭ信号のダイナミックレンジを拡大するこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明の送信系の一実施例のブロック図。

【図２】本発明の受信系の一実施例のブロック図。

【図３】本発明に用いるフォーマットの一実施例。

【図４】本発明の一実施例の要部のブロック図。

【図５】図４の動作説明に供するタイミングチャー
ト。

【図６】図４の動作説明に供するタイミングチャー
ト。

【図７】本発明の一実施例の要部のブロック図。

【図８】図７の動作説明に供するタイミングチャー
ト。

【図９】本発明に用いるデジタル信号の周波数分布を
示す図。

【図１０】本発明の周波数帯域を示す図。

【図１１】従来例のフォーマットを示す図。

【図１２】従来例の周波数帯域を示す図。

【図１３】従来例の波形図。

【符号の説明】１Ａ／Ｄ変換回路２変調回路１４復調回路

Claims

【特許請求の範囲】

【請求項１】互いに相関した複数のデジタル信号をＤＰ
ＣＭ信号に変換して伝送及び受信するデジタル信号伝送
装置において、アナログ信号からデジタル信号に変換するサンプリング
周波数の複数倍の周波数を信号伝送のサンプリング周波
数とし、上記デジタル信号を加え合わせて、ダイナミッ
クレンジが高い信号は低い周波数領域でサンプリング
し、ダイナミックレンジが低い信号は高い周波数領域で
サンプリングする変調回路を有した伝送系と、上記信号
から各デジタル信号を抽出する復調回路を有した受信系
とからなることを特徴とするデジタル信号伝送装置。