JP2674119B2 - 3値2値変換装置 - Google Patents
3値2値変換装置Info
- Publication number
- JP2674119B2 JP2674119B2 JP63196856A JP19685688A JP2674119B2 JP 2674119 B2 JP2674119 B2 JP 2674119B2 JP 63196856 A JP63196856 A JP 63196856A JP 19685688 A JP19685688 A JP 19685688A JP 2674119 B2 JP2674119 B2 JP 2674119B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- ternary
- data
- value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、たとえばMUSE方式の音声復調回路内に設
置される3値2値変換装置に関するものである。
置される3値2値変換装置に関するものである。
[従来の技術] ハイビジヨン伝送方式であるMUSE方式の音声、その他
の音声チヤンネルによつて伝送される独立データを多重
する方法として、NHK技術研究第39巻第2号における「M
USE方式の開発」と題する文献に論じられている音声/
独立データ多重方式や特開昭62−172874号公報に開示さ
れている「音声ベースバンド多重方式」が知らてれい
る。
の音声チヤンネルによつて伝送される独立データを多重
する方法として、NHK技術研究第39巻第2号における「M
USE方式の開発」と題する文献に論じられている音声/
独立データ多重方式や特開昭62−172874号公報に開示さ
れている「音声ベースバンド多重方式」が知らてれい
る。
これら多重方式は、上記の文献に述べられているよう
に、ビツトレートが1.35Mbit/sの音声/独立データを1
8.225Mbit/sに時間軸圧縮し、2値データを3データに
変換することでボーレートを12.15Mbaud(サンプリング
周波数12.15MHz)にする。その後、この3値データをMU
SE方式の映像信号に等しいサンプリング周波数16.2MHz
に変換して、映像信号の垂直ブランキング期間に時間軸
圧縮し多重して伝送する方式である。また、復調回路で
はこれを受けて、デイジタルフイルタによつてリサンプ
ルし、かつ振幅弁別器によつて3値データに変換する。
また、この3値データを2値データに変換し、時間軸伸
長して1.35Mbit/sの音声/独立データを復調する。
に、ビツトレートが1.35Mbit/sの音声/独立データを1
8.225Mbit/sに時間軸圧縮し、2値データを3データに
変換することでボーレートを12.15Mbaud(サンプリング
周波数12.15MHz)にする。その後、この3値データをMU
SE方式の映像信号に等しいサンプリング周波数16.2MHz
に変換して、映像信号の垂直ブランキング期間に時間軸
圧縮し多重して伝送する方式である。また、復調回路で
はこれを受けて、デイジタルフイルタによつてリサンプ
ルし、かつ振幅弁別器によつて3値データに変換する。
また、この3値データを2値データに変換し、時間軸伸
長して1.35Mbit/sの音声/独立データを復調する。
第16図は上記の音声復調回路における振幅弁別部およ
び3値2値変換器の構成を示すブロツク図であり、同図
において、(1)は入力端子、(5)は入力端子(1)
に到来する信号を一方の入力とし、ある所定の既定値
(P)を他方の入力とする比較器、(6)は入力端子
(1)に到来する信号を一方の入力とし、ある所定の既
定値(q)を他方の入力とする比較器、(7)は上記両
比較器(5)および(6)の出力信号を入力とするシフ
トレジスタ、(8)はこのシフトレジスタ(7)の出力
信号を入力とするラツチ、(9)はこのラツチ(8)の
出力信号を入力とするスイツチ、(10)はスイツチ
(9)の出力信号を入力とする直並列変換器、(11)は
直並列変換器(10)の出力信号を入力とする3値2値変
換器で、ROMにより構成される。(2),(3),
(4)はそれぞれ3値2値変換器(11)の出力端子であ
る。
び3値2値変換器の構成を示すブロツク図であり、同図
において、(1)は入力端子、(5)は入力端子(1)
に到来する信号を一方の入力とし、ある所定の既定値
(P)を他方の入力とする比較器、(6)は入力端子
(1)に到来する信号を一方の入力とし、ある所定の既
定値(q)を他方の入力とする比較器、(7)は上記両
比較器(5)および(6)の出力信号を入力とするシフ
トレジスタ、(8)はこのシフトレジスタ(7)の出力
信号を入力とするラツチ、(9)はこのラツチ(8)の
出力信号を入力とするスイツチ、(10)はスイツチ
(9)の出力信号を入力とする直並列変換器、(11)は
直並列変換器(10)の出力信号を入力とする3値2値変
換器で、ROMにより構成される。(2),(3),
(4)はそれぞれ3値2値変換器(11)の出力端子であ
る。
つぎに、上記構成の動作について説明する。
入力端子(1)には8ビツトの3値データが入力さ
れ、そのデータレートは第11図に示すような16.2MHzの
クロツクレートで、4クロツクに1回無効データがあ
り、また、3値レベル「0」,「1」,「2」は、たと
えば第17図に示すような値である。
れ、そのデータレートは第11図に示すような16.2MHzの
クロツクレートで、4クロツクに1回無効データがあ
り、また、3値レベル「0」,「1」,「2」は、たと
えば第17図に示すような値である。
ついで、入力された8ビツトの3値データは、比較器
(5)および(6)によつて3値レベルのどのレベルに
属するデータであるかが判定され、2ビツトの3値デー
タに変換される。3値レベルと既定値(P)および
(q)の関係は第17図に示すとおりである。
(5)および(6)によつて3値レベルのどのレベルに
属するデータであるかが判定され、2ビツトの3値デー
タに変換される。3値レベルと既定値(P)および
(q)の関係は第17図に示すとおりである。
このようにして判定された2ビツトの3値データは1
6.2MHzで動作するシフトレジスタ(7)によつて連続す
る4つのデータとされ、無効データ以外の3つのデータ
(D0,D1,D2)、(D3,D4,D5)がラツチ(8)に入力され
る。このラツチ(8)は、上記3つのデータ(D0,D1,D
2)、(D3,D4,D5)を同時にラツチすることで3並列デ
ータにし、この3並列データを次のスイツチ(9)に出
力する。このスイツチ(9)は12.15MHzでスイツチング
し、3並列データを12,15MHzの直列データに変換する。
6.2MHzで動作するシフトレジスタ(7)によつて連続す
る4つのデータとされ、無効データ以外の3つのデータ
(D0,D1,D2)、(D3,D4,D5)がラツチ(8)に入力され
る。このラツチ(8)は、上記3つのデータ(D0,D1,D
2)、(D3,D4,D5)を同時にラツチすることで3並列デ
ータにし、この3並列データを次のスイツチ(9)に出
力する。このスイツチ(9)は12.15MHzでスイツチング
し、3並列データを12,15MHzの直列データに変換する。
つづいて、この12.15MHzの2ビツトの3値データは直
並列変換器(10)によつて2並列データとなり、さらに
次の3値2値変換器(11)によつて、たとえば第2図に
示す3値/2値変換フオーマツトにしたがつて3並列の2
値データに変換される。
並列変換器(10)によつて2並列データとなり、さらに
次の3値2値変換器(11)によつて、たとえば第2図に
示す3値/2値変換フオーマツトにしたがつて3並列の2
値データに変換される。
ここで、第2図に示す変換フローマツトにおいて、2
並列の3値データは9レベルの情報を表すことができ、
3並列の2値データは8レベルの情報を表すことができ
る。このことは、3値から2値に変換するとき、1つの
使われていないレベルが存在することを意味し、これを
消失レベルといい、その消失レベルが検出されたことに
よる誤りを消失エラーといい、第2図において消失レベ
ルは(1,1)である。
並列の3値データは9レベルの情報を表すことができ、
3並列の2値データは8レベルの情報を表すことができ
る。このことは、3値から2値に変換するとき、1つの
使われていないレベルが存在することを意味し、これを
消失レベルといい、その消失レベルが検出されたことに
よる誤りを消失エラーといい、第2図において消失レベ
ルは(1,1)である。
一方、伝送系によるノイズ、VTRなどによるジツタな
どにより消失エラーが発生した場合、できるだけ1ビツ
ト誤りになるように消失レベルに対応する2値データが
決められている。
どにより消失エラーが発生した場合、できるだけ1ビツ
ト誤りになるように消失レベルに対応する2値データが
決められている。
[発明が解決しようとする課題] 従来の3値2値変換装置は、以上のように構成されて
いるので、消失エラーが生じた場合、1ビツト以上の誤
りになるため、エラーレートが大きくなり、音声復調に
おいて、音声が忠実に再生できなくなるなどの問題があ
つた。
いるので、消失エラーが生じた場合、1ビツト以上の誤
りになるため、エラーレートが大きくなり、音声復調に
おいて、音声が忠実に再生できなくなるなどの問題があ
つた。
この発明は上記のような問題点を解消するためになさ
れたもので、消失エラーが生じた場合、元のデータに訂
正することができ、誤検出を極力抑えることができる3
値2値変換装置を提供することを目的とする。
れたもので、消失エラーが生じた場合、元のデータに訂
正することができ、誤検出を極力抑えることができる3
値2値変換装置を提供することを目的とする。
[課題を解決するための手段] この発明にかかる3値2値変換装置は、消失レベル
(1,1)が検出された場合に、連続する3値2ボーのう
ちの一方のデータが3値レベルの「1」との距離が所定
の第1の既定値以下で、かつ他方のデータが3値レベル
の「1」との距離が第1の既定値よりも大きい所定の第
2の既定値以上のとき、後者の方のデータが誤検出され
たと判定し、その後検出されたと判定した方のデータが
3値レベルの「1」より小さいときには3値の「0」に
訂正し、かつ誤検出されたと判定した方のデータが3値
レベルの「1」より大きいときには3値の「2」に訂正
して、訂正された3値に対応する2値を出力するように
したことを特徴とする。
(1,1)が検出された場合に、連続する3値2ボーのう
ちの一方のデータが3値レベルの「1」との距離が所定
の第1の既定値以下で、かつ他方のデータが3値レベル
の「1」との距離が第1の既定値よりも大きい所定の第
2の既定値以上のとき、後者の方のデータが誤検出され
たと判定し、その後検出されたと判定した方のデータが
3値レベルの「1」より小さいときには3値の「0」に
訂正し、かつ誤検出されたと判定した方のデータが3値
レベルの「1」より大きいときには3値の「2」に訂正
して、訂正された3値に対応する2値を出力するように
したことを特徴とする。
[作用] この発明によれば、消失レベル(1,1)が検出された
場合、連続する3値2ボーの両データを3値レベルの
「1」との距離を所定の既定値とおのおの比較して、そ
の比較結果において、誤検出データを判定し、それを訂
正するといつたように、元のデータが推測可能な場合に
限つて訂正し、推測不可能の場合には誤つた訂正をしな
いようにすることができる。
場合、連続する3値2ボーの両データを3値レベルの
「1」との距離を所定の既定値とおのおの比較して、そ
の比較結果において、誤検出データを判定し、それを訂
正するといつたように、元のデータが推測可能な場合に
限つて訂正し、推測不可能の場合には誤つた訂正をしな
いようにすることができる。
[発明の実施例] 以下、この発明の一実施例を図面にもとづいて説明す
る。
る。
第1図はこの発明の一実施例による3値2値変換装置
の構成を示すブロツク図であり、同図において、(1)
は入力端子、(12)は入力端子(1)に到来する信号を
入力とするシフトレジスタ、(13)はシフトレジスタ
(12)の出力信号を入力とするラツチ、(14)はラツチ
(13)の出力信号を入力とするスイツチ、(5)はスイ
ツチ(14)の出力信号を一方の入力とし、かつある所定
の既定値(P)を他方の入力とする比較器、(6)はス
イツチ(14)の出力信号を一方の入力とし、かつある所
定の既定値(q)を他方の入力とする比較器、(15)は
比較器(5)の出力信号を一方の入力とし、かつ比較器
(6)の出力信号を他方の入力とする排他的OR、(10)
はスイツチ(14)の出力信号を一方の入力とし、かつ排
他的OR(15)の出力信号を他方の入力とする直並列変換
器、(16)はスイツチ(14)の出力信号を入力とする排
他的OR回路、(17)は排他的OR回路(16)の出力信号を
一方の入力とし、かつ所定の既定値(r)を他方の入力
とする比較器、(18)は排他的OR回路(16)の出力信号
を一方の入力とし、かつ所定の既定値(s)を他方の入
力とする比較器、(19)は比較器(17)の出力信号を一
方の入力とし、かつ比較器(18)の出力信号を他方の入
力とする直並列変換器、(20)は直並列変換器(19)の
2つの出力信号(D11),(D12)を入力とする判定回
路、(21)は直並列変換器(10)の2つの出力信号(D
1),(D2)と判定回路(20)の2つの出力信号とを入
力とする3値2値変換器、(2),(3),(4)は3
値2値変換器(21)の出力端子である。
の構成を示すブロツク図であり、同図において、(1)
は入力端子、(12)は入力端子(1)に到来する信号を
入力とするシフトレジスタ、(13)はシフトレジスタ
(12)の出力信号を入力とするラツチ、(14)はラツチ
(13)の出力信号を入力とするスイツチ、(5)はスイ
ツチ(14)の出力信号を一方の入力とし、かつある所定
の既定値(P)を他方の入力とする比較器、(6)はス
イツチ(14)の出力信号を一方の入力とし、かつある所
定の既定値(q)を他方の入力とする比較器、(15)は
比較器(5)の出力信号を一方の入力とし、かつ比較器
(6)の出力信号を他方の入力とする排他的OR、(10)
はスイツチ(14)の出力信号を一方の入力とし、かつ排
他的OR(15)の出力信号を他方の入力とする直並列変換
器、(16)はスイツチ(14)の出力信号を入力とする排
他的OR回路、(17)は排他的OR回路(16)の出力信号を
一方の入力とし、かつ所定の既定値(r)を他方の入力
とする比較器、(18)は排他的OR回路(16)の出力信号
を一方の入力とし、かつ所定の既定値(s)を他方の入
力とする比較器、(19)は比較器(17)の出力信号を一
方の入力とし、かつ比較器(18)の出力信号を他方の入
力とする直並列変換器、(20)は直並列変換器(19)の
2つの出力信号(D11),(D12)を入力とする判定回
路、(21)は直並列変換器(10)の2つの出力信号(D
1),(D2)と判定回路(20)の2つの出力信号とを入
力とする3値2値変換器、(2),(3),(4)は3
値2値変換器(21)の出力端子である。
つぎに、上記構成の動作について説明する。
入力端子(1)には8ビツトの3値データが入力さ
れ、そのデータレートは第11図に示すような16.2MHzの
クロツクレートで、4クロツクに1回無効データがあ
り、また、3値レジスト「0」,「1」,「2」は、た
とえば第17図に示すような値である。
れ、そのデータレートは第11図に示すような16.2MHzの
クロツクレートで、4クロツクに1回無効データがあ
り、また、3値レジスト「0」,「1」,「2」は、た
とえば第17図に示すような値である。
ついで、上記された8ビツトの3値データは、16.2MH
zで動作するシフトレジスタ(12)によつて連続する4
つのデータが同時に取り出され、無効データ以外の3つ
のデータをラツチ(13)に出力する。このラツチ(13)
は3つのデータを同時にラツチすることで3並列データ
にし、この3並列データを次のスイツチ(14)に出力す
る。このスイツチ(14)は12.15MHzでスイツチングし、
3並列データを12.15MHzの直列データに変換し、その直
列データを比較器(5)と比較器(6)と排他的OR回路
(16)に出力するとともに、そのMSBを直並列変換器(1
0)に出力する。上記スイツチ(14)の出力信号は8ビ
ツトで第3図に示すとおりであり、そのMSBは中間値以
上か以下かの情報をもつている。いま、中間値と3値レ
ベル「1」が一致しているため、3値レベル「1」以上
か以下かの情報ももつている。
zで動作するシフトレジスタ(12)によつて連続する4
つのデータが同時に取り出され、無効データ以外の3つ
のデータをラツチ(13)に出力する。このラツチ(13)
は3つのデータを同時にラツチすることで3並列データ
にし、この3並列データを次のスイツチ(14)に出力す
る。このスイツチ(14)は12.15MHzでスイツチングし、
3並列データを12.15MHzの直列データに変換し、その直
列データを比較器(5)と比較器(6)と排他的OR回路
(16)に出力するとともに、そのMSBを直並列変換器(1
0)に出力する。上記スイツチ(14)の出力信号は8ビ
ツトで第3図に示すとおりであり、そのMSBは中間値以
上か以下かの情報をもつている。いま、中間値と3値レ
ベル「1」が一致しているため、3値レベル「1」以上
か以下かの情報ももつている。
一方、比較器(5)と比較器(6)で、スイツチ(1
4)の出力信号、たとえば(Dn)が2つの既定値
(p),(q)と比較される。そして、比較器(5)は Dn≧pのとき「1」 Dn<pのとき「0」 を出力し、かつ比較器(6)は Dn≧qのとき「1」 Dn<qのとき「0」 を出力する。この2つの比較器(5)と(6)の出力信
号は排他的OR回路(15)によつて以下のようになる。
4)の出力信号、たとえば(Dn)が2つの既定値
(p),(q)と比較される。そして、比較器(5)は Dn≧pのとき「1」 Dn<pのとき「0」 を出力し、かつ比較器(6)は Dn≧qのとき「1」 Dn<qのとき「0」 を出力する。この2つの比較器(5)と(6)の出力信
号は排他的OR回路(15)によつて以下のようになる。
Dn≧pまたはDn<qのとき「0」 p>Dn≧q のとき「1」 この排他的OR回路(15)の出力信号と上記スイツチ
(14)の出力信号のMSBの2ビツトの情報をまとめる
と、第4図のようになる。ただし、第4図の中で(1
a),(1b)はともに3値レベルの「1」に属する。
(14)の出力信号のMSBの2ビツトの情報をまとめる
と、第4図のようになる。ただし、第4図の中で(1
a),(1b)はともに3値レベルの「1」に属する。
つぎに、この信号が直並列変換器(10)によつて2並
列データ、例えば(D1)と(D2)になり、ROMで構成さ
れる3値2値変換器(21)に入力され、消失レベルが検
出されない限り、第2図にしたがつて3並列の2値デー
タを出力する。
列データ、例えば(D1)と(D2)になり、ROMで構成さ
れる3値2値変換器(21)に入力され、消失レベルが検
出されない限り、第2図にしたがつて3並列の2値デー
タを出力する。
一方、スイツチ(14)の8ビツトの出力信号は第5図
に示す排他的OR回路(16)に入力される。この排他的OR
回路(16)は8つの入力端子(54)〜(61)と1つのイ
ンバータ(62)と7つの排他的OR(63)〜(69)と7つ
の出力端子(70)〜(76)とにより構成されていて、MS
Bによつて制御され、MSBが「0」の時は下位7ビツト
(2SB〜LSB)が反転して出力され、MSBが「1」の時は
下位7ビツト(2SB〜LSB)がそのまま出力される。その
入出力特性を第6図に示す。すなわち、上記のスイツチ
(14)の8ビツトの出力信号は入力信号の中間値からの
距離の情報をもつており、中間値と3値レベルの「1」
が一致しているため、この出力信号は3値レベル「1」
からの距離の情報ももつており、値が大きいほど3値レ
ベル「1」から離れていることになる。
に示す排他的OR回路(16)に入力される。この排他的OR
回路(16)は8つの入力端子(54)〜(61)と1つのイ
ンバータ(62)と7つの排他的OR(63)〜(69)と7つ
の出力端子(70)〜(76)とにより構成されていて、MS
Bによつて制御され、MSBが「0」の時は下位7ビツト
(2SB〜LSB)が反転して出力され、MSBが「1」の時は
下位7ビツト(2SB〜LSB)がそのまま出力される。その
入出力特性を第6図に示す。すなわち、上記のスイツチ
(14)の8ビツトの出力信号は入力信号の中間値からの
距離の情報をもつており、中間値と3値レベルの「1」
が一致しているため、この出力信号は3値レベル「1」
からの距離の情報ももつており、値が大きいほど3値レ
ベル「1」から離れていることになる。
このデータ、たとえば(Dn1)が比較器(17),(1
8)で2つの既定値(r),(s)とそれぞれ比較され
る。この既定値(r),(s)と、3値レベルと所定の
既定値(p),(q)の関係は第7図に示すとおりであ
る。
8)で2つの既定値(r),(s)とそれぞれ比較され
る。この既定値(r),(s)と、3値レベルと所定の
既定値(p),(q)の関係は第7図に示すとおりであ
る。
そして、比較器(17)は Dn1>rのとき「1」 Dn1≦rのとき「0」 を出力し、かつ比較器(18)は Dn1≧sのとき「1」 Dn1<sのとき「0」 を出力する。すなわち、スイツチ(14)の出力信号(D
n)の3値レベル「1」からの距離が(r)以下のと
き、比較器(17),(18)の出力はそれぞれ「0」,
「0」、3個レベル「1」からの距離が(s)以上のと
きは、「1」,「1」、その他の場合は「1」,「0」
となる。
n)の3値レベル「1」からの距離が(r)以下のと
き、比較器(17),(18)の出力はそれぞれ「0」,
「0」、3個レベル「1」からの距離が(s)以上のと
きは、「1」,「1」、その他の場合は「1」,「0」
となる。
このような出力信号がつぎの直並列変換器(19)で2
並列、たとえば(D11)と(D12)となる。ここで、(D
1)と(D11)、(D2)と(D12)はそれぞれ対応してい
る。つぎの判定回路(20)で、上記比較器(17),(1
8)の出力の2並列データのうち一方が「0」,「0」
で、かつ他方が「1」,「1」のとき、すなわち、一方
が3値レベル「1」からの距離が(r)以下で、他方が
(s)以上のとき、(r)以下の方のデータが3値
「1」で、(s)以上の方のデータが3値「0」または
3値「2」であると判定する。
並列、たとえば(D11)と(D12)となる。ここで、(D
1)と(D11)、(D2)と(D12)はそれぞれ対応してい
る。つぎの判定回路(20)で、上記比較器(17),(1
8)の出力の2並列データのうち一方が「0」,「0」
で、かつ他方が「1」,「1」のとき、すなわち、一方
が3値レベル「1」からの距離が(r)以下で、他方が
(s)以上のとき、(r)以下の方のデータが3値
「1」で、(s)以上の方のデータが3値「0」または
3値「2」であると判定する。
第8図は上記判定回路(20)の詳細を示す構成図であ
り、上記直並列変換器(19)の出力のうち(D11)が入
力端子(48),(49)に入力され、(D12)が入力端子
(50),(51)に入力され、2つの排他的NOR(84),
(86)と1つの排他的OR(85)とAND(87)を経て出力
端子(88),(89)から出力される。この判定回路(2
0)の入出力の関係を第9図に示す。
り、上記直並列変換器(19)の出力のうち(D11)が入
力端子(48),(49)に入力され、(D12)が入力端子
(50),(51)に入力され、2つの排他的NOR(84),
(86)と1つの排他的OR(85)とAND(87)を経て出力
端子(88),(89)から出力される。この判定回路(2
0)の入出力の関係を第9図に示す。
つぎに、この判定回路(20)の出力が3値2値変換器
(21)に入力され、この3値2値変換器(21)におい
て、消失レベルが検出されると、上記判定回路(20)の
出力を受けて、その出力が「0」,「1」のときは(D
2)の誤検出、「1」,「1」のときは(D1)の誤検出
とし、その他の場合は判断不可能とし、誤検出したと判
定された方のデータが第4図に示す(1a)の場合には3
値「0」に訂正し、(1b)の場合には3値「2」に訂正
し、判断不可能のときは訂正しないで出力する。
(21)に入力され、この3値2値変換器(21)におい
て、消失レベルが検出されると、上記判定回路(20)の
出力を受けて、その出力が「0」,「1」のときは(D
2)の誤検出、「1」,「1」のときは(D1)の誤検出
とし、その他の場合は判断不可能とし、誤検出したと判
定された方のデータが第4図に示す(1a)の場合には3
値「0」に訂正し、(1b)の場合には3値「2」に訂正
し、判断不可能のときは訂正しないで出力する。
その1例を詳しく説明すると、たとえば第10図(a)
のような場合、本来(D1,D2)=3値(2,1)であつたも
のが3値(1b,1b)と誤検出された場合であり、比較器
(17),(18)の出力は(D1)の場合それぞれ「1」,
「1」、かつ(D2)の場合それぞれ「0」,「0」とな
るので、第9図より判定回路(20)の出力は「1」,
「1」となり、(D1)の誤検出と判断する。これを受け
て3値2値変換器(21)において、(D1)は3値レベル
「1」より大きい、つまり(1b)と判断されているので
3値「2」に訂正し、3値(2,1)に対応する2値(0,
1,0)を出力する。また、第10図(b)のような場合、
本来(D1,D2)=3値(1,0)であつたものが3値(1b,1
a)と誤検出されたとすると、比較器(17),(18)の
出力は(D1)の場合それぞれ「1」,「0」、かつ(D
2)の場合それぞれ「1」,「1」となるので、判定回
路(20)は「1」,「0」となり、判断不可能となる。
これを受けて3値2値変換器(21)は訂正しないで、3
値(1,1)に対応する2値、たとえば消失レベルを(0,
0,0)と定めている場合、(0,0,0)を出力する。本来の
データは3値(1,0)であるから、それに対応する2値
は(0,0,1)であり、1ビツト誤りになる。
のような場合、本来(D1,D2)=3値(2,1)であつたも
のが3値(1b,1b)と誤検出された場合であり、比較器
(17),(18)の出力は(D1)の場合それぞれ「1」,
「1」、かつ(D2)の場合それぞれ「0」,「0」とな
るので、第9図より判定回路(20)の出力は「1」,
「1」となり、(D1)の誤検出と判断する。これを受け
て3値2値変換器(21)において、(D1)は3値レベル
「1」より大きい、つまり(1b)と判断されているので
3値「2」に訂正し、3値(2,1)に対応する2値(0,
1,0)を出力する。また、第10図(b)のような場合、
本来(D1,D2)=3値(1,0)であつたものが3値(1b,1
a)と誤検出されたとすると、比較器(17),(18)の
出力は(D1)の場合それぞれ「1」,「0」、かつ(D
2)の場合それぞれ「1」,「1」となるので、判定回
路(20)は「1」,「0」となり、判断不可能となる。
これを受けて3値2値変換器(21)は訂正しないで、3
値(1,1)に対応する2値、たとえば消失レベルを(0,
0,0)と定めている場合、(0,0,0)を出力する。本来の
データは3値(1,0)であるから、それに対応する2値
は(0,0,1)であり、1ビツト誤りになる。
なお、上記実施例では第11図に示す無効データを入力
端子の後でシフトレジスタ(12)、ラツチ(13)、スイ
ツチ(14)によつて捨てたが、第12図に示すように、排
他的OR回路(15)および比較器(17),(18)の後にそ
れぞのシフトレジスタ(7)、(22)、ラツチ(8)、
(23)、スイツチ(9)、(24)を設けて無効データを
捨てるようにしても、上記実施例と同様の効果を奏す
る。
端子の後でシフトレジスタ(12)、ラツチ(13)、スイ
ツチ(14)によつて捨てたが、第12図に示すように、排
他的OR回路(15)および比較器(17),(18)の後にそ
れぞのシフトレジスタ(7)、(22)、ラツチ(8)、
(23)、スイツチ(9)、(24)を設けて無効データを
捨てるようにしても、上記実施例と同様の効果を奏す
る。
また、第13図に示すように、排他的OR(15)および比
較器(17),(18)の出力からシフトレジスタ(25)、
(26)、(29)、(30)と、ラツチ(27)、(28)、
(31)、(32)を使つて無効データを捨てるとともに6
並列データを取り出し、それぞれ判定回路(33),(3
4),(35)と3値2値変換器(36),(37),(38)
を使用して、9並列の2値データ端子(39)〜(47)に
出力するようにしてもよい。
較器(17),(18)の出力からシフトレジスタ(25)、
(26)、(29)、(30)と、ラツチ(27)、(28)、
(31)、(32)を使つて無効データを捨てるとともに6
並列データを取り出し、それぞれ判定回路(33),(3
4),(35)と3値2値変換器(36),(37),(38)
を使用して、9並列の2値データ端子(39)〜(47)に
出力するようにしてもよい。
さらに、上記実施例では、3値2値変換フオーマツト
として第2図の場合を示したが、他の変換フオーマツ
ト、たとえば第14図の場合でもよく、消失レベルに対応
する2値を第4図の(1a),(1b)を使つて第15図のよ
うに定めても、上記実施例と同様の効果を奏する。
として第2図の場合を示したが、他の変換フオーマツ
ト、たとえば第14図の場合でもよく、消失レベルに対応
する2値を第4図の(1a),(1b)を使つて第15図のよ
うに定めても、上記実施例と同様の効果を奏する。
[発明の効果] 以上のように、この発明によれば、消失エラーが発生
した場合、元のデータに訂正するように構成したので、
誤検出を極力抑えることができ、したがつて、音声復調
にあたつてクリアな音声を再生することができる。
した場合、元のデータに訂正するように構成したので、
誤検出を極力抑えることができ、したがつて、音声復調
にあたつてクリアな音声を再生することができる。
第1図はこの発明の一実施例による3値2値変換装置の
構成を示すブロツク図、第2図は3値2値変換フオーマ
ツトの説明図、第3図はスイツチの8ビツト出力信号を
示す説明図、第4図は排他的ORの出力信号とスイツチの
出力信号のMSBの2ビツトの情報とをまとめた説明図、
第5図は排他的OR回路部分を詳細に示す回路図、第6図
は排他的OR回路の入出力特性の説明図、第7図は既定値
と3値レベルとの関係を説明する図、第8図は判定回路
部分を詳細に示す回路図、第9図は判定回路の入出力関
係の説明図、第10図は3値2値変換器における判断動作
の説明図、第11図は3値2値変換装置に入力されるデー
タ列を示す図、第12図、第13図はこの発明のそれぞれ他
の実施例の構成を示すブロツク図、第14図は他の3値2
値変換フオーマツトの説明図、第15図は消失レベルに対
応する2値の別の設定方法を説明する図、第16図は従来
の3値2値変換装置の構成を示すブロツク図、第17図は
3値レベルの説明図である。 (1),(48),(49),(54)〜(61)……入力端
子、(2),(3),(4),(39)〜(47)、(70)
〜(76),(88),(89)……出力端子、(5),
(6),(17),(18)……比較器、(12),(22),
(25),(26),(29),(30)……シフトレジスタ、
(13),(23),(27),(28),(31),(32)……
ラツチ、(14),(24)……スイツチ、(10),(19)
……直並列変換器、(21),(36),(37),(38)…
…3値2値変換器、(16)……排他的OR回路、(20)…
…判定回路、(15)……排他的OR。 なお、図中の同一符号は同一または相当部分を示す。
構成を示すブロツク図、第2図は3値2値変換フオーマ
ツトの説明図、第3図はスイツチの8ビツト出力信号を
示す説明図、第4図は排他的ORの出力信号とスイツチの
出力信号のMSBの2ビツトの情報とをまとめた説明図、
第5図は排他的OR回路部分を詳細に示す回路図、第6図
は排他的OR回路の入出力特性の説明図、第7図は既定値
と3値レベルとの関係を説明する図、第8図は判定回路
部分を詳細に示す回路図、第9図は判定回路の入出力関
係の説明図、第10図は3値2値変換器における判断動作
の説明図、第11図は3値2値変換装置に入力されるデー
タ列を示す図、第12図、第13図はこの発明のそれぞれ他
の実施例の構成を示すブロツク図、第14図は他の3値2
値変換フオーマツトの説明図、第15図は消失レベルに対
応する2値の別の設定方法を説明する図、第16図は従来
の3値2値変換装置の構成を示すブロツク図、第17図は
3値レベルの説明図である。 (1),(48),(49),(54)〜(61)……入力端
子、(2),(3),(4),(39)〜(47)、(70)
〜(76),(88),(89)……出力端子、(5),
(6),(17),(18)……比較器、(12),(22),
(25),(26),(29),(30)……シフトレジスタ、
(13),(23),(27),(28),(31),(32)……
ラツチ、(14),(24)……スイツチ、(10),(19)
……直並列変換器、(21),(36),(37),(38)…
…3値2値変換器、(16)……排他的OR回路、(20)…
…判定回路、(15)……排他的OR。 なお、図中の同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項1】連続する3値2ボーを連続する3ビツトに
変換し、上記3値2ボーのうち(1,1)を消失レベルと
定めるように構成した3値2値変換装置において、3値
データを入力とし、上記3値データが3値レベルのいず
れのレベルに属するかを判定する振幅弁別器と、上記3
値データが3値レベルの「1」に対して上か下かを検出
する第1の検出器と、上記振幅弁別器の出力と上記第1
の検出器の出力とを2並列に変換する第1の直並列変換
器と、上記3値データと3値レベルの「1」との距離を
検出する第2の検出器と、上記第2の検出器の出力値を
一方の入力とし、かつ所定の第1の既定値を他方の入力
として両値を比較する第1の比較器と、上記第2の検出
器の出力値を一方の入力としかつ上記第1の既定値より
も大きい所定の第2の既定値を他方の入力として両値を
比較する第2の比較器と、上記第1の比較器の出力と上
記第2の比較器の出力とを2並列に変換する第2の直並
列変換器と、上記第2の直並列変換器の2並列出力を入
力とするとともにこの2並列出力のうちの一方のデータ
が第1の比較器の比較結果において入力された3値デー
タの3値レベルの「1」との距離が所定の第1の既定値
以下でかつ上記2並列出力のうちのもう一方のデータが
第2の比較器の比較結果において入力された3値データ
の3値レベルの「1」との距離が所定の第2の既定値以
上のとき上記入力された3値データの3値レベルの
「1」との距離が所定の第2の既定値以上の方のデータ
が誤検出されていると判定する判定回路と、上記第1の
直並列変換器の出力と上記判定回路の出力を入力とする
3値2値変換器とを備え、上記消失レベルが検出された
場合に、上記3値2値変換器の出力を上記第1の直並列
変換器の出力と上記判定回路の出力によつて制御するよ
うに構成したことを特徴とする3値2値変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63196856A JP2674119B2 (ja) | 1988-08-06 | 1988-08-06 | 3値2値変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63196856A JP2674119B2 (ja) | 1988-08-06 | 1988-08-06 | 3値2値変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0246024A JPH0246024A (ja) | 1990-02-15 |
JP2674119B2 true JP2674119B2 (ja) | 1997-11-12 |
Family
ID=16364796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63196856A Expired - Fee Related JP2674119B2 (ja) | 1988-08-06 | 1988-08-06 | 3値2値変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2674119B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2681400B2 (ja) * | 1989-11-29 | 1997-11-26 | 三菱電機株式会社 | 3値/2値変換装置 |
JP2681401B2 (ja) * | 1989-11-29 | 1997-11-26 | 三菱電機株式会社 | 3値/2値変換装置 |
JPH05191784A (ja) * | 1992-01-13 | 1993-07-30 | Pioneer Electron Corp | Muse音声デコーダおよびmuse伝送システム |
-
1988
- 1988-08-06 JP JP63196856A patent/JP2674119B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0246024A (ja) | 1990-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU584398B2 (en) | Error detection and concealment using predicted signal values | |
GB2139834A (en) | Data transmission system | |
CA1120118A (en) | Apparatus for smoothing transmission errors | |
JPS63136852A (ja) | 信号伝送システム | |
US5124979A (en) | Digital data transmission device for a composite transmission signal comprising a main data and a subdata signal | |
JP2674119B2 (ja) | 3値2値変換装置 | |
JPS59126342A (ja) | デジタル音声信号伝送方式 | |
JPS58165444A (ja) | 音声・デ−タ複合伝送方式 | |
JPH027229B2 (ja) | ||
JP2681401B2 (ja) | 3値/2値変換装置 | |
JP2681400B2 (ja) | 3値/2値変換装置 | |
JP2681399B2 (ja) | 3値/2値変換装置 | |
US4204163A (en) | Minimum group pulse code modem having shape and amplitude codes | |
EP0908050B1 (en) | Data transmission | |
JP2776290B2 (ja) | ディジタル伝送システム | |
JPH0341843A (ja) | データ識別回路 | |
JP2821960B2 (ja) | 映像伝送装置の監視回路 | |
JP2972300B2 (ja) | 通信装置 | |
JPH082071B2 (ja) | シグナリング伝送方式 | |
JPS61170156A (ja) | Pcm伝送方式およびその装置 | |
JPH05199189A (ja) | デジタル信号伝送装置 | |
JPS59182639A (ja) | 信号伝送方式 | |
JPH07231314A (ja) | 多段接続伝送方式 | |
JPH06276163A (ja) | ディジタルオーディオ送信装置及び受信装置 | |
JPH1032552A (ja) | データ伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |