KR0127308B1 - 저융점 글라스를 사용하여 구성부품들을 접합하는 방법 - Google Patents
저융점 글라스를 사용하여 구성부품들을 접합하는 방법Info
- Publication number
- KR0127308B1 KR0127308B1 KR1019890004706A KR890004706A KR0127308B1 KR 0127308 B1 KR0127308 B1 KR 0127308B1 KR 1019890004706 A KR1019890004706 A KR 1019890004706A KR 890004706 A KR890004706 A KR 890004706A KR 0127308 B1 KR0127308 B1 KR 0127308B1
- Authority
- KR
- South Korea
- Prior art keywords
- low melting
- glass
- melting point
- mask
- bonding
- Prior art date
Links
- 239000011521 glass Substances 0.000 title claims description 76
- 238000002844 melting Methods 0.000 title claims description 59
- 230000008018 melting Effects 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 12
- 239000000919 ceramic Substances 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 17
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 15
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 9
- 238000005259 measurement Methods 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Joining Of Glass To Other Materials (AREA)
- Ceramic Products (AREA)
Abstract
내용없음.
Description
제1도는 서디프(cer-dip)와 같은 결합품의 횡단면도.
제2도는 은판에 적층된 저융점 글라스의 측단면도.
제3도는 종래 마스크의 평면도.
제4도는 특별 마스크의 평면도.
제5도는 내지 제9도는 여러형상의 돌기를 가지는 특별 마스크들의 평면도.
제10도는 리드 부착면위에 저융점 글라스를 붙이는데 사용되어온 종래 마스크의 령면도.
제11도 및 12도는 본 발명에 따르는 특별 마스크의 평면도.
제13도는 본 발명에 따라 IC 패키지를 제조하는 공정을 설명하기 위한 플로우챠트.
본 발명은 저융점 글라스로 접합체를 제조하는 방법에 관한 것이다.
결합제로서 저융점 글라스를 사용하여 결합시킨 제품에는 여러가지가 있는데, 그중의 한예가 외부접속단자로서 작용하는 리드 와이어(lead wire)와 함께 IC(내부에 집적회로가 형성되어 있는 반도체 디바이스)을 기판상에 장착하고 세라믹 뚜껑으로 밀봉한 패키지(package)이다. 이러한 패키지의 한 특수형태를 서디프(cer-dip)라 칭한다.
이러한 서디프를 제조하기 위해서는 우선 저융점 글라스가 적층되어 베이킹(baking)된 세라믹 기판의 주표면의 주변부에 라드 와이어를 장착한다. IC칩을 수납하도록 배치된 세라믹 기판내의 요부에 저융점 글라스가 적층되어 베이킹된 도젼재료 (예를들어, 은도금판 또는 기타 유사물)를 장착한다. 그후에, 저융점 글라스를 가열하여 도전재료와 리드 와이어를 세라믹기판에 결합시킨다.
다음, 도전재료위에 IC칩을 납땜하고, 칩과 리드와이어 사이에서 와이어 본딩(wire-bonding)을 수행한다. 마지막으로 저융점 글라스가 적층되어 베이킹된 세라믹뚜껑을 세라믹기판에 결합시켜 세라믹기판을 밀봉하크로써 공정을 완료한다.
그러나 베이킹된 저융점 글라스를 가열하는 것에 의해 본딩이 수행되는 이러한 품목에 있어서, 본딩중 저융점 글라스내에 기포(글라스내의 공급)가 발생한다.
이러한 기포는 은도금판과 세라믹기판 사이의 열전도율을 감소시키기 때문에 기포발생은 문제를 일으킨다. 이러한 기포발생으로 인해 은도금판에 IC칩의 납땜에 결함이 생기며, 게다가 IC칩으로 부터의 열이 디바이스의 사용중에 패키지로부터 효과적으로 방사되지 않는다. 또한 세라빅기판과 세라믹 뚜껑사이의 캡씨일(cap seal)내에서 누설을 일으킬 위험이 있다.
그러므로 본 발명은 저융점 글라스의 가열에 의한 본딩중에 발생되는 기포를 감소시킬 수 있는 저융점 글라스본딩에 의한 접합체 제조방법을 제공하는데에 목적이 있다.
본 발명의 상기 목적들을 달성하기 위하여 본 발명은 저융점 글라스에 의하여 두 구성부품을 접합하는 방법을 제공한다. 본 발명은 다음과 같은 공정들로 구성된다. 우선 제1결합면을 가진 접합할 제1구성부품을 마련한다. 제 1결합면에 저융점 글라스를 적층시키되, 그 층의 외주 테두리에 다수의 요부를 갖게 한다. 결합시킬 제2구성부품을 저융점 글라스층에 붙인다. 제1 및 2구성부품과 저융점 글라스층을 글라스의 융점이상의 온도로 가열한다. 그 다음 글라스를 고화시켜 제1구성부품과 저융점 글라스층을 글라스의 융점이상의 온도로 가열한다. 그 다음 글라스를 고화시켜 제1 구성부품과 제2구성부품을 접합시킨다. 바람직하게, 저융점 글라스층에 형성되는 요부는 저융점 글라스층의 외주 테두리 부근의 층두께를 감소시킨다. 또한 요부를 형성시키기 위해 배치되는 적어도 하나의 돌기를 가진 마스크 부재를 사용하여 저융점 글라스층을 형성시키는 공정을 상기 저융점 글라스 적층 공정에 포함시키는 것이 바람직하다.
상술한 바와 같이 특징이 있는 본 발명에 의하면 저융점 글라스의 가열에 의한 본딩이 수행되기전에 저융점 글라스의 외주 테두리에 노치부 또는 감소된 두께를 갖는 부분이 형성된다. 그러므로, 본딩중에 글라스 내에 발생되는 가스가 노치부를 통해 방출되고, 따라서 결합체내 기포의 발생이 줄어들게 된다.
첨부도면을 참조하여 본 발명에 따라 저융점 글라스와의 본딩을 통해 접합체를 제조하는 방법의 실시예를 설명하기로 한다.
제1도는 저융점 글라스를 사용하여 글라스 밀봉시킨 몸체를 갖는 IC 패키지를 도시하는 단면도이다. 이 패키지는 IC칩(내부에 집적회로가 형성되어 잇는 반도체 디바이스)(3)과 이 IC칩(3)에 전기적으로 접속되어 외부접속 단자로서 작용하는 리드 와이어(4)를 세라믹기판(2)상의 저융점 글라스(5)를 이용하여 세라믹 뚜껑(8)으로 밀봉시키는 방식으로 제조된다. 본 발명에 따라 결합될 세라믹 부품은 주로 알루미나로 이루어진다.
절연체 및 접착제로서 기능하는 저융점 글라스(5)는 세라믹기판(2)의 주변부인 리드-와이어 수납면(2a)상에, 그리고 본 발명에 따라 결합될 재료이며 IC칩(3)이 장착될때 IC칩(3)의 도전재료로서 사용되는 온도금판(7)의 뒷면 〔세라믹기판(2)쪽에 있는 면〕상에 여러층으로, 예를들어 2, 3 또는 4층으로 적층된다. 세라믹기판(2)의 도전체 수납부(2b)는 은도금판(7)을 수용한다. 본 발명의 저융점 글라스를 사용하여 리드 와이어와 금속판을 적절히 배치한 후에, 저융점 글라스(5)를 그 융점이상의 온도로 가열한다.
저융점 글라스(5)가 은도금판(7)과 접촉하여 녹으면 제2도에 도시된 바와 같이 저융점 글라스(5)의 표면장력으로 인해 온도금판(7)의 주변부에서 저융점 글라스(5)가 융기한다. 이와 같은 저융점 글라스의 융기는 은도금판(7)이 세라믹기판(2)의 요부(2b)에 결합될 때 기포(글라스 공급) 발생요인이 된다. 기판(2)의 이 부분은 궁극적으로 IC칩(3)을 수납한다. 저융점 글라스를 사용하여 본딩을 수행하면, 본딩중에 기포가 저융점 글라스(5)내에 발생되므로 이러한 기포의 원인이 되는 가스를 어느 정도 방출시킬 필요가 있다.
그러므로, 이 실시예에 있어서, 저융점 글라스(5)의 코팅이 형성될 때, 제3도 및 제4도에 도시된 바와 같은 글라스 프린팅 마스크(glass printing mask)를 조합하여 사용하거나 또는 제4도의 글라스 프린팅 마스크만을 단독으로 사용한다. 제3도의 글라스프린팅 마스크는 내부에 창(8a)이 있는 종래의 마스크(8)이나, 제4도의 글라스 프린팅 마스크는 기포보유량을 감소시키기 위해 발명된 특별 마스크(9)이다. 특별 마스크(9)는 상기 목적을 위해 그 내주부에 형성되는 돌기(9a)를 갖는다.
저융점 글라스(5)로의 코팅이 마스크(9)를 사용하는 것에 의해 형성되면 본 발명에 따르는 노치된 요부인 글라스 코팅내이 요부(도시안됨)는 마스크(9)의 창(9b)내의 돌기 (9a)에 대응하여 저융점 글라스 코팅의 외주부에 형성된다.
표 1에 표시된 바와 같은 방식으로 종래 마스크(8)와 특별마스크(9)를 조합사용하여 은도금판(7)상에 저융점 글라스(LS-2001B 형)(5)를 2층으로 적층시킨 다음 가열하였다. 그후, 세라믹기판(2)의 요부(2b)에 이 은도금판(7)을 적층시키고 저융점 글라스(5)를 재차가열하여, 은도금판(7)을 세라믹기판(2)에 결합시켰다. 표 2는 기포발생률의 측정치를 표시한다.
[표 1]
[표 2]
종래 마스크(8)와 특별마스크(9)의 여러 조합으로 제조한 모든 샘플 A-D에 대하여 5장의 방사선사진을 찍어 기포발생률(%)을 측정하였다. 표 2에 표시된 기포발생률은 기포단면적 대 은도금판(7)에 적층된 융점 글라스(5)의 주표면 방향에서의 단면적의 비로 나타낸다.
상술한 바와 같은 조합으로 종래마스크(8)와 특별마스크(9)를 사용하여 은도금판(7)에 저융점 글라스(5)를 적층 시킨 경우에서의 기포발생률의 측정에 있어서, 최적의 측정치는 샘플 A의 경우에 나타낸 바와 같이 종래 마스크(8)와 특별마스크(9)가 각각 은도금판(7)상의 제1층과 제2층의 형성에 사용되었을 때 얻어졌다.
다음, 최적의 결과가 얻어진 샘플 A를 얻는데 사용된 마스크의 조합 〔즉, 종래 마스크(8)와 특별마스크(9)가 각각 제1층과 제2층의 형성에 사용된 것〕으로 하되, 특별마스크(9)의 돌기(9a)의 형상을 바꾼 경우에 대하여 기포발생률을 측정하였다. 이에대한 측정치는 표 3에 도시된다.
제5도 내지 9도에 도시된 바와 같이 형성된 여러형상의 돌기(9a)를 가지는 특별마스크(9)의 샘플 5종을 준비하였으며, 이들 마스크를 사용한 경우의 기포발생률을 측정하였다. 샘플 1, 2, 3, 4 및 5는 각각 제5도, 6도, 7도, 8도 및 9도에 도시된 마스크를 사용한 것은 나타낸 것이다.
[표 3]
표 3으로 부터, 모든 샘플에서의 기포발생률은 종래마스크만을 사용한 샘플에 비해 적으며, 특히 제7도의 샘플 3과 제8도의 샘플 4의 경우에 양호한 측정치가 얻어졌음을 알 수 있다.
상술한 기포발생률의 측정치로부터 저융점 글라스(50로의 코팅이 돌기(9a)가 형성되어 있는 특별마스크(9)의 사용에 의해 수행된 경우에, 저융점 글라스 코팅(5)의 외주부에 요부가 형성됨을 알 수 있다. 이 요부는 은도금판(7)의 본딩이 수행될 때 발생되는 기포의 요인이 되는 가스의 방출홈으로서 작용하며, 따라서 발생되는 기포의 양을 감소시킨다.
상술한 실시예에서는 저융점 글라스(5)의 외주부에 요부를 형성시키기 위해서 글라스 프린팅마스크를 사용하지만, 이러한 요부를 형성시키기 위해서 적절한 위치에서 코팅을 커트하는 것도 가능하다.
또한 상술한 실시예에서는 은도금판(7)이 결합되었을 때 발생된 기포에 대해서 측정이 이루어졌지만 기포발생률은 리드와이어(4)가 부착될 표면상에 특별마스크(9)를 사용하는 것에 의해서 감소될 수 있다. 이것은 다음 실시예에서 입증될 것이다.
본 발명의 제2실시예에 있어서는 제 1 실시예에서처럼 저융점 글라스(5)를 개재하여 세라믹기판(2)상에 리드와이어(4)를 세라믹뚜껑(6)으로 밀봉하였으나 세라믹 뚜껑의 리드 와이어 부착면상에서 제10도, 11도 및 12도에 도시된 바와 같은 글라스 프린팅마스크를 각종 조합으로 사용하였다. 제10도의 글라스 프린팅마스크는 창(10a)과 중앙마스크부(10b)를 갖는 종래마스크(10)이다. 반면에, 제11도의 글라스 프린팅마스크는 기포를 감소시키기 위하여 발명한 특별마스크(11)이다. 마스크(11)는 창(11b)의 내주부에 형성된 돌기(11a)와 중앙마스크부(11c)를 갖는다.
제12도의 글라스프린팅마스크는 제11도의 마스크와 유사하게 형성된 돌기(12a)를 갖는다. 돌기(12a)는 창(12b)내로 돌출하며, 창(12b)은 또한 중앙마스크부(12c)를 포함한다. 표 4에 표시된 바와 같은 각종 조합으로 마스크를 사용하여 샘플 11 내지 14를 제조하였으며, 제 1 실시예와 동일한 방식으로 기포 발생률을 측정하였다. 그 측정치들은 표 5에 표시된다.
[표 4]
[표 5]
표 4와 표 5의 측적치들로부터, 제3층 및 또는 제4도에 대하여 본 발명에 따르는 특별마스크를 사용한 샘플 11 내지 13의 경우에, 기포발생률은 제1층에서 제4층까지 종래의 마스크(10)만을 사용한 샘플 14에 비해 상당히 감소되었다. 즉, 캡씨일부에서 누설의 위험이 현저히 감소된다는 것이 명백해진다. 앞서의 실시예에서는 저융점글라스(5)가 연속 2층으로 적층된 경우를 예로 들어 기포 발생률을 나타냈지만, 특별마스크(9)가 단일층 또는 3층 또는 그 이상을 형성시키는데 사용되더라도 기포 발생률을 감소시킬 수 있다.
또한 IC 패키지 또는 서디프가 제조되는 경우에 대해서 기술되었지만 본 발명은 저융점글라스로 결합될 디스플레이 패널, 다이오드등의 경우에도 적용가능하다.
본 발명이 몇몇 실시예에 관하여 기술되었으나, 본 발명은 이에 한정되지 않으며, 본 발명의 영역은 단지 본명세서에 첨부되는 청구범위에 의해 결정된다.
Claims (6)
- 저융점 글라스에 의하여 두 구성부품을 접합하는 방법으로서, (a) 제1결합면을 갖는 접합할 제1구성부품을 마련하는 공정, (b) 외주 테두리에 다수의 요부를 갖는 저융점 글라스를 제1결합면에 적층시키는 공정, (c) 상기 저융점 글라스층에 제2구성부품을 붙이는 공정, (d) 제1 및 제2구성부품과 저융점 글라스층을 상기 글라스의 융점이상의 온도로 가열하는 공정, (e) 상기 글라스를 고화시켜 제1 및 제2구성부품을 접합시키는 공정으로 구성되는 접합방법.
- 제1항에 있어서, 상기 요부가 상기 저융점 글라스층의 외주 테두리부근의 글라스층 두께를 감소시키는 접합방법.
- 제1항에 있어서, 상기 저융점 글라스의 적층공정은 마스크부재로 상기 글라스층을 형성시키는 공정을 포함하며, 상기 마스크 부재는 상기 요부를 형성시키기 위해 배치된 적어도 하나의 돌기를 구비하는 접합방법.
- 제1항에 있어서, 제1구성부품은 세라믹부재이고, 제2구성부품은 금속부재인 접합방법.
- 제4항에 있어서, 상기 금속부재는 전기리드인 접합방법.
- 제4항에 있어서, 상기 금속부재는 IC 칩을 수납하도록 배치되는 전기 도전판인 접함방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP88-88547 | 1988-04-11 | ||
| JP63-88547 | 1988-04-11 | ||
| JP8854788A JP2656942B2 (ja) | 1988-04-11 | 1988-04-11 | 低融点ガラス接着による接合体の製造方法，及び接着体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890016890A KR890016890A (ko) | 1989-11-30 |
| KR0127308B1 true KR0127308B1 (ko) | 1998-04-06 |
Family
ID=13945880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890004706A KR0127308B1 (ko) | 1988-04-11 | 1989-04-10 | 저융점 글라스를 사용하여 구성부품들을 접합하는 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5006143A (ko) |
| JP (1) | JP2656942B2 (ko) |
| KR (1) | KR0127308B1 (ko) |
| GB (1) | GB2222586B (ko) |
| SG (1) | SG75692G (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200241A (en) * | 1989-05-18 | 1993-04-06 | General Electric Company | Metal-ceramic structure with intermediate high temperature reaction barrier layer |
| FR2744843B1 (fr) * | 1996-02-09 | 1998-04-10 | Seb Sa | Procede de realisation de connexion electrique par collage d'une cosse rigide sur une piste conductrice, cosse rigide pour la mise en oeuvre du procede et son application a une plaque chauffante pour recipient chauffant |
| US20030164006A1 (en) * | 2001-10-26 | 2003-09-04 | Buchanan Karl H. | Direct bonding of glass articles for drawing |
| US6879039B2 (en) * | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
| CN118020149A (zh) * | 2021-09-27 | 2024-05-10 | 京瓷株式会社 | 光学部件搭载用封装体及光学装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3177576A (en) * | 1961-08-15 | 1965-04-13 | Rca Corp | Method of photocell manufacture by simultaneously sintering the photosensitive material and sealing the cell |
| US3325586A (en) * | 1963-03-05 | 1967-06-13 | Fairchild Camera Instr Co | Circuit element totally encapsulated in glass |
| US3560180A (en) * | 1968-05-15 | 1971-02-02 | Philco Ford Corp | Glass metal sealing technique |
| US3669715A (en) * | 1970-06-17 | 1972-06-13 | Sylvania Electric Prod | Method of preparing a metal part to be sealed in a glass-ceramic composite |
| US3768991A (en) * | 1972-06-14 | 1973-10-30 | Diacon | Method for sealing an enclosure for an electronic component |
| JPS52103435A (en) * | 1976-02-27 | 1977-08-30 | Hitachi Ltd | Bonding of two objects with aid of low-melting glass |
| JPS60195163U (ja) * | 1984-06-05 | 1985-12-26 | アルプス電気株式会社 | 板状半田 |
| DE3520085A1 (de) * | 1985-06-05 | 1986-12-11 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren zum herstellen eines hermetisch verschlossenen bauelementengehaeuses, insbesondere fuer schwingquarze |
-
1988
- 1988-04-11 JP JP8854788A patent/JP2656942B2/ja not_active Expired - Lifetime
-
1989
- 1989-04-10 KR KR1019890004706A patent/KR0127308B1/ko not_active IP Right Cessation
- 1989-04-11 GB GB8908054A patent/GB2222586B/en not_active Expired - Lifetime
-
1990
- 1990-10-12 US US07/596,414 patent/US5006143A/en not_active Expired - Fee Related
-
1992
- 1992-07-28 SG SG75692A patent/SG75692G/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01261247A (ja) | 1989-10-18 |
| SG75692G (en) | 1992-10-02 |
| US5006143A (en) | 1991-04-09 |
| GB2222586A (en) | 1990-03-14 |
| GB8908054D0 (en) | 1989-05-24 |
| GB2222586B (en) | 1992-01-15 |
| JP2656942B2 (ja) | 1997-09-24 |
| KR890016890A (ko) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0712158B1 (en) | Resin sealing type semiconductor device with cooling member and method of making the same | |
| JP2003163378A (ja) | 表面実装型発光ダイオード及びその製造方法 | |
| JPH0249021B2 (ko) | ||
| KR0127308B1 (ko) | 저융점 글라스를 사용하여 구성부품들을 접합하는 방법 | |
| JPS6219062B2 (ko) | ||
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| GB2026234A (en) | Circuit element package having lead patterns | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JPS588586B2 (ja) | 半導体装置の封止方法 | |
| JPS605224B2 (ja) | 集積回路用パツケ−ジ | |
| JPS635238Y2 (ko) | ||
| JPH04188652A (ja) | 高周波素子用パッケージの製造方法と高周波素子用パッケージ | |
| JP2739349B2 (ja) | 電子部品搭載用基板 | |
| EP0762494B1 (en) | Silicon semiconductor diode, its circuit module and structure with an insulation body and preparation method thereof | |
| JPH03116846A (ja) | 混成集積回路及びその製造方法 | |
| JP3519994B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JPH0992662A (ja) | シリコン半導体ダイオード、その回路モジュールおよび絶縁体を備える構造物ならびにそれらの製作方法 | |
| JPH02303052A (ja) | 半導体パッケージ | |
| JP2004095759A (ja) | 表面実装型電子部品及びその製造方法 | |
| JPH01137654A (ja) | チップキャリア | |
| JPH03256352A (ja) | 半導体装置 | |
| JPS62241364A (ja) | リ−ド付き電子部品及びその製造方法 | |
| JPS6077443A (ja) | 混成集積回路 | |
| JPS62104150A (ja) | 厚膜混成積回路およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011010 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |