JPS6077443A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS6077443A JPS6077443A JP18542083A JP18542083A JPS6077443A JP S6077443 A JPS6077443 A JP S6077443A JP 18542083 A JP18542083 A JP 18542083A JP 18542083 A JP18542083 A JP 18542083A JP S6077443 A JPS6077443 A JP S6077443A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- insulating substrate
- pattern
- wirings
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 abstract description 10
- 229920005989 resin Polymers 0.000 abstract description 8
- 239000011347 resin Substances 0.000 abstract description 8
- 239000003822 epoxy resin Substances 0.000 abstract description 5
- 229920000647 polyepoxide Polymers 0.000 abstract description 5
- 238000005219 brazing Methods 0.000 abstract description 4
- 239000000919 ceramic Substances 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 230000004907 flux Effects 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 abstract description 2
- 238000011109 contamination Methods 0.000 abstract 2
- 238000007598 dipping method Methods 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、特に半導体チップ電極と絶縁基板表面に形成
された導体パターンとがワイヤ（金属細線）によって直
接接続されるｈｑ造をもつ混成集積回路に関する、 混成集積回路では、絶縁基板上に形成された回路内に半
導体素子を接続する場合は１個別部品として、外部導出
用リードを有する容器に組み込まれた半導体素子を、そ
の外部導出リードと回路を半田付などで接続することに
よって行う場合と。
された導体パターンとがワイヤ（金属細線）によって直
接接続されるｈｑ造をもつ混成集積回路に関する、 混成集積回路では、絶縁基板上に形成された回路内に半
導体素子を接続する場合は１個別部品として、外部導出
用リードを有する容器に組み込まれた半導体素子を、そ
の外部導出リードと回路を半田付などで接続することに
よって行う場合と。
絶縁基板表面のメタライズに直接半導体チップをロー付
けするか熱放散用の金属板を介してロー付けし、ワイヤ
でチップ電極と導体パターンとを接続する場合とがある
。後者の場合は、特に、チップの発熱量が比較的大きく
樹脂ケースの個別部品を接続するのでは熱的に、半導体
チップの寿命が短くなるなどの不具合が生じる場合や１
個別部品として使用するとその占有面積が大きくなって
しまって回路全体が大きくなってしまうというような場
合に用いられることが多い。
けするか熱放散用の金属板を介してロー付けし、ワイヤ
でチップ電極と導体パターンとを接続する場合とがある
。後者の場合は、特に、チップの発熱量が比較的大きく
樹脂ケースの個別部品を接続するのでは熱的に、半導体
チップの寿命が短くなるなどの不具合が生じる場合や１
個別部品として使用するとその占有面積が大きくなって
しまって回路全体が大きくなってしまうというような場
合に用いられることが多い。
絶縁基板に直接チップをロー付けする場合の製造順序は
、半導体チップダイボンディング−ワイヤボンディング
−チップ及びワイヤ保護材の取り付は一個別部品及び外
部導出リードの半田付−回路全体の外囲器の形成の順と
なることが多く、チップ及びワイヤの保睡はエポキシ樹
脂、シリコーン樹脂、フェノール樹脂などの樹脂で、チ
ップ及びワイヤの周囲を隙間なく埋めて硬化させる場合
がほとんどである、チップ及びワイヤの保護材又は保護
構造がないと、ワイヤポンディング以降の取り扱いによ
り、ワイヤが他にふれて変形したり切れたりしやすいば
かりでなく、半田付時のフラックスによってチップの表
面が汚れてしまうなどの不具合が発生して信頼度及び特
性が大きなバラツキを持ってしまうというようなことが
多いため。
、半導体チップダイボンディング−ワイヤボンディング
−チップ及びワイヤ保護材の取り付は一個別部品及び外
部導出リードの半田付−回路全体の外囲器の形成の順と
なることが多く、チップ及びワイヤの保睡はエポキシ樹
脂、シリコーン樹脂、フェノール樹脂などの樹脂で、チ
ップ及びワイヤの周囲を隙間なく埋めて硬化させる場合
がほとんどである、チップ及びワイヤの保護材又は保護
構造がないと、ワイヤポンディング以降の取り扱いによ
り、ワイヤが他にふれて変形したり切れたりしやすいば
かりでなく、半田付時のフラックスによってチップの表
面が汚れてしまうなどの不具合が発生して信頼度及び特
性が大きなバラツキを持ってしまうというようなことが
多いため。
保護構造は必ずつける必要がある。
ところが、これらの樹脂によってワイヤ及びチップを保
護する場合は１組立工程における機械的保護は行えるよ
うになったが、樹脂の線膨張率が大きいため、外部の温
度変化が大きいと樹脂の膨張収縮によるストレスがワイ
ヤにかかり、ワイヤ接続の弱い部分が切れてしまうとい
うことが起っていた。
護する場合は１組立工程における機械的保護は行えるよ
うになったが、樹脂の線膨張率が大きいため、外部の温
度変化が大きいと樹脂の膨張収縮によるストレスがワイ
ヤにかかり、ワイヤ接続の弱い部分が切れてしまうとい
うことが起っていた。
本発明は、信頼度がよく製品間の特性が安定した混成集
積回路を提供することを目的としている。
積回路を提供することを目的としている。
本発明は、キャップにより封止することを特徴とする。
以下１図面に従って本発明の詳細な説明する、第１図は
従来例を示す斜視図であり、絶縁基板１の表面の導体パ
ターン２上に半導体チップ３がロー材により直接固着さ
れ、かつワイヤ４によって導体パターン２とチップ電極
５とが直接接続され、さらにチップ３及びワイヤ４の保
護材としてシリコーン樹脂６が塗布され固化された状態
を示している。
従来例を示す斜視図であり、絶縁基板１の表面の導体パ
ターン２上に半導体チップ３がロー材により直接固着さ
れ、かつワイヤ４によって導体パターン２とチップ電極
５とが直接接続され、さらにチップ３及びワイヤ４の保
護材としてシリコーン樹脂６が塗布され固化された状態
を示している。
第２図は本発明の一実施例の断面図である。絶縁基板ｌ
の表面の導体パターン２上に半導体チップ３がロー材に
より直接固着され１次にワイヤ４によって他の導体パタ
ーン２とチップ電極５が直接接続され、さらにチップ３
及びワイヤ４の保護として中空のセラミックキャップ７
がエポキシ樹脂８によって絶縁基板１に接着される。そ
の後。
の表面の導体パターン２上に半導体チップ３がロー材に
より直接固着され１次にワイヤ４によって他の導体パタ
ーン２とチップ電極５が直接接続され、さらにチップ３
及びワイヤ４の保護として中空のセラミックキャップ７
がエポキシ樹脂８によって絶縁基板１に接着される。そ
の後。
接着用樹脂９によって個別部品１０を絶縁基板ｌ上の所
望の場所に仮づけし、さらに外部導出り−ド１１を取り
つけた後（Ｃ半田槽内に全体を浸して個別部品の電極１
２と絶縁基板１の導体部２との半田付接続を行う。
望の場所に仮づけし、さらに外部導出り−ド１１を取り
つけた後（Ｃ半田槽内に全体を浸して個別部品の電極１
２と絶縁基板１の導体部２との半田付接続を行う。
このように１本発明の混成集積回路は、ワイヤボンディ
ング以降のチップ３表面とワイヤ４の機械的保護が十分
なされているばかりでなく、ワイヤ４及びチップ３は中
空容器７内に保持されるために、外気の温度変化が大き
なものであってもそのストレスによりワイヤ４の接続部
が切れるということは皆無にする仁とができるようにな
った。
ング以降のチップ３表面とワイヤ４の機械的保護が十分
なされているばかりでなく、ワイヤ４及びチップ３は中
空容器７内に保持されるために、外気の温度変化が大き
なものであってもそのストレスによりワイヤ４の接続部
が切れるということは皆無にする仁とができるようにな
った。
なお１本発明はキャップ７の材質をセラミック。
接着材８をエポキシ樹脂としているが、気密が保持でき
ワイヤボンティング以降の工程で加わる熱的９機械的な
ストレスに耐えつるものであれば何でもよいことは明ら
かである。
ワイヤボンティング以降の工程で加わる熱的９機械的な
ストレスに耐えつるものであれば何でもよいことは明ら
かである。
第１図は従来例を示す斜視図、第２図は本発明の一実施
例を示す断面図である。 １・・・・・・絶縁基板、２・・・・・・絶縁基板上の
導体パターン、３・・・・・・半導体チップ、４・・・
・・・ワイヤ、５・・・７・・・・・・セラミックキャ
ップ、８・・・・・・キャップ接着用エポキシ樹脂、９
・・・用個別部品仮つけ用樹脂、ｌＯ・・・・・・個別
部品、１１・・間外部導出リード。 １２・・・・・・個別部品電極。
例を示す断面図である。 １・・・・・・絶縁基板、２・・・・・・絶縁基板上の
導体パターン、３・・・・・・半導体チップ、４・・・
・・・ワイヤ、５・・・７・・・・・・セラミックキャ
ップ、８・・・・・・キャップ接着用エポキシ樹脂、９
・・・用個別部品仮つけ用樹脂、ｌＯ・・・・・・個別
部品、１１・・間外部導出リード。 １２・・・・・・個別部品電極。
Claims (1)
- 導体パターンが形成された絶縁基板上に半導体チップが
搭載され、該チップの電極と導体パターンとが接続され
た混成集積回路において、前記絶縁基板と接着すること
によって気密封止ができるようなキャップによって、少
くとも前記半導体チップを気密封止していることを特徴
とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18542083A JPS6077443A (ja) | 1983-10-04 | 1983-10-04 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18542083A JPS6077443A (ja) | 1983-10-04 | 1983-10-04 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6077443A true JPS6077443A (ja) | 1985-05-02 |
Family
ID=16170472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18542083A Pending JPS6077443A (ja) | 1983-10-04 | 1983-10-04 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6077443A (ja) |
-
1983
- 1983-10-04 JP JP18542083A patent/JPS6077443A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0421005B1 (en) | Process of assembling an electronic package | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JPS62241354A (ja) | 高周波用回路素子密封パッケージとその製造方法 | |
| US4677741A (en) | Method of manufacturing package for high power integrated circuit | |
| JPS62202548A (ja) | 半導体装置 | |
| JP2534881B2 (ja) | 気密封止回路装置 | |
| JPH02125454A (ja) | 樹脂封止型半導体装置 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JPS6077443A (ja) | 混成集積回路 | |
| JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
| JP2668995B2 (ja) | 半導体装置 | |
| JP2553665B2 (ja) | 半導体装置 | |
| JPH0745751A (ja) | 回路素子の封止構造 | |
| JP2506429B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0122260Y2 (ja) | ||
| JPH08115993A (ja) | 半導体装置 | |
| JPS623984B2 (ja) | ||
| JPS61198656A (ja) | 半導体装置 | |
| JP2537630B2 (ja) | 半導体装置の製造方法 | |
| JPS6236287Y2 (ja) | ||
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6332264B2 (ja) | ||
| JPS639372B2 (ja) |