JPH01137654A - チップキャリア - Google Patents

チップキャリア

Info

Publication number
JPH01137654A
JPH01137654A JP29671087A JP29671087A JPH01137654A JP H01137654 A JPH01137654 A JP H01137654A JP 29671087 A JP29671087 A JP 29671087A JP 29671087 A JP29671087 A JP 29671087A JP H01137654 A JPH01137654 A JP H01137654A
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor element
metallized
alloy
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29671087A
Other languages
English (en)
Other versions
JP2571944B2 (ja
Inventor
Yoshihiro Hosoi
義博 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP62296710A priority Critical patent/JP2571944B2/ja
Publication of JPH01137654A publication Critical patent/JPH01137654A/ja
Application granted granted Critical
Publication of JP2571944B2 publication Critical patent/JP2571944B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子、特に半導体集積回路素子を収容す
る半導体素子収納用パッケージに関し、より詳細には外
部電気配線基板の配線導体に外部リード端子を介するこ
となく直接ロウ付けし、これによって内部に収容する半
導体素子を外部電気回路と電気的に接続するように成し
たチップキャリア(リードレスパッケージ)の改良に関
するものである。
〔従来の技術〕
従来、半導体集積回路素子(以下、半導体素子という)
を収容するためのチップキャリアは第2図に示すように
セラミック、ガラス等の電気絶縁材料から成り、その外
周部、即ち側面及び底面に半導体素子を外部電気回路に
接続するためのタングステン(−)、モリブデン(Mo
)等の高融点金属粉末から成るメタライズ金属層23を
形成した絶縁基体21と蓋体22とから構成されており
、絶8M基体21と蓋体22から成る絶縁容器内部に半
導体素子26が収容され気密封止されて半導体装置とな
る。
この従来のチップキャリアは内部に収容した半導体素子
26を外部電気回路に接続するためにメタライズ金属層
23の絶縁基体21底面部が外部電気配線基板28の配
線導体29にロウ材30を介しロウ付けされ、メタライ
ズ金属層23の絶縁基体21底面部にはその表面にロウ
付は強度を強固とするためのニッケル等の金属J’i2
4がめっきにより被着されている。
しかし乍ら、絶縁基体21には直接めっきができないこ
と及びめっき液の循環が悪いこと等からメタライズ金属
層23の側面で絶縁基体21表面近傍部分にはニッケル
めっき層24を被着させることができず、ニッケルめっ
き層24と絶縁基体21との間にわずかな間隙が形成さ
れる。そのためこの間隙の一部に大気中に含まれる水分
等が付着するとニッケルめっき層24に酸素濃度の相違
によるすきま腐蝕作用を発生し、ニッケルめっきIW2
4に酸化物(錆)を形成して変色させることがある。ま
たこの酸化物は導電性で、かつ拡散しやすいという性質
を有していることから多数のメタライズ金属層23が近
接して形成されているチップキャリアにおいては前記錆
の拡散により隣接するメタライズ金属層23間が短絡し
、その結果、半導体装置としての機能に支障を来たすと
いう重大な欠点を誘発する。
そこで、上記欠点を解消するためにタングステン(−)
、モリブデン(MO)、マンガン(Mn)等の高融点金
属から成るメタライズ金属層の外表面全面にコラ材(特
に半田)と極めて反応性(濡れ性)の高い、化学的に安
定な白金(Pt) 、パラジウム(Pd)もしくはそれ
らの合金を主成分とする金属層を形成したチップキャリ
アを本出願人は先に提案した。
〔発明が解決しようとする問題点〕
しかし乍ら、この半導体素子を収容する容器に半導体素
子と外部電気回路とを接続するためのメタライズ金属層
を形成するとともに該メタライズ金属層表面に白金やパ
ラジウム等の金属層を設けたチップキャリアにおいては
、メタライズ金属層表面に白金、パラジウムもしくはそ
れらの合金を主成分とする金属層が設けられていること
がら変色や半導体装置としての機能に支障を来すような
導電性の錆の発生を皆無とし、かつ外部電気配線基板の
配線導体に強固にロウ付は取着することができるものの
、半導体素子の電極をアルミニウムや金等のワイヤを介
して電気的に接続する際、前記白金、パラジウムもしく
はそれらの合金はそのヌープ硬度が300〜500と高
いため、超音波ボンディング法によりワイヤを前記金属
層に接合させる場合、ワイヤが金属層表面を滑って強固
に溶着接合させることができず、その結果、内部に収容
する半導体素子を外部電気回路に確実に接続することが
できないという欠点を誘発する。
〔発明の目的〕
本発明は上記諸欠点に鑑み案出されたもので、その目的
は変色や半導体装置としての機能に支障を来すような導
電性の錆の発生が皆無で、かつ外部電気配線基板の配線
導体に半導体素子の各電極を正確、かつ確実な接続する
ことができるチップキャリアを提供することにある。
〔問題点を解決するための手段〕
本発明は半導体素子を収容する容器に、半導体素子と外
部電気回路とを接続するためのメタライズ金属層を形成
して成るチップキャリアにおいて、前記メタライズ金属
層の半導体素子の電極が接続される部位に金を主成分と
する金属層を、外部電気回路と接続される部位に白金、
パラジウムもしくはそれらの合金を主成分とする金属層
を夫々設けたごとを特徴とするものである。
〔実施例〕
次に本発明を第1図に示す実施例に基づき詳細に説明す
る。
第1図は本発明のチップキャリアの一実施例を示し、1
はセラミック、ガラス等の電気絶縁材料から成る絶縁基
体、2は金等を被着させたコバール等の金属材料から成
る蓋体である。
この絶縁基体1と蓋体2で半導体素子を収納する容器を
構成する。
前記絶縁基体1はその上面中央部に半導体素子を収容す
るための空所を形成する段状の凹部を有しており、凹部
底面には半導体素子6が接着材を介し取着されている。
また前記絶縁基体1には凹部段状上面から側面を介し底
面にかけて導出しているメタライズ金属層3が形成され
ており、メタライズ金属層3の凹部段状上面には半導体
素子6の電極がワイヤ7を介し電気的に接続され二また
メタライズ金属層3の基体1底面部は外部電気配線基板
8の配線導体9に半田等のロウ材10を介しロウ付けさ
れる。
前記メタライズ金属N3はタングステン(−)、モリブ
デン(Mo)等の高融点金属粉末から成り、従来周知の
スクリーン印刷等の厚膜手法を採用することにより絶縁
基体1の外周部に形成される。
また、前記メタライズ金属層3の基体1側底而部には白
金(Pt)、パラジウム(Pd)もしくはそれらの合金
を主成分とする金属層4がめつき等により被着形成され
ており、金属層4は化学的に安定であることからメタラ
イズ金属層3の側面で、絶縁基体1の表面近傍部分に間
隙を形成し、該間隙内に大気中に含まれる水分等が付着
したとしてもすきま腐蝕作用を受けることはなく導電性
の錆を発生することは一切ない、またこの金属層4は半
田等のロウ材と極めて反応性(濡れ性)が良く、メタラ
イズ金属層3を外部電気配線基板8の配線導体9に強め
て強固にロウ付けすることも可能となる。
尚、前記白金(P t)等から成る金属層4はその層厚
を0.3〜3.0μmとすると安価にして、かつチップ
キャリア底面のメタライズ金属層を外部電気回路基板の
配線導体に強固にロウ付けすることができることがら層
厚を0.3〜3.0μmの範囲とすることが好ましい。
また金属層4はメタライズ金属層3の側底面部全面に設
ける必要はなく外部電気配線基板8の配線導体9と対向
する底面部のみに形成してもよい。
さらに、前記メタライズ金属層3の凹部段状上面部、即
ち半導体素子6の電極がワイヤ7を介して接続されるボ
ンディングパット部には金を主成分とする金属、例えば
金(Au)に微量のコバルト(Co)、インジウム(I
n)、アンチモン(Sb)等を添加した金属から成る金
属層5がめつき等により被着されており、該金属層5は
化学的に安定であることから大気中に含まれる水分等が
付着したとしても腐蝕作用を受けることはなく導電性の
錆を発生することも一切ない。またこの金属層5はその
硬度が低いことからワイヤ7を超音波ボンディング法等
により接合させる際、ワイヤ7と金属層5との接合を確
実、かつ強固となすことができ、半導体素子6の各電極
をメタライズ金属層3に確実に接続することが可能とな
る。
尚、前記金を主成分とする金属層5はその硬度(ヌープ
硬度)を90以下、層厚を0.3〜3.0μmとすると
安価にして、かつ半導体素子の各電極をメタライズ金属
層に強固に接続することができ、金を主成分とする金属
層5は硬度(ヌープ硬度)を90以下、層厚を0.3〜
3.Ournlの範囲とすることが望ましい。
また、前記絶縁基体1の最上面にはメタライズ金属層3
が、更にその上部には金属層4及び5が夫々めっきによ
り被着されており、その上にコバール等の金属材料から
成る蓋体2を載置するとともに金−錫合金等の封止部材
11を介し取着することによりチップキャリア内部の空
所は外気から完全に気密に封止され最終製品である半導
体装置となる。
かくして、本発明のチップキャリアによれば、容器に設
けたメタライズ金属層の半導体素子の電極が接続される
部位に金を主成分とする金属層を、外部電気回路と接続
される部位に白金、パラジウムもしくはそれらの合金を
主成分とする金属層を夫々設けたことからメタライズ金
属層にアルミニウム(AI)や金(Au)等から成るワ
イヤを強固に接合させるのを可能として半導体素子の各
電極をメタライズ金属層に確実に接続させることができ
、更にすきま腐蝕作用による変色や半導体装置としての
機能に支障を来すような導電性の錆の発生を皆無として
メタライズ金属層と外部電気配線基板の配線導体とのロ
ウ付は強度を極めて強固なものと為すことも可能となる
。           (実験例) 次に本発明の作用効果を下記に示す実験例に基づいて説
明する。
まず、201角のアルミナから成る生セラミツク体ある
いはセラミック焼結体50個の一生面にタングステン、
モリブデン、マンガン等から成るメタライズ用ペースト
を使用して長さ10mm、幅10mm、厚み20μmの
パターンを印刷するとともにこれを還元雰囲気(窒素−
水素雰囲気)中、約1400〜1600°Cの温度で焼
成し、セラミック体表面にメタライズ金属層を被着させ
る。次に前記メタライズ金属層の表面半分に白金(Pt
)、パラジウム(Pd)もしくはそれらの合金から成る
金属層をめっきにより被着し、残り半分の表面に金を主
成分とする金属から成る金属層をめっきにより被着させ
る。そして次に直径30μmのアルミニウムワイヤを超
音波ボンディング法により前記金を主成分とする金属層
上にループ状に2点接合する。しかる後、前記ループ状
ワイヤの中央部に金属層面に対して垂直方向の外力を加
えて引張り、該引張り荷重が3g以下でワイヤが接合部
より剥離した個数を調べた。
また同時に、試料を空気中450℃の温度で15分間加
熱処理した後、該試料を水蒸気中に曝しメタライズ金属
層及び各金属層のg1蝕を加速させるスチームエージン
グを16時間実施し、その後メタライズ金属層及び各金
属層の表面を顕微鏡により観察して、変色しているもの
の数を調べた。
なお、試料番号17〜21は本発明品に対する比較例で
あり、試料番号17〜19はメタライズ金属層の全面に
白金、パラジウムもしくはそれらの合金を主成分とする
金属層を被着させるとともに該金属層にワイヤを接合さ
せたもの、また試料番号20.21はメタライズ金属層
全面に従来使用されているニッケルと金を順次層着させ
たものである。
以上の結果を第1表に示す。
(以下、余白) 第1表から明らかなように、メタライズ金属層上に白金
、パラジウムもしくはそれらの合金を主成分とする金属
層のみを層着させた試料番号17.18.19では3g
以下の引張り荷重においてワイヤの剥離するものが50
%以上もあり、またメタライズ金属層上に従来の二・ノ
ケルと金を層着させた試料番号20.21は錆の発生に
よる変色率が60%もあるのに対し、本発明品は3gの
引張りテストでもワイヤの剥がれがほとんどなく、変色
率も2%以下である。
なお、本発明は上述の実施例、実験例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲であれば他の
成分を添加すること等も可能であり、この場合、前述の
実験例と同等の結果が得られることを確認している。
〔発明の効果〕
以上詳述した通り、本発明のチップキャリアは容器に設
けたメタライズ金属層のうち半導体素子の電極が接続さ
れる部位に金を主成分とする金属層を外部電気回路と接
続される部位に白金、パラジウムもしくはそれらの合金
を主成分とする金属層を夫々被着させたことから半導体
装置としての機能に支障を来すような導電性の錆や変色
の発生を大幅に低減させることが可能となるとともに半
導体素子の各電極を外部電気配線基板の配線導体に確実
、かつ強固に接合接続させることができ、半導体集積回
路素子を収容するチップキャリアとして極めて有用であ
る。
【図面の簡単な説明】
第1図は本発明のチップキャリアの一実施例を示す断面
図、第2図は従来のチップキャリアの断面図である。 1.21・・・絶縁基体 3.23・・・メタライズ金属面 4・・・白金、パラジウムもしくはそれらの合金を主成
分とする金属層 5・・・金を主成分とする金属層

Claims (1)

    【特許請求の範囲】
  1.  半導体素子を収容する容器に、半導体素子と外部電気
    回路とを接続するためのメタライズ金属層を形成して成
    るチップキャリアにおいて、前記メタライズ金属層の半
    導体素子の電極が接続される部位に金を主成分とする金
    属層を、外部電気回路と接続される部位に白金、パラジ
    ウムもしくはそれらの合金を主成分とする金属層を夫々
    設けたことを特徴とするチップキャリア。
JP62296710A 1987-11-25 1987-11-25 チップキャリア Expired - Fee Related JP2571944B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62296710A JP2571944B2 (ja) 1987-11-25 1987-11-25 チップキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62296710A JP2571944B2 (ja) 1987-11-25 1987-11-25 チップキャリア

Publications (2)

Publication Number Publication Date
JPH01137654A true JPH01137654A (ja) 1989-05-30
JP2571944B2 JP2571944B2 (ja) 1997-01-16

Family

ID=17837081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62296710A Expired - Fee Related JP2571944B2 (ja) 1987-11-25 1987-11-25 チップキャリア

Country Status (1)

Country Link
JP (1) JP2571944B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237669B1 (ko) * 1992-11-28 2000-01-15 윤종용 다층 세라믹 패키지
US6856017B2 (en) 1995-11-08 2005-02-15 Fujitsu Limited Device having resin package and method of producing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58112349A (ja) * 1981-12-25 1983-07-04 Nec Corp 半導体装置
JPS60195953A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58112349A (ja) * 1981-12-25 1983-07-04 Nec Corp 半導体装置
JPS60195953A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237669B1 (ko) * 1992-11-28 2000-01-15 윤종용 다층 세라믹 패키지
US6856017B2 (en) 1995-11-08 2005-02-15 Fujitsu Limited Device having resin package and method of producing the same
US7144754B2 (en) 1995-11-08 2006-12-05 Fujitsu Limited Device having resin package and method of producing the same

Also Published As

Publication number Publication date
JP2571944B2 (ja) 1997-01-16

Similar Documents

Publication Publication Date Title
JPH01137654A (ja) チップキャリア
JPS5933851A (ja) 気密封止半導体容器
JP2537064B2 (ja) チップキャリア
JP2627509B2 (ja) 導電層を有する電子部品
JPH0736952B2 (ja) メタライズ金属層の表面被覆構造
JPS6158259A (ja) チツプキヤリア
JP2742625B2 (ja) リード付き電子部品
JP2750232B2 (ja) 電子部品収納用パッケージ
JP2759297B2 (ja) リード付き電子部品
JPH071789B2 (ja) リ−ド付き電子部品
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP2831182B2 (ja) 金の導電層を有する電子部品
JPS6383291A (ja) 金の導電層を有する電子部品
JP2685159B2 (ja) 電子部品収納用パッケージ
JPS6360549A (ja) 金の導電層を有する電子部品
JP2003155593A (ja) 配線基板
JPH09167810A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JP2813073B2 (ja) 半導体素子収納用パッケージ
JPS6151986A (ja) リ−ド付き電子部品
JPS62241364A (ja) リ−ド付き電子部品及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees