JPS62104150A - 厚膜混成積回路およびその製造方法 - Google Patents
厚膜混成積回路およびその製造方法Info
- Publication number
- JPS62104150A JPS62104150A JP60242976A JP24297685A JPS62104150A JP S62104150 A JPS62104150 A JP S62104150A JP 60242976 A JP60242976 A JP 60242976A JP 24297685 A JP24297685 A JP 24297685A JP S62104150 A JPS62104150 A JP S62104150A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- intermediate layer
- film conductor
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Non-Adjustable Resistors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は厚膜混成集積回路およびその製造方法に関し、
一層詳細には、絶縁基板上に厚膜導体による回路パター
ンを構成し、前記厚膜導体にニッケル系金属材料からな
る中間層を介して機能素子を接合することにより当該接
合時に発生する高熱による前記厚膜導体の変成を抑制し
、接合部の強度を増大させると共に信転性を高める厚膜
混成集積回路およびその製造方法に関する。 ・ 厚膜混成集積回路は絶縁基板上に厚膜導体による回路パ
ターンを高温で焼き付けて形成し、この回路パターンに
トランジスタ、ダイオード等のチップを接合した集積回
路であり、開発費が安く対象の用途に応じて多種少量生
産に適したものとして広汎に採用されている。
一層詳細には、絶縁基板上に厚膜導体による回路パター
ンを構成し、前記厚膜導体にニッケル系金属材料からな
る中間層を介して機能素子を接合することにより当該接
合時に発生する高熱による前記厚膜導体の変成を抑制し
、接合部の強度を増大させると共に信転性を高める厚膜
混成集積回路およびその製造方法に関する。 ・ 厚膜混成集積回路は絶縁基板上に厚膜導体による回路パ
ターンを高温で焼き付けて形成し、この回路パターンに
トランジスタ、ダイオード等のチップを接合した集積回
路であり、開発費が安く対象の用途に応じて多種少量生
産に適したものとして広汎に採用されている。
第１図に従来の厚膜混成集積回路の好適な例を示す。す
なわち、この厚膜混成集積回路２はセラミックスやガラ
ス等からなる絶縁基板４上に銀パラジウムの厚膜導体６
を高温で焼き付けることで回路パターンを構成し、この
厚膜導体６の所定の位置にトランジスタ、ダイオード、
ＩＣ等の機能素子の端子８をろう付けしたものである。
なわち、この厚膜混成集積回路２はセラミックスやガラ
ス等からなる絶縁基板４上に銀パラジウムの厚膜導体６
を高温で焼き付けることで回路パターンを構成し、この
厚膜導体６の所定の位置にトランジスタ、ダイオード、
ＩＣ等の機能素子の端子８をろう付けしたものである。
ところで、このように構成された厚膜混成集積回路２は
プリントボード等に実装される際、ろう付は等によって
高温下にさらされる。特に、厚膜導体６と機能素子の端
子８との接合部に高熱が加えられた場合には、この接合
部のろう材が融解して前記端子８が剥離してしまい、回
路の接続不良等が生じる虞れがある。そのため、厚膜導
体６と端子８とは銀と錫あるいは銀、錫、鉛を混合した
高融点のろう材からなる硬ろう１０によって接合してい
る。
プリントボード等に実装される際、ろう付は等によって
高温下にさらされる。特に、厚膜導体６と機能素子の端
子８との接合部に高熱が加えられた場合には、この接合
部のろう材が融解して前記端子８が剥離してしまい、回
路の接続不良等が生じる虞れがある。そのため、厚膜導
体６と端子８とは銀と錫あるいは銀、錫、鉛を混合した
高融点のろう材からなる硬ろう１０によって接合してい
る。
然しなから、従来の厚膜混成集積回路２では、厚膜導体
６と端子８とをろう付けする際、そのろう付けに長時間
を要した場合、あるいはろう付は温度が高い場合に厚膜
導体６を構成する銀パラジウムの一部が溶融し、その主
成分である銀が拡散して厚膜導体６と硬ろう１０との間
に脆弱な拡散層１２を形成してしまう、この拡散層１２
は厚膜導体６と硬ろう１０との結合力を低下させるもの
であり、例えば、この接合部に振動等の外力が加えられ
た場合、あるいは周辺雰囲気の影響によって、機能素子
の端子８がこの拡散層１２を境として厚膜導体６より剥
離することがある。その結果、厚膜混成集積回路２に接
続不良が生じ、その信顛性を著しく低下させている。
６と端子８とをろう付けする際、そのろう付けに長時間
を要した場合、あるいはろう付は温度が高い場合に厚膜
導体６を構成する銀パラジウムの一部が溶融し、その主
成分である銀が拡散して厚膜導体６と硬ろう１０との間
に脆弱な拡散層１２を形成してしまう、この拡散層１２
は厚膜導体６と硬ろう１０との結合力を低下させるもの
であり、例えば、この接合部に振動等の外力が加えられ
た場合、あるいは周辺雰囲気の影響によって、機能素子
の端子８がこの拡散層１２を境として厚膜導体６より剥
離することがある。その結果、厚膜混成集積回路２に接
続不良が生じ、その信顛性を著しく低下させている。
また、端子８が剥離しない場合であっても、その接合部
における導電率の低下に伴って抵抗率が上昇し、回路精
度を低下させる原因となる。
における導電率の低下に伴って抵抗率が上昇し、回路精
度を低下させる原因となる。
本発明は前記の不都合を克服するためになされたもので
あって、絶縁基板上に厚膜導体による回路パターンを構
成し、前記厚膜導体にニッケル系金属材料からなる中間
層を介して機能素子を接合することにより、当該接合時
に発生する高熱による厚ＩＩｌ導体の変成を抑制し、高
精度で且つ長時間高信顧性を保持し得る厚膜混成集積回
路およびその製造方法を提供することを目的とする。
あって、絶縁基板上に厚膜導体による回路パターンを構
成し、前記厚膜導体にニッケル系金属材料からなる中間
層を介して機能素子を接合することにより、当該接合時
に発生する高熱による厚ＩＩｌ導体の変成を抑制し、高
精度で且つ長時間高信顧性を保持し得る厚膜混成集積回
路およびその製造方法を提供することを目的とする。
前記の目的を達成するために、本発明は絶縁基板上に厚
膜導体による回路パターンを形成し、前記厚膜導体に機
能素子を接合した厚膜混成集積回路において、前記厚膜
導体と前記機能素子との接合部にニッケル系金属材料か
らなる中間層を形成することを特徴とする。
膜導体による回路パターンを形成し、前記厚膜導体に機
能素子を接合した厚膜混成集積回路において、前記厚膜
導体と前記機能素子との接合部にニッケル系金属材料か
らなる中間層を形成することを特徴とする。
また、前記の目的を達成するために、本発明は絶縁基板
上に厚膜導体により回路パターンを形成し、前記回路パ
ターンの所定の部位に有機金属からなる中間層を形成し
、次いで、前記所定の部位に前記中間層の有機金属より
も融点の低いろう材により機能素子の端子を接続して電
気回路を構成することを特徴とする。
上に厚膜導体により回路パターンを形成し、前記回路パ
ターンの所定の部位に有機金属からなる中間層を形成し
、次いで、前記所定の部位に前記中間層の有機金属より
も融点の低いろう材により機能素子の端子を接続して電
気回路を構成することを特徴とする。
次に、本発明に係る厚膜混成集積回路およびその製造方
法について好適な実施例を挙げ、添付の図面を参照しな
がら以下詳細に説明する。
法について好適な実施例を挙げ、添付の図面を参照しな
がら以下詳細に説明する。
第２図において参照符号２０は本発明に係る厚膜混成集
積回路を示し、この厚膜混成集積回路２０は基本的には
絶縁基板２２と厚膜導体２４と中間層２６と端子２８を
有する図示しない機能素子とから構成される。
積回路を示し、この厚膜混成集積回路２０は基本的には
絶縁基板２２と厚膜導体２４と中間層２６と端子２８を
有する図示しない機能素子とから構成される。
絶縁基板２２はセラミックス等の絶縁材料を板状に形成
したもので、この絶縁基板２２上に形成される厚膜導体
２４は回路パターンを構成し、銀パラジウム等の良導体
を焼き付けることにより形成される。また、中間層２６
はテトラエトキシニッケルあるいはテトラメトキシニッ
ケル等のニッケルアルコラートからなり、前記厚膜導体
２４上の所定の接合部に形成される。
したもので、この絶縁基板２２上に形成される厚膜導体
２４は回路パターンを構成し、銀パラジウム等の良導体
を焼き付けることにより形成される。また、中間層２６
はテトラエトキシニッケルあるいはテトラメトキシニッ
ケル等のニッケルアルコラートからなり、前記厚膜導体
２４上の所定の接合部に形成される。
次に、以上のように構成された本発明に係る厚膜混成集
積回路の製造方法につき説明する。
積回路の製造方法につき説明する。
先ず、セラミックス等からなる絶縁基板２２上に銀パラ
ジウムの厚膜導体２４を焼き付け、回路パターンを構成
する。次に、厚膜導体２４の中、トランジスタやＩＣ等
の機能素子の端子２８が接合される接合部に有機金属で
あるニッケルアルコラートの中間層２６をスクリーン印
刷を含む印刷方法等を用いて形成する。そして、前記中
間層２６上に前記機能素子の端子２８を硬ろう３０によ
ってろう付けする。この場合、硬ろう３０としては銀と
錫との混合物あるいは銀、錫、鉛の混合物からなる高融
点のろう材が用いられる。また、中間層２６は厚膜導体
２４と端子２８との間の導電率の低下を抑制するため、
その厚さを０．５μｍ程度に設定しておく。
ジウムの厚膜導体２４を焼き付け、回路パターンを構成
する。次に、厚膜導体２４の中、トランジスタやＩＣ等
の機能素子の端子２８が接合される接合部に有機金属で
あるニッケルアルコラートの中間層２６をスクリーン印
刷を含む印刷方法等を用いて形成する。そして、前記中
間層２６上に前記機能素子の端子２８を硬ろう３０によ
ってろう付けする。この場合、硬ろう３０としては銀と
錫との混合物あるいは銀、錫、鉛の混合物からなる高融
点のろう材が用いられる。また、中間層２６は厚膜導体
２４と端子２８との間の導電率の低下を抑制するため、
その厚さを０．５μｍ程度に設定しておく。
ここで、端子２８を中間層２６上に接合する場合、融解
した硬ろう３０の熱は中間層２６を加熱する。
した硬ろう３０の熱は中間層２６を加熱する。
然しなから、中間層２６を構成するニッケルアルコラー
トはその主成分であるニッケルが硬ろう３０の主成分で
ある錫に対して融点が極めて高い。
トはその主成分であるニッケルが硬ろう３０の主成分で
ある錫に対して融点が極めて高い。
そのため、中間層２６のニッケルアルコラートは硬ろう
３０の融解時の熱によって融解し硬ろう３０側に拡散す
ることは殆どない。従って、中間層２６と硬ろう３０と
の間には拡散層が形成されることはなく、これらは強固
に結合される。また、中間Ｎ２６が融解しないので、厚
膜導体２４と中間層２６との間にも拡散層が形成される
ことがない。
３０の融解時の熱によって融解し硬ろう３０側に拡散す
ることは殆どない。従って、中間層２６と硬ろう３０と
の間には拡散層が形成されることはなく、これらは強固
に結合される。また、中間Ｎ２６が融解しないので、厚
膜導体２４と中間層２６との間にも拡散層が形成される
ことがない。
その結果、端子２８と厚膜導体２４とは中間層２６を介
して強固に結合される。
して強固に結合される。
一方、中間層２６を構成するニッケル系金属材料として
はセラミックスの粉末とニッケルの粉末とを圧縮成形し
たサーメット系材料を用いることも可能である。この場
合、端子２８と厚膜導体２４との接合部分における導電
率の低下を抑制するため、中間層２６の厚さを１μｍ以
下の厚さに設定することが必要である。
はセラミックスの粉末とニッケルの粉末とを圧縮成形し
たサーメット系材料を用いることも可能である。この場
合、端子２８と厚膜導体２４との接合部分における導電
率の低下を抑制するため、中間層２６の厚さを１μｍ以
下の厚さに設定することが必要である。
このようにして構成された厚膜混成集積回路２０は絶縁
基板２２を介してプリントボードの所定の位置にろう付
は等によって実装される。ここで、厚膜混成集積回路２
０をろう付けする場合、そのろう付は部位に高熱が発生
し、この熱が厚膜導体２４と端子２８との接合部に伝達
されることがあるが、中間層２６がこの部分における厚
膜導体２４の拡散を抑制しているため前記接合部が変成
し脆弱となる虞れはない。
基板２２を介してプリントボードの所定の位置にろう付
は等によって実装される。ここで、厚膜混成集積回路２
０をろう付けする場合、そのろう付は部位に高熱が発生
し、この熱が厚膜導体２４と端子２８との接合部に伝達
されることがあるが、中間層２６がこの部分における厚
膜導体２４の拡散を抑制しているため前記接合部が変成
し脆弱となる虞れはない。
以上のように本発明によれば、絶縁基板上に厚膜導体に
よる回路パターンを構成し、前記厚膜導体にニッケル系
金属材料からなる中間層を介して機能素子を接合してい
る。そのため、当該接合時における発熱による前記厚膜
導体の拡散は中間層によって抑制されるため、この接合
部に拡散層が形成されるととはない。従って、機能素子
は厚膜導体に強固に接合され、しかも、その接合部が経
時的に脆弱化することもなくなる。その結果、特性が安
定し且つ信転性の高い厚膜混成集積回路およびその製造
方法が得られる。
よる回路パターンを構成し、前記厚膜導体にニッケル系
金属材料からなる中間層を介して機能素子を接合してい
る。そのため、当該接合時における発熱による前記厚膜
導体の拡散は中間層によって抑制されるため、この接合
部に拡散層が形成されるととはない。従って、機能素子
は厚膜導体に強固に接合され、しかも、その接合部が経
時的に脆弱化することもなくなる。その結果、特性が安
定し且つ信転性の高い厚膜混成集積回路およびその製造
方法が得られる。
以上、本発明について好適な実施例を挙げて説明したが
、本発明はこの実施例に限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々の改良並びに設
計の変更が可能なことは勿論である。
、本発明はこの実施例に限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々の改良並びに設
計の変更が可能なことは勿論である。
【図面の簡単な説明】
第１図は従来技術に係る厚膜混成集積回路を示す一部省
略断面図。 第２図は本発明に係る厚膜混成集積回路を示す一部省略
断面図である。
略断面図。 第２図は本発明に係る厚膜混成集積回路を示す一部省略
断面図である。
Claims (4)
- （１）絶縁基板上に厚膜導体による回路パターンを形成
し、前記厚膜導体に機能素子を接合した厚膜混成集積回
路において、前記厚膜導体と前記機能素子との接合部に
ニッケル系金属材料からなる中間層を形成することを特
徴とする厚膜混成集積回路。 - （２）特許請求の範囲第１項記載の回路において、中間
層はニッケルアルコラートから形成してなる厚膜混成集
積回路。 - （３）特許請求の範囲第１項記載の回路において、中間
層は１μｍ以下の厚さに形成してなる厚膜混成集積回路
。 - （４）絶縁基板上に厚膜導体により回路パターンを形成
し、前記回路パターンの所定の部位に有機金属からなる
中間層を形成し、次いで、前記所定の部位に前記中間層
の有機金属よりも融点の低いろう材により機能素子の端
子を接続して電気回路を構成することを特徴とする厚膜
混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242976A JPS62104150A (ja) | 1985-10-31 | 1985-10-31 | 厚膜混成積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242976A JPS62104150A (ja) | 1985-10-31 | 1985-10-31 | 厚膜混成積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62104150A true JPS62104150A (ja) | 1987-05-14 |
Family
ID=17097036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60242976A Pending JPS62104150A (ja) | 1985-10-31 | 1985-10-31 | 厚膜混成積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104150A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112686A (ja) * | 1982-12-20 | 1984-06-29 | 株式会社日立製作所 | セラミツク回路基板 |
-
1985
- 1985-10-31 JP JP60242976A patent/JPS62104150A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112686A (ja) * | 1982-12-20 | 1984-06-29 | 株式会社日立製作所 | セラミツク回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5383093A (en) | Hybrid integrated circuit apparatus | |
| JPH06224560A (ja) | セラミック多層配線基板 | |
| JPH077038A (ja) | 電子パッケージ | |
| US4268585A (en) | Soldering to a gold member | |
| US5334422A (en) | Electrical connector having energy-formed solder stops and methods of making and using the same | |
| JP3597913B2 (ja) | 半導体装置とその実装方法 | |
| US5926084A (en) | Electric fuse and method of making the same | |
| JP3346695B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH10134695A (ja) | チップヒューズ及びその製造方法 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JPS62104150A (ja) | 厚膜混成積回路およびその製造方法 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2004327945A (ja) | セラミック電子回路部品 | |
| JP2839308B2 (ja) | 多層配線基板 | |
| JPH10209618A (ja) | 回路基板装置及びその製造方法 | |
| JPH11126797A (ja) | 配線基板の接続構造 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP2000022017A (ja) | セラミック配線基板およびその実装構造 | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JPH09129769A (ja) | セラミックパッケージ | |
| JPH05243289A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0744199B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH08125080A (ja) | 半導体装置及びその製造方法 | |
| JP2001077049A (ja) | 半導体素子、半導体装置、及び半導体装置の製造方法 |