KR0126629B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법Info
- Publication number
- KR0126629B1 KR0126629B1 KR1019940016981A KR19940016981A KR0126629B1 KR 0126629 B1 KR0126629 B1 KR 0126629B1 KR 1019940016981 A KR1019940016981 A KR 1019940016981A KR 19940016981 A KR19940016981 A KR 19940016981A KR 0126629 B1 KR0126629 B1 KR 0126629B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- nitride film
- manufacturing
- semiconductor device
- pad
- Prior art date
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 종래 기술에서 반도체소자 형성시 발생하는 버즈빅으로 인한 문제점을 해결하기 위하여, 반도체기판 상부에 패드산화막, 패드 다결성실리콘막, 질화막 및 질화막 스페이서를 형성하고 이를 이용하여 산소원자를 이온주입한 다음, 필드산화막을 성장시키고 불필요한 층을 제거함으로써 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있는 기술이다.
Description
제 1 도는 종래 기술에 의한 반도체소자를 도시한 단면도.
제 2a 도 내지 제 2d 도는 본 발명에 의한 반도체소자의 제조공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 반도체기판 2,l2 : 패드산화막
3 : 패드 다결정실리콘막 4 : 제 1 질화막
5 : 질화막 스페이서 6,16 : 필드 산화막
7 : 산화막 9,15 : 채널스토퍼
13 : 질화막
본 발명은 반도체소자의 제조방법에 있어서, 특히 로코스(LOCOS: LOCal Oxidation of Silicon, 이하에서 LOCOS라 항) 방법으로 소자분리절연막을 형성할 때 소정의 이온주입을 이용하여 절연특성을 개선할 수있는 기술에 관한 것이다.
종래 기술에서는 LOCOS 방법으로 소자분리절연막인 필드산화막을 형성하였다. 그러나, 여러가지 문제점을 발생시켰다.
이하, 첨부된 도면을 참고로 하여 종래 기술을 상세히 설명하면 다음과 같다.
제 1 도는 LOCOS 방법으로 소자분리절연막을 형성한 것을 도시한 단면도로서, 반도체기판(11) 상부에 패드산화막(12)과 질화막(13)을 형성한 후 사진식각법으로 소정부분을 제거하여 기판을 노출시킨 다음에 체널스토퍼(l5) 이온주입하고 선택적 산화공정을 거쳐 소자분리절연막인 필드산화막(16)을 형성한 것이다.
그러나, 상기 필드산화막(16)의 양단에 버즈빅(bird's beak)이 발생하여 누설전류로 인한 소자의 특성에 나쁜 영향을 주게 된다.
따라서, 본 발명은 종래의 문제점을 해결하기 위하여, 소정의 불순물을 이온주입하면서 스페이서를 형성하여 버즈빅이 없는 LOCOS 공정을 수행케하는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제 2a 도 내지 제 2d 도는 본 발명에 의한 반도체소자의 제조공정을 도시한 단면도이다.
제 2a 도 반도체기판(1) 상부에 소정두께의 패드산화막(2), 패드 다결정실리콘막(3) 및 제1질화막(4)을 순차적으로 형성한 다음에 사진식각법으로 소정 부위의 패드 다결정실리콘막(3)이 노출되도록 제1질화막(4)을 과도식각하고 채널스토퍼(9) 이온주입을 실시한 것을 도시한 단면도이다. 여기서, 상기 채널스토퍼(9)이온주입공정은 에너지를 40∼80KeV로 하고 원자수를 1×1012∼1×1014원자/㎠로 하는 조건으로 BF2가스를 주입한 것이다.
제 2b 도는 소정두께의 제2질화막을 중착하고 비등방성 식각하여 질화막 스페이서(5)를 형성한 다음에 산소원자를 이온주입한 것을 도시한 단면도이다. 여기서, 상기 비등방성 식각은 SF6와 He 가스를 이용하여 실시한 것이다.그리고, 상기 산소원자의 이온주입공정은 에너지를20∼60KeV, 원자수를1×1017∼1×1016원자/㎠으로 실시한 것이다.
제 2c 도는 상기 제 2b 도의 공정후에 고온 열공정을 실시하여 산소원자가 이온주입된 반도체기판(1)에 필드산화막(6)을 형성한 것을 도시한 단면도로서, 상기 패드 다결정실리콘막(3) 상부에도 산화막(7)이 얇게 성장된 것을 도시한다. 여기서, 상기 고온 열처리공정은 900℃ 이상의 산소 또는 질소 분위기가스에서 실시한것이다.
제 2d 도는 질화막 스페이서(5), 질화막(4), 패드 다결정실리콘막(3)을 습식식각으로 각각 제거하여 소정의 필드산화막(6)을 완성한 것을 도시한 단면도로서, 상기 질화막(4,5)의 습식 식각시 약 150℃ 이상의 인산(H3PO4)을 사용하고 상기 다결정실리콘막(3)의 습식 식각시 적절한 비율의 불산(HF), 질산(HNO3), 초산(CH3COOH) 및 순수(Dl water)의 혼합액을 사용한 것이다.
상기한 본 발명에 의하면, 종래 기술에서 발생되는 버즈빅에 의하여 유발되는 누설전류를 방지함으로써 반도체소자의 특성을 향상시켜 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있다.
Claims (9)
- 반도체기판의 제조방법에 있어서, 반도체기판 상부에 패드산화막, 패드 다결정실리콘막 및 제 1 질화막을 순차적으로 형성한 다음에 사진식각법으로 상기 패드 다결정실리콘막이 일정부분이 노출되도록 상기 제 1질화막을 과도식각하고 상기 제 1 질화막을 마스크로 하여 채널스토퍼를 이온주입하는 공정과, 전체구조상부에 제 2 절화막을 증착하고 비등방성 식각을 실시하여 질화막 스페이서를 형성하는 공정과, 상기 질화막스페이서를 마스크로 하여 산소원자를 상기 반도체기판에 이온주입하는 공정과, 고온 열공정을 실시하여 산소원자가 주입된 부분에 필드산화막을 형성하는 공정과, 상기 질화막 스페이서, 질화막 및 패드 다결정실리콘막을 습식방법으로 각각 제거하는 공정을 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 채널스토퍼 이온주입 공정은 에너지를 40∼80KeV, 원자수를 1×1012∼1×1014원자/㎠로 하는 조건으로 BF2가스를 주입하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 비등방성식각공정은 SF6와 He 가스를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 산소원자 이온주입공정은 에너지를 20∼50KeV로 하고 원자수를 1×1013∼1×1016원자/㎠로 하는 조건으로 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 고온 열공정은 산소 또는 질소분위기 가스를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항 또는 제 5 항에 있어서, 상기 고온 열공정은 900℃ 이상에서 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 질화막 스페이서 식각공정은 150℃ 이상에서 인산용액을 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 질화막 식각공정은 l50℃ 이상의 인산용액올 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 9. 제 1 항에 있어서, 상기 패드 다결정실리콘막의 습식식각공정은 불산(HF), 질산(HNO3), 초산(CH3COOH) 및 순수(DI water)의 혼합액을 사용하는 것을 특징으로 하는 반도제소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016981A KR0126629B1 (ko) | 1994-07-14 | 1994-07-14 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016981A KR0126629B1 (ko) | 1994-07-14 | 1994-07-14 | 반도체소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0126629B1 true KR0126629B1 (ko) | 1998-04-02 |
Family
ID=19387987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940016981A KR0126629B1 (ko) | 1994-07-14 | 1994-07-14 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0126629B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018065087A (ja) * | 2016-10-19 | 2018-04-26 | 株式会社テクノシステム | 海水・淡水兼用浄水装置 |
-
1994
- 1994-07-14 KR KR1019940016981A patent/KR0126629B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018065087A (ja) * | 2016-10-19 | 2018-04-26 | 株式会社テクノシステム | 海水・淡水兼用浄水装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0352224B2 (ko) | ||
| US5637529A (en) | Method for forming element isolation insulating film of semiconductor device | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| KR0126629B1 (ko) | 반도체소자의 제조방법 | |
| US4024563A (en) | Doped oxide buried channel charge-coupled device | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR19990026904A (ko) | 반도체 소자의 제조 방법 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| KR100406564B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR101099561B1 (ko) | 미세 반도체 소자 및 그의 제조방법 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| EP0111097A1 (en) | Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper | |
| KR100233280B1 (ko) | 미세한 크기의 전계효과 트랜지스터 제조방법 | |
| JP3270187B2 (ja) | 半導体集積回路装置における素子分離膜の形成方法 | |
| JPH07120793B2 (ja) | 半導体装置の製造方法 | |
| KR920009894B1 (ko) | 고압 반도체 소자의 제조방법 | |
| KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
| KR930011176B1 (ko) | Ldd구조의 반도체장치 제조방법 | |
| KR0151260B1 (ko) | 필드산화막 형성방법 | |
| KR0122319B1 (en) | Fabrication method of mosfet | |
| KR20040061140A (ko) | 반도체 소자 제조방법 | |
| KR20050049641A (ko) | 반도체 소자의 제조 방법 | |
| JPH0562922A (ja) | 半導体集積回路装置の製造方法 | |
| KR19980046004A (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |