KR0124497B1 - 드라이 에칭 방법 및 그 장치 - Google Patents

드라이 에칭 방법 및 그 장치

Info

Publication number
KR0124497B1
KR0124497B1 KR1019930000524A KR930000524A KR0124497B1 KR 0124497 B1 KR0124497 B1 KR 0124497B1 KR 1019930000524 A KR1019930000524 A KR 1019930000524A KR 930000524 A KR930000524 A KR 930000524A KR 0124497 B1 KR0124497 B1 KR 0124497B1
Authority
KR
South Korea
Prior art keywords
reaction
gas
electrode
etching
dry etching
Prior art date
Application number
KR1019930000524A
Other languages
English (en)
Other versions
KR930017103A (ko
Inventor
마코또 하세가와
아쯔오 산다
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR930017103A publication Critical patent/KR930017103A/ko
Application granted granted Critical
Publication of KR0124497B1 publication Critical patent/KR0124497B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/941—Loading effect mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은 피처리체의 중앙부와 둘레 가장자리에서 에칭 속도를 균일하게 하는 것을 목적으로 한다.
반응성 가스 플라즈마에 의해 피처리체(26)를 에칭할 때, 제2도입 파이프(32)에 의해 피처리체(26)의 에칭 속도가 빠른 지역에 에칭 반응에 의해 생성되는 복수의 반응 생성 가스 중 적어도 1종의 가스를 반응 억제 가스로서 도입한다. 따라서, 에칭 속도가 빠른 지역의 에칭 속도를 억제할 수 있어서 피처리체(26) 각부의 에칭 속도를 균일화할 수 있다.

Description

드라이 에칭 방법 및 그 장치
제1도는 종래의 반응성 이온 에칭 장치를 도시한 구성도.
제2도는 본 발명의 제1실시예를 도시한 구성도.
제3도는 제2도의 주요부를 선택해서 도시한 상면도.
제4도는 본 발명의 에칭 속도와 종래의 에칭 속도를 대비하여 도시한 특성도.
제5도는 본 발명의 제2실시예를 도시한 구성도.
제6도는 본 발명의 제3실시예를 도시한 구성도.
제7도는 본 발명에 적용되는 에칭막, 반응 가스 및 반응 생성 가스의 예를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
21 : 반응실 22 : 상부 전극
23 : 하부 전극 24 : 제1도입 파이프
26 : 피처리체 28 : 고주파 전원
32 : 제2도입 파이프
본 발명은 반도체 장치의 미세 패턴을 형성하기 위한 드라이 에칭 방법 및 그 장치에 관한 것이다.
반도체 장치의 미세 가공 기술로서는 마이크로파 플라즈마 에칭, 반응성 이온 에칭 등이 공지되어 있다. 상기 반응성 에칭에 있어서는 평행 평판을 사용한 방법 및 ECR(사이클로트론 공명)을 사용한 방법 등이 있다.
제1도는 평행 평판 전극을 사용한 종래의 반응성 이온 에칭 장치를 도시한 것이다.
반응실(10)의 상부에는 평행 평판 전극을 구성하는 상부 전극(11)이 설치되고, 반응실(10)의 내부에는 하부 전극(12)이 설치되어 있다. 상기 상부 전극(11)은 접지되고, 내부는 중공상으로 되어 있다. 상부 전극(11)의 상면에는 반응 가스를 도입하는 도입 파이프(13)가 설치되고, 하면에는 반응 가스를 반응실(10) 내로 도입하는 복수의 투과 구멍(14)이 설치되어 있다. 또한, 상기 하부 전극(12) 상에는 실리콘 웨이퍼 등의 피처리체(15)가 탑재된다. 하부 전극(12)은 저지 컨덴서(Blocking Condenser ; 16)를 통해 고주파 전원(17)에 접속되어 있다. 상기 반응실(10) 내에서 상기 하부 전극(12) 주위에는 배플판(18)이 설치되고, 배플판(18)에는 복수의 투과구멍(19)이 설치되어 있다. 또한, 반응실(10)의 측면에는 배기 파이프(20)가 설치되어 있다.
상기 구성에 있어서, 피처리체(15)를 에칭하는 경우, 상부 전극(11)의 복수의 투과 구멍(14)에서 반응실(10)의 내부로 반응 가스를 도입함과 동시에 배기 파이프(20)에서 반응 가스를 배기하여 반응실(10) 내의 압력을 제어한다. 동시에 고주파 전원(17)에서 하부 전극(12)으로 고주파 전력을 공급하여 상부 전극(11) 및 하부 전극(12) 상호간에 플라즈마를 생성함으로써 피처리체(15)의 피에칭막이 에칭된다.
그런데, 상기 종래 장치에 의해 피처리체(15)를 에칭할 때, 상부 전극(11)의 투과구멍(14)에서 반응실(10) 내로 도입된 반응 가스는 배플판(18)의 투과 구멍(19)을 통해 배기 파이프(20)에서 배출된다. 이때에, 에칭에 따라 생성되는 반응 생성 가스중 피처리체(15)의 둘레 가장자리부에서 생성되는 것은 배기 파이프(20)에서 즉시 배출된다. 그러나, 피처리체(15)의 중앙부에서 생성되는 것은 배출되기 어려워서 피처리체(15)의 표면에 퇴적된다. 즉, 가스는 피처리체(15)의 둘레 가장자리부에서 배기되기 때문에, 피처리체(15)의 둘레 가장자리부일수록 반응 생성 가스의 퇴적이 적다. 따라서, 피처리체(15)의 중앙부에 비해 둘레 가장자리부쪽이 에칭 속도가 빨라지는 것이다.
그래서, 일본 특개소 62-290885호에 개시된 바와 같이, 피처리체의 중앙부와 둘레 가장자리부에서 반응가스의 농도를 변화시켜서 피처리체의 중앙부와 둘레 가장자리부에서 에칭 속도를 균일하게 하는 장치가 개발되어 있다. 그러나, 이 장치는 반응 가스를 상부 전극을 통해 반응실 내로 도입하고, 특히 그 농도를 변화시키기 위한 상부 전극의 구조가 복잡하고, 반응 가스의 도입 제어가 복잡하다.
또, 일본 특개소 61-163640호에는 상기와 마찬가지로 피처리체의 중앙부와 둘레 가장자리부에서 반응가스의 농도 및 도입량을 변경하는 드라이 에칭 장치가 개시되어 있다. 그러나, 이 장치도 구성이 복잡하다.
또한, 일본 특개평 3-16210호에는 반응 가스에 에칭으로 생성되는 반응 생성 가스를 첨가해서 에칭 속도를 제어하는 방법이 개시되어 있다. 그러나, 이러한 방법의 경우, 반응 생성 가스를 반응 가스에 단지 첨가하여 반응실 내로 도입하기 때문에 피처리체의 중앙부와 둘레 가장자리부에서 에칭 속도를 충분히 균일화하기 곤란하다.
본 발명은 상기 과제를 해결하기 위한 것으로, 그 목적은 피처리체의 중앙부와 둘레 가장자리부에서 에칭 속도를 충분히 균일화시킬 수 있는 드라이 에칭 및 그 장치를 제공하고자 하는 것이다.
본 발명은 상기 과제를 해결하기 위한 반응성 가스 플라즈마에 의해 피처리체를 에칭할 때, 피처리체의 에칭 속도가 빠른 영역에 에칭 반응에 의해 생성되는 복수의 반응 생성 가스 중 적어도 1종의 가스를 반응억제 가스로서 도입한다.
또한, 상기 반응 억제 가스는 적어도 금속 할로겐 화합물 가스를 포함하는 가스이다.
또한, 상기 반응 억제 가스는 적어도 유기 산화물 가스를 포함하는 가스이다.
본 발명의 장치는 반응 가스가 도입되는 반응실, 이 반응실에 설치되는 피처리체가 탑재되는 제1전극, 이 제1전극과 대향된 제2전극, 상기 제1 및 제2전극 상호간에서 상기 반응 가스를 플라즈마화하기 위해 상기 제1전극에 고주파 전력을 공급하는 고주파 전원 및 상기 피처리체의 에칭 속도가 빠른 영역에 대응해서 설치되고, 에칭 반응에 의해 생성되는 복수의 반응 생성 가스 중 적어도 1종의 가스를 반응 억제 가스로서 도입하는 도입 파이프를 갖고 있다.
상기 도입 파이프는 상기 제1전극 주변에 설치되어 반응 억제 가스를 피처리체의 둘레 가장자리부로 도입한다.
상기 도입 파이프는 상기 제2전극에 설치되어 반응 억제 가스를 피처리체의 둘레 가장자리부로 도입한다.
상기 도입 파이프는 상기 제1전극에 설치되어 반응 억제 가스를 피처리체의 둘레 가장자리부로 도입한다.
또한, 상기 반응 가스는 상기 제2전극 방향에서 피처리체로 도입되고, 피처리체의 제2전극과는 반대측에서 반응실의 외부로 배출된다.
즉, 본 발명은 피처리체의 에칭 속도가 빠른 영역에 에칭 반응에 의해 생성되는 복수의 반응 생성 가스에 대응한 적어도 1종의 가스를 반응 억제 가스로서 도입한다. 따라서, 에칭 속도가 빠른 영역에 반응 생성물을 퇴적하여 이 영역의 에칭을 억제하고 있기 때문에, 피처리체의 각부에 있어서 에칭 속도를 균일화할 수 있다.
그리고, 반응 억제 가스를 도입하는 도입 파이프를 피처리체의 에칭 속도가 빠른 영역, 예를 들면 피처리체가 탑재되는 제1전극 주변에 설치함으로써 피처리체의 둘레 가장자리부와 중앙부에서 에칭 속도를 균일하게 할 수 있다.
이하, 본 발명은 한 실시예에 대해서 도면을 참조하여 설명한다.
제2도에 있어서, 반응실(21)은 알루미늄으로 형성되고, 내편은 알루마이트 처리되어 있다. 반응실(21)의 상부에는 평행 평판 전극을 구성하는 상부 전극(22)이 설치되고, 반응실(21)의 내부에는 하부 전극(23)이 설치되어 있다. 상기 상부 전극(22)은 접지되고, 내부는 중공상으로 되어 있다. 상부 전극(22)의 상면에는 반응 가스를 도입하는 제1도입 파이프(24)가 설치되고, 하면에는 반응 가스를 반응실(21)내로 도입하는 복수의 투과 구멍(25)이 설치되어 있다.
또한, 상기 하부 전극(23)상에는 예를 들면 실리콘 웨이퍼 등의 피처리체(26)가 탑재되어 피처리체(26)는 도시하지 않은 기구로 고정되어 있다. 하부 전극(23)은 저지 컨덴서(27)를 통해 고주파 전원(28)에 접속되어 있다. 상기 반응실(21)내의 상기 하부 전극(23)의 주위에는 배플판(29)이 설치되고, 배플판(29)에는 복수의 투과 구멍(30)이 설치되어 있다. 또한, 반응실(21)의 측면에는 배기 파이프(31)가 설치되어 있다.
한편, 상기 하부 전극(23)의 주위에는 제2도입 파이프(32)가 설치되어 있다. 제2도입 파이프(32)는 반응 생성 가스와 동종의 가스를 적어도 1종 피처리체(26)의 둘레 가장자리부로 도입하는 것으로 제3도에 도시된 바와 같이 소정 간격으로 복수의 노즐(32a)이 설치되어 있다.
예를 들면, 상기 피처리체(26)의 피에칭막이 WSi막이고, 반응 가스가 Cl2와 SF6의 혼합 가스인 경우에는 WF5, SiCl4등의 반응 생성 가스가 생성된다. 상기 제2도입 파이프(32)에는 예를 들면 WF6이 도입된다.
상기 구성에 있어서, 피처리체(26)를 에칭하는 경우, 상부 전극(22)의 복수의 투과 구멍(25)에서 반응실(21)의 내부로 반응 가스 Cl2와 SF6을 도입함과 동시에 제2도입 파이프(32)에서 반응 생성 가스로서 WF6이 도입된다. 이 반응 생성 가스의 유량은 피처리체(26)의 중앙부에서 생성되는 반응 생성 가스량과 거의 대등하게 되어 있다. 또한, 배기 파이프(31)에서 이들 가스가 배치되어 반응실(21)내의 압력이 제어된다. 이와 동시에, 고주파 전원(28)에서 하부 전극(23)으로 고주파 전력이 공급되어 상부 전극(22) 및 하부 전극(23) 상로간에 플라즈마를 생성함으로써 피처리체(26)의 WSi막이 에칭된다.
상기 장치에서 반응실(21) 내에 반응 가스를 공급하면, 피처리체(26)의 WSi막의 에칭 반응과 함께 이 반응에 의해 생성된 반응 생성물의 퇴적이 일어난다. 이 생성된 반응 생성물의 퇴적량은 상기와 같이 피처리체(26)의 둘레 가장자리부에 비해 중앙부쪽이 많다. 그러나, 이 장치에 있어서는 피처리체(26)의 둘레 가장자리부에 제2도입 파이프(32)에서 피처리체(26)의 중앙부에서 생성되는 반응 생성 가스의 양과 거의 같은 양의 반응 생성물이 도입되어 있기 때문에, 피처리체(26)의 둘레 가장자리부와 중앙부에서 반응 생성물의 퇴적이 균일해진다. 따라서, 피처리체(26)의 둘레 가장자리부와 중앙부에서 에칭속도를 균일하게 할 수 있다.
제4도는 에칭 속도를 도시한 것으로 파선은 본 발명에 의한 것이고, 실선은 종래의 장치에 의한 것이다. 동 도면에서 알 수 있는 바와 같이, 피처리체(26)의 둘레 가장자리부와 중앙부에서 에칭 속도를 균일하게 할 수 있다.
종래의 플라즈마 에칭 장비의 경우, 웨이퍼의 가장자리의 에칭 속도는 중앙 부위의 에칭 속도와 10% 이상 서로 다를 수 있다. 따라서, 이와 같은 방식의 에칭 장비로 제공한 웨이퍼의 수율은 36% 이하가 된다. 반면에, 본원 발명의 에칭 장비를 이용하여 수행하는 경우, 웨이퍼 중앙 부위의 에칭 속도와 웨이퍼 가장자리의 에칭 속도 사이의 차이 폭을 10% 이하로 줄일 수 있으므로 집적 회로의 수율을 100%까지 가져갈 수 있다.
또한, 본 실시예의 경우, 상부 전극 및 하부 전극의 구조를 바꿀 필요가 없기 때문에 구성이 간단하다.
제5도 및 제6도는 본 발명의 제2 및 제3실시예를 도시한 것이다. 동 도면에서 제2도와 동일 부분에는 동일 부호를 붙인다.
상기 실시예에 있어서, 제2도입 파이프(32)는 반응실(21) 내에 설치된다. 제5도에 도시된 제2실시예에 있어서는 제2도입 파이프(32)를 상부 전극(22) 내부의 복수의 투과 구멍(25) 주위에 배치한다.
제6도에 도시된 제3실시예에 있어서는 제2도입 파이프(32)를 하부 전극(23)내부를 통해 하부 전극(23)주위에 배치한다.
상기 제2 및 제3실시예에 의해서는 에칭 속도를 균일하게 할 수 있다.
본 실시예의 경우는 피처리체(26)의 중앙부의 에칭 속도, 즉 에칭속도가 느린 쪽에 일치했다. 그러나, 속도는 온도 조건을 변경함으로써 빠르게 할 수 있어서 전혀 문제는 없다.
에칭막, 반응 가스 및 제2도입 파이프(32)에서 도입되는 반응 생성 가스의 조성은 상기 실시예로 한정되는 것이 아니고, 제7도에 도시하는 바와 같이 조합 가능하다.
상기 제1 내지 제3실시예에 있어서는 제2도입 파이프(32)를 피처리체의 둘레 가장자리부 근방에 설치했으나, 이것으로 한정되는 것은 아니고, 에칭 반응이 빠른 부분에 대응하여 설치하면 된다.
또한, 상기 실시예에서는 평행 평판을 사용한 플라즈마 에칭 장치에 대해서 설명했으나, 이것으로 한정되는 것은 아니고, 본 발명을 배럴형 에칭 장치, 다운 플로우형 에칭 장치, ECR 플라즈마 에칭 장치 등에 적용할 수 있다.
그밖에 본 발명의 요지를 변경하지 않는 범위에서 다양하게 변형실시 가능하다.
본원 청구 범위의 각 구성 요건에 병기한 도면 참조 번호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정하는 것은 아니다.
이상 설명한 바와 같이, 본 발명에 따르면 피처리체의 중앙부와 둘레 가장자리부에서 에칭 속도를 충분히 균일하게 할 수 있는 드라이 에칭 방법 및 그 장치를 제공할 수 있다.

Claims (9)

  1. 반응성 가스 플라즈마에 의해 피처리체를 에칭할 때에 피처리체의 중앙 부위보다 에칭 속도가 10% 이상 빠른 피처리체의 부위에 대해 에칭 반응에 의해 생성되는 복수의 반응 생성 가스 중 적어도 1종의 가스를 반응 억제로서 도입하는 것을 특징으로 하는 드라이 에칭 방법.
  2. 제1항에 있어서, 상기 반응 억제 가스가 적어도 금속 할로겐 화합물 가스를 포함하는 가스인 것을 특징으로 하는 드라이 에칭 방법.
  3. 제1항에 있어서, 상기 반응 억제 가스가 적어도 실리콘 할라이드(Halide) 가스를 포함하는 가스인 것을 특징으로 하는 드라이 에칭 방법.
  4. 반응 가스가 도입되는 반응실(21), 이 반응실에 설치되는 피처리체(26)가 탑재되는 제1전극(23), 이 제1전극과 대향하는 제2전극(22), 상기 제1 및 제2전극 상호간에서 상기 반응 가스를 플라즈마화 하기 위해 상기 제1전극에 고주파 전력을 공급하는 고주파 전원(28) 및 상기 피처리체의 에칭 속도가 빠른 영역에 대응해서 설치되고, 에칭 반응에 의해 생성되는 복수의 반응 생성 가스 중 적어도 1종의 가스를 반응 억제 가스로서 도입되는 도입 파이프(32)를 구비한 것을 특징으로 하는 드라이 에칭 장치.
  5. 제4항에 있어서, 상기 도입 파이프가 상기 제1전극 주변에 설치되고, 반응 억제 가스를 피처리체의 둘레 가장자리부로 도입하는 것을 특징으로 하는 드라이 에칭 장치.
  6. 제4항에 있어서, 상기 도입 파이프가 상기 제2전극에 설치되고, 반응 억제 가스를 피처리체의 둘레 가장자리부로 도입하는 것을 특징으로 하는 드라이 에칭 장치.
  7. 제4항에 있어서, 상기 도입 파이프가 상기 제1전극에 설치되고, 반응 억제 가스를 피처리체의 둘레 가장자리부로 도입하는 것을 특징으로 하는 드라이 에칭 장치.
  8. 제4항에 있어서, 상기 반응 가스가 상기 제2전극 방향으로 피처리체로 도입되어, 피처리체의 제2전극과는 반대측에서 반응실의 외부로 배출되는 것을 특징으로 하는 드라이 에칭 장치.
  9. 제1항에 있어서, 상기 반응 억제 가스가 적어도 산화 탄소(Carbon Oxide) 가스를 포함하는 가스인 것을 특징으로 하는 드라이 에칭 장치.
KR1019930000524A 1992-01-17 1993-01-16 드라이 에칭 방법 및 그 장치 KR0124497B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-006605 1992-01-17
JP4006605A JP2894658B2 (ja) 1992-01-17 1992-01-17 ドライエッチング方法およびその装置

Publications (2)

Publication Number Publication Date
KR930017103A KR930017103A (ko) 1993-08-30
KR0124497B1 true KR0124497B1 (ko) 1997-12-10

Family

ID=11642979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000524A KR0124497B1 (ko) 1992-01-17 1993-01-16 드라이 에칭 방법 및 그 장치

Country Status (3)

Country Link
US (2) US5415728A (ko)
JP (1) JP2894658B2 (ko)
KR (1) KR0124497B1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698070A (en) * 1991-12-13 1997-12-16 Tokyo Electron Limited Method of etching film formed on semiconductor wafer
US5614055A (en) * 1993-08-27 1997-03-25 Applied Materials, Inc. High density plasma CVD and etching reactor
US5822171A (en) 1994-02-22 1998-10-13 Applied Materials, Inc. Electrostatic chuck with improved erosion resistance
US5653851A (en) * 1994-07-05 1997-08-05 Texas Instruments Incorporated Method and apparatus for etching titanate with organic acid reagents
US5744049A (en) * 1994-07-18 1998-04-28 Applied Materials, Inc. Plasma reactor with enhanced plasma uniformity by gas addition, and method of using same
US5891350A (en) 1994-12-15 1999-04-06 Applied Materials, Inc. Adjusting DC bias voltage in plasma chambers
US5605637A (en) * 1994-12-15 1997-02-25 Applied Materials Inc. Adjustable dc bias control in a plasma reactor
US5938943A (en) * 1995-07-28 1999-08-17 Applied Materials, Inc. Near Substrate reactant Homogenization apparatus
US5756400A (en) * 1995-12-08 1998-05-26 Applied Materials, Inc. Method and apparatus for cleaning by-products from plasma chamber surfaces
US5897711A (en) * 1995-12-22 1999-04-27 Lam Research Corporation Method and apparatus for improving refractive index of dielectric films
AU3145197A (en) 1996-06-28 1998-01-21 Lam Research Corporation Apparatus and method for high density plasma chemical vapor deposition
US6013155A (en) * 1996-06-28 2000-01-11 Lam Research Corporation Gas injection system for plasma processing
US6159300A (en) 1996-12-17 2000-12-12 Canon Kabushiki Kaisha Apparatus for forming non-single-crystal semiconductor thin film, method for forming non-single-crystal semiconductor thin film, and method for producing photovoltaic device
US6184158B1 (en) 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
JP3343200B2 (ja) * 1997-05-20 2002-11-11 東京エレクトロン株式会社 プラズマ処理装置
US6042687A (en) * 1997-06-30 2000-03-28 Lam Research Corporation Method and apparatus for improving etch and deposition uniformity in plasma semiconductor processing
US6466881B1 (en) * 1999-04-22 2002-10-15 Applied Materials Inc. Method for monitoring the quality of a protective coating in a reactor chamber
US6863835B1 (en) 2000-04-25 2005-03-08 James D. Carducci Magnetic barrier for plasma in chamber exhaust
JP4553471B2 (ja) * 2000-09-19 2010-09-29 東京エレクトロン株式会社 処理装置及び処理システム
US6333272B1 (en) 2000-10-06 2001-12-25 Lam Research Corporation Gas distribution apparatus for semiconductor processing
US7563328B2 (en) * 2001-01-19 2009-07-21 Tokyo Electron Limited Method and apparatus for gas injection system with minimum particulate contamination
KR20040019293A (ko) 2001-05-24 2004-03-05 셀레리티 그룹 아이엔씨 소정 비율의 프로세스 유체를 제공하는 방법 및 장치
KR100431660B1 (ko) * 2001-07-24 2004-05-17 삼성전자주식회사 반도체 장치의 제조를 위한 건식 식각 장치
JP4540926B2 (ja) * 2002-07-05 2010-09-08 忠弘 大見 プラズマ処理装置
US7494560B2 (en) * 2002-11-27 2009-02-24 International Business Machines Corporation Non-plasma reaction apparatus and method
US20040112540A1 (en) * 2002-12-13 2004-06-17 Lam Research Corporation Uniform etch system
US7169231B2 (en) * 2002-12-13 2007-01-30 Lam Research Corporation Gas distribution system with tuning gas
US7534363B2 (en) * 2002-12-13 2009-05-19 Lam Research Corporation Method for providing uniform removal of organic material
KR100988085B1 (ko) * 2003-06-24 2010-10-18 삼성전자주식회사 고밀도 플라즈마 처리 장치
JP4177192B2 (ja) 2003-08-05 2008-11-05 株式会社日立ハイテクノロジーズ プラズマエッチング装置およびプラズマエッチング方法
TW200537695A (en) * 2004-03-19 2005-11-16 Adv Lcd Tech Dev Ct Co Ltd Insulating film forming method, insulating film forming apparatus, and plasma film forming apparatus
JP2007051002A (ja) * 2005-08-19 2007-03-01 Kyocera Mita Corp 用紙カセット
US8097120B2 (en) * 2006-02-21 2012-01-17 Lam Research Corporation Process tuning gas injection from the substrate edge
US20080194112A1 (en) * 2007-02-09 2008-08-14 International Business Machines Corporation Method and system for plasma etching having improved across-wafer etch uniformity
WO2009107718A1 (ja) 2008-02-27 2009-09-03 東京エレクトロン株式会社 プラズマエッチング処理装置およびプラズマエッチング処理方法
KR101341371B1 (ko) * 2008-11-18 2013-12-13 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 플라즈마 처리 방법
US20110215306A1 (en) * 2010-03-02 2011-09-08 Takuji Kato Organic semiconductor element and organic electrode
JP5819154B2 (ja) 2011-10-06 2015-11-18 株式会社日立ハイテクノロジーズ プラズマエッチング装置
US10872788B2 (en) * 2018-11-26 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etch apparatus and method for using the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56149811A (en) * 1980-04-23 1981-11-19 Hitachi Ltd Elastic surface wave device and its preparation
JPS5837924A (ja) * 1981-08-28 1983-03-05 Fujitsu Ltd プラズマエッチング装置
JPS60206027A (ja) * 1984-03-30 1985-10-17 Hitachi Ltd プラズマ処理装置
JPS6163640A (ja) * 1984-09-03 1986-04-01 Mitsui Toatsu Chem Inc メタクリルアミドの重合抑制方法
JPS6174388A (ja) * 1984-09-19 1986-04-16 Mitsubishi Electric Corp 半導体レ−ザ装置の製造方法
JPS6231125A (ja) * 1985-08-01 1987-02-10 Toshiba Corp ドライエツチング装置
JPH01115122A (ja) * 1987-10-28 1989-05-08 Mitsubishi Electric Corp ウエハ処理装置
JPH0210725A (ja) * 1988-06-28 1990-01-16 Nec Corp 化合物半導体のドライエッチング方法
JPH0254922A (ja) * 1988-08-19 1990-02-23 Fuji Electric Co Ltd プラズマｃｖｄ装置
US5084126A (en) * 1988-12-29 1992-01-28 Texas Instruments Incorporated Method and apparatus for uniform flow distribution in plasma reactors
JPH0316210A (ja) * 1989-06-14 1991-01-24 Hitachi Ltd 低温ドライエッチング方法
JPH0355831A (ja) * 1989-07-25 1991-03-11 Oki Electric Ind Co Ltd ドライエッチング装置
FR2653633B1 (fr) * 1989-10-19 1991-12-20 Commissariat Energie Atomique Dispositif de traitement chimique assiste par un plasma de diffusion.
JP2754966B2 (ja) * 1991-07-30 1998-05-20 日本電気株式会社 ドライエッチング方法

Also Published As

Publication number Publication date
US5415728A (en) 1995-05-16
JP2894658B2 (ja) 1999-05-24
KR930017103A (ko) 1993-08-30
US5837093A (en) 1998-11-17
JPH05190506A (ja) 1993-07-30

Similar Documents

Publication Publication Date Title
KR0124497B1 (ko) 드라이 에칭 방법 및 그 장치
KR100363340B1 (ko) 플라즈마처리방법
US5945351A (en) Method for etching damaged zones on an edge of a semiconductor substrate, and etching system
KR100403114B1 (ko) 병렬전극에칭동작을위한중합체없는상부전극의자체세척방법및장치
US5593539A (en) Plasma source for etching
US4442338A (en) Plasma etching apparatus
KR20060085334A (ko) 성막 장치 및 성막 방법
US20200144068A1 (en) Etching method
US5872062A (en) Method for etching titanium nitride layers
JP3520577B2 (ja) プラズマ処理装置
JP7418632B2 (ja) プラズマ処理装置
JPH11140675A (ja) 真空チャンバーのクリーニング方法
JP3207638B2 (ja) 半導体製造装置のクリーニング方法
JP3164188B2 (ja) プラズマ処理装置
KR100234902B1 (ko) 2차전위에 의한 방전을 제거한 플라즈마 처리장치
JPH0845907A (ja) 半導体装置のプラズマ処理方法
JP2885150B2 (ja) ドライエッチング装置のドライクリーニング方法
KR20010023762A (ko) 에칭 균일성 향상 장치 및 방법
JP2516099B2 (ja) ドライエッチング方法
JPH06275566A (ja) マイクロ波プラズマ処理装置
JPS62221116A (ja) プラズマ処理装置
KR100761680B1 (ko) 플라즈마 처리장치
JPH07201813A (ja) 半導体装置の製造方法およびその製造装置
JPH05315292A (ja) 半導体製造装置及び半導体装置の製造方法
JPH06177084A (ja) 銅又は銅を主成分とする金属膜のエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee