KR0120928Y1 - 하이브리드 집적회로 - Google Patents

하이브리드 집적회로

Info

Publication number
KR0120928Y1
KR0120928Y1 KR2019940031897U KR19940031897U KR0120928Y1 KR 0120928 Y1 KR0120928 Y1 KR 0120928Y1 KR 2019940031897 U KR2019940031897 U KR 2019940031897U KR 19940031897 U KR19940031897 U KR 19940031897U KR 0120928 Y1 KR0120928 Y1 KR 0120928Y1
Authority
KR
South Korea
Prior art keywords
circuit
leadless
soldering
hybrid integrated
integrated circuit
Prior art date
Application number
KR2019940031897U
Other languages
English (en)
Other versions
KR960019179U (ko
Inventor
진성민
Original Assignee
이종수
엘지전자부품주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, 엘지전자부품주식회사 filed Critical 이종수
Priority to KR2019940031897U priority Critical patent/KR0120928Y1/ko
Publication of KR960019179U publication Critical patent/KR960019179U/ko
Application granted granted Critical
Publication of KR0120928Y1 publication Critical patent/KR0120928Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본원 고안은 회로의 터미네이션 부위를 리드리스 타입으로 하여 인쇄회로기판에 자동실장이 가능한 동시에 리플로우 솔더링방식으로 납땜할 수 있는 하이브리드 집적회로에 관한 것으로서, 전면에 회로를 형성하고, 쓰루홀(through holl) 공법으로 상기 회로의 터미네션 부위를 이면으로 하여 리드리스 납땜패드에 솔더(soider) 인쇄하고, 상기 리드리스 납땜패스에 리플로우 솔더링으로 납올림처리함으로서 작업공정수를 줄여서 생산성을 향상시킨 것을 특징으로 한다.

Description

하이브리드 집적회로
제1도는 종래 기술에 의한 리드프레임 타입의 하이브리드 집적회로를 나타내는 도면,
제2도는 본원 고안에 의한 리드리스 타입의 하이브리드 집적회로를 타나내는 도면,
제3도는 본원 고안의 요부발췌 단면도.
본원 고안은 하이브리드 집적회로(Hybrid IC)에 관한 것으로서 특히, 회로의 터미네이션 부위를 리드리스 타입으로 하여 인쇄회로기판에 자동실장이 가능한 동시에 리플로우 솔더링방식으로 납땜할 수 있는 하이브리드 집적회로에 관한 것이다
종래 기술에 의한 하이브리드 집적회로는 리드프레임 타입으로서 제1도에 도시된 바와 같이 회로가 형성된 세라믹기판의 리드프레임 납땜패드에 리드프레임을 압착한 후 납땜하여 이루어진다. 상기 완성된 하이브리드 집적회로는 사용자의 수작업에 의해 인쇄회로기판에 삽입된 후 웨이브 솔도링방식으로 납땜하여 사용하게 된다.
상기와 같은 종래 기술에 의한 하이브리드 집적회로는 수작업에 의해 인쇄회로기판에 삽입하기 때문에 웨이브솔더링 방식을 사용해야 하는 동시에 리드프레임의 압착, 납땜, 커팅(cutting)등의 작업공정수가 증가하여 생산성이 저하되는 문제점이 있다.
본원 고안은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 리드리스 타입으로 쓰루홀(through holl)공법을 사용함으로써 인쇄회로기판에 자동실장이 가능하여 리플로우 솔더링방식으로 실행할 수 있는 하이브리드 집적회로를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본원 고안에 의한 하이브리드 집적회로는 전면에 회로를 형성하고, 쓰루홀(through holl)공법으로 상기 회로의 터미네이션 부위를 이면으로 하여 리드리스 납땜패드에 솔더(solder) 인쇄하고, 상기 리드리스 납땜패드에 리플로우 솔더링으로 납올림처리함으로서 인쇄회로 기판에 자동실장이 가능하고 작업공정수를 줄여서 생산성을 향상시킨 것을 특징으로 한다.
이하, 본원 고안에 의한 하이브리드 집적회로의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본원 고안은 리드리스 타이브으로서 제2도 및 제3도에 도시된 바와 같이 전먼에 회로를 형성하고, 쓰루홀(through holl)공법으로 상기 회로의 터미네이션 부위를 이면으로 하여 리드리스 납땜패드에 솔더 인쇄하고, 상기 리드리스 납땜패드에 리플로우 솔더링으로 납올림처리하여 이루어진다.
상기 쓰루홀 공법은 쓰루홀을 통해 회로의 터미네이션 부위가 전면도체에서 이면도체로 연결되고, 상기 이면도체는 리드리스 납땜패드에 솔더 인쇄된다.
상기과 같은 본원 고안은 납올림 처리된 부위의 인쇄회로기판의 납땜위치를 일치시켜 리플로우 솔더링을 수행하여 사용된다.
상기와 같은 본원 고안에 의한 하이브리드 집적회로는 인쇄회로기판에 자동실장이 가능하여 리플로우 솔더링을 실행할 수 있는 동시에 작업공정수가 단축되어 생산성을 향상시킬 수 있는 잇점이 있다.

Claims (1)

  1. 전면에 회로를 형성하고, 쓰루홀(through holl)공법으로 상기 회로의 터미네이션 부위를 이면으로 하여 리드리스 납땜패드에 솔더 인쇄하고, 상기 리드리스 납땜패드에 리플로우 솔더링으로 납올림처리한 것을 특징으로 하는 하이브리드 집적회로.
KR2019940031897U 1994-11-29 1994-11-29 하이브리드 집적회로 KR0120928Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940031897U KR0120928Y1 (ko) 1994-11-29 1994-11-29 하이브리드 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940031897U KR0120928Y1 (ko) 1994-11-29 1994-11-29 하이브리드 집적회로

Publications (2)

Publication Number Publication Date
KR960019179U KR960019179U (ko) 1996-06-19
KR0120928Y1 true KR0120928Y1 (ko) 1998-07-15

Family

ID=19399585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940031897U KR0120928Y1 (ko) 1994-11-29 1994-11-29 하이브리드 집적회로

Country Status (1)

Country Link
KR (1) KR0120928Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779825B1 (ko) * 2001-12-31 2007-11-28 두산인프라코어 주식회사 회전형 자동팔렛트 교환장치 셋-엎 스테이션 흔들림방지장치

Also Published As

Publication number Publication date
KR960019179U (ko) 1996-06-19

Similar Documents

Publication Publication Date Title
KR0120928Y1 (ko) 하이브리드 집적회로
CA1177972A (en) Mounting of electronic components on printed circuit boards
US7057293B2 (en) Structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same
JP2875443B2 (ja) 面実装型電子部品におけるリード端子の曲げ加工方法
JPH0738246A (ja) はんだ付け方法及び該方法に用いる成形はんだ
JPH06204655A (ja) プリント配線板及びその製造方法
JPS57121266A (en) Manufacture of hybrid integrated circuit
JPH05343593A (ja) 接続端子
KR100407641B1 (ko) 인쇄회로기판의 더미 랜드패턴
JPH06349561A (ja) リード端子の配線基板への半田付け方法
JPS6272473A (ja) はんだ付装置
JPH06334090A (ja) 樹脂封止型半導体装置のリード構造およびその製造方法
JPH04122055A (ja) 電子部品の予備半田付け治具および保持具
JPH10321997A (ja) プリント基板
JPH02224393A (ja) 混載実装メタルコアプリント配線基板組立体のはんだ付け方法
JP3082599B2 (ja) コネクタの半田付け方法
JPH08213752A (ja) 基板の接続構造
JPH0513011Y2 (ko)
JPH0323968U (ko)
JPH07326856A (ja) 電子部品のはんだ付け方法
JPH06260559A (ja) 電子部品パッケージ
JPS6477991A (en) Printed circuit board
JP2002260760A (ja) リード端子、リードフレーム、電子部品および電子部品の組付方法
KR19990012613A (ko) 반도체 집적회로 및 전자 부품의 회로기판 실장방법
JPH11179535A (ja) 半田ごて

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040326

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee