JPWO2025121067A5 - - Google Patents

Info

Publication number
JPWO2025121067A5
JPWO2025121067A5 JP2025502985A JP2025502985A JPWO2025121067A5 JP WO2025121067 A5 JPWO2025121067 A5 JP WO2025121067A5 JP 2025502985 A JP2025502985 A JP 2025502985A JP 2025502985 A JP2025502985 A JP 2025502985A JP WO2025121067 A5 JPWO2025121067 A5 JP WO2025121067A5
Authority
JP
Japan
Prior art keywords
layer
main surface
base
plating layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2025502985A
Other languages
English (en)
Japanese (ja)
Other versions
JP7682418B1 (ja
JPWO2025121067A1 (https=
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2024/039575 external-priority patent/WO2025121067A1/ja
Application granted granted Critical
Publication of JP7682418B1 publication Critical patent/JP7682418B1/ja
Publication of JPWO2025121067A1 publication Critical patent/JPWO2025121067A1/ja
Publication of JPWO2025121067A5 publication Critical patent/JPWO2025121067A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2025502985A 2023-12-04 2024-11-07 スタック基板及びスタック基板の製造方法 Active JP7682418B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2023204545 2023-12-04
JP2023204545 2023-12-04
PCT/JP2024/039575 WO2025121067A1 (ja) 2023-12-04 2024-11-07 スタック基板及びスタック基板の製造方法

Publications (3)

Publication Number Publication Date
JP7682418B1 JP7682418B1 (ja) 2025-05-23
JPWO2025121067A1 JPWO2025121067A1 (https=) 2025-06-12
JPWO2025121067A5 true JPWO2025121067A5 (https=) 2025-11-05

Family

ID=95745030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2025502985A Active JP7682418B1 (ja) 2023-12-04 2024-11-07 スタック基板及びスタック基板の製造方法

Country Status (1)

Country Link
JP (1) JP7682418B1 (https=)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007471A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Works Ltd 立体回路成形基板
JP2001267710A (ja) * 2000-03-15 2001-09-28 Sony Corp 電子回路装置および多層プリント配線板
JP4186843B2 (ja) * 2004-03-03 2008-11-26 松下電器産業株式会社 立体的電子回路装置
JP4393400B2 (ja) * 2005-02-25 2010-01-06 パナソニック株式会社 立体的電子回路装置およびその中継基板
JP2009224658A (ja) * 2008-03-18 2009-10-01 Kyocera Corp 携帯電子機器

Similar Documents

Publication Publication Date Title
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2012191204A (ja) プリント配線板の製造方法
TWI612866B (zh) 多層基板及其製造方法
JP2010153505A (ja) 微細配線パッケージ及びその製造方法
JP2009176791A5 (https=)
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
TW202142057A (zh) 線路板結構
JP2017195261A (ja) インターポーザ及びインターポーザの製造方法
TWI451539B (zh) 半導體封裝件及其製造方法
TW201427526A (zh) 核心基板及其製造方法與具有內建電子元件之基板及其製造方法
US20040007770A1 (en) Semiconductor-mounting substrate used to manufacture electronic packages, and production process for producing such semiconductor-mounting substrate
JP4403821B2 (ja) パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
TW202111896A (zh) 電子封裝件及其承載結構與製法
CN106128964B (zh) 一种叠层集成电路封装结构的封装方法
JPWO2025121067A5 (https=)
JP7103030B2 (ja) 電子部品内蔵パッケージ及びその製造方法
CN101937885B (zh) 半导体封装件及其制造方法
TWI741574B (zh) 內埋線路板及其製造方法
KR20200142236A (ko) 다층 구조의 방열체를 구비한 인쇄회로기판 및 그 제조방법
CN115915573A (zh) 电路板及其制造方法
CN117641769A (zh) 线路板及其制备方法
JP5185622B2 (ja) 多層配線基板
TWI823520B (zh) 線路板及其製備方法
TWI599003B (zh) 具有內建金屬塊以及防潮蓋之散熱增益型線路板及其製備方法
TWI718860B (zh) 多層印刷電路板的製造方法