JPWO2024195503A5 - - Google Patents

Info

Publication number
JPWO2024195503A5
JPWO2024195503A5 JP2025508286A JP2025508286A JPWO2024195503A5 JP WO2024195503 A5 JPWO2024195503 A5 JP WO2024195503A5 JP 2025508286 A JP2025508286 A JP 2025508286A JP 2025508286 A JP2025508286 A JP 2025508286A JP WO2024195503 A5 JPWO2024195503 A5 JP WO2024195503A5
Authority
JP
Japan
Prior art keywords
temporary fixing
thin portion
fixing substrate
resin mold
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2025508286A
Other languages
English (en)
Japanese (ja)
Other versions
JPWO2024195503A1 (https=
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2024/008119 external-priority patent/WO2024195503A1/ja
Publication of JPWO2024195503A1 publication Critical patent/JPWO2024195503A1/ja
Publication of JPWO2024195503A5 publication Critical patent/JPWO2024195503A5/ja
Pending legal-status Critical Current

Links

JP2025508286A 2023-03-17 2024-03-04 Pending JPWO2024195503A1 (https=)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023042969 2023-03-17
PCT/JP2024/008119 WO2024195503A1 (ja) 2023-03-17 2024-03-04 仮固定基板および仮固定基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2024195503A1 JPWO2024195503A1 (https=) 2024-09-26
JPWO2024195503A5 true JPWO2024195503A5 (https=) 2025-11-19

Family

ID=92841875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2025508286A Pending JPWO2024195503A1 (https=) 2023-03-17 2024-03-04

Country Status (6)

Country Link
US (1) US20260011597A1 (https=)
JP (1) JPWO2024195503A1 (https=)
KR (1) KR20250145080A (https=)
CN (1) CN120752734A (https=)
TW (1) TW202443721A (https=)
WO (1) WO2024195503A1 (https=)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026074915A1 (ja) * 2024-10-03 2026-04-09 日本碍子株式会社 仮固定基板および仮固定基板の製造方法
WO2026074917A1 (ja) * 2024-10-03 2026-04-09 日本碍子株式会社 仮固定基板および仮固定基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176714A (ja) * 1997-12-08 1999-07-02 Toshiba Corp チャンバ内堆積膜測定装置とメンテナンス管理システム
JP3996557B2 (ja) * 2003-07-09 2007-10-24 直江津電子工業株式会社 半導体接合ウエーハの製造方法
JP5304112B2 (ja) 2008-09-01 2013-10-02 日本電気硝子株式会社 薄膜付きガラス基板の製造方法
JP2011023438A (ja) 2009-07-14 2011-02-03 Nippon Electric Glass Co Ltd 基板接合体の製造方法
JP2013105909A (ja) * 2011-11-14 2013-05-30 Toshiba Corp 半導体装置の製造方法
JP6004100B2 (ja) * 2013-05-24 2016-10-05 富士電機株式会社 半導体装置の製造方法
CN107074637A (zh) * 2014-12-04 2017-08-18 日本电气硝子株式会社 玻璃板
JP6313251B2 (ja) * 2015-03-12 2018-04-18 東芝メモリ株式会社 半導体装置の製造方法
TW201837009A (zh) 2017-03-30 2018-10-16 日商日本碍子股份有限公司 暫時固定基板及電子元件的模塑方法
TWI770110B (zh) 2017-03-30 2022-07-11 日商日本碍子股份有限公司 暫時固定基板及電子元件的暫時固定方法
CN113544819B (zh) * 2019-03-22 2024-01-05 日本碍子株式会社 预固定基板、复合基板以及电子元件的剥离方法
JP7303081B2 (ja) * 2019-09-24 2023-07-04 日本碍子株式会社 仮固定基板、複合基板および電子部品の剥離方法
JP7561157B2 (ja) * 2022-03-31 2024-10-03 日本碍子株式会社 仮固定基板、仮固定基板の製造方法、および電子部品の仮固定方法

Similar Documents

Publication Publication Date Title
JPWO2024195503A5 (https=)
KR100517075B1 (ko) 반도체 소자 제조 방법
TWI756437B (zh) 玻璃中介層之製造方法
CN100517564C (zh) 半导体电路器件的制造方法
US4722130A (en) Method of manufacturing a semiconductor device
US6818550B2 (en) Method of cutting a wafer into individual chips
CN1816908B (zh) 芯片焊接
CN104867859B (zh) 包括电介质材料的半导体器件
CN109037122A (zh) 半导体片芯单颗化方法和装置
JP2016119489A (ja) 複合基板の製造方法
JP2005340423A5 (https=)
JP5642808B2 (ja) 金属接合セラミック基板
CN101530011A (zh) 金属化陶瓷基板芯片的制造方法
CN103887218A (zh) 一种GaN基白光倒装芯片的制备方法
CN112242352A (zh) 晶圆切割方法和电路板
KR102718211B1 (ko) 반도체 소자의 제조 방법
CN110444504B (zh) 半导体装置组合件及其制造方法
JPWO2021210047A5 (https=)
CN115083903B (zh) 一种晶圆的切割方法以及单芯片封装体
JP2001085453A (ja) 半導体装置の製造方法
CN1163948C (zh) 晶片切割研磨制作方法
JP6024766B2 (ja) 半導体モジュール
CN109698154B (zh) 芯片封装方法及芯片封装结构
Wang et al. Nondestructive Laser Debonding of Designable Responsive and Buffer Layers for Wafer Level Packaging
JP7854156B2 (ja) 半導体装置の製造方法