CN112242352A - 晶圆切割方法和电路板 - Google Patents

晶圆切割方法和电路板 Download PDF

Info

Publication number
CN112242352A
CN112242352A CN202010690052.1A CN202010690052A CN112242352A CN 112242352 A CN112242352 A CN 112242352A CN 202010690052 A CN202010690052 A CN 202010690052A CN 112242352 A CN112242352 A CN 112242352A
Authority
CN
China
Prior art keywords
wafer
insulating glue
glue layer
cutting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010690052.1A
Other languages
English (en)
Inventor
袁建胜
凡会建
李益民
陆立胜
汪学昌
姚赛
张华国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Carsem Semiconductor Suzhou Co Ltd
Original Assignee
Carsem Semiconductor Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carsem Semiconductor Suzhou Co Ltd filed Critical Carsem Semiconductor Suzhou Co Ltd
Priority to CN202010690052.1A priority Critical patent/CN112242352A/zh
Publication of CN112242352A publication Critical patent/CN112242352A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本申请提供了一种晶圆切割方法和电路板，其中，该方法包括：在晶圆的第一面贴合研磨胶膜；对晶圆的第二面进行研磨至目标厚度，且去除晶圆的第一面的研磨胶膜；在晶圆的第二面涂设一层绝缘胶层；对绝缘胶层进行半固化处理；在晶圆的第二面的绝缘胶层上贴划片膜；在晶圆的第一面进行激光开槽，切割至晶圆的硅层，形成第一切割槽；在第一切割槽上进行机械切割，切割至划片膜，以形成芯片单元。本申请实施例中的晶圆切割方法能够减少晶圆切割时的崩缺。

Description

晶圆切割方法和电路板
技术领域
本申请涉及半导体制造技术领域，具体而言，涉及一种晶圆切割方法和电路板。
背景技术
GaN(氮化镓)半导体材料具有高能量密度、高电子迁移率、高导热、耐高温、高可靠性等突出特性，当前被广泛的应用于IC(integrated circuit，中文称：集成电路)行业。GaN材质硬度非常高，因此GaN材质的晶圆的切割则是个难题。现有技术中采用高速旋转的刀具机械切割硬度较高的GaN晶圆，但是此种切割方式存在晶圆正面和背面材料崩缺的问题，影响产品性能。
发明内容
本申请的目的在于提供一种晶圆切割方法和电路板，能够减少晶圆切割时的崩缺。
第一方面，本申请实施例提供一种晶圆切割方法，包括：
在晶圆的第一面贴合研磨胶膜；
对所述晶圆的第二面进行研磨至目标厚度，且在研磨后去除所述晶圆的第一面的研磨胶膜；
在所述晶圆的第二面涂设一层绝缘胶层；
对所述绝缘胶层进行半固化处理；
在所述晶圆的第二面的绝缘胶层上贴划片膜；
在所述晶圆的第一面进行激光开槽，切割至所述晶圆的硅层，形成第一切割槽；
在所述第一切割槽上进行机械切割，切割至所述划片膜，以形成芯片单元。
在可选的实施方式中，所述方法还包括：
将所述芯片单元放至基板条上；
对所述基板条进行加热，以使所述芯片单元的第二面上的绝缘胶层软化与所述基板条粘合。
本申请实施例中的方法，由于芯片单元上贴有半固化的绝缘胶层，则通过对基板条加热则可以实现间接对绝缘胶层加热，从而实现绝缘胶层的软化，以进一步地实现将芯片单元与基板条粘合。
在可选的实施方式中，所述在所述晶圆的第二面涂设一层绝缘胶层，包括：
将所述晶圆置于真空台盘上；
将钢网治具置于印刷机上且位于所述晶圆的第二面上方，所述钢网治具包括镂空填充区，所述镂空填充区对应所述晶圆的第二面需要涂设绝缘胶层的部分；
在所述钢网治具上的第一侧放置绝缘胶；
使用所述印刷机上的刮刀将所述绝缘胶从所述钢网治具上的第一侧刮到第二侧，以使所述绝缘胶覆盖所述镂空填充区，以在所述晶圆的第二面上形成绝缘胶层。
本申请实施例中的方法，通过钢网治具的作用，可以更准确地在需要的位置涂上绝缘胶层，也可以提高涂绝缘胶的效果。
在可选的实施方式中，所述钢网治具的所述镂空填充区和所述晶圆的第二面为圆形，且所述钢网治具的所述镂空填充区的直径小于所述晶圆的第二面的直径。
本申请实施例中的方法，由于晶圆的边缘通常有部分为空白区域或无效区域，通过设置钢网治具的镂空填充区小于晶圆直径，从而可以减少绝缘胶的浪费，减少涂至不需要的区域。
在可选的实施方式中，所述绝缘胶层的厚度为10－50μm。
本申请实施例中的方法，通过限定绝缘胶层的厚度，以更好地适应晶圆的绝缘胶的需求。
在可选的实施方式中，所述对所述绝缘胶层进行半固化处理，包括：
将涂有所述绝缘胶层的晶圆放置高温烤箱烘烤，以对所述晶圆进行半固化处理。
本申请实施例中的方法，通过高温烤箱烘烤可以实现较快速方便地半固化。
在可选的实施方式中，所述将涂有所述绝缘胶层的晶圆放置于高温烤箱烘烤，以对所述晶圆进行半固化处理，包括：
将涂有所述绝缘胶层的晶圆放置于充有氮气的高温烤箱烘烤，以对所述晶圆进行半固化处理。
本申请实施例中的方法，高温烤箱充有氮气，可防止晶圆氧化。
在可选的实施方式中，所述将涂有所述绝缘胶层的晶圆放置于高温烤箱烘烤，以对所述晶圆进行半固化处理，包括：
将涂有所述绝缘胶层的晶圆放置于高温烤箱烘烤指定时长，以对所述晶圆进行半固化处理，所述指定时长为固化所述绝缘胶层所需时长的一半时长。
本申请实施例中的方法，通过限定晶圆烘烤的半固化时长，可以有效控制绝缘胶层的烘烤时间，从而使绝缘胶层达到需要的半固化的效果。
在可选的实施方式中，所述机械切割形成的切割槽的宽度小于所述第一切割槽，且所述机械切割形成的切割槽的宽度比所述第一切割槽宽度小10μm。
本申请实施例中的方法，通过控制切割槽的宽度，可以保护芯片单元的完整性。
第二方面，本申请实施例提供一种电路板，包括：
基板条；
安装在所述基板条上的芯片单元，所述芯片单元使用前述实施方式任意一种晶圆切割方法切割得到。
本申请实施例的有益效果是：通过先采用对第一面进行切割，由于激光切割镭射光照到晶圆表面，可以使表面金属层汽化，没有机械作用力，所以晶圆的第二面不会有崩缺；然后再采用机械切割，由于晶圆的第二面贴有绝缘胶层和划片膜，可以让机械切割产生的应力转移到第二面贴的胶层，从而进一步降低晶圆的受力，减少第二面的崩缺的情况。进一步地，由于晶圆的绝缘胶层进行半固化处理，从而可以使绝缘胶层能够被软化，从而可以将绝缘胶层用于作为胶粘剂，节省了一道工艺，节省了材料，提高了效率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的晶圆切割方法的流程图。
图2为本申请实施例提供的晶圆的结构示意图。
图3为本申请实施例提供的晶圆切割方法的步骤103的详细流程图。
图4为本申请实施例提供的晶圆切割方法中的涂绝缘胶层的状态示意图。
图5-10为本申请实施例提供的晶圆切割方法切割过程中的各个阶段的晶圆示意图。
主要元件符号说明：F1-功能区；NF1-切割道区；100-晶圆；120-绝缘胶层；200-钢网治具；300-垫片；400-真空台盘；110-研磨胶膜；130-划片膜；G1-第一切割槽；G2-第二切割槽。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行描述。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是本申请产品使用时惯常拜访的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能解释为本申请的限制。
本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接连接，也可以是通过中间媒介间接连接，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
晶圆包含电路层的一面可以称为晶圆的正面。其中，钝化层加上GaN层厚度约为10um，位于晶圆的正面的表面。晶圆上的硅层位于GaN层下方，厚度通常为300um以上。由于现有的激光切割技术的切割深度有限(最大约为20um)，因此，如果单一地使用激光来进行整个切割道切穿，需要进行多次切割，而GaN材料又比较敏感，多次切割位于其下层的硅基材料容易造成GaN层的破裂，影响产品性能。
但是，由于激光切割晶圆具有切槽窄、非接触式加工和加工速度快等特点，镭射光照到晶圆表面，可以使表面金属层汽化，没有机械作用力，所以不会有崩缺，可以保证很好的切割品质。
基于上述研究，本申请实施例提供一种晶圆切割方法，可以在晶圆正面的薄薄的GaN层采用激光切割，将切割道中的GaN层去除，下面硅层采用成熟的机械切割方式。进一步地，在切割前在晶圆的背面涂敷一胶层，让机械切割产生的应力转移到胶层，从而进一步降低GaN晶圆的受力，解决正面及背面崩缺的问题。下面通过几个实施例进一步地描述本申请实施例提供的晶圆切割方法。
实施例一
请参阅图1，是本申请实施例提供的晶圆100切割方法的流程图。下面将对图1所示的具体流程进行详细阐述。
步骤101，在晶圆的第一面贴合研磨胶膜。
示例性地，提供一需要切割的晶圆100，晶圆100具有两面，包括有电路层的正面和与之相对的背面。本实施例中的晶圆100可以是GaN(氮化镓)材质的晶圆100。
示例性地，晶圆100正面可以分为功能区F1和分布在功能区F1四周的切割道区NF1，示例性地，如图2所示，每片晶圆100上可以包括若干阵列排布的功能区F1，以及分布在功能区F1周边的切割道区NF1。
示例性地，上述的第一面可以指晶圆100包含电路层的一面。
如图5所示，图5示出了晶圆100的截面部分结构示意图。其中，图5所示的实例中，仅示出一个功能区F1，和两道切割道区NF1。
如图6所示，图6所示的实例中，在晶圆100的第一面上贴合有研磨胶膜110。
步骤102，对所述晶圆的第二面进行研磨至目标厚度，且在研磨后去除所述晶圆的第一面的研磨胶膜。
可选地，不同晶圆100所需的目标厚度可以不同，具体可以按照需求设置。
本实施例中，通过在第一面上贴研磨胶膜110可以减少在对第二面进行研磨过程中对第一面造成的损伤。
如图7所示，图7所示的实例中，晶圆100的第二面被研磨至目标厚度后的晶圆100。
步骤103，在所述晶圆的第二面涂设一层绝缘胶层。
可选地，上述的绝缘胶层120可以是绝缘树脂胶。
可选地，如图3所示，步骤103可以包括以下步骤。
步骤1031，将所述晶圆置于真空台盘上。
步骤1032，将钢网治具置于印刷机上且位于所述晶圆的第二面上方。
本实施例中，钢网治具200包括镂空填充区，该镂空填充区对应所述晶圆100的第二面需要涂设绝缘胶层120的部分。
可选地，该钢网治具200的镂空填充区可以是圆形。晶圆100也可以是圆形。且该钢网治具200的镂空填充区的直径小于晶圆100的第二面的直径。
可选地，该钢网治具200可以有一定的厚度，例如，该钢网治具200的厚度可以与所需的绝缘胶层120的厚度相同。
如图3所示，晶圆100被放置在真空台盘400的中间，该晶圆100的外侧放置有垫片300。本实施例中，该垫片300的厚度与晶圆100的厚度相同。钢网治具200被放置在晶圆100和垫片300上。
本实施例中，晶圆100的第一面与真空台盘400接触，晶圆100的第二面与钢网治具200接触。
如图4所示，图4所示的视图为垂直于晶圆100的第一面的侧面的截面示意图。钢网治具200镂空填充区的直径为R1，晶圆100的直径为R2。其中，R2大于R1。
步骤1033，在所述钢网治具上的第一侧放置绝缘胶。
步骤1034，使用所述印刷机上的刮刀将所述绝缘胶从所述钢网治具上的第一侧刮到第二侧，以使所述绝缘胶覆盖所述镂空填充区，以在所述晶圆的第二面上形成绝缘胶层。
本实施例中，绝缘胶层120的厚度可根据封装结构要求调整。示例性地，绝缘胶层120的厚度为10-50μm。
可选地，绝缘胶层120的填充料可以含氧化铝或二氧化硅。
本实施例中，在刮刀将所述绝缘胶从所述钢网治具200上的第一侧刮到第二侧后，在晶圆100的第二面则可以形成与钢网治具200厚度相同的绝缘胶层120。
步骤104，对所述绝缘胶层进行半固化处理。
可选地，将涂有所述绝缘胶层120的晶圆100放置高温烤箱烘烤，以对所述晶圆100进行半固化处理。
可选地，高温烤箱的烘烤温度可以是100℃-130℃。烘烤的时间可以是固化所需时间的一半。示例性地，完全固化的时间可以是4小时，则在步骤104中的半固化所需时长可以是2小时。
可选地，将涂有所述绝缘胶层120的晶圆100放置于充有氮气的高温烤箱烘烤，以对所述晶圆100进行半固化处理。
可选地，将涂有所述绝缘胶层120的晶圆100放置高温烤箱烘烤设定的固化时长的一半时长，以对所述晶圆100进行半固化处理。
可选地，也可以在高温烤箱上设置半固化所需的烘烤时长。
步骤105，在所述晶圆的第二面的绝缘胶层上贴划片膜130。
可选地，可以将晶圆100放入晶圆100贴膜机贴上划片膜130。示例性地，将该晶圆100的第一面朝上，将该晶圆100的贴有绝缘胶层120的第二面与划片膜130胶层接触，以在第二面贴上划片膜130。
如图8所示，在晶圆100的第二面上涂设有绝缘胶层120和划片膜130。
步骤106，在所述晶圆的第一面进行激光开槽，切割至所述晶圆的硅层，形成第一切割槽。
示例性地，将该晶圆100放入激光开槽机对晶圆100的第一面的切割道区NF1进行激光开槽，去除切割道区NF1中表层的GaN，切到露出该晶圆100下面的硅层。在经过该激光开槽后，在该晶圆100的第一面上形成第一切割槽G1。
本实施例中，该第一切割槽G1的宽度小于晶圆100上的切割道区NF1的宽度。
示例性地，该第一切割槽G1的深度可以为该晶圆100的GaN的厚度。
如图9所示，图9所示的晶圆100的切割道区NF1处形成了第一切割槽G1。图9所示的实例中，第一切割槽G1的宽度小于切割道区NF1的宽度。
步骤107，在所述第一切割槽上进行机械切割，切割至所述划片膜130，以形成芯片单元。
示例性地，进行机械切割后，可以在第一切割槽G1的基础上进一步地形成第二切割槽G2。如图10所示，图10所示的第二切割槽G2的宽度与第一切割槽G1的宽度相同。
可选地，机械切割形成的第二切割槽G2的宽度也可以小于第一切割槽G1。
在一个可选的实施方式中，该机械切割形成的切割槽的宽度比第一切割槽宽度小10μm。
本实施例中，第一切割槽G1和第二切割槽G2形成的切割槽贯穿晶圆100的GaN、硅层和绝缘胶层120，从而可以将该晶圆100切割成多个芯片单元。
可选地，在上述步骤的基础上，还可以将芯片单元与基板条粘合以形成电路板。请再次参阅图1，本实施例中的方法还可以包括以下步骤。
步骤108，将所述芯片单元放至基板条上。
可选地，可以将载有芯片单元的划片膜130放入芯片粘贴机中，该芯片粘贴机中可以放有基板条。
步骤109，对所述基板条进行加热，以使所述芯片单元的第二面上的绝缘胶层软化与所述基板条粘合。
示例性地，可以用芯片粘贴机的吸嘴吸取划片膜130上的芯片单元，将每颗芯片单元分别粘贴于基板条上。加热的基板条，使芯片单元的第二面绝缘胶层120软化，从而完成芯片与基板条的粘合。
本申请实施例的晶圆切割方法有益效果是：通过先采用对第一面进行切割，由于激光切割镭射光照到晶圆表面，可以使表面金属层汽化，没有机械作用力，所以晶圆的第二面不会有崩缺；然后再采用机械切割，由于晶圆的第二面贴有绝缘胶层和划片膜130，可以让机械切割产生的应力转移到第二面贴的胶层，从而进一步降低晶圆的受力，减少第二面的崩缺的情况。
进一步地，由于晶圆的绝缘胶层进行半固化处理，从而可以使绝缘胶层能够被软化，从而可以将绝缘胶层用于作为胶粘剂，节省了一道工艺，节省了材料，提高了效率。
实施例二
请参阅图2，本申请实施例提供一种电路板。
本实施例中的电路板包括基板条，安装在所述基板条上的芯片单元。
本实施例中的芯片单元的得到方法与实施例一提供的晶圆切割方法类似，关于本申请实施例中的芯片单元的得到方式可以参阅实施例一中的描述在此不再赘述。
可选地，芯片单元与基板条粘合之前，芯片单元的第二面可以包括半固化的绝缘胶层。
示例性地，将芯片单元粘合在基板条的粘合过程可以包括：将所述芯片单元放至基板条上；对所述基板条进行加热，以使所述芯片单元的第二面上的绝缘胶层软化与所述基板条粘合。
本申请实施例的电路板有益效果是：通过使用实施例一中的切割方法得到芯片单元，可以得到结构更完整，质量更好的芯片单元。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种晶圆切割方法，其特征在于，包括：
在晶圆的第一面贴合研磨胶膜；
对所述晶圆的第二面进行研磨至目标厚度，且在研磨后去除所述晶圆的第一面的研磨胶膜；
在所述晶圆的第二面涂设一层绝缘胶层；
对所述绝缘胶层进行半固化处理；
在所述晶圆的第二面的绝缘胶层上贴划片膜；
在所述晶圆的第一面进行激光开槽，切割至所述晶圆的硅层，形成第一切割槽；
在所述第一切割槽上进行机械切割，切割至所述划片膜，以形成芯片单元。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将所述芯片单元放至基板条上；
对所述基板条进行加热，以使所述芯片单元的第二面上的绝缘胶层软化与所述基板条粘合。
3.根据权利要求1所述的方法，其特征在于，所述在所述晶圆的第二面涂设一层绝缘胶层，包括：
将所述晶圆置于真空台盘上；
将钢网治具置于印刷机上且位于所述晶圆的第二面上方，所述钢网治具包括镂空填充区，所述镂空填充区对应所述晶圆的第二面需要涂设绝缘胶层的部分；
在所述钢网治具上的第一侧放置绝缘胶；
使用所述印刷机上的刮刀将所述绝缘胶从所述钢网治具上的第一侧刮到第二侧，以使所述绝缘胶覆盖所述镂空填充区，以在所述晶圆的第二面上形成绝缘胶层。
4.根据权利要求3所述的方法，其特征在于，所述钢网治具的所述镂空填充区和所述晶圆的第二面为圆形，且所述钢网治具的所述镂空填充区的直径小于所述晶圆的第二面的直径。
5.根据权利要求1所述的方法，其特征在于，所述绝缘胶层的厚度为10-50μm。
6.根据权利要求1所述的方法，其特征在于，所述对所述绝缘胶层进行半固化处理，包括：
将涂有所述绝缘胶层的晶圆放置高温烤箱烘烤，以对所述晶圆进行半固化处理。
7.根据权利要求6所述的方法，其特征在于，所述将涂有所述绝缘胶层的晶圆放置于高温烤箱烘烤，以对所述晶圆进行半固化处理，包括：
将涂有所述绝缘胶层的晶圆放置于充有氮气的高温烤箱烘烤，以对所述晶圆进行半固化处理。
8.根据权利要求6所述的方法，其特征在于，所述将涂有所述绝缘胶层的晶圆放置于高温烤箱烘烤，以对所述晶圆进行半固化处理，包括：
将涂有所述绝缘胶层的晶圆放置于高温烤箱烘烤指定时长，以对所述晶圆进行半固化处理，所述指定时长为固化所述绝缘胶层所需时长的一半时长。
9.根据权利要求1所述的方法，其特征在于，所述机械切割形成的切割槽的宽度小于所述第一切割槽，且所述机械切割形成的切割槽的宽度比所述第一切割槽宽度小10μm。
10.一种电路板，其特征在于，包括：
基板条；
安装在所述基板条上的芯片单元，所述芯片单元使用权利要求1-9任意一种晶圆切割方法切割得到。
CN202010690052.1A 2020-07-17 2020-07-17 晶圆切割方法和电路板 Pending CN112242352A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010690052.1A CN112242352A (zh) 2020-07-17 2020-07-17 晶圆切割方法和电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010690052.1A CN112242352A (zh) 2020-07-17 2020-07-17 晶圆切割方法和电路板

Publications (1)

Publication Number Publication Date
CN112242352A true CN112242352A (zh) 2021-01-19

Family

ID=74171369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010690052.1A Pending CN112242352A (zh) 2020-07-17 2020-07-17 晶圆切割方法和电路板

Country Status (1)

Country Link
CN (1) CN112242352A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117253853A (zh) * 2023-11-17 2023-12-19 西安天光半导体有限公司 一种半导体晶圆的切割工艺及一种半导体裸片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184872A (zh) * 2011-04-08 2011-09-14 嘉盛半导体(苏州)有限公司 半导体封装的粘片工艺
CN105086863A (zh) * 2014-05-13 2015-11-25 日东电工株式会社 切割带一体型半导体背面用薄膜以及半导体装置的制造方法
CN109545678A (zh) * 2018-11-12 2019-03-29 紫光宏茂微电子(上海)有限公司 晶圆切割工艺
CN111293084A (zh) * 2018-12-07 2020-06-16 株式会社迪思科 器件芯片的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184872A (zh) * 2011-04-08 2011-09-14 嘉盛半导体(苏州)有限公司 半导体封装的粘片工艺
CN105086863A (zh) * 2014-05-13 2015-11-25 日东电工株式会社 切割带一体型半导体背面用薄膜以及半导体装置的制造方法
CN109545678A (zh) * 2018-11-12 2019-03-29 紫光宏茂微电子(上海)有限公司 晶圆切割工艺
CN111293084A (zh) * 2018-12-07 2020-06-16 株式会社迪思科 器件芯片的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117253853A (zh) * 2023-11-17 2023-12-19 西安天光半导体有限公司 一种半导体晶圆的切割工艺及一种半导体裸片
CN117253853B (zh) * 2023-11-17 2024-02-02 西安天光半导体有限公司 一种半导体晶圆的切割工艺及一种半导体裸片

Similar Documents

Publication Publication Date Title
CN101026126B (zh) 半导体芯片制造方法
JP4574251B2 (ja) 半導体装置の製造方法
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
JPS61112345A (ja) 半導体装置の製造方法
EP1107299A3 (en) Process for producing semiconductor devices
CN109037122A (zh) 半导体片芯单颗化方法和装置
WO2001088970A1 (en) Semiconductor wafer thinning method, and thin semiconductor wafer
JP2004146727A (ja) ウェーハの搬送方法
JP2005032903A (ja) 半導体装置及びその製造方法
JP4360077B2 (ja) 半導体素子の製造方法
JPH07106285A (ja) 半導体製造方法
JP4296052B2 (ja) 半導体装置の製造方法
CN104221131A (zh) 半导体元件的制造方法
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
JP3904943B2 (ja) サファイアウエハーの加工方法及び電子装置の製造方法
CN112242352A (zh) 晶圆切割方法和电路板
TW202125651A (zh) 半導體裝置的製造方法及夾頭
JP5622454B2 (ja) ウェハの薄厚化加工方法および半導体デバイスの製造方法
JP2007180252A (ja) 半導体装置の製造方法
CN111463138B (zh) 半导体器件及其制备方法
JP4553878B2 (ja) 半導体装置の製造方法
JP6362484B2 (ja) 半導体ウエハのダイシング方法
JP7317482B2 (ja) ウエーハの加工方法
JP2010166371A (ja) 圧電デバイスの製造方法
JP3736027B2 (ja) 半導体用粘着シートを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination