CN117253853A - 一种半导体晶圆的切割工艺及一种半导体裸片 - Google Patents
一种半导体晶圆的切割工艺及一种半导体裸片 Download PDFInfo
- Publication number
- CN117253853A CN117253853A CN202311532302.9A CN202311532302A CN117253853A CN 117253853 A CN117253853 A CN 117253853A CN 202311532302 A CN202311532302 A CN 202311532302A CN 117253853 A CN117253853 A CN 117253853A
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- layer
- semiconductor
- glue
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000010410 layer Substances 0.000 claims abstract description 68
- 239000003292 glue Substances 0.000 claims abstract description 61
- 239000011241 protective layer Substances 0.000 claims abstract description 31
- 230000001680 brushing effect Effects 0.000 claims abstract description 24
- 238000005520 cutting process Methods 0.000 claims abstract description 11
- 239000012790 adhesive layer Substances 0.000 claims description 38
- 238000010438 heat treatment Methods 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 11
- 238000001816 cooling Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000012858 packaging process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02016—Backside treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
本发明涉及一种半导体晶圆的切割工艺及半导体裸片，在本发明的半导体晶圆的切割工艺中，预先形成一光敏粘结层，所述光敏粘结层在紫外光照射下粘性降低，进而可以剥离，然后再进行刷胶工艺，将半导体裸片接合在承载基座上之后，当检测到芯片受到损伤时，可以通过照射紫外光，使得光敏粘结层的粘性减低，进而可以将损伤的芯片剥离，然后再进行封装工艺，可以有效提高半导体封装结构的制备良率和可靠性性能。且通过在光敏粘结层上预先形成图案化的无机保护层，然后再进行刷胶工艺，有效提高三者之间的接合稳固性。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体晶圆的切割工艺及一种半导体裸片。
背景技术
现有的晶圆切割工艺中，通常做法是采用晶圆背面刷胶技术，即背胶工艺，具体而言，首先在整片晶圆的背面涂布胶材，然后再将整片晶片切割成单个芯片，最后将涂布有胶材的单个芯片放置在承载基座上并与其接合。目前常规的刷胶工艺为两次刷胶，第一次刷胶后完全固化，第二次刷胶后半固化。第一胶层完全覆盖晶圆的背面。而现有的装片工艺中，将芯片接合在承载基座上之后，通常需要打线工艺使得芯片与引脚电连接，而打线的过程中，容易造成芯片损伤，而由于芯片已完全固化粘结在承载基座上，而不方便将损伤的芯片剥离，进而影响半导体封装结构的良率和性能。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种半导体晶圆的切割工艺及一种半导体裸片。
为实现上述目的，本发明采用的技术方案是：
一种半导体晶圆的切割工艺，半导体晶圆的切割工艺包括以下步骤：
步骤（1）：提供一半导体晶圆，所述半导体晶圆包括多个呈矩阵排布的半导体芯片单元，相邻半导体芯片单元之间具有切割道，所述半导体晶圆包括正面以及所述正面相对的背面。
步骤（2）：在所述半导体晶圆的背面形成一光敏粘结层，所述光敏粘结层在紫外光照射下粘性降低，进而可以剥离。
步骤（3）：在所述光敏粘结层上沉积一无机保护层，接着对所述无机保护层进行图案化处理，使得图案化处理后的无机保护层仅覆盖所述切割道。
步骤（4）：在所述半导体晶圆的背面进行第一次刷胶处理形成第一胶层。
步骤（5）：对所述第一胶层进行第一次固化处理，使得所述第一胶层完全固化。
步骤（6）：在完全固化的所述第一胶层上形成多个随机排布的第一凹坑。
步骤（7）：接着在完全固化的所述第一胶层上进行第二次刷胶处理形成第二胶层，对所述第二胶层进行第一次半固化处理，使得所述第二胶层部分固化。
步骤（8）：沿着所述切割道对所述第二胶层、所述第一胶层、所述无机保护层、所述光敏粘结层以及所述半导体晶圆进行切割处理，以形成多个分离的半导体裸片。
进一步优选的，所述光敏粘结层为耐高温光敏粘结层。
进一步优选的，所述无机保护层的材质包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化锆、氧化铪中的一种或多种。
进一步优选的，通过湿法刻蚀工艺进行所述图案化处理。
进一步优选的，所述第一次固化处理的具体工艺为：升温至50℃-60℃，保温10-20分钟，再升温至90℃-100℃，接着保温15-25分钟，最后升温至150℃-160℃，接着保温30-40分钟，然后降温至50℃-60℃。
进一步优选的，所述第一次半固化处理的具体工艺为：升温至50℃-60℃，保温10-20分钟，再升温至120℃-130℃，接着保温20-30分钟，然后降温至室温。
本发明还提出一种半导体裸片，所述半导体裸片采用上述半导体晶圆的切割工艺切割形成的。
相较于现有技术，本发明的半导体晶圆的切割工艺及半导体裸片有如下的有益效果：在本发明中，预先形成一光敏粘结层，所述光敏粘结层在紫外光照射下粘性降低，进而可以剥离，然后再进行刷胶工艺，将半导体裸片接合在承载基座上之后，当检测到芯片受到损伤时，可以通过照射紫外光，使得光敏粘结层的粘性减低，进而可以将损伤的芯片剥离，然后再进行封装工艺，可以有效提高半导体封装结构的制备良率和可靠性性能。且通过在光敏粘结层上预先形成图案化的无机保护层，然后再进行刷胶工艺，有效提高三者之间的接合稳固性。
附图说明
图1为本发明的半导体晶圆的切割工艺中提供半导体晶圆并在半导体晶圆的背面形成光敏粘结层的步骤的结构示意图。
图2为本发明的半导体晶圆的切割工艺中在光敏粘结层上沉积无机保护层并对该无机保护层进行图案化处理的步骤的结构示意图。
图3为本发明的半导体晶圆的切割工艺中在半导体晶圆的背面进行第一次刷胶处理形成第一胶层并对该第一胶层进行第一次固化处理的步骤的结构示意图。
图4为本发明的半导体晶圆的切割工艺中在第一胶层上进行第二次刷胶处理形成第二胶层并对该第二胶层进行第一次半固化处理的步骤的结构示意图。
图5为本发明的半导体晶圆的切割工艺中沿着切割道对第二胶层、第一胶层、无机保护层、光敏粘结层以及半导体晶圆进行切割处理以形成半导体裸片的步骤的结构示意图。
具体实施方式
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。 应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其 它实施例，都属于本发明保护的范围。
请参阅图1～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图5所示，本实施例提供一种半导体晶圆的切割工艺，半导体晶圆的切割工艺包括以下步骤：
如图1所示，步骤（1）：提供一半导体晶圆100，所述半导体晶圆包括多个呈矩阵排布的半导体芯片单元101，相邻半导体芯片单元101之间具有切割道102，所述半导体晶圆100包括正面以及所述正面相对的背面。步骤（2）：在所述半导体晶圆100的背面形成一光敏粘结层200，所述光敏粘结层200在紫外光照射下粘性降低，进而可以剥离。
在具体的实施例中，所述半导体晶圆100可以为硅晶圆、锗晶圆、氮化硅晶圆、碳化硅晶圆等合适的晶圆，所述半导体芯片单元101具有功能电路，所述切割道102用于切割晶圆，而形成分离的半导体芯片单元101。
在具体的实施例中，所述光敏粘结层为耐高温光敏粘结层，更具体的，所述耐高温光敏粘结层在200℃的条件下放置1小时后，在紫外光照后依然可以降低粘性，且在后续的剥离工艺中不会在半导体晶圆100上存在残胶。
如图2所示，步骤（3）：在所述光敏粘结层200上沉积一无机保护层300，接着对所述无机保护层300进行图案化处理，使得图案化处理后的无机保护层300仅覆盖所述切割道102。
在具体的实施例中，所述无机保护层300的材质包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化锆、氧化铪中的一种或多种，所述无机保护层300的沉积工艺为PECVD、ALD、热氧化、磁控溅射中的一种或多种，在更优选的实施例中，所述无机保护层300的厚度为300-1000纳米，优选的，所述无机保护层300的厚度为500-800纳米。
在具体的实施例中，通过湿法刻蚀工艺进行所述图案化处理。
在半导体晶圆100上通过PECVD工艺沉积氮化硅/氮氧化硅叠层结构作为无机保护层300，其中氮化硅的厚度为300-600纳米，氮氧化硅的厚度为200-500纳米。然后通过湿法刻蚀工艺进行图案化处理，使得图案化处理后的无机保护层300仅覆盖所述切割道102。
如图3所示，步骤（4）：在所述半导体晶圆100的背面进行第一次刷胶处理形成第一胶层400。步骤（5）：对所述第一胶层400进行第一次固化处理，使得所述第一胶层400完全固化。步骤（6）：在完全固化的所述第一胶层400上形成多个随机排布的第一凹坑（未图示）。
在具体的实施例中，所述第一次固化处理的具体工艺为：升温至50℃-60℃，保温10-20分钟，再升温至90℃-100℃，接着保温15-25分钟，最后升温至150℃-160℃，接着保温30-40分钟，然后降温至50℃-60℃。
在具体的实施例中，所述第一胶层400为绝缘胶。
在具体的实施例中，所述第一凹坑可以为半球形、正方体形、倒金字塔或倒圆锥等任何合适的形状，例如当所述第一凹坑为半球形或倒圆锥时，所述第一凹坑在所述无机介质层200的表面的圆的直径为200-600纳米，所述第一凹坑的深度为100-400纳米。
在具体的实施例中，将步骤（3）处理得到半导体晶圆100固定在刷胶机台上，利用刮刀通过刮涂工艺形成第一胶层400，然后对所述第一胶层400进行第一次固化处理，使得所述第一二胶层400完全固化，第一次固化处理的具体工艺为：升温至60℃，保温15分钟，再升温至95℃，接着保温20分钟，最后升温至160℃，接着保温35分钟，然后降温至60℃，通过上述固化处理，可以得到完全固化的致密的第一胶层400，然后在完全固化的所述第一胶层400上通过激光烧蚀工艺形成多个随机排布的第一凹坑（未图示），多个所述第一凹坑可以为半球形，所述第一凹坑在所述无机介质层200的表面的圆的直径为300纳米，所述第一凹坑的深度为300纳米，多个所述第一凹坑在所述无机介质层200的表面随机排列。
如图4所示，步骤（7）：接着在完全固化的所述第一胶层400上进行第二次刷胶处理形成第二胶层500，对所述第二胶层500进行第一次半固化处理，使得所述第二胶层500部分固化。
在具体的实施例中，所述第一次半固化处理的具体工艺为：升温至50℃-60℃，保温10-20分钟，再升温至120℃-130℃，接着保温20-30分钟，然后降温至室温。
在具体的实施例中，所述第二胶层500为绝缘胶。
在具体的实施例中，将步骤（6）处理得到半导体晶圆100再次固定在刷胶机台上，利用刮刀通过刮涂工艺在所述第一胶层400上形成第二胶层500，然后对所述第二胶层500进行第一次半固化处理，使得所述第二胶层500部分固化，所述第一次半固化处理的具体工艺为：升温至55℃，保温15分钟，再升温至125℃，接着保温25分钟，然后降温至室温，通过上述半固化处理，可以得到部分固化的第二胶层500，所述第二胶层500填满所述第一凹坑。
如图5所示，步骤（8）：沿着所述切割道102对所述第二胶层500、所述第一胶层400、所述无机保护层300、所述光敏粘结层200以及所述半导体晶圆100进行切割处理，以形成多个分离的半导体裸片600。
如图5所示，本发明还提出一种半导体裸片600，所述半导体裸片600采用上述半导体晶圆的切割工艺切割形成的。
在其他实施例中，本发明提出的一种半导体晶圆的切割工艺，半导体晶圆的切割工艺包括以下步骤：
步骤（1）：提供一半导体晶圆，所述半导体晶圆包括多个呈矩阵排布的半导体芯片单元，相邻半导体芯片单元之间具有切割道，所述半导体晶圆包括正面以及所述正面相对的背面。
步骤（2）：在所述半导体晶圆的背面形成一光敏粘结层，所述光敏粘结层在紫外光照射下粘性降低，进而可以剥离。
步骤（3）：在所述光敏粘结层上沉积一无机保护层，接着对所述无机保护层进行图案化处理，使得图案化处理后的无机保护层仅覆盖所述切割道。
步骤（4）：在所述半导体晶圆的背面进行第一次刷胶处理形成第一胶层。
步骤（5）：对所述第一胶层进行第一次固化处理，使得所述第一胶层完全固化。
步骤（6）：在完全固化的所述第一胶层上形成多个随机排布的第一凹坑。
步骤（7）：接着在完全固化的所述第一胶层上进行第二次刷胶处理形成第二胶层，对所述第二胶层进行第一次半固化处理，使得所述第二胶层部分固化。
步骤（8）：沿着所述切割道对所述第二胶层、所述第一胶层、所述无机保护层、所述光敏粘结层以及所述半导体晶圆进行切割处理，以形成多个分离的半导体裸片。
根据本发明的一个实施方式，所述光敏粘结层为耐高温光敏粘结层。
根据本发明的一个实施方式，所述无机保护层的材质包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化锆、氧化铪中的一种或多种。
根据本发明的一个实施方式，通过湿法刻蚀工艺进行所述图案化处理。
根据本发明的一个实施方式，所述第一次固化处理的具体工艺为：升温至50℃-60℃，保温10-20分钟，再升温至90℃-100℃，接着保温15-25分钟，最后升温至150℃-160℃，接着保温30-40分钟，然后降温至50℃-60℃。
根据本发明的一个实施方式，所述第一次半固化处理的具体工艺为：升温至50℃-60℃，保温10-20分钟，再升温至120℃-130℃，接着保温20-30分钟，然后降温至室温。
根据本发明的一个实施方式，本发明还提出一种半导体裸片，所述半导体裸片采用上述半导体晶圆的切割工艺切割形成的。
在本发明中，预先形成一光敏粘结层，所述光敏粘结层在紫外光照射下粘性降低，进而可以剥离，然后再进行刷胶工艺，将半导体裸片接合在承载基座上之后，当检测到芯片受到损伤时，可以通过照射紫外光，使得光敏粘结层的粘性减低，进而可以将损伤的芯片剥离，然后再进行封装工艺，可以有效提高半导体封装结构的制备良率和可靠性性能。且通过在光敏粘结层上预先形成图案化的无机保护层，然后再进行刷胶工艺，有效提高三者之间的接合稳固性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种半导体晶圆的切割工艺，其特征在于：半导体晶圆的切割工艺包括以下步骤：
步骤（1）：提供一半导体晶圆，所述半导体晶圆包括多个呈矩阵排布的半导体芯片单元，相邻半导体芯片单元之间具有切割道，所述半导体晶圆包括正面以及所述正面相对的背面；
步骤（2）：在所述半导体晶圆的背面形成一光敏粘结层，所述光敏粘结层在紫外光照射下粘性降低，进而可以剥离；
步骤（3）：在所述光敏粘结层上沉积一无机保护层，接着对所述无机保护层进行图案化处理，使得图案化处理后的无机保护层仅覆盖所述切割道；
步骤（4）：在所述半导体晶圆的背面进行第一次刷胶处理形成第一胶层；
步骤（5）：对所述第一胶层进行第一次固化处理，使得所述第一胶层完全固化；
步骤（6）：在完全固化的所述第一胶层上形成多个随机排布的第一凹坑；
步骤（7）：接着在完全固化的所述第一胶层上进行第二次刷胶处理形成第二胶层，对所述第二胶层进行第一次半固化处理，使得所述第二胶层部分固化；
步骤（8）：沿着所述切割道对所述第二胶层、所述第一胶层、所述无机保护层、所述光敏粘结层以及所述半导体晶圆进行切割处理，以形成多个分离的半导体裸片。
2.根据权利要求1所述的半导体晶圆的切割工艺，其特征在于：所述光敏粘结层为耐高温光敏粘结层。
3.根据权利要求1所述的半导体晶圆的切割工艺，其特征在于：所述无机保护层的材质包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化锆、氧化铪中的一种或多种。
4.根据权利要求2所述的半导体晶圆的切割工艺，其特征在于：通过湿法刻蚀工艺进行所述图案化处理。
5.根据权利要求1所述的半导体晶圆的切割工艺，其特征在于：所述第一次固化处理的具体工艺为：升温至50℃-60℃，保温10-20分钟，再升温至90℃-100℃，接着保温15-25分钟，最后升温至150℃-160℃，接着保温30-40分钟，然后降温至50℃-60℃。
6.根据权利要求1所述的半导体晶圆的切割工艺，其特征在于：所述第一次半固化处理的具体工艺为：升温至50℃-60℃，保温10-20分钟，再升温至120℃-130℃，接着保温20-30分钟，然后降温至室温。
7.一种半导体裸片，其特征在于，所述半导体裸片采用权利要求1-6任一项所述的半导体晶圆的切割工艺切割形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311532302.9A CN117253853B (zh) | 2023-11-17 | 2023-11-17 | 一种半导体晶圆的切割工艺及一种半导体裸片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311532302.9A CN117253853B (zh) | 2023-11-17 | 2023-11-17 | 一种半导体晶圆的切割工艺及一种半导体裸片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117253853A true CN117253853A (zh) | 2023-12-19 |
| CN117253853B CN117253853B (zh) | 2024-02-02 |
Family
ID=89129798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311532302.9A Active CN117253853B (zh) | 2023-11-17 | 2023-11-17 | 一种半导体晶圆的切割工艺及一种半导体裸片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117253853B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040678A (ja) * | 1998-07-24 | 2000-02-08 | Matsushita Electronics Industry Corp | 半導体チップの製造方法とダイシングテープ |
| KR100815383B1 (ko) * | 2006-12-28 | 2008-03-20 | 제일모직주식회사 | 점착필름 형성용 광경화성 조성물 및 이를 포함하는 다이싱다이본딩 필름 |
| US20170213765A1 (en) * | 2014-05-23 | 2017-07-27 | Hitachi Chemical Company, Ltd. | Die bonding/dicing sheet |
| CN111524815A (zh) * | 2020-03-26 | 2020-08-11 | 江苏长电科技股份有限公司 | 一种半导体晶圆的刷胶工艺方法 |
| CN112242352A (zh) * | 2020-07-17 | 2021-01-19 | 嘉盛半导体(苏州)有限公司 | 晶圆切割方法和电路板 |
| US20230154797A1 (en) * | 2021-11-17 | 2023-05-18 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices |
-
2023
- 2023-11-17 CN CN202311532302.9A patent/CN117253853B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040678A (ja) * | 1998-07-24 | 2000-02-08 | Matsushita Electronics Industry Corp | 半導体チップの製造方法とダイシングテープ |
| KR100815383B1 (ko) * | 2006-12-28 | 2008-03-20 | 제일모직주식회사 | 점착필름 형성용 광경화성 조성물 및 이를 포함하는 다이싱다이본딩 필름 |
| US20170213765A1 (en) * | 2014-05-23 | 2017-07-27 | Hitachi Chemical Company, Ltd. | Die bonding/dicing sheet |
| CN111524815A (zh) * | 2020-03-26 | 2020-08-11 | 江苏长电科技股份有限公司 | 一种半导体晶圆的刷胶工艺方法 |
| CN112242352A (zh) * | 2020-07-17 | 2021-01-19 | 嘉盛半导体(苏州)有限公司 | 晶圆切割方法和电路板 |
| US20230154797A1 (en) * | 2021-11-17 | 2023-05-18 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117253853B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7386902B2 (ja) | パッケージの構成及び製造の方法 | |
| TWI446419B (zh) | 堆疊裝置的製造方法及裝置晶圓處理方法 | |
| US7459774B2 (en) | Stacked chip package using photosensitive polymer and manufacturing method thereof | |
| TWI345279B (en) | Methods and apparatus for packaging integrated circuit devices | |
| CN108231677A (zh) | 裁切半导体晶片的方法 | |
| KR20150104467A (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
| CN105225967B (zh) | 封装半导体器件的方法和封装的半导体器件 | |
| CN105742198A (zh) | 管芯接合器及其使用方法 | |
| JP4296052B2 (ja) | 半導体装置の製造方法 | |
| CN112447590B (zh) | 一种基于水导激光加工技术的晶圆划片方法 | |
| CN111508899A (zh) | 一种半导体封装的制备方法 | |
| CN117253853B (zh) | 一种半导体晶圆的切割工艺及一种半导体裸片 | |
| JP6341554B2 (ja) | 半導体装置の製造方法 | |
| CN111243970A (zh) | 一种空腔中芯片嵌入工艺 | |
| CN112349608A (zh) | 芯片封装结构的制作方法 | |
| CN111710646B (zh) | 一种多晶圆划片方法及半导体结构 | |
| CN117253780B (zh) | 一种半导体晶圆的刷胶方法 | |
| CN112349595A (zh) | 芯片封装结构的制作方法 | |
| CN117253779B (zh) | 一种半导体晶片的背面刷胶方法 | |
| CN103811357A (zh) | 超薄形圆片级封装制造方法 | |
| CN115172182A (zh) | 一种扇出型封装结构及方法 | |
| CN111952198B (zh) | 一种半导体封装及其制备方法 | |
| JP6349121B2 (ja) | 積層デバイスの製造方法 | |
| CN111146093B (zh) | 一种半导体堆叠封装结构及其制备方法 | |
| KR100497193B1 (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |