JPWO2023047881A5 - - Google Patents

Description

ここに開示された半導体装置は、
一面に設けられた第１主電極と、一面とは板厚方向において反対の裏面に設けられた第２主電極と、裏面において第２主電極とは異なる位置に設けられた信号用のパッドと、を有する半導体素子と、
第１主電極に電気的に接続された第１配線部材と、
第２主電極に電気的に接続された第２配線部材と、
信号端子と、
パッドと信号端子とを電気的に接続するボンディングワイヤと、を備え、
第２配線部材は、絶縁基材と、絶縁基材における半導体素子側の面である表面に配置され、第２主電極に電気的に接続された表面金属体と、絶縁基材の裏面に配置された裏面金属体と、を有する基板であり、
半導体素子と信号端子との並び方向において、表面金属体の端部は、表面金属体が接合された接合対象の端部と半導体素子の端部との間に位置しており、
絶縁基材は、表面金属体から露出する露出部（６１ａ１、６１ａ２）を有し、
ボンディングワイヤの頂点部（１１０ｔ）は、板厚方向において露出部に対向しており、
ボンディングワイヤは、絶縁基材の露出部に接触している。

Claims (6)

1. 一面に設けられた第１主電極（４０Ｄ）と、前記一面とは板厚方向において反対の裏面に設けられた第２主電極（４０Ｓ）と、前記裏面において前記第２主電極とは異なる位置に設けられた信号用のパッド（４０Ｐ）と、を有する半導体素子（４０）と、
   前記第１主電極に電気的に接続された第１配線部材（５０）と、
   前記第２主電極に電気的に接続された第２配線部材（６０）と、
   信号端子（９３）と、
   前記パッドと前記信号端子とを電気的に接続するボンディングワイヤ（１１０）と、を備え、
   前記第２配線部材は、絶縁基材（６１）と、前記絶縁基材における前記半導体素子側の面である表面に配置され、前記第２主電極に電気的に接続された表面金属体（６２）と、前記絶縁基材の裏面に配置された裏面金属体（６３）と、を有する基板であり、
   前記半導体素子と前記信号端子との並び方向において、前記表面金属体の端部（６４ｅ、６５ｅ）は、前記表面金属体が接合された接合対象の端部（４０Ｓｅ１、４０Ｓｅ２、７０ｅ１、７０ｅ２）と前記半導体素子の端部（４０Ｌｅ、４０Ｈｅ）との間に位置しており、
   前記絶縁基材は、前記表面金属体から露出する露出部（６１ａ１、６１ａ２）を有し、
   前記ボンディングワイヤの頂点部（１１０ｔ）は、前記板厚方向において前記露出部に対向しており、
   前記ボンディングワイヤは、前記絶縁基材の前記露出部に接触している、半導体装置。
2. 前記並び方向において、前記表面金属体の端部は、前記パッドにおける前記第２主電極側の端部（４０Ｐｅ）と前記半導体素子の端部との間に位置している、請求項１に記載の半導体装置。
3. 前記表面金属体は、前記裏面金属体よりも厚い、請求項１に記載の半導体装置。
4. 前記第２主電極と前記表面金属体との間に介在する導電スペーサ（７０）を備え、
   前記接合対象は、前記導電スペーサである、請求項１～３いずれか１項に記載の半導体装置。
5. 前記接合対象は、前記第２主電極である、請求項１～３いずれか１項に記載の半導体装置。
6. 半導体素子（４０）の一面に設けられた第１主電極（４０Ｄ）と第１配線部材（５０）とを電気的に接続する第１接続工程と、
   ボンディングワイヤ（１１０）を介して、前記半導体素子において前記一面とは板厚方向において反対の裏面に設けられた信号用のパッド（４０Ｐ）と信号端子（９３）とを接続するワイヤボンディング工程と、
   前記ワイヤボンディング工程後、前記裏面において前記パッドとは異なる位置に設けられた第２主電極（４０Ｓ）と第２配線部材（６０）とを電気的に接続する第２接続工程と、を備え、
   前記第２接続工程において、
   前記第２配線部材として、絶縁基材（６１）と、前記絶縁基材における前記半導体素子側の面である表面に配置され、前記第２主電極に電気的に接続された表面金属体（６２）と、前記絶縁基材の裏面に配置された裏面金属体（６３）と、を有し、前記半導体素子と前記信号端子との並び方向において、前記表面金属体が接合される接合対象の端部（４０Ｓｅ１、４０Ｓｅ２、７０ｅ１、７０ｅ２）と前記半導体素子の端部（４０Ｌｅ、４０Ｈｅ）との間に前記表面金属体の端部（６４ｅ、６５ｅ）が位置するように、前記表面金属体がパターニングされた基板を用い、
   前記表面金属体から露出する前記絶縁基材の露出部（６１ａ１、６１ａ２）を前記ボンディングワイヤに接触させつつ前記第２主電極と前記第２配線部材とを電気的に接続する、半導体装置の製造方法。