JPWO2021095252A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2021095252A5 JPWO2021095252A5 JP2020567999A JP2020567999A JPWO2021095252A5 JP WO2021095252 A5 JPWO2021095252 A5 JP WO2021095252A5 JP 2020567999 A JP2020567999 A JP 2020567999A JP 2020567999 A JP2020567999 A JP 2020567999A JP WO2021095252 A5 JPWO2021095252 A5 JP WO2021095252A5
- Authority
- JP
- Japan
- Prior art keywords
- memory area
- identification information
- storage medium
- storage
- physical address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 claims description 22
- 230000007547 defect Effects 0.000 claims 7
- 239000000523 sample Substances 0.000 claims 6
- 230000004044 response Effects 0.000 claims 5
- 238000006243 chemical reaction Methods 0.000 claims 4
- 230000002950 deficient Effects 0.000 claims 2
- 230000007723 transport mechanism Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 238000012795 verification Methods 0.000 claims 1
Description
実施形態によれば、ストレージデバイスは、データの書き込みまたは読み出しが可能な複数のメモリダイを含むストレージ媒体と、データの書き込みまたは読み出しを行うための複数の端子と、前記端子と接続されたコントローラとを含む。前記ストレージ媒体は、前記端子と接続可能な電極と、ユーザーデータを記憶可能な第1のメモリ領域と、前記ストレージ媒体の識別のための識別情報と前記識別情報の整合性をチェックするための検査符号とを記憶可能な第2のメモリ領域とを含む。前記コントローラは、前記第2のメモリ領域から前記識別情報および前記検査符号を読み出し可能である。
Claims (21)
- データの書き込みまたは読み出しが可能な複数のメモリダイを含むストレージ媒体と、
データの書き込みまたは読み出しを行うための複数の端子と、
前記端子と接続されたコントローラとを含み、
前記ストレージ媒体は、
前記端子と接続可能な電極と、
ユーザーデータを記憶可能な第1のメモリ領域と、
前記ストレージ媒体の識別のための識別情報と前記識別情報の整合性をチェックするための検査符号とを記憶可能な第2のメモリ領域とを含み、
前記コントローラは、前記第2のメモリ領域から前記識別情報および前記検査符号を読み出し可能である、
ストレージデバイス。 - 前記コントローラは、前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されていない場合、前記ストレージ媒体を識別する第1の識別情報及び前記第1の識別情報の整合性をチェックする第1の検査符号を、前記第2のメモリ領域に書き込む、請求項1に記載したストレージデバイス。
- 前記コントローラは、前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合、前記第2のメモリ領域に記憶されている識別情報に関連付けられている第1の論理物理アドレス変換テーブルを、外部または前記第1のメモリ領域から取得する、請求項1に記載したストレージデバイス。
- 前記電極、前記第1のメモリ領域および前記第2のメモリ領域は、前記メモリダイに含まれる、
請求項1乃至3いずれか1項に記載したストレージデバイス。 - プローブカードを更に備え、
前記端子及び前記コントローラは、前記プローブカードに含まれる、
請求項1に記載したストレージデバイス。 - 前記ストレージ媒体が載置可能なステージと、
駆動部と、を更に備え、
前記駆動部は、前記プローブカードまたは前記ステージを移動させて、前記ステージに載置された前記ストレージ媒体の電極と前記端子とを接触させる、
請求項5に記載したストレージデバイス。 - 各々が複数のメモリダイを含む複数のストレージ媒体を保管可能なストッカーを更に備える、請求項1に記載したストレージデバイス。
- 前記ストレージ媒体が載置可能なステージと、
前記ストッカーから前記ステージにストレージ媒体を搬送する搬送機構と、を更に備え、
前記搬送機構は、前記ステージに載置されたストレージ媒体を、前記ストッカー内の前記複数のストレージ媒体のいずれか一つと入れ替え可能である、
請求項7に記載したストレージデバイス。 - 前記コントローラは、前記複数のストレージ媒体に、それぞれ異なる識別情報を書き込む、請求項7または8に記載したストレージデバイス。
- 前記コントローラは、前記書き込まれた識別情報が、正しいかどうかストレージ媒体ごとに検査符号によるチェックを行い、前記書き込まれた識別情報が正しい場合のみ、前記ストレージ媒体のメモリダイに対して書き込みまたは読出しを行う、請求項9に記載したストレージデバイス。
- 前記コントローラは、
前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合、
前記識別情報に関連付けられている第1の論理物理アドレス変換テーブルを外部または前記第1のメモリ領域から取得し、
ライト要求の受信に応じて、前記第1のメモリ領域内の物理記憶位置にデータを書き込み、前記物理記憶位置を示す物理アドレスが前記ライト要求によって指定された論理アドレスに関連付けられるように、前記第1の論理物理アドレス変換テーブルを更新し、
リード要求の受信に応じて、前記第1の論理物理アドレス変換テーブルを参照することによって前記リード要求によって指定された論理アドレスに対応する物理アドレスを取得し、前記取得した物理アドレスに基づいて前記第1のメモリ領域からデータを読み出すように構成されている、
請求項1に記載したストレージデバイス。 - 前記コントローラは、前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合、前記ストレージ媒体の前記識別情報に関連付けられている前記第1の論理物理アドレス変換テーブルと前記ストレージ媒体の前記識別情報に関連付けられている第1のディフェクト情報とを外部または前記第1のメモリ領域から取得するように構成され、
前記第1のディフェクト情報は、前記ストレージ媒体内の前記複数のメモリダイに含まれる不良ブロックを示す、
請求項1に記載したストレージデバイス。 - 前記コントローラは、前記第1のメモリ領域の内容全体を消去する際、前記第1のメモリ領域の内容と前記第2のメモリ領域の内容の双方を消去するように構成されている、請求項1に記載したストレージデバイス。
- ホストコンピュータとストレージデバイスとを含むストレージシステムであって、
前記ストレージデバイスは、
プローブカードを装着可能なリーダ&ライタと、
各々が複数のメモリダイを含む複数のストレージ媒体を保管可能なストッカーとを具備し、
前記リーダ&ライタは、
前記複数のストレージ媒体のうちの一つのストレージ媒体である第1のストレージ媒体に対するデータの書き込み及び読み出しを実行するように構成され、
前記リーダ&ライタは、
駆動部を含み、
前記プローブカードは、
複数の端子と、
前記端子と接続されたコントローラとを含み、
前記複数のストレージ媒体の各々は、
前記端子と接続可能な電極と、
ユーザーデータを記憶可能な第1のメモリ領域と、
当該ストレージ媒体を識別する識別情報と前記識別情報の整合性をチェックするための検査符号とを記憶可能な第2のメモリ領域とを含み、
前記駆動部は、前記プローブカードを移動させて、前記第1のストレージ媒体の電極と前記端子とを接触させ、
前記コントローラは、
前記ホストコンピュータからのライト要求またはリード要求に応じて、前記第1のストレージ媒体に対するデータの書き込みまたは読み出しを実行可能に構成され、
前記第1のストレージ媒体の前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されていない場合、前記ホストコンピュータからの要求に基づいて、前記第1のストレージ媒体を識別する第1の識別情報と前記第1の識別情報の整合性をチェックする第1の検査符号とを、前記第1のストレージ媒体の前記第2のメモリ領域に書き込み、
前記第1のストレージ媒体の前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合、前記第1のストレージ媒体の前記識別情報に関連付けられている第1の論理物理アドレス変換テーブルを、前記ホストコンピュータまたは前記第1のストレージ媒体の前記第1のメモリ領域から取得するように構成されている、
ストレージシステム。 - 前記第1のストレージ媒体の前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されていない場合、前記第1の識別情報と前記第1の検査符号とが、前記コントローラによって前記第1のストレージ媒体の前記第2のメモリ領域に書き込まれた後に、前記コントローラによって前記第1のストレージ媒体の前記第1のメモリ領域にデータが書き込まれる、請求項14に記載したストレージシステム。
- 前記コントローラは、
前記第1のストレージ媒体の前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合、
前記第1の論理物理アドレス変換テーブルを前記ホストコンピュータまたは前記第1のストレージ媒体の前記第1のメモリ領域から取得し、
前記ホストコンピュータからのライト要求の受信に応じて、前記第1のストレージ媒体の前記第1のメモリ領域内の物理記憶位置にデータを書き込み、前記物理記憶位置を示す物理アドレスが前記ライト要求によって指定された論理アドレスに関連付けられるように、前記第1の論理物理アドレス変換テーブルを更新し、
前記ホストコンピュータからのリード要求の受信に応じて、前記第1の論理物理アドレス変換テーブルを参照することによって前記リード要求によって指定された論理アドレスに対応する物理アドレスを取得し、前記取得した物理アドレスに基づいて前記第1のストレージ媒体の前記第1のメモリ領域からデータを読み出すように構成されている、
請求項14に記載したストレージシステム。 - 前記ホストコンピュータは、識別情報と前記識別情報の整合性をチェックするための検査符号とが書き込まれている複数のストレージ媒体にそれぞれに対応する、複数の論理物理アドレス変換テーブルおよび複数のディフェクト情報を管理するように構成され、
各ディフェクト情報は、対応するストレージ媒体内の複数のメモリダイに含まれる不良ブロックを示し、
前記コントローラは、前記第1のストレージ媒体の前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されている場合、前記第1のストレージ媒体の前記識別情報に関連付けられている前記第1の論理物理アドレス変換テーブルと前記第1のストレージ媒体の前記識別情報に関連付けられている第1のディフェクト情報とを前記ホストコンピュータまたは前記第1のストレージ媒体の前記第1のメモリ領域から取得するように構成され、
前記第1のディフェクト情報は、前記第1のストレージ媒体内の複数のメモリダイに含まれる不良ブロックを示す、
請求項14に記載したストレージシステム。 - 前記ホストコンピュータは、前記第1のストレージ媒体の前記第1のメモリ領域のデータ全体を消去する際、前記コントローラに、前記第1のストレージ媒体の前記第1のメモリ領域の内容と前記第1のストレージ媒体の前記第2のメモリ領域の内容の双方を消去させるように構成されている、請求項14に記載したストレージシステム。
- 前記ホストコンピュータは、
識別情報と前記識別情報の整合性をチェックするための検査符号とが書き込まれている複数のストレージ媒体にそれぞれに対応する複数の識別情報を管理し、
前記第1のストレージ媒体の前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されており、且つ前記第2のメモリ領域に記憶されている前記識別情報が、前記ホストコンピュータによって指定されたアクセス対象のストレージ媒体の識別情報に一致する場合、前記第1のストレージ媒体の前記第1のメモリ領域へのデータの書き込みおよび前記第1のストレージ媒体の前記第1のメモリ領域からのデータの読み出しが許可される、
請求項14に記載したストレージシステム。 - 前記ホストコンピュータは、前記第1のストレージ媒体の前記第2のメモリ領域から読み出される識別情報と検査符号との間の対応関係が正しいか否かを判定する検証処理を実行することによって、前記第1のストレージ媒体の前記第2のメモリ領域に正しい対応関係を有する識別情報と検査符号との組が記憶されているか否かを判定するように構成されている、請求項14に記載したストレージシステム。
- 前記リーダ&ライタは、
前記複数のストレージ媒体のうちの一つのストレージ媒体が載置可能なステージを更に具備し、
前記ホストコンピュータは、前記複数のストレージ媒体それぞれが存在する物理位置を示す位置情報を管理するように構成され、
前記物理位置は、前記ステージに保管されているのか、または前記ストッカーに保管されているのか、前記ストッカーに保管されている場合は前記ストッカー内のどの位置に保管されているのか、を示す、
請求項14に記載したストレージシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/044933 WO2021095252A1 (ja) | 2019-11-15 | 2019-11-15 | ストレージデバイスおよびストレージシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2021095252A1 JPWO2021095252A1 (ja) | 2021-05-20 |
JPWO2021095252A5 true JPWO2021095252A5 (ja) | 2022-03-30 |
JP7214758B2 JP7214758B2 (ja) | 2023-01-30 |
Family
ID=75908679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020567999A Active JP7214758B2 (ja) | 2019-11-15 | 2019-11-15 | ストレージデバイスおよびストレージシステム |
Country Status (7)
Country | Link |
---|---|
US (1) | US11422712B2 (ja) |
EP (1) | EP4060720A4 (ja) |
JP (1) | JP7214758B2 (ja) |
CN (1) | CN113133325A (ja) |
SG (1) | SG11202012541XA (ja) |
TW (1) | TWI769571B (ja) |
WO (1) | WO2021095252A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021095232A1 (ja) * | 2019-11-15 | 2021-05-20 | キオクシア株式会社 | ストレージシステム及びウェハ |
EP4276632A1 (en) | 2021-03-23 | 2023-11-15 | Kioxia Corporation | Cassette housing, prober, server rack, and storage system |
JP7456065B2 (ja) | 2021-03-23 | 2024-03-26 | キオクシア株式会社 | ストレージシステム |
TWI782589B (zh) * | 2021-06-23 | 2022-11-01 | 力晶積成電子製造股份有限公司 | 晶圓搜尋方法及裝置 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2082354B (en) | 1980-08-21 | 1984-04-11 | Burroughs Corp | Improvements in or relating to wafer-scale integrated circuits |
JPS61297191A (ja) * | 1985-06-27 | 1986-12-27 | 株式会社東芝 | Icカ−ド |
JPS63253494A (ja) * | 1987-04-09 | 1988-10-20 | Toshiba Corp | 携帯可能電子装置 |
JPS6428863A (en) | 1987-07-23 | 1989-01-31 | Mitsubishi Electric Corp | Semiconductor wafer |
US5360747A (en) * | 1993-06-10 | 1994-11-01 | Xilinx, Inc. | Method of reducing dice testing with on-chip identification |
JPH11120305A (ja) * | 1997-10-14 | 1999-04-30 | Mitsubishi Electric Corp | 非接触icカードシステム |
JPH11251382A (ja) * | 1998-02-26 | 1999-09-17 | Hitachi Ltd | 半導体集積回路装置 |
JP3430015B2 (ja) * | 1998-05-20 | 2003-07-28 | 東京エレクトロン株式会社 | 信頼性試験システム |
JP4234244B2 (ja) | 1998-12-28 | 2009-03-04 | 富士通マイクロエレクトロニクス株式会社 | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
JP2000278632A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Video Products Japan Kk | 記録再生装置 |
JP3980807B2 (ja) | 2000-03-27 | 2007-09-26 | 株式会社東芝 | 半導体装置及び半導体モジュール |
JP4489915B2 (ja) * | 2000-07-31 | 2010-06-23 | 大日本印刷株式会社 | 暗証コード照合機能をもった携帯型情報処理装置 |
US6871307B2 (en) * | 2001-10-10 | 2005-03-22 | Tower Semiconductorltd. | Efficient test structure for non-volatile memory and other semiconductor integrated circuits |
JP2005228788A (ja) | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | ウエーハとプローブカードとの位置合わせ方法、プローブ検査方法及びプローブ検査装置 |
KR100618696B1 (ko) * | 2004-04-28 | 2006-09-08 | 주식회사 하이닉스반도체 | 인식 정보를 갖는 메모리 장치 |
US7761773B2 (en) | 2005-06-30 | 2010-07-20 | Sigmatel, Inc. | Semiconductor device including a unique identifier and error correction code |
JP2007096190A (ja) | 2005-09-30 | 2007-04-12 | Seiko Epson Corp | プローブカードの針先研磨方法、及びプローブ装置 |
US7609561B2 (en) * | 2006-01-18 | 2009-10-27 | Apple Inc. | Disabling faulty flash memory dies |
WO2008024225A2 (en) | 2006-08-18 | 2008-02-28 | Brooks Automation, Inc. | Reduced capacity carrier, transport, load port, buffer system |
KR100712561B1 (ko) * | 2006-08-23 | 2007-05-02 | 삼성전자주식회사 | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 |
JP2008107918A (ja) * | 2006-10-23 | 2008-05-08 | Fujitsu Ltd | 移動体識別管理システム、カードリーダおよび移動体識別管理方法 |
CN101681282A (zh) | 2006-12-06 | 2010-03-24 | 弗森多系统公司(dba弗森-艾奥) | 用于共享的、前端、分布式raid的装置、系统和方法 |
JP5374246B2 (ja) | 2009-06-12 | 2013-12-25 | 学校法人慶應義塾 | 密封型半導体記録媒体及び密封型半導体記録装置 |
US8595415B2 (en) | 2011-02-02 | 2013-11-26 | Micron Technology, Inc. | At least semi-autonomous modules in a memory system and methods |
US8446772B2 (en) * | 2011-08-04 | 2013-05-21 | Sandisk Technologies Inc. | Memory die self-disable if programmable element is not trusted |
TWI451106B (zh) * | 2012-03-26 | 2014-09-01 | Silicon Motion Inc | 晶圓測試系統及其測試方法 |
US10062650B2 (en) * | 2014-09-01 | 2018-08-28 | Mitsubishi Electric Corporation | Semiconductor device, and semiconductor chip having chip identification information |
US11175309B2 (en) * | 2014-12-24 | 2021-11-16 | Qualitau, Inc. | Semi-automatic prober |
JP2018037006A (ja) * | 2016-09-02 | 2018-03-08 | ルネサスエレクトロニクス株式会社 | 半導体製品品質管理システム、半導体製品品質管理方法、および自動車 |
EP3659055A4 (en) | 2017-07-24 | 2021-04-28 | Cerebras Systems Inc. | DEVICE AND METHOD FOR MULTI-CHIP CONNECTION |
JP7074454B2 (ja) | 2017-10-30 | 2022-05-24 | キオクシア株式会社 | 計算機システムおよび制御方法 |
US10955468B2 (en) * | 2018-01-23 | 2021-03-23 | Texas Instruments Incorporated | Wafer probe resumption of die testing |
-
2019
- 2019-11-15 JP JP2020567999A patent/JP7214758B2/ja active Active
- 2019-11-15 SG SG11202012541XA patent/SG11202012541XA/en unknown
- 2019-11-15 CN CN201980039444.7A patent/CN113133325A/zh active Pending
- 2019-11-15 EP EP19932226.4A patent/EP4060720A4/en active Pending
- 2019-11-15 WO PCT/JP2019/044933 patent/WO2021095252A1/ja unknown
-
2020
- 2020-11-03 TW TW109138174A patent/TWI769571B/zh active
- 2020-12-14 US US17/121,024 patent/US11422712B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2021095252A5 (ja) | ||
US8775771B2 (en) | Block management method for a flash memory and flash memory controller and storage system using the same | |
US9213629B2 (en) | Block management method, memory controller and memory stoarge apparatus | |
KR930010981A (ko) | 플래시메모리를 사용한 기억장치 | |
US20090265505A1 (en) | Data writing method, and flash storage system and controller using the same | |
US20100312950A1 (en) | Electronic storage device and control method thereof | |
KR960015528A (ko) | 메모리 카드와 그 기록, 재생 및 소거방법 | |
JP2002108720A5 (ja) | メモリカード、不揮発性メモリ及び不揮発性メモリのデータ書き込み方法 | |
US6237110B1 (en) | Apparatus and method accessing flash memory | |
US10929303B2 (en) | Data storage device utilizing virtual blocks to improve performance and data storage method thereof | |
US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
KR101028901B1 (ko) | 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법 | |
US8074128B2 (en) | Block management and replacement method, flash memory storage system and controller using the same | |
JPH07306922A (ja) | Icメモリカードおよびそのicメモリカードの検査方法 | |
CN101499316B (zh) | 快闪存储器区块管理方法及使用此方法的控制器 | |
GB2607476A (en) | Storage class memory | |
CN116880782A (zh) | 一种内嵌式存储器及其测试方法 | |
JPH05314019A (ja) | メモリカード装置 | |
JP2529868B2 (ja) | 情報記録媒体の記録方式 | |
CN107045484A (zh) | 数据存储装置 | |
US20140089566A1 (en) | Data storing method, and memory controller and memory storage apparatus using the same | |
JP4473109B2 (ja) | 創薬用冷凍保管容器rfidタグ一括読み書き装置 | |
CN108062965A (zh) | 半导体存储装置、控制器及其操作方法 | |
US20090182932A1 (en) | Method for managing flash memory blocks and controller using the same | |
TW201115337A (en) | Data storage device, controller, and method for data access of a downgrade memory |