CN113133325A - 存储器件以及存储系统 - Google Patents

存储器件以及存储系统 Download PDF

Info

Publication number
CN113133325A
CN113133325A CN201980039444.7A CN201980039444A CN113133325A CN 113133325 A CN113133325 A CN 113133325A CN 201980039444 A CN201980039444 A CN 201980039444A CN 113133325 A CN113133325 A CN 113133325A
Authority
CN
China
Prior art keywords
semiconductor wafer
identification information
wafer
host computer
memory area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980039444.7A
Other languages
English (en)
Inventor
吉水康人
福岛崇
人见达郎
井上新
三浦正幸
菅野伸一
藤泽俊雄
中塚圭祐
佐贯朋也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN113133325A publication Critical patent/CN113133325A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

存储器件包含探测器和能够保管多个半导体晶圆的仓储部，所述多个半导体晶圆分别包含多个非易失性存储器晶片的。所述探测器内的控制器，在从所述仓储部输送到所述探测器内的工作台的第一半导体晶圆中未存储有具有正确的对应关系的识别信息与检查码的组的情况下，将第一识别信息与第一检查码写入第一半导体晶圆，在第一半导体晶圆中存储有具有正确的对应关系的识别信息与检查码的组的情况下，从主计算机或者第一半导体晶圆取得与第一半导体晶圆的识别信息建立了关联的第一逻辑物理地址转换表。

Description

存储器件以及存储系统
技术领域
本发明的实施方式涉及控制非易失性存储器的存储器件以及存储系统。
背景技术
近年来，广泛普及有控制非易失性存储器的存储器件。
作为这种存储器件，已知有具备NAND型闪存的固态驱动器(SSD)。SSD在各种计算机中被使用。
最近，要求实现存储容量更大的存储器件。因而，需要实现用于使增加存储器件的存储容量成为可能的新的技术。
现有技术文献
专利文献
专利文献1：日本特开平01－028863号公报
专利文献2：美国专利第6，228，684号说明书
专利文献3：日本专利第3980807号公报
发明内容
发明将要解决的技术问题
本发明要解决的技术问题在于，提供能够增加存储容量的存储器件以及存储系统。
用于解决技术问题的手段
根据实施方式，存储器件具备探测器和能够保管多个半导体晶圆的仓储部，所述多个半导体晶圆分别包含多个非易失性存储器晶片。所述多个半导体晶圆的各个包含能够与外部连接的多个电极。所述探测器包含：工作台，载置半导体晶圆；探针卡，具有与所述一个半导体晶圆对置的第一面和与所述第一面相反的一侧的第二面，并包含配置于所述第一面的多个探针销；控制器，构成为配置于所述探针卡的所述第二面，根据来自主计算机的写入请求以及读取请求的接收，来对所述一个半导体晶圆执行数据的写入以及读出；以及使所述探针卡或者所述工作台移动而使所述一个半导体晶圆的电极与所述探针销接触的驱动部。所述一个半导体晶圆能够通过存储件输送机构而与所述仓储部内的所述多个半导体晶圆中的某一个半导体晶圆更换。所述多个半导体晶圆的各个半导体晶圆包含用于存储数据的第一存储器区域、以及用于存储识别该半导体晶圆的识别信息与用于检查所述识别信息的完整性的检查码的第二存储器区域。所述控制器，在由所述存储件输送机构从所述仓储部输送到所述工作台的第一半导体晶圆的所述第二存储器区域中未存储有具有正确的对应关系的识别信息与检查码的组的情况下，基于来自所述主计算机的请求，将识别所述第一半导体晶圆的第一识别信息与检查所述第一识别信息的完整性的第一检查码写入所述第一半导体晶圆的所述第二存储器区域。所述控制器，在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，从所述主计算机或者所述第一半导体晶圆的所述第一存储器区域取得与存储于所述第一半导体晶圆的所述第二存储器区域的识别信息建立了关联的第一逻辑物理地址转换表。
附图说明
图1是表示本发明的实施方式的包含存储器件的存储系统的构成例的框图。
图2是表示在存储器件中被用作存储件的半导体晶圆的构成例的图。
图3是表示半导体晶圆所含的多个非易失性存储器晶片(memory die)各自的构成例的图。
图4是表示配置于探针卡(probe card)的第一面的多个探针的图。
图5是表示构成配置于探针卡的第二面的控制器的多个存储控制器的图。
图6是表示存储器件所含的读取和写入器(探测器)与存储件仓储部(storagestocker)的关系的图。
图7是表示探测器所含的控制器的构成例的框图。
图8是表示在控制器中执行的识别信息写入处理的顺序的流程图。
图9是表示在控制器中执行的数据写入/读出处理的顺序的流程图。
图10是表示在控制器中执行的、将半导体晶圆内的全部数据擦除的处理的顺序的流程图。
图11是表示主计算机的构成例的框图。
图12是表示由主计算机控制的新写入处理、追加写入处理、读出处理、晶圆追加处理以及晶圆去除处理各自应被执行的条件的流程图。
图13是表示不存在有识别信息的半导体晶圆的初始状态的存储系统的框图。
图14是用于说明在存储系统中执行的新写入处理的图。
图15是表示通过主计算机控制的新写入处理的顺序的流程图。
图16是用于说明在存储系统中执行的追加写入处理的图。
图17是表示通过主计算机控制的追加写入处理的一部分的顺序的流程图。
图18是表示追加写入处理的后续部分的顺序的流程图。
图19是用于说明在存储系统中执行的读出处理的图。
图20是表示读出处理的一部分的顺序的流程图。
图21是表示读出处理的后续部分的顺序的流程图。
图22是用于说明在存储系统中执行的晶圆追加处理的图。
图23是表示晶圆追加处理的顺序的流程图。
图24是用于说明在存储系统中执行的晶圆去除处理的图。
图25是表示晶圆去除处理的顺序的流程图。
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。
首先，对本发明的实施方式的存储系统的构成进行说明。图1是表示本发明的实施方式的包含存储器件的存储系统的构成例的框图。
存储系统1包含主计算机2与存储器件3。主计算机2是控制存储器件3的动作的信息处理装置。主计算机2对半导体晶圆40所保管的晶圆保管位置进行管理。
存储器件3将包含多个非易失性存储器晶片的半导体晶圆40用作存储件。存储器件3构成为，向半导体晶圆40内的非易失性存储器晶片写入数据，从半导体晶圆40内的非易失性存储器晶片读出数据。
通常，形成于半导体晶圆的非易失性存储器晶片通过切割而作为芯片被切出，并被用作存储件(也称作存储介质)。与此相对，半导体晶圆40将包含多个非易失性存储器晶片的半导体晶圆40其自身用作存储件。半导体晶圆40也可以是不切出所形成的非易失性存储器晶片的形态。另外，半导体晶圆40也可以是将切出的非易失性存储器晶片汇集而形成的重新装配形态。
半导体晶圆40包含能够与外部连接的多个电极(以下，称作焊盘)41。更详细地说，多个焊盘41是半导体晶圆40内的多个非易失性存储器晶片各自所含的焊盘组。多个焊盘41分别被用于电源电压的供给、信号的输入输出。信号例如指的是芯片使能信号、写使能信号、读使能信号、指令锁存使能信号、地址锁存使能信号、写保护信号、多位宽度的I/O信号、就绪/忙碌信号RBn等。
多个半导体晶圆40的各个包含用于存储用户数据的存储器(第一存储器区域)、以及用于将识别半导体晶圆40的识别信息存储的存储器(第二存储器区域)。在第二存储器区域中存储识别半导体晶圆40的识别信息与用于检查该识别信息的完整性(integrity)的检查码。
识别信息能够使用可唯一地识别各个半导体晶圆的任意的识别符(也称作晶圆ID)。识别信息由主计算机2发出。
检查码例如是循环冗余码(CRC)、与CRC不同的另一种类的奇偶校验、根据识别信息计算的哈希值等。通过检查码，能够检查从第二存储器区域作为识别信息而读出的值的完整性。由此，能够防止刚从工厂出厂之后的新的半导体晶圆40的第二存储器区域内存储的随机值被错误地作为另一半导体晶圆40的识别信息而处理。
在各半导体晶圆40中，也可以将多个非易失性存储器晶片中的几个非易失性存储器晶片的存储区域的一部分用作第二存储器区域。在该情况下，也可以将除了被用作第二存储器区域的一部分的存储区域以外的其他存储区域的集合用作第一存储器区域。
存储器件3包含读取和写入器(也称为探测器)10、存储件输送机构20、以及存储件仓储部30。
读取和写入器(也称为探测器)10对利用存储件输送机构20从存储件仓储部30向读取和写入器(也称为探测器)10输送的半导体晶圆40执行数据的写入以及读出。
读取和写入器(探测器)10包含探针卡11、工作台12、驱动部13。
探针卡11具有面11A(这里是下表面)和与面11A相反的一侧的面11B(这里是上表面)。面11A与载置于工作台12的半导体晶圆40对置。
在面11A上配置有多个探针销51。各探针销51为了向载置于工作台12的半导体晶圆40的焊盘41供给电信号、或者为了从焊盘41接收电信号而使用。探针销51也称为探针或者探测针。配置于面11A的探针销51的总数也可以与半导体晶圆40内的焊盘41的总数相同。在该情况下，读取和写入器(探测器)10能够经由探针卡11一并连接于半导体晶圆40内的焊盘41。由此，能够增加可并行访问的非易失性存储器晶片的数量。
在面11B上配置有控制器61。控制器61是构成为对载置于工作台12的半导体晶圆40内的多个非易失性存储器晶片进行控制的存储控制器。控制器61可以由System－on－a－chip(片上系统，SoC)那样的LSI实现。在图1中，例示了多个控制器61配置于探针卡11的面11B的构成例，但配置于面11B的控制器61的数量可以是一个，也可以是多个。
控制器61可作为被构成为执行半导体晶圆40内的各非易失性存储器晶片的数据管理以及锁定管理的闪存转换层(FTL)发挥功能。在由FTL执行的数据管理中，包含表示各个逻辑地址与各个物理地址之间的对应关系的映射信息的管理等。逻辑地址是为了对访问对象的半导体晶圆40的逻辑地址空间内的位置进行地址指定而被主计算机2使用的地址。某一逻辑地址所对应的物理地址用于指示被写入了该逻辑地址所对应的数据的非易失性存储器晶片内的物理性的存储位置。作为逻辑地址，一般来说，可使用LBA(逻辑块地址(寻址)，logical block address(addressing))。访问对象的半导体晶圆40的逻辑地址例如由LBA与访问对象的半导体晶圆40的识别信息的组合表现。
工作台12具有保持半导体晶圆40的机构。利用存储件输送机构20从存储件仓储部30向读取和写入器(探测器)10输送的半导体晶圆40被载置于工作台12。载置于工作台12的半导体晶圆40能够利用存储件输送机构20与存储件仓储部30所保管的多个半导体晶圆40中的某一个更换。
驱动部13使探针卡11或者工作台12移动而使载置于工作台12的半导体晶圆40的焊盘41与探针卡11的探针销51接触。半导体晶圆40的焊盘41与探针销51接触，从而控制器61与半导体晶圆40(多个非易失性存储器晶片)被电连接。例如驱动部13也可以作为能够使工作台12向相互正交的三个方向(X方向、Y方向、Z方向)移动的促动器而实现。
存储件输送机构20在主计算机2的控制之下，可进行将半导体晶圆40在存储件仓储部30与工作台12之间输送的动作。
存储件输送机构20包含支承体21与托盘22。
支承体21能够分别沿水平方向以及垂直方向移动。而且，支承体21能够绕沿着支承体21的长度方向的中心轴转动。
托盘22安装于支承体21的上端部，为了搬运输送对象半导体晶圆40而使用。
存储件仓储部30分别保管多个半导体晶圆40。存储件仓储部30包含多个晶圆保管位置。用户能够根据需要向存储件仓储部30的空闲的晶圆保管位置追加新的半导体晶圆40。因此，能够以半导体晶圆为单位容易地增加存储系统1处理的存储容量。
保管在存储件仓储部30内的半导体晶圆40作为与控制器61电分离的离线存储件发挥功能。利用存储件输送机构20从存储件仓储部30输送到工作台12的半导体晶圆40作为经由探针51而电连接于控制器61的在线存储件发挥功能。
接下来，对本发明的实施方式的存储系统1的动作进行说明。
存储器件3在主计算机2的控制下，对访问对象的半导体晶圆40(在线存储件)执行数据的写入或者读出。
主计算机2向存储器件3发送对保管有访问对象的半导体晶圆40的晶圆保管位置进行指定的输送请求。若接收到输送请求，则存储器件3的存储件输送机构20将存储件仓储部30内的所指定的晶圆保管位置的半导体晶圆40向读取和写入器(探测器)10输送，并载置于工作台12。读取和写入器(探测器)10对载置于工作台12的访问对象的半导体晶圆40执行数据的写入或者读出。
若对访问对象的半导体晶圆40完成数据的写入或者读出，则存储器件3能够将工作台12上的半导体晶圆40保管于存储件仓储部30内的晶圆保管位置。或者，存储器件3也可以持续载置工作台12上的半导体晶圆40，直到接收到其他半导体晶圆40的输送请求。
在将工作台12上的半导体晶圆40保管于存储件仓储部30内的晶圆保管位置的情况下，主计算机2向存储器件3发送指定对工作台12上的半导体晶圆40进行保管的存储件仓储部30内的晶圆保管位置的返回请求。主计算机2在对访问对象的半导体晶圆40完成数据的写入或者读出、或者例如无法再向第一存储器区域写入用户数据的情况下，将返回请求向存储器件3发送。若接收到返回请求，则存储器件3的存储件输送机构20将读取和写入器(探测器)10的工作台12上的半导体晶圆40向存储件仓储部30输送，并保管于所指定的晶圆保管位置。
接下来，关于对于访问对象的半导体晶圆40的数据的写入或者读出，说明更详细的动作。
在存储件仓储部30中，可能混合存在有已被写入数据的半导体晶圆40和还未被写入数据的半导体晶圆40。存储器件3在主计算机2的控制下，使用存储于半导体晶圆40的识别信息，区分已被写入数据的半导体晶圆40与还未被写入数据的半导体晶圆40而进行处理。
在载置于工作台12的半导体晶圆40的第二存储器区域未被存储有具有正确的对应关系的识别信息与检查码的组的情况下，半导体晶圆40是还未被写入数据的半导体晶圆。在载置于工作台12的半导体晶圆40的第二存储器区域被存储有具有正确的对应关系的识别信息与检查码的组的情况下，半导体晶圆40是已被写入数据的半导体晶圆。
在载置于工作台12的半导体晶圆40的第二存储器区域未被存储有具有正确的对应关系的识别信息与检查码的组的情况下，控制器61基于来自主计算机2的请求，向该半导体晶圆40的第二存储器区域写入用于识别该半导体晶圆40的识别信息与用于检查该识别信息的完整性的检查码。然后，控制器61制作与该识别信息建立了关联的逻辑物理地址转换表(logical－to－physical address translation table)。逻辑物理地址转换表为了管理逻辑地址与物理地址的对应关系而被使用。以下，逻辑物理地址转换表也被作为L2P表而参照。
在载置于工作台12的半导体晶圆40的第二存储器区域存储有具有正确的对应关系的识别信息与检查码的组的情况下，控制器61从主计算机2取得与该识别信息建立了关联的逻辑物理地址转换表。或者，逻辑物理地址转换表也可以分为上位表与下位表这2个阶层。而且，控制器61也可以从主计算机2取得逻辑物理地址转换表中的上位表，从半导体晶圆40取得下位表。
控制器61控制载置于工作台12的半导体晶圆40内的非易失性存储器晶片，根据来自主计算机2的写入请求(写入指令)或者读取请求(读取指令)的接收，对半导体晶圆40执行数据的写入或者读出。
在从主计算机2接收到写入请求的情况下，控制器61将写入请求所含的用户数据写入到半导体晶圆40的第一存储器区域内的物理存储位置。然后，控制器61以使表示该物理存储位置的物理地址与通过写入请求指定的逻辑地址建立关联的方式，将取得的L2P表更新。
在从主计算机2接收到读取请求的情况下，控制器61通过参照取得的L2P表，确定由读取请求指定的逻辑地址所对应的物理地址。然后，控制器61从确定的物理地址表示的半导体晶圆40的第一存储器区域读出用户数据。
接下来，对本发明的实施方式的半导体晶圆40的详细构成进行说明。图2是表示在存储器件3中被用作存储件的半导体晶圆40的构成例的图。
半导体晶圆40包含多个非易失性存储器晶片70。半导体晶圆40的尺寸不被限定，但也可以是300mm晶圆。一个半导体晶圆中包含的非易失性存储器晶片70的数量为1024个、每一个非易失性存储器晶片70的存储容量为32GB的情况下，每一个半导体晶圆的存储容量为32TB。非易失性存储器晶片70例如为矩形形状，在其1边配置有能够与外部连接的多个焊盘41。
半导体晶圆40所含的多个非易失性存储器晶片70中的一个或者几个非易失性存储器晶片70的存储区域的一部分被用作第二存储器区域102。第二存储器区域102被用作存储区域，该存储区域用于存储为了识别该半导体晶圆40而由主计算机2发出的识别信息与用于检查该识别信息的完整性的检查码。用于检查某一识别信息的完整性的检查码能够通过数学计算而从该识别信息计算。
例如识别信息的尺寸以及该识别信息所对应的检查码的尺寸被预先规定。在用于判定具有正确的对应关系的识别信息与检查码的组是否存储于第二存储器区域102中的验证处理中，例如将从第二存储器区域102读出的位串的一部分作为识别信息而处理，将剩余的部分作为检查码而处理。另外，用于在第二存储器区域102存储识别信息与检查码的数据构造的例子并不限定于该例，能够利用其他各种数据构造。
在半导体晶圆40中，第二存储器区域102以外的其他存储区域作为用于存储用户数据或者管理数据的第一存储器区域101发挥功能。管理数据例如包含为了对半导体晶圆40进行数据的写入以及读出所需的晶圆控制信息。晶圆控制信息的例子例如包含半导体晶圆40所对应的逻辑物理地址转换表、半导体晶圆40所对应的缺陷信息等。
第一存储器区域101为了存储用户数据而使用。进而，第一存储器区域101也可以为了存储用户数据与半导体晶圆40用的管理数据这两方而使用。另外，半导体晶圆40也可以包含用于对识别信息与检查码的组进行存储的专用的存储器，作为第二存储器区域102。
接下来，对本发明的实施方式的非易失性存储器晶片70的详细构成进行说明。图3是表示半导体晶圆40所含的多个非易失性存储器晶片70的构成例的图。
半导体晶圆40所含的多个非易失性存储器晶片70的各个例如是NAND型闪存晶片。非易失性存储器晶片70也可以作为二维构造的NAND型闪存而实现，也可以作为三维构造的NAND型闪存而实现。
在NAND型闪存中，每一个擦除周期仅能够进行一次向页面(page)的数据写入。即，不能在已写入数据的块内的区域中直接覆盖新的数据。因此，在更新(变更)已写入的数据的情况下，控制器61向该块(或者另一块)内的未使用区域(未写入区域)写入新的数据(更新数据)，然后将以前的数据作为无效数据而处理。换言之，控制器61将某一逻辑地址所对应的更新数据写入另一物理存储位置、而并非该逻辑地址所对应的存储有以前的数据的物理存储位置。然后，控制器61将L2P表更新，而将该逻辑地址与该另一物理存储位置建立关联，并且使以前的数据无效化。
非易失性存储器晶片70的存储器单元阵列包含多个块(物理块)B0～Bj－1。块B0～Bj－1作为擦除动作的单位发挥功能。
块B0～Bj－1包含多个页面(物理页面)。即，块B0～Bj－1的各个包含页面P0、P1、…Pk－1。各页面包含连接于同一字线的多个存储器单元。在各非易失性存储器晶片中，数据的读取以及数据的写入以页面为单位执行。
接下来，使用图4以及图5，对本发明的实施方式的探针卡11的详细构成进行说明。图4是表示配置于探针卡11的第一面11A的多个探针51的图。
在图4中，例示出与半导体晶圆40的所有非易失性存储器晶片70的焊盘41的数量相同数量的探针51被配置于探针卡11的第一面11A的情况。
在该情况下，探针卡11的探针51一并与半导体晶圆40内的所有非易失性存储器晶片70的所有焊盘41接触，能够利用控制器61控制所有非易失性存储器晶片70。
图5是表示构成在探针卡11的第二面11B上配置的控制器61的多个存储控制器的图。
在图5中，例示出控制器61由16个存储控制器61－1、61－2、…、61－16实现的情况。在一个半导体晶圆40包含1024个非易失性存储器晶片70、且在探针卡11的第二面11B配置有16个存储控制器61－1、61－2、…、61－16的情况下，各存储控制器只要经由探针51控制64个非易失性存储器晶片即可。
存储控制器61－1、61－2、…、61－16也可以经由由存储控制器61－1、61－2、…、61－16共有的开关电路而连接于主计算机2。
这里，对本发明的实施方式的存储系统1的动作的具体例进行说明。图6是表示存储器件3所含的、读取和写入器(探测器)10与存储件仓储部30的关系的图。
在图6中，例示出存储件#1作为在线存储件载置于读取和写入器(探测器)10的工作台12，且存储件#2、存储件#3作为离线存储件保管于存储件仓储部30内的情况。存储件#2是有识别信息的半导体晶圆之一，存储件#3是无识别信息的半导体晶圆之一。
控制器61从输送到读取和写入器(探测器)10的半导体晶圆的第二存储器区域读出识别信息与检查码。然后，通过主计算机2或者控制器61执行判定所读出的识别信息与检查码之间的对应关系是否正确的验证处理。
在有识别信息的半导体晶圆(这里是存储件#2)被输送到读取和写入器(探测器)10的情况下，判定为读出的识别信息与检查码之间的对应关系正确。在该情况下，控制器61从主计算机2取得与有识别信息的半导体晶圆(存储件#2)的第二存储器区域所存储的识别信息建立了关联的L2P表。或者，控制器61从存储件#2取得与存储件#2的第二存储器区域所存储的识别信息建立了关联的L2P表。或者，在与存储件#2的第二存储器区域所存储的识别信息建立了关联的L2P表被分为上位表与下位表的情况下，控制器61也可以从主计算机2取得上位表，从存储件#2取得下位表。然后，控制器61使用取得的L2P表，以规定的管理尺寸为单位来管理各个逻辑地址与各个物理地址之间的映射。
在无识别信息的半导体晶圆(这里是存储件#3)被输送到读取和写入器(探测器)10的工作台12的情况下，判定为读出的识别信息与检查码的对应关系不正确。在该情况下，控制器61基于来自主计算机2的请求，向存储件#3的第二存储器区域写入从主计算机2发出的识别信息与用于检查该识别信息的完整性的检查码。以下，也将用于检查识别信息的完整性的检查码称为识别信息所对应的检查码。
主计算机2管理分别与有识别信息的多个半导体晶圆40对应的多个缺陷信息。与某一半导体晶圆40建立了关联的缺陷信息示出该半导体晶圆40内的多个非易失性存储器晶片所含的不良块。控制器61从主计算机2或者半导体晶圆40内的不包含不良块的第一存储区域，不仅可以取得与输送到工作台12的半导体晶圆的识别信息建立了关联的L2P表，也可以取得与该半导体晶圆的识别信息建立了关联的缺陷信息。然后，控制器61基于该取得的缺陷信息，决定应写入来自主计算机2的数据的写入目的地块，以避免不良块作为写入目的地块而被选择。
接下来，对本发明的实施方式的控制器61的详细构成进行说明。图7是表示读取和写入器(探测器)10所含的控制器61的构成例的框图。
控制器61包含主接口电路(主I/F)111、CPU112、NAND接口电路(NAND I/F)113、动态RAM接口电路(DRAM I/F)114、直接存储器访问控制器(DMAC)115、静态RAM(SRAM)116、ECC编码/解码部117。主接口电路111、CPU112、NAND接口电路113、动态RAM接口电路114、直接存储器访问控制器115、静态RAM116、ECC编码/解码部117经由总线110而连接。
主接口电路111构成为执行与主计算机2的通信。主接口电路111从主计算机2接收各种指令。这些指令中包含写入指令(写入请求)、读取指令(读取请求)、擦除指令(擦除)、其他各种指令。
写入指令是将应写入的数据(写入数据)向半导体晶圆内的非易失性存储器晶片写入的指令(写入请求)，包含应被写入写入数据的逻辑地址(开始LBA)、该写入数据的尺寸(数据长度)、表示存储有该写入数据的主计算机2的存储器内的位置的数据指针(缓冲器地址)等。
读取指令是将数据从半导体晶圆内的非易失性存储器晶片读出的指令(读取请求)，包含应读出的数据所对应的逻辑地址(开始LBA)、该数据的尺寸(数据长度)、表示应传送该数据的主计算机2的存储器内的读取缓冲器内的位置的数据指针(缓冲器地址)等。
擦除指令是用于将写入到半导体晶圆内的各非易失性存储器晶片中的数据擦除的指令(擦除请求)，为了使非易失性存储器晶片内的各擦除对象的块内的存储器单元组为擦除状态而使用。
CPU112是构成为对主接口电路111、NAND接口电路113、动态RAM接口电路114、直接存储器访问控制器115、静态RAM116、ECC编码/解码部117进行控制的处理器。CPU112响应于存储器件3的电源接通而从未图示的ROM将控制程序(固件)加载到静态RAM116，然后执行该固件，从而进行各种处理。CPU112能够执行用于处理来自主计算机2的各种指令的指令处理、上述的FTL所对应的处理等。
NAND接口电路113是在CPU112的控制下控制各非易失性存储器晶片而构成的存储器控制电路。
DRAM接口电路114是在CPU112的控制下控制DRAM而构成的DRAM控制电路。另外，在控制器61上连接有DRAM的情况下，固件也可以加载到DRAM。另外，也可以将DRAM的存储区域的一部分用作写入缓冲器，也可以将DRAM的存储区域的另一部分使用于存储与半导体晶圆40的识别信息建立了关联的L2P表。
DMAC115在CPU112的控制下，执行主计算机2的存储器与静态RAM116(或者DRAM)之间的数据传送。
静态RAM116的存储区域的一部分也可以被用作用于暂时地存储应向半导体晶圆40写入的数据的写入缓冲器。另外，静态RAM116的存储区域的另一部分也可以使用于存储与半导体晶圆40的识别信息建立了关联的L2P表。与半导体晶圆40的识别信息建立了关联的L2P表的一部分也可以作为L2P表高速缓存(L2P table cache)而存储于静态RAM116。
ECC编码/解码部117在应向半导体晶圆40内的某一非易失性存储器晶片写入数据时，通过对数据(应写入的数据)进行编码(ECC编码)而对该数据附加错误修正码(ECC)作为冗余码。在从半导体晶圆40内的某一非易失性存储器晶片读出数据时，ECC编码/解码部117使用对读出的数据附加的ECC而进行该数据的错误修正(ECC解码)。
图8是表示在控制器61中执行的识别信息写入处理的顺序的流程图。
若访问对象的半导体晶圆40被载置于读取和写入器(探测器)10内的工作台12(开始)，则控制器61读出访问对象的半导体晶圆40的第二存储器区域的识别信息与检查码。然后，执行判定所读出的识别信息与检查码是否为正确的对应关系的验证处理(步骤S11)。验证处理可以通过控制器61执行，也可以通过主计算机2执行。
在所读出的识别信息与检查码不是正确的对应关系的情况下(即，对象晶圆不是识别完毕的晶圆的情况下)(步骤S11中的否)，控制器61基于来自主计算机2的请求，将用于识别访问对象的半导体晶圆40的识别信息与识别信息所对应的检查码向访问对象的半导体晶圆40的第二存储器区域写入(步骤S12)。识别信息由主计算机2发出。识别信息所对应的检查码也可以由主计算机2发出，也可以由控制器61根据识别信息而计算。
然后，控制器61制作与访问对象的半导体晶圆40的识别信息建立了关联的L2P表(步骤S13)，结束处理(结束)。
在所读出的识别信息与检查码是正确的对应关系的情况下(即，对象晶圆是识别完毕的晶圆的情况下)(步骤S11中的是)，控制器61从主计算机2或者访问对象的半导体晶圆40的第一存储器区域取得与所读出的识别信息建立了关联的L2P表(步骤S14)，结束处理(结束)。在步骤S14中，控制器61也可以从主计算机2取得与所读出的识别信息建立了关联的L2P表的上位表，从访问对象的半导体晶圆40的第一存储器区域取得下位表。或者，在步骤S14中，控制器61也可以从主计算机2取得与所读出的识别信息建立了关联的L2P表、以及与所读出的识别信息建立了关联的缺陷信息这两方。或者，在步骤S14中，控制器61也可以从访问对象的半导体晶圆40的第一存储器区域取得与所读出的识别信息建立了关联的L2P表、以及与所读出的识别信息建立了关联的缺陷信息这两方。或者，在步骤S14中，在与所读出的识别信息建立了关联的L2P表包含上位表与下位表的情况下，控制器61也可以从主计算机2取得上位表，从访问对象的半导体晶圆40的第一存储器区域取得下位表和与所读出的识别信息建立了关联的缺陷信息这两方。
图9是表示在控制器61中执行的数据写入处理以及数据读出处理的顺序的流程图。
若从主计算机2接收到请求(开始)，则控制器61判定接收到的请求是写入请求或者读取请求中的哪一个(步骤S15)。
在接收到的请求是写入请求的情况下(步骤S15中的“写入请求”)，控制器61将写入数据(来自主计算机2的数据)向访问对象的半导体晶圆40的第一存储器区域的物理存储位置写入(步骤S16)。在步骤S16中，控制器61以不将通过所取得的缺陷信息表示的不良块选择为写入目的地块的方式，决定应被写入数据的物理存储位置。
然后，控制器61以使表示被写入了写入数据的物理存储位置的物理地址与由写入请求指定的逻辑地址建立关联的方式，更新与访问对象的半导体晶圆40的识别信息建立了关联的L2P表(步骤S17)，结束处理(结束)。
在接收到的请求是读取请求的情况下(步骤S15中的“读取请求”)，控制器61通过参照与访问对象的半导体晶圆40的识别信息建立了关联的L2P表，确定由读取请求指定的逻辑地址所对应的物理地址(步骤S18)。该物理地址示出存储有读取对象数据的第一存储器区域内的物理存储位置。
控制器61基于确定的物理地址，从第一存储器区域内的物理存储位置读出读取对象数据(步骤S19)，并向主计算机2发送，结束处理(结束)。
在本实施方式中，存储于第二存储器区域的识别信息与检查码不是正确的对应关系的半导体晶圆被识别为无识别信息的晶圆。因此，能够防止刚从工厂出厂之后的新的半导体晶圆误被作为有识别信息半导体晶圆而处理。
如此，通过向半导体晶圆的第二存储器区域写入识别信息和该识别信息所对应的检查码，能够正确地区别已被写入数据的半导体晶圆和刚从工厂出厂之后的新的半导体晶圆。若向刚从工厂出厂之后的新的半导体晶圆的第二存储器区域写入识别信息和该识别信息所对应的检查码，则能够对该半导体晶圆进行数据的写入以及读出。
由此，用户仅仅通过将刚从工厂出厂之后的新的半导体晶圆追加到存储件仓储部30，就能够容易地增加存储系统1可处理的存储容量。
另外，在输送到工作台12的访问对象的半导体晶圆的第二存储器区域已存储有具有正确的对应关系的识别信息与检查码的组的情况下，访问对象的半导体晶圆被判定为是已被写入数据的晶圆(有识别信息的半导体晶圆)，然后，从主计算机2或者访问对象的半导体晶圆取得与访问对象的半导体晶圆的识别信息建立了关联的L2P表。由此，控制器61能够参照或者更新访问对象的半导体晶圆的识别信息所对应的正确的L2P表，因此能够正确地管理为了对访问对象的半导体晶圆进行访问而使用的各个逻辑地址与对象晶圆的各个物理地址之间的对应关系，此外，能够从访问对象的半导体晶圆正确地读出主计算机2所指定的读取对象数据。
另外，在从主计算机2取得与访问对象的半导体晶圆的识别信息建立了关联的L2P表的情况下，与从访问对象的半导体晶圆读出该L2P表的情况相比，能够在控制器61的SRAM116(或者DRAM)上迅速地准备该L2P表，能够提高数据的读取/写入性能。
此外还有，主计算机2管理分别与被写入了识别信息与检查码的多个半导体晶圆对应的多个识别信息，在满足了下述条件的情况下，允许数据向输送到工作台12的半导体晶圆的第一存储器区域的写入、以及数据从输送到工作台12的半导体晶圆的第一存储器区域的读出，该条件为，通过存储件输送机构20从存储件仓储部30输送到工作台12的半导体晶圆的第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组、且输送到工作台12的半导体晶圆的第二存储器区域中所存储的识别信息与由主计算机2指定的访问对象的半导体晶圆的识别信息一致。
由此，即使在与由主计算机2指定的访问对象的半导体晶圆不同的不希望的半导体晶圆从存储件仓储部30被输送到工作台12的情况下，也能够防止对于不希望的半导体晶圆的数据的写入或者读出。
图10是表示在控制器61中执行的、将半导体晶圆内的全部数据擦除的处理的顺序的流程图。
在输送到工作台12的半导体晶圆(对象晶圆)的第二存储器区域已存储有具有正确的对应关系的识别信息与检查码的组的情况下，控制器61在基于来自主计算机2的请求(擦除请求)而将对象晶圆内的数据整体擦除时，将对象晶圆的第一存储器区域的内容与对象晶圆的第二存储器区域的内容这两方擦除。由此，能够将有识别信息的半导体晶圆作为无识别信息的半导体晶圆而再次利用。
例如主计算机2也可以向控制器61送出用于擦除对象晶圆的全部数据的擦除请求。
在控制器61从主计算机2接收到用于擦除对象晶圆的全部数据的擦除请求的情况下(步骤S21中的是)，控制器61擦除对象晶圆的第一存储器区域的内容与对象晶圆的第二存储器区域的内容这两方(步骤S22)。
如此，主计算机2通过向控制器61送出用于擦除对象晶圆的全部数据的擦除请求，能够使控制器61擦除对象晶圆的第一存储器区域的内容与对象晶圆的第二存储器区域的内容这两方。
图11是表示主计算机2的构成例的框图。
主计算机2包含处理器201、主存储器202、系统控制器203等。
处理器201执行加载到主存储器202(例如DRAM)的各种软件。这些软件中例如可以包含应用程序211、操作系统(OS)212、文件系统213、用于控制存储器件3的器件驱动器214、用于使用户能够管理存储器件3的设置等的存储件管理工具216等。
另外，主计算机2能够管理晶圆识别信息管理表301、晶圆位置信息302、有识别信息的各半导体晶圆所对应的晶圆控制信息400，作为存储件仓储部30内的多个半导体晶圆40所用的管理数据。如图11所示，晶圆识别信息管理表301、晶圆位置信息302、晶圆控制信息400可以存储于主存储器202。某一半导体晶圆40所对应的晶圆控制信息400的至少一部分也可以存储于该半导体晶圆40的第一存储区域。
主计算机2构成为向各个半导体晶圆40发出固有的识别信息。主计算机2使用晶圆识别信息管理表301而管理各存储件的识别信息。在图11中，例示出存储件#1、存储件#2、存储件#3是有识别信息的半导体晶圆，存储件#4是无识别信息的半导体晶圆的情况。在该情况下，在晶圆识别信息管理表301中，管理在存储件#1的第二存储器区域写入的识别信息(晶圆ID#11)、在存储件#2的第二存储器区域写入的识别信息(晶圆ID#12)、以及在存储件#3的第二存储器区域中写入的识别信息(晶圆ID#13)。
另外，主计算机2构成为，使用晶圆位置信息302，管理表示存储件仓储部30内所保管的半导体晶圆各自存在的物理位置(当前的物理位置)的位置信息。各半导体晶圆的物理位置表示存储件仓储部30内的多个晶圆保管位置中的某一个或者工作台12上的位置。
例如在存储件#1存在于存储件仓储部30内的第一晶圆保管位置、存储件#2存在于存储件仓储部30内的第二晶圆保管位置、存储件#3通过从存储件仓储部30内的第三晶圆保管位置向工作台12输送而存在于工作台12、存储件#4存在于存储件仓储部30内的第四晶圆保管位置的情况下，在晶圆位置信息302中，作为存储件#1的物理位置而存储表示存储件仓储部30内的第一晶圆保管位置的物理位置L1，作为存储件#2的物理位置而存储表示存储件仓储部30内的第二晶圆保管位置的物理位置L2，作为存储件#3的物理位置而存储表示工作台12上的位置的物理位置S，作为存储件#4的物理位置而存储表示存储件仓储部30内的第四晶圆保管位置的物理位置L4。
在存储件#1、存储件#2、存储件#3是有识别信息的半导体晶圆的情况下，在主计算机2中，管理对存储件#1进行数据的写入以及读出所需的晶圆控制信息#1、对存储件#2进行数据的写入以及读出所需的晶圆控制信息#2、对存储件#3进行数据的写入以及读出所需的晶圆控制信息#3。
晶圆控制信息#1与被用作存储件#1的半导体晶圆的识别信息(晶圆ID#11)建立了关联。晶圆控制信息#2与被用作存储件#2的半导体晶圆的识别信息(晶圆ID#12)建立了关联。晶圆控制信息#3与被用作存储件#3的半导体晶圆的识别信息(晶圆ID#13)建立了关联。
晶圆控制信息#1也可以包含与晶圆ID#11建立了关联的L2P表#1和与晶圆ID#11建立了关联的缺陷信息#1。L2P表#1是为了访问存储件#1而用于管理主计算机2所使用的各个逻辑地址与存储件#1的各个物理地址之间的映射的逻辑物理地址转换表。缺陷信息#1分别示出存储件#1内的多个非易失性存储器晶片所含的不良块。
晶圆控制信息#2也可以包含与晶圆ID#12建立了关联的L2P表#2和与晶圆ID#12建立了关联的缺陷信息#2。L2P表#2是为了访问存储件#2而用于管理主计算机2所使用的各个逻辑地址与存储件#2的各个物理地址之间的映射的逻辑物理地址转换表。缺陷信息#2分别示出存储件#2内的多个非易失性存储器晶片所含的不良块。
晶圆控制信息#3可以包含与晶圆ID#13建立了关联的L2P表#3和与晶圆ID#13建立了关联的缺陷信息#3。L2P表#3是为了访问存储件#3而用于管理主计算机2所使用的各个逻辑地址与存储件#3的各个物理地址之间的映射的逻辑物理地址转换表。缺陷信息#3分别示出存储件#3内的多个非易失性存储器晶片所含的不良块。
另外，各存储件(半导体晶圆)所对应的晶圆控制信息也可以还包含表示如下电压的信息，该电压为，在对于对应的半导体晶圆的各非易失性存储器晶片的写入动作中应使用的写入电压、和在对于对应的半导体晶圆的各非易失性存储器晶片的读出动作中应使用的读出电压。
图12是表示由主计算机2控制的“新写入处理”、“追加写入处理”、“读出处理”、“晶圆追加处理”以及“晶圆去除处理”分别应被执行的条件的流程图。
“新写入处理”是指用于对无识别信息的半导体晶圆首次写入数据的初次写入处理。无识别信息的半导体晶圆例如是刚从工厂出厂之后的新的半导体晶圆。刚从工厂出厂之后的新的半导体晶圆的第一存储器区域中没有被写入有意义的数据，此外，第二存储器区域中也没有被写入有意义的数据(识别信息等)。
“追加写入处理”是指将有识别信息的半导体晶圆从存储件仓储部30向工作台12再次输送、向有识别信息的半导体晶圆再次写入数据所用的第二次以后的写入处理。
“读出处理”是指从有识别信息的半导体晶圆读出数据的处理。
“晶圆追加处理”是指用于追加管理信息的处理，所述管理信息是为了管理由用户追加到存储件仓储部30的、刚从工厂出厂之后的新的半导体晶圆所需的信息。
“晶圆去除处理”是指用于删除用户从存储件仓储部30去除的半导体晶圆所对应的管理信息的处理。
以下，参照图12的流程图，来对“新写入处理”、“追加写入处理”、“读出处理”、“晶圆追加处理”以及“晶圆去除处理”的各个应被执行的条件进行说明。
例如在来自用户(或者应用程序)的请求是对于存储器件3的读取/写入请求的情况下(步骤S31中的“读取/写入”)，由主计算机2判定读取/写入请求是写入请求或者读取请求中的哪一个(步骤S32)。
在读取/写入请求是写入请求的情况下(步骤S32中的“写入”)，由主计算机2判定写入请求是对于无识别信息的半导体晶圆的写入(新写入)或者对于有识别信息的半导体晶圆的写入(追加写入)中的哪一个(步骤S33)。
在写入请求是新的写入的情况下(步骤S33中的“新的写入”)，由主计算机2执行用于进行“新的写入处理”的顺序(步骤S34)。
在写入请求是追加写入的情况下(步骤S33中的“追加写入”)，由主计算机2执行用于进行“追加写入处理”的顺序(步骤S35)。
在读取/写入请求是读取请求的情况下(步骤S32中的“读取”)，由主计算机2执行用于进行“读出处理”的顺序(步骤S36)。
在来自用户(或者应用程序)的请求是晶圆追加/去除请求的情况下(步骤S31中的“晶圆追加/去除”)，由主计算机2判定晶圆追加/去除请求是晶圆追加请求或者晶圆去除请求中的哪一个(步骤S37)。
在晶圆追加/去除请求是晶圆追加请求的情况下(步骤S37中的“追加”)，由主计算机2执行用于进行“晶圆追加处理”的顺序(步骤S38)。
在晶圆追加/去除请求是晶圆去除请求的情况下(步骤S37中的“去除”)，由主计算机2执行用于进行“晶圆去除处理”的顺序(步骤S39)。
图13是表示有识别信息的半导体晶圆不存在的初始状态的存储系统1的框图。
在图13中，存储件#1、存储件#2、存储件#3、存储件#4的各个是无识别信息的半导体晶圆(刚从工厂出厂之后的新的半导体晶圆)。存储件#1、存储件#2、存储件#3、存储件#4各自的第二存储器区域中未存储有识别信息，此外，也未存储有检查码。存储件#1、存储件#2、存储件#3、存储件#4各自的第一存储器区域中未写入有用户数据。
存储件#1、存储件#2、存储件#4分别存在于存储件仓储部30内的第一晶圆保管位置、第二晶圆保管位置、第四晶圆保管位置，存储件#3存在于工作台12上。
在由主计算机2管理的晶圆位置信息302中，管理有存储件#1、存储件#2、存储件#3、存储件#4各自存在的物理位置。
不存在存储件#1、存储件#2、存储件#3、存储件#4各自对应的晶圆控制信息(L2P表等)。
图14是用于说明在存储系统1中执行的“新的写入处理”的图。
在图14中，例示出在执行对于存储件#2的“新的写入处理”以及对于存储件#1的“新的写入处理”之后、开始对于存储件#3的“新的写入处理”的情况。
被执行了“新的写入处理”的存储件#1、存储件#2的各个成为有识别信息的半导体晶圆。存储件#1、存储件#2各自的第二存储器区域中存储有识别信息与该识别信息对应的检查码。此外，在存储件#1、存储件#2各自的第一存储器区域中，通过“新的写入处理”而写入有用户数据。
存储件#3、存储件#4的各个是无识别信息的半导体晶圆。在存储件#3、存储件#4各自的第二存储器区域未存储有识别信息，此外也未存储有检查码。存储件#3、存储件#4各自的第一存储器区域中未被写入用户数据。
“新的写入处理”的执行完成后的存储件#1从读取和写入器(探测器)10内的工作台12返回到存储件#1原本所存在的存储件仓储部30内的第一晶圆保管位置，取而代之，存储件#3作为应被执行“新的写入处理”的半导体晶圆而从存储件仓储部30向工作台12输送。
在该情况下，在晶圆位置信息302中，存储件#1的物理位置与存储件#3的物理位置被更新。由晶圆位置信息302示出的存储件#1的物理位置从工作台12上的位置更新为存储件仓储部30内的第一晶圆保管位置。
由晶圆位置信息302示出的存储件#3的物理位置从存储件仓储部30内的第三晶圆保管位置更新为工作台12上的位置。
在主计算机2的控制下，控制器61从存储件#3的第二存储器区域读出识别信息与检查码。然后，执行判定读出的识别信息与读出的检查码之间的对应关系是否正确的验证处理。该验证处理也可以由主计算机2或者控制器61的某一个来执行，但以下例示由主计算机2执行验证处理的情况。
主计算机2执行验证处理而判定读出的识别信息与读出的检查码之间的对应关系是否正确。
在读出的识别信息与读出的检查码之间的对应关系正确的情况下，判定为读出的识别信息正确。
在读出的识别信息与读出的检查码之间的对应关系不正确的情况下，判定为读出的识别信息不正确。
在读出的识别信息不正确的情况下、换句话说是确认到存储件#3的第二存储器区域未存储有具有正确的对应关系的识别信息与检查码的组的情况下，主计算机2发出用于识别存储件#3的识别信息。
然后，主计算机2使用控制器61，将发出的识别信息和发出的识别信息所对应的检查码向存储件#3的第二存储器区域写入。其结果。主计算机2被允许向存储件#3的第一存储器区域写入数据(用户数据)，因此制作与存储件#3的识别信息建立了关联的晶圆控制信息。
制作出的晶圆控制信息包含存储件#3所对应的L2P表等。主计算机2将存储件#3所对应的晶圆控制信息(存储件#3所对应的L2P表等)加载到控制器61，或者控制器61从主计算机2或者存储件#3的第一存储器区域取得存储件#3所对应的晶圆控制信息(存储件#3所对应的L2P表等)，从而使存储件#3所对应的晶圆控制信息(存储件#3所对应的L2P表等)存储于控制器61的SRAM116(或者DRAM)。
接着，控制器61根据来自主计算机2的写入请求的接收，将来自主计算机2的数据向存储件#3的第一存储器区域写入。然后，控制器61将存储件#3所对应的L2P表更新。
图15是表示由主计算机控制的新的写入处理的顺序的流程图。
主计算机2判定是否存在无晶圆控制信息和有晶圆位置信息的对象晶圆(步骤S41)。这里，无晶圆控制信息和有晶圆位置信息的对象晶圆指的是，不存在对应的晶圆控制信息400且物理位置由晶圆位置信息302管理的半导体晶圆。
在无晶圆控制信息和有晶圆位置信息的对象晶圆不存在的情况下(步骤S41中的“不存在”)，由于能够进行新的写入处理的对象晶圆不存在，因此主计算机2决定为不能进行处理(步骤S42)，结束处理(结束)。
在无晶圆控制信息和有晶圆位置信息的对象晶圆存在的情况下(步骤S41中的“存在”)，主计算机2基于由晶圆位置信息302示出的对象晶圆的物理位置，判定对象晶圆是否连接于探针51(步骤S43)。
在对象晶圆的物理位置表示工作台12上的位置的情况下，判定为对象晶圆连接于探针51。另一方面，在对象晶圆的物理位置表示存储件仓储部30内的某一晶圆保管位置的情况下。判定为对象晶圆未连接于探针51。
在对象晶圆未连接于探针51的情况下(步骤S43中的“未连接”)，主计算机2通过控制存储器件3(存储件输送机构20)，将工作台12上存在的存储件与存储件仓储部30内的对象晶圆更换，由此将对象晶圆连接于探针51(步骤S44)。在步骤S44中，主计算机2也可以向存储器件3发送指定对象晶圆被保管的存储件仓储部30内的晶圆保管位置的输送请求。在步骤S44中，主计算机2进一步将更换后的各晶圆的位置信息更新。在对象晶圆连接于探针51的情况下(步骤S43中的“连接”)，主计算机2跳过步骤S44的处理的执行。
接着，主计算机2使用控制器61从对象晶圆的第二存储器区域读出识别信息与检查码，确认读出的识别信息是否正确(步骤S45)。在步骤S45中，主计算机2执行判定从第二存储器区域读出的识别信息与检查码之间的对应关系是否正确的验证处理。如果确认到识别信息与检查码之间的对应关系正确，则判定为读出的识别信息正确、换句话说是对象晶圆是有识别信息的晶圆。另一方面，如果确认到识别信息与检查码之间的对应关系不正确，则判定为读出的识别信息不正确、换句话说是对象晶圆是无识别信息的晶圆。一般来说，在对象晶圆是刚制造之后的新的半导体晶圆的情况下，从第二存储器区域作为识别信息以及检查码而分别读出的值都是随机的值。在该情况下，读出的识别信息与读出的检查码相互无关系，因此能够判定为读出的识别信息不正确、换句话说是对象晶圆是无识别信息的晶圆。
在判定为识别信息正确的情况下(步骤S45中的“正确＝有识别信息”)，由于产生了无晶圆控制信息的晶圆存储有识别信息这一不规则的状态，因此主计算机2判定为错误(步骤S46)，结束处理(结束)。
另一方面，在判定为识别信息不正确的情况下(步骤S45中的“不正确＝无识别信息”)，主计算机2发出用于识别对象晶圆的识别信息，然后，向控制器61发送请求识别信息的写入的规定的请求，将发出的识别信息与发出的识别信息所对应的检查码写入对象晶圆的第二存储器区域(步骤S47)。在步骤S47中，控制器61根据来自主计算机2的规定的请求的接收，将识别信息与该识别信息所对应的检查码写入对象晶圆的第二存储器区域。
主计算机2通过向控制器61发送写入请求，从而向对象晶圆的第一存储器区域写入数据(用户数据)(步骤S48)。在步骤S48中，控制器61根据来自主计算机2的写入请求的接收，将来自主计算机2的数据(用户数据)写入对象晶圆的第一存储器区域内的物理存储位置。
主计算机2以使制作出的控制信息与对象晶圆的识别信息建立关联的方式，将制作出的控制信息追加到晶圆控制信息400(步骤S49)，并结束处理(结束)。在步骤S49中，控制器61从主计算机2或者对象晶圆的第一存储器区域取得对象晶圆所对应的晶圆控制信息(L2P表等)，以使表示被写入了用户数据的第一存储器区域内的物理存储位置的物理地址与由写入请求指定的逻辑地址建立关联的方式，将对象晶圆所对应的L2P表更新。而且，在规定的定时，控制器61也进行将更新后的L2P表的内容向主计算机2的主存储器或者对象晶圆的第一存储器区域写回的处理。
图16是用于说明在存储系统1中执行的追加写入处理的图。
在图16中，例示出对保管于存储件仓储部30的有识别信息的存储件#3进行追加写入处理的情况。
在工作台12上存在有存储件#1(有识别信息的存储件)的情况下，存储件#1从读取和写入器(探测器)10内的工作台12返回到存储件#1原本存在的存储件仓储部30内的第一晶圆保管位置或者存储件仓储部30内的空闲的其他晶圆保管位置，取而代之，存储件#3作为应被执行“追加写入处理”的访问对象的半导体晶圆而从存储件仓储部30向工作台12输送。
在晶圆位置信息302中，存储件#1的物理位置与存储件#3的物理位置被更新。由晶圆位置信息302示出的存储件#1的物理位置从工作台12上的位置更新为存储件仓储部30内的第一晶圆保管位置。由晶圆位置信息302示出的存储件#3的物理位置从存储件仓储部30内的第三晶圆保管位置更新为工作台12上的位置。
在主计算机2的控制下，控制器61从存储件#3的第二存储器区域读出识别信息与检查码。然后，执行判定读出的识别信息与读出的检查码之间的对应关系是否正确的验证处理。该验证处理也可以由主计算机2或者控制器61中的某一个执行，但以下例示出由主计算机2执行验证处理的情况。
主计算机2执行验证处理，判定读出的识别信息与读出的检查码之间的对应关系是否正确。
在读出的识别信息与读出的检查码的对应关系正确的情况下，判定为读出的识别信息正确。
在读出的识别信息与读出的检查码的对应关系不正确的情况下，判定为读出的识别信息不正确。
在读出的识别信息与读出的检查码之间的对应关系正确的情况下，主计算机2为了确认输送到工作台12的半导体晶圆为写入对象的半导体晶圆(这里是存储件#3)，判定读出的识别信息是否与由主计算机2管理的存储件#3的识别信息(晶圆ID#13)一致。在读出的识别信息与由主计算机2管理的存储件#3的识别信息(晶圆ID#13)一致的情况下，可确认输送到工作台12的半导体晶圆是存储件#3。在该情况下，主计算机2对于存储件#3执行“追加写入处理”、换句话说是允许向有识别信息的存储件#3的第一存储器区域写入数据。
通过主计算机2将存储件#3所对应的晶圆控制信息(存储件#3所对应的L2P表等)加载到控制器61，或者控制器61从主计算机2或者存储件#3的第一存储器区域取得存储件#3所对应的晶圆控制信息(存储件#3所对应的L2P表等)，从而将存储件#3所对应的晶圆控制信息(存储件#3所对应的L2P表等)存储于控制器61的SRAM116(或者DRAM)。
接着，根据来自主计算机2的写入请求的接收，控制器61将来自主计算机2的数据写入存储件#3的第一存储器区域。然后，控制器61将存储件#3所对应的L2P表更新。
图17是表示通过主计算机2控制的追加写入处理的一部分的顺序的流程图。
主计算机2判定是否存在有晶圆控制信息和有晶圆位置信息的对象晶圆(步骤S51)。这里，有晶圆控制信息和有晶圆位置信息的对象晶圆指的是，存在对应的晶圆控制信息400且物理位置被管理的半导体晶圆。
在不存在有晶圆控制信息和有晶圆位置信息的对象晶圆的情况下(步骤S51中的“不存在”)，由于能够进行追加写入处理的对象晶圆不存在，因此主计算机2决定为不能进行处理(步骤S52)，结束处理(结束)。
在存在有晶圆控制信息和有晶圆位置信息的对象晶圆的情况下(步骤S51中的“存在”)，主计算机2根据晶圆控制信息400与晶圆位置信息302确定对象晶圆的识别信息(步骤S53)。在步骤S53中，也可以基于晶圆控制信息400与晶圆位置信息302，搜索满足对应的晶圆控制信息400存在且物理位置被管理这样的条件的晶圆，作为对象晶圆，然后从晶圆识别信息管理表301取得搜索到的晶圆所对应的识别信息。
接着，主计算机2基于由晶圆位置信息302示出的对象晶圆的物理位置，判定对象晶圆是否连接于探针51(步骤S54)。
在对象晶圆的物理位置表示工作台12上的位置的情况下，判定为对象晶圆连接于探针51。另一方面，在对象晶圆的物理位置表示存储件仓储部30内的某一晶圆保管位置的情况下，判定为对象晶圆未连接于探针51。
在对象晶圆未连接于探针51的情况下(步骤S54中的“未连接”)，主计算机2通过控制存储器件3的存储件输送机构20，将工作台12上存在的存储件与存储件仓储部30内的对象晶圆更换，由此将对象晶圆连接于探针51(步骤S55)。在步骤S55中，主计算机2也可以向存储器件3发送对于对象晶圆所保管的存储件仓储部30内的晶圆保管位置进行指定的输送请求。在步骤S55中，主计算机2进一步将更换后的各晶圆的位置信息更新。在对象晶圆连接于探针51的情况下(步骤S54中的“连接”)，主计算机2跳过步骤S55的处理的执行。
接着，主计算机2使用控制器61从对象晶圆的第二存储器区域读出识别信息与检查码，确认读出的识别信息是否正确(步骤S56)。在步骤S56中，主计算机2执行判定从第二存储器区域读出的识别信息与检查码之间的对应关系是否正确的验证处理。如果确认到识别信息与检查码之间的对应关系正确，则判定为读出的识别信息正确、换句话说是对象晶圆是有识别信息的晶圆。另一方面，如果确认到识别信息与检查码之间的对应关系不正确，则判定为读出的识别信息不正确、换句话说是对象晶圆是无识别信息的晶圆。
在判定为识别信息不正确的情况下(步骤S56中的“不正确＝无识别信息”)，由于产生了有晶圆控制信息的晶圆未存储有识别信息这一不规则的状态，因此主计算机2判定为错误(步骤S57)，结束处理(结束)。例如在刚制造之后的新半导体晶圆误被输送到工作台12的情况下，从该半导体晶圆的第二存储器区域作为识别信息以及检查码而分别读出的值都是随机的值。在该情况下，由于读出的识别信息与读出的检查码相互无关系，因此能够判定为读出的识别信息不正确、换句话说是对象晶圆是无识别信息的晶圆。因而，通过判定识别信息与检查码之间的对应关系是否正确，能够防止刚从工厂出厂之后的新的半导体晶圆的第二存储器区域内所存储的随机的值误被作为识别信息而处理、由此导致刚从工厂出厂之后的新的半导体晶圆(无识别信息的晶圆)误被访问的情况。
另一方面，在判定为识别信息正确的情况下(步骤S56中的“正确＝有识别信息”)，主计算机2判定读出的识别信息是否与在步骤S53中预先确定的识别信息一致(步骤S58)。
在读出的识别信息与在步骤S53中预先确定的识别信息不一致的情况下(步骤S58中的“不一致”)，由于与希望的晶圆不同的晶圆(有识别信息的另一晶圆)被输送到工作台12，因此主计算机2判定为错误(步骤S59)，结束处理(结束)。在该情况下，也考虑晶圆位置信息被破坏了的可能性。
在读出的识别信息与在步骤S53中预先确定的识别信息一致的情况下(步骤S58中的“一致”)，处理进入图18的步骤S60。
在步骤S60中，主计算机2将与对象晶圆的识别信息建立了关联的晶圆控制信息(与对象晶圆的识别信息建立了关联的L2P表等)加载到控制器61。在步骤S60中，控制器61也可以从主计算机2或者对象晶圆的第一存储器区域取得与对象晶圆的识别信息建立了关联的晶圆控制信息(与对象晶圆的识别信息建立了关联的L2P表等)。
然后，主计算机2向控制器61发送写入请求，从而向对象晶圆的第一存储器区域写入数据(用户数据)(步骤S61)。在步骤S61中，控制器61根据来自主计算机2的写入请求的接收，将来自主计算机2的数据(用户数据)写入对象晶圆的第一存储器区域内的物理存储位置。
然后，控制器61以使表示被写入了用户数据的第一存储器区域内的物理存储位置的物理地址与由写入请求指定的逻辑地址建立关联的方式，将对象晶圆所对应的L2P表更新(步骤S62)，结束处理(结束)。而且，在规定的定时，控制器61也进行将更新后的L2P表的内容写回主计算机2的主存储器或者对象晶圆的第一存储器区域的处理。
图19是用于说明在存储系统1中执行的读出处理的图。
在图19中，例示出对保管于存储件仓储部30的有识别信息的存储件#3进行读出处理的情况。
在工作台12上存在存储件#1(有识别信息的存储件)的情况下，存储件#1从读取和写入器(探测器)10内的工作台12返回到存储件#1原本存在的存储件仓储部30内的第一晶圆保管位置，取而代之，存储件#3作为应被执行“读出处理”的访问对象的半导体晶圆而被从存储件仓储部30向工作台12输送。
在晶圆位置信息302中，存储件#1的物理位置与存储件#3的物理位置被更新。由晶圆位置信息302示出的存储件#1的物理位置被从工作台12上的位置更新为存储件仓储部30内的第一晶圆保管位置。由晶圆位置信息302示出的存储件#3的物理位置被从存储件仓储部30内的第三晶圆保管位置更新为工作台12上的位置。
在主计算机2的控制下，控制器61从存储件#3的第二存储器区域读出识别信息与检查码。然后，执行判定读出的识别信息与读出的检查码之间的对应关系是否正确的验证处理。该验证处理也可以由主计算机2或者控制器61中的某一个执行，但以下例示出由主计算机2执行验证处理的情况。
主计算机2执行验证处理，判定读出的识别信息与读出的检查码之间的对应关系是否正确。
在读出的识别信息与读出的检查码之间的对应关系正确的情况下，判定为读出的识别信息正确。
在读出的识别信息与读出的检查码之间的对应关系不正确的情况下，判定为读出的识别信息不正确。
在读出的识别信息与读出的检查码之间的对应关系正确的情况下，主计算机2为了确认输送到工作台12的半导体晶圆为读出对象的半导体晶圆(这里是存储件#3)，而判定读出的识别信息是否与由主计算机2管理的存储件#3的识别信息(晶圆ID#13)一致。在读出的识别信息与由主计算机2管理的存储件#3的识别信息(晶圆ID#13)一致的情况下，可确认输送到工作台12的半导体晶圆是存储件#3。在该情况下，主计算机2对于存储件#3执行“读出处理”、换句话说是允许从有识别信息的存储件#3的第一存储器区域读出数据。
通过主计算机2将存储件#3所对应的晶圆控制信息(存储件#3所对应的L2P表等)加载到控制器61，或者控制器61从主计算机2或者存储件#3的第一存储器区域取得存储件#3所对应的晶圆控制信息(存储件#3所对应的L2P表等)，从而将存储件#3所对应的晶圆控制信息(存储件#3所对应的L2P表等)存储于控制器61的SRAM116(或者DRAM)。
接着，根据来自主计算机2的读取请求的接收，控制器61通过参照存储件#3所对应的L2P表，取得由读取请求指定的逻辑地址所对应的物理地址。控制器61基于取得的物理地址，从存储件#3的第一存储器区域读出数据。然后，控制器61将读出的数据向主计算机2发送。
图20是表示读出处理的一部分的顺序的流程图。
主计算机2判定是否存在有晶圆控制信息和有晶圆位置信息的对象晶圆(步骤S71)。这里，有晶圆控制信息和有晶圆位置信息的对象晶圆指的是，存在对应的晶圆控制信息400且物理位置被管理的半导体晶圆。
在不存在有晶圆控制信息和有晶圆位置信息的对象晶圆的情况下(步骤S71中的“不存在”)，由于不存在存储有希望读出的数据的对象晶圆，因此主计算机2决定为不能进行处理(步骤S72)，结束处理(结束)。
在有晶圆控制信息和有晶圆位置信息的对象晶圆存在的情况下(步骤S71中的“存在”)，主计算机2根据晶圆控制信息400与晶圆位置信息302确定对象晶圆的识别信息(步骤S73)。在步骤S73中，主计算机2也可以基于晶圆控制信息400与晶圆位置信息302，搜索满足对应的晶圆控制信息400存在且物理位置被管理这样的条件的晶圆，作为对象晶圆，然后从晶圆识别信息管理表301取得搜索到的晶圆所对应的识别信息。
接着，主计算机2基于由晶圆位置信息302示出的对象晶圆的物理位置，判定对象晶圆是否连接于探针51(步骤S74)。
在对象晶圆的物理位置表示工作台12上的位置的情况下，判定为对象晶圆连接于探针51。另一方面，在对象晶圆的物理位置表示存储件仓储部30内的某一晶圆保管位置的情况下，判定为对象晶圆未连接于探针51。
在对象晶圆未连接于探针51的情况下(步骤S74中的“未连接”)，主计算机2通过控制存储器件3的存储件输送机构20，将工作台12上存在的存储件与存储件仓储部30内的对象晶圆更换，由此将对象晶圆连接于探针51(步骤S75)。在步骤S75中，主计算机2也可以向存储器件3发送对于对象晶圆所保管的存储件仓储部30内的晶圆保管位置进行指定的输送请求。在步骤S75中，主计算机2进一步将更换后的各晶圆的位置信息更新。在对象晶圆连接于探针51的情况下(步骤S74中的“连接”)，主计算机2跳过步骤S75的处理的执行。
接着，主计算机2使用控制器61从对象晶圆的第二存储器区域读出识别信息与检查码，确认读出的识别信息是否正确(步骤S76)。在步骤S76中，主计算机2执行判定从第二存储器区域读出的识别信息与检查码之间的对应关系是否正确的验证处理。如果确认到识别信息与检查码之间的对应关系正确，则判定为读出的识别信息正确、换句话说是对象晶圆是有识别信息的晶圆。另一方面，如果确认到识别信息与检查码之间的对应关系不正确，则判定为读出的识别信息不正确，换句话说是对象晶圆是无识别信息的晶圆。
在判定为识别信息不正确的情况下(步骤S76中的“不正确＝无识别信息”)，由于产生了有晶圆控制信息的晶圆未存储有识别信息这一不规则的状态，因此主计算机2判定为错误(步骤S77)，结束处理(结束)。例如在刚制造之后的新半导体晶圆误被输送到工作台12的情况下，从该半导体晶圆的第二存储器区域作为识别信息以及检查码而分别读出的值都是随机的值。在该情况下，由于读出的识别信息与读出的检查码相互无关系，因此能够判定为读出的识别信息不正确、换句话说是对象晶圆是无识别信息的晶圆。因而，通过判定识别信息与检查码之间的对应关系是否正确，能够防止刚从工厂出厂之后的新的半导体晶圆(无识别信息的晶圆)误被作为已使用于数据的写入的有识别信息的半导体晶圆而被访问。
另一方面，在判定为识别信息正确的情况下(步骤S76中的“正确＝有识别信息”)，主计算机2判定读出的识别信息是否与在步骤S73中预先确定的识别信息一致(步骤S78)。
在读出的识别信息与在步骤S73中预先确定的识别信息不一致的情况下(步骤S78中的“不一致”)，由于与希望的晶圆不同的晶圆(有识别信息的另一晶圆)被输送到工作台12，因此主计算机2判定为错误(步骤S79)，结束处理(结束)。在该情况下，也考虑晶圆位置信息被破坏了的可能性。
在读出的识别信息与在步骤S73中预先确定的识别信息一致的情况下(步骤S78中的“一致”)，处理进入图21的步骤S80。
在步骤S80中，主计算机2将与对象晶圆的识别信息建立了关联的晶圆控制信息(与对象晶圆的识别信息建立了关联的L2P表等)加载到控制器61。在步骤S80中，控制器61也可以从主计算机2或者对象晶圆的第一存储器区域取得与对象晶圆的识别信息建立了关联的晶圆控制信息(与对象晶圆的识别信息建立了关联的L2P表等)。
然后，主计算机2通过向控制器61发送读取请求，从对象晶圆的第一存储器区域读出数据(用户数据)(步骤S81)，结束处理(结束)。
在步骤S81中，控制器61通过参照与对象晶圆的识别信息建立了关联的L2P表，从L2P表取得通过从主计算机2接收到的读取请求而被指定的逻辑地址所对应的物理地址。控制器61基于取得的物理地址，从对象晶圆的第一存储器区域读出数据。然后，控制器61将读出的数据向主计算机2发送。
图22是用于说明在存储系统1中执行的晶圆追加处理的图。
在图22中，例示出在存储件#1～存储件#4的物理位置由晶圆位置信息302管理的状态下，存储件#5被用户物理追加到存储件仓储部30内的例如第五晶圆保管位置的情况。存储件#5例如是刚从工厂出厂之后的新的半导体晶圆(无识别信息的晶圆)。
在该情况下，主计算机2将表示存储件#5的物理位置的位置信息追加到晶圆位置信息302。可以通过设于存储件仓储部30内的各保管位置的传感器，来自动地检测新的存储件(半导体晶圆)被物理追加到存储件仓储部30这一情况、以及被物理追加了新的存储件(半导体晶圆)的存储件仓储部30内的晶圆保管位置。或者，也可以是，以将对用户通过操作存储件管理工具216而将新的存储件物理追加到存储件仓储部30这一情况进行表示的信息以及表示被物理追加了新的存储件的保管位置的信息输入到主计算机2作为触发，由主计算机2检测新的存储件被物理追加到存储件仓储部30的情况。
图23是表示晶圆追加处理的顺序的流程图。
在主计算机2检测出对存储件仓储部30内的晶圆保管位置物理追加了新的存储件(半导体晶圆)的情况下(步骤S91中的是)，主计算机2将表示该新的存储件的物理位置的位置信息追加到晶圆位置信息302(步骤S92)，结束处理(结束)。
所追加的新的存储件所对应的晶圆控制信息也可以在对所追加的新的存储件执行新的写入处理时制作。另外，所追加的新的存储件所对应的识别信息也可以在对所追加的新的存储件执行新的写入处理时发出。
图24是用于说明在存储系统1中执行的晶圆去除处理的图。
在图24中，例示出在存储件#1～存储件#4的物理位置由晶圆位置信息302管理的状态下，存储件#4被用户从存储件仓储部30去除的情况。存储件#4是有识别信息的半导体晶圆。
在该情况下，主计算机2从晶圆位置信息302删除表示存储件#4的物理位置的位置信息。另外，主计算机2也可以也将与存储件#4的识别信息建立了关联的晶圆控制信息删除。
可以通过设于存储件仓储部30内的各保管位置的传感器来自动地检测存储件已从存储件仓储部30去除的情况以及存储件被去除的存储件仓储部30内的晶圆保管位置。或者，也可以是，以将对用户通过操作存储件管理工具216而去除了存储件的情况进行表示的信息以及表示存储件被去除的保管位置的信息输入到主计算机2作为触发，由主计算机2检测存储件被从存储件仓储部30去除的情况。
图25是表示晶圆去除处理的顺序的流程图。
在主计算机2检测出从存储件仓储部30物理去除了存储件(半导体晶圆)的情况下(步骤S101中的是)，主计算机2将表示被物理去除的存储件的物理位置的位置信息从晶圆位置信息302删除(步骤S102)，结束处理(结束)。
在存在被物理去除的存储件所对应的晶圆控制信息的情况下，主计算机2也可以也将被物理去除的存储件所对应的晶圆控制信息删除。
如以上说明那样，根据本实施方式，控制器61向半导体晶圆40的第二存储器区域写入识别信息与用于检查该识别信息的完整性的检查码。由此，能够正确地区别已被写入数据的半导体晶圆和刚从工厂出厂之后的新的半导体晶圆。
在输送到工作台12的对象晶圆的第二存储器区域存储有具有正确的对应关系的识别信息与检查码的组的情况下，控制器61从主计算机2或者对象晶圆的第一存储器区域取得与该对象晶圆的识别信息建立了关联的L2P表。由此，控制器61能够参照或者更新对象晶圆的识别信息所对应的正确的L2P表，因此能够正确地管理为了访问对象晶圆而使用的逻辑地址的各个与对象晶圆的物理地址的各个之间的对应关系，此外，能够从对象晶圆正确地读出主计算机2所指定的读取对象数据。
另一方面，在输送到工作台12的对象晶圆的第二存储器区域尚未存储有具有正确的对应关系的识别信息与检查码的组的情况下，控制器61基于来自主计算机2的请求，将识别对象晶圆的识别信息与检查该识别信息的完整性的检查码写入对象晶圆的第二存储器区域。由此，能够对对象晶圆进行数据的写入以及读出。由此，例如用户仅仅将刚从工厂出厂之后的新的半导体晶圆追加到存储件仓储部30，就能够容易地增加存储系统1可处理的存储容量。
此外，主计算机2管理被写入有识别信息与检查码的多个半导体晶圆分别所对应的多个识别信息。而且，主计算机2在由存储件输送机构20从存储件仓储部30输送到工作台12的半导体晶圆的第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组，且在存储于输送到工作台12的半导体晶圆的第二存储器区域的识别信息与由主计算机2指定的访问对象的半导体晶圆的识别信息一致的情况下，被允许数据向输送到工作台12的半导体晶圆的第一存储器区域的写入以及数据从输送到工作台12的半导体晶圆的第一存储器区域的读出。由此，即使在与由主计算机2指定的访问对象的半导体晶圆不同的不希望的半导体晶圆被从存储件仓储部30输送到工作台12的情况下，也能够防止对不希望的半导体晶圆进行数据的写入或者读出，能够提高将半导体晶圆用作存储件的存储系统1的可靠性。
另外，主计算机2管理半导体晶圆40分别保管的晶圆保管位置。主计算机2通过向存储器件3发送指定访问对象的半导体晶圆40所保管的晶圆保管位置的输送请求，能够向存储器件3(存储件输送机构20)指示应将访问对象的半导体晶圆40从存储件仓储部30内的指定的晶圆保管位置向读取和写入器(探测器)10内的工作台12输送。因而，主计算机2能够将存储件仓储部30内的多个半导体晶圆40中的希望的半导体晶圆40向工作台12输送。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式、其变形包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明及其等效的范围中。
附图标记说明
1 存储系统
2 主计算机
3 存储器件
10 读取和写入器(探测器)
11 探针卡
12 工作台
13 驱动部
20 存储件输送机构
21 支承体
22 托盘
40 半导体晶圆
41 电极(焊盘)
51 探针销(探针)
61 控制器
61－1、61－2、61－3、61－4、61－5、61－6、61－7、61－8、61－9、61－10、61－11、61－12、61－13、61－14、61－15、61－16 存储控制器
70 非易失性存储器晶片
101 第一存储器区域
102 第二存储器区域
B0、B1、B2、Bj－1 块
P0、P1、Pk－1 页面
110 总线
111 主接口电路(主I/F)
112 CPU
113 NAND接口电路(NANDI/F)
114 动态RAM接口电路(DRAMI/F)
115 直接存储器访问控制器(DMAC)
116 静态RAM(SRAM)
117 ECC编码/解码部
201 处理器
202 主存储器
203 系统控制器
211 应用程序
212 操作系统(OS)
213 文件系统
214 器件驱动器
216 存储件管理工具
301 晶圆识别信息管理表
302 晶圆位置信息
400 晶圆控制信息
权利要求书(按照条约第19条的修改)
1.(修改后)一种存储器件，包含：
工作台，能够供可进行数据的写入或者读出的半导体晶圆载置；
多个探针销，用于进行数据的写入或者读出；以及
控制器，与所述探针销连接，
所述半导体晶圆包含：
电极，能够与所述探针销连接；
第一存储器区域，能够存储用户数据；以及
第二存储器区域，能够存储用于所述半导体晶圆的识别的识别信息与用于检查所述识别信息的完整性的检查码，
所述控制器能够从所述第二存储器区域读出所述识别信息以及所述检查码。
2.(修改后)根据权利要求1所述的存储器件，
所述控制器，在所述第二存储器区域中未存储有具有正确的对应关系的识别信息与检查码的组的情况下，将识别所述半导体晶圆的第一识别信息以及检查所述第一识别信息的完整性的第一检查码写入所述第二存储器区域。
3.(修改后)根据权利要求1所述的存储器件，
所述控制器，在所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，从外部或者所述第一存储器区域取得与所述第二存储器区域所存储的识别信息建立了关联的第一逻辑物理地址转换表。
4.(修改后)根据权利要求1至3中任一项所述的存储器件，
所述半导体晶圆还具备多个存储器晶片，
所述电极、所述第一存储器区域以及所述第二存储器区域包含于所述存储器晶片。
5.(修改后)根据权利要求1所述的存储器件，
还具备探针卡，
所述探针销以及所述控制器包含于所述探针卡。
6.(修改后)根据权利要求5所述的存储器件，
还具备驱动部，
所述驱动部使所述探针卡或者所述工作台移动，使载置于所述工作台的第一半导体晶圆的电极与所述探针销接触。
7.(修改后)根据权利要求1所述的存储器件，
还具备能够保管多个半导体晶圆的仓储部。
8.(修改后)根据权利要求7所述的存储器件，
还具备从所述仓储部向所述工作台输送半导体晶圆的输送机构，
所述输送机构能够将载置于所述工作台的半导体晶圆与所述仓储部内的所述多个半导体晶圆中的某一个半导体晶圆进行更换。
9.(修改后)根据权利要求7或8所述的存储器件，
所述控制器向所述多个半导体晶圆分别写入不同的识别信息。
10.(修改后)根据权利要求9所述的存储器件，
所述控制器，按照每个半导体晶圆基于检查码而进行写入的所述识别信息是否正确的检查，并仅在写入的所述识别信息正确的情况下，对于所述半导体晶圆的存储器晶片进行写入或者读出。
11.(修改后)根据权利要求1所述的存储器件，
所述控制器构成为，
在所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，
从外部或者所述第一存储器区域取得与所述识别信息建立了关联的第一逻辑物理地址转换表，
根据写入请求的接收，向所述第一存储器区域内的物理存储位置写入数据，并以使表示所述物理存储位置的物理地址与由所述写入请求指定的逻辑地址建立关联的方式，更新所述第一逻辑物理地址转换表，
根据读取请求的接收，通过参照所述第一逻辑物理地址转换表而取得由所述读取请求指定的逻辑地址所对应的物理地址，基于所取得的所述物理地址从所述第一存储器区域读出数据。
12.(修改后)根据权利要求1所述的存储器件，
所述控制器构成为，在所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，从外部或者所述第一存储器区域取得与所述半导体晶圆的所述识别信息建立了关联的所述第一逻辑物理地址转换表和与所述半导体晶圆的所述识别信息建立了关联的第一缺陷信息，
所述第一缺陷信息表示所述半导体晶圆内的多个非易失性存储器所含的不良块。
13.(修改后)根据权利要求1所述的存储器件，
所述控制器构成为，在擦除所述第一存储器区域的内容整体时，擦除所述第一存储器区域的内容与所述第二存储器区域的内容这两方。
14.(修改后)一种存储系统，包含主计算机与存储器件，其中，
所述存储器件具备：
读取和写入器，能够安装探针卡；以及
仓储部，能够保管多个半导体晶圆，
所述读取和写入器包含：
工作台，能够供所述多个半导体晶圆中的一个半导体晶圆载置；以及
驱动部，
所述探针卡包含：
多个探针销；以及
控制器，与所述探针销连接，
所述多个半导体晶圆的每一个半导体晶圆包含：
电极，能够与所述探针销连接；
第一存储器区域，能够存储用户数据；以及
第二存储器区域，能够存储识别该半导体晶圆的识别信息与用于检查所述识别信息的完整性的检查码，
所述驱动部使所述探针卡或者所述工作台移动，使载置于所述工作台的第一半导体晶圆的电极与所述探针销接触，
所述控制器构成为，
根据来自所述主计算机的写入请求或者读取请求，能够对于所述第一半导体晶圆执行数据的写入或者读出，
在所述第一半导体晶圆的所述第二存储器区域中未存储有具有正确的对应关系的识别信息与检查码的组的情况下，基于来自所述主计算机的请求，将识别所述第一半导体晶圆的第一识别信息与检查所述第一识别信息的完整性的第一检查码写入所述第一半导体晶圆的所述第二存储器区域，
在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，从所述主计算机或者所述第一半导体晶圆的所述第一存储器区域取得与所述第一半导体晶圆的所述识别信息建立了关联的第一逻辑物理地址转换表。
15.(追加)根据权利要求14所述的存储系统，
在所述第一半导体晶圆的所述第二存储器区域中未存储有具有正确的对应关系的识别信息与检查码的组的情况下，在所述第一识别信息与所述第一检查码通过所述控制器而被写入所述第一半导体晶圆的所述第二存储器区域之后，通过所述控制器向所述第一半导体晶圆的所述第一存储器区域写入数据。
16.(追加)根据权利要求14所述的存储系统，
所述控制器构成为，
在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，
从所述主计算机或者所述第一半导体晶圆的所述第一存储器区域取得所述第一逻辑物理地址转换表，
根据来自所述主计算机的写入请求的接收，向所述第一半导体晶圆的所述第一存储器区域内的物理存储位置写入数据，并以使表示所述物理存储位置的物理地址与由所述写入请求指定的逻辑地址建立关联的方式，更新所述第一逻辑物理地址转换表，
根据来自所述主计算机的读取请求的接收，通过参照所述第一逻辑物理地址转换表，取得由所述读取请求指定的逻辑地址所对应的物理地址，基于所取得的所述物理地址从所述第一半导体晶圆的所述第一存储器区域读出数据。
17.(追加)根据权利要求14所述的存储系统，
所述主计算机构成为，管理被写入了识别信息与用于检查所述识别信息的完整性的检查码的多个半导体晶圆各自所对应的多个逻辑物理地址转换表以及多个缺陷信息，
各缺陷信息表示对应的半导体晶圆内的多个非易失性存储器所含的不良块，
所述控制器构成为，在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，从所述主计算机或者所述第一半导体晶圆的所述第一存储器区域取得与所述第一半导体晶圆的所述识别信息建立了关联的所述第一逻辑物理地址转换表和与所述第一半导体晶圆的所述识别信息建立了关联的第一缺陷信息，
所述第一缺陷信息表示所述第一半导体晶圆内的多个非易失性存储器所含的不良块。
18.(追加)根据权利要求14所述的存储系统，
所述主计算机构成为，在将所述第一半导体晶圆的所述第一存储器区域的数据整体擦除时，使所述控制器将所述第一半导体晶圆的所述第一存储器区域的内容与所述第一半导体晶圆的所述第二存储器区域的内容这两方擦除。
19.(追加)根据权利要求14所述的存储系统，
所述主计算机，
管理被写入了识别信息与用于检查所述识别信息的完整性的检查码的多个半导体晶圆各自所对应的多个识别信息，
在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组，且在所述第二存储器区域所存储的所述识别信息与由所述主计算机指定的访问对象的半导体晶圆的识别信息一致的情况下，被允许数据向所述第一半导体晶圆的所述第一存储器区域的写入以及数据从所述第一半导体晶圆的所述第一存储器区域的读出。
20.(追加)根据权利要求14所述的存储系统，
所述主计算机构成为，通过执行判定从所述第一半导体晶圆的所述第二存储器区域读出的识别信息与检查码之间的对应关系是否正确的验证处理，从而判定所述第一半导体晶圆的所述第二存储器区域中是否存储有具有正确的对应关系的识别信息与检查码的组。
21.(追加)根据权利要求14所述的存储系统，
所述主计算机构成为，管理对所述多个半导体晶圆各自存在的物理位置进行表示的位置信息，
所述物理位置表示是保管于所述工作台、还是保管于所述仓储部、还是在保管于所述仓储部的情况下保管于所述仓储部内的哪个位置。

Claims (14)

1.一种存储器件，具备探测器和仓储部，该仓储部能够保管分别包含多个非易失性存储器晶片的多个半导体晶圆，所述多个半导体晶圆的每一个半导体晶圆包含能够与外部连接的多个电极，
所述探测器包含：工作台，载置所述多个半导体晶圆中的一个半导体晶圆；探针卡，具有与所述一个半导体晶圆对置的第一面和与所述第一面相反的一侧的第二面，并包含配置于所述第一面的多个探针销；控制器，构成为配置于所述探针卡的所述第二面，根据来自主计算机的写入请求以及读取请求的接收，对所述一个半导体晶圆执行数据的写入以及读出；以及驱动部，使所述探针卡或者所述工作台移动，而使所述一个半导体晶圆的电极与所述探针销接触，所述一个半导体晶圆能够通过存储件输送机构而与所述仓储部内的所述多个半导体晶圆中的某一个半导体晶圆更换，所述多个半导体晶圆的每一个半导体晶圆包含：用于存储数据的第一存储器区域；以及第二存储器区域，用于存储对该半导体晶圆进行识别的识别信息与用于对所述识别信息的完整性进行检查的检查码，
所述控制器构成为，
在由所述存储件输送机构从所述仓储部输送到所述工作台的第一半导体晶圆的所述第二存储器区域中未存储有具有正确的对应关系的识别信息与检查码的组的情况下，基于来自所述主计算机的请求，将识别所述第一半导体晶圆的第一识别信息与检查所述第一识别信息的完整性的第一检查码写入所述第一半导体晶圆的所述第二存储器区域，
在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，从所述主计算机或者所述第一半导体晶圆的所述第一存储器区域取得与所述第一半导体晶圆的所述第二存储器区域所存储的识别信息建立了关联的第一逻辑物理地址转换表。
2.根据权利要求1所述的存储器件，
在所述第一半导体晶圆的所述第二存储器区域中未存储有具有正确的对应关系的识别信息与检查码的组的情况下，所述主计算机在将所述第一识别信息与所述第一检查码写入所述第一半导体晶圆的所述第二存储器区域之后，被允许向所述第一半导体晶圆的所述第一存储器区域写入数据。
3.根据权利要求1所述的存储器件，
所述控制器构成为，
在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，
从所述主计算机或者所述第一半导体晶圆的所述第一存储器区域取得所述第一逻辑物理地址转换表，
根据来自所述主计算机的写入请求的接收，向所述第一半导体晶圆的所述第一存储器区域内的物理存储位置写入来自所述主计算机的数据，以使表示所述物理存储位置的物理地址与由所述写入请求指定的逻辑地址建立关联的方式更新所述第一逻辑物理地址转换表，
根据来自所述主计算机的读取请求的接收，通过参照所述第一逻辑物理地址转换表而取得由所述读取请求指定的逻辑地址所对应的物理地址，基于所取得的所述物理地址从所述第一半导体晶圆的所述第一存储器区域读出数据。
4.根据权利要求1所述的存储器件，
所述主计算机，
管理被写入了识别信息与用于检查所述识别信息的完整性的检查码的多个半导体晶圆各自所对应的多个识别信息，
在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组，且在存储于所述第二存储器区域的所述识别信息与由所述主计算机指定的访问对象的半导体晶圆的识别信息一致的情况下，被允许数据向所述第一半导体晶圆的所述第一存储器区域的写入以及数据从所述第一半导体晶圆的所述第一存储器区域的读出。
5.根据权利要求1所述的存储器件，
所述控制器构成为，在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，从所述主计算机或者所述第一半导体晶圆的所述第一存储器区域取得与所述第一半导体晶圆的所述识别信息建立了关联的所述第一逻辑物理地址转换表和与所述第一半导体晶圆的所述识别信息建立了关联的第一缺陷信息，所述第一缺陷信息表示所述第一半导体晶圆内的多个非易失性存储器所含的不良块。
6.根据权利要求1所述的存储器件，
所述控制器构成为，在基于来自所述主计算机的请求而擦除所述第一半导体晶圆内的数据整体时，将所述第一半导体晶圆的所述第一存储器区域的内容与所述第一半导体晶圆的所述第二存储器区域的内容这两方擦除。
7.一种存储系统，包含主计算机与存储器件，其中，
所述存储器件具备：
探测器；以及
仓储部，能够保管分别包含多个非易失性存储器晶片的多个半导体晶圆，
所述多个半导体晶圆的每一个半导体晶圆包含能够与外部连接的多个电极，
所述探测器包含：工作台，载置所述多个半导体晶圆中的一个半导体晶圆；探针卡，具有与所述一个半导体晶圆对置的第一面和与所述第一面相反的一侧的第二面，并包含配置于所述第一面的多个探针销；控制器，构成为配置于所述探针卡的所述第二面，根据来自所述主计算机的写入请求以及读取请求的接收，对所述一个半导体晶圆执行数据的写入以及读出；以及驱动部，使所述探针卡或者所述工作台移动，而使所述一个半导体晶圆的电极与所述探针销接触，所述一个半导体晶圆能够通过存储件输送机构而与所述仓储部内的所述多个半导体晶圆中的某一个半导体晶圆更换，所述多个半导体晶圆的每一个半导体晶圆包含：用于存储数据的第一存储器区域；以及第二存储器区域，用于存储对该半导体晶圆进行识别的识别信息与用于对所述识别信息的完整性检查的检查码，
所述控制器构成为，
在由所述存储件输送机构从所述仓储部输送到所述工作台的第一半导体晶圆的所述第二存储器区域中未存储有具有正确的对应关系的识别信息与检查码的组的情况下，基于来自所述主计算机的请求，将识别所述第一半导体晶圆的第一识别信息与检查所述第一识别信息的完整性的第一检查码写入所述第一半导体晶圆的所述第二存储器区域，
在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，从所述主计算机或者所述第一半导体晶圆的所述第一存储器区域取得与所述第一半导体晶圆的所述识别信息建立了关联的第一逻辑物理地址转换表。
8.根据权利要求7所述的存储系统，
在所述第一半导体晶圆的所述第二存储器区域中未存储有具有正确的对应关系的识别信息与检查码的组的情况下，所述主计算机在将所述第一识别信息与所述第一检查码写入所述第一半导体晶圆的所述第二存储器区域之后，被允许向所述第一半导体晶圆的所述第一存储器区域写入数据。
9.根据权利要求7所述的存储系统，
所述控制器构成为，
在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，
从所述主计算机或者所述第一半导体晶圆的所述第一存储器区域取得所述第一逻辑物理地址转换表，
根据来自所述主计算机的写入请求的接收，向所述第一半导体晶圆的所述第一存储器区域内的物理存储位置写入来自所述主计算机的数据，以使表示所述物理存储位置的物理地址与由所述写入请求指定的逻辑地址建立关联的方式，更新所述第一逻辑物理地址转换表，
根据来自所述主计算机的读取请求的接收，通过参照所述第一逻辑物理地址转换表而取得由所述读取请求指定的逻辑地址所对应的物理地址，基于所取得的所述物理地址而从所述第一半导体晶圆的所述第一存储器区域读出数据。
10.根据权利要求7所述的存储系统，
所述主计算机构成为，管理被写入了识别信息与用于检查所述识别信息的完整性的检查码的半导体晶圆各自所对应的多个逻辑物理地址转换表以及多个缺陷信息，各缺陷信息表示对应的半导体晶圆内的多个非易失性存储器所含的不良块，
所述控制器构成为，在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组的情况下，从所述主计算机或者所述第一半导体晶圆的所述第一存储器区域取得与所述第一半导体晶圆的所述识别信息建立了关联的所述第一逻辑物理地址转换表和与所述第一半导体晶圆的所述识别信息建立了关联的第一缺陷信息，所述第一缺陷信息表示所述第一半导体晶圆内的多个非易失性存储器所含的不良块。
11.根据权利要求7所述的存储系统，
所述主计算机构成为，在擦除所述第一半导体晶圆内的数据整体时，使所述控制器擦除所述第一半导体晶圆的所述第一存储器区域的内容与所述第一半导体晶圆的所述第二存储器区域的内容这两方。
12.根据权利要求7所述的存储系统，
所述主计算机，
管理被写入了识别信息与用于检查所述识别信息的完整性的检查码的多个半导体晶圆各自所对应的多个识别信息，
在所述第一半导体晶圆的所述第二存储器区域中存储有具有正确的对应关系的识别信息与检查码的组，且所述第二存储器区域所存储的所述识别信息与由所述主计算机指定的访问对象的半导体晶圆的识别信息一致的情况下，被允许数据向所述第一半导体晶圆的所述第一存储器区域的写入以及数据从所述第一半导体晶圆的所述第一存储器区域的读出。
13.根据权利要求7所述的存储系统，
所述主计算机构成为，通过执行判定从所述第一半导体晶圆的所述第二存储器区域读出的识别信息与检查码之间的对应关系是否正确的验证处理，从而判定所述第一半导体晶圆的所述第二存储器区域中是否存储有具有正确的对应关系的识别信息与检查码的组。
14.根据权利要求7所述的存储系统，
所述主计算机构成为，管理对所述多个半导体晶圆各自所存在的物理位置进行表示的位置信息，
所述多个半导体晶圆各自的物理位置表示所述仓储部内的多个晶圆保管位置中的某一个晶圆保管位置或者所述工作台上的位置。
CN201980039444.7A 2019-11-15 2019-11-15 存储器件以及存储系统 Pending CN113133325A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/044933 WO2021095252A1 (ja) 2019-11-15 2019-11-15 ストレージデバイスおよびストレージシステム

Publications (1)

Publication Number Publication Date
CN113133325A true CN113133325A (zh) 2021-07-16

Family

ID=75908679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980039444.7A Pending CN113133325A (zh) 2019-11-15 2019-11-15 存储器件以及存储系统

Country Status (7)

Country Link
US (1) US11422712B2 (zh)
EP (1) EP4060720A4 (zh)
JP (1) JP7214758B2 (zh)
CN (1) CN113133325A (zh)
SG (1) SG11202012541XA (zh)
TW (1) TWI769571B (zh)
WO (1) WO2021095252A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095232A1 (ja) * 2019-11-15 2021-05-20 キオクシア株式会社 ストレージシステム及びウェハ
CN116547654A (zh) 2021-03-23 2023-08-04 铠侠股份有限公司 存储系统
WO2022201285A1 (ja) 2021-03-23 2022-09-29 キオクシア株式会社 カセット筐体、プローバー、サーバーラックおよびストレージシステム
TWI782589B (zh) * 2021-06-23 2022-11-01 力晶積成電子製造股份有限公司 晶圓搜尋方法及裝置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2082354B (en) 1980-08-21 1984-04-11 Burroughs Corp Improvements in or relating to wafer-scale integrated circuits
JPS61297191A (ja) * 1985-06-27 1986-12-27 株式会社東芝 Ｉｃカ−ド
JPS63253494A (ja) * 1987-04-09 1988-10-20 Toshiba Corp 携帯可能電子装置
JPS6428863A (en) 1987-07-23 1989-01-31 Mitsubishi Electric Corp Semiconductor wafer
US5360747A (en) * 1993-06-10 1994-11-01 Xilinx, Inc. Method of reducing dice testing with on-chip identification
JPH11120305A (ja) * 1997-10-14 1999-04-30 Mitsubishi Electric Corp 非接触ｉｃカードシステム
JPH11251382A (ja) * 1998-02-26 1999-09-17 Hitachi Ltd 半導体集積回路装置
JP3430015B2 (ja) * 1998-05-20 2003-07-28 東京エレクトロン株式会社 信頼性試験システム
JP4234244B2 (ja) 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
JP2000278632A (ja) * 1999-03-23 2000-10-06 Toshiba Video Products Japan Kk 記録再生装置
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP4489915B2 (ja) * 2000-07-31 2010-06-23 大日本印刷株式会社 暗証コード照合機能をもった携帯型情報処理装置
US6871307B2 (en) * 2001-10-10 2005-03-22 Tower Semiconductorltd. Efficient test structure for non-volatile memory and other semiconductor integrated circuits
JP2005228788A (ja) 2004-02-10 2005-08-25 Seiko Epson Corp ウエーハとプローブカードとの位置合わせ方法、プローブ検査方法及びプローブ検査装置
KR100618696B1 (ko) * 2004-04-28 2006-09-08 주식회사 하이닉스반도체 인식 정보를 갖는 메모리 장치
US7761773B2 (en) 2005-06-30 2010-07-20 Sigmatel, Inc. Semiconductor device including a unique identifier and error correction code
JP2007096190A (ja) 2005-09-30 2007-04-12 Seiko Epson Corp プローブカードの針先研磨方法、及びプローブ装置
US7609561B2 (en) * 2006-01-18 2009-10-27 Apple Inc. Disabling faulty flash memory dies
KR101841753B1 (ko) 2006-08-18 2018-03-23 브룩스 오토메이션 인코퍼레이티드 용량이 축소된 캐리어, 이송, 로드 포트, 버퍼 시스템
KR100712561B1 (ko) * 2006-08-23 2007-05-02 삼성전자주식회사 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
JP2008107918A (ja) * 2006-10-23 2008-05-08 Fujitsu Ltd 移動体識別管理システム、カードリーダおよび移動体識別管理方法
WO2008070191A2 (en) 2006-12-06 2008-06-12 Fusion Multisystems, Inc. (Dba Fusion-Io) Apparatus, system, and method for a reconfigurable baseboard management controller
JP5374246B2 (ja) 2009-06-12 2013-12-25 学校法人慶應義塾 密封型半導体記録媒体及び密封型半導体記録装置
US8595415B2 (en) 2011-02-02 2013-11-26 Micron Technology, Inc. At least semi-autonomous modules in a memory system and methods
US8446772B2 (en) * 2011-08-04 2013-05-21 Sandisk Technologies Inc. Memory die self-disable if programmable element is not trusted
TWI451106B (zh) * 2012-03-26 2014-09-01 Silicon Motion Inc 晶圓測試系統及其測試方法
CN106663595B (zh) * 2014-09-01 2019-12-20 三菱电机株式会社 半导体装置及半导体芯片
US11175309B2 (en) * 2014-12-24 2021-11-16 Qualitau, Inc. Semi-automatic prober
JP2018037006A (ja) * 2016-09-02 2018-03-08 ルネサスエレクトロニクス株式会社 半導体製品品質管理システム、半導体製品品質管理方法、および自動車
CN111095527A (zh) 2017-07-24 2020-05-01 赛睿博思系统公司 用于多管芯互连的装置和方法
JP7074454B2 (ja) 2017-10-30 2022-05-24 キオクシア株式会社 計算機システムおよび制御方法
US10955468B2 (en) * 2018-01-23 2021-03-23 Texas Instruments Incorporated Wafer probe resumption of die testing

Also Published As

Publication number Publication date
EP4060720A1 (en) 2022-09-21
EP4060720A4 (en) 2023-08-16
JP7214758B2 (ja) 2023-01-30
TW202135082A (zh) 2021-09-16
TWI769571B (zh) 2022-07-01
SG11202012541XA (en) 2021-06-29
JPWO2021095252A1 (zh) 2021-05-20
US20210149568A1 (en) 2021-05-20
US11422712B2 (en) 2022-08-23
WO2021095252A1 (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
CN113133325A (zh) 存储器件以及存储系统
TWI684863B (zh) 用以在記憶裝置中進行存取管理的方法、相關記憶裝置及其控制器以及相關電子裝置
CN107957961B (zh) 存储设备、存储系统和计算设备
US11862263B2 (en) Storage device and method of operating the same
US8904090B2 (en) Non-volatile memory device, devices having the same, and method of operating the same
US8892814B2 (en) Data storing method, and memory controller and memory storage apparatus using the same
US20080239811A1 (en) Method for controlling a non-volatile semiconductor memory, and semiconductor storage system
US20110271041A1 (en) Electronic device comprising flash memory and related method of handling program failures
JPWO2005083573A1 (ja) 半導体メモリ装置
US10884652B2 (en) Trim command recording method, memory control circuit unit and memory storage device
CN111435321B (zh) 处理存储器系统的易失性存储器中的错误的设备和方法
US9305665B2 (en) Memory system and method of controlling memory system
CN111736755A (zh) 数据存储装置、其操作方法以及包括其的存储系统
US11113202B2 (en) Operating method forcing the second operation to fail using a scatter-gather buffer and memory system thereof
KR20200085510A (ko) 데이터 저장 장치 및 동작 방법과, 이를 위한 컨트롤러
KR20200058867A (ko) 메모리 시스템의 복구 동작 중 비휘발성 메모리 블록의 반복 접근을 줄이는 방법 및 장치
CN111708480B (zh) 数据存储装置及其操作方法和控制器
US20140025863A1 (en) Data storage device, memory control method, and electronic device with data storage device
US10606509B2 (en) Data storage device managing write tag, writing operation method thereof, and storage system including the same
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
US20230297247A1 (en) Memory system and method of controlling nonvolatile memory
JP4569554B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP4684587B2 (ja) メモリカード
CN116361199A (zh) 数据存储装置及其操作方法
CN114064345A (zh) 数据存储设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination