JPWO2021050997A5 - - Google Patents

Claims (23)

1. 結合層を、第１面および第２面を有する基材の前記第２面に配置することと、
   前記基材の前記第２面上の前記結合層に第１誘電体層を配置することと、
   前記基材の前記第２面に第１のパターンによって前記第１誘電体層を現像することと、
   電極タブを形成するために前記基材の前記第１面の少なくとも一部をエッチングすることと、
   前記基材の前記第１面をエッチングした後に、前記結合層をマイクロエッチングすることと、
   前記電極タブをニッケルで電気めっきすることと、
   前記電極タブを形成する前記基材の前記第１面の前記少なくとも一部に、第２誘電体層を塗布することと、を含む、製造方法。
2. 前記基材の端部を丸めることを含み、前記第２誘電体層は、前記基材の丸められた前記端部に沿って配置される、請求項１に記載の製造方法。
3. 前記電極タブの周囲を覆うポリイミドコーティングを切断することを含む、請求項１に記載の製造方法。
4. 前記電極タブの両面に密封剤を配置することを含む、請求項１に記載の製造方法。
5. 前記電極タブはアノードタブである、請求項１に記載の製造方法。
6. 前記電極タブはカソードタブである、請求項１に記載の製造方法。
7. 前記結合層は有機酸化防止剤である、請求項１に記載の方法。
8. 前記結合層は化成皮膜である、請求項１に記載の方法。
9. 前記結合層は接着特性によって選択された蒸着金属である、請求項１に記載の方法。
10. ニッケルが電解めっき、または無電解めっきによってめっきされる、請求項１に記載の方法。
11. 基材の第１面に沿って配置された一連のレーンとして、前記基材の前記第１面に第１誘電体層を配置することと、
    前記第１誘電体層の前記一連のレーンの間に電極タブを形成するためのパターンによって前記基材の少なくとも一部をエッチングすることと、
    エッチングされた前記基材の任意の端部を丸めることと、
    前記基材の第２面の一部と、前記電極タブを形成するエッチングされた前記基材の丸められた前記端部と、の両方に第２誘電体層を塗布することと、
    前記電極タブを形成するために、前記基材の周囲に存在する前記第１誘電体層および前記第２誘電体層の一部を除去することと、を含む、製造方法。
12. 前記基材は、クロメート層を含む銅箔である、請求項１１に記載の方法。
13. 銅面を露出させるために、前記基材をマイクロエッチングすることを含む、請求項１１に記載の方法。
14. すべての露出した銅面をニッケルでめっきすることを含む、請求項１１に記載の方法。
15. 前記基材は、アルミニウム箔である、請求項１１に記載の方法。
16. 前記基材の前記第２面に沿って、かつそれぞれの露出したアルミニウム面の丸められた前記端部の上に配置された一連のレーンとして、前記第２誘電体層を配置することを含み、前記第２誘電体層はポリイミドを含む、請求項１１に記載の方法。
17. 前記基材の前記第２面上の前記第２誘電体層のレーンは、前記基材の前記第１面上の前記第１誘電体層のレーンよりも幅が狭い、請求項１６に記載の方法。
18. クロメート層を形成するクロメート処理された銅箔を含む、基材を供給することと、
    前記基材のセパレータ側面に第１感光性ポリイミド層を配置することと、
    前記第１感光性ポリイミド層を第１のパターンによって現像することと、
    アノードタブを形成するために前記基材の箔側面を第２のパターンによってエッチングすることであって、前記第１のパターンによってパターン形成された前記基材の前記セパレータ側面上の前記第１感光性ポリイミド層は、メインアノード、少なくとも２つの測温抵抗体リード、および基準電極リードへのアクセスポイントを露出させる、エッチングすることと、
    前記クロメート層を除去するために前記基材をマイクロエッチングすることと、
    前記基材の前記箔側面にニッケル層を配置することと、
    測温抵抗体回路を形成するために前記ニッケル層をエッチングすることと、
    ピンアウトおよびメイン箔取付面へのアクセスポイントを提供するために、第３のパターンによって前記基材の前記箔側面に第２感光性ポリイミド層を配置することと、
    前記第２感光性ポリイミド層を現像することと、
    前記基材の前記箔側面および前記セパレータ側面をニッケルでめっきすることと、を含む、製造方法。
19. 基準電極材料を選択的に塗布することを含む、請求項１８に記載の方法。
20. アルミニウム箔である基材のセパレータ側面に第１感光性ポリイミド層を配置することと、
    前記第１感光性ポリイミド層を第１のパターンによって現像することと、
    カソードタブを形成するために前記基材の箔側面の少なくとも一部を第２のパターンによってエッチングすることであって、前記第１のパターンによってパターン形成された前記基材の前記セパレータ側面上の前記第１感光性ポリイミド層は、メインカソード、少なくとも２つの測温抵抗体リード、および基準電極リードへのアクセスポイントを露出させる、エッチングすることと、
    前記基材の前記箔側面にニッケル層を配置することと、
    測温抵抗体回路を形成するために前記ニッケル層をエッチングすることと、
    前記基材の前記箔側面に第２感光性ポリイミド層を配置することと、
    前記カソードタブを形成する前記基材の前記箔側面の残りの部分に、少なくとも前記第２感光性ポリイミド層が配置されるように、第３のパターンによって前記第２感光性ポリイミド層を現像することと、を含む、製造方法。
21. 前記セパレータ側面の前記露出した基材の一部分に、基準電極材料を選択的に塗布することを含む、請求項１６に記載の方法。
22. アルミニウム箔を含む基材のセパレータ側面に第１感光性ポリイミド層を配置することと、
    前記第１感光性ポリイミド層を第１のパターンによって現像することと、
    前記基材の箔側面の一部を除去するために、前記基材の前記箔側面を第２のパターンによってエッチングすることであって、前記第１のパターンによってパターン形成された前記基材の前記セパレータ側面上の前記第１感光性ポリイミド層は、カソードタブの、メインカソード、少なくとも２つの測温抵抗体リード、および基準電極リードへのアクセスポイントを露出させる、エッチングすることと、
    前記基材の前記箔側面に第２感光性ポリイミド層を配置することと、
    前記基材の前記箔側面の残りの部分に前記第２感光性ポリイミド層が配置されるように、前記第２感光性ポリイミド層を現像することと、
    前記基材の前記セパレータ側面における前記露出した基材の一部に、基準電極材料を塗布することと、を含む、一体化された基準電極を有するカソードタブの製造方法。
23. アルミニウム箔である基材のセパレータ側面に第１感光性ポリイミド層を配置することと、
    前記第１感光性ポリイミド層を現像することと、
    前記基材の箔側面の一部を除去してカソードタブを形成するために、前記基材の前記箔側面をエッチングすることであって、前記基材の前記セパレータ側面上の前記第１感光性ポリイミド層は、前記カソードタブの、メインカソード、少なくとも２つの測温抵抗体リード、および基準電極リードへのアクセスポイントを露出させる、エッチングすることと、
    絶縁体または誘電体層を含む第２層を前記基材の前記箔側面に配置することであって、前記第２層は、前記基材の前記箔側面にわたって配置され、前記基材の前記箔側面の残りの部分に配置されるレーンを含む、配置することと、
    前記セパレータ側面における前記露出した基材の一部に、基準電極材料を塗布することと、を含む、一体化された基準電極を有するカソードタブの製造方法。