RU2006147410A - Способ изготовления полосковой платы на диэлектрической подложке - Google Patents

Способ изготовления полосковой платы на диэлектрической подложке Download PDF

Info

Publication number
RU2006147410A
RU2006147410A RU2006147410/09A RU2006147410A RU2006147410A RU 2006147410 A RU2006147410 A RU 2006147410A RU 2006147410/09 A RU2006147410/09 A RU 2006147410/09A RU 2006147410 A RU2006147410 A RU 2006147410A RU 2006147410 A RU2006147410 A RU 2006147410A
Authority
RU
Russia
Prior art keywords
layer
strips
dielectric substrate
copper
adhesive
Prior art date
Application number
RU2006147410/09A
Other languages
English (en)
Other versions
RU2338341C2 (ru
Inventor
Владимир Иванович Крючатов (RU)
Владимир Иванович Крючатов
Original Assignee
Федеральное государственное унитарное ппредприятие "Ордена Трудового Красного Знамени федеральный научно-производственный центр по радиоэлектронным системам и информационным технологиям имени В.И. Шимко" (ФГУП "Федеральный НПЦ "Радиоэлектроника" им. В.И. Шимко") (RU)
Федеральное государственное унитарное ппредприятие "Ордена Трудового Красного Знамени федеральный научно-производственный центр по радиоэлектронным системам и информационным технологиям имени В.И. Шимко" (ФГУП "Федеральный НПЦ "Радиоэлектроника" им. В.И. Шимко")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное унитарное ппредприятие "Ордена Трудового Красного Знамени федеральный научно-производственный центр по радиоэлектронным системам и информационным технологиям имени В.И. Шимко" (ФГУП "Федеральный НПЦ "Радиоэлектроника" им. В.И. Шимко") (RU), Федеральное государственное унитарное ппредприятие "Ордена Трудового Красного Знамени федеральный научно-производственный центр по радиоэлектронным системам и информационным технологиям имени В.И. Шимко" (ФГУП "Федеральный НПЦ "Радиоэлектроника" им. В.И. Шимко") filed Critical Федеральное государственное унитарное ппредприятие "Ордена Трудового Красного Знамени федеральный научно-производственный центр по радиоэлектронным системам и информационным технологиям имени В.И. Шимко" (ФГУП "Федеральный НПЦ "Радиоэлектроника" им. В.И. Шимко") (RU)
Priority to RU2006147410/09A priority Critical patent/RU2338341C2/ru
Publication of RU2006147410A publication Critical patent/RU2006147410A/ru
Application granted granted Critical
Publication of RU2338341C2 publication Critical patent/RU2338341C2/ru

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

1. Способ изготовления полосковой платы на диэлектрической подложке, включающий нанесение адгезивного подслоя и осаждение слоя меди на поверхность диэлектрической подложки, выполнение на поверхности заготовки фотолитографии рисунка полосковой платы, электролитическое наращивание полосок электропроводников до номинальной толщины, удаление резиста и стравливание слоя металла с пробельных мест, отличающийся тем, что полоски электропроводников в заготовке отделяют от пробельных мест технологическими канавками, рисунок которых дополнительно наносят фотолитографией на поверхность заготовки вдоль периметра полосок, и по рисунку канавок последние образуют селективным химическим стравливанием металла до адгезивного подслоя шириной, достаточной для нанесения на боковые стороны канавки защитного слоя, предохраняющего полоску электропроводника от разрушения при химическом стравливании слоев металла и адгезива с пробельных мест.2. Способ по п.1, отличающийся тем, что на поверхность диэлектрической подложки наносят трехслойное покрытие, состоящее из подслоя электропроводного адгезива, например, ванадия, осаждаемого непосредственно на поверхность диэлектрической подложки, на который осаждают электропроводный слой из меди, затем защитный слой из хрома, на последний наносят резистивную маску из фоторезиста, соответствующую рисунку технологических канавок и окантовки, по меньшей мере, с одной стороны периметра заготовки, на которых удаляют резист и выполняют селективное химическое стравливание слоев хрома, а на канавках дополнительно стравливают слой меди до адгезивного подслоя, образуя контуры полосо

Claims (5)

1. Способ изготовления полосковой платы на диэлектрической подложке, включающий нанесение адгезивного подслоя и осаждение слоя меди на поверхность диэлектрической подложки, выполнение на поверхности заготовки фотолитографии рисунка полосковой платы, электролитическое наращивание полосок электропроводников до номинальной толщины, удаление резиста и стравливание слоя металла с пробельных мест, отличающийся тем, что полоски электропроводников в заготовке отделяют от пробельных мест технологическими канавками, рисунок которых дополнительно наносят фотолитографией на поверхность заготовки вдоль периметра полосок, и по рисунку канавок последние образуют селективным химическим стравливанием металла до адгезивного подслоя шириной, достаточной для нанесения на боковые стороны канавки защитного слоя, предохраняющего полоску электропроводника от разрушения при химическом стравливании слоев металла и адгезива с пробельных мест.
2. Способ по п.1, отличающийся тем, что на поверхность диэлектрической подложки наносят трехслойное покрытие, состоящее из подслоя электропроводного адгезива, например, ванадия, осаждаемого непосредственно на поверхность диэлектрической подложки, на который осаждают электропроводный слой из меди, затем защитный слой из хрома, на последний наносят резистивную маску из фоторезиста, соответствующую рисунку технологических канавок и окантовки, по меньшей мере, с одной стороны периметра заготовки, на которых удаляют резист и выполняют селективное химическое стравливание слоев хрома, а на канавках дополнительно стравливают слой меди до адгезивного подслоя, образуя контуры полосок электропроводников.
3. Способ по п.2, отличающийся тем, что трехслойное электропроводящее покрытие на поверхности диэлектрической подложки получают последовательным напылением в вакууме подслоя ванадия и слоев меди и хрома.
4. Способ по п.1, отличающийся тем, что электролитическое наращивание меди на полосках электропроводников осуществляют после удаления резиста с полосок и пробельных мест, последние повторно покрывают фоторезистом, причем как сверху, так и с боковой стороны технологической канавки, а на полосках электропроводников выполняют селективное химическое стравливание защитного слоя хрома, после чего к медному слою окантовки, электрически соединенному с медным слоем полосок электропроводников платы посредством трехслойного покрытия пробельных мест и электропроводного адгезивного подслоя в технологических канавках, примыкают электрод постоянного тока, с помощью которого на слой меди полосок дополнительно осаждают ионы меди электролита до образования на полосках электропроводников слоя меди номинальной толщины.
5. Способ по п.4, отличающийся тем, что на слой меди с номинальной толщиной со всех открытых сторон полоски электропроводника электролитически осаждают буферный слой из никеля, на последний таким же образом осаждают защитный слой из золота, после чего на пробельных местах удаляют резист и выполняют селективное химическое стравливание трехслойного покрытия до диэлектрической подложки, образуя полосковую плату.
RU2006147410/09A 2006-12-28 2006-12-28 Способ изготовления полосковой платы на диэлектрической подложке RU2338341C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2006147410/09A RU2338341C2 (ru) 2006-12-28 2006-12-28 Способ изготовления полосковой платы на диэлектрической подложке

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2006147410/09A RU2338341C2 (ru) 2006-12-28 2006-12-28 Способ изготовления полосковой платы на диэлектрической подложке

Publications (2)

Publication Number Publication Date
RU2006147410A true RU2006147410A (ru) 2008-07-10
RU2338341C2 RU2338341C2 (ru) 2008-11-10

Family

ID=40230532

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2006147410/09A RU2338341C2 (ru) 2006-12-28 2006-12-28 Способ изготовления полосковой платы на диэлектрической подложке

Country Status (1)

Country Link
RU (1) RU2338341C2 (ru)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2494492C1 (ru) * 2012-06-07 2013-09-27 Общество с ограниченной ответственностью "Компания РМТ" Способ создания токопроводящих дорожек
EP3028549B1 (en) 2013-07-29 2018-06-13 Ferro Corporation Conductive trace and method of forming conductive trace

Also Published As

Publication number Publication date
RU2338341C2 (ru) 2008-11-10

Similar Documents

Publication Publication Date Title
CN1805653B (zh) 配线电路基板及其制造方法
TWI256723B (en) Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated
EP1843383A3 (en) Patterns of conductive objects on a substrate and method of producing thereof
CN103404243B (zh) 印刷电路板及其制造方法
WO2005114658A3 (en) Method for making noble metal conductive leads for suspension assemblies
RU2543518C1 (ru) Способ изготовления двусторонней печатной платы
DE60332865D1 (de) Ein verfahren zur abscheidung einer metallschicht auf einer halbleiter-interkonnektstruktur mit einer deckschicht
TW201625095A (zh) 於基材絕緣表面形成導電線路的方法
US20150123516A1 (en) Method for producing a multi-layer component and multi-layer component
US20160338192A1 (en) Fine line 3d non-planar conforming circuit
RU2006147410A (ru) Способ изготовления полосковой платы на диэлектрической подложке
CN103052268B (zh) 线路结构的制作方法
KR970060427A (ko) 리드프레임의 제조방법
JPH05267025A (ja) チップ部品の製造法及び電子部品の製造法
EP1006764A2 (en) Multi-layer Circuit Boards having air bridges
WO2005008743A3 (en) A semiconductor device with metallic electrodes and a method for use in forming such a device
RU2007104494A (ru) Способ изготовления плат гибридных интегральных схем крючатова в.и.
US9027240B2 (en) Method for producing a flexible circuit configuration
CN106714461A (zh) 一种高绝缘高电压耐漏电起痕精密线路板及其制备方法
US6360434B1 (en) Circuit fabrication
TWI569702B (zh) 具導電線路的載體及於絕緣基材形成導電線路的方法
JP2001291838A5 (ja) 半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器
JP2017076722A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JPH07254534A (ja) 電子部品の外部電極形成方法
JPH04239714A (ja) コンデンサ用金属化フィルムの製造方法

Legal Events

Date Code Title Description
MZ4A Patent is void

Effective date: 20091221