JPWO2020129186A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2020129186A1
JPWO2020129186A1 JP2020560705A JP2020560705A JPWO2020129186A1 JP WO2020129186 A1 JPWO2020129186 A1 JP WO2020129186A1 JP 2020560705 A JP2020560705 A JP 2020560705A JP 2020560705 A JP2020560705 A JP 2020560705A JP WO2020129186 A1 JPWO2020129186 A1 JP WO2020129186A1
Authority
JP
Japan
Prior art keywords
region
substrate
layer
electrode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020560705A
Other languages
English (en)
Other versions
JP7131632B2 (ja
Inventor
光太 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020129186A1 publication Critical patent/JPWO2020129186A1/ja
Application granted granted Critical
Publication of JP7131632B2 publication Critical patent/JP7131632B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本願の発明に係る半導体装置は、ＩＧＢＴ領域と、ダイオード領域と、ＩＧＢＴ領域とダイオード領域との間の高抵抗領域と、を有する基板と、基板の上面に設けられた第１電極と、基板の上面と反対側の面である裏面に設けられた第２電極と、を備え、高抵抗領域は、基板の上面と第１電極との間のコンタクト抵抗または基板の裏面と第２電極との間のコンタクト抵抗が、ダイオード領域よりも大きく、高抵抗領域の幅は基板の厚さ以上である。

Description

この発明は、半導体装置に関する。
特許文献１には、ＲＣ−ＩＧＢＴ（Ｒｅｖｅｒｓｅ−ｃｏｎｄｕｃｔｉｎｇ−Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。特許文献１の半導体装置において、半導体基板の第１主面側の領域Ａにエミッタ層が設けられ、領域Ｂにはエミッタ層が設けられない。また、半導体基板の第２主面側の領域ＡにコレクタＰ層が設けられ、領域ＢにカソードＮ層が設けられる。すなわち領域ＡではＩＧＢＴが構成され、領域Ｂではダイオードが構成される。
日本特開２００８−５３６４８号公報
ＲＣ−ＩＧＢＴにおいて、ＩＧＢＴのゲート電圧が０Ｖのときにダイオードが動作する場合、ｎ型カソード領域からｎ型ドリフト層に注入された電子がｐ型アノード層に流入する。さらにｐ型アノード層からホールが注入されることで伝導度変調が起きる。これにより、低抵抗化を実現させている。
一方、ＩＧＢＴにゲート電圧が印加されている状態でダイオードが動作した場合、スナップバックが発生することがある。ＩＧＢＴとダイオードの境界付近では、ＩＧＢＴで形成されたｎ型反転層によって、ダイオードのｎ型カソード領域とＩＧＢＴのｎ型エミッタ領域とが短絡された状態となる場合がある。この結果、ｎ型カソード層からｎ型ドリフト層に注入された電子は、ＩＧＢＴのｎ型反転層を経由してｎ型エミッタ領域を通過し、エミッタ電極へと抜ける。これにより、電子の移動による電圧降下がｐ型アノード層とｎ型ドリフト層のＰＮ接合のビルトイン電圧を超えるまで、スナップバックが発生し、ダイオードの伝導度変調が起こらない。従って、ダイオードの順方向電圧降下が大きくなり、ＲＣ−ＩＧＢＴにおいて損失が増大する。
本発明は上述の問題を解決するためになされたものであり、その目的は、スナップバックを防ぐことができる半導体装置を得ることである。
本願の発明に係る半導体装置は、ＩＧＢＴ領域と、ダイオード領域と、該ＩＧＢＴ領域と該ダイオード領域との間の高抵抗領域と、を有する基板と、該基板の上面に設けられた第１電極と、該基板の上面と反対側の面である裏面に設けられた第２電極と、を備え、該高抵抗領域は、該基板の上面と該第１電極との間のコンタクト抵抗または該基板の裏面と該第２電極との間のコンタクト抵抗が、該ダイオード領域よりも大きく、該高抵抗領域の幅は該基板の厚さ以上である。
本願の発明に係る半導体装置は、ＩＧＢＴ領域と、ダイオード領域と、該ＩＧＢＴ領域と該ダイオード領域との間の高抵抗領域と、を有する基板と、該基板の上面に設けられた第１電極と、該基板の上面と反対側の面である裏面に設けられた第２電極と、を備え、該ダイオード領域では、該基板は裏面側にカソード層を有し、該高抵抗領域では、該基板は裏面側に該カソード層と不純物濃度が等しいｎ型拡散層を有し、該第２電極のうち該カソード層と接触する部分と、該ｎ型拡散層と接触する部分は異なる材質で形成され、該ｎ型拡散層と該第２電極との間のコンタクト抵抗は、該カソード層と該第２電極との間のコンタクト抵抗よりも大きい。
本願の発明に係る半導体装置は、ＩＧＢＴ領域と、ダイオード領域と、該ＩＧＢＴ領域と該ダイオード領域との間の高抵抗領域と、を有する基板と、該基板の上面に設けられた第１電極と、該基板の上面と反対側の面である裏面に設けられた第２電極と、を備え、該ＩＧＢＴ領域では、該基板は上面側にベース層を有し、該ダイオード領域では、該基板は上面側にアノード層を有し、該高抵抗領域では、該基板は上面側にｐ型拡散層を有し、該アノード層と該ｐ型拡散層の不純物濃度は、該ベース層よりも低く、該第１電極は、該ＩＧＢＴ領域と該高抵抗領域で該基板の上面と接するバリアメタルと、該バリアメタルの上に設けられ該ダイオード領域で該基板の上面と接する上部電極を有し、該ｐ型拡散層と該バリアメタルとの間のコンタクト抵抗は、該アノード層と該上部電極との間のコンタクト抵抗よりも大きい。
本願の発明に係る半導体装置では、高抵抗領域によってダイオード領域からＩＧＢＴ領域に電子が流れることを防止できる。従って、スナップバックを防ぐことができる。
実施の形態１に係る半導体装置の断面図である。 比較例に係る半導体装置の断面図である。 スナップバックを説明する図である。 ＩＧＢＴとダイオードが別個に設けられる場合のセル面積と熱抵抗の関係を示す図である。 ＲＣ−ＩＧＢＴにおける熱の広がりを説明する図である。 実施の形態１の第１の変形例に係る半導体装置の平面図である。 実施の形態１の第２の変形例に係る半導体装置の平面図である。 セル分割数と熱抵抗の関係を示す図である。 実施の形態１の第３の変形例に係る半導体装置の平面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は還流ダイオードを内蔵した絶縁ゲート型バイポーラトランジスタである。半導体装置１００は、基板１０と、基板１０の上面に設けられた第１電極２０と、基板１０の上面と反対側の面である裏面に設けられた第２電極３０とを備える。基板１０は、ＩＧＢＴ領域４０と、ダイオード領域６０と、ＩＧＢＴ領域４０とダイオード領域６０との間の高抵抗領域５０とを有する。
基板１０はｎ−ドリフト層１１を有する。ｎ−ドリフト層１１の裏面側にはｎバッファ層１２が設けられる。ｎバッファ層１２は、後述するｐコレクタ層４７、ｎ型拡散層５７およびｎ＋カソード層６７を覆うように基板１０の全面に形成されている。
ＩＧＢＴ領域４０において、ｎ−ドリフト層１１の上面側には、ｐベース拡散層４２が設けられる。ＩＧＢＴ領域４０にはゲート電極４３が設けられる。ゲート電極４３は、基板１０の上面からｐベース拡散層４２の下端よりも下方まで延びる。ゲート電極４３の周囲には、ゲート酸化膜４４が設けられる。
基板１０の上面側には、ｎ＋エミッタ拡散層４５が設けられる。ｎ＋エミッタ拡散層４５は、ｐベース拡散層４２よりも浅く形成される。ＩＧＢＴ領域４０において、ｎ＋エミッタ拡散層４５はゲート電極４３の両側に設けられる。また、基板１０の上面側において、２つのｎ＋エミッタ拡散層４５の間には、ｐ＋コンタクト拡散層４６が設けられる。ＩＧＢＴ領域４０において、ｎバッファ層１２の裏面側には、ｐコレクタ層４７が設けられる。
ダイオード領域６０において、ｎ−ドリフト層１１の上面側には、ｐアノード拡散層６２が設けられる。また、基板１０の上面側には、ｐ＋コンタクト拡散層６６が設けられる。ｐ＋コンタクト拡散層６６は、ｐアノード拡散層６２よりも浅く形成される。ダイオード領域６０にはゲート電極６３が設けられる。ゲート電極６３は、基板１０の上面からｐアノード拡散層６２の下端よりも下方まで延びる。ゲート電極６３の周囲には、ゲート酸化膜が設けられる。なお、ゲート電極６３は、エミッタと短絡しており、動作しない。ダイオード領域６０において、ｎバッファ層１２の裏面側には、ｎ＋カソード層６７が設けられる。
高抵抗領域５０において、基板１０の上面側の構造はダイオード領域６０と同じである。高抵抗領域５０では、基板１０は上面側にｐ型拡散層５２を有する。ｐアノード拡散層６２とｐ型拡散層５２は、不純物濃度と厚さが等しい。高抵抗領域５０の上面には、ｐ＋コンタクト拡散層６６を設けても良い。図１では高抵抗領域５０の全面にｐ＋コンタクト拡散層６６が配置されている。これに限らず、ｐ＋コンタクト拡散層６６は高抵抗領域５０の上面のうち一部に配置されていても良い。高抵抗領域５０において、ｎバッファ層１２の裏面側には、ｎ型拡散層５７が設けられる。ｎ型拡散層５７の不純物濃度は、ｎ＋カソード層６７よりも低い。
第１電極２０は、ＩＧＢＴ領域４０、ダイオード領域６０および高抵抗領域５０で、基板１０の上面と接するバリアメタル２１を有する。バリアメタル２１は相互拡散を防止するために設けられる。バリアメタルは例えばＴｉから形成される。また、ゲート電極４３、６３の上には、層間膜２２が設けられる。層間膜２２は例えばＳｉＯ２から形成される。バリアメタル２１と層間膜２２の上には、上部電極２３が設けられる。上部電極２３は、ＩＧＢＴ領域４０においてはエミッタ電極であり、ダイオード領域６０ではアノード電極である。上部電極２３は例えばＡｌＳｉから形成される。上部電極２３はＡｌから形成されても良い。
第２電極３０は、ＩＧＢＴ領域４０においてはコレクタ電極であり、ダイオード領域６０ではカソード電極である。第２電極３０は例えばＡｌＳｉから形成される。第２電極３０はＡｌから形成されても良い。
次に、ｎ型拡散層５７の不純物濃度をｎ＋カソード層６７に比べて低くする方法を説明する。基板１０の裏面において、高抵抗領域５０とダイオード領域６０にイオン注入を行った後、ダイオード領域６０にのみ再びイオン注入を行う。
また、写真製版用マスクの高抵抗領域５０に対応する部分に細かいスリットを形成しても良い。スリットにより注入されるイオンの量が制限され、ｎ型拡散層５７の不純物濃度をｎ＋カソード層６７に比べて低くすることができる。この方法では、一回の写真製版で異なる濃度の拡散層を形成することができる。従って、写真製版工程を追加することによる製造コストの上昇を防止できる。
各層の不純物濃度は、ｎ＋およびｐ＋が１０１３ｉｏｎ／ｃｍ２以上、ｎおよびｐが１０１３〜１０１１ｉｏｎ／ｃｍ２、ｎ−およびｐ−が１０１１ｉｏｎ／ｃｍ２以下である。また、ｎ＋カソード層６７の濃度はｐコレクタ層４７の濃度と比較して非常に大きく設定される。これにより、仕事関数の大きいＡｌＳｉと、ｎ＋カソード層６７とのオーミック接触が可能になる。
図２は、比較例に係る半導体装置１００ａの断面図である。半導体装置１００ａは、高抵抗領域５０が設けられていない点が半導体装置１００と異なる。基板１０の裏面におけるｐコレクタ層４７とｎ＋カソード層６７の境界は、ＩＧＢＴ領域４０とダイオード領域６０の境界と一致する。
図３は、スナップバックを説明する図である。図３では便宜上、半導体装置１００ａの構造を簡略化している。ダイオードの動作時にｎ＋カソード層６７とゲート反転層との距離が近いと、矢印８１に示されるように、ｎ＋カソード層６７からの電子がエミッタ電極へ流れ、スナップバックが発生する。従って、ダイオードの順方向電圧降下が大きくなり、半導体装置１００ａの損失が増大する場合がある。
これに対し本実施の形態では、ｎ型拡散層５７の不純物濃度がｎ＋カソード層６７に比べて低い。このため、ｎ型拡散層５７と第２電極３０との間のコンタクト抵抗は、ｎ＋カソード層６７と第２電極３０との間のコンタクト抵抗よりも大きい。また、ｎ型拡散層５７と第２電極３０との間のコンタクト抵抗は、ｐコレクタ層４７と第２電極３０との間のコンタクト抵抗よりも大きい。このとき、高抵抗領域５０は、ＩＧＢＴおよびダイオードのどちらの動作にも寄与しない。つまり、ＩＧＢＴ領域４０とダイオード領域６０との間に電流が流れない非通電領域が形成される。
本実施の形態では、高抵抗領域５０によって、ｎ＋カソード層６７とゲート反転層の距離を大きく確保できる。従って、ダイオードの通電時にｎ＋カソード層６７からエミッタ電極に電子が流れることを抑制できる。同様に、ＩＧＢＴの通電時にエミッタ電極からｎ＋カソード層６７に電子が流れることを抑制できる。従って、スナップバックを防止でき、半導体装置１００の損失を低減できる。
また、高抵抗領域５０の幅は基板１０の厚さ以上である。高抵抗領域５０の幅が大きいほど、ダイオードの通電時にｎ＋カソード層６７からエミッタ電極に流れる電子を抑制し易い。特に、高抵抗領域５０の幅がウエハ厚さ以上の場合に、スナップバックが確実に防げることが実験により確認されている。ここで、高抵抗領域５０の幅はｎ型拡散層５７の幅と等しい。
図４は、ＩＧＢＴとダイオードが別個に設けられる場合のセル面積と熱抵抗の関係を示す図である。ＩＧＢＴとダイオードを別々のチップとして設ける場合、一般にチップの熱抵抗はチップ面積と厚さによって決定される。熱抵抗はチップ面積であるセル面積が大きいほど小さくなる。従って、熱抵抗を改善するために、チップ面積を大きくする必要が生じる場合がある。このため、ＩＧＢＴを備えるインバータ装置の小型化、軽量化および低コスト化が妨げられることがある。
一方、ＲＣ−ＩＧＢＴでは、ＩＧＢＴセルとダイオードセルが同一半導体基板上に形成される。このため、ＩＧＢＴセルが動作しているときはダイオードセルが、ダイオードセルが動作しているときはＩＧＢＴセルが放熱に寄与することができる。従って、ＩＧＢＴとダイオードが別個に設けられる場合よりも熱抵抗を改善できる。
ただし、インバータ動作するような連続動作時には、ＩＧＢＴの動作時に発生した熱が完全に放熱される前にダイオードの動作が始まる場合がある。このとき、ＩＧＢＴとダイオードとで熱干渉が発生する。このため、定常通電時よりも熱抵抗が大きくなる可能性がある。
図５は、ＲＣ−ＩＧＢＴにおける熱の広がりを説明する図である。図５は、ＲＣ−ＩＧＢＴの定常熱のシミュレーション結果である。発熱領域８２は、動作している素子が形成されているブロックを示す。非発熱領域８３は動作していない素子が形成されているブロックを示す。破線枠に示される領域８４は、発熱源である発熱領域８２からの熱が広がる領域を示す。図５において、熱の広がる領域８４は、発熱源である発熱領域８２よりも広い。
これに対し本実施の形態では、ＩＧＢＴ領域４０とダイオード領域６０の間に電流の流れにくい高抵抗領域５０が設けられる。つまり、半導体装置１００に、発熱を伴わず、放熱のみに寄与する領域を形成できる。これにより、ＩＧＢＴ領域４０とダイオード領域６０が連続動作時の熱干渉を受けにくくなる。従って、熱抵抗を低減し、放熱性を高めることができる。
発熱部から距離が大きくなるほど、熱の影響は低減される。本実施の形態では、高抵抗領域５０の幅を基板１０の厚さ以上にすることで、ＩＧＢＴ領域４０とダイオード領域６０において、互いの熱の影響を低減できる。
以上から、本実施の形態では、ＩＧＢＴとダイオードとの境界領域で発生するスナップバック等の不具合を抑制しつつ、熱抵抗を低減させることができる。ここで、高抵抗領域５０を設けた分、半導体装置１００全体のアクティブ領域は減少する。しかし、上記の効果により、半導体装置１００全体の損失を低減できる。
また、一般に、不純物濃度が濃いｐ層がダイオード領域に接していると、リカバリ動作時にｐ層に過剰にホールが流入する場合がある。これにより、リカバリ破壊が発生する可能性がある。これに対し本実施の形態では、ｐアノード拡散層６２とｐ型拡散層５２は、不純物濃度と厚さが等しい。従って、リカバリ破壊を防止できる。
本実施の形態の半導体装置１００は、例えば電力用半導体装置であるパワーデバイスとして使用される。半導体装置１００は、例えば家電製品、電気自動車、鉄道分野、再生可能エネルギーである太陽光発電または風力発電の分野において用いられても良い。半導体装置１００を用いてインバータ回路を構築し、誘導モータなどの誘導性負荷を駆動しても良い。半導体装置１００でインバータ回路を形成する場合、ダイオード領域６０は、誘導性負荷の逆起電力により生じる電流を還流させる為の還流ダイオードとして機能する。
図６は、実施の形態１の第１の変形例に係る半導体装置２００の平面図である。半導体装置２００のように、ＩＧＢＴ領域４０とダイオード領域６０が交互に配置されたストライプ構造を形成しても良い。隣接するＩＧＢＴ領域４０とダイオード領域６０の間には、高抵抗領域５０が配置される。また、ＩＧＢＴ領域４０、高抵抗領域５０およびダイオード領域６０が形成される領域の周囲には、終端領域７０が設けられる。
図７は、実施の形態１の第２の変形例に係る半導体装置３００の平面図である。半導体装置３００では、半導体装置２００と比較してＩＧＢＴ領域４０とダイオード領域６０の幅が狭い。半導体装置３００では、半導体装置２００よりもセル分割数が多い。図８は、セル分割数と熱抵抗の関係を示す図である。セル分割数を増やすことで熱抵抗を低減できる。半導体装置３００に含まれるＩＧＢＴ領域４０、高抵抗領域５０およびダイオード領域６０の数は、図７に示されるものに限らない。
図９は、実施の形態１の第３の変形例に係る半導体装置４００の平面図である。半導体装置４００では、ダイオード領域６０を高抵抗領域５０が囲み、高抵抗領域５０をＩＧＢＴ領域４０が囲む。ＩＧＢＴ領域４０、高抵抗領域５０およびダイオード領域６０のレイアウトとして、ＩＧＢＴ領域４０とダイオード領域６０の間に高抵抗領域５０が配置されたあらゆるレイアウトを採用できる。また、必要とされる放熱性などに応じて、高抵抗領域５０の幅を基板１０の厚さより小さくしても良い。
これらの変形は以下の実施の形態に係る半導体装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図１０は、実施の形態２に係る半導体装置５００の断面図である。本実施の形態では、高抵抗領域５０の構造が実施の形態１と異なる。半導体装置５００にはｎ型拡散層５７は形成されない。基板１０の裏面側において、ｎ＋カソード層６７はダイオード領域６０と高抵抗領域５０に設けられる。
ｐベース拡散層４２、ｐ型拡散層５２およびｐアノード拡散層６２は、不純物濃度および厚さが等しい。基板１０は、ｐベース拡散層４２とバリアメタル２１の間と、ｐアノード拡散層６２とバリアメタル２１の間に、ｐ＋コンタクト拡散層４６、６６を有する。ｐ＋コンタクト拡散層４６、６６はｐベース拡散層４２、ｐ型拡散層５２およびｐアノード拡散層６２よりも不純物濃度が高い。ｐ＋コンタクト拡散層４６、６６はバリアメタル２１と接触する。また、高抵抗領域５０はｐ＋コンタクト拡散層４６、６６を有さない。従って、高抵抗領域５０では、バリアメタル２１と接する部分の不純物濃度が、ｐ＋コンタクト拡散層４６、６６の不純物濃度よりも低い。
ｐ＋コンタクト拡散層４６、６６は、コンタクト抵抗を低減させるための層である。高濃度のｐ＋コンタクト拡散層４６、６６を形成することで、基板１０と、仕事関数の小さいＴｉとの間にオーミック接触を形成できる。
本実施の形態では、ｐ＋コンタクト拡散層４６、６６を選択的に配置する。このため、基板１０のうちバリアメタル２１と接する部分の不純物濃度は、ＩＧＢＴ領域４０およびダイオード領域６０よりも高抵抗領域５０で低い。よって、高抵抗領域５０において、Ｔｉ電極であるバリアメタル２１と基板１０との間でオーミック接触が形成されない。つまり、高抵抗領域５０では、基板１０とバリアメタル２１との間のコンタクト抵抗が、ＩＧＢＴ領域４０およびダイオード領域６０よりも大きい。よって、コンタクト抵抗が大きい高抵抗領域５０が形成される。従って、本実施の形態においても、スナップバックの防止および熱抵抗の低減の効果を得ることができる。
また、高抵抗領域５０の幅は基板１０の厚さ以上である。ここで、高抵抗領域５０の幅は、ｐコレクタ層４７とｎ＋カソード層６７の境界と、ダイオード領域６０のｐ＋コンタクト拡散層６６とに挟まれた領域の幅である。これにより、スナップバックの防止および熱抵抗の低減の効果をさらに向上できる。
実施の形態３．
図１１は、実施の形態３に係る半導体装置６００の断面図である。半導体装置６００では、基板１０に裏面側の構造および第２電極６３０の構造が実施の形態１と異なる。ダイオード領域６０では、基板１０は裏面側にｎ＋カソード層６６７を有する。高抵抗領域５０では、基板１０は裏面側にｎ型拡散層６５７を有する。ｎ型拡散層６５７は、ｎ＋カソード層６６７と不純物濃度および厚さが等しい。
ｎ型拡散層６５７とｎ＋カソード層６６７の不純物濃度は、１０１３〜１０１４ｉｏｎ／ｃｍ２である。ｎ型拡散層６５７とｎ＋カソード層６６７の不純物濃度は、実施の形態１のｎ＋カソード層６７の不純物濃度より低い。
第２電極３０のうちｐコレクタ層４７およびｎ＋カソード層６６７と接触する電極６３１と、ｎ型拡散層６５７と接触する電極６３２は異なる材質で形成される。ｐコレクタ層４７およびｎ＋カソード層６６７と接触する電極６３１はＮｉＳｉから形成される。ｎ型拡散層６５７と接触する電極６３２はＡｌＳｉから形成される。電極６３２はＡｌから形成されても良い。
一般に、ＮｉＳｉは低濃度のｎ層と低抵抗でコンタクトすることができる。ｎ＋カソード層６６７の不純物濃度を一般的な構造よりも低く設定することで、ｐコレクタ層４７およびｎ＋カソード層６６７と第２電極６３０との間に低抵抗のコンタクトを形成できる。ｎ＋カソード層６６７の不純物濃度は、例えば、ｎバッファ層１２より高く、ｎ＋エミッタ拡散層４５より低い。
高抵抗領域５０の電極６３２はＡｌＳｉで形成される。一般にＡｌＳｉは、低濃度のｎ層との間でコンタクト抵抗が大きい。このため、ｎ型拡散層６５７は電極６３２との間のコンタクト抵抗が大きい。従って、ｎ型拡散層６５７と第２電極６３０との間のコンタクト抵抗は、ｎ＋カソード層６６７と第２電極６３０との間のコンタクト抵抗よりも大きい。また、ｎ型拡散層６５７と第２電極６３０との間のコンタクト抵抗は、ｐコレクタ層４７と第２電極６３０との間のコンタクト抵抗よりも大きい。よって、コンタクト抵抗が大きい高抵抗領域５０が形成される。従って、本実施の形態においても、スナップバックの防止および熱抵抗の低減の効果を得ることができる。
また、高抵抗領域５０の幅は基板１０の厚さ以上であっても良い。ここで、高抵抗領域５０の幅は、電極６３２の幅である。これにより、スナップバックの防止および熱抵抗の低減の効果をさらに向上できる。
実施の形態４．
図１２は、実施の形態４に係る半導体装置７００の断面図である。半導体装置７００では、基板１０の上面側の構造と第１電極７２０の構造が実施の形態２と異なる。ＩＧＢＴ領域４０では、基板１０は上面側にｐベース拡散層４２を有する。ダイオード領域６０では、基板１０は上面側にｐアノード拡散層７６２を有する。高抵抗領域５０では、基板１０は上面側にｐ型拡散層７５２を有する。ｐアノード拡散層７６２とｐ型拡散層７５２の不純物濃度は、ｐベース拡散層４２よりも低い。
第１電極７２０は、ＩＧＢＴ領域４０と高抵抗領域５０で基板１０の上面と接するバリアメタル２１を有する。また、第１電極７２０は、バリアメタル２１の上に設けられた上部電極２３を有する。上部電極２３は、ダイオード領域６０で基板１０の上面と接する。
一般に、Ｔｉ等から形成されるバリアメタルを低濃度のｐ−層に接触させると、コンタクト抵抗が増大する。このため、本実施の形態では、ｐ型拡散層７５２とバリアメタル２１との間のコンタクト抵抗が大きくなる。一方で、ｐアノード拡散層７６２の直上にはバリアメタル２１が設けられない。ｐアノード拡散層７６２は、ＡｌＳｉから形成されたアノード電極である上部電極２３と接触する。従って、ダイオード領域６０でのコンタクト抵抗の増大を防止できる。
以上から、本実施の形態では、ｐ型拡散層７５２とバリアメタル２１との間のコンタクト抵抗は、ｐアノード拡散層７６２と上部電極２３との間のコンタクト抵抗よりも大きい。よって、コンタクト抵抗が大きい高抵抗領域５０が形成される。本実施の形態では、基板１０の上面と第１電極２０との間のコンタクト抵抗が、高抵抗領域５０でＩＧＢＴ領域４０およびダイオード領域６０よりも大きい。このため、スナップバックの防止および熱抵抗の低減の効果を得ることができる。
また、高抵抗領域５０の幅は基板１０の厚さ以上であっても良い。ここで、高抵抗領域５０の幅は、ｐコレクタ層４７とｎ＋カソード層６７の境界と、バリアメタル２１のダイオード領域６０側の端部とに挟まれた領域の幅である。これにより、スナップバックの防止および熱抵抗の低減の効果をさらに向上できる。
また、本実施の形態ではｐアノード拡散層７６２の不純物濃度が薄い。このため、リカバリ電流を低減させることができる。従って、リカバリ破壊を防止できる。
なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。例えば、実施の形態１と２を組み合わせても良く、実施の形態３と４を組み合わせても良い。
１００、２００、３００、４００、５００、６００、７００ 半導体装置、１０ 基板、２０、７２０ 第１電極、２１ バリアメタル、２３ 上部電極、３０、６３０ 第２電極、６３１、６３２ 電極、４０ ＩＧＢＴ領域、４２ ｐベース拡散層、５０ 高抵抗領域、５２、７５２ ｐ型拡散層、５７、６５７ ｎ型拡散層、６０ ダイオード領域、６２、７６２ ｐアノード拡散層、６７、６６７ ｎ＋カソード層
実施の形態３．
図１１は、実施の形態３に係る半導体装置６００の断面図である。半導体装置６００では、基板１０の裏面側の構造および第２電極６３０の構造が実施の形態１と異なる。ダイオード領域６０では、基板１０は裏面側にｎ＋カソード層６６７を有する。高抵抗領域５０では、基板１０は裏面側にｎ型拡散層６５７を有する。ｎ型拡散層６５７は、ｎ＋カソード層６６７と不純物濃度および厚さが等しい。
第２電極６３０のうちｐコレクタ層４７およびｎ＋カソード層６６７と接触する電極６３１と、ｎ型拡散層６５７と接触する電極６３２は異なる材質で形成される。ｐコレクタ層４７およびｎ＋カソード層６６７と接触する電極６３１はＮｉＳｉから形成される。ｎ型拡散層６５７と接触する電極６３２はＡｌＳｉから形成される。電極６３２はＡｌから形成されても良い。

Claims (10)

  1. ＩＧＢＴ領域と、ダイオード領域と、前記ＩＧＢＴ領域と前記ダイオード領域との間の高抵抗領域と、を有する基板と、
    前記基板の上面に設けられた第１電極と、
    前記基板の上面と反対側の面である裏面に設けられた第２電極と、
    を備え、
    前記高抵抗領域は、前記基板の上面と前記第１電極との間のコンタクト抵抗または前記基板の裏面と前記第２電極との間のコンタクト抵抗が、前記ダイオード領域よりも大きく、
    前記高抵抗領域の幅は前記基板の厚さ以上であることを特徴とする半導体装置。
  2. 前記ダイオード領域では、前記基板は裏面側にカソード層を有し、
    前記高抵抗領域では、前記基板は裏面側にｎ型拡散層を有し、
    前記ｎ型拡散層の不純物濃度は、前記カソード層よりも低く、
    前記ｎ型拡散層と前記第２電極との間のコンタクト抵抗は、前記カソード層と前記第２電極との間のコンタクト抵抗よりも大きいことを特徴とする請求項１に記載の半導体装置。
  3. 前記ダイオード領域では、前記基板は裏面側にカソード層を有し、
    前記高抵抗領域では、前記基板は裏面側に前記カソード層と不純物濃度が等しいｎ型拡散層を有し、
    前記第２電極のうち前記カソード層と接触する部分と、前記ｎ型拡散層と接触する部分は異なる材質で形成され、
    前記ｎ型拡散層と前記第２電極との間のコンタクト抵抗は、前記カソード層と前記第２電極との間のコンタクト抵抗よりも大きいことを特徴とする請求項１に記載の半導体装置。
  4. 前記第２電極のうち前記カソード層と接触する部分はＮｉＳｉから形成され、
    前記第２電極のうち前記ｎ型拡散層と接触する部分はＡｌＳｉから形成されることを特徴とする請求項３に記載の半導体装置。
  5. 前記第１電極は、前記ＩＧＢＴ領域、前記ダイオード領域および前記高抵抗領域で、前記基板の上面と接するバリアメタルを有し、
    前記基板のうち前記バリアメタルと接する部分の不純物濃度は、前記ＩＧＢＴ領域および前記ダイオード領域よりも前記高抵抗領域で低く、
    前記高抵抗領域では、前記基板と前記バリアメタルとの間のコンタクト抵抗が、前記ダイオード領域よりも大きいことを特徴とする請求項１から４の何れか１項に記載の半導体装置。
  6. 前記ＩＧＢＴ領域では、前記基板は上面側にベース層を有し、
    前記ダイオード領域では、前記基板は上面側にアノード層を有し、
    前記高抵抗領域では、前記基板は上面側にｐ型拡散層を有し、
    前記ベース層と前記アノード層と前記ｐ型拡散層は、不純物濃度が等しく、
    前記基板は、前記ベース層と前記バリアメタルの間と、前記アノード層と前記バリアメタルの間に、前記アノード層よりも不純物濃度が高く、前記バリアメタルと接触するコンタクト層を有し、
    前記高抵抗領域では、前記バリアメタルと接する部分の不純物濃度は前記コンタクト層の不純物濃度よりも低いことを特徴とする請求項５に記載の半導体装置。
  7. 前記ＩＧＢＴ領域では、前記基板は上面側にベース層を有し、
    前記ダイオード領域では、前記基板は上面側にアノード層を有し、
    前記高抵抗領域では、前記基板は上面側にｐ型拡散層を有し、
    前記アノード層と前記ｐ型拡散層の不純物濃度は、前記ベース層よりも低く、
    前記第１電極は、前記ＩＧＢＴ領域と前記高抵抗領域で前記基板の上面と接するバリアメタルと、前記バリアメタルの上に設けられ前記ダイオード領域で前記基板の上面と接する上部電極を有し、
    前記ｐ型拡散層と前記バリアメタルとの間のコンタクト抵抗は、前記アノード層と前記上部電極との間のコンタクト抵抗よりも大きいことを特徴とする請求項１から４の何れか１項に記載の半導体装置。
  8. 前記ダイオード領域では、前記基板は上面側にアノード層を有し、
    前記高抵抗領域では、前記基板は上面側にｐ型拡散層を有し、
    前記アノード層と前記ｐ型拡散層は、不純物濃度と厚さが等しいことを特徴とする請求項１から４に何れか１項に記載の半導体装置。
  9. ＩＧＢＴ領域と、ダイオード領域と、前記ＩＧＢＴ領域と前記ダイオード領域との間の高抵抗領域と、を有する基板と、
    前記基板の上面に設けられた第１電極と、
    前記基板の上面と反対側の面である裏面に設けられた第２電極と、
    を備え、
    前記ダイオード領域では、前記基板は裏面側にカソード層を有し、
    前記高抵抗領域では、前記基板は裏面側に前記カソード層と不純物濃度が等しいｎ型拡散層を有し、
    前記第２電極のうち前記カソード層と接触する部分と、前記ｎ型拡散層と接触する部分は異なる材質で形成され、
    前記ｎ型拡散層と前記第２電極との間のコンタクト抵抗は、前記カソード層と前記第２電極との間のコンタクト抵抗よりも大きいことを特徴とする半導体装置。
  10. ＩＧＢＴ領域と、ダイオード領域と、前記ＩＧＢＴ領域と前記ダイオード領域との間の高抵抗領域と、を有する基板と、
    前記基板の上面に設けられた第１電極と、
    前記基板の上面と反対側の面である裏面に設けられた第２電極と、
    を備え、
    前記ＩＧＢＴ領域では、前記基板は上面側にベース層を有し、
    前記ダイオード領域では、前記基板は上面側にアノード層を有し、
    前記高抵抗領域では、前記基板は上面側にｐ型拡散層を有し、
    前記アノード層と前記ｐ型拡散層の不純物濃度は、前記ベース層よりも低く、
    前記第１電極は、前記ＩＧＢＴ領域と前記高抵抗領域で前記基板の上面と接するバリアメタルと、前記バリアメタルの上に設けられ前記ダイオード領域で前記基板の上面と接する上部電極を有し、
    前記ｐ型拡散層と前記バリアメタルとの間のコンタクト抵抗は、前記アノード層と前記上部電極との間のコンタクト抵抗よりも大きいことを特徴とする半導体装置。
JP2020560705A 2018-12-19 2018-12-19 半導体装置 Active JP7131632B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/046801 WO2020129186A1 (ja) 2018-12-19 2018-12-19 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020129186A1 true JPWO2020129186A1 (ja) 2021-10-28
JP7131632B2 JP7131632B2 (ja) 2022-09-06

Family

ID=71101119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020560705A Active JP7131632B2 (ja) 2018-12-19 2018-12-19 半導体装置

Country Status (4)

Country Link
US (1) US11374091B2 (ja)
JP (1) JP7131632B2 (ja)
DE (1) DE112018008221T5 (ja)
WO (1) WO2020129186A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022056498A (ja) 2020-09-30 2022-04-11 三菱電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
JP2010263215A (ja) * 2009-04-29 2010-11-18 Abb Technology Ag 逆導電半導体デバイス
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP2013138069A (ja) * 2011-12-28 2013-07-11 Denso Corp 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP5724887B2 (ja) 2012-01-16 2015-05-27 トヨタ自動車株式会社 半導体装置
CN110785852B (zh) * 2017-12-06 2023-10-24 富士电机株式会社 半导体装置
US10566449B2 (en) * 2018-04-20 2020-02-18 Duet Microelectronics, Inc. Dual-operation depletion/enhancement mode high electron mobility transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
JP2010263215A (ja) * 2009-04-29 2010-11-18 Abb Technology Ag 逆導電半導体デバイス
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP2013138069A (ja) * 2011-12-28 2013-07-11 Denso Corp 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP7131632B2 (ja) 2022-09-06
US11374091B2 (en) 2022-06-28
US20210296444A1 (en) 2021-09-23
DE112018008221T5 (de) 2021-09-02
CN113169226A (zh) 2021-07-23
WO2020129186A1 (ja) 2020-06-25

Similar Documents

Publication Publication Date Title
JP6846119B2 (ja) ダイオード、およびそれを用いた電力変換装置
JP4791704B2 (ja) 逆導通型半導体素子とその製造方法
JP5283326B2 (ja) 半導体装置およびその製造方法
JP4843253B2 (ja) 電力用半導体装置
JP6144510B2 (ja) 半導体装置の製造方法
JP6824135B2 (ja) 半導体装置及びその製造方法
JP2013115223A (ja) 半導体装置
JP4653273B2 (ja) 半導体装置、および、その製造方法
US11322604B2 (en) Semiconductor device and manufacturing method thereof
JP7000971B2 (ja) 半導体装置
JP7192968B2 (ja) 半導体装置
US10186571B2 (en) Power semiconductor device and method therefor
JP5017850B2 (ja) 電力用半導体装置およびそれを用いた電力変換装置
CN111326510B (zh) 半导体装置
JP5003598B2 (ja) 半導体装置
JP7131632B2 (ja) 半導体装置
JP5645899B2 (ja) 半導体装置およびその製造方法
CN113169226B (zh) 半导体装置
JP6020317B2 (ja) 半導体素子
JP7171527B2 (ja) 半導体装置および電力変換装置
JP7396000B2 (ja) 炭化珪素半導体装置
JP6561496B2 (ja) 半導体装置
CN117178370A (zh) 半导体装置以及使用它的电力变换装置、半导体装置的制造方法
JPH05114736A (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220808

R150 Certificate of patent or registration of utility model

Ref document number: 7131632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150