JPWO2020039978A1

JPWO2020039978A1 - 基準電圧回路、及び、電子機器

Info

Publication number: JPWO2020039978A1
Application number: JP2020538319A
Authority: JP
Inventors: 渡辺　裕之; 裕之渡辺
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2018-08-24
Filing date: 2019-08-09
Publication date: 2021-08-12
Anticipated expiration: 2039-08-09
Also published as: US11662754B2; JP7296391B2; WO2020039978A1; CN112585558A; DE112019004245T5; CN112585558B; US20210294366A1

Abstract

基基準電圧回路（１）は、温度係数が正の電圧を生成するＰＴＡＴ電圧生成回路２０）と、温度係数が負の電圧を生成するＣＴＡＴ電圧生成回路（１０）と、温度特性を調整するための電圧を生成する温度特性調整回路（３０）とを含んでいる。基準電圧回路は、ＰＴＡＴ電圧生成回路の出力と、ＣＴＡＴ電圧生成回路の出力と、温度特性調整回路の出力とから算出されて成る基準電圧（ＶＯＵＴ）を出力する。

Description

本開示は、基準電圧回路、及び、電子機器に関する。より詳しくは、例えば超低消費電力の回路システムに用いて好適な基準電圧回路、及び、係る基準電圧回路を備えた電子機器に関する。

コイン電池によって長時間駆動される機器を構成する要素回路や、熱や振動などの散逸されるエネルギーを利用する環境発電（エナジーハーベスティング）によって電力供給されるような超低消費電力の機器を構成する要素回路にあっては、ナノワット級の低消費電力であることが求められている。

あらゆる機器に含まれる要素回路のひとつとして基準電圧回路（ＶＲＥＦ回路）が存在する。図９に一般的な基準電圧回路の原理を示す。基準電圧回路９は、温度係数が正のＰＴＡＴ（Proportional To Absolute Temperature）電圧と、温度係数が負のＣＴＡＴ（Complementary to Absolute Temperature）電圧とが、必要に応じて所定の係数倍された上で、それぞれの温度特性を打ち消すように加算されることで、温度特性のない基準電圧を生成する。一般的には、係数β_PTATと係数β_CTATの少なくとも一方は「１」とされ、ＰＴＡＴ電圧（Ｖ_PTAT）とＣＴＡＴ電圧（Ｖ_CTAT）の少なくとも一方はそのまま加算されるといった場合が多い。

基準電圧回路にはいくつかの形式がある。近年、ＭＯＳＦＥＴをサブスレッショルド領域で動作させることによって低消費電力を実現する基準電圧回路が提案されている（例えば、非特許文献１を参照）。図１０は、このような構成の基準電圧回路９Ａの模式的な回路図である。この基準電圧回路９Ａは、ＰＮＰトランジスタＱのベース及びコレクタが接地された回路から成るＣＴＡＴ電圧生成回路１０と、ペアとなる２つのＭＯＳＦＥＴのゲート電圧差を取り出す構造が多段接続された構成のＰＴＡＴ電圧生成回路２０を有する。符号Ｍ_Pは電流源となるトランジスタ、符号Ｍ_Nは負荷抵抗として作用するトランジスタである。この基準電圧回路９Ａは、ＭＯＳＦＥＴのサブスレッショルド特性を出力電圧の温度係数補償に利用することができ、他の形式に比べ、省面積かつ低消費電流化を両立することができる。

電圧Ｖ_BEはバイポーラトランジスタＱのベース−エミッタ間電圧であって、後述するように温度係数が負のＣＴＡＴ電圧に該当する。温度係数が正のＰＴＡＴ電圧はＭＯＳＦＥＴのゲート電圧差を多段接続することによって生成されており、出力電圧Ｖ_REF1は以下の式（１）によって表される。ここで、符号ηはＭＯＳＦＥＴのスロープファクタと呼ばれデバイス特性を表す係数、符号ｋ_Bはボルツマン定数、符号ｑは電気素量、符号Ｗ_2jと符号Ｌ_2jとは、トランジスタＭ_2jのゲート幅とゲート長を示す。符号Ｗ_2j-1と符号Ｌ_2j-1についても同様である。図１０に示す例では、１≦ｊ≦５である。式（１）の第１項は、温度係数が負のＣＴＡＴ電圧に対応し、第２項は、温度係数が正のＰＴＡＴ電圧に対応する。

Tetsuya Hirose et al., "A CMOS Bandgap and Sub-Bandgap Voltage Reference Circuits for Nanowatt Power LSIs", IEEE Asian Solid-state Circuits Conference, pp. 77-80, November 2010.

上述した式（１）の第２項に注目すると、ＭＯＳＦＥＴのゲート電圧差は、スロープファクタηに依存する。スロープファクタηは、ＭＯＳＦＥＴのサブスレッショルド領域におけるゲート電圧とドレイン電流との関係を特徴づける値であり、ゲート酸化膜静電容量を符号Ｃ_oxと表し、空乏層容量を符号Ｃ_depで表すとき、η＝（Ｃ_ox＋Ｃ_dep）／Ｃ_oxといった式で表される。したがって、基本的には、スロープファクタηは、半導体製造プロセスに依存した値となる。

シミュレーションモデルと実デバイスとに差があると、シミュレーションによって決定した設計上の温度特性と、実デバイスを用いて構成した回路との温度特性とに差が生ずる。試作や評価を繰り返すことによって特性の合わせ込みをするといった対処もできるが、例えば、他の製造設備で製造を行う場合には、その都度、特性の合わせ込みが必要となるなど、プロセスポータビリティに難がある。そこで、回路自体に温度特性を調整することができる機能を付加するといったことが考えられる。

温度特性を調整するために、例えば図９における係数β_PTATと係数β_CTATを調整するといった方法が考えられる。しかしながら、上述したように、式（１）にあっては、正の温度特性を持つＰＴＡＴ電圧に対応する第２項についてシミュレーションモデルとの差が生じやすい。従って、基本的には、ＰＴＡＴ電圧を生成するＭＯＳＦＥＴ回路を調整することが好ましい。しかしながら、ＰＴＡＴ電圧を生成するペアとなるＭＯＳＦＥＴのＷ／Ｌ比は、対数関数の引数として作用する。従って、ＰＴＡＴ電圧において必要とされる調整範囲をカバーするとすれば、Ｗ／Ｌ比の調整範囲は広くなりすぎてしまい現実的ではない。また、ＰＴＡＴ電圧を生成するペアとなるＭＯＳＦＥＴの段数を調整するとしても、離散的な調整となるので細かな調整はできない。

従って、本開示の目的は、温度特性を良好に調整することができる基準電圧回路、及び、係る基準電圧回路を備えた電子機器を提供することにある。

上記の目的を達成するための本開示の基準電圧回路は、
温度係数が正の電圧を生成するＰＴＡＴ電圧生成回路と、
温度係数が負の電圧を生成するＣＴＡＴ電圧生成回路と、
温度特性を調整するための電圧を生成する温度特性調整回路と、
を備えており、
ＰＴＡＴ電圧生成回路の出力と、ＣＴＡＴ電圧生成回路の出力と、温度特性調整回路の出力とから算出されて成る基準電圧を出力する、
基準電圧回路である。

上記の目的を達成するための本開示の電子機器は、
温度係数が正の電圧を生成するＰＴＡＴ電圧生成回路と、
温度係数が負の電圧を生成するＣＴＡＴ電圧生成回路と、
温度特性を調整するための電圧を生成する温度特性調整回路と、
を含んでおり、
ＰＴＡＴ電圧生成回路の出力と、ＣＴＡＴ電圧生成回路の出力と、温度特性調整回路の出力とから算出されて成る基準電圧を出力する、
基準電圧回路を備えた電子機器である。

図１は、第１の実施形態に係る基準電圧回路の模式的な原理図である。図２は、第１の実施形態に係る基準電圧回路の回路図である。図３は、温度特性調整回路の模式的な原理図である。図４は、温度特性調整回路の第１例の模式的な原理図である。図５は、温度特性調整回路の第１例の第１構成例である。図６は、温度特性調整回路の第１例の第２構成例である。図７は、温度特性調整回路の第２例の模式的な原理図である。図８は、温度特性調整回路の第２例の構成例である。図９は、基準電圧回路の模式的な原理図である。図１０は、ＭＯＳＦＥＴをサブスレッショルド領域で動作させる構成の基準電圧回路の回路図である。

以下、図面を参照して、実施形態に基づき本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る、基準電圧回路、及び、電子機器、全般に関する説明
２．第１の実施形態
３．その他

［本開示に係る、基準電圧回路、及び、電子機器、全般に関する説明］
本開示に係る基準電圧回路、あるいは又、本開示に係る電子機器に用いられる基準電圧回路（以下、これらを単に「本開示の基準電圧回路」と呼ぶ場合がある）において、温度特性調整回路は、入力側と出力側との電圧差が一対のＭＯＳＦＥＴのゲート電圧差となるように構成されており、入力側に配置される一方のＭＯＳＦＥＴと、出力側に配置される他方のＭＯＳＦＥとにおけるドレイン電流の電流密度比が調整可能に構成されている態様とすることができる。

この場合において、一方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴ、及び／又は、他方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されている構成とすることができる。尚、調整の自由度を増やすといった観点からは、一方のＭＯＳＦＥＴと他方のＭＯＳＦＥＴの双方とも、選択可能な複数のＭＯＳＦＥＴが配置されている構成とすることが好ましい。

この場合において、複数のＭＯＳＦＥＴは並列に配置されている構成とすることができる。そして、Ｗ／Ｌ比が同じＭＯＳＦＥＴが複数配置されている構成とすることもできる。この場合には例えば選択するＭＯＳＦＥＴの個数を調整するといったことを行なえばよい。ＭＯＳＦＥＴの選択は、例えば基準電圧回路が形成された半導体素子にトリミングを施すなどといったことによって行なうことができる。

あるいは又、Ｗ／Ｌ比が異なるＭＯＳＦＥＴが複数配置されているとすることもできる。この場合には、所望のＷ／Ｌ比のＭＯＳＦＥＴを単独で選択する、あるいは又、複数のＭＯＳＦＥＴを選択してＭＯＳＦＥＴ群としてのＷ／Ｌ比が所望の値となるように選択するなどといったことを行えばよい。

あるいは又、複数のＭＯＳＦＥＴは直列に配置されている構成とすることもできる。この場合においても、Ｗ／Ｌ比が同じＭＯＳＦＥＴが複数配置されている構成とすることができるし、あるいは又、Ｗ／Ｌ比が異なるＭＯＳＦＥＴが複数配置されている構成とすることもできる。

上述した各種の好ましい構成を含む本開示の基準電圧回路において、温度特性調整回路のＭＯＳＦＥＴはサブスレッショルド領域で動作する構成とすることができる。

上述した各種の好ましい構成を含む本開示の基準電圧回路にあっては、一対のＭＯＳＦＥＴのそれぞれにドレイン電流を流すためのカレントミラー回路を含んでおり、カレントミラー回路はミラー比が調整可能に構成されている態様とすることができる。この場合において、カレントミラー回路には、ミラー電流を流すＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されているといった構成とすることができる。

上述した各種の好ましい構成を含む本開示の基準電圧回路にあっては、ＰＴＡＴ電圧生成回路は、ペアとなる２つのＭＯＳＦＥＴのゲート電圧差を取り出す構造が多段接続されて構成されている態様とすることができる。この場合において、ＰＴＡＴ電圧生成回路のＭＯＳＦＥＴはサブスレッショルド領域で動作する構成とすることができる。

上述した各種の好ましい構成を含む本開示の基準電圧回路にあっては、ＣＴＡＴ電圧生成回路は、バイポーラトランジスタのベース−エミッタ間電圧を出力するように構成されている態様とすることができる。

本開示の基準電圧回路は携帯用電子機器などに用いて好適である。本開示の基準電圧回路を用いて好適なＩＣとして、１．リセットＩＣ、２．省電力リアルタイムクロックＩＣ、３．電源ＩＣ、を例示することができる。

本明細書に示す各種の条件は、厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。

［第１の実施形態］
第１の実施形態は、本開示に係る基準電圧回路に関する。

図１は、第１の実施形態に係る基準電圧回路の模式的な原理図である。

第１の実施形態に係る基準電圧回路１は、
温度係数が正の電圧を生成するＰＴＡＴ電圧生成回路２０と、
温度係数が負の電圧を生成するＣＴＡＴ電圧生成回路１０と、
温度特性を調整するための電圧を生成する温度特性調整回路３０と、
を含んでいる。

そして、ＰＴＡＴ電圧生成回路２０の出力と、ＣＴＡＴ電圧生成回路１０の出力と、温度特性調整回路３０の出力とから算出されて成る基準電圧を出力する。より具体的には、ＰＴＡＴ電圧生成回路２０が生成する電圧と、ＣＴＡＴ電圧生成回路１０が生成する電圧と、温度特性調整回路３０が生成する電圧とが加算されて成る基準電圧を出力する。基準電圧回路１は、基本的には、図９に示す基準電圧回路１の出力電圧に、温度特性調整用に生成された電圧を加算するといった構成である。尚、ＰＴＡＴ電圧生成回路２０が生成する電圧とＣＴＡＴ電圧生成回路１０が生成する電圧とは、必要に応じて所定の係数倍された上で加算されてもよい。

図２は、第１の実施形態に係る基準電圧回路の回路図である。

基準電圧回路１の具体的な構成例について説明する。ＣＴＡＴ電圧生成回路１０は、ＰＮＰトランジスタＱのベース及びコレクタが接地された回路から構成されている。トランジスタＱにはトランジスタＭ_Pからミラー電流が流れるように構成されており、ベース-エミッタ間電圧Ｖ_BEは温度係数が負のＣＴＡＴ電圧（Ｖ_CTAT）となる。

ＰＴＡＴ電圧生成回路２０は、図１０で示した基準電圧回路９におけるＰＴＡＴ電圧生成回路２０と同様の構成であって、ペアとなる２つのＭＯＳＦＥＴのゲート電圧差を取り出す構造が多段接続されて構成されている。ＰＴＡＴ電圧生成回路２０のＭＯＳＦＥＴはサブスレッショルド領域で動作する。ＰＴＡＴ電圧生成回路２０が生成するＰＴＡＴ電圧（Ｖ_PTAT）は、上述した式（１）の第２項で表される。

引き続き、温度特性調整回路３０について説明する。

図３は、温度特性調整回路の模式的な原理図である。

温度特性調整回路３０は、入力側と出力側との電圧差が一対のＭＯＳＦＥＴのゲート電圧差となるように構成されている。温度特性調整回路のＭＯＳＦＥＴはサブスレッショルド領域で動作するように構成されている。そして、入力側に配置される一方のＭＯＳＦＥＴと、出力側に配置される他方のＭＯＳＦＥＴとにおけるドレイン電流の電流密度比が調整可能に構成されている。

２つのＭＯＳＦＥＴのうち、入力側のＭＯＳＦＥＴ（符号Ｔ₁で表す）のＷ／Ｌ比をＷ₁／Ｌ₁と表し、流れるドレイン電流を符号Ｉ₁で表す。また、出力側のＭＯＳＦＥＴ（符号Ｔ₂で表す）のＷ/Ｌ比をＷ₂/Ｌ₂とし、流れるドレイン電流を符号Ｉ₂で表す。

２つのＭＯＳＦＥＴ（Ｔ₁，Ｔ₂）のソース側は相互に接続されており、２つのＭＯＳＦＥＴ（Ｔ₁，Ｔ₂）のソース電流の和はＩ₁＋Ｉ₂となる。このとき、２つのＭＯＳＦＥＴ（Ｔ₁，Ｔ₂）ゲート電圧差ΔＶ_GSは、以下の式（２）で表される。

ここで、２つのＭＯＳＦＥＴ（Ｔ₁，Ｔ₂）の電流密度が等しい場合、換言すれば、以下の式（３）が成り立つ場合には、ゲート電圧差ΔＶ_GSはゼロ・ボルトである。

上述した式（３）の条件付近では、上述した式（２）に示す対数関数の引数は略１である。従って、電流密度比の変化に対するゲート電圧差の変化率は、以下の式（４）のように表される。

ここで、例えば、スロープファクタη＝１．５、温度Ｔ＝３００Ｋであるとすれば、式（４）の右辺は、以下の式（５）のように表される。

このように、温度特性調整回路３０にあっては、温度に対して充分な感度で変化する電圧（図１に示すＶ_COMP）を生成することができる。また、その程度は、２つのＭＯＳＦＥＴ（Ｔ₁，Ｔ₂）のＷ／Ｌ比や、流れるドレイン電流の比を調整することで調整することが可能である。

図４は、温度特性調整回路の第１例の模式的な原理図である。

温度特性調整回路３０Ａは、ペアとなる２つのＭＯＳＦＥＴ（Ｔ₁，Ｔ₂）のドレイン電流を同じ電流として、ＭＯＳＦＥＴ（Ｔ₁，Ｔ₂）のＷ／Ｌ比（Ｍ：Ｎ）を調整するといった構成である。温度特性調整回路３０Ａは、一対のＭＯＳＦＥＴのそれぞれにドレイン電流を流すためのカレントミラー回路を含んでいる。カレントミラー回路を構成するトランジスタＴ₃とトランジスタＴ₄とは同じＷ／Ｌ比である。

以下、図面を参照して、各種の構成例について詳しく説明する。図５は、温度特性調整回路の第１例の第１構成例である。

温度特性調整回路３０Ａ₁にあっては、一方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴ、及び、他方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されている。より具体的には、複数のＭＯＳＦＥＴは並列に配置されている。トランジスタＴ_{1_1}ないしトランジスタＴ_{1_J}は、入力側の一方のＭＯＳＦＥＴとして選択可能に設けられている。また、トランジスタＴ_{2_1}ないしトランジスタＴ_{2_K}は、出力側の他方のＭＯＳＦＥＴとして選択可能に設けられている。

この構成にあっては、トランジスタＴ_{1_1}ないしトランジスタＴ_{1_J}、及び、トランジスタＴ_{2_1}ないしトランジスタＴ_{2_K}として、Ｗ／Ｌ比が同じＭＯＳＦＥＴが配置されている構成とすることができる。この場合には例えば選択するＭＯＳＦＥＴの個数を調整するといったことを行なえばよい。ＭＯＳＦＥＴの選択は、例えば基準電圧回路１が形成された半導体素子にトリミングを施すなどといったことによって行なうことができる。

あるいは又、この構成にあっては、トランジスタＴ_{1_1}ないしトランジスタＴ_{1_J}やトランジスタＴ_{2_1}ないしトランジスタＴ_{2_K}として、Ｗ／Ｌ比が異なるＭＯＳＦＥＴが配置されている構成とすることもできる。この場合には、所望のＷ／Ｌ比のＭＯＳＦＥＴを単独で選択する、あるいは又、複数のＭＯＳＦＥＴを選択してＭＯＳＦＥＴ群としてのＷ／Ｌ比が所望の値となるように選択するなどといったことを行えばよい。

尚、温度特性調整回路３０Ａ₁にあっては、一方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴ、及び、他方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されているとしたが、いずれか一方にのみ複数のＭＯＳＦＥＴが配置されているといった構成とすることもできる。この場合、調整の自由度は低下するが、素子数を減らすことができるので回路の占有面積の縮小を図ることができる。

図６は、温度特性調整回路の第１例の第２構成例である。

温度特性調整回路３０Ａ₂においても、一方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴ、及び、他方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されている。尚、複数のＭＯＳＦＥＴは直列に配置されている。トランジスタＴ_{1_1}ないしトランジスタＴ_{1_J}は、入力側の一方のＭＯＳＦＥＴとして選択可能に設けられている。また、トランジスタＴ_{2_1}ないしトランジスタＴ_{2_K}は、出力側の他方のＭＯＳＦＥＴとして選択可能に設けられている。

この構成にあっては、トランジスタＴ_{1_2}ないしトランジスタＴ_{1_J}、あるいは又、トランジスタＴ_{2_2}ないしトランジスタＴ_{2_K}の各ソース／ドレイン領域間を短絡するか否かによって調整を行うことができる。この場合においても、Ｗ／Ｌ比が同じＭＯＳＦＥＴが複数配置されている構成であってもよいし、Ｗ／Ｌ比が異なるＭＯＳＦＥＴが複数配置されているであってもよい。

以上、温度特性調整回路の第１例について説明した。引き続き、温度特性調整回路の第２例について説明する。

図７は、温度特性調整回路の第２例の模式的な原理図である。

第２例の温度特性調整回路３０Ｂにあっては、ペアとなる２つのＭＯＳＦＥＴ（Ｔ₁，Ｔ₂）のＷ／Ｌ比を同じ（１：１）とし、流れるドレイン電流の比を調整するといった構成である。ドレイン電流比の調整は、トランジスタＴ₃，Ｔ₄によって構成されたカレントミラー回路のミラー比（Ｍ：Ｎ）を変化させることで調整する。

図８は、温度特性調整回路の第２例の構成例である。

温度特性調整回路３０Ｂ₁において、カレントミラー回路には、ミラー電流を流すＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴ（符号Ｔ_{3_1}ないしＴ_{3_J}、及び、符号Ｔ_{4_} ₁ないしＴ_{4_K}）が配置されている。ＭＯＳＦＥＴを適宜選択することによって、トランジスタＴ₁とトランジスタＴ₂に流れるドレイン電流比を調整することができる。この場合においても、Ｗ／Ｌ比が同じＭＯＳＦＥＴが複数配置されている構成であってもよいし、Ｗ／Ｌ比が異なるＭＯＳＦＥＴが複数配置されているであってもよい。ＭＯＳＦＥＴの選択は、例えば基準電圧回路１が形成された半導体素子にトリミングを施すなどといったことによって行なうことができる。

以上、本開示の実施形態について具体的に説明したが、本開示の上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。

以上説明した本開示の基準電圧回路は、温度係数が正の電圧を生成するＰＴＡＴ電圧生成回路と、温度係数が負の電圧を生成するＣＴＡＴ電圧生成回路と、温度特性を調整するための電圧を生成する温度特性調整回路とを備えており、ＰＴＡＴ電圧生成回路の出力と、ＣＴＡＴ電圧生成回路の出力と、温度特性調整回路の出力とから算出されて成る基準電圧を出力する。温度特性調整回路によって調整範囲を広く設定しかつ細かい調整を行なうことができる。

なお、本開示の技術は以下のような構成も取ることができる。

［Ａ１］
温度係数が正の電圧を生成するＰＴＡＴ電圧生成回路と、
温度係数が負の電圧を生成するＣＴＡＴ電圧生成回路と、
温度特性を調整するための電圧を生成する温度特性調整回路と、
を含んでおり、
ＰＴＡＴ電圧生成回路の出力と、ＣＴＡＴ電圧生成回路の出力と、温度特性調整回路の出力とから算出されて成る基準電圧を出力する、
基準電圧回路。
［Ａ２］
温度特性調整回路は、入力側と出力側との電圧差が一対のＭＯＳＦＥＴのゲート電圧差となるように構成されており、
入力側に配置される一方のＭＯＳＦＥＴと、出力側に配置される他方のＭＯＳＦＥＴとにおけるドレイン電流の電流密度比が調整可能に構成されている、
上記［Ａ１］に記載の基準電圧回路。
［Ａ３］
一方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴ、及び／又は、他方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されている、
上記［Ａ２］に記載の基準電圧回路。
［Ａ４］
複数のＭＯＳＦＥＴは並列に配置されている、
上記［Ａ３］に記載の基準電圧回路。
［Ａ５］
Ｗ／Ｌ比が同じＭＯＳＦＥＴが複数配置されている、
上記［Ａ４］に記載の基準電圧回路。
［Ａ６］
Ｗ／Ｌ比が異なるＭＯＳＦＥＴが複数配置されている、
上記［Ａ５］に記載の基準電圧回路。
［Ａ７］
複数のＭＯＳＦＥＴは直列に配置されている、
上記［Ａ４］に記載の基準電圧回路。
［Ａ８］
Ｗ／Ｌ比が同じＭＯＳＦＥＴが複数配置されている、
上記［Ａ７］に記載の基準電圧回路。
［Ａ９］
Ｗ／Ｌ比が異なるＭＯＳＦＥＴが複数配置されている、
上記［Ａ７］に記載の基準電圧回路。
［Ａ１０］
温度特性調整回路のＭＯＳＦＥＴはサブスレッショルド領域で動作する、
上記［Ａ２］ないし［Ａ９］に記載の基準電圧回路。
［Ａ１１］
温度特性調整回路は、一対のＭＯＳＦＥＴのそれぞれにドレイン電流を流すためのカレントミラー回路を含んでおり、
カレントミラー回路はミラー比が調整可能に構成されている、
上記［Ａ２］に記載の基準電圧回路。
［Ａ１２］
カレントミラー回路には、ミラー電流を流すＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されている、
上記［Ａ１１］に記載の基準電圧回路。
［Ａ１３］
ＰＴＡＴ電圧生成回路は、ペアとなる２つのＭＯＳＦＥＴのゲート電圧差を取り出す構造が多段接続されて構成されている、
上記［Ａ１］ないし［Ａ１２］のいずれかに記載の基準電圧回路。
［Ａ１４］
ＰＴＡＴ電圧生成回路のＭＯＳＦＥＴはサブスレッショルド領域で動作する、
上記［Ａ１３］に記載の基準電圧回路。
［Ａ１５］
ＣＴＡＴ電圧生成回路は、バイポーラトランジスタのベース−エミッタ間電圧を出力するように構成されている、
上記［Ａ１］ないし［Ａ１４］のいずれかに記載の基準電圧回路。

［Ｂ１］
温度係数が正の電圧を生成するＰＴＡＴ電圧生成回路と、
温度係数が負の電圧を生成するＣＴＡＴ電圧生成回路と、
温度特性を調整するための電圧を生成する温度特性調整回路と、
を含んでおり、
ＰＴＡＴ電圧生成回路の出力と、ＣＴＡＴ電圧生成回路の出力と、温度特性調整回路の出力とから算出されて成る基準電圧を出力する、
基準電圧回路を備えた電子機器。
［Ｂ２］
温度特性調整回路は、入力側と出力側との電圧差が一対のＭＯＳＦＥＴのゲート電圧差となるように構成されており、
入力側に配置される一方のＭＯＳＦＥＴと、出力側に配置される他方のＭＯＳＦＥＴとにおけるドレイン電流の電流密度比が調整可能に構成されている、
上記［Ｂ１］に記載の電子機器。
［Ｂ３］
一方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴ、及び／又は、他方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されている、
上記［Ｂ２］に記載の電子機器。
［Ｂ４］
複数のＭＯＳＦＥＴは並列に配置されている、
上記［Ｂ３］に記載の電子機器。
［Ｂ５］
Ｗ／Ｌ比が同じＭＯＳＦＥＴが複数配置されている、
上記［Ｂ４］に記載の電子機器。
［Ｂ６］
Ｗ／Ｌ比が異なるＭＯＳＦＥＴが複数配置されている、
上記［Ｂ５］に記載の電子機器。
［Ｂ７］
複数のＭＯＳＦＥＴは直列に配置されている、
上記［Ｂ４］に記載の電子機器。
［Ｂ８］
Ｗ／Ｌ比が同じＭＯＳＦＥＴが複数配置されている、
上記［Ｂ７］に記載の電子機器。
［Ｂ９］
Ｗ／Ｌ比が異なるＭＯＳＦＥＴが複数配置されている、
上記［Ｂ７］に記載の電子機器。
［Ｂ１０］
温度特性調整回路のＭＯＳＦＥＴはサブスレッショルド領域で動作する、
上記［Ｂ２］ないし［Ｂ９］に記載の電子機器。
［Ｂ１１］
温度特性調整回路は、一対のＭＯＳＦＥＴのそれぞれにドレイン電流を流すためのカレントミラー回路を含んでおり、
カレントミラー回路はミラー比が調整可能に構成されている、
上記［Ｂ２］に記載の電子機器。
［Ｂ１２］
カレントミラー回路には、ミラー電流を流すＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されている、
上記［Ｂ１１］に記載の電子機器。
［Ｂ１３］
ＰＴＡＴ電圧生成回路は、ペアとなる２つのＭＯＳＦＥＴのゲート電圧差を取り出す構造が多段接続されて構成されている、
上記［Ｂ１］ないし［Ｂ１２］のいずれかに記載の電子機器。
［Ｂ１４］
ＰＴＡＴ電圧生成回路のＭＯＳＦＥＴはサブスレッショルド領域で動作する、
上記［Ｂ１３］に記載の電子機器。
［Ｂ１５］
ＣＴＡＴ電圧生成回路は、バイポーラトランジスタのベース−エミッタ間電圧を出力するように構成されている、
上記［Ｂ１］ないし［Ｂ１４］のいずれかに記載の電子機器。

１，１Ａ，９，９Ａ・・・基準電圧回路、１０・・・ＣＴＡＴ電圧生成回路、２０・・・ＰＴＡＴ電圧生成回路、３０，３０Ａ，３０Ａ₁，３０Ａ₂，３０Ｂ，３０Ｂ₁・・・温度特性調整回路、Ｑ・・・ＰＮＰバイポーラトランジスタ、Ｍ₁ないしＭ₁₀，Ｍ₁ないしＭ_2J・・・ＰＴＡＴ電圧生成回路を構成するＭＯＳＦＥＴ群、Ｍ_P・・・ミラー電流を流すＭＯＳＦＥＴ、Ｍ_N・・・負荷抵抗として作用するＭＯＳＦＥＴ、Ｔ₁，Ｔ_{1_1}ないしＴ_{1_J}・・・温度特性調整回路の入力側に配置される一方のＭＯＳＦＥＴ、Ｔ₂，Ｔ_{2_1}ないしＴ_{2_} _K・・・温度特性調整回路の出力側に配置される他方のＭＯＳＦＥＴ、Ｔ₃，Ｔ_{3_1}ないしＴ_{3_J}、Ｔ₄，Ｔ_{4_1}ないしＴ_{4_K}・・・温度特性調整回路のカレントミラー回路を構成するＭＯＳＦＥＴ

Claims

温度係数が正の電圧を生成するＰＴＡＴ電圧生成回路と、
温度係数が負の電圧を生成するＣＴＡＴ電圧生成回路と、
温度特性を調整するための電圧を生成する温度特性調整回路と、
を含んでおり、
ＰＴＡＴ電圧生成回路の出力と、ＣＴＡＴ電圧生成回路の出力と、温度特性調整回路の出力とから算出されて成る基準電圧を出力する、
基準電圧回路。
温度特性調整回路は、入力側と出力側との電圧差が一対のＭＯＳＦＥＴのゲート電圧差となるように構成されており、
入力側に配置される一方のＭＯＳＦＥＴと、出力側に配置される他方のＭＯＳＦＥＴとにおけるドレイン電流の電流密度比が調整可能に構成されている、
請求項１に記載の基準電圧回路。
一方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴ、及び／又は、他方のＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されている、
請求項２に記載の基準電圧回路。
複数のＭＯＳＦＥＴは並列に配置されている、
請求項３に記載の基準電圧回路。
Ｗ／Ｌ比が同じＭＯＳＦＥＴが複数配置されている、
請求項４に記載の基準電圧回路。
Ｗ／Ｌ比が異なるＭＯＳＦＥＴが複数配置されている、
請求項４に記載の基準電圧回路。
複数のＭＯＳＦＥＴは直列に配置されている、
請求項３に記載の基準電圧回路。
Ｗ／Ｌ比が同じＭＯＳＦＥＴが複数配置されている、
請求項７に記載の基準電圧回路。
Ｗ／Ｌ比が異なるＭＯＳＦＥＴが複数配置されている、
請求項７に記載の基準電圧回路。
温度特性調整回路のＭＯＳＦＥＴはサブスレッショルド領域で動作する、
請求項３に記載の基準電圧回路。
温度特性調整回路は、一対のＭＯＳＦＥＴのそれぞれにドレイン電流を流すためのカレントミラー回路を含んでおり、
カレントミラー回路はミラー比が調整可能に構成されている、
請求項２に記載の基準電圧回路。
カレントミラー回路には、ミラー電流を流すＭＯＳＦＥＴとして選択可能な複数のＭＯＳＦＥＴが配置されている、
請求項１１に記載の基準電圧回路。
ＰＴＡＴ電圧生成回路は、ペアとなる２つのＭＯＳＦＥＴのゲート電圧差を取り出す構造が多段接続されて構成されている、
請求項１に記載の基準電圧回路。
ＰＴＡＴ電圧生成回路のＭＯＳＦＥＴはサブスレッショルド領域で動作する、
請求項１３に記載の基準電圧回路。
ＣＴＡＴ電圧生成回路は、バイポーラトランジスタのベース−エミッタ間電圧を出力するように構成されている、
請求項１に記載の基準電圧回路。
温度係数が正の電圧を生成するＰＴＡＴ電圧生成回路と、
温度係数が負の電圧を生成するＣＴＡＴ電圧生成回路と、
温度特性を調整するための電圧を生成する温度特性調整回路と、
を含んでおり、
ＰＴＡＴ電圧生成回路の出力と、ＣＴＡＴ電圧生成回路の出力と、温度特性調整回路の出力とから算出されて成る基準電圧を出力する、
基準電圧回路を備えた電子機器。