JPWO2019225314A1 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JPWO2019225314A1
JPWO2019225314A1 JP2020521142A JP2020521142A JPWO2019225314A1 JP WO2019225314 A1 JPWO2019225314 A1 JP WO2019225314A1 JP 2020521142 A JP2020521142 A JP 2020521142A JP 2020521142 A JP2020521142 A JP 2020521142A JP WO2019225314 A1 JPWO2019225314 A1 JP WO2019225314A1
Authority
JP
Japan
Prior art keywords
wiring
vnw
component
fet
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020521142A
Other languages
English (en)
Inventor
祖父江　功弥
功弥 祖父江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2019225314A1 publication Critical patent/JPWO2019225314A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

ＶＮＷ ＦＥＴを用いた、高耐圧を有する容量素子のレイアウト構造を提供する。トランジスタをそれぞれ構成する部品（ｇ１１，ｇ２１）は、Ｘ方向に並べて配置されている。部品（ｇ１１）から、ゲート配線（２１）は部品（ｇ２１）と逆の向きに延び、トップ配線（３１）およびボトム配線（１１）は部品（ｇ２１）に向かう向きに延びる。部品（ｇ２１）から、ゲート配線（２２）は部品（ｇ１１）に向かう向きに延び、トップ配線（３２）およびボトム配線（１２）は部品（ｇ１１）と逆の向きに延びる。トップ配線（３１）およびボトム配線（１１）と、ゲート配線（２２）とが、接続されている。

Description

本開示は、縦型ナノワイヤ（ＶＮＷ：Vertical Nanowire）ＦＥＴ（Field Effect Transistor）を備えた半導体集積回路装置に関するものであり、特に、ＶＮＷ ＦＥＴを用いた容量素子のレイアウト構造に関する。
半導体集積回路装置では、プロセスの微細化に伴い、トランジスタの耐圧は低下傾向にある。一方、装置外部との間の信号入出力を行うインターフェース部は、その規格等によって、トランジスタの耐圧を超える高電圧を要するものがある。
また、半導体集積回路を構成する基本的な素子の１つに、容量素子がある。半導体集積回路装置では、容量素子を、トランジスタを用いて構成する場合がある。
また、ＬＳＩの基本構成要素であるトランジスタは、ゲート長の縮小（スケーリング）により、集積度の向上、動作電圧の低減、および動作速度の向上を実現してきた。しかし近年、過度なスケーリングによるオフ電流と、それによる消費電力の著しい増大が問題となっている。この問題を解決するため、トランジスタ構造を従来の平面型から立体型に変更した立体構造トランジスタが盛んに研究されている。その１つとして、縦型ナノワイヤＦＥＴ（以下、適宜、ＶＮＷ ＦＥＴという）が注目されている。
特許文献１では、トランジスタを直列に接続することによって構成した高耐圧の容量素子が開示されている。
特開平８−３０６８７０号公報
ところが、これまでに、ＶＮＷ ＦＥＴを用いた容量素子のレイアウト構造を開示する文献はない。
本開示は、ＶＮＷ ＦＥＴを用いた、高耐圧を有する容量素子のレイアウト構造を提供することを目的とする。
本開示の第１態様では、容量素子を備えた半導体集積回路装置において、前記容量素子は、第１トランジスタおよび第２トランジスタを備え、前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ） ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第１部品を備え、前記第２トランジスタは、１個のＶＮＷ ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第２部品を備え、前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、前記第１部品は、ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ゲート配線と、ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１トップ配線と、ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ボトム配線とを備え、前記第２部品は、ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ゲート配線と、ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２トップ配線と、ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品とは逆の向きに延びる第２ボトム配線とを備え、前記第１トップ配線および前記第１ボトム配線と、前記第２ゲート配線とが、接続されている。
この態様によると、容量素子は、第１トランジスタおよび第２トランジスタを備えている。第１トランジスタは、１個または複数のＶＮＷ ＦＥＴを含む第１部品を備え、第２トランジスタは、１個または複数のＶＮＷ ＦＥＴを含む第２部品を備える。第１部品と第２部品は第１方向に並べて配置されており、第１部品の、第１方向において第２部品に向かう第１トップ配線および第１ボトム配線は、第２部品の、第１方向において第１部品に向かうゲート配線と、接続されている。これにより、第１トランジスタのソースおよびドレインと、第２トランジスタのゲートとが接続されているので、第１および第２トランジスタによって、高耐圧を有する容量素子が実現される。
本開示の第２態様では、容量素子を備えた半導体集積回路装置において、前記容量素子は、第１トランジスタおよび第２トランジスタを備え、前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ） ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第１部品を備え、前記第２トランジスタは、１個のＶＮＷ ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第２部品を備え、前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、前記第１部品は、ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ゲート配線と、ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１トップ配線と、ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ボトム配線とを備え、前記第２部品は、ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２ゲート配線と、ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２トップ配線と、ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ボトム配線とを備え、前記第１トップ配線と前記第２トップ配線とが接続されており、前記第１ボトム配線と前記第２ボトム配線とが接続されている。
この態様によると、容量素子は、第１トランジスタおよび第２トランジスタを備えている。第１トランジスタは、１個または複数のＶＮＷ ＦＥＴを含む第１部品を備え、第２トランジスタは、１個または複数のＶＮＷ ＦＥＴを含む第２部品を備える。第１部品と第２部品は第１方向に並べて配置されており、第１部品の、第１方向において第２部品に向かう第１トップ配線は、第２部品の、第１方向において第１部品に向かう第２トップ配線と、接続されている。また、第１部品の、第１方向において第２部品に向かう第１ボトム配線は、第２部品の、第１方向において第１部品に向かう第２ボトム配線と、接続されている。これにより、第１トランジスタのソースと第２トランジスタのソースとが接続され、第１トランジスタのドレインと第２トランジスタのドレインとが接続されているで、第１および第２トランジスタによって、高耐圧を有する容量素子を実現される。
本開示の第３態様では、容量素子を備えた半導体集積回路装置において、前記容量素子は、第１トランジスタおよび第２トラジスタを備え、前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ） ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第１部品を備え、前記第２トランジスタは、１個のＶＮＷ ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第２部品を備え、前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、前記第１部品は、ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ゲート配線と、ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１トップ配線と、ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ボトム配線とを備え、前記第２部品は、ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ゲート配線と、ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２トップ配線と、ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２ボトム配線とを備え、前記第１ゲート配線と前記第２ゲート配線とが、接続されている。
この態様によると、容量素子は、第１トランジスタおよび第２トランジスタを備えている。第１トランジスタは、１個または複数のＶＮＷ ＦＥＴを含む第１部品を備え、第２トランジスタは、１個または複数のＶＮＷ ＦＥＴを含む第２部品を備える。第１部品と第２部品は第１方向に並べて配置されており、第１部品の、第１方向において第２部品に向かう第１ゲート配線は、第２部品の、第１方向において第１部品に向かう第２ゲート配線と、接続されている。これにより、第１トランジスタのゲートが、第２トランジスタのゲートと接続されているので、第１および第２トランジスタによって、高耐圧を有する容量素子が実現される。
本開示によると、ＶＮＷ ＦＥＴを用いて、高耐圧を有する容量素子を実現することができる。
第１実施形態に係る容量素子の構成を示す回路図 第１実施形態に係るレイアウト構造の例を示す全体平面図 第１実施形態に係るレイアウト構造の例を示す層別の平面図 第１実施形態に係るレイアウト構造の例を示す層別の平面図 第１実施形態に係るレイアウト構造の例を示す層別の平面図 第１実施形態に係るレイアウト構造の例を示す断面図 第２実施形態に係る容量素子の構成を示す回路図 第２実施形態に係るレイアウト構造の例を示す全体平面図 第２実施形態に係るレイアウト構造の例を示す層別の平面図 第２実施形態に係るレイアウト構造の例を示す層別の平面図 第２実施形態に係るレイアウト構造の例を示す層別の平面図 第２実施形態に係るレイアウト構造の例を示す断面図 第２実施形態の変形例に係る容量素子の構成を示す回路図 第２実施形態の変形例に係るレイアウト構造の例を示す全体平面図 第２実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第２実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第２実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第２実施形態の変形例に係るレイアウト構造の例を示す断面図 第３実施形態に係る容量素子の構成を示す回路図 第３実施形態に係るレイアウト構造の例を示す全体平面図 第３実施形態に係るレイアウト構造の例を示す層別の平面図 第３実施形態に係るレイアウト構造の例を示す層別の平面図 第３実施形態に係るレイアウト構造の例を示す層別の平面図 第３実施形態に係るレイアウト構造の例を示す断面図 第３実施形態の変形例に係る容量素子の構成を示す回路図 第３実施形態の変形例に係るレイアウト構造の例を示す全体平面図 第３実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第３実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第３実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第３実施形態の変形例に係るレイアウト構造の例を示す断面図 縦型ナノワイヤＦＥＴの基本構造例を示す模式図であり、（ａ）は断面図、（ｂ）は平面図 （ａ），（ｂ）は縦型ナノワイヤＦＥＴの基本構造例であって、ローカル配線を用いた構造例を示す模式平面図
以下、実施の形態について、図面を参照して説明する。以下の実施の形態では、半導体集積回路装置は容量素子を備えており、この容量素子は、いわゆる縦型ナノワイヤＦＥＴ（ＶＮＷ ＦＥＴ）を備えるものとする。
図３１はＶＮＷ ＦＥＴの基本構造例を示す模式図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図３１（ｂ）では、メタル配線の図示を省いており、また、理解のしやすさのために、実際の平面視では見えない構成要素を図示している。
図３１に示すように、半導体基板５０１上に、Ｐ型ウェル５０２とＮ型ウェル５０３が形成されている。ただし、半導体基板５０１がＰ型基板であるとき、Ｐ型ウェルを形成しなくてもよい。Ｐ型ウェル５０２上に、Ｎ型トランジスタであるＶＮＷ ＦＥＴ５１０が形成されており、Ｎ型ウェル５０３上に、Ｐ型トランジスタであるＶＮＷ ＦＥＴ５２０が形成されている。５０４は絶縁膜、５０５は層間絶縁膜である。
ＶＮＷ ＦＥＴ５１０は、ソース／ドレイン電極となるボトム電極５１１と、ソース／ドレイン電極となるトップ電極５１２と、ボトム電極５１１とトップ電極５１２との間に、縦方向（基板面に対して垂直方向）に形成されたナノワイヤ５１３とを備える。ボトム電極５１１およびトップ電極５１２は、Ｎ導電型にドーピングされている。ナノワイヤ５１３の少なくとも一部がチャネル領域となる。ナノワイヤ５１３の周囲にはゲート絶縁膜５１５が形成されており、さらにその周囲にゲート電極５１４が形成されている。なお、ゲート電極５１４はナノワイヤ５１３の周囲全体を囲んでいてもよいし、ナノワイヤ５１３の周囲の一部のみを囲んでいてもよい。ゲート電極５１４がナノワイヤ５１３の周囲の一部のみを囲んでいる場合は、ゲート絶縁膜５１５はゲート電極５１４がナノワイヤ５１３を囲んでいる部分にのみ形成されていてもよい。
ボトム電極５１１は、半導体基板５０１の上面に沿って広がるように形成されたボトム領域５１６と接続されている。ボトム領域５１６も、Ｎ導電型にドーピングされている。ボトム領域５１６の表面にはシリサイド領域５１７が形成されている。また、トップ電極５１２の周囲に、サイドウォール５１８が形成されている。トップ電極５１２の上に、シリサイド領域５１９が形成されている。ただし、サイドウォール５１８およびシリサイド領域５１９は形成しなくてもよい。
同様に、ＶＮＷ ＦＥＴ５２０は、ソース／ドレイン電極となるボトム電極５２１と、ソース／ドレイン電極となるトップ電極５２２と、ボトム電極５２１とトップ電極５２２との間に、縦方向に形成されたナノワイヤ５２３とを備える。ボトム電極５２１およびトップ電極５２２は、Ｐ導電型にドーピングされている。ナノワイヤ５２３の少なくとも一部がチャネル領域となる。ナノワイヤ５２３の周囲にはゲート絶縁膜５２５が形成されており、さらにその周囲にゲート電極５２４が形成されている。
ボトム電極５２１は、半導体基板５０１の上面に沿って広がるように形成されたボトム領域５２６と接続されている。ボトム領域５２６も、Ｐ導電型にドーピングされている。ボトム領域５２６の表面にはシリサイド領域５２７が形成されている。また、トップ電極５２２の周囲に、サイドウォール５２８が形成されている。トップ電極５２２の上に、シリサイド領域５２９が形成されている。ただし、サイドウォール５２８およびシリサイド領域５２９は形成しなくてもよい。
図３１の構造では、ＶＮＷ ＦＥＴ５１０のゲート電極領域５１４とＶＮＷ ＦＥＴ５２０のゲート電極領域５２４とが、ゲート配線５３１によって接続されている。また、ボトム領域５１６、シリサイド領域５１９、ゲート配線５３１、シリサイド領域５２９およびボトム領域５２６は、それぞれ、コンタクト５３２およびコンタクト５４１を介して、メタル配線層Ｍ１に形成された配線５４２に接続されている。なお、メタル配線層Ｍ１のさらに上層に、メタル配線層を積層することができる。
半導体基板５０１は、例えば、バルクＳｉ、ゲルマニウム、その化合物や合金等によって構成されている。Ｎ型ドーパントの例としては、Ａｓ、Ｐ、Ｓｂ、Ｎ、Ｃまたはこれらの組み合わせ等がある。Ｐ型ドーパントの例としては、Ｂ、ＢＦ２、Ｉｎ、Ｎ、Ｃまたはこれらの組み合わせ等がある。また、ＶＮＷ ＦＥＴ５１０，５２０の平面形状（ナノワイヤ５１３，５２３の横断面形状）は、例えば、円形、矩形、楕円形等であってもよい。
絶縁膜５０４の材質は、例えば、ＳｉＮ、ＳｉＣＮ等である。層間絶縁膜５０５の材料は、例えば、ＳｉＯ、ＴＥＯＳ、ＰＳＧ、ＢＰＳＧ、ＦＳＧ、ＳｉＯＣ、ＳＯＧ、Spin on Polymers、ＳｉＣ、または、これらの混合物等がある。シリサイド領域５１７，５２７の材質は、例えば、ＮｉＳｉ、ＣｏＳｉ、ＴｉＳｉ、ＷＳｉ等である。
ゲート電極５１４，５２４、および、ゲート配線５３１の材料は、例えば、ＴｉＮ、ＴａＮ、ＴｉＡｌ、Ｔｉ−containing Metal、Ｔａ−containing Metal、Ａｌ−containing Metal、Ｗ−containing Metal、ＴｉＳｉ、ＮｉＳｉ、ＰｔＳｉ、polysilicon with silicide、これらの組み合わせ等がある。ゲート絶縁膜５１５，５２５の材料は、例えば、ＳｉＯＮ、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、Ａｌ２Ｏ３、Ｈｆ oxide、Ｔａ oxide、Ａｌ oxide等がある。また、ｋ値は７以上であることが好ましい。
トップ電極５１２，５２２上に設けるシリサイド領域５１９，５２９の材料としては、ＮｉＳｉ、ＣｏＳｉ、ＭｏＳｉ、ＷＳｉ、ＰｔＳｉ、ＴｉＳｉまたはこれらの組み合わせ等がある。また、他の構成として、Ｗ、Ｃｕ、Ａｌ等のメタルや、ＴｉＮ、ＴａＮ等の合金等、不純物注入された半導体等、またはこれらの組み合わせとしてもよい。サイドウォール５１８，５２８の材料としては、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＯＣＮ等がある。
コンタクト５３２の材料としては、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ等がある。また、Ｃｕ、Ｃｕ−arroy、Ｗ、Ａｇ、Ａｕ、Ｎｉ、Ａｌ等がある。あるいは、Ｃｏ、Ｒｕでもよい。
図３２はＶＮＷ ＦＥＴの基本構造例であって、ローカル配線を用いた構造例を示す。図３２（ａ）では、メタル配線層Ｍ１と、ＶＮＷ ＦＥＴ５１０のトップ電極５１２およびＶＮＷ ＦＥＴ５２０のトップ電極５２２との間に、ローカル配線５３４が形成されている。ボトム領域５１６，５２６およびゲート配線５３１は、それぞれ、コンタクト５３３、ローカル配線５３４およびコンタクト５４１を介して、メタル配線層Ｍ１に形成された配線５４２に接続されている。また、シリサイド領域５１９，５２９は、それぞれ、ローカル配線５３４およびコンタクト５４１を介して、メタル配線層Ｍ１に形成された配線５４２に接続されている。
図３２（ｂ）では、メタル配線層Ｍ１とボトム領域５１６，５２６との間に、ローカル配線５３５が形成されている。言い換えると、ローカル配線５３５は、図３２（ａ）におけるコンタクト５３３およびローカル配線５３４が一体となったものに相当する。シリサイド領域５３６は、ローカル配線５３５を形成する工程において、エッチングストッパとして用いられる。
以下の説明では、ＶＮＷ ＦＥＴのボトム電極、トップ電極、ゲート電極のことを、適宜、単にボトム、トップ、ゲートという。また、縦型ナノワイヤ、トップ、ボトムおよびゲートからなる単位構成が、１個または複数個によって、１個のＶＮＷ ＦＥＴを構成する場合、この単位構成のことを単に「ＶＮＷ」といい、ＶＮＷ ＦＥＴと区別するものとする。
また、本明細書において、「同一配線幅」等のように、幅等が同じであることを意味する表現は、製造上のばらつき範囲を含んでいるものとする。
（第１実施形態）
図１は第１実施形態に係る容量素子の構成を示す回路図である。本実施形態に係る半導体集積回路装置は、図１に示す容量素子を備える。図１の容量素子は、ノードＡとノードＢとの間に配置されたトランジスタＴｒ１，Ｔｒ２を備える。トランジスタＴｒ１のゲートはノードＡと接続されている。トランジスタＴｒ２のソースおよびドレインはノードＢと接続されている。トランジスタＴｒ１のソースおよびドレインは、トランジスタＴｒ２のゲートと接続されている（ノードＸ）。ノードＡ，Ｂは、例えば、信号が与えられる。あるいは、ノードＡ，Ｂは、電源線と接続される。この場合、容量素子は電源間容量として機能する。
なお、本実施形態および以降の実施形態における説明では、容量素子を構成するトランジスタは、Ｎ導電型トランジスタであるものとする。ただし、Ｐ導電型トランジスタによって、容量素子を構成してもかまわない。
図１の構成では、トランジスタＴｒ１，Ｔｒ２に印加される電圧は、ノードＡ−Ｂ間の電圧の１／２となる。このため、容量素子に対して、トランジスタＴｒ１，Ｔｒ２の耐圧よりも高い電圧を印加可能になる。なお、ノードＡ−Ｂ間に設けるトランジスタの個数は、２より多くてもかまわない。
トランジスタＴｒ１，Ｔｒ２は、それぞれ、ＶＮＷ ＦＥＴによって構成される。ここでは、トランジスタＴｒ１，Ｔｒ２は、それぞれ、並列接続された１６個のＶＮＷ ＦＥＴによって構成されているものとする。本実施形態に係るレイアウト構造では、トランジスタＴｒ１を構成する１６個のＶＮＷ ＦＥＴと、トランジスタＴｒ２を構成する１６個のＶＮＷ ＦＥＴとを有する容量素子が、４個、並列に設けられているものとする。
図２〜図６は本実施形態に係るレイアウト構造の例を示す図であり、図２は全体平面図、図３〜図５は層別の平面図、図６は断面図である。具体的には、図３はＶＮＷ ＦＥＴおよびその下の層を示し、図４はＶＮＷ ＦＥＴよりも上のローカル配線およびＭ１配線を示し、図５はＭ１およびＭ２配線を示す。図６は図２の平面視横方向の断面図であり、線Ｘｘ−Ｘｘ’の断面である。
なお、図２等の平面図では、図面横方向をＸ方向（第１方向に相当する）とし、図面縦方向をＹ方向（第２方向に相当する）としている（以降の図も同様）。また、図２等の平面図において縦横に走る点線、および、図６等の断面図において縦に走る点線は、設計時に部品配置を行うために用いるグリッドを示す。グリッドは、Ｘ方向において等間隔に配置されており、またＹ方向において等間隔に配置されている。なお、グリッド間隔は、Ｘ方向とＹ方向とにおいて同じであってもよいし異なっていてもよい。また、グリッド間隔は、層ごとに異なっていてもかまわない。例えば、ＶＮＷ ＦＥＴのグリッドとＭ１配線のグリッドとが、異なる間隔で配置されていてもよい。さらに、各部品は必ずしもグリッド上に配置される必要はない。ただし、製造ばらつきを抑制する観点から、部品はグリッド上に配置される方が好ましい。
また、本実施形態に係るデバイス構造は、図３２（ａ）の構造を前提としている。ただし、図３１や図３２（ｂ）の構造や、他のデバイス構造を前提とした構造にもなり得る。以降の実施形態についても同様である。また、図を分かりやすくするために、ウェル、ＳＴＩ、各絶縁膜、ボトム上のシリサイド層、トップ上のシリサイド層、および、トップのサイドウォールについては、図示を省略している。以降の図についても同様である。
図２等に示すように、Ｘ方向に延びるＭ２配線５１，５２，５３，５４，５５，５６が配置されている。Ｍ２配線５１はノードＡに相当し、Ｍ２配線５２，５３，５４，５５はノードＢに相当する。Ｍ２配線５１〜５６の下層に、容量素子Ｅ１１，Ｅ１２，Ｅ１３，Ｅ１４が形成されている。容量素子Ｅ１１，Ｅ１２，Ｅ１３，Ｅ１４は、Ｘ方向に並べて配置されており、回路的には、Ｍ２配線５１とＭ２配線５２〜５５との間に、設けられている。容量素子Ｅ１１〜Ｅ１４は、基本的には同一のレイアウト形状を有する。ただし、容量素子Ｅ１２，Ｅ１４は、容量素子Ｅ１１をＸ方向において反転させたレイアウト形状を有する。また、隣り合う容量素子、例えば容量素子Ｅ１１，Ｅ１２は、１グリッド分、レイアウトを共有している。
図３に示すように、ＶＮＷ ＦＥＴ Ｖ１が、Ｘ方向に１６列、Ｙ方向に８列、計１２８個、アレイ状に並べて形成されている。ただし、ＶＮＷ ＦＥＴ Ｖ１は、Ｘ方向において、２列おきに間隔を空けて配置されている。ここでは、２列毎のＶＮＷ ＦＥＴ Ｖ１の群について、図面左側から順に、ｇ１１，ｇ２１，ｇ２２，ｇ１２，ｇ１３，ｇ２３，ｇ２４，ｇ１４とする。各群ｇ１１〜ｇ１４，ｇ２１〜ｇ２４は、Ｘ方向に２列、Ｙ方向に８列、計１６個のＶＮＷ ＦＥＴ Ｖ１を含む。
群ｇ１１，ｇ２１は、それぞれ、容量素子Ｅ１１のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１２，ｇ２２は、それぞれ、容量素子Ｅ１２のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１３，ｇ２３は、それぞれ、容量素子Ｅ１３のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１４，ｇ２４は、それぞれ、容量素子Ｅ１４のトランジスタＴｒ１，Ｔｒ２を構成する。ｇ１１，ｇ１２，ｇ１３，ｇ１４が第１部品に相当し、ｇ２１，ｇ２２，ｇ２３，ｇ２４が第２部品に相当する。
ボトム領域１１，１２，１３，１４，１５が形成されている。群ｇ１１のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域１１上に形成されており、ボトムがボトム領域１１と接続されている。群ｇ２１，ｇ２２のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域１２上に形成されており、ボトムがボトム領域１２と接続されている。群ｇ１２，ｇ１３のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域１３上に形成されており、ボトムがボトム領域１３と接続されている。群ｇ２３，ｇ２４のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域１４上に形成されており、ボトムがボトム領域１４と接続されている。群ｇ１４のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域１５上に形成されており、ボトムがボトム領域１５と接続されている。
以下、容量素子Ｅ１１を例にとって、そのレイアウト構造の詳細について説明する。
群ｇ１１において、Ｘ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１は、ゲート同士が接続されている。群ｇ２１において、Ｘ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１は、ゲート同士が接続されている。群ｇ１１から図面左側にゲート配線２１が引き出されており、群ｇ２１から図面左側にゲート配線２２が引き出されている。ゲート配線２１，２２の引き出された部分には、その上層のローカル配線と接続するためのビア２７ａ，２７ｂが形成されている。また、ボトム領域１１，１２には、その上層のローカル配線と接続するためのビア２８ａ，２８ｂが形成されている。ビア２８ａは群ｇ１１の図面右側に配置されており、ビア２８ｂは群ｇ２１の図面右側に配置されている。
群ｇ１１の上層に、Ｘ方向に延びるローカル配線３１が形成されている。群ｇ１１において、Ｘ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１は、トップ同士がローカル配線３１によって接続されている。また、ローカル配線３１はビア２８ａ，２７ｂの位置まで延びており、ビア２８ａ，２７ｂと接続されている。すなわち、ローカル配線３１は、群ｇ１１のＸ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１のトップおよびボトムと接続されており、かつ、群ｇ２１のＸ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１のゲートと接続されている。
群ｇ２１の上層に、Ｘ方向に延びるローカル配線３２が形成されている。群ｇ２１において、Ｘ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１は、トップ同士がローカル配線３２によって接続されている。また、ローカル配線３２はビア２８ｂの位置まで延びており、ビア２８ｂと接続されている。なお、ローカル配線３２は、群ｇ２２の上層まで延びている。
Ｍ１配線層において、容量素子Ｅ１１の上層に、Ｙ方向に延びるＭ１配線４１，４２，４３，４４，４５，４６，４７，４８が形成されている。Ｍ１配線４１は、ゲート配線２１に形成されたビア２７ａと、ローカル配線を介して接続されている。Ｍ１配線４１は、ノードＡとなるＭ２配線５１と、ビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ ＦＥＴ Ｖ１のゲートは、ゲート配線２１、ビア２７ａ、Ｍ１配線４１を介して、Ｍ２配線５１すなわちノードＡと接続されている。
Ｍ１配線４２〜４５は、ローカル配線３１とビアを介して接続されている。Ｍ１配線４２〜４５は、Ｍ２配線５６とビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ ＦＥＴ Ｖ１のトップおよびボトムは、ビア２８ａ、ローカル配線３１、Ｍ１配線４２〜４５、Ｍ２配線５６を介して、互いに接続されている。また、群ｇ１１の各ＶＮＷ ＦＥＴ Ｖ１のトップおよびボトムは、ローカル配線３１、ビア２７ｂ、ゲート配線２２を介して、群ｇ２１の各ＶＮＷ ＦＥＴ Ｖ１のゲートと接続されている。ローカル配線３１およびＭ１配線４２〜４５が、ノードＸに対応している。
Ｍ１配線４６〜４８は、ローカル配線３２とビアを介して接続されている。Ｍ１配線４６〜４８は、Ｍ２配線５２〜５５とビアを介して接続されている。すなわち、群ｇ２１の各ＶＮＷ ＦＥＴ Ｖ１のトップおよびボトムは、ビア２８ｂ、ローカル配線３２、Ｍ１配線４６〜４８を介して、Ｍ２配線５２〜５５すなわちノードＢと接続されている。
図６の断面図において、容量が生成される箇所の例を破線で示している。すなわち、ＶＮＷ ＦＥＴのゲート酸化膜において容量が生成され、ゲート配線とボトム領域との間に容量が生成される。また、図示はしていないが、その他にも、ゲート配線とトップ配線との間等にも容量が生成される。これらの容量によって、本実施形態に係る容量素子は大きな容量値を有する。
以上のようなレイアウト構造により、例えば容量素子Ｅ１１は、トランジスタＴｒ１，Ｔｒ２を備えており、トランジスタＴｒ１は、１６個のＶＮＷ ＦＥＴを含む群ｇ１１を備え、トランジスタＴｒ２は、１６個のＶＮＷ ＦＥＴを含む群ｇ２１を備える。群ｇ１１と群ｇ２１はＸ方向に並べて配置されており、群ｇ１１の、Ｘ方向において群ｇ２１に向かうトップ配線（ここではローカル配線３１）およびボトム配線（ここではボトム領域１１）は、群ｇ２１の、Ｘ方向において群ｇ１１に向かうゲート配線２２と、接続されている。これにより、トランジスタＴｒ１のトップおよびボトムが、トランジスタＴｒ２のゲートと接続されているので、トランジスタＴｒ１，Ｔｒ２によって、高耐圧を有する容量素子が実現される。
また、本実施形態では、図６の断面図から分かるとおり、容量素子において、ノードＡと電気的に接続された部分とノードＢと電気的に接続された部分とが、十分に離間している。すなわち、ノードＡと接続されたゲート配線２１のノードＢ側の端部と、ノードＢと接続されたボトム配線１２のノードＡ側の端部との間が、１グリッド分空いている。このため、容量素子としての信頼性が向上する。
また、上述した構成では、ゲート配線２１，２２は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、ローカル配線３１，３２は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、Ｍ１配線４１〜４８は、Ｙ方向に延びるように形成されており、かつ、同一配線幅である。このように、各配線層において、配線の方向および幅が同一であることによって、製造が容易になり、製造精度が向上する。なお、図示した構成では、ゲート配線２１，２２、ローカル配線３１，３２、および、Ｍ１配線４１〜４８は、配線幅が互いに同一であるように見えるが、異なる配線層では配線幅を同一にする必要はなく、１つの配線層において配線の方向および幅が同一であれば、製造が容易になり、製造精度が向上する。
なお、上述した構成では、ボトム領域１１〜１５はＹ方向において連続して形成されているものとしたが、Ｘ方向に並ぶＶＮＷ ＦＥＴ Ｖ１毎に、ボトム領域を分離して形成してもかまわない。すなわち、Ｘ方向に延びるボトム配線を、Ｙ方向に並べて形成してもかまわない。ただし、ボトム領域を一体に形成した場合には、電圧が各ＶＮＷ ＦＥＴ Ｖ１に均等に印加される。
また、上述した構成では、ローカル配線３１，３２は、Ｘ方向に並ぶＶＮＷ ＦＥＴ Ｖ１毎に、個別に形成するものとしたが、ローカル配線をＹ方向において連続して形成してもかまわない。また、同一のローカル配線に接続されるＭ１配線は、一体に形成してもかまわない。
また、Ｍ２配線５６は、省いてもかまわない。この場合、各容量素子Ｅ１１〜Ｅ１４は、ノードＸが互いに接続されないため、ノードＡ−Ｂ間に個別に設けられたことになる。ただし、Ｍ２配線５６を設けて各容量素子Ｅ１１〜Ｅ１４のノードＸを互いに接続する方が、電圧が各容量素子Ｅ１１〜Ｅ１４に均等に印加されるので、好ましい。
また、図６の断面図に示すように、ボトム領域１１は、群ｇ１１のＶＮＷ ＦＥＴ Ｖ１のボトムと接続された領域から、さらに、Ｍ１配線４１と平面視で重なる範囲まで拡がっている。ただし、ボトム領域１１は、群ｇ１１のＶＮＷ ＦＥＴ Ｖ１およびビア２８ａが接続できる範囲に形成すればよい。同様に、ボトム領域１２は、群ｇ２１のＶＮＷ ＦＥＴ Ｖ１のボトムと接続された領域から、さらに、Ｍ１配線４５と平面視で重なる範囲まで拡がっている。ただし、ボトム領域１２は、群ｇ２１のＶＮＷ ＦＥＴ Ｖ１およびビア２８ｂが接続できる範囲に形成すればよい。
（第２実施形態）
図７は第２実施形態に係る容量素子の構成を示す回路図である。本実施形態に係る半導体集積回路装置は、図７に示す容量素子を備える。図７の容量素子は、ノードＡとノードＢとの間に配置されたトランジスタＴｒ１，Ｔｒ２を備える。トランジスタＴｒ１のゲートはノードＡと接続されている。トランジスタＴｒ２のゲートはノードＢと接続されている。トランジスタＴｒ１のソースとドレインは接続されており、トランジスタＴｒ２のソースとドレインは接続されている。そして、トランジスタＴｒ１のソースおよびドレインと、トランジスタＴｒ２のソースおよびドレインとは、接続されている（ノードＸ）。ノードＡ，Ｂは、例えば、信号が与えられる。あるいは、ノードＡ，Ｂは、電源線と接続される。この場合、容量素子は電源間容量として機能する。
図７の構成では、トランジスタＴｒ１，Ｔｒ２に印加される電圧は、ノードＡ−Ｂ間の電圧の１／２となる。このため、容量素子に対して、トランジスタＴｒ１，Ｔｒ２の耐圧よりも高い電圧を印加可能になる。なお、ノードＡ−Ｂ間に設けるトランジスタの個数は、２より多くてもかまわない。
トランジスタＴｒ１，Ｔｒ２は、それぞれ、ＶＮＷ ＦＥＴによって構成される。ここでは、トランジスタＴｒ１，Ｔｒ２は、それぞれ、並列接続された１６個のＶＮＷ ＦＥＴによって構成されているものとする。本実施形態に係るレイアウト構造では、トランジスタＴｒ１を構成する１６個のＶＮＷ ＦＥＴと、トランジスタＴｒ２を構成する１６個のＶＮＷ ＦＥＴとを有する容量素子が、４個、並列に設けられているものとする。
図８〜図１２は本実施形態に係る容量素子の構造例を示す図であり、図８は全体平面図、図９〜図１１は層別の平面図、図１２は断面図である。具体的には、図９はＶＮＷ ＦＥＴおよびその下の層を示し、図１０はＶＮＷ ＦＥＴよりも上のローカル配線およびＭ１配線を示し、図１１はＭ１およびＭ２配線を示す。図１２は図８の平面視横方向の断面図であり、線Ｘｘ−Ｘｘ’の断面である。
図８等に示すように、Ｘ方向に延びるＭ２配線１５１，１５２，１５３，１５４，１５５，１５６が配置されている。Ｍ２配線１５１はノードＡに相当し、Ｍ２配線１５２，１５３，１５４，１５５はノードＢに相当する。Ｍ２配線１５１〜１５６の下層に、容量素子Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４が形成されている。容量素子Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４は、Ｘ方向に並べて配置されており、回路的には、Ｍ２配線１５１とＭ２配線１５２〜１５５との間に設けられている。容量素子Ｅ２１〜Ｅ２４は、基本的には同一のレイアウト形状を有する。ただし、容量素子Ｅ２２，Ｅ２４は、容量素子Ｅ２１をＸ方向において反転させたレイアウト形状を有する。また、隣り合う容量素子、例えば容量素子Ｅ２１，Ｅ２２は、１グリッド分、レイアウトを共有している。
図９に示すように、ＶＮＷ ＦＥＴ Ｖ１が、Ｘ方向に１６列、Ｙ方向に８列、計１２８個、アレイ状に並べて形成されている。ただし、ＶＮＷ ＦＥＴ Ｖ１は、Ｘ方向において、２列おきに間隔を空けて配置されている。ここでは、２列毎のＶＮＷ ＦＥＴ Ｖ１の群について、図面左側から順に、ｇ１１，ｇ２１，ｇ２２，ｇ１２，ｇ１３，ｇ２３，ｇ２４，ｇ１４とする。各群ｇ１１〜ｇ１４，ｇ２１〜ｇ２４は、Ｘ方向に２列、Ｙ方向に８列、計１６個のＶＮＷ ＦＥＴ Ｖ１を含む。
群ｇ１１，ｇ２１は、それぞれ、容量素子Ｅ２１のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１２，ｇ２２は、それぞれ、容量素子Ｅ２２のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１３，ｇ２３は、それぞれ、容量素子Ｅ２３のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１４，ｇ２４は、それぞれ、容量素子Ｅ２４のトランジスタＴｒ１，Ｔｒ２を構成する。ｇ１１，ｇ１２，ｇ１３，ｇ１４が第１部品に相当し、ｇ２１，ｇ２２，ｇ２３，ｇ２４が第２部品に相当する。
ボトム領域１１１，１１２，１１３，１１４が形成されている。群ｇ１１，ｇ２１のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域１１１上に形成されており、ボトムがボトム領域１１１と接続されている。群ｇ２２，ｇ１２のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域１１２上に形成されており、ボトムがボトム領域１１２と接続されている。群ｇ１３，ｇ２３のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域１１３上に形成されており、ボトムがボトム領域１１３と接続されている。群ｇ２４，ｇ１４のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域１１４上に形成されており、ボトムがボトム領域１１４と接続されている。
以下、容量素子Ｅ２１を例にとって、そのレイアウト構造の詳細について説明する。
群ｇ１１，ｇ２１において、Ｘ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１は、ゲート同士が接続されている。群ｇ１１から図面左側にゲート配線１２１が引き出されており、群ｇ２１から図面右側にゲート配線１２２が引き出されている。なお、ゲート配線１２２は、群ｇ２２から図面左側に引き出されたゲート配線と一体に形成されている。ゲート配線１２１，１２２の引き出された部分には、その上層のローカル配線と接続するためのビア１２７ａ，１２７ｂが形成されている。また、ボトム領域１１１には、その上層のローカル配線と接続するためのビア１２８が形成されている。ビア１２８は、群ｇ１１と群ｇ２１との間に配置されている。
群ｇ１１，ｇ２１の上層に、Ｘ方向に延びるローカル配線１３１が形成されている。群ｇ１１，ｇ２１においてＸ方向に並ぶ４個のＶＮＷ ＦＥＴ Ｖ１は、トップ同士がローカル配線１３１によって接続されている。また、ローカル配線１３１はビア１２８と接続されている。すなわち、ローカル配線１３１は、群ｇ１１，ｇ２１においてＸ方向に並ぶ４個のＶＮＷ ＦＥＴ Ｖ１のトップおよびボトムと接続されている。
Ｍ１配線層において、容量素子Ｅ２１の上層に、Ｙ方向に延びるＭ１配線１４１，１４２，１４３，１４４，１４５，１４６，１４７が形成されている。Ｍ１配線１４１は、ゲート配線１２１に形成されたビア１２７ａと、ローカル配線を介して接続されている。Ｍ１配線１４１は、ノードＡとなるＭ２配線１５１と、ビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ ＦＥＴ Ｖ１のゲートは、ゲート配線１２１、ビア１２７ａ、Ｍ１配線１４１を介して、Ｍ２配線１５１すなわちノードＡと接続されている。
Ｍ１配線１４２〜１４６は、ローカル配線１３１とビアを介して接続されている。Ｍ１配線１４２，１４３，１４５，１４６は、Ｍ２配線１５６とビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ ＦＥＴ Ｖ１のトップおよびボトム、並びに、群ｇ２１の各ＶＮＷ ＦＥＴ Ｖ１のトップおよびボトムは、ビア１２８、ローカル配線１３１、Ｍ１配線１４２〜１４６、Ｍ２配線１５６を介して、互いに接続されている。ローカル配線１３１およびＭ１配線１４２〜１４６は、ノードＸに対応している。
Ｍ１配線１４７は、ゲート配線１２２に形成されたビア１２７ｂと、ローカル配線を介して接続されている。Ｍ１配線１４７は、ノードＢとなるＭ２配線１５２〜１５５と、ビアを介して接続されている。すなわち、群ｇ２１の各ＶＮＷ ＦＥＴ Ｖ１のゲートは、ゲート配線１２２，ビア１２７ｂ、Ｍ１配線１４７を介して、Ｍ２配線１５２〜１５５すなわちノードＢと接続されている。
図１２の断面図において、容量が生成される箇所の例を破線で示している。すなわち、ＶＮＷ ＦＥＴのゲート酸化膜において容量が生成され、ゲート配線とボトム領域との間に容量が生成される。また、図示はしていないが、その他にも、ゲート配線とトップ配線との間等にも容量が生成される。これらの容量によって、本実施形態に係る容量素子は大きな容量値を有する。
以上のようなレイアウト構造により、例えば容量素子Ｅ２１は、トランジスタＴｒ１，Ｔｒ２を備えており、トランジスタＴｒ１は、１６個のＶＮＷ ＦＥＴを含む群ｇ１１を備え、トランジスタＴｒ２は、１６個のＶＮＷ ＦＥＴを含む群ｇ２１を備える。群ｇ１１と群ｇ２１はＸ方向に並べて配置されており、群ｇ１１の、Ｘ方向において群ｇ２１に向かうボトム配線は、群ｇ２１の、Ｘ方向において群ｇ１１に向かうボトム配線と、接続されている（ここでは、単一のボトム領域１１１として形成されている）。また、群ｇ１１の、Ｘ方向において群ｇ２１に向かうトップ配線は、群ｇ２１の、Ｘ方向において群ｇ１１に向かうトップ配線と、接続されている（ここでは、単一のローカル配線１３１として形成されている）。これにより、トランジスタＴｒ１のトップが、トランジスタＴｒ２のトップと接続されており、トランジスタＴｒ１のボトムが、トランジスタＴｒ２のボトムと接続されているので、トランジスタＴｒ１，Ｔｒ２によって、高耐圧を有する容量素子が実現される。さらに、ボトム領域１１１とローカル配線１３１は、ビア１２８を介して接続されている。これにより、トランジスタＴｒ１，Ｔｒ２のトップと、トランジスタＴｒ１，Ｔｒ２のボトムとが、接続されている。
また、本実施形態では、群ｇ１１のＶＮＷ ＦＥＴ Ｖ１のボトムと、群ｇ２１のＶＮＷ ＦＥＴ Ｖ１のボトムが、同じボトム領域１１１に接続されている。すなわち、群ｇ１１のＶＮＷ ＦＥＴ Ｖ１のボトムと群ｇ２１のＶＮＷ ＦＥＴ Ｖ１のボトムとが、コンタクトや配線を介さずに、接続されている。このため、容量素子を、より小さいレイアウト面積で実現することができる。
また、本実施形態では、図１２の断面図から分かるとおり、容量素子において、ノードＡと電気的に接続された部分とノードＢと電気的に接続された部分とが、十分に離間している。すなわち、ノードＡと接続されたゲート配線１２１のノードＢ側の端部と、ノードＢと接続されたゲート配線１２２のノードＡ側の端部との間が、１グリッド分空いている。このため、容量素子としての信頼性が向上する。
また、上述した構成では、ゲート配線１２１，１２２は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、ローカル配線１３１は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、Ｍ１配線１４１〜１４７は、Ｙ方向に延びるように形成されており、かつ、同一配線幅である。このように、各配線層において、配線の方向および幅が同一であることによって、製造が容易になり、製造精度が向上する。なお、図示した構成では、ゲート配線１２１，１２２、ローカル配線１３１、および、Ｍ１配線１４１〜１４７は、配線幅が互いに同一であるように見えるが、異なる配線層では配線幅を同一にする必要はなく、１つの配線層において配線の方向および幅が同一であれば、製造が容易になり、製造精度が向上する。
なお、上述した構成では、ボトム領域１１１〜１１４はＹ方向において連続して形成されているものとしたが、Ｘ方向に並ぶＶＮＷ ＦＥＴ Ｖ１毎に、ボトム領域を分離して形成してもかまわない。すなわち、Ｘ方向に延びるボトム配線を、Ｙ方向に並べて形成してもかまわない。ただし、ボトム領域を一体に形成した場合には、電圧が各ＶＮＷ ＦＥＴ Ｖ１に均等に印加される。
また、上述した構成では、ローカル配線１３１は、Ｘ方向に並ぶＶＮＷ ＦＥＴ Ｖ１毎に、個別に形成するものとしたが、ローカル配線をＹ方向において連続して形成してもかまわない。また、同一のローカル配線に接続されるＭ１配線は、一体に形成してもかまわない。
また、Ｍ２配線１５６は、省いてもかまわない。この場合、各容量素子Ｅ２１〜Ｅ２４は、ノードＸが互いに接続されないため、ノードＡ−Ｂ間に個別に設けられたことになる。ただし、Ｍ２配線１５６を設けて各容量素子Ｅ２１〜Ｅ２４のノードＸを互いに接続する方が、電圧が各容量素子Ｅ２１〜Ｅ２４に均等に印加されるので、好ましい。
＜変形例＞
図１３は第２実施形態の変形例に係る容量素子の構成を示す回路図である。図１３の容量素子は、トランジスタＴｒ１，Ｔｒ２のソース同士、ドレイン同士が接続されている。ただし、トランジスタＴｒ１，Ｔｒ２のソースとドレインは接続されていない点が、図７の容量素子と異なっている。
図１４〜図１８は本変形例に係る容量素子の構造例を示す図であり、図１４は全体平面図、図１５〜図１７は層別の平面図、図１８は断面図である。具体的には、図１５はＶＮＷ ＦＥＴおよびその下の層を示し、図１６はＶＮＷ ＦＥＴよりも上のローカル配線およびＭ１配線を示し、図１７はＭ１およびＭ２配線を示す。図１８は図１４の平面視横方向の断面図であり、線Ｘｘ−Ｘｘ’の断面である。
上述した第２実施形態では、例えば容量素子Ｅ２１において、群ｇ１１，ｇ２１の間に１グリッド分の間隔があり、その部分のボトム領域１１１にビア１２８が形成されていた。本変形例では、群ｇ１１，ｇ２１の間の間隔が狭まっており、ボトム領域１１１に形成されていたビア１２８が省かれている。また、ビア１２８の上層に配置されていたＭ１配線１４４も省かれている。この結果、容量素子Ｅ２１のＸ方向におけるサイズが、１グリッド分小さくなっている。ボトム領域１１５，１１６，１１７，１１８は、Ｘ方向におけるサイズが、第２実施形態のボトム領域１１１，１１２，１１３，１１４よりも１グリッド分小さくなっている。ローカル配線１３２は、第２実施形態のローカル配線１３１よりも１グリッド分短くなっている。
すなわち、群ｇ１１の各ＶＮＷ ＦＥＴ Ｖ１のトップとボトムは、接続されていない。また、群ｇ２１の各ＶＮＷ ＦＥＴ Ｖ１のトップとボトムは、接続されていない。ただし、群ｇ１１の各ＶＮＷ ＦＥＴ Ｖ１のトップと、群ｇ２１の各ＶＮＷ ＦＥＴ Ｖ１のトップは、ローカル配線１３２、Ｍ１配線１４２〜１４６、Ｍ２配線１５６を介して、接続されている。また、群ｇ１１の各ＶＮＷ ＦＥＴ Ｖ１のボトムと、群ｇ２１の各ＶＮＷ ＦＥＴ Ｖ１のボトムは、ボトム領域１１５を介して、接続されている。
他の構造は第２実施形態と同様であり、ここではその詳細な説明を省略する。以上のようなレイアウト構造により、第２実施形態と同様の作用効果が得られる。また、容量素子のレイアウト面積をより小さくすることができる。
（第３実施形態）
図１９は第３実施形態に係る容量素子の構成を示す回路図である。本実施形態に係る半導体集積回路装置は、図１９に示す容量素子を備える。図１９の容量素子は、ノードＡとノードＢとの間に配置されたトランジスタＴｒ１，Ｔｒ２を備える。トランジスタＴｒ１のソースおよびドレインはノードＡと接続されている。トランジスタＴｒ２のソースおよびドレインはノードＢと接続されている。そして、トランジスタＴｒ１のゲートとトランジスタＴｒ２のゲートとは、接続されている（ノードＸ）。ノードＡ，Ｂは、例えば、信号が与えられる。あるいは、ノードＡ，Ｂは、電源線と接続される。この場合、容量素子は電源間容量として機能する。
図１９の構成では、トランジスタＴｒ１，Ｔｒ２に印加される電圧は、ノードＡ−Ｂ間の電圧の１／２となる。このため、容量素子に対して、トランジスタＴｒ１，Ｔｒ２の耐圧よりも高い電圧を印加可能になる。なお、ノードＡ−Ｂ間に設けるトランジスタの個数は、２より多くてもかまわない。
トランジスタＴｒ１，Ｔｒ２は、それぞれ、ＶＮＷ ＦＥＴによって構成される。ここでは、トランジスタＴｒ１，Ｔｒ２は、それぞれ、並列接続された１６個のＶＮＷ ＦＥＴによって構成されているものとする。本実施形態に係るレイアウト構造では、トランジスタＴｒ１を構成する１６個のＶＮＷ ＦＥＴと、トランジスタＴｒ２を構成する１６個のＶＮＷ ＦＥＴとを有する容量素子が、４個、並列に設けられているものとする。
図２０〜図２４は本実施形態に係る容量素子の構造例を示す図であり、図２０は全体平面図、図２１〜図２３は層別の平面図、図２４は断面図である。具体的には、図２１はＶＮＷ ＦＥＴおよびその下の層を示し、図２２はＶＮＷ ＦＥＴよりも上のローカル配線およびＭ１配線を示し、図２３はＭ１およびＭ２配線を示す。図２４は図２０の平面視横方向の断面図であり、線Ｘｘ−Ｘｘ’の断面である。
図２０等に示すように、Ｘ方向に延びるＭ２配線２５１，２５２，２５３，２５４，２５５，２５６が配置されている。Ｍ２配線２５１はノードＡに相当し、Ｍ２配線２５２，２５３，２５４，２５５はノードＢに相当する。Ｍ２配線２５１〜２５６の下層に、容量素子Ｅ３１，Ｅ３２，Ｅ３３，Ｅ３４が形成されている。容量素子Ｅ３１，Ｅ３２，Ｅ３３，Ｅ３４は、Ｘ方向に並べて配置されており、回路的には、Ｍ２配線２５１とＭ２配線２５２〜２５５との間に設けられている。容量素子Ｅ３１〜Ｅ３４は、基本的には同一のレイアウト形状を有する。ただし、容量素子Ｅ３２，Ｅ３４は、容量素子Ｅ３１をＸ方向において反転させたレイアウト形状を有する。また、隣り合う容量素子、例えば容量素子Ｅ３１，Ｅ３２は、１グリッド分、レイアウトを共有している。
図２１に示すように、ＶＮＷ ＦＥＴ Ｖ１が、Ｘ方向に１６列、Ｙ方向に８列、計１２８個、アレイ状に並べて形成されている。ただし、ＶＮＷ ＦＥＴ Ｖ１は、Ｘ方向において、２列おきに間隔を空けて配置されている。ここでは、２列毎のＶＮＷ ＦＥＴ Ｖ１の群について、図面左側から順に、ｇ１１，ｇ２１，ｇ２２，ｇ１２，ｇ１３，ｇ２３，ｇ２４，ｇ１４とする。各群ｇ１１〜ｇ１４，ｇ２１〜ｇ２４は、Ｘ方向に２列、Ｙ方向に８列、計１６個のＶＮＷ ＦＥＴ Ｖ１を含む。
群ｇ１１，ｇ２１は、それぞれ、容量素子Ｅ３１のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１２，ｇ２２は、それぞれ、容量素子Ｅ３２のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１３，ｇ２３は、それぞれ、容量素子Ｅ３３のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１４，ｇ２４は、それぞれ、容量素子Ｅ３４のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１１〜ｇ１４が、第１部品に相当し、群ｇ２１〜ｇ２４が、第２部品に相当する。
ボトム領域２１１，２１２，２１３，２１４，２１５が形成されている。群ｇ１１のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域２１１上に形成されており、ボトムがボトム領域２１１１と接続されている。群ｇ２１，ｇ２２のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域２１２上に形成されており、ボトムがボトム領域２１２と接続されている。群ｇ１２，ｇ１３のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域２１３上に形成されており、ボトムがボトム領域２１３と接続されている。群ｇ２３，ｇ２４のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域２１４上に形成されており、ボトムがボトム領域２１４と接続されている。群ｇ１４のＶＮＷ ＦＥＴ Ｖ１は、ボトム領域２１５上に形成されており、ボトムがボトム領域２１５と接続されている。
以下、容量素子Ｅ３１を例にとって、そのレイアウト構造の詳細について説明する。
群ｇ１１において、Ｘ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１は、ゲート同士が接続されている。群ｇ２１において、Ｘ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１は、ゲート同士が接続されている。そして、群ｇ１１，ｇ２１において、Ｘ方向に並ぶ４個のＶＮＷ ＦＥＴ Ｖ１のゲートは、Ｘ方向に延びるゲート配線２２１に接続されている。ゲート配線２２１の、群ｇ１１と群ｇ２１との間の部分には、その上層のローカル配線と接続するためのビア２２７が形成されている。また、ボトム領域２１１の、群ｇ１１の図面左側の部分に、その上層のローカル配線と接続するためのビア２２８ａが形成されている。ボトム領域２１２の、群ｇ２１の図面右側の部分に、その上層のローカル配線と接続するためのビア２２８ｂが形成されている。
群ｇ１１の上層に、Ｘ方向に延びるローカル配線２３１が形成されている。群ｇ１１において、Ｘ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１は、トップ同士がローカル配線２３１によって接続されている。また、ローカル配線２３１はビア２２８ａの位置まで延びており、ビア２２８ａと接続されている。すなわち、ローカル配線２３１は、群ｇ１１のＸ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１のトップおよびボトムと接続されている。
群ｇ２１の上層に、Ｘ方向に延びるローカル配線２３２が形成されている。群ｇ２１において、Ｘ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１は、トップ同士がローカル配線２３２によって接続されている。また、ローカル配線２３２はビア２２８ｂの位置まで延びており、ビア２２８ｂと接続されている。すなわち、ローカル配線２３２は、群ｇ２１のＸ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１のトップおよびボトムと接続されている。なお、ローカル配線２３２は、群ｇ２２の上層まで延びており、群ｇ２２のＸ方向に隣り合う２個のＶＮＷ ＦＥＴ Ｖ１のトップおよびボトムと接続されている。
Ｍ１配線層において、容量素子Ｅ３１の上層に、Ｙ方向に延びるＭ１配線２４１，２４２，２４３，２４４，２４５，２４６，２４７が形成されている。Ｍ１配線２４１，２４２，２４３は、ローカル配線２３１と、ビアを介して接続されている。Ｍ１配線２４１，２４２，２４３は、ノードＡとなるＭ２配線２５１と、ビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ ＦＥＴ Ｖ１のボトムおよびトップは、ボトム領域２１１、ビア２２８ａ、ローカル配線２３１、Ｍ１配線２４１，２４２，２４３を介して、Ｍ２配線２５１すなわちノードＡと接続されている。
Ｍ１配線２４４は、ゲート配線２２１と、ビア２２７、ローカル配線を介して、接続されている。Ｍ１配線２４４は、Ｍ２配線２５６と、ビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ ＦＥＴ Ｖ１、および、群ｇ２１の各ＶＮＷ ＦＥＴ Ｖ１のゲートは、ゲート配線２２１，ビア２２７、Ｍ１配線２４４を介して、Ｍ２配線２５６と接続されている。ゲート配線２２１およびＭ１配線２４４が、ノードＸに対応している。
Ｍ１配線２４５，２４６，２４７は、ローカル配線２３２と、ビアを介して接続されている。Ｍ１配線２４５，２４６，２４７は、ノードＢとなるＭ２配線２５２〜２５５と、ビアを介して接続されている。すなわち、群ｇ２１の各ＶＮＷ ＦＥＴ Ｖ１のボトムおよびトップは、ボトム領域２１２、ビア２２８ｂ、Ｍ１配線２４５，２４６，２４７を介して、Ｍ２配線２５２〜２５５すなわちノードＢと接続されている。
図２４の断面図において、容量が生成される箇所の例を破線で示している。すなわち、ＶＮＷ ＦＥＴのゲート酸化膜において容量が生成され、ゲート配線とボトム領域との間に容量が生成される。また、図示はしていないが、その他にも、ゲート配線とトップ配線との間等にも容量が生成される。これらの容量によって、本実施形態に係る容量素子は大きな容量値を有する。
以上のようなレイアウト構造により、例えば容量素子Ｅ３１は、トランジスタＴｒ１，Ｔｒ２を備えており、トランジスタＴｒ１は、１６個のＶＮＷ ＦＥＴを含む群ｇ１１を備え、トランジスタＴｒ２は、１６個のＶＮＷ ＦＥＴを含む群ｇ２１を備える。群ｇ１１と群ｇ２１はＸ方向に並べて配置されており、群ｇ１１の、Ｘ方向において群ｇ２１に向かうゲート配線は、群ｇ２１の、Ｘ方向において群ｇ１１に向かうゲート配線と、接続されている（ここでは、単一のゲート配線２２１として形成されている）。これにより、トランジスタＴｒ１のゲートが、トランジスタＴｒ２のゲートと接続されているので、トランジスタＴｒ１，Ｔｒ２によって、高耐圧を有する容量素子が実現される。
また、本実施形態では、群ｇ１１のゲート配線と群ｇ２１のゲート配線が、単一のゲート配線２２１として形成されている。すなわち、群ｇ１１のＶＮＷ ＦＥＴ Ｖ１のゲートと群ｇ２１のＶＮＷ ＦＥＴ Ｖ１のゲートとが、コンタクトや他の階層の配線を介さずに、直接接続されている。このため、容量素子を、より小さいレイアウト面積で実現することができる。
また、本実施形態では、図２４の断面図から分かるとおり、容量素子において、ノードＡと電気的に接続された部分とノードＢと電気的に接続された部分とが、十分に離間している。すなわち、ノードＡと接続されたボトム領域２１１およびローカル配線２３１のノードＢ側の端部と、ノードＢと接続されたボトム領域２１２およびローカル配線２３２のノードＡ側の端部との間が、１グリッド分空いている。このため、容量素子としての信頼性が向上する。
また、上述した構成では、ゲート配線２２１は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、ローカル配線２３１，２３２は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、Ｍ１配線２４１〜２４７は、Ｙ方向に延びるように形成されており、かつ、同一配線幅である。このように、各配線層において、配線の方向および幅が同一であることによって、製造が容易になり、製造精度が向上する。なお、図示した構成では、ゲート配線２２１、ローカル配線２３１，２３２、および、Ｍ１配線２４１〜２４７は、配線幅が互いに同一であるように見えるが、異なる配線層では配線幅を同一にする必要はなく、１つの配線層において配線の方向および幅が同一であれば、製造が容易になり、製造精度が向上する。
なお、上述した構成では、ボトム領域２１１〜２１５はＹ方向において連続して形成されているものとしたが、Ｘ方向に並ぶＶＮＷ ＦＥＴ Ｖ１毎に、ボトム領域を分離して形成してもかまわない。すなわち、Ｘ方向に延びるボトム配線を、Ｙ方向に並べて形成してもかまわない。ただし、ボトム領域を一体に形成した場合には、電圧が各ＶＮＷ ＦＥＴ Ｖ１に均等に印加される。
また、上述した構成では、ローカル配線２３１，２３２は、Ｘ方向に並ぶＶＮＷ ＦＥＴ Ｖ１毎に、個別に形成するものとしたが、ローカル配線をＹ方向において連続して形成してもかまわない。また、同一のローカル配線に接続されるＭ１配線は、一体に形成してもかまわない。
また、Ｍ２配線２５６は、省いてもかまわない。この場合、各容量素子Ｅ３１〜Ｅ３４は、ノードＸが互いに接続されないため、ノードＡ−Ｂ間に個別に設けられた構成になる。ただし、Ｍ２配線２５６を設けて各容量素子Ｅ３１〜Ｅ３４のノードＸを互いに接続する方が、電圧が各容量素子Ｅ３１〜Ｅ３４に均等に印加されるので、好ましい。
＜変形例＞
図２５は第３実施形態の変形例に係る容量素子の構成を示す回路図である。図２５の容量素子は、トランジスタＴｒ１，Ｔｒ２のゲート同士が接続されている。ただし、トランジスタＴｒ１，Ｔｒ２は，それぞれ、並列接続された２個のＶＮＷ ＦＥＴによって構成されており、各トランジスタＴｒ１のゲート同士、各トランジスタＴｒ２のゲート同士は、接続されていない点が、図１９の容量素子と異なっている。すなわち、本変形例に係るレイアウト構造では、トランジスタＴｒ１を構成する２個のＶＮＷ ＦＥＴと、トランジスタＴｒ２を構成する２個のＶＮＷ ＦＥＴとを有する容量部品が、３２個、並列に設けられているものとする。
図２６〜図３０は本変形例に係る容量素子の構造例を示す図であり、図２６は全体平面図、図２７〜図２９は層別の平面図、図３０は断面図である。具体的には、図２７はＶＮＷ ＦＥＴおよびその下の層を示し、図２８はＶＮＷ ＦＥＴよりも上のローカル配線およびＭ１配線を示し、図２９はＭ１およびＭ２配線を示す。図３０は図２６の平面視横方向の断面図であり、線Ｘｘ−Ｘｘ’の断面である。
図２６〜図２９において、容量素子Ｅ３１〜Ｅ３４は、それぞれ、トランジスタＴｒ１を構成する２個のＶＮＷ ＦＥＴと、トランジスタＴｒ２を構成する２個のＶＮＷ ＦＥＴとを有する容量部品が、Ｙ方向に８個、並べて配置された構成を有する。
上述した第３実施形態では、例えば容量素子Ｅ３１において、群ｇ１１，ｇ２１の間に１グリッド分の間隔があり、その部分のゲート配線２２１にビア２２７が形成されていた。そして、ゲート配線２２１が、Ｍ１配線２４４と、ビア２２７を介して接続されていた。本変形例では、群ｇ１１，ｇ２１の間の間隔が狭まっており、ゲート配線２２２にビアは形成されていない。また、Ｍ１配線２４４も省かれている。この結果、容量素子Ｅ３１のＸ方向におけるサイズが、１グリッド分小さくなっている。また、Ｍ２配線２５６も省かれている。ゲート配線２２２は、第３実施形態のゲート配線２２１よりも１グリッド分短くなっている。
他の構造は第３実施形態と同様であり、ここではその詳細な説明を省略する。本変形例では、第３実施形態と同様の作用効果が得られる。また、第３実施形態と比べて、容量素子のレイアウト面積をより小さくすることができる。
（他の実施形態）
（その１）
上述したレイアウト構造の例では、各群ｇ１１〜ｇ１４，ｇ２１〜ｇ２４において、ＶＮＷ ＦＥＴ Ｖ１は、Ｘ方向に２列、Ｙ方向に８列、計１６個ずつ設けられているものとした。ただし、ＶＮＷ ＦＥＴ Ｖ１の列数や個数は、これに限られるものではない。例えば、Ｘ方向に１列、Ｙ方向に４列、計４個ずつ、ＶＮＷ ＦＥＴ Ｖ１を配置してもかまわない。
（その２）
上述したレイアウト構造の例では、ＶＮＷの平面形状は円形であるものとしたが、ＶＮＷの平面形状は円形に限られるものではない。例えば、矩形、長円形などであってもかまわない。また、ＶＮＷの平面形状が、長円形のように一方向に長く延びる形状である場合には、延びる方向は同一であるのが好ましい。また、端の位置はそろっていることが好ましい。
また、容量素子において、全てのＶＮＷを同一形状にする必要はなく、異なる平面形状を有するＶＮＷが混在していてもかまわない。例えば、円形のＶＮＷと長円形のＶＮＷとが混在していてもかまわない。
本開示では、ＶＮＷ ＦＥＴを用いて、高耐圧の容量素子を実現できるので、例えば半導体チップの性能向上に有用である。
１１〜１５ ボトム領域（ボトム配線）
２１，２２ ゲート配線
３１，３２ ローカル配線（トップ配線）
４１〜４８ Ｍ１配線
１１１〜１１４，１１５〜１１８ ボトム領域（ボトム配線）
１２１，１２２，１２３，１２４ ゲート配線
１３１，１３２ ローカル配線（トップ配線）
１４１〜１４７ Ｍ１配線
２１２〜２１５ ボトム領域（ボトム配線）
２２１，２２２ ゲート配線
２３１，２３２，２３３，２３４ ローカル配線（トップ配線）
２４１〜２４７ Ｍ１配線
Ｅ１１〜Ｅ１４，Ｅ２１〜Ｅ２４，Ｅ３１〜Ｅ３４ 容量素子
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
Ｖ１ ＶＮＷ ＦＥＴ
ｇ１１〜ｇ１４ 第１部品
ｇ２１〜ｇ２４ 第２部品

Claims (10)

  1. 容量素子を備えた半導体集積回路装置であって、
    前記容量素子は、第１トランジスタおよび第２トランジスタを備え、
    前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ） ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第１部品を備え、
    前記第２トランジスタは、１個のＶＮＷ ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第２部品を備え、
    前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、
    前記第１部品は、
    ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ゲート配線と、
    ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１トップ配線と、
    ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ボトム配線とを備え、
    前記第２部品は、
    ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ゲート配線と、
    ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２トップ配線と、
    ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品とは逆の向きに延びる第２ボトム配線とを備え、
    前記第１トップ配線および前記第１ボトム配線と、前記第２ゲート配線とが、接続されている
    ことを特徴とする半導体集積回路装置。
  2. 請求項１記載の半導体集積回路装置において、
    前記第１トップ配線は、前記第１方向と垂直をなす方向である第２方向に延びる金属配線と、接続されている
    ことを特徴とする半導体集積回路装置。
  3. 容量素子を備えた半導体集積回路装置であって、
    前記容量素子は、第１トランジスタおよび第２トランジスタを備え、
    前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ） ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第１部品を備え、
    前記第２トランジスタは、１個のＶＮＷ ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第２部品を備え、
    前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、
    前記第１部品は、
    ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ゲート配線と、
    ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１トップ配線と、
    ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ボトム配線とを備え、
    前記第２部品は、
    ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２ゲート配線と、
    ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２トップ配線と、
    ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ボトム配線とを備え、
    前記第１トップ配線と前記第２トップ配線とが接続されており、前記第１ボトム配線と前記第２ボトム配線とが接続されている
    ことを特徴とする半導体集積回路装置。
  4. 請求項３記載の半導体集積回路装置において、
    前記第１および第２トップ配線と、前記第１および第２ボトム配線とが、接続されている
    ことを特徴とする半導体集積回路装置。
  5. 請求項３記載の半導体集積回路装置において、
    前記第１および第２トップ配線は、単一の配線として形成されている
    ことを特徴とする半導体集積回路装置。
  6. 請求項３記載の半導体集積回路装置において、
    前記第１および第２トップ配線は、前記第１方向と垂直をなす方向である第２方向に延びる金属配線と、接続されている
    ことを特徴とする半導体集積回路装置。
  7. 請求項３記載の半導体集積回路装置において、
    前記第１および第２ボトム配線は、単一のボトム領域として形成されている
    ことを特徴とする半導体集積回路装置。
  8. 容量素子を備えた半導体集積回路装置であって、
    前記容量素子は、第１トランジスタおよび第２トランジスタを備え、
    前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ） ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第１部品を備え、
    前記第２トランジスタは、１個のＶＮＷ ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ ＦＥＴを含む、第２部品を備え、
    前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、
    前記第１部品は、
    ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ゲート配線と、
    ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１トップ配線と、
    ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ボトム配線とを備え、
    前記第２部品は、
    ＶＮＷ ＦＥＴのゲートと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ゲート配線と、
    ＶＮＷ ＦＥＴのトップと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２トップ配線と、
    ＶＮＷ ＦＥＴのボトムと接続されており、ＶＮＷ ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２ボトム配線とを備え、
    前記第１ゲート配線と前記第２ゲート配線とが、接続されている
    ことを特徴とする半導体集積回路装置。
  9. 請求項８記載の半導体集積回路装置において、
    前記第１および第２ゲート配線は、単一の配線として形成されている
    ことを特徴とする半導体集積回路装置。
  10. 請求項８記載の半導体集積回路装置において、
    前記第１および第２ゲート配線は、前記第１方向と垂直をなす方向である第２方向に延びる金属配線と、接続されている
    ことを特徴とする半導体集積回路装置。
JP2020521142A 2018-05-22 2019-05-08 半導体集積回路装置 Withdrawn JPWO2019225314A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018097948 2018-05-22
JP2018097948 2018-05-22
PCT/JP2019/018404 WO2019225314A1 (ja) 2018-05-22 2019-05-08 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPWO2019225314A1 true JPWO2019225314A1 (ja) 2021-06-10

Family

ID=68615870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020521142A Withdrawn JPWO2019225314A1 (ja) 2018-05-22 2019-05-08 半導体集積回路装置

Country Status (3)

Country Link
US (1) US11152346B2 (ja)
JP (1) JPWO2019225314A1 (ja)
WO (1) WO2019225314A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019130965A1 (ja) * 2017-12-25 2021-01-14 株式会社ソシオネクスト 出力回路
CN113363211B (zh) * 2020-03-05 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20240105610A1 (en) * 2022-09-28 2024-03-28 International Business Machines Corporation Vertical-transport field-effect transistor with backside gate contact
US20240113021A1 (en) * 2022-09-29 2024-04-04 International Business Machines Corporation Vertical-transport field-effect transistors with shared backside power supply
US20240113219A1 (en) * 2022-09-29 2024-04-04 International Business Machines Corporation Vertical-transport field-effect transistor with backside source/drain connections

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283863A (ja) * 1988-05-10 1989-11-15 Nec Corp Ｍｏｓ型半導体装置
JPH08306870A (ja) 1995-04-28 1996-11-22 Fuji Xerox Co Ltd 半導体集積昇圧回路装置
JP5114968B2 (ja) * 2007-02-20 2013-01-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN101687631A (zh) * 2007-03-28 2010-03-31 昆南诺股份有限公司 纳米线电路结构
JP2008258533A (ja) 2007-04-09 2008-10-23 Thermoelectric Device Development Inc 熱電変換装置
JP5407034B2 (ja) * 2007-04-09 2014-02-05 株式会社東芝 半導体集積回路装置
JP4427566B2 (ja) * 2007-07-02 2010-03-10 株式会社リコー 半導体装置
FR2929013B1 (fr) 2008-03-21 2010-05-21 Commissariat Energie Atomique Structure de test d'une capacite mos et procede de mesure d'une courbe de capacite en fonction de la tension associe
JP2010040797A (ja) 2008-08-06 2010-02-18 Renesas Technology Corp 半導体装置およびその製造方法
JP5336887B2 (ja) * 2009-03-05 2013-11-06 パナソニック株式会社 半導体集積回路
US11088130B2 (en) * 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) * 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10177133B2 (en) * 2014-05-16 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
KR102173083B1 (ko) * 2014-06-11 2020-11-02 삼성전자주식회사 높은 종횡비를 갖는 반도체 소자 형성 방법 및 관련된 소자
US9698261B2 (en) * 2014-06-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical device architecture
US9472551B2 (en) * 2015-02-13 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical CMOS structure and method
US20190057959A1 (en) * 2015-06-06 2019-02-21 Monolithic 3D Inc. Semiconductor device and structure with thermal isolation
CN108701653B (zh) * 2016-02-25 2022-07-29 株式会社索思未来 半导体集成电路装置
US9966431B2 (en) * 2016-03-23 2018-05-08 Globalfoundries Inc. Nanowire-based vertical memory cell array having a back plate and nanowire seeds contacting a bit line
WO2018042986A1 (ja) * 2016-08-29 2018-03-08 株式会社ソシオネクスト 半導体集積回路装置
US10312229B2 (en) * 2016-10-28 2019-06-04 Synopsys, Inc. Memory cells including vertical nanowire transistors
US10083963B2 (en) * 2016-12-21 2018-09-25 Qualcomm Incorporated Logic circuit block layouts with dual-side processing
US10325821B1 (en) * 2017-12-13 2019-06-18 International Business Machines Corporation Three-dimensional stacked vertical transport field effect transistor logic gate with buried power bus
US10217674B1 (en) * 2017-12-13 2019-02-26 International Business Machines Corporation Three-dimensional monolithic vertical field effect transistor logic gates
FR3075407B1 (fr) * 2017-12-19 2020-11-20 Commissariat Energie Atomique Circuit de commande pour la polarisation de transistors
JPWO2019130965A1 (ja) * 2017-12-25 2021-01-14 株式会社ソシオネクスト 出力回路
CN111587483A (zh) * 2018-01-12 2020-08-25 株式会社索思未来 半导体集成电路装置
WO2019142333A1 (ja) * 2018-01-19 2019-07-25 株式会社ソシオネクスト 半導体集積回路装置
WO2019194007A1 (ja) * 2018-04-05 2019-10-10 株式会社ソシオネクスト 半導体集積回路装置
WO2020044560A1 (ja) * 2018-08-31 2020-03-05 株式会社ソシオネクスト 半導体装置及びその製造方法
US10861852B2 (en) * 2018-11-05 2020-12-08 Qualcomm Incorporated Three-dimensional (3D), vertically-integrated field-effect transistors (FETs) for complementary metal-oxide semiconductor (CMOS) cell circuits
US11031336B2 (en) * 2019-04-25 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device having contact element of rectangular shape
KR20210039744A (ko) * 2019-10-02 2021-04-12 삼성전자주식회사 두꺼운 금속층을 갖는 반도체 소자들
US11444089B2 (en) * 2019-12-27 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around field effect transistors in integrated circuits
JP7319614B2 (ja) * 2020-01-09 2023-08-02 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20210082902A1 (en) 2021-03-18
US11152346B2 (en) 2021-10-19
WO2019225314A1 (ja) 2019-11-28

Similar Documents

Publication Publication Date Title
JPWO2019225314A1 (ja) 半導体集積回路装置
JP6974743B2 (ja) 半導体集積回路装置
JP7415176B2 (ja) 半導体集積回路装置
US20220246769A1 (en) Semiconductor chip
US20220329235A1 (en) Semiconductor integrated circuit device
US11309248B2 (en) Semiconductor integrated circuit device
JP7032668B2 (ja) 半導体集積回路装置
JPWO2019155559A1 (ja) 半導体集積回路装置
US20210366902A1 (en) Semiconductor integrated circuit device
JPWO2020137660A1 (ja) 半導体集積回路装置
US11587926B2 (en) Semiconductor structure
US11295987B2 (en) Output circuit
US11450674B2 (en) Semiconductor integrated circuit device
US11296230B2 (en) Semiconductor integrated circuit device
CN110326099A (zh) 半导体集成电路装置
US11973081B2 (en) Integrated circuit including integrated standard cell structure
CN111466020A (zh) 半导体集成电路装置
JPS5917867B2 (ja) 半導体集積回路装置
JPH03116862A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220413

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20221114