JP5336887B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP5336887B2 JP5336887B2 JP2009051652A JP2009051652A JP5336887B2 JP 5336887 B2 JP5336887 B2 JP 5336887B2 JP 2009051652 A JP2009051652 A JP 2009051652A JP 2009051652 A JP2009051652 A JP 2009051652A JP 5336887 B2 JP5336887 B2 JP 5336887B2
- Authority
- JP
- Japan
- Prior art keywords
- type mos
- mos transistor
- series
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 239000000758 substrate Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 22
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 28
- 238000010586 diagram Methods 0.000 description 28
- 230000000694 effects Effects 0.000 description 16
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 14
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 14
- 230000004913 activation Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0808—Varactor diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0811—MIS diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
Description
図1は、本発明の実施形態1に係る半導体集積回路の構成図である。
以上のように、P型MOSトランジスタの駆動能力をN型MOSトランジスタの総駆動能力の2倍以上で構成することで、トランジスタの特性ばらつきによる遅延回路の遅延時間の変動を抑制することが可能となる。
図2は、本発明の実施形態2に係る半導体集積回路の構成図である。
図3は、本発明の実施形態3に係る半導体集積回路の構成図である。
図4は、本発明の実施形態4に係る半導体集積回路の構成図である。
図5は、本発明の実施形態5に係る半導体集積回路の構成図である。
図6は、本発明の実施形態6に係る半導体集積回路の構成図である。
以上のように、N型MOSトランジスタの駆動能力をP型MOSトランジスタの総駆動能力の2倍以上で構成することで、トランジスタの特性ばらつきによる遅延回路の遅延時間の変動を抑制することが可能となる。
図7は、本発明の実施形態7に係る半導体集積回路の構成図である。
図8は、本発明の実施形態8に係る半導体集積回路の構成図である。
図9は、本発明の実施形態9に係る半導体集積回路の構成図である。
図10は、本発明の実施形態10に係る半導体集積回路の構成図である。
本発明の遅延素子(遅延回路)を、スタティックランダムアクセスメモリ(以下、SRAMと呼ぶ)等の半導体記憶装置用の遅延回路として用いる場合を説明する。
図12は、SRAM等の半導体記憶装置の構成の一例を示した図である。
図14は、SRAM等の半導体記憶装置の具体的構成の一例を示す図である。
図15は、SRAM等の半導体記憶装置の具体的構成のその他の一例を示す図である。
図16は、本発明の実施形態15に係る半導体集積回路のレイアウト構成の一例を示す図である。
図17は、本発明の実施形態16に係る半導体集積回路のレイアウト構成の一例を示す図である。
32 Pウェル
33 ゲート電極
34 拡散領域
35 コンタクト
36 配線
41 PMOS容量素子
42 NMOS容量素子
100 メモリセルアレイ
101 メモリセル
102 プリチャージ回路
103 センスアンプ
104 ライトバッファ
200 周辺回路
201 コントロール回路
202 Rowデコーダー
203 センスアンプ起動タイミング生成回路
204 ライトパルス生成回路
300 遅延回路
MP1〜2、11〜12、
21〜22 P型MOSトランジスタ
MN1、2、11、12、
21、22 N型MOSトランジスタ
C1〜2 容量素子
A1〜2 アクセストランジスタ
D1〜2 ドライブトランジスタ
L1〜2 ロードトランジスタ
IN 入力端子
OUT 出力端子
T1、T2 接続ノード
WL、WL0、WLx ワード線
BL、NBL ビット線
PCG プリチャージ制御信号
ICLK1〜3 内部クロック信号
SAE センスアンプイネーブル信号
WEN ライトイネーブル信号
ADx アドレス
CLK クロック
Din データ入力
Dout データ出力
VDD 電源
VDDP 周辺回路用電源
VDDM メモリアレイ用電源
VSS 接地電源
Claims (20)
- 第1の電源と第2の電源との間に直列に接続された第1のP型MOSトランジスタと2以上のN型MOSトランジスタを備え、
入力端子が前記第1のP型MOSトランジスタのゲート端子と前記N型MOSトランジスタのゲート端子とに接続され、
前記第1のP型MOSトランジスタと前記N型MOSトランジスタとの接点である出力端子に接続された1以上の容量素子を有し、
前記第1のP型MOSトランジスタの駆動能力が、前記2以上に直列接続したN型MOSトランジスタの駆動能力よりも大きく、
更に、ゲート端子が前記入力端子に接続され、前記直列接続したN型MOSトランジスタ同士の接続ノードと前記第1の電源との間に接続された1以上の第2のP型MOSトランジスタを有する
ことを特徴とする半導体集積回路。 - 第1の電源と第2の電源との間に直列に接続された第1のP型MOSトランジスタと2以上のN型MOSトランジスタを備え、
入力端子が前記第1のP型MOSトランジスタのゲート端子と前記N型MOSトランジスタのゲート端子とに接続され、
前記第1のP型MOSトランジスタと前記N型MOSトランジスタとの接点である出力端子に接続された1以上の容量素子を有し、
前記第1のP型MOSトランジスタの駆動能力が、前記2以上に直列接続したN型MOSトランジスタの駆動能力よりも大きく、
更に、ゲート端子が前記入力端子に接続され、前記直列接続したN型MOSトランジスタ同士の接続ノードと前記出力端子との間に接続された1以上の第3のP型MOSトランジスタを有する
ことを特徴とする半導体集積回路。 - 第1の電源と第2の電源との間に直列に接続された第1のP型MOSトランジスタと2以上のN型MOSトランジスタを備え、
入力端子が前記第1のP型MOSトランジスタのゲート端子と前記N型MOSトランジスタのゲート端子とに接続され、
前記第1のP型MOSトランジスタと前記N型MOSトランジスタとの接点である出力端子に接続された1以上の容量素子を有し、
前記第1のP型MOSトランジスタの駆動能力が、前記2以上に直列接続したN型MOSトランジスタの駆動能力よりも大きく、
前記容量素子は、少なくともP型MOSトランジスタ又はN型MOSトランジスタの何れかで構成されており、
前記P型MOSトランジスタ又は前記N型MOSトランジスタで構成された容量素子が共存する場合には、前記P型MOSトランジスタで構成された容量素子の容量値が、前記N型MOSトランジスタで構成された容量素子の容量値よりも小さい
ことを特徴とする半導体集積回路。 - 第1の電源と第2の電源との間に直列に接続された第1のP型MOSトランジスタと2以上のN型MOSトランジスタを備え、
入力端子が前記第1のP型MOSトランジスタのゲート端子と前記N型MOSトランジスタのゲート端子とに接続され、
前記第1のP型MOSトランジスタと前記N型MOSトランジスタとの接点である出力端子に接続された1以上の容量素子を有し、
前記第1のP型MOSトランジスタの駆動能力が、前記2以上に直列接続したN型MOSトランジスタの駆動能力よりも大きく、
前記容量素子は、少なくともP型MOSトランジスタ又はN型MOSトランジスタの何れかで構成されており、
前記P型MOSトランジスタで構成された容量素子のチャネル長とチャネル幅との積が、前記N型MOSトランジスタで構成された容量素子のチャネル長とチャネル幅との積よりも小さい
ことを特徴とする半導体集積回路。 - 前記請求項1〜4の何れかに記載の半導体集積回路において、
前記2以上に直列接続したN型MOSトランジスタの総駆動能力を1とした場合に、前記第1のP型MOSトランジスタの駆動能力が2以上である
ことを特徴とする半導体集積回路。 - 前記請求項1〜4の何れかに記載の半導体集積回路において、
前記第1のP型及び前記2以上に直列接続したN型MOSトランジスタの各トランジスタのチャネル長が全て等しい場合、
前記第1のP型MOSトランジスタのチャネル幅は、前記N型MOSトランジスタのチャネル幅を前記N型MOSトランジスタの直列段数で割った値の4倍以上のチャネル幅で構成されている
ことを特徴とする半導体集積回路。 - 前記請求項1〜4の何れかに記載の半導体集積回路において、
前記第1のP型及び前記2以上に直列接続したN型MOSトランジスタの各トランジスタのチャネル幅が全て等しい場合、
前記第1のP型MOSトランジスタのチャネル長は、前記N型MOSトランジスタのチャネル長に前記N型MOSトランジスタの直列段数を掛けた値の1/4以下のチャネル長で構成されている
ことを特徴とする半導体集積回路。 - 前記請求項1〜7の何れかに記載の半導体集積回路において、
更に、前記第1のP型MOSトランジスタ又は前記2以上に直列接続したN型MOSトランジスタの基板電位がそれぞれ制御できるように構成されている
ことを特徴とする半導体集積回路。 - 第1の電源と第2の電源との間に直列に接続された2以上のP型MOSトランジスタ及び第1のN型MOSトランジスタを備え、
入力端子が前記第1のN型MOSトランジスタのゲート端子と前記P型MOSトランジスタのゲート端子とに接続され、
前記P型MOSトランジスタと前記第1のN型MOSトランジスタとの接点である出力端子に接続された1以上の容量素子を有し、
前記第1のN型MOSトランジスタの駆動能力が、前記2以上に直列接続したP型MOSトランジスタの駆動能力よりも大きく、
更に、前記入力端子がゲート端子に接続され、前記直列接続したP型MOSトランジスタ同士の接続ノードと前記第2の電源との間に接続された1以上の第2のN型MOSトランジスタを有する
ことを特徴とする半導体集積回路。 - 第1の電源と第2の電源との間に直列に接続された2以上のP型MOSトランジスタ及び第1のN型MOSトランジスタを備え、
入力端子が前記第1のN型MOSトランジスタのゲート端子と前記P型MOSトランジスタのゲート端子とに接続され、
前記P型MOSトランジスタと前記第1のN型MOSトランジスタとの接点である出力端子に接続された1以上の容量素子を有し、
前記第1のN型MOSトランジスタの駆動能力が、前記2以上に直列接続したP型MOSトランジスタの駆動能力よりも大きく、
更に、前記入力端子がゲート端子に接続され、前記直列接続したP型MOSトランジスタ同士の接続ノードと前記出力端子との間に接続された1以上の第3のN型MOSトランジスタを有する
ことを特徴とする半導体集積回路。 - 第1の電源と第2の電源との間に直列に接続された2以上のP型MOSトランジスタ及び第1のN型MOSトランジスタを備え、
入力端子が前記第1のN型MOSトランジスタのゲート端子と前記P型MOSトランジスタのゲート端子とに接続され、
前記P型MOSトランジスタと前記第1のN型MOSトランジスタとの接点である出力端子に接続された1以上の容量素子を有し、
前記第1のN型MOSトランジスタの駆動能力が、前記2以上に直列接続したP型MO Sトランジスタの駆動能力よりも大きく、
前記容量素子は、少なくともP型MOSトランジスタ又はN型MOSトランジスタの何れかで構成されており、
前記P型MOSトランジスタ又は前記N型MOSトランジスタで構成された容量素子が共存する場合には、前記P型MOSトランジスタで構成された容量素子の容量値が、前記N型MOSトランジスタで構成された容量素子の容量値よりも大きい
ことを特徴とする半導体集積回路。 - 第1の電源と第2の電源との間に直列に接続された2以上のP型MOSトランジスタ及び第1のN型MOSトランジスタを備え、
入力端子が前記第1のN型MOSトランジスタのゲート端子と前記P型MOSトランジスタのゲート端子とに接続され、
前記P型MOSトランジスタと前記第1のN型MOSトランジスタとの接点である出力端子に接続された1以上の容量素子を有し、
前記第1のN型MOSトランジスタの駆動能力が、前記2以上に直列接続したP型MO Sトランジスタの駆動能力よりも大きく、
前記容量素子は、少なくともP型MOSトランジスタ又はN型MOSトランジスタの何れかで構成されており、
前記P型MOSトランジスタで構成された容量素子のチャネル長とチャネル幅との積が、前記N型MOSトランジスタで構成された容量素子のチャネル長とチャネル幅との積よりも大きい
ことを特徴とする半導体集積回路。 - 前記請求項9〜12の何れかに記載の半導体集積回路において、
前記2以上に直列接続したP型MOSトランジスタの総駆動能力を1とした場合に、前記第1のN型MOSトランジスタの駆動能力が2以上である
ことを特徴とする半導体集積回路。 - 前記請求項9〜12の何れかに記載の半導体集積回路において、
前記2以上に直列接続したP型及び前記第1のN型MOSトランジスタの各トランジスタのチャネル長が全て等しい場合、
前記第1のN型MOSトランジスタのチャネル幅は、前記P型MOSトランジスタのチャネル幅を前記P型MOSトランジスタの直列段数で割った値以上のチャネル幅で構成されている
ことを特徴とする半導体集積回路。 - 前記請求項9〜12の何れかに記載の半導体集積回路において、
前記2以上に直列接続したP型及び前記第1のN型MOSトランジスタの各トランジスタのチャネル幅が全て等しい場合、
前記第1のN型MOSトランジスタのチャネル長は、前記P型MOSトランジスタのチャネル長に前記P型MOSトランジスタの直列段数を掛けた値以下のチャネル長で構成されている
ことを特徴とする半導体集積回路。 - 前記請求項9〜15の何れかに記載の半導体集積回路において、
更に、前記2以上に直列接続したP型MOSトランジスタ又は前記第1のN型MOSトランジスタの基板電位がそれぞれ制御できるように構成されている
ことを特徴とする半導体集積回路。 - 前記請求項1〜16の何れかに記載の半導体集積回路が半導体記憶装置に備えられる場合、
前記直列に接続されたトランジスタの極性は、前記半導体記憶装置においてビット線と前記第1の電源又は第2の電源との間に直列に接続されたトランジスタのうちの、前記ビット線に接続されたトランジスタの極性と同一である
ことを特徴とする半導体集積回路。 - 前記請求項1〜16の何れかに記載の半導体集積回路が半導体記憶装置に備えられる場合、
前記直列に接続されたトランジスタの直列段数は、前記半導体記憶装置においてビット線と前記第1の電源又は第2の電源との間に直列に接続されたトランジスタの直列段数と同一である
ことを特徴とする半導体集積回路。 - 前記請求項1〜18の何れかに記載の半導体集積回路が半導体記憶装置に備えられる場合、
前記直列に接続されたトランジスタは、前記半導体記憶装置においてビット線に接続されたトランジスタと同一の不純物濃度を注入したトランジスタで構成される
ことを特徴とする半導体集積回路。 - 前記請求項1〜19の何れかに記載の半導体集積回路は、
半導体記憶装置中のメモリセルからの読み出しデータをセンスアンプ回路で増幅する、前記センスアンプ回路の起動タイミング生成用の遅延回路として用いられる
ことを特徴とする半導体集積回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009051652A JP5336887B2 (ja) | 2009-03-05 | 2009-03-05 | 半導体集積回路 |
PCT/JP2009/005927 WO2010100693A1 (ja) | 2009-03-05 | 2009-11-06 | 半導体集積回路 |
CN200980157798.8A CN102342023B (zh) | 2009-03-05 | 2009-11-06 | 半导体集成电路 |
US13/218,235 US8625370B2 (en) | 2009-03-05 | 2011-08-25 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009051652A JP5336887B2 (ja) | 2009-03-05 | 2009-03-05 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010206054A JP2010206054A (ja) | 2010-09-16 |
JP5336887B2 true JP5336887B2 (ja) | 2013-11-06 |
Family
ID=42709271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009051652A Active JP5336887B2 (ja) | 2009-03-05 | 2009-03-05 | 半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8625370B2 (ja) |
JP (1) | JP5336887B2 (ja) |
CN (1) | CN102342023B (ja) |
WO (1) | WO2010100693A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5129309B2 (ja) * | 2010-09-22 | 2013-01-30 | 株式会社東芝 | 半導体記憶装置 |
JP2015032950A (ja) | 2013-08-01 | 2015-02-16 | 株式会社東芝 | 遅延回路およびデジタル時間変換器 |
US9087579B1 (en) * | 2014-01-06 | 2015-07-21 | Qualcomm Incorporated | Sense amplifiers employing control circuitry for decoupling resistive memory sense inputs during state sensing to prevent current back injection, and related methods and systems |
US9595307B2 (en) * | 2014-05-22 | 2017-03-14 | Samsung Electronics Co., Ltd. | Volatile memory device and system-on-chip including the same |
CN107464583A (zh) * | 2016-06-03 | 2017-12-12 | 中芯国际集成电路制造(上海)有限公司 | 一种用于静态随机存取存储器的自定时电路及静态随机存取存储器 |
US10210946B2 (en) * | 2016-07-08 | 2019-02-19 | Analog Devices, Inc. | Electronic switch exhibiting low off-state leakage current |
WO2019225314A1 (ja) * | 2018-05-22 | 2019-11-28 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4687954A (en) * | 1984-03-06 | 1987-08-18 | Kabushiki Kaisha Toshiba | CMOS hysteresis circuit with enable switch or natural transistor |
JPH09282889A (ja) | 1996-04-09 | 1997-10-31 | Toshiba Corp | 半導体装置 |
JP2002231890A (ja) * | 2001-02-01 | 2002-08-16 | Sanyo Electric Co Ltd | 半導体集積回路 |
ES2240617T3 (es) | 2001-08-10 | 2005-10-16 | Tyco Electronics Amp Gmbh | Rele conmutador con resorte de armadura mejorado. |
JP3652644B2 (ja) | 2001-12-26 | 2005-05-25 | 株式会社半導体理工学研究センター | 回路装置 |
KR100408420B1 (ko) * | 2002-01-09 | 2003-12-03 | 삼성전자주식회사 | 감지증폭기의 센싱속도를 향상시킬 수 있는 반도체메모리장치의 감지증폭기 구동회로 |
KR100416623B1 (ko) | 2002-05-03 | 2004-02-05 | 삼성전자주식회사 | 프로세스 트랙킹 회로를 구비하는 감지증폭기 인에이블신호 발생회로 및 이를 구비하는 반도체 메모리장치 |
KR100546396B1 (ko) * | 2003-11-17 | 2006-01-26 | 삼성전자주식회사 | 오프전류에 영향을 받는 커패시터를 갖는 감지 증폭기드라이버를 구비하는 반도체 장치 |
JP4338548B2 (ja) * | 2004-02-26 | 2009-10-07 | Okiセミコンダクタ株式会社 | パワーオンリセット回路および半導体集積回路 |
JP2008072197A (ja) * | 2006-09-12 | 2008-03-27 | Renesas Technology Corp | 半導体集積回路装置 |
JP5064089B2 (ja) * | 2007-04-12 | 2012-10-31 | パナソニック株式会社 | 半導体集積回路 |
-
2009
- 2009-03-05 JP JP2009051652A patent/JP5336887B2/ja active Active
- 2009-11-06 WO PCT/JP2009/005927 patent/WO2010100693A1/ja active Application Filing
- 2009-11-06 CN CN200980157798.8A patent/CN102342023B/zh active Active
-
2011
- 2011-08-25 US US13/218,235 patent/US8625370B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8625370B2 (en) | 2014-01-07 |
US20110310684A1 (en) | 2011-12-22 |
JP2010206054A (ja) | 2010-09-16 |
WO2010100693A1 (ja) | 2010-09-10 |
CN102342023B (zh) | 2014-03-12 |
CN102342023A (zh) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5336887B2 (ja) | 半導体集積回路 | |
JP5064089B2 (ja) | 半導体集積回路 | |
US7586780B2 (en) | Semiconductor memory device | |
JP4994135B2 (ja) | センス増幅回路およびセンス増幅方法 | |
JP5878837B2 (ja) | 半導体装置 | |
US20130258794A1 (en) | Memory device having control circuitry for sense amplifier reaction time tracking | |
US6178136B1 (en) | Semiconductor memory device having Y-select gate voltage that varies according to memory cell access operation | |
US8693264B2 (en) | Memory device having sensing circuitry with automatic latching of sense amplifier output node | |
JP5980229B2 (ja) | 半導体記憶装置 | |
JP2010272148A (ja) | SRAM(StaticRandomAccessMemory)、及びSRAMへのアクセス方法 | |
JP2008219232A5 (ja) | ||
JP2008219232A (ja) | 半導体集積回路 | |
JPWO2005052944A1 (ja) | セルフタイミング回路を有する半導体メモリ | |
US10706902B2 (en) | Semiconductor device | |
US7489581B2 (en) | Semiconductor memory | |
US8400850B2 (en) | Semiconductor storage device and its cell activation method | |
US8134863B2 (en) | Semiconductor memory device | |
JP5057744B2 (ja) | 半導体集積回路装置 | |
US20190378559A1 (en) | Apparatuses and methods for concentrated arrangement of amplifiers | |
JP4544158B2 (ja) | 半導体記憶装置 | |
US11430796B2 (en) | SRAM layout scheme for improving write margin | |
US8284622B2 (en) | Memory device with phase distribution circuit for controlling relative durations of precharge and active phases | |
KR100840636B1 (ko) | 셀프 타이밍 회로를 갖는 반도체 메모리 | |
JP2018190476A (ja) | 半導体装置 | |
JP2005222620A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111202 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130802 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5336887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |