WO2019225314A1 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
WO2019225314A1
WO2019225314A1 PCT/JP2019/018404 JP2019018404W WO2019225314A1 WO 2019225314 A1 WO2019225314 A1 WO 2019225314A1 JP 2019018404 W JP2019018404 W JP 2019018404W WO 2019225314 A1 WO2019225314 A1 WO 2019225314A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
vnw
fet
gate
component
Prior art date
Application number
PCT/JP2019/018404
Other languages
English (en)
French (fr)
Inventor
祖父江　功弥
Original Assignee
株式会社ソシオネクスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ソシオネクスト filed Critical 株式会社ソシオネクスト
Priority to JP2020521142A priority Critical patent/JPWO2019225314A1/ja
Publication of WO2019225314A1 publication Critical patent/WO2019225314A1/ja
Priority to US17/093,400 priority patent/US11152346B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Definitions

  • the present disclosure relates to a semiconductor integrated circuit device provided with a vertical nanowire (VNW: Vertical Nanowire) FET (Field Effect Transistor), and more particularly, to a layout structure of a capacitive element using the VNW FET.
  • VNW Vertical Nanowire
  • FET Field Effect Transistor
  • the breakdown voltage of transistors tends to decrease as the process becomes finer.
  • some interface units for inputting / outputting signals to / from the outside of the device require a high voltage exceeding the withstand voltage of the transistor depending on the standard.
  • one of basic elements constituting a semiconductor integrated circuit is a capacitive element.
  • a capacitor element may be configured using a transistor.
  • transistors which are basic components of LSIs, have achieved increased integration, reduced operating voltage, and increased operating speed by reducing the gate length (scaling).
  • VNW FETs vertical nanowire FETs
  • Patent Document 1 discloses a high-breakdown-voltage capacitive element configured by connecting transistors in series.
  • This disclosure aims to provide a layout structure of a capacitive element having a high breakdown voltage using a VNW FET.
  • the capacitive element includes a first transistor and a second transistor, and the first transistor is one VNW (Vertical Nanowire: vertical type).
  • VNW Very Nanowire: vertical type
  • Nanowire Nanowire
  • the second transistor includes one A VNW FET or a second component including a plurality of VNW FETs arranged side by side in the first direction and having gates, tops and bottoms connected to each other, the first component and the second component Are arranged side by side in the first direction, and the first component is connected to the gate of the VNW FET.
  • the first gate line extending in the opposite direction to the second component in the first direction and the top of the VNW FET are connected to the first gate line, and extends from the VNW FET in the direction toward the second component in the first direction.
  • the top wiring is connected to the bottom of the VNW FET and includes a first bottom wiring extending from the VNW FET in a direction toward the second component in the first direction, and the second component includes a gate of the VNW FET and Connected to the second gate wiring extending in a direction from the VNW FET toward the first component in the first direction and the top of the VNW FET, and from the VNW FET to the first component in the first direction.
  • the capacitive element includes the first transistor and the second transistor.
  • the first transistor includes a first component including one or more VNW FETs
  • the second transistor includes a second component including one or more VNW FETs.
  • the first component and the second component are arranged side by side in the first direction, and the first top wiring and the first bottom wiring that are directed to the second component in the first direction of the first component are the first of the second component. It is connected to the gate wiring that goes to the first component in the direction.
  • the capacitive element includes a first transistor and a second transistor
  • the first transistor is a single VNW (Vertical Nanowire: vertical type).
  • the second transistor includes one A VNW FET or a second component including a plurality of VNW FETs arranged side by side in the first direction and having gates, tops and bottoms connected to each other, the first component and the second component Are arranged side by side in the first direction, and the first component is connected to the gate of the VNW FET.
  • the first gate line extending in the opposite direction to the second component in the first direction and the top of the VNW FET are connected to the first gate line, and extends from the VNW FET in the direction toward the second component in the first direction.
  • the top wiring is connected to the bottom of the VNW FET and includes a first bottom wiring extending from the VNW FET in a direction toward the second component in the first direction, and the second component includes a gate of the VNW FET and Connected to the second gate wiring extending from the VNW FET in the opposite direction to the first component in the first direction, and to the top of the VNW FET, and from the VNW FET to the first in the first direction.
  • the first from the VNW FET A second bottom wiring extending in a direction toward the first component in the direction, the first top wiring and the second top wiring are connected, and the first bottom wiring and the second bottom wiring are It is connected.
  • the capacitive element includes the first transistor and the second transistor.
  • the first transistor includes a first component including one or more VNW FETs
  • the second transistor includes a second component including one or more VNW FETs.
  • the first component and the second component are arranged side by side in the first direction, and the first top wiring of the first component toward the second component in the first direction is the first component of the second component in the first direction. It is connected to the second top wiring that goes to.
  • the first bottom wiring of the first component going to the second component in the first direction is connected to the second bottom wiring of the second component going to the first component in the first direction.
  • the capacitive element includes a first transistor and a second transistor
  • the first transistor includes one VNW (Vertical-Nanowire: vertical type).
  • the second transistor includes one A VNW FET or a second component including a plurality of VNW FETs arranged side by side in the first direction and having gates, tops and bottoms connected to each other
  • the first component and the second component Are arranged side by side in the first direction, and the first component is connected to the gate of the VNW FET, and is connected to the front of the VNW FET.
  • a first gate line extending in a direction toward the second part in the first direction and a top of the VNW FET are connected to the top, and a first top extending from the VNW FET in a direction opposite to the second part in the first direction.
  • a first bottom wiring connected to the bottom of the VNW FET and extending in a direction opposite to the second part in the first direction from the VNW FET, the second part including a gate of the VNW FET Connected to the second gate wiring extending in a direction from the VNW FET toward the first component in the first direction and the top of the VNW FET, and from the VNW FET to the first component in the first direction.
  • the capacitive element includes the first transistor and the second transistor.
  • the first transistor includes a first component including one or more VNW FETs
  • the second transistor includes a second component including one or more VNW FETs.
  • the first component and the second component are arranged side by side in the first direction, and the first gate wiring of the first component toward the second component in the first direction is the first component in the first direction of the second component. Is connected to the second gate wiring toward Thereby, since the gate of the first transistor is connected to the gate of the second transistor, a capacitive element having a high breakdown voltage is realized by the first and second transistors.
  • a capacitive element having a high breakdown voltage can be realized using a VNW FET.
  • a circuit diagram showing composition of a capacity element concerning a 1st embodiment Overall plan view showing an example of a layout structure according to the first embodiment
  • the top view according to layer which shows the example of the layout structure which concerns on 1st Embodiment The top view according to layer which shows the example of the layout structure which concerns on 1st Embodiment
  • the top view according to layer which shows the example of the layout structure which concerns on 1st Embodiment Sectional drawing which shows the example of the layout structure which concerns on 1st Embodiment
  • the circuit diagram which shows the structure of the capacitive element which concerns on 2nd Embodiment.
  • FIG. 1 It is a schematic diagram which shows the basic structural example of vertical nanowire FET, (a) is sectional drawing, (b) is a top view (A), (b) is a schematic plan view showing an example of a basic structure of a vertical nanowire FET and showing a structure example using local wiring
  • the semiconductor integrated circuit device includes a capacitive element, and the capacitive element includes a so-called vertical nanowire FET (VNW FET).
  • VNW FET vertical nanowire FET
  • FIG. 31 is a schematic diagram showing an example of the basic structure of a VNW FET, where (a) is a cross-sectional view and (b) is a plan view.
  • FIG. 31B illustration of metal wiring is omitted, and components that are not visible in an actual plan view are illustrated for ease of understanding.
  • a P-type well 502 and an N-type well 503 are formed on a semiconductor substrate 501.
  • the semiconductor substrate 501 is a P-type substrate, the P-type well need not be formed.
  • a VNW FET 510 that is an N-type transistor is formed on the P-type well 502, and a VNW FET 520 that is a P-type transistor is formed on the N-type well 503.
  • Reference numeral 504 denotes an insulating film
  • 505 denotes an interlayer insulating film.
  • the VNW FET 510 has a bottom electrode 511 serving as a source / drain electrode, a top electrode 512 serving as a source / drain electrode, and a vertical direction (a direction perpendicular to the substrate surface) between the bottom electrode 511 and the top electrode 512. And formed nanowires 513.
  • the bottom electrode 511 and the top electrode 512 are doped to N conductivity type. At least a part of the nanowire 513 becomes a channel region.
  • a gate insulating film 515 is formed around the nanowire 513, and a gate electrode 514 is formed around the gate insulating film 515.
  • the gate electrode 514 may surround the entire periphery of the nanowire 513, or may surround only a part of the periphery of the nanowire 513. In the case where the gate electrode 514 surrounds only a part of the periphery of the nanowire 513, the gate insulating film 515 may be formed only in a portion where the gate electrode 514 surrounds the nanowire 513.
  • the bottom electrode 511 is connected to a bottom region 516 formed so as to spread along the upper surface of the semiconductor substrate 501.
  • the bottom region 516 is also doped with N conductivity type.
  • a silicide region 517 is formed on the surface of the bottom region 516.
  • a sidewall 518 is formed around the top electrode 512.
  • a silicide region 519 is formed on the top electrode 512. However, the sidewall 518 and the silicide region 519 are not necessarily formed.
  • the VNW FET 520 includes a bottom electrode 521 serving as a source / drain electrode, a top electrode 522 serving as a source / drain electrode, and a nanowire 523 formed between the bottom electrode 521 and the top electrode 522 in a vertical direction. Is provided.
  • the bottom electrode 521 and the top electrode 522 are doped to P conductivity type. At least a part of the nanowire 523 becomes a channel region.
  • a gate insulating film 525 is formed around the nanowire 523, and a gate electrode 524 is formed around the gate insulating film 525.
  • the bottom electrode 521 is connected to a bottom region 526 formed so as to spread along the upper surface of the semiconductor substrate 501.
  • the bottom region 526 is also doped to P conductivity type.
  • a silicide region 527 is formed on the surface of the bottom region 526.
  • a sidewall 528 is formed around the top electrode 522.
  • a silicide region 529 is formed on the top electrode 522. However, the sidewall 528 and the silicide region 529 are not necessarily formed.
  • the gate electrode region 514 of the VNW FET 510 and the gate electrode region 524 of the VNW FET 520 are connected by the gate wiring 531. Further, the bottom region 516, the silicide region 519, the gate wiring 531, the silicide region 529, and the bottom region 526 are connected to the wiring 542 formed in the metal wiring layer M1 through the contact 532 and the contact 541, respectively.
  • a metal wiring layer can be laminated
  • the semiconductor substrate 501 is made of, for example, bulk Si, germanium, a compound or alloy thereof.
  • N-type dopants include As, P, Sb, N, C, or combinations thereof.
  • P-type dopants include B, BF2, In, N, C, or combinations thereof.
  • planar shape of VNW FETs 510 and 520 may be, for example, a circle, a rectangle, an ellipse, or the like.
  • the material of the insulating film 504 is, for example, SiN, SiCN, or the like.
  • Examples of the material of the interlayer insulating film 505 include SiO, TEOS, PSG, BPSG, FSG, SiOC, SOG, Spin-on-Polymers, SiC, or a mixture thereof.
  • the material of the silicide regions 517 and 527 is, for example, NiSi, CoSi, TiSi, WSi or the like.
  • the materials of the gate electrodes 514 and 524 and the gate wiring 531 are, for example, TiN, TaN, TiAl, Ti-containing metal, Ta-containing metal, Al-containing metal, W-containing metal, TiSi, NiSi, PtSi, polysilicon with silicide, and combinations of these.
  • Examples of the material of the gate insulating films 515 and 525 include SiON, Si3N4, Ta2O5, Al2O3, Hf oxide, Ta oxide, and Al oxide.
  • the k value is preferably 7 or more.
  • Examples of the material of the silicide regions 519 and 529 provided on the top electrodes 512 and 522 include NiSi, CoSi, MoSi, WSi, PtSi, TiSi, and combinations thereof.
  • a metal such as W, Cu, or Al, an alloy such as TiN or TaN, a semiconductor into which impurities are implanted, or a combination thereof may be used.
  • Examples of the material of the sidewalls 518 and 528 include SiN, SiON, SiC, SiCN, and SiOCN.
  • Examples of the material of the contact 532 include Ti, TiN, Ta, and TaN. Further, there are Cu, Cu-arroy, W, Ag, Au, Ni, Al and the like. Alternatively, Co or Ru may be used.
  • FIG. 32 shows an example of the basic structure of a VNW FET, and shows an example of a structure using local wiring.
  • a local wiring 534 is formed between the metal wiring layer M1 and the top electrode 512 of the VNW FET 510 and the top electrode 522 of the VNW FET 520.
  • Bottom regions 516 and 526 and gate wiring 531 are connected to wiring 542 formed in metal wiring layer M1 through contact 533, local wiring 534 and contact 541, respectively.
  • the silicide regions 519 and 529 are connected to the wiring 542 formed in the metal wiring layer M1 through the local wiring 534 and the contact 541, respectively.
  • a local wiring 535 is formed between the metal wiring layer M1 and the bottom regions 516 and 526.
  • the local wiring 535 corresponds to a combination of the contact 533 and the local wiring 534 in FIG.
  • the silicide region 536 is used as an etching stopper in the process of forming the local wiring 535.
  • VNW the bottom electrode, top electrode, and gate electrode of the VNW FET are simply referred to as “bottom, top, and gate” as appropriate.
  • VNW the unit configuration
  • FIG. 1 is a circuit diagram showing a configuration of a capacitive element according to the first embodiment.
  • the semiconductor integrated circuit device according to this embodiment includes the capacitive element shown in FIG. 1 includes transistors Tr1 and Tr2 arranged between a node A and a node B.
  • the gate of the transistor Tr1 is connected to the node A.
  • the source and drain of the transistor Tr2 are connected to the node B.
  • the source and drain of the transistor Tr1 are connected to the gate of the transistor Tr2 (node X).
  • Nodes A and B are given signals, for example.
  • the nodes A and B are connected to the power supply line.
  • the capacitive element functions as an inter-power source capacitance.
  • the transistor constituting the capacitor is an N conductivity type transistor.
  • the capacitive element may be configured by a P-conductivity type transistor.
  • the voltage applied to the transistors Tr1 and Tr2 is 1 ⁇ 2 of the voltage between the nodes AB. Therefore, a voltage higher than the withstand voltage of the transistors Tr1 and Tr2 can be applied to the capacitive element. Note that the number of transistors provided between the nodes A and B may be more than two.
  • Transistors Tr1 and Tr2 are each composed of a VNW FET.
  • the transistors Tr1 and Tr2 are each composed of 16 VNW FETs connected in parallel.
  • four capacitive elements having 16 VNW FETs constituting the transistor Tr1 and 16 VNW FETs constituting the transistor Tr2 are provided in parallel. .
  • FIGS. 2 to 6 are diagrams showing examples of the layout structure according to the present embodiment.
  • FIG. 2 is an overall plan view
  • FIGS. 3 to 5 are layered plan views
  • FIG. 6 is a cross-sectional view.
  • FIG. 3 shows the VNW FET and the layers below it
  • FIG. 4 shows the local wiring and M1 wiring above the VNW FET
  • FIG. 5 shows the M1 and M2 wiring.
  • 6 is a cross-sectional view in the horizontal direction in FIG. 2 and is a cross section taken along line Xx-Xx ′.
  • the horizontal direction of the drawing is the X direction (corresponding to the first direction), and the vertical direction of the drawing is the Y direction (corresponding to the second direction) (the same applies to the following drawings).
  • the dotted lines running vertically and horizontally in the plan view of FIG. 2 and the like and the dotted lines running vertically in the cross-sectional view of FIG. 6 and the like indicate grids used for component placement at the time of design.
  • the grids are arranged at equal intervals in the X direction and are arranged at equal intervals in the Y direction. Note that the grid spacing may be the same or different in the X direction and the Y direction. Further, the grid interval may be different for each layer.
  • the grid of the VNW FET and the grid of the M1 wiring may be arranged at different intervals.
  • each part does not necessarily have to be arranged on a grid.
  • it is preferable that the components are arranged on a grid.
  • the device structure according to the present embodiment is premised on the structure shown in FIG. However, the structure shown in FIG. 31 and FIG. 32B, or a structure based on another device structure can be used.
  • the illustration of the well, the STI, each insulating film, the silicide layer on the bottom, the silicide layer on the top, and the sidewall on the top is omitted. The same applies to the subsequent figures.
  • M2 wirings 51, 52, 53, 54, 55, 56 extending in the X direction are arranged.
  • the M2 wiring 51 corresponds to the node A
  • the M2 wirings 52, 53, 54, and 55 correspond to the node B.
  • Capacitance elements E11, E12, E13, E14 are formed below the M2 wirings 51-56.
  • the capacitive elements E11, E12, E13, and E14 are arranged side by side in the X direction, and are provided between the M2 wiring 51 and the M2 wirings 52 to 55 in terms of circuit.
  • the capacitive elements E11 to E14 basically have the same layout shape. However, the capacitive elements E12 and E14 have a layout shape in which the capacitive element E11 is inverted in the X direction. Adjacent capacitive elements, for example, capacitive elements E11 and E12 share a layout for one grid.
  • VNW FETs V1 are arranged in an array of 16 rows, 16 rows in the X direction and 8 rows in the Y direction. However, the VNW FET V1 is arranged at intervals of every other column in the X direction.
  • the groups of VNW FETs V1 for every two columns are designated as g11, g21, g22, g12, g13, g23, g24, g14 in order from the left side of the drawing.
  • Each group g11 to g14, g21 to g24 includes a total of 16 VNW FETs V1, 2 columns in the X direction and 8 columns in the Y direction.
  • the groups g11 and g21 constitute the transistors Tr1 and Tr2 of the capacitive element E11, respectively.
  • the groups g12 and g22 constitute the transistors Tr1 and Tr2 of the capacitive element E12, respectively.
  • the groups g13 and g23 constitute the transistors Tr1 and Tr2 of the capacitive element E13, respectively.
  • the groups g14 and g24 constitute the transistors Tr1 and Tr2 of the capacitive element E14, respectively.
  • g11, g12, g13, and g14 correspond to the first part
  • g21, g22, g23, and g24 correspond to the second part.
  • Bottom regions 11, 12, 13, 14, and 15 are formed.
  • the group g11 VNW FET V1 is formed on the bottom region 11, and the bottom is connected to the bottom region 11.
  • the VNW FETs V1 of the groups g21 and g22 are formed on the bottom region 12, and the bottom is connected to the bottom region 12.
  • the VNW FETs V1 of the groups g12 and g13 are formed on the bottom region 13, and the bottom is connected to the bottom region 13.
  • the VNW FETs V1 of the groups g23 and g24 are formed on the bottom region 14, and the bottom is connected to the bottom region 14.
  • the group g14 VNW FET V1 is formed on the bottom region 15, and the bottom is connected to the bottom region 15.
  • the gates of two VNW FETs V1 adjacent in the X direction are connected to each other.
  • the gates of two VNW FETs V1 adjacent in the X direction are connected to each other.
  • a gate line 21 is drawn from the group g11 to the left side of the drawing, and a gate line 22 is drawn from the group g21 to the left side of the drawing.
  • Vias 27a and 27b are formed in the drawn portions of the gate wirings 21 and 22 to connect to the local wirings in the upper layer.
  • vias 28 a and 28 b are formed for connection to the upper local wiring.
  • the via 28a is arranged on the right side of the group g11 in the drawing, and the via 28b is arranged on the right side of the group g21 in the drawing.
  • a local wiring 31 extending in the X direction is formed in the upper layer of the group g11.
  • the tops of two VNW FETs V1 adjacent in the X direction are connected to each other by the local wiring 31.
  • the local wiring 31 extends to the positions of the vias 28a and 27b and is connected to the vias 28a and 27b. That is, the local wiring 31 is connected to the top and bottom of the two VNW FETs V1 adjacent in the X direction of the group g11 and the gates of the two VNW FETs V1 adjacent in the X direction of the group g21. It is connected.
  • a local wiring 32 extending in the X direction is formed on the upper layer of the group g21.
  • the tops of two VNW FETs V1 adjacent in the X direction are connected to each other by the local wiring 32.
  • the local wiring 32 extends to the position of the via 28b and is connected to the via 28b. Note that the local wiring 32 extends to the upper layer of the group g22.
  • M1 wirings 41, 42, 43, 44, 45, 46, 47, and 48 extending in the Y direction are formed in the upper layer of the capacitive element E11.
  • the M1 wiring 41 is connected to the via 27a formed in the gate wiring 21 through a local wiring.
  • the M1 wiring 41 is connected to the M2 wiring 51 serving as the node A through vias. That is, the gate of each VNW FET V1 in the group g11 is connected to the M2 wiring 51, that is, the node A through the gate wiring 21, the via 27a, and the M1 wiring 41.
  • the M1 wirings 42 to 45 are connected to the local wiring 31 through vias.
  • the M1 wirings 42 to 45 are connected to the M2 wiring 56 through vias. That is, the top and bottom of each VNW FET V1 in the group g11 are connected to each other via the via 28a, the local wiring 31, the M1 wirings 42 to 45, and the M2 wiring 56.
  • the top and bottom of each VNW FET V1 in the group g11 are connected to the gate of each VNW FET V1 in the group g21 via the local wiring 31, the via 27b, and the gate wiring 22.
  • the local wiring 31 and the M1 wirings 42 to 45 correspond to the node X.
  • the M1 wirings 46 to 48 are connected to the local wiring 32 via vias.
  • the M1 wirings 46 to 48 are connected to the M2 wirings 52 to 55 through vias. That is, the top and bottom of each VNW FET V1 in the group g21 is connected to the M2 wirings 52 to 55, that is, the node B through the via 28b, the local wiring 32, and the M1 wirings 46 to 48.
  • a capacitance is generated in the gate oxide film of the VNW FET, and a capacitance is generated between the gate wiring and the bottom region.
  • a capacitance is also generated between the gate wiring and the top wiring. Due to these capacitances, the capacitive element according to the present embodiment has a large capacitance value.
  • the capacitive element E11 includes transistors Tr1 and Tr2, the transistor Tr1 includes a group g11 including 16 VNW FETs, and the transistor Tr2 includes 16 VNW FETs.
  • a group g21 is provided.
  • the group g11 and the group g21 are arranged side by side in the X direction, and the top wiring (here, the local wiring 31) and the bottom wiring (here, the bottom region 11) of the group g11 facing the group g21 in the X direction are included in the group g21. , Connected to the gate wiring 22 toward the group g11 in the X direction.
  • a capacitor having a high breakdown voltage is realized by the transistors Tr1 and Tr2.
  • the portion electrically connected to the node A and the portion electrically connected to the node B are sufficiently separated from each other. . That is, there is a gap of one grid between the end on the node B side of the gate wiring 21 connected to the node A and the end on the node A side of the bottom wiring 12 connected to the node B. For this reason, the reliability as a capacitive element improves.
  • the gate lines 21 and 22 are formed to extend in the X direction and have the same line width.
  • the local wirings 31 and 32 are formed to extend in the X direction and have the same wiring width.
  • the M1 wirings 41 to 48 are formed to extend in the Y direction and have the same wiring width.
  • the gate wirings 21 and 22, the local wirings 31 and 32, and the M1 wirings 41 to 48 seem to have the same wiring width, but the wiring widths are the same in different wiring layers. There is no need, and if the wiring direction and width are the same in one wiring layer, the manufacturing is facilitated and the manufacturing accuracy is improved.
  • the bottom regions 11 to 15 are formed continuously in the Y direction.
  • the bottom regions may be formed separately for each VNW FET V1 arranged in the X direction. . That is, the bottom wiring extending in the X direction may be formed side by side in the Y direction.
  • the voltage is applied equally to each VNW FET V1.
  • the local wirings 31 and 32 are individually formed for each VNW FET V1 arranged in the X direction.
  • the local wirings may be continuously formed in the Y direction.
  • the M1 wiring connected to the same local wiring may be formed integrally.
  • the M2 wiring 56 may be omitted.
  • the capacitive elements E11 to E14 are individually provided between the nodes AB because the node X is not connected to each other.
  • the bottom region 11 extends from the region connected to the bottom of the VNW FET V1 of the group g11 to a range overlapping the M1 wiring 41 in plan view.
  • the bottom region 11 may be formed in a range where the VNW FET V1 of the group g11 and the via 28a can be connected.
  • the bottom region 12 extends from a region connected to the bottom of the VNW FET V1 of the group g21 to a range overlapping with the M1 wiring 45 in plan view.
  • the bottom region 12 may be formed in a range in which the VNW FET V1 of the group g21 and the via 28b can be connected.
  • FIG. 7 is a circuit diagram showing a configuration of a capacitive element according to the second embodiment.
  • the semiconductor integrated circuit device includes the capacitive element shown in FIG.
  • the capacitive element in FIG. 7 includes transistors Tr1 and Tr2 arranged between the node A and the node B.
  • the gate of the transistor Tr1 is connected to the node A.
  • the gate of the transistor Tr2 is connected to the node B.
  • the source and drain of the transistor Tr1 are connected, and the source and drain of the transistor Tr2 are connected.
  • the source and drain of the transistor Tr1 and the source and drain of the transistor Tr2 are connected (node X).
  • Nodes A and B are given signals, for example.
  • the nodes A and B are connected to the power supply line.
  • the capacitive element functions as an inter-power source capacitance.
  • the voltage applied to the transistors Tr1 and Tr2 is 1 ⁇ 2 of the voltage between the nodes AB. Therefore, a voltage higher than the withstand voltage of the transistors Tr1 and Tr2 can be applied to the capacitive element. Note that the number of transistors provided between the nodes A and B may be more than two.
  • Transistors Tr1 and Tr2 are each composed of a VNW FET.
  • the transistors Tr1 and Tr2 are each composed of 16 VNW FETs connected in parallel.
  • four capacitive elements having 16 VNW FETs constituting the transistor Tr1 and 16 VNW FETs constituting the transistor Tr2 are provided in parallel. .
  • FIGS. 9 to 11 are layered plan views
  • FIG. 12 is a sectional view. Specifically, FIG. 9 shows the VNW FET and the layer below it, FIG. 10 shows the local wiring and M1 wiring above the VNW FET, and FIG. 11 shows the M1 and M2 wiring.
  • FIG. 12 is a cross-sectional view in the horizontal direction of FIG. 8 and is a cross section taken along line Xx-Xx ′.
  • M2 wirings 151, 152, 153, 154, 155, and 156 extending in the X direction are arranged.
  • the M2 wiring 151 corresponds to the node A
  • the M2 wirings 152, 153, 154, and 155 correspond to the node B.
  • Capacitance elements E21, E22, E23, E24 are formed below the M2 wirings 151-156.
  • the capacitive elements E21, E22, E23, and E24 are arranged side by side in the X direction, and are provided between the M2 wiring 151 and the M2 wirings 152 to 155 in terms of circuit.
  • the capacitive elements E21 to E24 basically have the same layout shape. However, the capacitive elements E22 and E24 have a layout shape in which the capacitive element E21 is inverted in the X direction. Adjacent capacitive elements, for example, capacitive elements E21 and E22 share a layout for one grid.
  • VNW FETs V1 are formed in an array of 128, 16 rows in the X direction and 8 rows in the Y direction. However, the VNW FET V1 is arranged at intervals of every other column in the X direction.
  • the groups of VNW FETs V1 for every two columns are designated as g11, g21, g22, g12, g13, g23, g24, g14 in order from the left side of the drawing.
  • Each group g11 to g14, g21 to g24 includes a total of 16 VNW FETs V1, 2 columns in the X direction and 8 columns in the Y direction.
  • the groups g11 and g21 constitute the transistors Tr1 and Tr2 of the capacitive element E21, respectively.
  • the groups g12 and g22 constitute the transistors Tr1 and Tr2 of the capacitive element E22, respectively.
  • the groups g13 and g23 constitute the transistors Tr1 and Tr2 of the capacitive element E23, respectively.
  • the groups g14 and g24 constitute the transistors Tr1 and Tr2 of the capacitive element E24, respectively.
  • g11, g12, g13, and g14 correspond to the first part
  • g21, g22, g23, and g24 correspond to the second part.
  • Bottom regions 111, 112, 113, and 114 are formed.
  • the VNW FETs V1 of the groups g11 and g21 are formed on the bottom region 111, and the bottom is connected to the bottom region 111.
  • the VNW FETs V1 of the groups g22 and g12 are formed on the bottom region 112, and the bottom is connected to the bottom region 112.
  • the VNW FETs V1 of the groups g13 and g23 are formed on the bottom region 113, and the bottom is connected to the bottom region 113.
  • the VNW FETs V1 of the groups g24 and g14 are formed on the bottom region 114, and the bottom is connected to the bottom region 114.
  • the gates of two VNW FETs V1 adjacent in the X direction are connected to each other.
  • a gate wiring 121 is drawn from the group g11 on the left side of the drawing, and a gate wiring 122 is drawn from the group g21 on the right side of the drawing.
  • the gate wiring 122 is formed integrally with the gate wiring drawn from the group g22 to the left side of the drawing.
  • Vias 127a and 127b are formed in the extracted portions of the gate wirings 121 and 122 to connect to the local wiring in the upper layer.
  • a via 128 is formed for connection to the local wiring in the upper layer.
  • the via 128 is disposed between the group g11 and the group g21.
  • a local wiring 131 extending in the X direction is formed in an upper layer of the groups g11 and g21.
  • the tops of the four VNW FETs V1 arranged in the X direction are connected to each other by the local wiring 131.
  • the local wiring 131 is connected to the via 128. That is, the local wiring 131 is connected to the top and bottom of the four VNW FETs V1 arranged in the X direction in the groups g11 and g21.
  • M1 wirings 141, 142, 143, 144, 145, 146, and 147 extending in the Y direction are formed above the capacitive element E21.
  • the M1 wiring 141 is connected to the via 127a formed in the gate wiring 121 through a local wiring.
  • the M1 wiring 141 is connected to the M2 wiring 151 serving as the node A through a via. That is, the gate of each VNW FET V1 in the group g11 is connected to the M2 wiring 151, that is, the node A through the gate wiring 121, the via 127a, and the M1 wiring 141.
  • the M1 wirings 142 to 146 are connected to the local wiring 131 through vias.
  • the M1 wirings 142, 143, 145, and 146 are connected to the M2 wiring 156 through vias. That is, the top and bottom of each VNW FET V1 in the group g11 and the top and bottom of each VNW FET V1 in the group g21 are connected to each other via the via 128, the local wiring 131, the M1 wirings 142 to 146, and the M2 wiring 156. It is connected.
  • the local wiring 131 and the M1 wirings 142 to 146 correspond to the node X.
  • the M1 wiring 147 is connected to the via 127b formed in the gate wiring 122 through a local wiring.
  • the M1 wiring 147 is connected to the M2 wirings 152 to 155 serving as the node B through vias. That is, the gate of each VNW FET V1 in the group g21 is connected to the M2 wirings 152 to 155, that is, the node B through the gate wiring 122, the via 127b, and the M1 wiring 147.
  • a capacitance is generated in the gate oxide film of the VNW FET, and a capacitance is generated between the gate wiring and the bottom region.
  • a capacitance is also generated between the gate wiring and the top wiring. Due to these capacitances, the capacitive element according to the present embodiment has a large capacitance value.
  • the capacitive element E21 includes transistors Tr1 and Tr2.
  • the transistor Tr1 includes a group g11 including 16 VNW FETs
  • the transistor Tr2 includes 16 VNW FETs.
  • a group g21 is provided.
  • the group g11 and the group g21 are arranged side by side in the X direction, and the bottom wiring of the group g11 toward the group g21 in the X direction is connected to the bottom wiring of the group g21 toward the group g11 in the X direction ( Here, it is formed as a single bottom region 111).
  • the top wiring of the group g11 that faces the group g21 in the X direction is connected to the top wiring of the group g21 that faces the group g11 in the X direction (here, formed as a single local wiring 131). )
  • the top of the transistor Tr1 is connected to the top of the transistor Tr2, and the bottom of the transistor Tr1 is connected to the bottom of the transistor Tr2, so that a capacitive element having a high breakdown voltage is realized by the transistors Tr1 and Tr2. Is done.
  • the bottom region 111 and the local wiring 131 are connected via a via 128.
  • the tops of the transistors Tr1 and Tr2 are connected to the bottoms of the transistors Tr1 and Tr2.
  • the bottom of the VNW FET V1 of the group g11 and the bottom of the VNW FET V1 of the group g21 are connected to the same bottom region 111. That is, the bottom of the VNW FET V1 of the group g11 and the bottom of the VNW FET V1 of the group g21 are connected without a contact or wiring. Therefore, the capacitive element can be realized with a smaller layout area.
  • the portion electrically connected to the node A and the portion electrically connected to the node B are sufficiently separated from each other. . That is, there is one grid space between the end of the gate line 121 connected to the node A on the node B side and the end of the gate line 122 connected to the node B on the node A side. For this reason, the reliability as a capacitive element improves.
  • the gate wirings 121 and 122 are formed to extend in the X direction and have the same wiring width.
  • the local wiring 131 is formed to extend in the X direction and has the same wiring width.
  • the M1 wirings 141 to 147 are formed to extend in the Y direction and have the same wiring width.
  • the gate wirings 121 and 122, the local wiring 131, and the M1 wirings 141 to 147 appear to have the same wiring width, but the wiring widths need to be the same in different wiring layers. If the wiring direction and width are the same in one wiring layer, the manufacturing is facilitated and the manufacturing accuracy is improved.
  • the bottom regions 111 to 114 are formed continuously in the Y direction.
  • the bottom regions may be formed separately for each VNW FET V1 arranged in the X direction. . That is, the bottom wiring extending in the X direction may be formed side by side in the Y direction.
  • the voltage is applied equally to each VNW FET V1.
  • the local wiring 131 is individually formed for each VNW FET V1 arranged in the X direction.
  • the local wiring may be continuously formed in the Y direction.
  • the M1 wiring connected to the same local wiring may be formed integrally.
  • the M2 wiring 156 may be omitted.
  • the capacitive elements E21 to E24 are individually provided between the nodes AB because the node X is not connected to each other.
  • FIG. 13 is a circuit diagram showing a configuration of a capacitive element according to a modification of the second embodiment.
  • the sources and drains of the transistors Tr1 and Tr2 are connected.
  • the transistors Tr1 and Tr2 are different from the capacitor in FIG.
  • FIGS. 14 to 18 are diagrams showing structural examples of the capacitive element according to this modification
  • FIG. 14 is an overall plan view
  • FIGS. 15 to 17 are layer-wise plan views
  • FIG. 18 is a cross-sectional view.
  • FIG. 15 shows the VNW FET and the layers below it
  • FIG. 16 shows the local wiring and M1 wiring above the VNW FET
  • FIG. 17 shows the M1 and M2 wiring.
  • FIG. 18 is a cross-sectional view in the horizontal direction in FIG.
  • the capacitive element E21 there is an interval of one grid between the groups g11 and g21, and the via 128 is formed in the bottom region 111 of that portion.
  • the gap between the groups g11 and g21 is narrowed, and the via 128 formed in the bottom region 111 is omitted.
  • the M1 wiring 144 arranged in the upper layer of the via 128 is also omitted.
  • the size of the capacitive element E21 in the X direction is reduced by one grid.
  • the bottom regions 115, 116, 117, and 118 are smaller in size in the X direction by one grid than the bottom regions 111, 112, 113, and 114 of the second embodiment.
  • the local wiring 132 is shorter by one grid than the local wiring 131 of the second embodiment.
  • each VNW FET V1 in the group g11 are not connected. Moreover, the top and bottom of each VNW FET V1 of the group g21 are not connected. However, the top of each VNW FET V1 in the group g11 and the top of each VNW FET V1 in the group g21 are connected via a local wiring 132, M1 wirings 142 to 146, and an M2 wiring 156. Further, the bottom of each VNW FET V1 in the group g11 and the bottom of each VNW FET V1 in the group g21 are connected via a bottom region 115.
  • FIG. 19 is a circuit diagram showing a configuration of a capacitive element according to the third embodiment.
  • the semiconductor integrated circuit device includes the capacitive element shown in FIG.
  • the capacitive element in FIG. 19 includes transistors Tr1 and Tr2 arranged between the node A and the node B.
  • the source and drain of the transistor Tr1 are connected to the node A.
  • the source and drain of the transistor Tr2 are connected to the node B.
  • the gate of the transistor Tr1 and the gate of the transistor Tr2 are connected (node X).
  • Nodes A and B are given signals, for example.
  • the nodes A and B are connected to the power supply line.
  • the capacitive element functions as an inter-power source capacitance.
  • the voltage applied to the transistors Tr1 and Tr2 is 1 ⁇ 2 of the voltage between the nodes AB. Therefore, a voltage higher than the withstand voltage of the transistors Tr1 and Tr2 can be applied to the capacitive element. Note that the number of transistors provided between the nodes A and B may be more than two.
  • Transistors Tr1 and Tr2 are each composed of a VNW FET.
  • the transistors Tr1 and Tr2 are each composed of 16 VNW FETs connected in parallel.
  • four capacitive elements having 16 VNW FETs constituting the transistor Tr1 and 16 VNW FETs constituting the transistor Tr2 are provided in parallel. .
  • FIG. 20 to 24 are diagrams showing structural examples of the capacitive element according to the present embodiment.
  • FIG. 20 is an overall plan view
  • FIGS. 21 to 23 are layered plan views
  • FIG. 24 is a cross-sectional view.
  • FIG. 21 shows the VNW FET and the layers below it
  • FIG. 22 shows the local wiring and M1 wiring above the VNW FET
  • FIG. 23 shows the M1 and M2 wiring.
  • FIG. 24 is a cross-sectional view in the horizontal direction in FIG.
  • M2 wirings 251, 252, 253, 254, 255, and 256 extending in the X direction are arranged.
  • the M2 wiring 251 corresponds to the node A
  • the M2 wirings 252, 253, 254, and 255 correspond to the node B.
  • Capacitance elements E31, E32, E33, E34 are formed below the M2 wirings 251 to 256.
  • the capacitive elements E31, E32, E33, E34 are arranged side by side in the X direction, and are provided between the M2 wiring 251 and the M2 wirings 252 to 255 in terms of circuit.
  • the capacitive elements E31 to E34 basically have the same layout shape. However, the capacitive elements E32 and E34 have a layout shape in which the capacitive element E31 is inverted in the X direction. Adjacent capacitive elements, for example, capacitive elements E31 and E32 share a layout for one grid.
  • VNW FETs V1 are formed in an array of 16 rows, 16 rows in the X direction and 8 rows in the Y direction, in total. However, the VNW FET V1 is arranged at intervals of every other column in the X direction.
  • the groups of VNW FETs V1 for every two columns are designated as g11, g21, g22, g12, g13, g23, g24, g14 in order from the left side of the drawing.
  • Each group g11 to g14, g21 to g24 includes a total of 16 VNW FETs V1, 2 columns in the X direction and 8 columns in the Y direction.
  • the groups g11 and g21 constitute the transistors Tr1 and Tr2 of the capacitive element E31, respectively.
  • the groups g12 and g22 constitute the transistors Tr1 and Tr2 of the capacitive element E32, respectively.
  • the groups g13 and g23 constitute the transistors Tr1 and Tr2 of the capacitive element E33, respectively.
  • the groups g14 and g24 constitute the transistors Tr1 and Tr2 of the capacitive element E34, respectively.
  • the groups g11 to g14 correspond to the first part
  • the groups g21 to g24 correspond to the second part.
  • Bottom regions 211, 212, 213, 214, and 215 are formed.
  • the group g11 VNW FET V1 is formed on the bottom region 211, and the bottom is connected to the bottom region 2111.
  • the VNW FETs V1 of the groups g21 and g22 are formed on the bottom region 212, and the bottom is connected to the bottom region 212.
  • the VNW FETs V1 of the groups g12 and g13 are formed on the bottom region 213, and the bottom is connected to the bottom region 213.
  • the VNW FETs V1 of the groups g23 and g24 are formed on the bottom region 214, and the bottom is connected to the bottom region 214.
  • the VNW FET V1 of the group g14 is formed on the bottom region 215, and the bottom is connected to the bottom region 215.
  • the gates of two VNW FETs V1 adjacent in the X direction are connected to each other.
  • the gates of two VNW FETs V1 adjacent in the X direction are connected to each other.
  • the gates of the four VNW FETs V1 arranged in the X direction are connected to a gate wiring 221 extending in the X direction.
  • a via 227 for connecting to an upper local wiring is formed in a portion of the gate wiring 221 between the group g11 and the group g21.
  • a via 228a is formed in the bottom region 211 on the left side of the group g11 in the drawing so as to be connected to the upper layer local wiring.
  • a via 228b is formed in the bottom region 212 on the right side of the group g21 in the drawing so as to be connected to the upper layer local wiring.
  • a local wiring 231 extending in the X direction is formed on the upper layer of the group g11.
  • the tops of two VNW FETs V1 adjacent in the X direction are connected to each other by a local wiring 231.
  • the local wiring 231 extends to the position of the via 228a and is connected to the via 228a. That is, the local wiring 231 is connected to the top and bottom of two VNW FETs V1 adjacent in the X direction of the group g11.
  • a local wiring 232 extending in the X direction is formed on the upper layer of the group g21.
  • the tops of two VNW FETs V ⁇ b> 1 adjacent in the X direction are connected by a local wiring 232.
  • the local wiring 232 extends to the position of the via 228b and is connected to the via 228b. That is, the local wiring 232 is connected to the top and bottom of two VNW FETs V1 adjacent to each other in the X direction of the group g21.
  • the local wiring 232 extends to the upper layer of the group g22 and is connected to the top and bottom of two VNW FETs V1 adjacent to the group g22 in the X direction.
  • M1 wirings 241, 242, 243, 244, 245, 246, and 247 extending in the Y direction are formed in the upper layer of the capacitive element E31.
  • the M1 wirings 241, 242, and 243 are connected to the local wiring 231 through vias.
  • the M1 wirings 241, 242, and 243 are connected to the M2 wiring 251 serving as the node A through vias. That is, the bottom and top of each VNW FET V1 of the group g11 are connected to the M2 wiring 251, that is, the node A through the bottom region 211, the via 228 a, the local wiring 231, and the M1 wirings 241, 242, and 243.
  • the M1 wiring 244 is connected to the gate wiring 221 through the via 227 and the local wiring.
  • the M1 wiring 244 is connected to the M2 wiring 256 through a via. That is, the gate of each VNW FET V1 of the group g11 and each VNW FET V1 of the group g21 is connected to the M2 wiring 256 via the gate wiring 221, the via 227, and the M1 wiring 244.
  • the gate wiring 221 and the M1 wiring 244 correspond to the node X.
  • the M1 wirings 245, 246, and 247 are connected to the local wiring 232 through vias.
  • the M1 wirings 245, 246 and 247 are connected to the M2 wirings 252 to 255 serving as the node B through vias. That is, the bottom and top of each VNW FET V1 in the group g21 are connected to the M2 wirings 252 to 255, that is, the node B through the bottom region 212, the via 228b, and the M1 wirings 245, 246, and 247.
  • a capacitance is generated in the gate oxide film of the VNW FET, and a capacitance is generated between the gate wiring and the bottom region.
  • a capacitance is also generated between the gate wiring and the top wiring. Due to these capacitances, the capacitive element according to the present embodiment has a large capacitance value.
  • the capacitive element E31 includes transistors Tr1 and Tr2, the transistor Tr1 includes a group g11 including 16 VNW FETs, and the transistor Tr2 includes 16 VNW FETs.
  • a group g21 is provided.
  • the group g11 and the group g21 are arranged side by side in the X direction, and the gate wiring of the group g11 toward the group g21 in the X direction is connected to the gate wiring of the group g21 toward the group g11 in the X direction ( Here, it is formed as a single gate wiring 221).
  • the gate of the transistor Tr1 is connected to the gate of the transistor Tr2, a capacitor having a high breakdown voltage is realized by the transistors Tr1 and Tr2.
  • the gate wiring of the group g11 and the gate wiring of the group g21 are formed as a single gate wiring 221. That is, the gate of the VNW FET V1 of the group g11 and the gate of the VNW FET V1 of the group g21 are directly connected without using a contact or another level of wiring. Therefore, the capacitive element can be realized with a smaller layout area.
  • the portion electrically connected to the node A and the portion electrically connected to the node B are sufficiently separated from each other. . That is, between the bottom region 211 connected to the node A and the end on the node B side of the local wiring 231 and the bottom region 212 connected to the node B and the end on the node A side of the local wiring 232 are 1
  • the grid is empty. For this reason, the reliability as a capacitive element improves.
  • the gate wiring 221 is formed to extend in the X direction and has the same wiring width.
  • the local wirings 231 and 232 are formed so as to extend in the X direction and have the same wiring width.
  • the M1 wirings 241 to 247 are formed to extend in the Y direction and have the same wiring width.
  • the gate wiring 221, the local wirings 231, 232, and the M1 wirings 241 to 247 seem to have the same wiring width, but the wiring widths need to be the same in different wiring layers. If the wiring direction and width are the same in one wiring layer, the manufacturing is facilitated and the manufacturing accuracy is improved.
  • the bottom regions 211 to 215 are formed continuously in the Y direction.
  • the bottom regions may be formed separately for each VNW FET V1 arranged in the X direction. . That is, the bottom wiring extending in the X direction may be formed side by side in the Y direction.
  • the voltage is applied equally to each VNW FET V1.
  • the local wirings 231 and 232 are individually formed for each VNW FET V1 arranged in the X direction.
  • the local wirings may be formed continuously in the Y direction.
  • the M1 wiring connected to the same local wiring may be formed integrally.
  • the M2 wiring 256 may be omitted.
  • the capacitive elements E31 to E34 are individually provided between the nodes AB.
  • FIG. 25 is a circuit diagram showing a configuration of a capacitive element according to a modification of the third embodiment.
  • the gates of the transistors Tr1 and Tr2 are connected to each other.
  • the transistors Tr1 and Tr2 are each composed of two VNW FETs connected in parallel, and the gates of the transistors Tr1 and the gates of the transistors Tr2 are not connected. It is different from the capacitive element.
  • 32 capacitive components having two VNW FETs constituting the transistor Tr1 and two VNW FETs constituting the transistor Tr2 are provided in parallel.
  • FIGS. 27 to 29 are layer-wise plan views
  • FIG. 30 is a cross-sectional view.
  • FIG. 27 shows the VNW FET and the layers below it
  • FIG. 28 shows the local wiring and M1 wiring above the VNW FET
  • FIG. 29 shows the M1 and M2 wiring.
  • 30 is a cross-sectional view in the horizontal direction of FIG. 26, and is a cross section taken along line Xx-Xx ′.
  • each of the capacitive elements E31 to E34 includes eight capacitive parts in the Y direction having two VNW FETs constituting the transistor Tr1 and two VNW FETs constituting the transistor Tr2. And having a configuration arranged side by side.
  • the capacitive element E31 there is an interval of one grid between the groups g11 and g21, and the via 227 is formed in the gate wiring 221 in that portion.
  • the gate wiring 221 is connected to the M1 wiring 244 via the via 227.
  • the gap between the groups g11 and g21 is narrow, and no via is formed in the gate wiring 222.
  • the M1 wiring 244 is omitted.
  • the size of the capacitive element E31 in the X direction is reduced by one grid.
  • the M2 wiring 256 is also omitted.
  • the gate wiring 222 is shorter by one grid than the gate wiring 221 of the third embodiment.
  • the planar shape of the VNW is circular, but the planar shape of the VNW is not limited to a circle. For example, it may be a rectangle or an oval.
  • the planar shape of the VNW is a shape that extends long in one direction such as an oval, it is preferable that the extending direction is the same. Moreover, it is preferable that the positions of the ends are aligned.
  • VNWs having different planar shapes may be mixed.
  • a circular VNW and an oval VNW may be mixed.
  • a high-breakdown voltage capacitive element can be realized using a VNW FET, which is useful for improving the performance of a semiconductor chip, for example.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

ＶＮＷ　ＦＥＴを用いた、高耐圧を有する容量素子のレイアウト構造を提供する。トランジスタをそれぞれ構成する部品（ｇ１１，ｇ２１）は、Ｘ方向に並べて配置されている。部品（ｇ１１）から、ゲート配線（２１）は部品（ｇ２１）と逆の向きに延び、トップ配線（３１）およびボトム配線（１１）は部品（ｇ２１）に向かう向きに延びる。部品（ｇ２１）から、ゲート配線（２２）は部品（ｇ１１）に向かう向きに延び、トップ配線（３２）およびボトム配線（１２）は部品（ｇ１１）と逆の向きに延びる。トップ配線（３１）およびボトム配線（１１）と、ゲート配線（２２）とが、接続されている。

Description

半導体集積回路装置
　本開示は、縦型ナノワイヤ（ＶＮＷ：Vertical Nanowire）ＦＥＴ（Field Effect Transistor）を備えた半導体集積回路装置に関するものであり、特に、ＶＮＷ　ＦＥＴを用いた容量素子のレイアウト構造に関する。
　半導体集積回路装置では、プロセスの微細化に伴い、トランジスタの耐圧は低下傾向にある。一方、装置外部との間の信号入出力を行うインターフェース部は、その規格等によって、トランジスタの耐圧を超える高電圧を要するものがある。
　また、半導体集積回路を構成する基本的な素子の１つに、容量素子がある。半導体集積回路装置では、容量素子を、トランジスタを用いて構成する場合がある。
　また、ＬＳＩの基本構成要素であるトランジスタは、ゲート長の縮小（スケーリング）により、集積度の向上、動作電圧の低減、および動作速度の向上を実現してきた。しかし近年、過度なスケーリングによるオフ電流と、それによる消費電力の著しい増大が問題となっている。この問題を解決するため、トランジスタ構造を従来の平面型から立体型に変更した立体構造トランジスタが盛んに研究されている。その１つとして、縦型ナノワイヤＦＥＴ（以下、適宜、ＶＮＷ　ＦＥＴという）が注目されている。
　特許文献１では、トランジスタを直列に接続することによって構成した高耐圧の容量素子が開示されている。
特開平８－３０６８７０号公報
　ところが、これまでに、ＶＮＷ　ＦＥＴを用いた容量素子のレイアウト構造を開示する文献はない。
　本開示は、ＶＮＷ　ＦＥＴを用いた、高耐圧を有する容量素子のレイアウト構造を提供することを目的とする。
　本開示の第１態様では、容量素子を備えた半導体集積回路装置において、前記容量素子は、第１トランジスタおよび第２トランジスタを備え、前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）　ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第１部品を備え、前記第２トランジスタは、１個のＶＮＷ　ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第２部品を備え、前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、前記第１部品は、ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ゲート配線と、ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１トップ配線と、ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ボトム配線とを備え、前記第２部品は、ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ゲート配線と、ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２トップ配線と、ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品とは逆の向きに延びる第２ボトム配線とを備え、前記第１トップ配線および前記第１ボトム配線と、前記第２ゲート配線とが、接続されている。
　この態様によると、容量素子は、第１トランジスタおよび第２トランジスタを備えている。第１トランジスタは、１個または複数のＶＮＷ　ＦＥＴを含む第１部品を備え、第２トランジスタは、１個または複数のＶＮＷ　ＦＥＴを含む第２部品を備える。第１部品と第２部品は第１方向に並べて配置されており、第１部品の、第１方向において第２部品に向かう第１トップ配線および第１ボトム配線は、第２部品の、第１方向において第１部品に向かうゲート配線と、接続されている。これにより、第１トランジスタのソースおよびドレインと、第２トランジスタのゲートとが接続されているので、第１および第２トランジスタによって、高耐圧を有する容量素子が実現される。
　本開示の第２態様では、容量素子を備えた半導体集積回路装置において、前記容量素子は、第１トランジスタおよび第２トランジスタを備え、前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）　ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第１部品を備え、前記第２トランジスタは、１個のＶＮＷ　ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第２部品を備え、前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、前記第１部品は、ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ゲート配線と、ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１トップ配線と、ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ボトム配線とを備え、前記第２部品は、ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２ゲート配線と、ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２トップ配線と、ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ボトム配線とを備え、前記第１トップ配線と前記第２トップ配線とが接続されており、前記第１ボトム配線と前記第２ボトム配線とが接続されている。
　この態様によると、容量素子は、第１トランジスタおよび第２トランジスタを備えている。第１トランジスタは、１個または複数のＶＮＷ　ＦＥＴを含む第１部品を備え、第２トランジスタは、１個または複数のＶＮＷ　ＦＥＴを含む第２部品を備える。第１部品と第２部品は第１方向に並べて配置されており、第１部品の、第１方向において第２部品に向かう第１トップ配線は、第２部品の、第１方向において第１部品に向かう第２トップ配線と、接続されている。また、第１部品の、第１方向において第２部品に向かう第１ボトム配線は、第２部品の、第１方向において第１部品に向かう第２ボトム配線と、接続されている。これにより、第１トランジスタのソースと第２トランジスタのソースとが接続され、第１トランジスタのドレインと第２トランジスタのドレインとが接続されているで、第１および第２トランジスタによって、高耐圧を有する容量素子を実現される。
　本開示の第３態様では、容量素子を備えた半導体集積回路装置において、前記容量素子は、第１トランジスタおよび第２トラジスタを備え、前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）　ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第１部品を備え、前記第２トランジスタは、１個のＶＮＷ　ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第２部品を備え、前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、前記第１部品は、ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ゲート配線と、ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１トップ配線と、ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ボトム配線とを備え、前記第２部品は、ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ゲート配線と、ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２トップ配線と、ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２ボトム配線とを備え、前記第１ゲート配線と前記第２ゲート配線とが、接続されている。
　この態様によると、容量素子は、第１トランジスタおよび第２トランジスタを備えている。第１トランジスタは、１個または複数のＶＮＷ　ＦＥＴを含む第１部品を備え、第２トランジスタは、１個または複数のＶＮＷ　ＦＥＴを含む第２部品を備える。第１部品と第２部品は第１方向に並べて配置されており、第１部品の、第１方向において第２部品に向かう第１ゲート配線は、第２部品の、第１方向において第１部品に向かう第２ゲート配線と、接続されている。これにより、第１トランジスタのゲートが、第２トランジスタのゲートと接続されているので、第１および第２トランジスタによって、高耐圧を有する容量素子が実現される。
　本開示によると、ＶＮＷ　ＦＥＴを用いて、高耐圧を有する容量素子を実現することができる。
第１実施形態に係る容量素子の構成を示す回路図 第１実施形態に係るレイアウト構造の例を示す全体平面図 第１実施形態に係るレイアウト構造の例を示す層別の平面図 第１実施形態に係るレイアウト構造の例を示す層別の平面図 第１実施形態に係るレイアウト構造の例を示す層別の平面図 第１実施形態に係るレイアウト構造の例を示す断面図 第２実施形態に係る容量素子の構成を示す回路図 第２実施形態に係るレイアウト構造の例を示す全体平面図 第２実施形態に係るレイアウト構造の例を示す層別の平面図 第２実施形態に係るレイアウト構造の例を示す層別の平面図 第２実施形態に係るレイアウト構造の例を示す層別の平面図 第２実施形態に係るレイアウト構造の例を示す断面図 第２実施形態の変形例に係る容量素子の構成を示す回路図 第２実施形態の変形例に係るレイアウト構造の例を示す全体平面図 第２実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第２実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第２実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第２実施形態の変形例に係るレイアウト構造の例を示す断面図 第３実施形態に係る容量素子の構成を示す回路図 第３実施形態に係るレイアウト構造の例を示す全体平面図 第３実施形態に係るレイアウト構造の例を示す層別の平面図 第３実施形態に係るレイアウト構造の例を示す層別の平面図 第３実施形態に係るレイアウト構造の例を示す層別の平面図 第３実施形態に係るレイアウト構造の例を示す断面図 第３実施形態の変形例に係る容量素子の構成を示す回路図 第３実施形態の変形例に係るレイアウト構造の例を示す全体平面図 第３実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第３実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第３実施形態の変形例に係るレイアウト構造の例を示す層別の平面図 第３実施形態の変形例に係るレイアウト構造の例を示す断面図 縦型ナノワイヤＦＥＴの基本構造例を示す模式図であり、（ａ）は断面図、（ｂ）は平面図 （ａ），（ｂ）は縦型ナノワイヤＦＥＴの基本構造例であって、ローカル配線を用いた構造例を示す模式平面図
　以下、実施の形態について、図面を参照して説明する。以下の実施の形態では、半導体集積回路装置は容量素子を備えており、この容量素子は、いわゆる縦型ナノワイヤＦＥＴ（ＶＮＷ　ＦＥＴ）を備えるものとする。
　図３１はＶＮＷ　ＦＥＴの基本構造例を示す模式図であり、（ａ）は断面図、（ｂ）は平面図である。なお、図３１（ｂ）では、メタル配線の図示を省いており、また、理解のしやすさのために、実際の平面視では見えない構成要素を図示している。
　図３１に示すように、半導体基板５０１上に、Ｐ型ウェル５０２とＮ型ウェル５０３が形成されている。ただし、半導体基板５０１がＰ型基板であるとき、Ｐ型ウェルを形成しなくてもよい。Ｐ型ウェル５０２上に、Ｎ型トランジスタであるＶＮＷ　ＦＥＴ５１０が形成されており、Ｎ型ウェル５０３上に、Ｐ型トランジスタであるＶＮＷ　ＦＥＴ５２０が形成されている。５０４は絶縁膜、５０５は層間絶縁膜である。
　ＶＮＷ　ＦＥＴ５１０は、ソース／ドレイン電極となるボトム電極５１１と、ソース／ドレイン電極となるトップ電極５１２と、ボトム電極５１１とトップ電極５１２との間に、縦方向（基板面に対して垂直方向）に形成されたナノワイヤ５１３とを備える。ボトム電極５１１およびトップ電極５１２は、Ｎ導電型にドーピングされている。ナノワイヤ５１３の少なくとも一部がチャネル領域となる。ナノワイヤ５１３の周囲にはゲート絶縁膜５１５が形成されており、さらにその周囲にゲート電極５１４が形成されている。なお、ゲート電極５１４はナノワイヤ５１３の周囲全体を囲んでいてもよいし、ナノワイヤ５１３の周囲の一部のみを囲んでいてもよい。ゲート電極５１４がナノワイヤ５１３の周囲の一部のみを囲んでいる場合は、ゲート絶縁膜５１５はゲート電極５１４がナノワイヤ５１３を囲んでいる部分にのみ形成されていてもよい。
　ボトム電極５１１は、半導体基板５０１の上面に沿って広がるように形成されたボトム領域５１６と接続されている。ボトム領域５１６も、Ｎ導電型にドーピングされている。ボトム領域５１６の表面にはシリサイド領域５１７が形成されている。また、トップ電極５１２の周囲に、サイドウォール５１８が形成されている。トップ電極５１２の上に、シリサイド領域５１９が形成されている。ただし、サイドウォール５１８およびシリサイド領域５１９は形成しなくてもよい。
　同様に、ＶＮＷ　ＦＥＴ５２０は、ソース／ドレイン電極となるボトム電極５２１と、ソース／ドレイン電極となるトップ電極５２２と、ボトム電極５２１とトップ電極５２２との間に、縦方向に形成されたナノワイヤ５２３とを備える。ボトム電極５２１およびトップ電極５２２は、Ｐ導電型にドーピングされている。ナノワイヤ５２３の少なくとも一部がチャネル領域となる。ナノワイヤ５２３の周囲にはゲート絶縁膜５２５が形成されており、さらにその周囲にゲート電極５２４が形成されている。
　ボトム電極５２１は、半導体基板５０１の上面に沿って広がるように形成されたボトム領域５２６と接続されている。ボトム領域５２６も、Ｐ導電型にドーピングされている。ボトム領域５２６の表面にはシリサイド領域５２７が形成されている。また、トップ電極５２２の周囲に、サイドウォール５２８が形成されている。トップ電極５２２の上に、シリサイド領域５２９が形成されている。ただし、サイドウォール５２８およびシリサイド領域５２９は形成しなくてもよい。
　図３１の構造では、ＶＮＷ　ＦＥＴ５１０のゲート電極領域５１４とＶＮＷ　ＦＥＴ５２０のゲート電極領域５２４とが、ゲート配線５３１によって接続されている。また、ボトム領域５１６、シリサイド領域５１９、ゲート配線５３１、シリサイド領域５２９およびボトム領域５２６は、それぞれ、コンタクト５３２およびコンタクト５４１を介して、メタル配線層Ｍ１に形成された配線５４２に接続されている。なお、メタル配線層Ｍ１のさらに上層に、メタル配線層を積層することができる。
　半導体基板５０１は、例えば、バルクＳｉ、ゲルマニウム、その化合物や合金等によって構成されている。Ｎ型ドーパントの例としては、Ａｓ、Ｐ、Ｓｂ、Ｎ、Ｃまたはこれらの組み合わせ等がある。Ｐ型ドーパントの例としては、Ｂ、ＢＦ２、Ｉｎ、Ｎ、Ｃまたはこれらの組み合わせ等がある。また、ＶＮＷ　ＦＥＴ５１０，５２０の平面形状（ナノワイヤ５１３，５２３の横断面形状）は、例えば、円形、矩形、楕円形等であってもよい。
　絶縁膜５０４の材質は、例えば、ＳｉＮ、ＳｉＣＮ等である。層間絶縁膜５０５の材料は、例えば、ＳｉＯ、ＴＥＯＳ、ＰＳＧ、ＢＰＳＧ、ＦＳＧ、ＳｉＯＣ、ＳＯＧ、Spin on Polymers、ＳｉＣ、または、これらの混合物等がある。シリサイド領域５１７，５２７の材質は、例えば、ＮｉＳｉ、ＣｏＳｉ、ＴｉＳｉ、ＷＳｉ等である。
　ゲート電極５１４，５２４、および、ゲート配線５３１の材料は、例えば、ＴｉＮ、ＴａＮ、ＴｉＡｌ、Ｔｉ－containing Metal、Ｔａ－containing Metal、Ａｌ－containing Metal、Ｗ－containing Metal、ＴｉＳｉ、ＮｉＳｉ、ＰｔＳｉ、polysilicon with silicide、これらの組み合わせ等がある。ゲート絶縁膜５１５，５２５の材料は、例えば、ＳｉＯＮ、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、Ａｌ２Ｏ３、Ｈｆ　oxide、Ｔａ　oxide、Ａｌ　oxide等がある。また、ｋ値は７以上であることが好ましい。
　トップ電極５１２，５２２上に設けるシリサイド領域５１９，５２９の材料としては、ＮｉＳｉ、ＣｏＳｉ、ＭｏＳｉ、ＷＳｉ、ＰｔＳｉ、ＴｉＳｉまたはこれらの組み合わせ等がある。また、他の構成として、Ｗ、Ｃｕ、Ａｌ等のメタルや、ＴｉＮ、ＴａＮ等の合金等、不純物注入された半導体等、またはこれらの組み合わせとしてもよい。サイドウォール５１８，５２８の材料としては、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＯＣＮ等がある。
　コンタクト５３２の材料としては、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ等がある。また、Ｃｕ、Ｃｕ－arroy、Ｗ、Ａｇ、Ａｕ、Ｎｉ、Ａｌ等がある。あるいは、Ｃｏ、Ｒｕでもよい。
　図３２はＶＮＷ　ＦＥＴの基本構造例であって、ローカル配線を用いた構造例を示す。図３２（ａ）では、メタル配線層Ｍ１と、ＶＮＷ　ＦＥＴ５１０のトップ電極５１２およびＶＮＷ　ＦＥＴ５２０のトップ電極５２２との間に、ローカル配線５３４が形成されている。ボトム領域５１６，５２６およびゲート配線５３１は、それぞれ、コンタクト５３３、ローカル配線５３４およびコンタクト５４１を介して、メタル配線層Ｍ１に形成された配線５４２に接続されている。また、シリサイド領域５１９，５２９は、それぞれ、ローカル配線５３４およびコンタクト５４１を介して、メタル配線層Ｍ１に形成された配線５４２に接続されている。
　図３２（ｂ）では、メタル配線層Ｍ１とボトム領域５１６，５２６との間に、ローカル配線５３５が形成されている。言い換えると、ローカル配線５３５は、図３２（ａ）におけるコンタクト５３３およびローカル配線５３４が一体となったものに相当する。シリサイド領域５３６は、ローカル配線５３５を形成する工程において、エッチングストッパとして用いられる。
　以下の説明では、ＶＮＷ　ＦＥＴのボトム電極、トップ電極、ゲート電極のことを、適宜、単にボトム、トップ、ゲートという。また、縦型ナノワイヤ、トップ、ボトムおよびゲートからなる単位構成が、１個または複数個によって、１個のＶＮＷ　ＦＥＴを構成する場合、この単位構成のことを単に「ＶＮＷ」といい、ＶＮＷ　ＦＥＴと区別するものとする。
　また、本明細書において、「同一配線幅」等のように、幅等が同じであることを意味する表現は、製造上のばらつき範囲を含んでいるものとする。
　（第１実施形態）
　図１は第１実施形態に係る容量素子の構成を示す回路図である。本実施形態に係る半導体集積回路装置は、図１に示す容量素子を備える。図１の容量素子は、ノードＡとノードＢとの間に配置されたトランジスタＴｒ１，Ｔｒ２を備える。トランジスタＴｒ１のゲートはノードＡと接続されている。トランジスタＴｒ２のソースおよびドレインはノードＢと接続されている。トランジスタＴｒ１のソースおよびドレインは、トランジスタＴｒ２のゲートと接続されている（ノードＸ）。ノードＡ，Ｂは、例えば、信号が与えられる。あるいは、ノードＡ，Ｂは、電源線と接続される。この場合、容量素子は電源間容量として機能する。
　なお、本実施形態および以降の実施形態における説明では、容量素子を構成するトランジスタは、Ｎ導電型トランジスタであるものとする。ただし、Ｐ導電型トランジスタによって、容量素子を構成してもかまわない。
　図１の構成では、トランジスタＴｒ１，Ｔｒ２に印加される電圧は、ノードＡ－Ｂ間の電圧の１／２となる。このため、容量素子に対して、トランジスタＴｒ１，Ｔｒ２の耐圧よりも高い電圧を印加可能になる。なお、ノードＡ－Ｂ間に設けるトランジスタの個数は、２より多くてもかまわない。
　トランジスタＴｒ１，Ｔｒ２は、それぞれ、ＶＮＷ　ＦＥＴによって構成される。ここでは、トランジスタＴｒ１，Ｔｒ２は、それぞれ、並列接続された１６個のＶＮＷ　ＦＥＴによって構成されているものとする。本実施形態に係るレイアウト構造では、トランジスタＴｒ１を構成する１６個のＶＮＷ　ＦＥＴと、トランジスタＴｒ２を構成する１６個のＶＮＷ　ＦＥＴとを有する容量素子が、４個、並列に設けられているものとする。
　図２～図６は本実施形態に係るレイアウト構造の例を示す図であり、図２は全体平面図、図３～図５は層別の平面図、図６は断面図である。具体的には、図３はＶＮＷ　ＦＥＴおよびその下の層を示し、図４はＶＮＷ　ＦＥＴよりも上のローカル配線およびＭ１配線を示し、図５はＭ１およびＭ２配線を示す。図６は図２の平面視横方向の断面図であり、線Ｘｘ－Ｘｘ’の断面である。
　なお、図２等の平面図では、図面横方向をＸ方向（第１方向に相当する）とし、図面縦方向をＹ方向（第２方向に相当する）としている（以降の図も同様）。また、図２等の平面図において縦横に走る点線、および、図６等の断面図において縦に走る点線は、設計時に部品配置を行うために用いるグリッドを示す。グリッドは、Ｘ方向において等間隔に配置されており、またＹ方向において等間隔に配置されている。なお、グリッド間隔は、Ｘ方向とＹ方向とにおいて同じであってもよいし異なっていてもよい。また、グリッド間隔は、層ごとに異なっていてもかまわない。例えば、ＶＮＷ　ＦＥＴのグリッドとＭ１配線のグリッドとが、異なる間隔で配置されていてもよい。さらに、各部品は必ずしもグリッド上に配置される必要はない。ただし、製造ばらつきを抑制する観点から、部品はグリッド上に配置される方が好ましい。
　また、本実施形態に係るデバイス構造は、図３２（ａ）の構造を前提としている。ただし、図３１や図３２（ｂ）の構造や、他のデバイス構造を前提とした構造にもなり得る。以降の実施形態についても同様である。また、図を分かりやすくするために、ウェル、ＳＴＩ、各絶縁膜、ボトム上のシリサイド層、トップ上のシリサイド層、および、トップのサイドウォールについては、図示を省略している。以降の図についても同様である。
　図２等に示すように、Ｘ方向に延びるＭ２配線５１，５２，５３，５４，５５，５６が配置されている。Ｍ２配線５１はノードＡに相当し、Ｍ２配線５２，５３，５４，５５はノードＢに相当する。Ｍ２配線５１～５６の下層に、容量素子Ｅ１１，Ｅ１２，Ｅ１３，Ｅ１４が形成されている。容量素子Ｅ１１，Ｅ１２，Ｅ１３，Ｅ１４は、Ｘ方向に並べて配置されており、回路的には、Ｍ２配線５１とＭ２配線５２～５５との間に、設けられている。容量素子Ｅ１１～Ｅ１４は、基本的には同一のレイアウト形状を有する。ただし、容量素子Ｅ１２，Ｅ１４は、容量素子Ｅ１１をＸ方向において反転させたレイアウト形状を有する。また、隣り合う容量素子、例えば容量素子Ｅ１１，Ｅ１２は、１グリッド分、レイアウトを共有している。
　図３に示すように、ＶＮＷ　ＦＥＴ　Ｖ１が、Ｘ方向に１６列、Ｙ方向に８列、計１２８個、アレイ状に並べて形成されている。ただし、ＶＮＷ　ＦＥＴ　Ｖ１は、Ｘ方向において、２列おきに間隔を空けて配置されている。ここでは、２列毎のＶＮＷ　ＦＥＴ　Ｖ１の群について、図面左側から順に、ｇ１１，ｇ２１，ｇ２２，ｇ１２，ｇ１３，ｇ２３，ｇ２４，ｇ１４とする。各群ｇ１１～ｇ１４，ｇ２１～ｇ２４は、Ｘ方向に２列、Ｙ方向に８列、計１６個のＶＮＷ　ＦＥＴ　Ｖ１を含む。
　群ｇ１１，ｇ２１は、それぞれ、容量素子Ｅ１１のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１２，ｇ２２は、それぞれ、容量素子Ｅ１２のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１３，ｇ２３は、それぞれ、容量素子Ｅ１３のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１４，ｇ２４は、それぞれ、容量素子Ｅ１４のトランジスタＴｒ１，Ｔｒ２を構成する。ｇ１１，ｇ１２，ｇ１３，ｇ１４が第１部品に相当し、ｇ２１，ｇ２２，ｇ２３，ｇ２４が第２部品に相当する。
　ボトム領域１１，１２，１３，１４，１５が形成されている。群ｇ１１のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域１１上に形成されており、ボトムがボトム領域１１と接続されている。群ｇ２１，ｇ２２のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域１２上に形成されており、ボトムがボトム領域１２と接続されている。群ｇ１２，ｇ１３のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域１３上に形成されており、ボトムがボトム領域１３と接続されている。群ｇ２３，ｇ２４のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域１４上に形成されており、ボトムがボトム領域１４と接続されている。群ｇ１４のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域１５上に形成されており、ボトムがボトム領域１５と接続されている。
　以下、容量素子Ｅ１１を例にとって、そのレイアウト構造の詳細について説明する。
　群ｇ１１において、Ｘ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１は、ゲート同士が接続されている。群ｇ２１において、Ｘ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１は、ゲート同士が接続されている。群ｇ１１から図面左側にゲート配線２１が引き出されており、群ｇ２１から図面左側にゲート配線２２が引き出されている。ゲート配線２１，２２の引き出された部分には、その上層のローカル配線と接続するためのビア２７ａ，２７ｂが形成されている。また、ボトム領域１１，１２には、その上層のローカル配線と接続するためのビア２８ａ，２８ｂが形成されている。ビア２８ａは群ｇ１１の図面右側に配置されており、ビア２８ｂは群ｇ２１の図面右側に配置されている。
　群ｇ１１の上層に、Ｘ方向に延びるローカル配線３１が形成されている。群ｇ１１において、Ｘ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１は、トップ同士がローカル配線３１によって接続されている。また、ローカル配線３１はビア２８ａ，２７ｂの位置まで延びており、ビア２８ａ，２７ｂと接続されている。すなわち、ローカル配線３１は、群ｇ１１のＸ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１のトップおよびボトムと接続されており、かつ、群ｇ２１のＸ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１のゲートと接続されている。
　群ｇ２１の上層に、Ｘ方向に延びるローカル配線３２が形成されている。群ｇ２１において、Ｘ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１は、トップ同士がローカル配線３２によって接続されている。また、ローカル配線３２はビア２８ｂの位置まで延びており、ビア２８ｂと接続されている。なお、ローカル配線３２は、群ｇ２２の上層まで延びている。
　Ｍ１配線層において、容量素子Ｅ１１の上層に、Ｙ方向に延びるＭ１配線４１，４２，４３，４４，４５，４６，４７，４８が形成されている。Ｍ１配線４１は、ゲート配線２１に形成されたビア２７ａと、ローカル配線を介して接続されている。Ｍ１配線４１は、ノードＡとなるＭ２配線５１と、ビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ　ＦＥＴ　Ｖ１のゲートは、ゲート配線２１、ビア２７ａ、Ｍ１配線４１を介して、Ｍ２配線５１すなわちノードＡと接続されている。
　Ｍ１配線４２～４５は、ローカル配線３１とビアを介して接続されている。Ｍ１配線４２～４５は、Ｍ２配線５６とビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ　ＦＥＴ　Ｖ１のトップおよびボトムは、ビア２８ａ、ローカル配線３１、Ｍ１配線４２～４５、Ｍ２配線５６を介して、互いに接続されている。また、群ｇ１１の各ＶＮＷ　ＦＥＴ　Ｖ１のトップおよびボトムは、ローカル配線３１、ビア２７ｂ、ゲート配線２２を介して、群ｇ２１の各ＶＮＷ　ＦＥＴ　Ｖ１のゲートと接続されている。ローカル配線３１およびＭ１配線４２～４５が、ノードＸに対応している。
　Ｍ１配線４６～４８は、ローカル配線３２とビアを介して接続されている。Ｍ１配線４６～４８は、Ｍ２配線５２～５５とビアを介して接続されている。すなわち、群ｇ２１の各ＶＮＷ　ＦＥＴ　Ｖ１のトップおよびボトムは、ビア２８ｂ、ローカル配線３２、Ｍ１配線４６～４８を介して、Ｍ２配線５２～５５すなわちノードＢと接続されている。
　図６の断面図において、容量が生成される箇所の例を破線で示している。すなわち、ＶＮＷ　ＦＥＴのゲート酸化膜において容量が生成され、ゲート配線とボトム領域との間に容量が生成される。また、図示はしていないが、その他にも、ゲート配線とトップ配線との間等にも容量が生成される。これらの容量によって、本実施形態に係る容量素子は大きな容量値を有する。
　以上のようなレイアウト構造により、例えば容量素子Ｅ１１は、トランジスタＴｒ１，Ｔｒ２を備えており、トランジスタＴｒ１は、１６個のＶＮＷ　ＦＥＴを含む群ｇ１１を備え、トランジスタＴｒ２は、１６個のＶＮＷ　ＦＥＴを含む群ｇ２１を備える。群ｇ１１と群ｇ２１はＸ方向に並べて配置されており、群ｇ１１の、Ｘ方向において群ｇ２１に向かうトップ配線（ここではローカル配線３１）およびボトム配線（ここではボトム領域１１）は、群ｇ２１の、Ｘ方向において群ｇ１１に向かうゲート配線２２と、接続されている。これにより、トランジスタＴｒ１のトップおよびボトムが、トランジスタＴｒ２のゲートと接続されているので、トランジスタＴｒ１，Ｔｒ２によって、高耐圧を有する容量素子が実現される。
　また、本実施形態では、図６の断面図から分かるとおり、容量素子において、ノードＡと電気的に接続された部分とノードＢと電気的に接続された部分とが、十分に離間している。すなわち、ノードＡと接続されたゲート配線２１のノードＢ側の端部と、ノードＢと接続されたボトム配線１２のノードＡ側の端部との間が、１グリッド分空いている。このため、容量素子としての信頼性が向上する。
　また、上述した構成では、ゲート配線２１，２２は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、ローカル配線３１，３２は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、Ｍ１配線４１～４８は、Ｙ方向に延びるように形成されており、かつ、同一配線幅である。このように、各配線層において、配線の方向および幅が同一であることによって、製造が容易になり、製造精度が向上する。なお、図示した構成では、ゲート配線２１，２２、ローカル配線３１，３２、および、Ｍ１配線４１～４８は、配線幅が互いに同一であるように見えるが、異なる配線層では配線幅を同一にする必要はなく、１つの配線層において配線の方向および幅が同一であれば、製造が容易になり、製造精度が向上する。
　なお、上述した構成では、ボトム領域１１～１５はＹ方向において連続して形成されているものとしたが、Ｘ方向に並ぶＶＮＷ　ＦＥＴ　Ｖ１毎に、ボトム領域を分離して形成してもかまわない。すなわち、Ｘ方向に延びるボトム配線を、Ｙ方向に並べて形成してもかまわない。ただし、ボトム領域を一体に形成した場合には、電圧が各ＶＮＷ　ＦＥＴ　Ｖ１に均等に印加される。
　また、上述した構成では、ローカル配線３１，３２は、Ｘ方向に並ぶＶＮＷ　ＦＥＴ　Ｖ１毎に、個別に形成するものとしたが、ローカル配線をＹ方向において連続して形成してもかまわない。また、同一のローカル配線に接続されるＭ１配線は、一体に形成してもかまわない。
　また、Ｍ２配線５６は、省いてもかまわない。この場合、各容量素子Ｅ１１～Ｅ１４は、ノードＸが互いに接続されないため、ノードＡ－Ｂ間に個別に設けられたことになる。ただし、Ｍ２配線５６を設けて各容量素子Ｅ１１～Ｅ１４のノードＸを互いに接続する方が、電圧が各容量素子Ｅ１１～Ｅ１４に均等に印加されるので、好ましい。
　また、図６の断面図に示すように、ボトム領域１１は、群ｇ１１のＶＮＷ　ＦＥＴ　Ｖ１のボトムと接続された領域から、さらに、Ｍ１配線４１と平面視で重なる範囲まで拡がっている。ただし、ボトム領域１１は、群ｇ１１のＶＮＷ　ＦＥＴ　Ｖ１およびビア２８ａが接続できる範囲に形成すればよい。同様に、ボトム領域１２は、群ｇ２１のＶＮＷ　ＦＥＴ　Ｖ１のボトムと接続された領域から、さらに、Ｍ１配線４５と平面視で重なる範囲まで拡がっている。ただし、ボトム領域１２は、群ｇ２１のＶＮＷ　ＦＥＴ　Ｖ１およびビア２８ｂが接続できる範囲に形成すればよい。
　（第２実施形態）
　図７は第２実施形態に係る容量素子の構成を示す回路図である。本実施形態に係る半導体集積回路装置は、図７に示す容量素子を備える。図７の容量素子は、ノードＡとノードＢとの間に配置されたトランジスタＴｒ１，Ｔｒ２を備える。トランジスタＴｒ１のゲートはノードＡと接続されている。トランジスタＴｒ２のゲートはノードＢと接続されている。トランジスタＴｒ１のソースとドレインは接続されており、トランジスタＴｒ２のソースとドレインは接続されている。そして、トランジスタＴｒ１のソースおよびドレインと、トランジスタＴｒ２のソースおよびドレインとは、接続されている（ノードＸ）。ノードＡ，Ｂは、例えば、信号が与えられる。あるいは、ノードＡ，Ｂは、電源線と接続される。この場合、容量素子は電源間容量として機能する。
　図７の構成では、トランジスタＴｒ１，Ｔｒ２に印加される電圧は、ノードＡ－Ｂ間の電圧の１／２となる。このため、容量素子に対して、トランジスタＴｒ１，Ｔｒ２の耐圧よりも高い電圧を印加可能になる。なお、ノードＡ－Ｂ間に設けるトランジスタの個数は、２より多くてもかまわない。
　トランジスタＴｒ１，Ｔｒ２は、それぞれ、ＶＮＷ　ＦＥＴによって構成される。ここでは、トランジスタＴｒ１，Ｔｒ２は、それぞれ、並列接続された１６個のＶＮＷ　ＦＥＴによって構成されているものとする。本実施形態に係るレイアウト構造では、トランジスタＴｒ１を構成する１６個のＶＮＷ　ＦＥＴと、トランジスタＴｒ２を構成する１６個のＶＮＷ　ＦＥＴとを有する容量素子が、４個、並列に設けられているものとする。
　図８～図１２は本実施形態に係る容量素子の構造例を示す図であり、図８は全体平面図、図９～図１１は層別の平面図、図１２は断面図である。具体的には、図９はＶＮＷ　ＦＥＴおよびその下の層を示し、図１０はＶＮＷ　ＦＥＴよりも上のローカル配線およびＭ１配線を示し、図１１はＭ１およびＭ２配線を示す。図１２は図８の平面視横方向の断面図であり、線Ｘｘ－Ｘｘ’の断面である。
　図８等に示すように、Ｘ方向に延びるＭ２配線１５１，１５２，１５３，１５４，１５５，１５６が配置されている。Ｍ２配線１５１はノードＡに相当し、Ｍ２配線１５２，１５３，１５４，１５５はノードＢに相当する。Ｍ２配線１５１～１５６の下層に、容量素子Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４が形成されている。容量素子Ｅ２１，Ｅ２２，Ｅ２３，Ｅ２４は、Ｘ方向に並べて配置されており、回路的には、Ｍ２配線１５１とＭ２配線１５２～１５５との間に設けられている。容量素子Ｅ２１～Ｅ２４は、基本的には同一のレイアウト形状を有する。ただし、容量素子Ｅ２２，Ｅ２４は、容量素子Ｅ２１をＸ方向において反転させたレイアウト形状を有する。また、隣り合う容量素子、例えば容量素子Ｅ２１，Ｅ２２は、１グリッド分、レイアウトを共有している。
　図９に示すように、ＶＮＷ　ＦＥＴ　Ｖ１が、Ｘ方向に１６列、Ｙ方向に８列、計１２８個、アレイ状に並べて形成されている。ただし、ＶＮＷ　ＦＥＴ　Ｖ１は、Ｘ方向において、２列おきに間隔を空けて配置されている。ここでは、２列毎のＶＮＷ　ＦＥＴ　Ｖ１の群について、図面左側から順に、ｇ１１，ｇ２１，ｇ２２，ｇ１２，ｇ１３，ｇ２３，ｇ２４，ｇ１４とする。各群ｇ１１～ｇ１４，ｇ２１～ｇ２４は、Ｘ方向に２列、Ｙ方向に８列、計１６個のＶＮＷ　ＦＥＴ　Ｖ１を含む。
　群ｇ１１，ｇ２１は、それぞれ、容量素子Ｅ２１のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１２，ｇ２２は、それぞれ、容量素子Ｅ２２のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１３，ｇ２３は、それぞれ、容量素子Ｅ２３のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１４，ｇ２４は、それぞれ、容量素子Ｅ２４のトランジスタＴｒ１，Ｔｒ２を構成する。ｇ１１，ｇ１２，ｇ１３，ｇ１４が第１部品に相当し、ｇ２１，ｇ２２，ｇ２３，ｇ２４が第２部品に相当する。
　ボトム領域１１１，１１２，１１３，１１４が形成されている。群ｇ１１，ｇ２１のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域１１１上に形成されており、ボトムがボトム領域１１１と接続されている。群ｇ２２，ｇ１２のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域１１２上に形成されており、ボトムがボトム領域１１２と接続されている。群ｇ１３，ｇ２３のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域１１３上に形成されており、ボトムがボトム領域１１３と接続されている。群ｇ２４，ｇ１４のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域１１４上に形成されており、ボトムがボトム領域１１４と接続されている。
　以下、容量素子Ｅ２１を例にとって、そのレイアウト構造の詳細について説明する。
　群ｇ１１，ｇ２１において、Ｘ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１は、ゲート同士が接続されている。群ｇ１１から図面左側にゲート配線１２１が引き出されており、群ｇ２１から図面右側にゲート配線１２２が引き出されている。なお、ゲート配線１２２は、群ｇ２２から図面左側に引き出されたゲート配線と一体に形成されている。ゲート配線１２１，１２２の引き出された部分には、その上層のローカル配線と接続するためのビア１２７ａ，１２７ｂが形成されている。また、ボトム領域１１１には、その上層のローカル配線と接続するためのビア１２８が形成されている。ビア１２８は、群ｇ１１と群ｇ２１との間に配置されている。
　群ｇ１１，ｇ２１の上層に、Ｘ方向に延びるローカル配線１３１が形成されている。群ｇ１１，ｇ２１においてＸ方向に並ぶ４個のＶＮＷ　ＦＥＴ　Ｖ１は、トップ同士がローカル配線１３１によって接続されている。また、ローカル配線１３１はビア１２８と接続されている。すなわち、ローカル配線１３１は、群ｇ１１，ｇ２１においてＸ方向に並ぶ４個のＶＮＷ　ＦＥＴ　Ｖ１のトップおよびボトムと接続されている。
　Ｍ１配線層において、容量素子Ｅ２１の上層に、Ｙ方向に延びるＭ１配線１４１，１４２，１４３，１４４，１４５，１４６，１４７が形成されている。Ｍ１配線１４１は、ゲート配線１２１に形成されたビア１２７ａと、ローカル配線を介して接続されている。Ｍ１配線１４１は、ノードＡとなるＭ２配線１５１と、ビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ　ＦＥＴ　Ｖ１のゲートは、ゲート配線１２１、ビア１２７ａ、Ｍ１配線１４１を介して、Ｍ２配線１５１すなわちノードＡと接続されている。
　Ｍ１配線１４２～１４６は、ローカル配線１３１とビアを介して接続されている。Ｍ１配線１４２，１４３，１４５，１４６は、Ｍ２配線１５６とビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ　ＦＥＴ　Ｖ１のトップおよびボトム、並びに、群ｇ２１の各ＶＮＷ　ＦＥＴ　Ｖ１のトップおよびボトムは、ビア１２８、ローカル配線１３１、Ｍ１配線１４２～１４６、Ｍ２配線１５６を介して、互いに接続されている。ローカル配線１３１およびＭ１配線１４２～１４６は、ノードＸに対応している。
　Ｍ１配線１４７は、ゲート配線１２２に形成されたビア１２７ｂと、ローカル配線を介して接続されている。Ｍ１配線１４７は、ノードＢとなるＭ２配線１５２～１５５と、ビアを介して接続されている。すなわち、群ｇ２１の各ＶＮＷ　ＦＥＴ　Ｖ１のゲートは、ゲート配線１２２，ビア１２７ｂ、Ｍ１配線１４７を介して、Ｍ２配線１５２～１５５すなわちノードＢと接続されている。
　図１２の断面図において、容量が生成される箇所の例を破線で示している。すなわち、ＶＮＷ　ＦＥＴのゲート酸化膜において容量が生成され、ゲート配線とボトム領域との間に容量が生成される。また、図示はしていないが、その他にも、ゲート配線とトップ配線との間等にも容量が生成される。これらの容量によって、本実施形態に係る容量素子は大きな容量値を有する。
　以上のようなレイアウト構造により、例えば容量素子Ｅ２１は、トランジスタＴｒ１，Ｔｒ２を備えており、トランジスタＴｒ１は、１６個のＶＮＷ　ＦＥＴを含む群ｇ１１を備え、トランジスタＴｒ２は、１６個のＶＮＷ　ＦＥＴを含む群ｇ２１を備える。群ｇ１１と群ｇ２１はＸ方向に並べて配置されており、群ｇ１１の、Ｘ方向において群ｇ２１に向かうボトム配線は、群ｇ２１の、Ｘ方向において群ｇ１１に向かうボトム配線と、接続されている（ここでは、単一のボトム領域１１１として形成されている）。また、群ｇ１１の、Ｘ方向において群ｇ２１に向かうトップ配線は、群ｇ２１の、Ｘ方向において群ｇ１１に向かうトップ配線と、接続されている（ここでは、単一のローカル配線１３１として形成されている）。これにより、トランジスタＴｒ１のトップが、トランジスタＴｒ２のトップと接続されており、トランジスタＴｒ１のボトムが、トランジスタＴｒ２のボトムと接続されているので、トランジスタＴｒ１，Ｔｒ２によって、高耐圧を有する容量素子が実現される。さらに、ボトム領域１１１とローカル配線１３１は、ビア１２８を介して接続されている。これにより、トランジスタＴｒ１，Ｔｒ２のトップと、トランジスタＴｒ１，Ｔｒ２のボトムとが、接続されている。
　また、本実施形態では、群ｇ１１のＶＮＷ　ＦＥＴ　Ｖ１のボトムと、群ｇ２１のＶＮＷ　ＦＥＴ　Ｖ１のボトムが、同じボトム領域１１１に接続されている。すなわち、群ｇ１１のＶＮＷ　ＦＥＴ　Ｖ１のボトムと群ｇ２１のＶＮＷ　ＦＥＴ　Ｖ１のボトムとが、コンタクトや配線を介さずに、接続されている。このため、容量素子を、より小さいレイアウト面積で実現することができる。
　また、本実施形態では、図１２の断面図から分かるとおり、容量素子において、ノードＡと電気的に接続された部分とノードＢと電気的に接続された部分とが、十分に離間している。すなわち、ノードＡと接続されたゲート配線１２１のノードＢ側の端部と、ノードＢと接続されたゲート配線１２２のノードＡ側の端部との間が、１グリッド分空いている。このため、容量素子としての信頼性が向上する。
　また、上述した構成では、ゲート配線１２１，１２２は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、ローカル配線１３１は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、Ｍ１配線１４１～１４７は、Ｙ方向に延びるように形成されており、かつ、同一配線幅である。このように、各配線層において、配線の方向および幅が同一であることによって、製造が容易になり、製造精度が向上する。なお、図示した構成では、ゲート配線１２１，１２２、ローカル配線１３１、および、Ｍ１配線１４１～１４７は、配線幅が互いに同一であるように見えるが、異なる配線層では配線幅を同一にする必要はなく、１つの配線層において配線の方向および幅が同一であれば、製造が容易になり、製造精度が向上する。
　なお、上述した構成では、ボトム領域１１１～１１４はＹ方向において連続して形成されているものとしたが、Ｘ方向に並ぶＶＮＷ　ＦＥＴ　Ｖ１毎に、ボトム領域を分離して形成してもかまわない。すなわち、Ｘ方向に延びるボトム配線を、Ｙ方向に並べて形成してもかまわない。ただし、ボトム領域を一体に形成した場合には、電圧が各ＶＮＷ　ＦＥＴ　Ｖ１に均等に印加される。
　また、上述した構成では、ローカル配線１３１は、Ｘ方向に並ぶＶＮＷ　ＦＥＴ　Ｖ１毎に、個別に形成するものとしたが、ローカル配線をＹ方向において連続して形成してもかまわない。また、同一のローカル配線に接続されるＭ１配線は、一体に形成してもかまわない。
　また、Ｍ２配線１５６は、省いてもかまわない。この場合、各容量素子Ｅ２１～Ｅ２４は、ノードＸが互いに接続されないため、ノードＡ－Ｂ間に個別に設けられたことになる。ただし、Ｍ２配線１５６を設けて各容量素子Ｅ２１～Ｅ２４のノードＸを互いに接続する方が、電圧が各容量素子Ｅ２１～Ｅ２４に均等に印加されるので、好ましい。
　＜変形例＞
　図１３は第２実施形態の変形例に係る容量素子の構成を示す回路図である。図１３の容量素子は、トランジスタＴｒ１，Ｔｒ２のソース同士、ドレイン同士が接続されている。ただし、トランジスタＴｒ１，Ｔｒ２のソースとドレインは接続されていない点が、図７の容量素子と異なっている。
　図１４～図１８は本変形例に係る容量素子の構造例を示す図であり、図１４は全体平面図、図１５～図１７は層別の平面図、図１８は断面図である。具体的には、図１５はＶＮＷ　ＦＥＴおよびその下の層を示し、図１６はＶＮＷ　ＦＥＴよりも上のローカル配線およびＭ１配線を示し、図１７はＭ１およびＭ２配線を示す。図１８は図１４の平面視横方向の断面図であり、線Ｘｘ－Ｘｘ’の断面である。
　上述した第２実施形態では、例えば容量素子Ｅ２１において、群ｇ１１，ｇ２１の間に１グリッド分の間隔があり、その部分のボトム領域１１１にビア１２８が形成されていた。本変形例では、群ｇ１１，ｇ２１の間の間隔が狭まっており、ボトム領域１１１に形成されていたビア１２８が省かれている。また、ビア１２８の上層に配置されていたＭ１配線１４４も省かれている。この結果、容量素子Ｅ２１のＸ方向におけるサイズが、１グリッド分小さくなっている。ボトム領域１１５，１１６，１１７，１１８は、Ｘ方向におけるサイズが、第２実施形態のボトム領域１１１，１１２，１１３，１１４よりも１グリッド分小さくなっている。ローカル配線１３２は、第２実施形態のローカル配線１３１よりも１グリッド分短くなっている。
　すなわち、群ｇ１１の各ＶＮＷ　ＦＥＴ　Ｖ１のトップとボトムは、接続されていない。また、群ｇ２１の各ＶＮＷ　ＦＥＴ　Ｖ１のトップとボトムは、接続されていない。ただし、群ｇ１１の各ＶＮＷ　ＦＥＴ　Ｖ１のトップと、群ｇ２１の各ＶＮＷ　ＦＥＴ　Ｖ１のトップは、ローカル配線１３２、Ｍ１配線１４２～１４６、Ｍ２配線１５６を介して、接続されている。また、群ｇ１１の各ＶＮＷ　ＦＥＴ　Ｖ１のボトムと、群ｇ２１の各ＶＮＷ　ＦＥＴ　Ｖ１のボトムは、ボトム領域１１５を介して、接続されている。
　他の構造は第２実施形態と同様であり、ここではその詳細な説明を省略する。以上のようなレイアウト構造により、第２実施形態と同様の作用効果が得られる。また、容量素子のレイアウト面積をより小さくすることができる。
　（第３実施形態）
　図１９は第３実施形態に係る容量素子の構成を示す回路図である。本実施形態に係る半導体集積回路装置は、図１９に示す容量素子を備える。図１９の容量素子は、ノードＡとノードＢとの間に配置されたトランジスタＴｒ１，Ｔｒ２を備える。トランジスタＴｒ１のソースおよびドレインはノードＡと接続されている。トランジスタＴｒ２のソースおよびドレインはノードＢと接続されている。そして、トランジスタＴｒ１のゲートとトランジスタＴｒ２のゲートとは、接続されている（ノードＸ）。ノードＡ，Ｂは、例えば、信号が与えられる。あるいは、ノードＡ，Ｂは、電源線と接続される。この場合、容量素子は電源間容量として機能する。
　図１９の構成では、トランジスタＴｒ１，Ｔｒ２に印加される電圧は、ノードＡ－Ｂ間の電圧の１／２となる。このため、容量素子に対して、トランジスタＴｒ１，Ｔｒ２の耐圧よりも高い電圧を印加可能になる。なお、ノードＡ－Ｂ間に設けるトランジスタの個数は、２より多くてもかまわない。
　トランジスタＴｒ１，Ｔｒ２は、それぞれ、ＶＮＷ　ＦＥＴによって構成される。ここでは、トランジスタＴｒ１，Ｔｒ２は、それぞれ、並列接続された１６個のＶＮＷ　ＦＥＴによって構成されているものとする。本実施形態に係るレイアウト構造では、トランジスタＴｒ１を構成する１６個のＶＮＷ　ＦＥＴと、トランジスタＴｒ２を構成する１６個のＶＮＷ　ＦＥＴとを有する容量素子が、４個、並列に設けられているものとする。
　図２０～図２４は本実施形態に係る容量素子の構造例を示す図であり、図２０は全体平面図、図２１～図２３は層別の平面図、図２４は断面図である。具体的には、図２１はＶＮＷ　ＦＥＴおよびその下の層を示し、図２２はＶＮＷ　ＦＥＴよりも上のローカル配線およびＭ１配線を示し、図２３はＭ１およびＭ２配線を示す。図２４は図２０の平面視横方向の断面図であり、線Ｘｘ－Ｘｘ’の断面である。
　図２０等に示すように、Ｘ方向に延びるＭ２配線２５１，２５２，２５３，２５４，２５５，２５６が配置されている。Ｍ２配線２５１はノードＡに相当し、Ｍ２配線２５２，２５３，２５４，２５５はノードＢに相当する。Ｍ２配線２５１～２５６の下層に、容量素子Ｅ３１，Ｅ３２，Ｅ３３，Ｅ３４が形成されている。容量素子Ｅ３１，Ｅ３２，Ｅ３３，Ｅ３４は、Ｘ方向に並べて配置されており、回路的には、Ｍ２配線２５１とＭ２配線２５２～２５５との間に設けられている。容量素子Ｅ３１～Ｅ３４は、基本的には同一のレイアウト形状を有する。ただし、容量素子Ｅ３２，Ｅ３４は、容量素子Ｅ３１をＸ方向において反転させたレイアウト形状を有する。また、隣り合う容量素子、例えば容量素子Ｅ３１，Ｅ３２は、１グリッド分、レイアウトを共有している。
　図２１に示すように、ＶＮＷ　ＦＥＴ　Ｖ１が、Ｘ方向に１６列、Ｙ方向に８列、計１２８個、アレイ状に並べて形成されている。ただし、ＶＮＷ　ＦＥＴ　Ｖ１は、Ｘ方向において、２列おきに間隔を空けて配置されている。ここでは、２列毎のＶＮＷ　ＦＥＴ　Ｖ１の群について、図面左側から順に、ｇ１１，ｇ２１，ｇ２２，ｇ１２，ｇ１３，ｇ２３，ｇ２４，ｇ１４とする。各群ｇ１１～ｇ１４，ｇ２１～ｇ２４は、Ｘ方向に２列、Ｙ方向に８列、計１６個のＶＮＷ　ＦＥＴ　Ｖ１を含む。
　群ｇ１１，ｇ２１は、それぞれ、容量素子Ｅ３１のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１２，ｇ２２は、それぞれ、容量素子Ｅ３２のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１３，ｇ２３は、それぞれ、容量素子Ｅ３３のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１４，ｇ２４は、それぞれ、容量素子Ｅ３４のトランジスタＴｒ１，Ｔｒ２を構成する。群ｇ１１～ｇ１４が、第１部品に相当し、群ｇ２１～ｇ２４が、第２部品に相当する。
　ボトム領域２１１，２１２，２１３，２１４，２１５が形成されている。群ｇ１１のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域２１１上に形成されており、ボトムがボトム領域２１１１と接続されている。群ｇ２１，ｇ２２のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域２１２上に形成されており、ボトムがボトム領域２１２と接続されている。群ｇ１２，ｇ１３のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域２１３上に形成されており、ボトムがボトム領域２１３と接続されている。群ｇ２３，ｇ２４のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域２１４上に形成されており、ボトムがボトム領域２１４と接続されている。群ｇ１４のＶＮＷ　ＦＥＴ　Ｖ１は、ボトム領域２１５上に形成されており、ボトムがボトム領域２１５と接続されている。
　以下、容量素子Ｅ３１を例にとって、そのレイアウト構造の詳細について説明する。
　群ｇ１１において、Ｘ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１は、ゲート同士が接続されている。群ｇ２１において、Ｘ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１は、ゲート同士が接続されている。そして、群ｇ１１，ｇ２１において、Ｘ方向に並ぶ４個のＶＮＷ　ＦＥＴ　Ｖ１のゲートは、Ｘ方向に延びるゲート配線２２１に接続されている。ゲート配線２２１の、群ｇ１１と群ｇ２１との間の部分には、その上層のローカル配線と接続するためのビア２２７が形成されている。また、ボトム領域２１１の、群ｇ１１の図面左側の部分に、その上層のローカル配線と接続するためのビア２２８ａが形成されている。ボトム領域２１２の、群ｇ２１の図面右側の部分に、その上層のローカル配線と接続するためのビア２２８ｂが形成されている。
　群ｇ１１の上層に、Ｘ方向に延びるローカル配線２３１が形成されている。群ｇ１１において、Ｘ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１は、トップ同士がローカル配線２３１によって接続されている。また、ローカル配線２３１はビア２２８ａの位置まで延びており、ビア２２８ａと接続されている。すなわち、ローカル配線２３１は、群ｇ１１のＸ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１のトップおよびボトムと接続されている。
　群ｇ２１の上層に、Ｘ方向に延びるローカル配線２３２が形成されている。群ｇ２１において、Ｘ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１は、トップ同士がローカル配線２３２によって接続されている。また、ローカル配線２３２はビア２２８ｂの位置まで延びており、ビア２２８ｂと接続されている。すなわち、ローカル配線２３２は、群ｇ２１のＸ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１のトップおよびボトムと接続されている。なお、ローカル配線２３２は、群ｇ２２の上層まで延びており、群ｇ２２のＸ方向に隣り合う２個のＶＮＷ　ＦＥＴ　Ｖ１のトップおよびボトムと接続されている。
　Ｍ１配線層において、容量素子Ｅ３１の上層に、Ｙ方向に延びるＭ１配線２４１，２４２，２４３，２４４，２４５，２４６，２４７が形成されている。Ｍ１配線２４１，２４２，２４３は、ローカル配線２３１と、ビアを介して接続されている。Ｍ１配線２４１，２４２，２４３は、ノードＡとなるＭ２配線２５１と、ビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ　ＦＥＴ　Ｖ１のボトムおよびトップは、ボトム領域２１１、ビア２２８ａ、ローカル配線２３１、Ｍ１配線２４１，２４２，２４３を介して、Ｍ２配線２５１すなわちノードＡと接続されている。
　Ｍ１配線２４４は、ゲート配線２２１と、ビア２２７、ローカル配線を介して、接続されている。Ｍ１配線２４４は、Ｍ２配線２５６と、ビアを介して接続されている。すなわち、群ｇ１１の各ＶＮＷ　ＦＥＴ　Ｖ１、および、群ｇ２１の各ＶＮＷ　ＦＥＴ　Ｖ１のゲートは、ゲート配線２２１，ビア２２７、Ｍ１配線２４４を介して、Ｍ２配線２５６と接続されている。ゲート配線２２１およびＭ１配線２４４が、ノードＸに対応している。
　Ｍ１配線２４５，２４６，２４７は、ローカル配線２３２と、ビアを介して接続されている。Ｍ１配線２４５，２４６，２４７は、ノードＢとなるＭ２配線２５２～２５５と、ビアを介して接続されている。すなわち、群ｇ２１の各ＶＮＷ　ＦＥＴ　Ｖ１のボトムおよびトップは、ボトム領域２１２、ビア２２８ｂ、Ｍ１配線２４５，２４６，２４７を介して、Ｍ２配線２５２～２５５すなわちノードＢと接続されている。
　図２４の断面図において、容量が生成される箇所の例を破線で示している。すなわち、ＶＮＷ　ＦＥＴのゲート酸化膜において容量が生成され、ゲート配線とボトム領域との間に容量が生成される。また、図示はしていないが、その他にも、ゲート配線とトップ配線との間等にも容量が生成される。これらの容量によって、本実施形態に係る容量素子は大きな容量値を有する。
　以上のようなレイアウト構造により、例えば容量素子Ｅ３１は、トランジスタＴｒ１，Ｔｒ２を備えており、トランジスタＴｒ１は、１６個のＶＮＷ　ＦＥＴを含む群ｇ１１を備え、トランジスタＴｒ２は、１６個のＶＮＷ　ＦＥＴを含む群ｇ２１を備える。群ｇ１１と群ｇ２１はＸ方向に並べて配置されており、群ｇ１１の、Ｘ方向において群ｇ２１に向かうゲート配線は、群ｇ２１の、Ｘ方向において群ｇ１１に向かうゲート配線と、接続されている（ここでは、単一のゲート配線２２１として形成されている）。これにより、トランジスタＴｒ１のゲートが、トランジスタＴｒ２のゲートと接続されているので、トランジスタＴｒ１，Ｔｒ２によって、高耐圧を有する容量素子が実現される。
　また、本実施形態では、群ｇ１１のゲート配線と群ｇ２１のゲート配線が、単一のゲート配線２２１として形成されている。すなわち、群ｇ１１のＶＮＷ　ＦＥＴ　Ｖ１のゲートと群ｇ２１のＶＮＷ　ＦＥＴ　Ｖ１のゲートとが、コンタクトや他の階層の配線を介さずに、直接接続されている。このため、容量素子を、より小さいレイアウト面積で実現することができる。
　また、本実施形態では、図２４の断面図から分かるとおり、容量素子において、ノードＡと電気的に接続された部分とノードＢと電気的に接続された部分とが、十分に離間している。すなわち、ノードＡと接続されたボトム領域２１１およびローカル配線２３１のノードＢ側の端部と、ノードＢと接続されたボトム領域２１２およびローカル配線２３２のノードＡ側の端部との間が、１グリッド分空いている。このため、容量素子としての信頼性が向上する。
　また、上述した構成では、ゲート配線２２１は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、ローカル配線２３１，２３２は、Ｘ方向に延びるように形成されており、かつ、同一配線幅である。また、Ｍ１配線２４１～２４７は、Ｙ方向に延びるように形成されており、かつ、同一配線幅である。このように、各配線層において、配線の方向および幅が同一であることによって、製造が容易になり、製造精度が向上する。なお、図示した構成では、ゲート配線２２１、ローカル配線２３１，２３２、および、Ｍ１配線２４１～２４７は、配線幅が互いに同一であるように見えるが、異なる配線層では配線幅を同一にする必要はなく、１つの配線層において配線の方向および幅が同一であれば、製造が容易になり、製造精度が向上する。
　なお、上述した構成では、ボトム領域２１１～２１５はＹ方向において連続して形成されているものとしたが、Ｘ方向に並ぶＶＮＷ　ＦＥＴ　Ｖ１毎に、ボトム領域を分離して形成してもかまわない。すなわち、Ｘ方向に延びるボトム配線を、Ｙ方向に並べて形成してもかまわない。ただし、ボトム領域を一体に形成した場合には、電圧が各ＶＮＷ　ＦＥＴ　Ｖ１に均等に印加される。
　また、上述した構成では、ローカル配線２３１，２３２は、Ｘ方向に並ぶＶＮＷ　ＦＥＴ　Ｖ１毎に、個別に形成するものとしたが、ローカル配線をＹ方向において連続して形成してもかまわない。また、同一のローカル配線に接続されるＭ１配線は、一体に形成してもかまわない。
　また、Ｍ２配線２５６は、省いてもかまわない。この場合、各容量素子Ｅ３１～Ｅ３４は、ノードＸが互いに接続されないため、ノードＡ－Ｂ間に個別に設けられた構成になる。ただし、Ｍ２配線２５６を設けて各容量素子Ｅ３１～Ｅ３４のノードＸを互いに接続する方が、電圧が各容量素子Ｅ３１～Ｅ３４に均等に印加されるので、好ましい。
　＜変形例＞
　図２５は第３実施形態の変形例に係る容量素子の構成を示す回路図である。図２５の容量素子は、トランジスタＴｒ１，Ｔｒ２のゲート同士が接続されている。ただし、トランジスタＴｒ１，Ｔｒ２は，それぞれ、並列接続された２個のＶＮＷ　ＦＥＴによって構成されており、各トランジスタＴｒ１のゲート同士、各トランジスタＴｒ２のゲート同士は、接続されていない点が、図１９の容量素子と異なっている。すなわち、本変形例に係るレイアウト構造では、トランジスタＴｒ１を構成する２個のＶＮＷ　ＦＥＴと、トランジスタＴｒ２を構成する２個のＶＮＷ　ＦＥＴとを有する容量部品が、３２個、並列に設けられているものとする。
　図２６～図３０は本変形例に係る容量素子の構造例を示す図であり、図２６は全体平面図、図２７～図２９は層別の平面図、図３０は断面図である。具体的には、図２７はＶＮＷ　ＦＥＴおよびその下の層を示し、図２８はＶＮＷ　ＦＥＴよりも上のローカル配線およびＭ１配線を示し、図２９はＭ１およびＭ２配線を示す。図３０は図２６の平面視横方向の断面図であり、線Ｘｘ－Ｘｘ’の断面である。
　図２６～図２９において、容量素子Ｅ３１～Ｅ３４は、それぞれ、トランジスタＴｒ１を構成する２個のＶＮＷ　ＦＥＴと、トランジスタＴｒ２を構成する２個のＶＮＷ　ＦＥＴとを有する容量部品が、Ｙ方向に８個、並べて配置された構成を有する。
　上述した第３実施形態では、例えば容量素子Ｅ３１において、群ｇ１１，ｇ２１の間に１グリッド分の間隔があり、その部分のゲート配線２２１にビア２２７が形成されていた。そして、ゲート配線２２１が、Ｍ１配線２４４と、ビア２２７を介して接続されていた。本変形例では、群ｇ１１，ｇ２１の間の間隔が狭まっており、ゲート配線２２２にビアは形成されていない。また、Ｍ１配線２４４も省かれている。この結果、容量素子Ｅ３１のＸ方向におけるサイズが、１グリッド分小さくなっている。また、Ｍ２配線２５６も省かれている。ゲート配線２２２は、第３実施形態のゲート配線２２１よりも１グリッド分短くなっている。
　他の構造は第３実施形態と同様であり、ここではその詳細な説明を省略する。本変形例では、第３実施形態と同様の作用効果が得られる。また、第３実施形態と比べて、容量素子のレイアウト面積をより小さくすることができる。
　（他の実施形態）
　（その１）
　上述したレイアウト構造の例では、各群ｇ１１～ｇ１４，ｇ２１～ｇ２４において、ＶＮＷ　ＦＥＴ　Ｖ１は、Ｘ方向に２列、Ｙ方向に８列、計１６個ずつ設けられているものとした。ただし、ＶＮＷ　ＦＥＴ　Ｖ１の列数や個数は、これに限られるものではない。例えば、Ｘ方向に１列、Ｙ方向に４列、計４個ずつ、ＶＮＷ　ＦＥＴ　Ｖ１を配置してもかまわない。
　（その２）
　上述したレイアウト構造の例では、ＶＮＷの平面形状は円形であるものとしたが、ＶＮＷの平面形状は円形に限られるものではない。例えば、矩形、長円形などであってもかまわない。また、ＶＮＷの平面形状が、長円形のように一方向に長く延びる形状である場合には、延びる方向は同一であるのが好ましい。また、端の位置はそろっていることが好ましい。
　また、容量素子において、全てのＶＮＷを同一形状にする必要はなく、異なる平面形状を有するＶＮＷが混在していてもかまわない。例えば、円形のＶＮＷと長円形のＶＮＷとが混在していてもかまわない。
　本開示では、ＶＮＷ　ＦＥＴを用いて、高耐圧の容量素子を実現できるので、例えば半導体チップの性能向上に有用である。
１１～１５　ボトム領域（ボトム配線）
２１，２２　ゲート配線
３１，３２　ローカル配線（トップ配線）
４１～４８　Ｍ１配線
１１１～１１４，１１５～１１８　ボトム領域（ボトム配線）
１２１，１２２，１２３，１２４　ゲート配線
１３１，１３２　ローカル配線（トップ配線）
１４１～１４７　Ｍ１配線
２１２～２１５　ボトム領域（ボトム配線）
２２１，２２２　ゲート配線
２３１，２３２，２３３，２３４　ローカル配線（トップ配線）
２４１～２４７　Ｍ１配線
Ｅ１１～Ｅ１４，Ｅ２１～Ｅ２４，Ｅ３１～Ｅ３４　容量素子
Ｔｒ１　第１トランジスタ
Ｔｒ２　第２トランジスタ
Ｖ１　ＶＮＷ　ＦＥＴ
ｇ１１～ｇ１４　第１部品
ｇ２１～ｇ２４　第２部品

Claims (10)

  1. 　容量素子を備えた半導体集積回路装置であって、
    　前記容量素子は、第１トランジスタおよび第２トランジスタを備え、
    　前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）　ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第１部品を備え、
    　前記第２トランジスタは、１個のＶＮＷ　ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第２部品を備え、
    　前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、
    　前記第１部品は、
    　ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ゲート配線と、
    　ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１トップ配線と、
    　ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ボトム配線とを備え、
    　前記第２部品は、
    　ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ゲート配線と、
    　ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２トップ配線と、
    　ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品とは逆の向きに延びる第２ボトム配線とを備え、
    　前記第１トップ配線および前記第１ボトム配線と、前記第２ゲート配線とが、接続されている
    ことを特徴とする半導体集積回路装置。
  2. 　請求項１記載の半導体集積回路装置において、
    　前記第１トップ配線は、前記第１方向と垂直をなす方向である第２方向に延びる金属配線と、接続されている
    ことを特徴とする半導体集積回路装置。
  3. 　容量素子を備えた半導体集積回路装置であって、
    　前記容量素子は、第１トランジスタおよび第２トランジスタを備え、
    　前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）　ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第１部品を備え、
    　前記第２トランジスタは、１個のＶＮＷ　ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第２部品を備え、
    　前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、
    　前記第１部品は、
    　ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ゲート配線と、
    　ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１トップ配線と、
    　ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ボトム配線とを備え、
    　前記第２部品は、
    　ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２ゲート配線と、
    　ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２トップ配線と、
    　ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ボトム配線とを備え、
    　前記第１トップ配線と前記第２トップ配線とが接続されており、前記第１ボトム配線と前記第２ボトム配線とが接続されている
    ことを特徴とする半導体集積回路装置。
  4. 　請求項３記載の半導体集積回路装置において、
    　前記第１および第２トップ配線と、前記第１および第２ボトム配線とが、接続されている
    ことを特徴とする半導体集積回路装置。
  5. 　請求項３記載の半導体集積回路装置において、
    　前記第１および第２トップ配線は、単一の配線として形成されている
    ことを特徴とする半導体集積回路装置。
  6. 　請求項３記載の半導体集積回路装置において、
    　前記第１および第２トップ配線は、前記第１方向と垂直をなす方向である第２方向に延びる金属配線と、接続されている
    ことを特徴とする半導体集積回路装置。
  7. 　請求項３記載の半導体集積回路装置において、
    　前記第１および第２ボトム配線は、単一のボトム領域として形成されている
    ことを特徴とする半導体集積回路装置。
  8. 　容量素子を備えた半導体集積回路装置であって、
    　前記容量素子は、第１トランジスタおよび第２トランジスタを備え、
    　前記第１トランジスタは、１個のＶＮＷ（Vertical Nanowire：縦型ナノワイヤ）　ＦＥＴ、または、第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第１部品を備え、
    　前記第２トランジスタは、１個のＶＮＷ　ＦＥＴ、または、前記第１方向に並べて配置されており、ゲート同士、トップ同士およびボトム同士が接続された複数のＶＮＷ　ＦＥＴを含む、第２部品を備え、
    　前記第１部品と前記第２部品は、前記第１方向に並べて配置されており、
    　前記第１部品は、
    　ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品に向かう向きに延びる第１ゲート配線と、
    　ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１トップ配線と、
    　ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第２部品と逆の向きに延びる第１ボトム配線とを備え、
    　前記第２部品は、
    　ＶＮＷ　ＦＥＴのゲートと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品に向かう向きに延びる第２ゲート配線と、
    　ＶＮＷ　ＦＥＴのトップと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２トップ配線と、
    　ＶＮＷ　ＦＥＴのボトムと接続されており、ＶＮＷ　ＦＥＴから前記第１方向における前記第１部品と逆の向きに延びる第２ボトム配線とを備え、
    　前記第１ゲート配線と前記第２ゲート配線とが、接続されている
    ことを特徴とする半導体集積回路装置。
  9. 　請求項８記載の半導体集積回路装置において、
    　前記第１および第２ゲート配線は、単一の配線として形成されている
    ことを特徴とする半導体集積回路装置。
  10. 　請求項８記載の半導体集積回路装置において、
    　前記第１および第２ゲート配線は、前記第１方向と垂直をなす方向である第２方向に延びる金属配線と、接続されている
    ことを特徴とする半導体集積回路装置。
PCT/JP2019/018404 2018-05-22 2019-05-08 半導体集積回路装置 WO2019225314A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020521142A JPWO2019225314A1 (ja) 2018-05-22 2019-05-08 半導体集積回路装置
US17/093,400 US11152346B2 (en) 2018-05-22 2020-11-09 Semiconductor integrated circuit device including capacitive element using vertical nanowire field effect transistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-097948 2018-05-22
JP2018097948 2018-05-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/093,400 Continuation US11152346B2 (en) 2018-05-22 2020-11-09 Semiconductor integrated circuit device including capacitive element using vertical nanowire field effect transistors

Publications (1)

Publication Number Publication Date
WO2019225314A1 true WO2019225314A1 (ja) 2019-11-28

Family

ID=68615870

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/018404 WO2019225314A1 (ja) 2018-05-22 2019-05-08 半導体集積回路装置

Country Status (3)

Country Link
US (1) US11152346B2 (ja)
JP (1) JPWO2019225314A1 (ja)
WO (1) WO2019225314A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019130965A1 (ja) * 2017-12-25 2021-01-14 株式会社ソシオネクスト 出力回路
CN113363211B (zh) * 2020-03-05 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20240105610A1 (en) * 2022-09-28 2024-03-28 International Business Machines Corporation Vertical-transport field-effect transistor with backside gate contact
US20240113021A1 (en) * 2022-09-29 2024-04-04 International Business Machines Corporation Vertical-transport field-effect transistors with shared backside power supply
US20240113219A1 (en) * 2022-09-29 2024-04-04 International Business Machines Corporation Vertical-transport field-effect transistor with backside source/drain connections

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283863A (ja) * 1988-05-10 1989-11-15 Nec Corp Ｍｏｓ型半導体装置
JP2007258757A (ja) * 2007-07-02 2007-10-04 Ricoh Co Ltd 半導体装置
JP2008205168A (ja) * 2007-02-20 2008-09-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2008258538A (ja) * 2007-04-09 2008-10-23 Toshiba Corp 半導体集積回路装置
JP2009231841A (ja) * 2008-03-21 2009-10-08 Commissariat A L'energie Atomique Ｍｏｓ容量テスト構造と、それに関連した、電圧の関数として容量曲線を測定するための方法
JP2010040797A (ja) * 2008-08-06 2010-02-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2010206054A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 半導体集積回路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306870A (ja) 1995-04-28 1996-11-22 Fuji Xerox Co Ltd 半導体集積昇圧回路装置
KR20090126311A (ko) * 2007-03-28 2009-12-08 큐나노 에이비 나노와이어 회로 아키텍처
JP2008258533A (ja) 2007-04-09 2008-10-23 Thermoelectric Device Development Inc 熱電変換装置
US11088130B2 (en) * 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) * 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10177133B2 (en) * 2014-05-16 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
KR102173083B1 (ko) * 2014-06-11 2020-11-02 삼성전자주식회사 높은 종횡비를 갖는 반도체 소자 형성 방법 및 관련된 소자
US9698261B2 (en) * 2014-06-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical device architecture
US9472551B2 (en) * 2015-02-13 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical CMOS structure and method
US20190057959A1 (en) * 2015-06-06 2019-02-21 Monolithic 3D Inc. Semiconductor device and structure with thermal isolation
CN108701653B (zh) * 2016-02-25 2022-07-29 株式会社索思未来 半导体集成电路装置
US9966431B2 (en) * 2016-03-23 2018-05-08 Globalfoundries Inc. Nanowire-based vertical memory cell array having a back plate and nanowire seeds contacting a bit line
JP6947987B2 (ja) * 2016-08-29 2021-10-13 株式会社ソシオネクスト 半導体集積回路装置
US10312229B2 (en) * 2016-10-28 2019-06-04 Synopsys, Inc. Memory cells including vertical nanowire transistors
US10083963B2 (en) * 2016-12-21 2018-09-25 Qualcomm Incorporated Logic circuit block layouts with dual-side processing
US10325821B1 (en) * 2017-12-13 2019-06-18 International Business Machines Corporation Three-dimensional stacked vertical transport field effect transistor logic gate with buried power bus
US10217674B1 (en) * 2017-12-13 2019-02-26 International Business Machines Corporation Three-dimensional monolithic vertical field effect transistor logic gates
FR3075407B1 (fr) * 2017-12-19 2020-11-20 Commissariat Energie Atomique Circuit de commande pour la polarisation de transistors
JPWO2019130965A1 (ja) * 2017-12-25 2021-01-14 株式会社ソシオネクスト 出力回路
CN111587483A (zh) * 2018-01-12 2020-08-25 株式会社索思未来 半导体集成电路装置
CN111587484A (zh) * 2018-01-19 2020-08-25 株式会社索思未来 半导体集成电路装置
WO2019194007A1 (ja) * 2018-04-05 2019-10-10 株式会社ソシオネクスト 半導体集積回路装置
JP7185149B2 (ja) * 2018-08-31 2022-12-07 株式会社ソシオネクスト 半導体装置
US10861852B2 (en) * 2018-11-05 2020-12-08 Qualcomm Incorporated Three-dimensional (3D), vertically-integrated field-effect transistors (FETs) for complementary metal-oxide semiconductor (CMOS) cell circuits
US11031336B2 (en) * 2019-04-25 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device having contact element of rectangular shape
KR20210039744A (ko) * 2019-10-02 2021-04-12 삼성전자주식회사 두꺼운 금속층을 갖는 반도체 소자들
US11444089B2 (en) * 2019-12-27 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around field effect transistors in integrated circuits
JP7319614B2 (ja) * 2020-01-09 2023-08-02 株式会社東芝 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283863A (ja) * 1988-05-10 1989-11-15 Nec Corp Ｍｏｓ型半導体装置
JP2008205168A (ja) * 2007-02-20 2008-09-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2008258538A (ja) * 2007-04-09 2008-10-23 Toshiba Corp 半導体集積回路装置
JP2007258757A (ja) * 2007-07-02 2007-10-04 Ricoh Co Ltd 半導体装置
JP2009231841A (ja) * 2008-03-21 2009-10-08 Commissariat A L'energie Atomique Ｍｏｓ容量テスト構造と、それに関連した、電圧の関数として容量曲線を測定するための方法
JP2010040797A (ja) * 2008-08-06 2010-02-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2010206054A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 半導体集積回路

Also Published As

Publication number Publication date
US20210082902A1 (en) 2021-03-18
JPWO2019225314A1 (ja) 2021-06-10
US11152346B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
WO2019225314A1 (ja) 半導体集積回路装置
TWI714674B (zh) 積體電路及形成積體電路的方法
US10505009B2 (en) Semiconductor device with fin-type patterns
JP6974743B2 (ja) 半導体集積回路装置
WO2017145906A1 (ja) 半導体集積回路装置
US11257826B2 (en) Semiconductor integrated circuit device
US20240014288A1 (en) Semiconductor device
US20210167184A1 (en) Semiconductor device
JPWO2018025597A1 (ja) 半導体チップ
US11398466B2 (en) Semiconductor integrated circuit device
WO2019194007A1 (ja) 半導体集積回路装置
US20210366902A1 (en) Semiconductor integrated circuit device
WO2019171937A1 (ja) 半導体集積回路装置
US11296230B2 (en) Semiconductor integrated circuit device
US11295987B2 (en) Output circuit
US11450674B2 (en) Semiconductor integrated circuit device
US11569349B2 (en) Semiconductor device
US11062765B2 (en) Semiconductor integrated circuit device
TW202211378A (zh) 半導體裝置
JP7174263B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19806775

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020521142

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19806775

Country of ref document: EP

Kind code of ref document: A1