TWI714674B - 積體電路及形成積體電路的方法 - Google Patents

積體電路及形成積體電路的方法 Download PDF

Info

Publication number
TWI714674B
TWI714674B TW105139362A TW105139362A TWI714674B TW I714674 B TWI714674 B TW I714674B TW 105139362 A TW105139362 A TW 105139362A TW 105139362 A TW105139362 A TW 105139362A TW I714674 B TWI714674 B TW I714674B
Authority
TW
Taiwan
Prior art keywords
meol
conductive
source
drain region
meol structure
Prior art date
Application number
TW105139362A
Other languages
English (en)
Other versions
TW201731057A (zh
Inventor
范妮婉
江庭瑋
黃正儀
楊榮展
曾祥仁
袁立本
盧麒友
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201731057A publication Critical patent/TW201731057A/zh
Application granted granted Critical
Publication of TWI714674B publication Critical patent/TWI714674B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種具有BEOL內連線層與中段導線（MEOL）結構之間的平行導電路徑的積體電路（IC），平行導電路徑經組態以減小IC的寄生電阻及/或寄生電容。IC包括配置在基板內且藉由通道區域間隔開的源極/汲極區域。閘極結構配置在通道區域上方，且MEOL結構配置在源極/汲極區域中的一者上方。導電結構配置在MEOL結構上方，且與MEOL結構電接觸。第一導電接觸件配置在MEOL結構與上覆BEOL內連線（例如電力軌）之間。第二導電接觸件經組態以沿著延伸穿過導電結構的導電路徑電耦接BEOL內連線與MEOL結構，由此在BEOL內連線層與MEOL結構之間形成平行導電路徑。

Description

積體電路及形成積體電路的方法
本發明實施例是有關於一種積體電路以及形成積體電路的方法。
在過去的四十年裏，半導體製造行業已藉由對於較高效能（例如，提高的處理速度、記憶體容量等）、收縮外觀尺寸、經延長的電池組壽命以及較低成本的持續不斷的需求推進。響應於此需求，所述行業已持續減小半導體裝置組件的大小，使得現代積體晶片可包括配置於單個半導體晶粒上的數百萬個或數十億個半導體裝置。
本發明實施例是關於積體電路。積體電路包括配置在半導體基底內且藉由通道區域間隔開的第一源極/汲極區域及第二源極/汲極區域。閘極結構配置在通道區域上方，且中段導線（MEOL）結構配置在第二源極/汲極區域上方。導電結構配置在MEOL結構上方，且與MEOL結構電接觸。第一導電接觸件垂直配置在MEOL結構與後段導線（BEOL）內連線之間，且第二導電接觸件經組態以沿著延伸穿過導電結構的導電路徑電耦接BEOL內連線與MEOL結構。
以下揭示內容提供用於實施所提供的標的物的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本發明。當然，這些組件及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本發明可在各種實例中重複參考數字及/或字母。此重複是出於簡化及清楚的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。
另外，諸如「在…之下」、「在…下方」、「下部」、「在…上方」、「上部」以及其類似者的空間相對術語可在本文中為易於描述而使用，以描述如圖中所說明的一個元件或特徵與另一元件或特徵的關係。除了諸圖中所描繪的定向以外，空間相對術語亦意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
在新興的技術節點中，較小尺寸的電晶體組件可引起用於佈線後段導線（back-end-of-the-line；BEOL）金屬內連線層的限制性拓撲選項。為了緩解金屬內連線問題，可使用中段導線（middle-end-of-the-line；MEOL）本端內連線層(local interconnect layers)。MEOL本端內連線層為垂直定位於前段導線（front-end-of-line；FEOL）與BEOL之間的導電（例如，金屬）層。MEOL本端內連線層可提供避免消耗下部BEOL金屬內連線層上的稀有佈線資源的極高密度本端佈線。
通常，MEOL本端內連線層包括直接形成於主動區（例如，源極/汲極區域）上的MEOL結構。導電接觸件隨後形成於一些MEOL結構上以與上覆BEOL金屬內連線層形成電連接。應瞭解，在新興的技術節點（例如，14 nm、10 nm、7 nm等）中，較小尺寸的MEOL結構及/或導電接觸件變得足夠小是寄生電阻的重要來源。寄生電阻可致使降低電晶體元件效能的電壓及/或電流（例如，源極電壓VDD 或接地電壓VSS 與電晶體源極/汲極區域之間）的降低。
在一些實施例中，本發明實施例是關於具有BEOL內連線層與MEOL結構之間的平行導電路徑的積體電路，所述平行導電路徑可以減小積體電路的寄生電阻及/或寄生電容。積體電路包括配置在半導體基底內以及藉由通道區域間隔開的源極/汲極區域。第一閘極結構配置在通道區域上方，且中段導線（MEOL）結構配置在源極/汲極區域中的一者上方。導電結構配置在所述MEOL結構上方，且與所述MEOL結構電接觸。第一導電接觸件配置在所述MEOL結構與上覆BEOL內連線（例如，電力軌）之間。第二導電接觸件沿著延伸穿過導電結構的導電路徑電耦接BEOL內連線及MEOL結構，以便形成在BEOL內連線層與MEOL結構之間延伸的平行導電路徑。平行導電路徑具有增大的截面積（相較於單個導電路徑）以供電流自BEOL內連線層傳送至MEOL結構（亦即，半導體裝置），由此減小裝置的寄生電阻。
圖1說明具有減小寄生電阻的功率喇叭結構的積體電路100的一些實施例的俯視圖。
積體電路100包括配置在半導體基底102內的主動區104上方的多個閘極結構106a至閘極結構106b。在一些實施例中，多個閘極結構包括電主動閘極結構106a及虛設閘極結構106b（亦即，非電主動閘極結構）。電主動閘極結構106a藉助於第一導電接觸件112a耦接至包括控制節點CTRL （例如，控制電壓）的上覆第一BEOL金屬內連線114a。電主動閘極結構106a控制電荷載子在包括主動區104的電晶體元件116內的流動。在一些實施例中，多個閘極結構106a至閘極結構106b沿著第一方向120延伸，且主動區104沿著垂直於第一方向120的第二方向122延伸。在一些實施例中，主動區104包含至少一個鰭狀物連同多個閘極結構106a至閘極結構106b，以形成FinFET電晶體。
多個中段導線（MEOL）結構108a至中段導線（MEOL）結構108c交錯在多個閘極結構106a至閘極結構106b之間。多個MEOL結構包括經組態以將電連接提供至主動區104的第一MEOL結構108a及第二MEOL結構108b。在一些實施例中，第一MEOL結構108a藉助於第二導電接觸件112b耦接至包括第一輸入/輸出節點I/O1 的上覆第二BEOL金屬內連線114b。第二MEOL結構108b藉助於第三導電接觸件112c耦接至包括第二輸入/輸出節點I/O2 的上覆第三BEOL金屬內連線114c。第三導電接觸件112c在第三BEOL金屬內連線114c與第二MEOL結構108b之間形成第一導電路徑118a（亦即，電連接）。
導電結構110配置在第二MEOL結構108b上方。第四導電接觸件112d藉助於導電結構110在第三BEOL金屬內連線114c與第二MEOL結構108b之間形成第二導電路徑118b。在一些實施例中，多個MEOL結構包括藉由虛設閘極結構106b與第二MEOL結構108b分離的第三MEOL結構108c。在一些此類實施例中，第三導電接觸件112c及第四導電接觸件112d自第三BEOL金屬內連線114c分別直接連接至第二MEOL結構108b及第三MEOL結構108c。在其他此類實施例中，第三導電接觸件112c及第四導電接觸件112d直接連接至導電結構110。在一些實施例中，導電結構110在虛設閘極結構106b上方延伸。
因此，導電結構110提供第一導電路徑118a與第二導電路徑118b，所述導電路徑在第三BEOL金屬內連線114c與第二MEOL結構108b之間平行延伸。平行導電路徑118a及平行導電路徑118b提供增大的截面積（相較於單個導電路徑）以供電流自第三BEOL金屬內連線114c傳送至電晶體元件116，由此減小電晶體元件116的寄生電阻。
圖2A說明具有經組態以減小寄生電阻的功率喇叭結構的積體電路200的一些實施例的橫截面圖（沿著圖1的橫截面線A-A′展示）。
積體電路200包括具有配置在半導體基底102內的多個源極/汲極區域204a至源極/汲極區域204c的主動區104。在一些實施例中，主動區104可包含在具有與半導體基底102及源極/汲極區域204a至源極/汲極區域204c相反的摻雜類型的井區域202內（例如，形成於p型基底內的PMOS主動區可包括配置在n井內的p型源極/汲極區域）。多個源極/汲極區域204a至源極/汲極區域204c包括經高度摻雜的區域（例如，具有大於周圍半導體基底102的摻雜濃度的摻雜濃度）。在一些實施例中，多個源極/汲極區域204a至源極/汲極區域204c為磊晶源極/汲極區域。在一些實施例中，主動區104包含自半導體基底102向外突出的至少一個鰭狀物，以形成FinFET電晶體。
多個閘極結構106a至閘極結構106b在側向地在多個源極/汲極區域204a至源極/汲極區域204c之間的位置處配置在半導體基底102上方。多個閘極結構106a至閘極結構106b包括主動閘極結構106a及虛設閘極結構106b。主動閘極結構106a經組態以在電晶體元件116的操作期間控制電荷載子在配置在第一源極/汲極區域204a與第二源極/汲極區域204b之間的通道區域206內的流動，而虛設閘極結構106b並非如此。在一些實施例中，多個閘極結構106a至閘極結構106b可包括閘極介電層208及上覆閘極電極層210。在各種實施例中，閘極介電層208可包括氧化物或高k介電層。在各種實施例中，閘極電極層210可包括多晶矽或金屬（例如，鋁）。
多個MEOL結構108a至MEOL結構108c側向交錯在多個閘極結構106a至閘極結構106b之間。多個MEOL結構108a至MEOL結構108c配置在源極/汲極區域204a至源極/汲極區域204c上方，且在一些實施例中，具有實質上等於多個閘極結構106a至閘極結構106b的高度（亦即，多個MEOL結構108a至MEOL結構108c的上部表面實質上與閘極電極層210的上部表面共平面）。在一些實施例中，MEOL結構108a至MEOL結構108c的高度大於多個閘極結構106a至閘極結構106b的高度。舉例而言，多個MEOL結構108a至MEOL結構108c可包括導電材料，諸如鋁、銅以及/或鎢。在一些實施例中，多個MEOL結構108a至MEOL結構108c以及多個閘極結構106a至閘極結構106b以實質上常規的間距經配置（亦即，閘極結構的左側邊緣之間的間距或閘極結構的右側邊緣之間的間距實質上相同）。舉例而言，常規間距可具有歸因於大約5%的未對準誤差而改變的值（例如，第一間距可為第二間距的0.95倍與第二間距的1.05倍之間）。
導電結構110配置在多個MEOL結構108a至MEOL結構108b中的第二MEOL結構108b上方。導電結構110具有接觸第二MEOL結構108b的上部表面的下部表面。在一些實施例中，導電結構110的下部表面亦接觸虛設閘極結構106b及/或第三MEOL結構108c的上部表面。導電結構110配置在層間介電（inter-level dielectric；ILD）層212內。在一些實施例中，ILD層212可包括多於一個介電層。
第三導電接觸件112c及第四導電接觸件112d配置在位於ILD層212上方的第一金屬間介電（inter-metal dielectric；IMD）層214內。第三導電接觸件112c及第四導電接觸件112d經組態以將第二MEOL結構108b耦接至配置在上覆於第一IMD層214的第二IMD層216內的第三BEOL金屬內連線114c。在一些實施例中，第三BEOL金屬內連線114c可包括銅或銅合金。在一些實施例中，第三導電接觸件112c及第四導電接觸件112d分別沿著第二MEOL結構108b及第三MEOL結構108c的上部表面配置。在其他實施例中，第三導電接觸件112c及第四導電接觸件112d沿著導電結構110的上部表面配置。第三導電接觸件112c經組態以沿著第一導電路徑118a將電流自第三BEOL金屬內連線114c提供至第二MEOL結構108b且第二導電接觸件112b經組態以沿著平行於第一導電路徑118a的第二導電路徑118b將電流自第三BEOL金屬內連線114c提供至第二MEOL結構108b。
儘管圖2A說明包括相較於導電結構110具有不同材料（陰影）的MEOL結構108a至MEOL結構108b的積體電路200的橫截面圖，但應瞭解，此為非限制性實施例。舉例而言，圖2B說明具有兩個不同MEOL層的積體電路218的一些替代實施例。第一MEOL層220在半導體基底102與導電接觸件220b至導電接觸件220d之間垂直延伸，且包含MEOL結構108a至MEOL結構108c以及導電結構110。第二MEOL層222在主動閘極結構106a的頂部與導電接觸件220a之間垂直延伸。在此類實施例中，導電接觸件220a至導電接觸件220d具有小於圖2A中所說明的導電接觸件112a至導電接觸件112d的高度h 。
圖3說明具有經組態以減小寄生電阻的功率喇叭結構的積體電路300的一些額外實施例。
積體電路300包括在第一方向120上在主動區104上方延伸且沿著第二方向122交錯在多個閘極結構106a至閘極結構106b之間的多個MEOL結構108a至MEOL結構108c。在一些實施例中，主動區104可包含自半導體基底102向外突出的至少一個鰭狀物，以形成FinFET電晶體。多個MEOL結構包括第一MEOL結構108a、第二MEOL結構108b以及第三MEOL結構108c。在一些實施例中，多個MEOL結構108a至MEOL結構108c可沿著第一方向120跨越主動區104的對向邊緣。導電結構302在第一方向120上自主動區104偏移的位置處配置在第二MEOL結構108b及第三MEOL結構108c上方。導電結構302藉助於第三導電接觸件112c耦接至第三BEOL金屬內連線114c，由此在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供第一導電路徑304a。導電結構302亦藉助於第四導電接觸件112d耦接至第三BEOL金屬內連線114c，由此在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供第二導電路徑304b。
圖4說明具有經組態以減小寄生電阻的功率喇叭結構的積體電路400的一些額外實施例。
積體電路400包括沿著第二方向122交錯在多個閘極結構106a至閘極結構106b之間的多個MEOL結構108a至MEOL結構108c。多個MEOL結構包括配置在主動區402上方的第一MEOL結構108a及第二MEOL結構108b以及配置在沿著第二方向122自主動區402偏移的位置處的第三MEOL結構108c。在一些實施例中，主動區402可包含自半導體基底102向外突出的至少一個鰭狀物，以形成FinFET電晶體。導電結構404跨越主動區402的一端且在第二MEOL結構108b與第三MEOL結構108c之間延伸。在一些實施例中，導電結構404在虛設閘極結構106b上方延伸。第二MEOL結構108b藉助於第三導電接觸件112c耦接至第三BEOL金屬內連線114c，由此在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供第一導電路徑406a。第三MEOL結構108c藉助於第四導電接觸件112d耦接至第三BEOL金屬內連線114c，由此在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供延伸穿過導電結構404的第二導電路徑406b。
圖5說明具有經組態以減小寄生電阻的功率喇叭結構的積體電路500的一些額外實施例。
積體電路500包括在第一方向120上在主動區502上方延伸且沿著第二方向122交錯在多個閘極結構106a至閘極結構106b之間的多個MEOL結構108a至MEOL結構108b。在一些實施例中，主動區502可包含自半導體基底102向外突出的至少一個鰭狀物，以形成FinFET電晶體。多個MEOL結構108a至MEOL結構108b包括第一MEOL結構108a及第二MEOL結構108b。導電結構504在第一方向120上自主動區502偏移的位置處配置在第二MEOL結構108b上方。主動區502在第二方向122上延伸穿過導電結構504。導電結構504藉助於第三導電接觸件112c耦接至第三BEOL金屬內連線114c，由此在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供第一導電路徑506a。導電結構504亦藉助於第四導電接觸件112d耦接至第三BEOL金屬內連線114c，由此在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供第二導電路徑506b。
圖6說明具有經組態以減小寄生電阻的功率喇叭結構的積體電路600的一些額外實施例。
積體電路600包括沿著第二方向122交錯在多個閘極結構106a至閘極結構106b之間的多個MEOL結構108a至MEOL結構108b。多個MEOL結構包括配置在主動區602上方的第一MEOL結構108a及第二MEOL結構108b。在一些實施例中，主動區602可包含自半導體基底102向外突出的至少一個鰭狀物，以形成FinFET電晶體。導電結構604在第一方向120上自主動區602偏移的位置處配置在第二MEOL結構108b上方。導電結構604在第二方向122上延伸穿過主動區602。導電結構604藉助於第三導電接觸件112c耦接至第三BEOL金屬內連線114c，由此在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供第一導電路徑606a。導電結構604亦藉助於第四導電接觸件112d耦接至第三BEOL金屬內連線114c，由此在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供第二導電路徑606b。
圖7A說明具有經組態以減小寄生電阻的功率喇叭結構的積體電路700的一些額外實施例的俯視圖。圖7B說明沿著圖7A的積體電路700的橫截面線A-A′展示的橫截面圖708。
如圖7A中所展示，積體電路700包括沿著第二方向122交錯在多個閘極結構106a至閘極結構106c之間的多個MEOL結構108a至MEOL結構108d。多個MEOL結構包括配置在第一主動區702a上方的第一MEOL結構108a及第二MEOL結構108b、配置在沿著第二方向122自第一主動區702a偏移的位置處的第三MEOL結構108c以及配置在第二主動區702b上方的第四MEOL結構108d。在一些實施例中，第一主動區702a包含在第一井區域710a內且第二主動區702b包含在第二井區域710b中。在一些實施例中，第一主動區702a及/或第二主動區702b可包含自半導體基底102向外突出的至少一個鰭狀物，以形成FinFET電晶體。導電結構704自在第一主動區702a上方延伸至在第二主動區702b上方延伸。導電結構704配置在第二MEOL結構108b、第三MEOL結構108c以及第四MEOL結構108d上方。
在一些實施例中，導電結構704在多個虛設閘極結構106b及虛設閘極結構106c上方延伸。在一些實施例中，第二MEOL結構108b藉助於第三導電接觸件112c耦接至第三BEOL金屬內連線114c以在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供第一導電路徑706a；第三MEOL結構108c藉助於第四導電接觸件112d耦接至第三BEOL金屬內連線114c以在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供延伸穿過導電結構704的第二導電路徑706b；以及第四MEOL結構108d藉助於第五導電接觸件112e耦接至第三BEOL金屬內連線114c以在第三BEOL金屬內連線114c與第二MEOL結構108b之間提供延伸穿過導電結構704的第三導電路徑706c。在其他實施例中，第三導電接觸件112c、第四導電接觸件112d以及第五導電接觸件112e可直接連接至導電結構704。
圖8A至圖8C說明具有經組態以減小寄生電阻的功率喇叭結構的反或閘的一些實施例。
如俯視圖800中所示，反或閘(NOR gate)包括第一主動區802a及第二主動區802b。如圖8C的橫截面圖814中所示（沿著圖8A的線A-A'），第一主動區802a包括具有n型摻雜的多個源極/汲極區域816a至源極/汲極區域816d。在一些實施例中，多個源極/汲極區域816a至源極/汲極區域816d可經配置在具有p型摻雜的井區域818內。第二主動區802b包括具有p型摻雜的多個源極/汲極區域。在一些實施例中，第一主動區802a及/或第二主動區802b可包含自半導體基底102向外突出的至少一個鰭狀物，以形成FinFET電晶體。
第一閘極結構804a及第二閘極結構804b在第一主動區802a上方延伸以在保持在源極電壓VDD 下的第一電力軌808a（以透明繪示以展示底層）與輸出接腳ZN（如圖8B的示意圖812中所展示）之間形成串聯配置的第一PMOS電晶體T1及第二PMOS電晶體T2。第一閘極結構804a及第二閘極結構804b耦接至經組態以將控制訊號分別提供至第一閘極結構804a及第二閘極結構804b的輸入接腳A1 及輸入接腳A2 。在一些實施例中，第一電力軌808a、輸出接腳ZN以及輸入接腳A1 及輸入接腳A2 經配置在同一BEOL金屬線層（例如，「M1」層）上。
第一多個MEOL結構806a至MEOL結構806b經配置在第一主動區802a上方。第一多個MEOL結構包括藉由導電接觸件810耦接至輸出接腳ZN的第一MEOL結構806a（為了簡化說明，藉由圖8A中的參考數字標記單個導電接觸件810）。第一多個MEOL結構進一步包括第二MEOL結構806b及第三MEOL結構806c，其自在第一主動區802a上方延伸至在第一電力軌808a下方延伸。第二MEOL結構806b及第三MEOL結構806c藉由在第一電力軌808a與第二MEOL結構806b之間提供平行電流路徑的第一導電結構812a耦接。
第一閘極結構804a及第二閘極結構804b亦在第二主動區802b上方延伸以形成並聯配置在輸出接腳ZN與保持在接地電壓VSS 下的第二電力軌808b之間的第一NMOS電晶體T3及第二NMOS電晶體T4。第二多個MEOL結構806d至MEOL結構806g經配置在第二主動區802b上方。所述第二多個MEOL結構包括藉由導電接觸件810耦接至輸出接腳ZN的第四MEOL結構806d。所述第二多個MEOL結構進一步包括第五MEOL結構806e、第六MEOL結構806f以及第七MEOL結構806g，所述MEOL結構自在第二主動區802b上方延伸至在第二電力軌808b下方延伸。第六MEOL結構806f及第七MEOL結構806g藉由第二導電結構812b耦接，第二導電結構812b在第二電力軌808b與第六MEOL結構806f之間提供平行電流路徑。
圖9說明具有經組態以減小寄生電容的功率喇叭結構及輸出接腳的積體電路900的一些實施例的俯視圖。
積體電路900包括多個輸入接腳A1 至輸入接腳A4 。多個輸入接腳A1 至輸入接腳A4 包括金屬內連線層902上的電線。輸入接腳A1 至輸入接腳A4 經組態以將輸入訊號（例如，輸入電壓）提供至在電晶體的主動區906上方延伸的閘極結構904裝置。輸入訊號控制閘極結構904的操作（亦即，控制電荷載子在電晶體元件中的流動）。在一些實施例中，多個輸入接腳A1 至輸入接腳A4 可經配置於第一金屬內連線層（亦即，MEOL結構908上方的最低金屬內連線層）上。積體電路900亦包括金屬內連線層902上的電線的一或多個輸出接腳ZN。一或多個輸出接腳ZN經組態以提供來自電晶體元件的輸出訊號（例如，輸出電壓）。在一些實施例中，一或多個輸出接腳ZN可經配置於第一金屬內連線層上。
一或多個輸出接腳ZN具有相對短的長度LOP ，此減小輸入接腳A1 至輸入接腳A4 與一或多個輸出接腳ZN之間的重疊910。減小一或多個輸出接腳ZN與輸入接腳A1 至輸入接腳A4 之間的重疊910減小積體電路900的寄生電容。此是由於相鄰金屬內連線之間的寄生電容與電線的重疊及電線之間的距離成比例（亦即，C=A·D，其中C為電容，A為電線之間的重疊面積，以及D為電線之間的距離）。
在一些實施例中，一或多個輸出接腳ZN可具有小於接觸閘極間距CGP （亦即，相鄰閘極結構904的相同邊緣之間的距離）的大約1.5倍的長度LOP 。在一些實施例中，一或多個輸出接腳ZN的長度LOP 小於或等於輸入接腳A1 至輸入接腳A4 的長度LIP ，由此確保輸入接腳A1 至輸入接腳A4 與一或多個輸出接腳ZN之間的重疊在輸出接腳ZN的單個端上。在一些額外實施例中，一或多個輸出接腳ZN在自對準雙重圖案化製程中可具有藉由最小金屬切割距離（亦即，經切割罩幕上的切口之間的距離）設定的長度LOP 。
在一些實施例中，一或多個輸出接腳ZN可沿著在輸入接腳A1 至輸入接腳A4 與電力軌912（例如，保持在源極電壓VDD 或接地電壓VSS 下）之間的佈線軌道定位。在此類實施例中，一或多個輸出接腳ZN可沿著一側但並非兩側與輸入接腳A1 至輸入接腳A4 重疊，由此減小一或多個輸出接腳ZN與輸出接腳A1 至輸出接腳A4 之間的寄生電容。
圖10至圖17說明形成具有功率喇叭結構的積體電路的方法的一些實施例。
如橫截面圖1000中所展示，提供半導體基底102。半導體基底102可為任何類型的半導體本體（例如，矽、SiGe、SOI），諸如半導體晶圓及/或晶圓上的一或多個晶粒；以及與其相關聯的任何其他類型的金屬層、裝置、半導體以及/或磊晶層等。半導體基底102可包括具有第一摻雜類型（例如，n型摻雜或p型摻雜）的本徵(intrinsically)經摻雜的半導體基底。
在一些實施例中，井區域202可形成在半導體基底102內。可藉由植入具有摻雜物種1002的半導體基底102（其具有與半導體基底102的第一摻雜類型相反的第二摻雜類型）形成井區域202（例如，p型基底可經植入以具有n型摻雜物，或反之亦然）。在一些實施例中，可藉由根據第一遮蔽層1004（例如，光阻層）將摻雜物種1002植入至半導體基底102中而形成井區域202。
如橫截面圖1100中所展示，多個閘極結構106a至閘極結構106b形成於半導體基底102上方。多個閘極結構my包括配置在第一源極/汲極區域204a與第二源極/汲極區域204b之間的電主動閘極結構106a及配置在第二源極/汲極區域204b與第三源極/汲極區域204c之間的虛設閘極結構106b。可藉由將閘極介電層208形成於半導體基底102上且在閘極介電層208上方形成閘極電極層210而形成多個閘極結構106a至閘極結構106b。閘極介電層208及閘極電極層210隨後以微影製程經圖案化以形成多個閘極結構106a至閘極結構106b。
源極/汲極區域204a至源極/汲極區域204c可形成在半導體基底102內且在多個閘極結構106a至閘極結構106b的對向側上。在一些實施例中，可藉由選擇性地植入具有第一摻雜類型的具有摻雜物種1102的半導體基底102的植入製程而形成源極/汲極區域204a至源極/汲極區域204c。植入製程可使用多個閘極結構106a至閘極結構106b以及第二遮蔽層1104以界定源極/汲極區域204a至源極/汲極區域204c。在一些實施例中，第二遮蔽層1104可與第一遮蔽層1004相同。摻雜物種1102可隨後藉由高溫熱退火而驅動至半導體基底102中。在其他實施例中，可藉由蝕刻半導體基底102且接著執行磊晶製程而形成源極/汲極區域204a至源極/汲極區域204c。
如橫截面圖1200中所展示，第一ILD層1202形成於半導體基底102上方。在各種實施例中，第一ILD層1202可包括氧化物、超低k介電材料或低k介電材料（例如，SiCO）。可藉由沈積製程（例如，CVD、PE-CVD、ALD、PVD等）形成第一ILD層1202。
第一ILD層1202隨後經圖案化以形成一或多個開口1204。在一些實施例中，可藉由在第一ILD層1202上方形成第三遮蔽層1206而圖案化第一ILD層1202，且隨後在並不由第三遮蔽層1206覆蓋的區中將第一ILD層1202曝露於蝕刻劑1208。在一些實施例中，第三遮蔽層1206可包括具有由微影製程所界定的圖案的光阻層。在各種實施例中，蝕刻劑1208可包括乾式蝕刻劑（例如，藉由四氟化碳（CF4 ）、六氟化硫（SF6 ）、三氟化氮（NF3 ）等的電漿蝕刻）或濕式蝕刻劑（例如，氫氟（HF）酸）。
如橫截面圖1300中所展示，多個MEOL結構108a至MEOL結構108c形成於第一ILD層1202中的開口1204內。多個MEOL結構可包括配置於第一源極/汲極區域204a上方的第一MEOL結構108a、配置於第二源極/汲極區域204b上方的第二MEOL結構108b以及配置於第三源極/汲極區域204c上方的第三MEOL結構108c。舉例而言，多個MEOL結構108a至MEOL結構108c可包括導電材料，諸如鋁、銅以及/或鎢。可藉由沈積製程及/或電鍍製程形成多個MEOL結構108a至MEOL結構108c。在一些實施例中，沈積製程可用於在一或多個開口1204內形成晶種層，接著是後續電鍍製程（例如，電鍍製程、無電極電鍍製程），其將金屬材料形成為填充一或多個開口1204的厚度。在一些實施例中，化學機械研磨（chemical mechanical polishing；CMP）製程可用於自第一ILD層1202的頂部表面移除過量金屬材料。
如橫截面圖1400中所展示，導電結構110形成於配置在第一ILD層1202上方的第二ILD層1402內。導電結構110配置在第二MEOL結構108b及第三MEOL結構108c上方。導電結構110具有接觸第二MEOL結構108b的上部表面的下部表面。在一些實施例中，導電結構110的下部表面亦接觸虛設閘極結構106b及/或第三MEOL結構108c的上部表面。在一些實施例中，藉由蝕刻第二ILD層1402以形成開口且隨後在開口內形成導電材料而形成導電結構110。
如橫截面圖1500中所展示，多個導電接觸件112a至導電接觸件112d形成在第一IMD層214中。可藉由蝕刻第一IMD層214以形成多個開口而形成多個導電接觸件112a至導電接觸件112d。導電材料（例如，鎢）接著形成於多個開口內。
如橫截面圖1600及俯視圖1604中所展示，BEOL金屬內連線層形成於多個導電接觸件112a至導電接觸件112d上方。BEOL金屬內連線層包括藉由第一導電接觸件112a耦接至主動閘極結構106a的輸入接腳1602a、藉由第二導電接觸件112b耦接至第一MEOL結構108a的輸出接腳1602b以及藉由第三導電接觸件112c及第四導電接觸件112d電耦接至第二MEOL結構108b的電力軌1602c。在一些實施例中，第三導電接觸件112c及第四導電接觸件112d分別沿著第二MEOL結構108b及第三MEOL結構108c的上部表面配置。在其他實施例中，第三導電接觸件112c及第四導電接觸件112d沿著導電結構110的上部表面配置。
如俯視圖1700中所展示，輸入接腳1602a及/或輸出接腳1602b及輸出接腳1602d選擇性地經切割以減小輸入接腳1602a及/或輸出接腳1602b及輸出接腳1602d的長度。舉例而言，如俯視圖1700中所展示，輸出接腳1602b的長度自LOP′ 減小至LOP 。在一些實施例中，經切割罩幕可用於減小輸入接腳1602a以及輸出接腳1602b及輸出接腳1602d的長度。經切割罩幕具有多個切割區域1704，其藉由自包括輸入接腳1602a以及輸出接腳1602b及輸出接腳1602d的金屬層的選擇性區移除金屬材料而「切割」輸入接腳1602a以及輸出接腳1602b及輸出接腳1602d。
在一些額外實施例中，切割區域1704藉由最小金屬切割距離間隔開，以使得輸出接腳1702d具有藉由最小金屬切割距離設定的長度LOP 。舉例而言，在一些實施例中，輸出接腳1702d可具有小於接觸閘極間距CGP （亦即，相鄰閘極結構904的相同邊緣之間的距離）大約1.5倍的長度LOP 。在一些額外實施例中，輸出接腳1702d的長度LOP 小於或等於輸入接腳1702a的長度LIP ，由此確保輸入接腳1702a與輸出接腳1702d之間的重疊在輸出接腳1702d的單個端上。
圖18說明形成具有經組態以減小寄生電阻的功率喇叭結構的積體電路的方法1800的一些實施例的流程圖。
儘管所揭示的方法1800在本文中經說明且描述為一系列動作或事件，但應瞭解，不應以限制性意義來解譯此類動作或事件的所說明的排序。舉例而言，除本文中所說明及/或所描述的動作或事件之外，一些動作可與其他動作或事件以不同次序及/或同時出現。另外，可能需要並非所有的所說明動作以實施本文中的描述的一或多個態樣或實施例。另外，本文中所描繪的動作中的一或多者可以一或多個單獨動作及/或階段進行。
在1802處，第一閘極結構形成於半導體基底上方。在一些實施例中，第一閘極結構可包括在實質上常規間距下形成於半導體基底上方的多個閘極結構中的一者。圖11說明對應於動作1802的一些實施例。
在1804處，形成主動區。主動區包括形成於多個閘極結構中的第一者的對向側上的第一源極/汲極區域及第二源極/汲極區域。在一些實施例中，主動區可包含自半導體基底向外突出的至少一個鰭狀物，以形成FinFET電晶體。圖10至圖11說明對應於動作1804的一些實施例。
在1806處，第一MEOL結構與第二MEOL結構分別形成於第一源極/汲極區域與第二源極/汲極區域上方。圖12至圖13說明對應於動作1806的一些實施例。
在1808處，導電結構形成於第二MEOL結構上方。圖14說明對應於動作1808的一些實施例。
在1810處，多個導電接觸件形成於MEOL結構及多個閘極結構上方。圖15說明對應於動作1810的一些實施例。
在1812處，形成金屬內連線層。金屬內連線層包括藉由導電接觸件耦接至第一閘極結構的第一金屬線、藉由導電接觸件耦接至第一源極/汲極區域的第二金屬線以及藉由兩個或多於兩個導電接觸件電耦接至第二MEOL結構的第三金屬線。圖16A至圖16B說明對應於動作1812的一些實施例。
在1814處，第一金屬線或第二金屬線中的一或多者經切割以減小第一金屬線或第二金屬線中的一或多者的長度。圖17說明對應於動作1814的一些實施例。
因此，本發明是關於具有BEOL內連線層與MEOL結構之間的平行導電路徑的積體電路，所述平行導電路徑經組態以減小積體電路的寄生電阻及/或寄生電容。
在一些實施例中，本發明是關於積體電路。積體電路包括配置在半導體基底內且藉由通道區域間隔開的第一源極/汲極區域及第二源極/汲極區域。閘極結構配置在通道區域上方，且中段導線（MEOL）結構配置在第二源極/汲極區域上方。導電結構配置在MEOL結構上方，且與MEOL結構電接觸。第一導電接觸件垂直配置在MEOL結構與後段導線（BEOL）內連線之間，且第二導電接觸件經組態以沿著延伸穿過導電結構的導電路徑電耦接BEOL內連線與MEOL結構。
根據本發明實施例，所述MEOL結構在第一方向上延伸，且所述BEOL內連線及所述導電結構在垂直於所述第一方向的第二方向上延伸。
根據本發明實施例，所述第二導電接觸件與所述導電結構的上部表面及所述BEOL內連線的下部表面直接接觸。
根據本發明實施例，更包括：第二MEOL結構，其藉由虛設閘極結構與所述MEOL結構側向分離。
根據本發明實施例，所述導電結構在所述虛設閘極結構上方延伸，且與所述第二MEOL結構電接觸。
根據本發明實施例，所述第二導電接觸件與所述第二MEOL結構的上部表面及所述BEOL內連線的下部表面直接接觸。
根據本發明實施例，所述MEOL結構配置於所述半導體基底上且與所述半導體基底直接接觸。
根據本發明實施例，所述導電結構配置在所述第一導電接觸件及所述第二導電接觸件下方。
根據本發明實施例，所述MEOL結構跨越所述第二源極/汲極區域的對向邊緣。
在其他實施例中，本發明是關於積體電路。積體電路包括在第一方向上在主動區上方延伸的第一閘極結構。主動區包括安置於半導體基底內的第一源極/汲極區域及第二源極/汲極區域。第一MEOL結構及第二MEOL結構配置在第一閘極結構的對向側上。在第一方向上，第一MEOL結構在第一源極/汲極區域上方延伸，且第二MEOL結構在第二源極/汲極區域上方延伸。導電結構配置在第二MEOL結構上方，且與第二MEOL結構電接觸。第一導電接觸件配置在第二MEOL結構上方，且配置於在垂直於第一方向的第二方向上延伸的金屬電力軌下方。第二導電接觸件經組態以沿著延伸穿過導電結構的導電路徑電耦接金屬電力軌與第二MEOL結構。
根據本發明實施例，更包括：輸入接腳，其定位於所述BEOL金屬線層上且藉由第三導電接觸件耦接至所述第一閘極結構；以及輸出接腳，其定位於所述BEOL金屬線層上且藉由第四導電接觸件耦接至所述第一MEOL結構。
根據本發明實施例，所述輸出接腳具有小於配置在所述主動區上方的所述第一閘極結構與第二閘極結構的間距大約1.5倍的長度。
根據本發明實施例，所述輸出接腳具有小於或等於所述輸入接腳的長度的長度。
根據本發明實施例，所述導電結構垂直配置在所述第一MEOL結構及所述第二MEOL結構上方，且垂直配置在所述第一導電接觸件及所述第二導電接觸件下方。
根據本發明實施例，所述第二導電接觸件與所述導電結構的上部表面及所述金屬電力軌的下部表面直接接觸。
根據本發明實施例，所述第二導電接觸件與所述第二MEOL結構的上部表面及所述金屬電力軌的下部表面直接接觸。
在又其他實施例中，本發明是關於形成積體電路的方法。方法包括在半導體基底上方形成第一閘極結構。方法進一步包括在第一閘極結構的對向側上形成第一源極/汲極區域及第二源極/汲極區域。方法進一步包括將第一MEOL結構形成於第一源極/汲極區域上且將第二MEOL結構形成於第二源極/汲極區域上。方法進一步包括將導電結構形成於第二MEOL結構上且與第二MEOL結構直接接觸。方法進一步包括形成BEOL金屬內連線，其藉由延伸穿過配置在第二MEOL結構上方的第一導電接觸件的第一導電路徑及藉由延伸穿過導電結構的第二導電路徑而耦接至第二MEOL結構。
根據本發明實施例，第一MEOL結構及所述第二MEOL結構在第一方向上延伸，且其中所述BEOL金屬內連線及所述導電結構在垂直於所述第一方向的第二方向上延伸。
根據本發明實施例，更包括：在藉由第二閘極結構而與所述第二MEOL結構分離的位置處在所述半導體基底上方形成第三MEOL結構，其中所述導電結構接觸所述第三MEOL結構的上部表面；以及將第二導電接觸件形成於所述第三MEOL結構的上部表面上。
根據本發明實施例，更包括：將所述第一導電接觸件及第二導電接觸件形成於所述導電結構的上部表面上。
前文概述若干實施例的特徵，以使得熟習此項技術者可較好地理解本發明的態樣。熟習此項技術者應理解，其可易於使用本發明作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不脫離本發明的精神及範疇，且其可在不脫離本發明的精神及範疇的情況下在本文中進行各種改變、替代以及更改。
100‧‧‧積體電路102‧‧‧半導體基底104‧‧‧主動區106a‧‧‧電主動閘極結構106b‧‧‧虛設閘極結構108a‧‧‧第一MEOL結構108b‧‧‧第二MEOL結構108c‧‧‧第三MEOL結構110‧‧‧導電結構112a‧‧‧第一導電接觸件112b‧‧‧第二導電接觸件112c‧‧‧第三導電接觸件112d‧‧‧第四導電接觸件112e‧‧‧第五導電接觸件114a‧‧‧上覆第一BEOL金屬內連線114b‧‧‧上覆第二BEOL金屬內連線114c‧‧‧上覆第三BEOL金屬內連線116‧‧‧電晶體元件118a‧‧‧第一導電路徑118b‧‧‧第二導電路徑120‧‧‧第一方向122‧‧‧第二方向200‧‧‧積體電路202‧‧‧井區域204a‧‧‧源極/汲極區域204b‧‧‧源極/汲極區域204c‧‧‧源極/汲極區域206‧‧‧通道區域208‧‧‧閘極介電層210‧‧‧上覆閘極電極層212‧‧‧層間介電（ILD）層214‧‧‧第一金屬間介電（IMD）層216‧‧‧第二IMD層218‧‧‧積體電路220‧‧‧第一MEOL層220a‧‧‧導電接觸件220b‧‧‧導電接觸件220c‧‧‧導電接觸件220d‧‧‧導電接觸件222‧‧‧第二MEOL層300‧‧‧積體電路302‧‧‧導電結構304a‧‧‧第一導電路徑304b‧‧‧第二導電路徑400‧‧‧積體電路402‧‧‧主動區404‧‧‧導電結構406a‧‧‧第一導電路徑406b‧‧‧第二導電路徑500‧‧‧積體電路502‧‧‧主動區504‧‧‧導電結構506a‧‧‧第一導電路徑506b‧‧‧第二導電路徑600‧‧‧積體電路602‧‧‧主動區604‧‧‧導電結構606a‧‧‧第一導電路徑606b‧‧‧第二導電路徑700‧‧‧積體電路702a‧‧‧第一主動區702b‧‧‧第二主動區704‧‧‧導電結構706a‧‧‧第一導電路徑706b‧‧‧第二導電路徑706c‧‧‧第三導電路徑708‧‧‧橫截面圖710a‧‧‧第一井區域710b‧‧‧第二井區域800‧‧‧俯視圖802a‧‧‧第一主動區802b‧‧‧第二主動區804a‧‧‧第一閘極結構804b‧‧‧第二閘極結構806a‧‧‧第一MEOL結構806b‧‧‧第二MEOL結構806c‧‧‧第三MEOL結構806d‧‧‧第四MEOL結構806e‧‧‧第五MEOL結構806f‧‧‧第六MEOL結構806g‧‧‧第七MEOL結構808a‧‧‧第一電力軌808b‧‧‧第二電力軌810‧‧‧導電接觸件812‧‧‧示意圖812a‧‧‧第一導電結構812b‧‧‧第二導電結構814‧‧‧橫截面圖816a‧‧‧源極/汲極區域816b‧‧‧源極/汲極區域816c‧‧‧源極/汲極區域816d‧‧‧源極/汲極區域818‧‧‧井區域900‧‧‧積體電路902‧‧‧金屬內連線層904‧‧‧閘極結構906‧‧‧主動區908‧‧‧MEOL結構910‧‧‧重疊912‧‧‧電力軌1000‧‧‧橫截面圖1002‧‧‧摻雜物種1004‧‧‧第一遮蔽層1100‧‧‧橫截面圖1102‧‧‧摻雜物種1104‧‧‧第二遮蔽層1200‧‧‧橫截面圖1202‧‧‧第一ILD層1204‧‧‧開口1206‧‧‧第三遮蔽層1208‧‧‧蝕刻劑1300‧‧‧橫截面圖1400‧‧‧橫截面圖1402‧‧‧第二ILD層1500‧‧‧橫截面圖1600‧‧‧橫截面圖1602a‧‧‧輸入接腳1602b‧‧‧輸出接腳1602c‧‧‧電力軌1604d‧‧‧輸出接腳1604‧‧‧俯視圖1700‧‧‧俯視圖1702a‧‧‧輸入接腳1702d‧‧‧輸出接腳1704‧‧‧切割區域1800‧‧‧方法1802～1814‧‧‧動作A1‧‧‧輸入接腳A2‧‧‧輸入接腳A3‧‧‧輸入接腳A4‧‧‧輸入接腳h ‧‧‧高度my‧‧‧閘極結構T1‧‧‧第一PMOS電晶體T2‧‧‧第二PMOS電晶體T3‧‧‧第一NMOS電晶體T4‧‧‧第二NMOS電晶體ZN‧‧‧輸出接腳
當結合附圖閱讀時，自以下詳細描述最好地理解本發明的態樣。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。實際上，為論述清楚起見，可任意增大或減小各種特徵的尺寸。 圖1說明具有經組態以減小寄生電阻的功率喇叭結構的積體電路的一些實施例的俯視圖。 圖2A至圖2B說明具有經組態以減小寄生電阻的功率喇叭結構的積體電路的一些實施例的橫截面圖。 圖3至圖7B說明具有功率喇叭結構的積體電路的一些額外實施例。 圖8A至圖8C說明具有經組態以減小寄生電阻的功率喇叭結構的反或閘的一些實施例。 圖9說明具有經組態以減小寄生電阻及寄生電容的功率喇叭結構及輸出接腳的積體電路的一些實施例的俯視圖。 圖10至圖17說明形成具有功率喇叭結構的積體電路的方法的一些實施例。 圖18說明形成具有經組態以減小寄生電阻的功率喇叭結構的積體電路的方法的一些實施例的流程圖。
100‧‧‧積體電路
102‧‧‧半導體基底
104‧‧‧主動區
106a‧‧‧電主動閘極結構
106b‧‧‧虛設閘極結構
108a‧‧‧第一MEOL結構
108b‧‧‧第二MEOL結構
108c‧‧‧第三MEOL結構
110‧‧‧導電結構
112a‧‧‧第一導電接觸件
112b‧‧‧第二導電接觸件
112c‧‧‧第三導電接觸件
112d‧‧‧第四導電接觸件
114a‧‧‧上覆第一BEOL金屬內連線
114b‧‧‧上覆第二BEOL金屬內連線
114c‧‧‧上覆第三BEOL金屬內連線
116‧‧‧電晶體元件
118a‧‧‧第一導電路徑
118b‧‧‧第二導電路徑
120‧‧‧第一方向
122‧‧‧第二方向

Claims (10)

  1. 一種積體電路，包括：第一源極/汲極區域及第二源極/汲極區域，其中所述第二源極/汲極區域具有第一摻雜類型，所述第一源極/汲極區域及所述第二源極/汲極區域配置在半導體基底內且藉由通道區域間隔開；閘極結構，其配置在所述通道區域上方；中段導線(MEOL)結構，其配置在所述第二源極/汲極區域上方；導電結構，其配置在所述MEOL結構上方，且與所述MEOL結構電接觸，其中所述MEOL結構具有在第一方向上連續性地自直接地接觸所述第二源極/汲極區域的頂部的點延伸至側向地通過所述第二源極/汲極區域的外邊緣和背向於所述第二源極/汲極區域的所述導電結構的最外側壁的最底表面；第二MEOL結構，配置在第三源極/汲極區域上方，其中所述第三源極/汲極區域具有所述第一摻雜類型，所述導電結構連續性地從所述MEOL結構上方延伸至所述第二MEOL結構；第三MEOL結構，安置於與所述MEOL結構和所述第二MEOL結構相對的所述閘極結構的對向側上，其中所述第三MEOL結構具有在直接地接觸所述半導體基底的最底表面和實質上與所述導電結構的最頂表面共平面的最頂表面之間連續性地延伸的最外側壁；井區域，所述井區域具有不同於所述第一摻雜類型的第二摻雜類型，其中所述第二源極/汲極區域藉由所述井區域與所述第三源極/汲極區域側向分離，以及所述井區域自所述第二源極/汲極區 域垂直地下方至所述第三源極/汲極區域垂直地下方連續性地延伸；第一導電接觸件，其垂直配置在所述MEOL結構與後段導線(BEOL)內連線之間；第二導電接觸件，其以沿著延伸穿過所述導電結構的導電路徑而電耦接至所述BEOL內連線與所述MEOL結構；以及第一層間介電(ILD)層，其側向圍繞所述MEOL結構、所述第二MEOL結構及所述閘極結構，其中所述MEOL結構、所述第二MEOL結構及所述閘極結構垂直地延伸至所述第一ILD層的上表面，且所述導電結構具有在所述第一ILD層的所述上表面上方的最底表面。
  2. 如申請專利範圍第1項所述的積體電路，其中所述BEOL內連線及所述導電結構在垂直於所述第一方向的第二方向上延伸。
  3. 如申請專利範圍第1項所述的積體電路，其中所述第一ILD層的所述上表面為在所述MEOL結構的第一側壁與所述閘極結構的第二側壁之間連續性地延伸的平坦表面。
  4. 如申請專利範圍第1項所述的積體電路，其中所述閘極結構延伸至沿所述MEOL結構以及所述第二MEOL結構的上表面配置的水平面，所述水平面平行於接觸所述MEOL結構以及所述第二MEOL結構之所述半導體基底的上部表面。
  5. 如申請專利範圍第1項所述的積體電路，其中所述導電結構連續性地延伸通過虛設閘極結構的兩個對向側壁，所述虛設閘極結構配置在所述半導體基底上方且在所述第二源極/汲極區域 與所述第三源極/汲極區域之間。
  6. 如申請專利範圍第1項所述的積體電路，其中所述MEOL結構配置於所述半導體基底上且與所述半導體基底直接接觸。
  7. 如申請專利範圍第1項所述的積體電路，更包括虛設閘極結構配置在所述半導體基底上且位於所述第二源極/汲極區域與所述第三源極/汲極區域之間，其中所述導電結構的所述最底表面擱置於所述虛設閘極結構上。
  8. 如申請專利範圍第1項所述的積體電路，其中所述第一導電接觸件直接位於所述MEOL結構上方，且所述第二導電接觸件直接位於所述第二MEOL結構上方。
  9. 一種積體電路，包括：第一閘極結構，其在第一方向上在主動區上方延伸，其中所述主動區包括安置於半導體基底內且沿著垂直於所述第一方向的第二方向彼此分離的第一源極/汲極區域及第二源極/汲極區域；第一MEOL結構及第二MEOL結構，所述第一MEOL結構及所述第二MEOL結構直接地接觸所述半導體基底的上部表面且位於所述第一閘極結構的對向側上且沿著所述第二方向彼此分離，其中所述第一MEOL結構具有在所述第一方向上從直接地在所述第一源極/汲極區域上方連續性地延伸至側向地在所述第一源極/汲極區域外的最底表面，且所述第二MEOL結構具有在所述第一方向上從直接地在所述第二源極/汲極區域上方連續性地延伸至側向地在所述第二源極/汲極區域外的最底表面；導電結構，其配置在所述第二MEOL結構上方，且與所述第 二MEOL結構電接觸；第一導電接觸件，其配置在所述第二MEOL結構上方，且配置於在所述第二方向上延伸的金屬電力軌下方；第二導電接觸件，其經組態以沿著延伸穿過所述導電結構的導電路徑電耦接所述金屬電力軌與所述第二MEOL結構；以及第三MEOL結構，其直接地接觸所述半導體基底的所述上部表面，其中所述第三MEOL結構延伸至安置於所述半導體基底內的第三源極/汲極區域上方且與所述第二MEOL結構側向分離，其中所述導電結構在所述第二方向上連續性地從直接地在所述第二MEOL結構上方延伸至直接地在所述第三MEOL結構上方，以及其中所述第二MEOL結構和所述第三MEOL結構在所述第一方向及與所述第一方向相反的第三方向上延伸側向地通過所述導電結構的最外側壁。
  10. 一種形成積體電路的方法，包括：在半導體基底上方形成第一閘極結構，其中所述第一閘極結構在第一方向上延伸；在所述第一閘極結構的對向側上形成安置於所述半導體基底內且沿著垂直於所述第一方向的第二方向彼此分離的第一源極/汲極區域及第二源極/汲極區域；將第一MEOL結構形成為直接地接觸所述半導體基底的上部表面且形成於所述第一源極/汲極區域上以及將第二MEOL結構形成為直接地接觸所述半導體基底的所述上部表面上且形成於所述第二源極/汲極區域上，其中所述第一MEOL結構具有在所述第一方向上從直接地在所述第一源極/汲極區域上方連續性地延伸至側 向地在所述第一源極/汲極區域外的最底表面，且所述第二MEOL結構具有在所述第一方向上從直接地在所述第二源極/汲極區域上方連續性地延伸至側向地在所述第二源極/汲極區域外的最底表面；在所述第二MEOL結構上形成導電結構且所述導電結構與所述第二MEOL結構直接接觸；形成BEOL金屬內連線，其藉由第一導電路徑及藉由第二導電路徑而耦接至所述第二MEOL結構，其中所述第一導電路徑延伸穿過配置在所述第二MEOL結構上方的第一導電接觸件，以及所述第二導電路徑延伸穿過所述導電結構；以及將第三MEOL結構形成為直接地接觸所述半導體基底的所述上部表面且形成於延伸至安置於所述半導體基底內的第三源極/汲極區域上方，且所述第三MEOL結構與所述第二MEOL結構側向分離，其中所述導電結構在所述第二方向上連續性地從直接地在所述第二MEOL結構上方延伸至直接地在所述第三MEOL結構上方，以及其中所述第二MEOL結構和所述第三MEOL結構在所述第一方向及與所述第一方向相反的第三方向上延伸側向地通過所述導電結構的最外側壁。
TW105139362A 2015-11-30 2016-11-30 積體電路及形成積體電路的方法 TWI714674B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562260965P 2015-11-30 2015-11-30
US62/260,965 2015-11-30
US15/170,246 2016-06-01
US15/170,246 US10672708B2 (en) 2015-11-30 2016-06-01 Standard-cell layout structure with horn power and smart metal cut

Publications (2)

Publication Number Publication Date
TW201731057A TW201731057A (zh) 2017-09-01
TWI714674B true TWI714674B (zh) 2021-01-01

Family

ID=58692850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139362A TWI714674B (zh) 2015-11-30 2016-11-30 積體電路及形成積體電路的方法

Country Status (5)

Country Link
US (4) US10672708B2 (zh)
KR (3) KR20170063410A (zh)
CN (1) CN107017228B (zh)
DE (1) DE102016117448B4 (zh)
TW (1) TWI714674B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960231B2 (en) * 2016-06-17 2018-05-01 Qualcomm Incorporated Standard cell architecture for parasitic resistance reduction
US11189569B2 (en) 2016-09-23 2021-11-30 Advanced Micro Devices, Inc. Power grid layout designs for integrated circuits
US10579771B2 (en) * 2017-06-14 2020-03-03 Samsung Electronics Co., Ltd. Integrated circuit including standard cells overlapping each other and method of generating layout of the integrated circuit
US10586765B2 (en) * 2017-06-22 2020-03-10 Tokyo Electron Limited Buried power rails
KR102320047B1 (ko) * 2017-07-05 2021-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10747931B2 (en) 2017-07-28 2020-08-18 Advanced Micro Devices, Inc. Shift of circuit periphery layout to leverage optimal use of available metal tracks in periphery logic
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
US10692808B2 (en) * 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing
US11018157B2 (en) * 2017-09-28 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Local interconnect structure
US11120190B2 (en) 2017-11-21 2021-09-14 Advanced Micro Devices, Inc. Metal zero power ground stub route to reduce cell area and improve cell placement at the chip level
US10504899B2 (en) * 2017-11-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Transistors with various threshold voltages and method for manufacturing the same
US10438937B1 (en) * 2018-04-27 2019-10-08 Advanced Micro Devices, Inc. Metal zero contact via redundancy on output nodes and inset power rail architecture
US10818762B2 (en) 2018-05-25 2020-10-27 Advanced Micro Devices, Inc. Gate contact over active region in cell
US11195753B2 (en) * 2018-09-18 2021-12-07 International Business Machines Corporation Tiered-profile contact for semiconductor
US11004738B2 (en) * 2018-09-21 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitance reduction by metal cut design
US10483200B1 (en) 2018-09-27 2019-11-19 Qualcomm Incorporated Integrated circuits (ICs) employing additional output vertical interconnect access(es) (VIA(s)) coupled to a circuit output VIA to decrease circuit output resistance
US20200105670A1 (en) * 2018-09-28 2020-04-02 Qualcomm Incorporated MIDDLE-OF-LINE (MOL) COMPLEMENTARY POWER RAIL(S) IN INTEGRATED CIRCUITS (ICs) FOR REDUCED SEMICONDUCTOR DEVICE RESISTANCE
KR102664157B1 (ko) * 2018-12-03 2024-05-07 엘지디스플레이 주식회사 투명표시장치
US11121084B2 (en) * 2019-07-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device with through interconnect via and methods of manufacturing the same
US10796061B1 (en) 2019-08-29 2020-10-06 Advanced Micro Devices, Inc. Standard cell and power grid architectures with EUV lithography
US11810920B2 (en) 2019-11-29 2023-11-07 Samsung Electronics Co., Ltd. Integrated circuits including integrated standard cell structure
US11735592B2 (en) * 2019-12-20 2023-08-22 Samsung Electronics Co., Ltd. Integrated circuit including integrated standard cell structure
US11264486B2 (en) * 2020-01-16 2022-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of fabricating the semiconductor structure
DE102021109463B4 (de) * 2020-05-14 2024-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterbauelement und verfahren
CN113764410B (zh) * 2020-06-04 2024-03-26 上海复旦微电子集团股份有限公司 半导体单元器件
US11444073B2 (en) * 2020-10-27 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Power distribution network
US11652050B2 (en) * 2020-12-28 2023-05-16 Advanced Micro Devices, Inc. Inset power post and strap architecture with reduced voltage droop
US11640936B2 (en) * 2021-01-08 2023-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of fabrication thereof
US11495599B2 (en) 2021-02-19 2022-11-08 Nanya Technology Corporation Semiconductor device with self-aligning contact and method for fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW406398B (en) * 1996-11-14 2000-09-21 Hitachi Ltd Semiconductor integrated circuit device and its manufacture
US20030151131A1 (en) * 2002-02-14 2003-08-14 Deeter Timothy L. Thermally coupling electrically decoupling cooling device for integrated circuits
CN102479768A (zh) * 2010-11-30 2012-05-30 富士通半导体股份有限公司 半导体器件
US20120261749A1 (en) * 2011-04-15 2012-10-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20140131860A1 (en) * 2012-11-13 2014-05-15 Fujitsu Semiconductor Limited Semiconductor device, semiconductor integrated circuit device, and electronic device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246118B1 (en) 1999-02-18 2001-06-12 Advanced Micro Devices, Inc. Low dielectric semiconductor device with rigid, conductively lined interconnection system
KR100445638B1 (ko) * 2002-07-26 2004-08-25 삼성전자주식회사 전기적으로 분리된 영역들을 연결하는 상호 연결 구조 및그 제조방법
JP2006114550A (ja) 2004-10-12 2006-04-27 Renesas Technology Corp 半導体装置およびその製造方法
JP5092313B2 (ja) 2006-08-21 2012-12-05 富士通セミコンダクター株式会社 半導体装置の製造方法
US7846789B2 (en) 2007-10-16 2010-12-07 Texas Instruments Incorporated Isolation trench with rounded corners for BiCMOS process
US8138554B2 (en) * 2008-09-17 2012-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with local interconnects
JP5627440B2 (ja) 2010-12-15 2014-11-19 キヤノン株式会社 音響装置及びその制御方法、プログラム
JP5754334B2 (ja) * 2011-10-04 2015-07-29 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US9355910B2 (en) 2011-12-13 2016-05-31 GlobalFoundries, Inc. Semiconductor device with transistor local interconnects
US8618607B1 (en) * 2012-07-02 2013-12-31 Globalfoundries Inc. Semiconductor devices formed on a continuous active region with an isolating conductive structure positioned between such semiconductor devices, and methods of making same
US20150171860A1 (en) 2013-11-13 2015-06-18 Skyworks Solutions, Inc. Circuits and methods for improved quality factor in a stack of transistors
US9443851B2 (en) 2014-01-03 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same
US9935100B2 (en) * 2015-11-09 2018-04-03 Qualcomm Incorporated Power rail inbound middle of line (MOL) routing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW406398B (en) * 1996-11-14 2000-09-21 Hitachi Ltd Semiconductor integrated circuit device and its manufacture
US20030151131A1 (en) * 2002-02-14 2003-08-14 Deeter Timothy L. Thermally coupling electrically decoupling cooling device for integrated circuits
CN102479768A (zh) * 2010-11-30 2012-05-30 富士通半导体股份有限公司 半导体器件
US20120261749A1 (en) * 2011-04-15 2012-10-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20140131860A1 (en) * 2012-11-13 2014-05-15 Fujitsu Semiconductor Limited Semiconductor device, semiconductor integrated circuit device, and electronic device

Also Published As

Publication number Publication date
US20220352072A1 (en) 2022-11-03
KR20170063410A (ko) 2017-06-08
US20200243446A1 (en) 2020-07-30
US20180350743A1 (en) 2018-12-06
KR102149801B1 (ko) 2020-09-01
DE102016117448B4 (de) 2024-02-15
US10672708B2 (en) 2020-06-02
US20170154848A1 (en) 2017-06-01
DE102016117448A1 (de) 2017-06-01
CN107017228B (zh) 2019-10-25
TW201731057A (zh) 2017-09-01
KR20180107057A (ko) 2018-10-01
CN107017228A (zh) 2017-08-04
US11437321B2 (en) 2022-09-06
KR20200045460A (ko) 2020-05-04
US10923426B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
TWI714674B (zh) 積體電路及形成積體電路的方法
US10861790B2 (en) Power strap structure for high performance and low current density
US11024579B2 (en) Dual power structure with connection pins
US11088092B2 (en) Via rail solution for high power electromigration
US8975712B2 (en) Densely packed standard cells for integrated circuit products, and methods of making same
US10164036B2 (en) Semiconductor device
TW202044488A (zh) 積體電路裝置
US10784168B2 (en) Dummy MOL removal for performance enhancement
US11088075B2 (en) Layout structures with multiple fingers of multiple lengths