JPWO2019087691A1 - 構造体およびその製造方法 - Google Patents

構造体およびその製造方法 Download PDF

Info

Publication number
JPWO2019087691A1
JPWO2019087691A1 JP2019550938A JP2019550938A JPWO2019087691A1 JP WO2019087691 A1 JPWO2019087691 A1 JP WO2019087691A1 JP 2019550938 A JP2019550938 A JP 2019550938A JP 2019550938 A JP2019550938 A JP 2019550938A JP WO2019087691 A1 JPWO2019087691 A1 JP WO2019087691A1
Authority
JP
Japan
Prior art keywords
film
dielectric layer
silicon nitride
dielectric
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019550938A
Other languages
English (en)
Other versions
JP7186382B2 (ja
Inventor
幸作 佐伯
幸作 佐伯
青児 西脇
青児 西脇
鳴海　建治
建治 鳴海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2019087691A1 publication Critical patent/JPWO2019087691A1/ja
Application granted granted Critical
Publication of JP7186382B2 publication Critical patent/JP7186382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14669—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/10—Arrangements of light sources specially adapted for spectrometry or colorimetry
    • G01J3/108—Arrangements of light sources specially adapted for spectrometry or colorimetry for measurement in the infrared range
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J3/2823—Imaging spectrometer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Abstract

本開示の一態様に係る構造体は、第１の誘電体層と、前記第１の誘電体層に接し、前記第１の誘電体層とは異なる屈折率を有する第２の誘電体層とを備える。前記第２の誘電体層は、水素濃度が互いに異なる少なくとも２つの誘電体膜を含む。前記第１の誘電体層と前記第２の誘電体層との界面には周期的な第１の凹凸がある。

Description

本開示は、構造体およびその製造方法に関する。
従来、物質内に、周期が１μｍ程度またはそれ以下の周期的な構造を有する構造体を作製する技術が開発されてきた。例えば特許文献１および特許文献２は、スパッタエッチングを用いて周期的な凹凸を有する複数の層を積層することによって３次元構造体を作製する方法を開示している。特許文献１および特許文献２に開示された技術は、自己クローニング技術と呼ばれている。
特許文献１は、２次元的に周期的な凹凸を有する基板の上に２種類以上の物質を周期的に順次積層し、その積層体の中の少なくとも一部分にスパッタエッチングを行うことにより、３次元的に周期的な構造を形成する方法を開示している。
特許文献２は、バイアススパッタリング法によって高屈折率膜と低屈折率膜とを交互に積層させる際の具体的な成膜条件を開示している。開示された成膜条件によると、高屈折率膜の成膜速度は１６.８ｎｍ/分であり、低屈折率膜の成膜速度は３.１ｎｍ/分である。高屈折率膜の膜厚は１９０.５ｎｍであり、低屈折率の膜厚は２７２.５ｎｍである。よって、１周期あたりの高屈折率の膜厚と低屈折率の膜厚との合計は、４６３.０ｎｍである。このような条件で９周期の成膜を行う例が開示されている。９周期の膜厚は４１６７ｎｍであり、成膜に１５．７時間を要する。
特開平１０−３３５７５８号公報 特開２００３−２５５１６２号公報
本開示は、従来よりも短時間で製造することが可能な構造体およびその製造方法を提供する。
本開示の一態様に係る構造体は、第１の誘電体層と、前記第１の誘電体層に接し、前記第１の誘電体層とは異なる屈折率を有する第２の誘電体層とを備える。前記第２の誘電体層は、水素濃度が互いに異なる少なくとも２つの誘電体膜を含む。前記第１の誘電体層と前記第２の誘電体層との界面には周期的な第１の凹凸がある。
本開示の一態様に係る製造方法は、主面上に周期的な凹凸を有する基板を用意する工程と、化学気相成長法を用いて、前記主面上に第１の誘電体層を形成する工程と、前記化学気相成長法を用いて、前記主面上に前記第１の誘電体層とは異なる屈折率を有する第２の誘電体層を形成する工程とを含む。前記第２の誘電体層を形成する工程は、前記基板にバイアスパワーを印加した状態で第１の誘電体膜を形成する工程と、前記基板に前記バイアスパワーを印加しない状態で前記第１の誘電体膜の上に第２の誘電体膜を形成する工程とを含む。
本開示の実施形態によれば、構造体の製造に要する時間を短縮することができる。
図１は、本実施形態における構造体の製造に用いられ得る高密度プラズマＣＶＤ装置の構成を模式的に示す図である。 図２Ａは、本実施形態における構造体の製造過程を示す第１の図である。 図２Ｂは、本実施形態における構造体の製造過程を示す第２の図である。 図２Ｃは、本実施形態における構造体の製造過程を示す第３の図である。 図２Ｄは、本実施形態における構造体の製造過程を示す第４の図である。 図２Ｅは、本実施形態における構造体の製造過程を示す第５の図である。 図２Ｆは、本実施形態における構造体の製造過程を示す第６の図である。 図２Ｇは、本実施形態における構造体の製造過程を示す第７の図である。 図２Ｈは、本実施形態における構造体の製造過程を示す第８の図である。 図２Ｉは、本実施形態における構造体の製造過程を示す第９の図である。 図２Ｊは、本実施形態における構造体の製造過程を示す第１０の図である。 図２Ｋは、本実施形態における構造体の製造過程を示す第１１の図である。 図２Ｌは、本実施形態における構造体の製造過程を示す第１２の図である。 図２Ｍは、実験で作製した構造体の断面を模式的に示す図である。 図３Ａは、作製された、屈折率の異なる２種類の層を４周期分備えた構造体の断面を走査型電子顕微鏡（ＳＥＭ）によって観察した画像を示す図である。 図３Ｂは、構造体の第２から第４の周期の部分を拡大して示す図である。 図４は、バイアスパワーを印加して形成したシリコン窒化膜とバイアスパワーを印加せずに形成したシリコン窒化膜の膜質を、フーリエ変換赤外分光光度計（ＦＴＩＲ）で測定した結果を示す図である。 図５は、バイアスパワーを印加して形成したシリコン窒化膜と、バイアスパワーを印加せずに形成したシリコン窒化膜の膜質の違いを二次イオン質量分析法（ＳＩＭＳ）で確認した結果を示す図である。 図６は、バイアスパワーが１００Ｗの場合（比較例１）のシリコン窒化膜を示す顕微鏡写真を示す図である。 図７は、バイアスパワーが５００Ｗの場合（比較例２）のシリコン窒化膜を示す顕微鏡写真を示す図である。 図８は、比較例３から５の条件でバイアスパワーを変化させたときの成膜レートと圧縮応力との関係を示すグラフである。 図９は、シリコン窒化膜の形状の指標である凸部の高さＨ０および凹部の深さＨ１を示す図である。 図１０は、比較例における構造体の断面形状を示すＳＥＭ画像を示す図である。 図１１は、比較例における構造体の断面形状を示すＳＥＭ画像を示す図である。 図１２は、比較例における構造体の断面形状を示すＳＥＭ画像を示す図である。 図１３は、シリコン窒化膜の複合膜を含む構造体の断面を示すＳＥＭ画像を示す図である。 図１４は、再検討後のシリコン窒化膜の複合膜を含む構造体の断面を示すＳＥＭ画像を示す図である。 図１５は、実験において使用したサンプルのＨ０とＨ１との関係を示す図である。 図１６は、実施形態２に係る撮像装置の一部の構造を模式的に示す断面図である。 図１７は、実施形態３に係る積層型固体撮像素子の有効画素領域の一部の構造を模式的に示す断面図である。 図１８は、ゲート電極で使用される画素をそれぞれ含む３つのトランジスタと信号電荷の流れとを説明するための図である。
本開示は、以下の各項目に記載の構造体、撮像装置、および構造体の製造方法を含む。
［項目１］
本開示の項目１に係る構造体は、
第１の誘電体層と、
前記第１の誘電体層に接し、前記第１の誘電体層とは異なる屈折率を有する第２の誘電体層と、
を備える。
前記第２の誘電体層は、水素濃度が互いに異なる少なくとも２つの誘電体膜を含む。
前記第１の誘電体層と前記第２の誘電体層との界面には周期的な第１の凹凸がある。
［項目２］
項目１に記載の構造体において、
前記少なくとも２つの誘電体膜の各々の厚さは互いに異なっていてもよい。
［項目３］
項目１または２に記載の構造体において、
前記第２の誘電体層は、前記第１の誘電体層よりも高い屈折率を有していてもよい。
［項目４］
項目１から３のいずれかに記載の構造体において、
前記少なくとも２つの誘電体膜の各々の屈折率は互いに等しくてもよい。
［項目５］
項目１から４のいずれかに記載の構造体において、
前記少なくとも２つの誘電体膜の各々は、シリコン窒化膜であってもよい。
［項目６］
項目５に記載の構造体において、
前記少なくとも２つの誘電体膜は、第１のシリコン窒化膜と、前記第１のシリコン窒化膜よりも薄い第２のシリコン窒化膜とを含み、
前記第２のシリコン窒化膜は、前記第１のシリコン窒化膜と比較して、Ｓｉ−Ｈ結合濃度が高いか、または水素濃度が高くてもよい。
［項目７］
項目５に記載の構造体において、
前記シリコン窒化膜の屈折率は、１．９０以上２．２０以下であってもよい。
［項目８］
項目１から７のいずれかに記載の構造体において、
前記第１の誘電体層は、シリコン酸化膜であってもよい。
［項目９］
項目８に記載の構造体において、
前記シリコン酸化膜の屈折率は、１.４４以上１.４７以下であってもよい。
［項目１０］
項目１に記載の構造体において、
第３の誘電体層と、
前記第３の誘電体層に接する第４の誘電体層と、をさらに備え、
前記第２の誘電体層は、前記第４の誘電体層上に配置されており、
前記第３の誘電体層と前記第４の誘電体層との界面には周期的な第２の凹凸があり、
前記第２の凹凸は、底部が平坦な第２の凹部、及び前記第２の凹部に隣接する第２の凸部を含み、
前記第２の凹部の前記底部から前記第２の凸部の頂部までの間には斜面がなく、
前記第４の誘電体層と前記第２の誘電体層との界面には周期的な第３の凹凸があり、
前記第３の凹凸は、底部が部分的に平坦な第３の凹部、及び前記第３の凹部に隣接する第３の凸部を含み、
前記第３の凹部の前記底部から前記第３の凸部の頂部までの間には斜面があってもよい。
［項目１１］
項目１に記載の構造体において、
前記第１の凹凸は、第１の凹部、及び前記第１の凹部に隣接する第１の凸部を含み、
前記第１の凹部の底部から前記第１の凸部の頂部までの間に斜面があってもよい。
［項目１２］
本開示の項目１２に係る構造体は、
第１の単位構造体と、
前記第１の単位構造体上に積層された第２の単位構造体と、
を備える。
前記第１の単位構造体および前記第２の単位構造体の各々は、
第１の誘電体層と、
前記第１の誘電体層に接し、前記第１の誘電体層とは異なる屈折率を有する第２の誘電体層と、
を含む。
前記第２の誘電体層は、水素濃度が互いに異なる少なくとも２つの誘電体膜を含む。
前記第１の単位構造体における前記第１の誘電体層と前記第２の誘電体層との界面および前記第２の単位構造体における前記第１の誘電体層と前記第２の誘電体層との界面には周期的な第１の凹凸があり、
前記第１の単位構造体と前記第２の単位構造体との界面には、周期的な第４の凹凸がある。
前記第１の凹凸および前記第４の凹凸は、同じ周期を有する。
［項目１３］
項目１２に記載の構造体は、
前記第１の単位構造体における前記第２の誘電体層に含まれる前記少なくとも２つの誘電体膜の数は、前記第２の単位構造体における前記第２の誘電体層に含まれる前記少なくとも２つの誘電体膜の数とは異なっていてもよい。
［項目１４］
本開示の項目１４に係る撮像装置は、
項目１から１３のいずれかに記載の構造体と、
固体撮像素子と、
を備える。
前記構造体は、前記固体撮像素子と一体化されている。
［項目１５］
項目１４に記載の撮像装置において、
前記構造体は、チェッカーパターンまたはストライプパターンで配列された複数の遮光部を含む遮光膜を含んでいてもよい。
［項目１６］
項目１５に記載の撮像装置において、
前記固体撮像素子は、
複数の受光部と、
前記複数の受光部に対向する複数のマイクロレンズと、
を含んでいてもよい。
［項目１７］
項目１６に記載の撮像装置において、
前記固体撮像素子は、前記複数の受光部と前記複数のマイクロレンズとの間に、第１の平坦化層を含んでいてもよい。
［項目１８］
項目１４から１７のいずれかに記載の撮像装置は、
前記固体撮像素子と前記構造体との間に、第２の平坦化層をさらに備えていてもよい。
［項目１９］
項目１４から１８のいずれかに記載の撮像装置において、
前記固体撮像素子は、
複数の電荷蓄積部と、
前記複数の電荷蓄積部上の配線層と、
前記配線層上の光電変換膜と、
を含んでいてもよい。
［項目２０］
本開示の項目２０に係る構造体の製造方法は、
主面上に周期的な凹凸を有する基板を用意する工程と、
化学気相成長法を用いて、前記主面上に第１の誘電体層を形成する工程と、
前記化学気相成長法を用いて、前記主面上に前記第１の誘電体層とは異なる屈折率を有する第２の誘電体層を形成する工程と、
を含む。
前記第２の誘電体層を形成する工程は、
前記基板にバイアスパワーを印加した状態で第１の誘電体膜を形成する工程と、
前記基板に前記バイアスパワーを印加しない状態で前記第１の誘電体膜の上に第２の誘電体膜を形成する工程と、
を含む。
［項目２１］
項目２０に記載の構造体の製造方法において、
前記化学気相成長法は、高密度プラズマ化学気相成長法であり、
前記第１の誘電体膜を形成する工程では、モノシランとアンモニアとを含む原料ガスを用い、
前記第２の誘電体膜を形成する工程では、モノシランとアンモニアとアルゴンとを含む原料ガスを用いてもよい。
［項目２２］
項目２０または２１に記載の構造体の製造方法において、
前記第１の誘電体層および前記第２の誘電体層を形成するときの前記化学気相成長法の処理温度は、２００℃以下であってもよい。
本開示の実施形態における構造体は、第１の誘電体層と、第２の誘電体層とを備える。第１の誘電体層と第２の誘電体層とは互いに接している。第２の誘電体層は、第１の誘電体層とは異なる屈折率を有する。第２の誘電体層は、水素濃度が互いに異なる少なくとも２つの誘電体膜を含む。第１の誘電体層と前記第２の誘電体層との界面には周期的な凹凸がある。周期的な凹凸は、一次元的または二次元的に周期的に配列された複数の凸部および／または複数の凹部を含む。なお、「周期的な凹凸」は、少なくとも部分的に周期的な構造であればよく、層の全体にわたって周期的であることを要しない。周期的な凹凸は、グレーティングとして機能する。これにより、第１の誘電体層または第２の誘電体層を光導波層として機能させることができる。
水素濃度が互いに異なる少なくとも２つの誘電体膜は、典型的には同一の屈折率を有する。ここで「同一の屈折率」とは、エリプソメトリ法を用いて６３３ｎｍの波長で測定した場合の屈折率の差が０．１未満であることを意味する。
典型的には、第２の誘電体層の屈折率は、第１の誘電体層の屈折率よりも高い。この場合、第１の誘電体層を「低屈折率層」と称し、第２の誘電体層を「高屈折率層」と称することができる。そのような構造によれば、第２の誘電体層を光導波層として機能させることができる。
第１の誘電体層と第２の誘電体層とは、交互に積層され得る。ある実施形態では、第１の誘電体層と第２の誘電体層との組み合わせが、複数組積層される。その場合、構造体は、少なくとも２つの単位構造体が積層された構造を備える。「単位構造体」とは、上記の第１の誘電体層と第２の誘電体層との組み合わせを備える構造体を意味する。第１の誘電体層と第２の誘電体層とが交互に積層されることにより、第１の誘電体層と第２の誘電体層との界面、および隣り合う２つの単位構造体の界面に、同一周期の周期的な凹凸が形成される。「隣り合う２つの単位構造体の界面」とは、当該２つの単位構造体の一方における第２の誘電体層と、当該２つの単位構造体の他方における第１の誘電体層との界面を意味する。これらの界面における凹凸はグレーティングとして機能する。このような構造により、複数の光導波層を備える構造体が実現される。
第２の誘電体層における複数の誘電体膜の主材料は同一である。しかし、両者の水素含有率は異なる。「水素含有率」とは、単位体積あたりの水素含有量を意味する。水素含有率が異なるため、第２の誘電体層における複数の誘電体膜の膜質は異なる。
構造体は、例えば高密度プラズマ化学気相成長法（ＨＤＰ−ＣＶＤ法）などの化学気相成長法によって作製され得る。水素濃度が互いに異なる複数の膜は、プラズマＣＶＤ法における、基板に印加するバイアスパワーを調整することによって作製可能である。
第１の誘電体層は、例えばシリコン酸化膜（ＳｉＯ２）であり得る。第２の誘電体層における各誘電体膜は、例えばシリコン窒化膜（ＳｉＮ）であり得る。このような一般的な半導体材料を用いることで、蒸気圧の低い原料ガスを使用できる。プラズマＣＶＤ法を利用してシリコン窒化膜を形成することにより、同じような屈折率をもつタンタルオキサイド（Ｔａ２Ｏ５）を形成する方法に比べて、低温で膜形成が可能である。
本開示の実施形態によれば、水素濃度が相対的に高い膜を形成する工程により、水素濃度が相対的に低い膜の表面がスパッタエッチングによりエッチングされる。これにより、水素濃度が相対的に低い膜の表面における半円形状の断面をもつ斜面部が面取りされる。これにより、例えば鋸形状の周期的な凹凸を形成することが可能である。また、水素濃度が相対的に高い膜により、膜の応力が緩和される。このため、膜剥がれを抑制し、パーティクルの発生を抑えることができる。
第２の誘電体層における少なくとも２つの誘電体膜は、第１のシリコン窒化膜と、第１のシリコン窒化膜よりも薄い第２のシリコン窒化膜とを含み得る。第２のシリコン窒化膜は、第１のシリコン窒化膜と比較して、Ｓｉ−Ｈ結合濃度が高い、または水素濃度が高い。Ｓｉ−Ｈ結合濃度は、ＦＴＩＲ（フーリエ変換赤外分光光度計）で測定され得る。水素濃度は、ＳＩＭＳ（二次イオン質量分析法）で測定され得る。これらの測定を行うことにより、高密度プラズマＣＶＤ装置のウェハレベルでの膜質の変化を定常的に管理することが可能である。
構造体の製造方法は、例えば以下の工程を含む。
・周期的な凹凸を有する基板を用意する工程
・前記基板上に第１の誘電体層を形成する工程
・前記基板上に前記第１の誘電体層とは異なる屈折率を有する第２の誘電体層を形成する工程
第２の誘電体層を形成する工程は、例えば以下の工程を含む。
・前記基板にバイアスパワーを印加した状態で第１の誘電体膜を形成する工程
・前記基板に前記バイアスパワーを印加しない状態で前記第１の誘電体膜の上に第２の誘電体膜を形成する工程
このような方法により、品質の高い構造体を作製することができる。バイアスパワーを印加しない工程により、イオン成分によって第１の誘電体層の表面の複数の凸部の膜厚の減少が生じることを抑制できる。バイアスパワーを印加した工程では、無バイアスで形成された第１の誘電体膜の半円形状の斜面部が面取りされる。これにより、良好な鋸形状の周期的な凹凸が形成可能である。また、無バイアスの工程で形成された膜よりも水素濃度が高い膜が表面に形成されるため、応力が抑制されて膜剥がれが抑制される。
第１の誘電体膜を形成する工程における原料ガスは、例えばモノシラン（ＳｉＨ４）とアンモニア（ＮＨ３）とを含み得る。第２の誘電体膜を形成する工程における原料ガスは、例えばＳｉＨ４とＮＨ３とアルゴン（Ａｒ）とを含み得る。
無バイアスの工程における原料ガスにはスパッタエッチングの効果がない。このため、周期的な凹凸の凸部はエッチングされず、凸部の高さが減少することはない。一方、バイアスパワーを印加した工程における原料ガス中には、希ガスのＡｒが含まれるため、スパッタエッチングの効果がある。これにより、第１の誘電体膜の表面の半球状の面取りが行われる。また、バイアスパワーを印加することにより、プラズマ中の水素がシリコン窒化膜に引き込まれ、応力緩和の効果もある。
上記の製造方法によれば、第１の誘電体層および第２の誘電体層を形成するときの化学気相成長法の処理温度を、例えば２００℃以下の低温にすることができる。このため、例えば構造体と固体撮像素子とが一体化して形成された撮像装置を製造する際に、マイクロレンズおよび平坦化層などの材料に有機材料を用いることができる。２００℃以下で処理することにより、有機材料を用いたとしても、構造体の成膜中による熱によって変形することを防止できる。
以下、図面を参照しながら、本開示の例示的な実施形態を説明する。なお、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明および実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になることを避け、当業者の理解を容易にするためである。本発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供する。これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
（実施形態１）
まず、第１の実施形態による構造体およびその製造方法を説明する。本実施形態の構造体は、高密度プラズマ化学気相成長法（ＨＤＰ−ＣＶＤ）などの化学気相成長法によって製造され得る。以下、ＨＤＰ−ＣＶＤ法による構造体の製造方法および成膜条件の一例を説明する。
図１は、本実施形態における構造体の製造に用いられ得る高密度プラズマＣＶＤ装置１の構成を模式的に示す図である。高密度プラズマＣＶＤ装置１は、真空容器２と、真空容器２の上部に設けられた高周波（ＲＦ）アンテナ５と、真空容器２の下部に設けられた下部電極８とを備えている。ＲＦアンテナ５は、高周波電源４Ａに接続されている。真空容器２の上部側面には原料ガス供給ノズル３が設けられ、下部には真空装置１０に接続された排気口９が設けられている。真空容器２の内部下方には、基板７（例えばシリコン基板）を保持する下部電極８が設けられている。下部電極８は、バイアスパワーを印加できるように、高周波電源４Ｂに接続されている。以下、高周波電源４Ｂから下部電極８にバイアスパワーを印加することを、「バイアス印加」と称することがある。高密度プラズマＣＶＤ装置１は、ＲＦアンテナ５と下部電極８との距離Ｈを変化させる機構も備えている。
高周波電源４ＡからＲＦアンテナ５に高周波電圧が印加されることにより、プラズマ６が生成される。下部電極８にバイアスパワーを印加することにより、プラズマ６中のイオンを下部電極８の側に引き込むことができる。これにより、基板７上に誘電体の薄膜を形成することができる。
図２Ａから図２Ｍは、本実施形態における構造体の製造過程を順に示す模式断面図である。図１に示す高密度プラズマＣＶＤ装置１を用いて、最終的に、図２Ｍに示す構造体が作製される。この構造体は、相対的に低い屈折率を有する第１の誘電体層と、相対的に高い屈折率を有する第２の誘電体層とが、交互に積層された構造を有する。互いに接する第１の誘電体層と第２の誘電体層との組み合わせを１つの単位構造体と考えると、図２Ｍに示す構造体は、複数の単位構造体が積層された構造を備える。本明細書において、第１の誘電体層を「低屈折率層」と称し、第２の誘電体層を「高屈折率層」と称することがある。低屈折率層と高屈折率層との界面には、グレーティングとして機能する略周期的な凹凸が形成される。これにより、高屈折率層の内部を光が伝搬することができる。このような構造体は、例えば、米国特許出願公開第２０１６／３６０９６７号明細書および米国特許出願公開第２０１７／０２３４１０号明細書に開示された光検出器における光導波層として利用され得る。米国特許出願公開第２０１６／３６０９６７号明細書および米国特許出願公開第２０１７／０２３４１０号明細書の開示内容の全体を本願明細書に援用する。
本実施形態では、各高屈折率層が、水素濃度の異なる複数の膜を含む複合膜によって形成される。これにより、後述するように、膜剥がれおよびパーティクルの発生を抑えながら、凹凸形状を先鋭化させることができる。
本実施形態では、低屈折率層はシリコン酸化膜によって実現され、高屈折率層はシリコン窒化膜の複合膜によって実現される。各シリコン酸化膜の屈折率は、１.４４以上１.４７以下である。各シリコン窒化膜の屈折率は、１．９０以上２．２０以下である。このような構成によれば、米国特許出願公開第２０１６／３６０９６７号明細書および米国特許出願公開第２０１７／０２３４１０号明細書に開示された、高屈折率層に導波光を発生させるための最適実効屈折率の条件を満たすことができる。
以下、本実施形態における構造体の製造工程の一例を説明する。
図２Ａに示すように、まず、シリコン基板１００上に、相対的に低い屈折率を有する誘電体材料の層であるシリコン酸化膜（ＳｉＯ２膜）１０１が成膜される。シリコン酸化膜１０１の厚さは、例えば１０００ｎｍから１５００ｎｍ程度であり得る。シリコン酸化膜１０１の厚さは、構造体が用いられる光学デバイスの設計に依存して決定される。シリコン酸化膜１０１の屈折率は、１.４４以上１.４７以下である。なお、本明細書における屈折率は、エリプソメトリ法を用いて６３３ｎｍの波長の光で測定した屈折率を意味する。
シリコン酸化膜１０１をシリコン基板１００上に形成する工程では、原料ガスとして、モノシラン（ＳｉＨ４）および酸素（Ｏ２）の混合ガスが使用され得る。この混合ガスは、図１に示す原料ガス供給ノズル３から真空容器２内に供給される。この工程では、例えばＳｉＨ４ガスの流量は５０ｓｃｃｍ、Ｏ２ガスの流量は１００ｓｃｃｍ、圧力は７.０Ｐａ、ＲＦ電力は３０００Ｗ、バイアスパワーは０Ｗ、処理温度は１７０℃に設定され得る。これにより、上記の屈折率および厚さを有するシリコン酸化膜１０１が成膜される。半導体材料ガスとして一般的な、蒸気圧の高いＳｉＨ４と、プラズマ化学気相成長とを組み合わせることにより、低温（例えば２００℃以下）での堆積が可能である。未使用の原料ガスは、真空装置１０に接続された排気口９から吸引され排出される。
次に、図２Ｂに示すように、フォトリソグラフィー法により、シリコン酸化膜１０１上に平面形状が矩形形状であるレジストパターン１０２が形成される。以下、レジストが設けられた箇所を「ライン」、レジストが設けられない箇所を「スペース」と称する。ラインの幅ＷＬおよびスペースの幅ＷＳは、例えば２００ｎｍ程度に設定され得る。ラインおよびスペースの周期（「ピッチ」とも称する）は、例えば４００ｎｍ程度である。ピッチは、作製する光学デバイスにおいて使用される光源の波長および誘電体材料の屈折率に応じて適宜決定される。
次に、レジストパターン１０２をマスクとして、例えばドライエッチング法により、シリコン酸化膜１０１の一部がエッチングされる。具体的には、シリコン酸化膜１０１のうち、レジストパターン１０２が設けられていない部分が、例えば２００から３００ｎｍ程度除去される。これにより、図２Ｃに示すように、深さＤが２００から３００ｎｍ程度の周期的なトレンチパターンがシリコン酸化膜１０１に形成される。トレンチの深さＤは、シリコン酸化膜１０１の厚さよりも小さい。
エッチング条件は、例えば以下のとおりである。ドライエッチング装置には、電極間隔を狭くしたプラズマエッチャーが用いられ得る。エッチングガスとして、四弗化炭素(ＣＦ４)、三弗化メタン(ＣＨＦ３)、およびアルゴン（Ａｒ）の３種類のガスが用いられ得る。プラズマエッチングの条件に関しては、例えば、ＣＦ４ガスの流量は２０から３０ｓｃｃｍ、ＣＨＦ３ガスの流量は２０から３０ｓｃｃｍ、Ａｒガスの流量は３００ｓｃｃｍ、チャンバー内圧力は１から３０Ｐａ、プラズマ出力は１０００から１５００Ｗに設定され得る。このような条件で、シリコン酸化膜１０１のエッチングが行われ得る。
この場合、ＣＦ４およびＣＨＦ３がエッチングガスである。以下の反応式からわかるように、メインエッチャントは、ＣＦ４から生じるＦ*（ラジカル)である。
ＣＦ４→Ｆ*＋ｅ−＋ＣＦ３ ＋
ＣＨＦ３は、シリコン酸化膜１０１をエッチングする際に、トレンチパターンの溝の側壁をポリマーＣＸＨＹＦＺで被覆し、溝の側壁の保護の役割を果たす。これにより、ラインおよびスペースのピッチが例えば０.５μｍ以下のトレンチパターンを形成することができる。
その後、エッチングマスクとして用いたレジストパターン１０２を除去するために、アッシング（レジスト剥離）および硫酸過酸化水素水洗浄（ＳＰＭ洗浄）が行われる。これにより、ラインおよびスペースの各々の幅が例えば２００ｎｍで深さが２００から３００ｎｍの周期的な凹凸をもつトレンチパターンがシリコン酸化膜１０１に形成され得る。
次に、図２Ｄに示すように、シリコン酸化膜１０４が、周期的な凹凸をもつトレンチパターンの溝を埋めるように形成される。このシリコン酸化膜１０４の厚さは、例えば２００ｎｍ程度である。シリコン酸化膜１０４の屈折率は、１.４４から１.４７である。このときの高密度プラズマＣＶＤ法によるシリコン酸化膜１０４の成膜条件の一例は、以下のとおりである。反応ガスとしてモノシラン（ＳｉＨ４）、酸素（Ｏ２）およびアルゴン（Ａｒ）の混合ガスが用いられる。ＳｉＨ４ガスの流量は５０ｓｃｃｍ、Ｏ２ガスの流量は１００ｓｃｃｍ、Ａｒガスの流量は２０ｓｃｃｍ、圧力は５.０Ｐａ、ＲＦ電力は２０００Ｗ、バイアスパワーは１０００Ｗ、処理温度は１７０℃に設定され得る。この高密度プラズマＣＶＤ法によるシリコン酸化膜１０４の成膜の際には、エッチングと堆積とが同時進行する。このため、シリコン酸化膜１０４は、トレンチパターンの凹部においては一部平坦に堆積し、凸部においては凹部のエッジ部分から例えば４５度傾斜した斜面を形成しながら堆積する。これにより、頂部が先鋭な周期的な凹凸をもつシリコン酸化膜１０４が形成される。
次に、図２Ｅおよび図２Ｆに示すように、シリコン酸化膜１０４の上に、シリコン窒化膜（ＳｉＮ）１０５ａ、１０５ｂが順に形成される。シリコン窒化膜１０５ｂは、シリコン窒化膜１０５ａよりも多くの水素を含有する。シリコン窒化膜１０５ａ、１０５ｂの複合膜によって高屈折率層が構成される。
高屈折率層の材料としてＳｉＮが選択される理由は２つある。第１の理由は、半導体分野で一般的に使われる蒸気圧の低いガス材料を用いて成膜できることである。第２の理由は、プラズマ化学気相成長を比較的低温（例えば２００℃以下）で行っても成膜できることである。シリコン窒化膜の代わりに、同様の屈折率をもつタンタル酸オキサイド（Ｔａ２Ｏ５）を、ＣＶＤ法またはスパッタリング法によって堆積させることも可能である。しかし、ＣＶＤ法でＴａ２Ｏ３膜を形成する場合、蒸気圧の高い材料を使用する必要があるため、処理温度を４００から５００℃程度まで上昇させる必要がある。また、スパッタリング法でＴａ２Ｏ３膜を形成する場合、低温で堆積させると屈折率が下がるため、通常３００から４００℃程度まで上昇させる必要がある。以上の理由から、本実施形態ではＳｉＮが高屈折率層の材料として選択されている。
シリコン窒化膜１０５ａ、１０５ｂは、互いに膜質が異なる。まず、バイアスパワーを印加しない状態で、図２Ｅに示すように、シリコン窒化膜１０５ａが成膜される。シリコン窒化膜１０５ａの厚さは、例えば３１０ｎｍ程度であり得る。シリコン窒化膜１０５ａの屈折率は、１.９０以上２.２０以下である。この工程における成膜条件は、例えば以下のとおりである。原料ガスとしてモノシラン（ＳｉＨ４）およびアンモニア（ＮＨ３）の混合ガスが用いられる。ＳｉＨ４ガスの流量は６０ｓｃｃｍ、ＮＨ３ガスの流量は８０ｓｃｃｍ、圧力は５.０Ｐａ、ＲＦ電力は４０００Ｗ、バイアスパワーは０Ｗ、処理温度は１７０℃に設定され得る。この条件でシリコン窒化膜１０５ａを形成すると、断面形状が半円形状になる。上記の条件で引き続きシリコン窒化膜１０５ａを形成しようとすると、シリコン窒化膜１０５ａの隣接する凸部同士が繋がってしまい、周期的な凹凸形状が形成できなくなる。
そこで、本実施形態では、半円形状の断面をもつシリコン窒化膜１０５ａの形成後、バイアスパワーを印加してシリコン窒化膜１０５ｂが形成される。シリコン窒化膜１０５ｂの厚さは、例えば４０ｎｍ程度であり得る。シリコン窒化膜１０５ｂの屈折率も１.９０から２.２０程度である。このときの成膜条件は、例えば以下のとおりである。原料ガスとしてモノシラン（ＳｉＨ４）、アンモニア（ＮＨ３）、およびアルゴン（Ａｒ）の混合ガスが用いられる。ＳｉＨ４ガスの流量は２３ｓｃｃｍ、ＮＨ３ガスの流量は２９ｓｃｃｍ、Ａｒガスの流量は１０ｓｃｃｍ、圧力は５.０Ｐａ、ＲＦ電力は１５００Ｗ、バイアスパワーは２４００Ｗ、処理温度は１７０℃に設定され得る。バイアスパワーを印加してシリコン窒化膜１０５ｂを成膜することにより、無バイアスで形成されたシリコン窒化膜１０５ａの半円形状の側面部分がスパッタエッチングによって削られる。一方、凹部の底および凸部の頂上近傍には、シリコン窒化膜１０５ｂが成膜される。その結果、図２Ｄに示す周期的な凹凸形状が踏襲された形で、シリコン窒化膜１０５ａ、１０５ｂの複合膜の表面にも凹凸形状が再現される。
シリコン窒化膜１０５ａ、１０５ｂの屈折率は、略等しい。例えば、エリプソメトリ法による光学測定装置で計測した場合に、両者の屈折率は、小数点２桁まで等しい。そのような構成によれば、シリコン窒化膜１０５ａ、１０５ｂを光導波層として利用する光学デバイスを構成した場合に、光伝播の損失を抑制できるという利点がある。
次に、図２Ｇに示すように、シリコン酸化膜１０６が成膜される。シリコン酸化膜１０６の厚さは、例えば２２０ｎｍ程度であり得る。シリコン酸化膜１０６の屈折率は、１.４４から１．４７である。成膜条件の一例は、以下のとおりである。原料ガスとしてモノシラン（ＳｉＨ４）および酸素（Ｏ２）の混合ガスが用いられる。ＳｉＨ４ガスの流量は５０ｓｃｃｍ、Ｏ２ガスの流量は１００ｓｃｃｍ、圧力は７.０Ｐａ、ＲＦ電力は３０００Ｗ、バイアスパワーは０Ｗ、処理温度は１７０℃に設定され得る。
なお、要求されるデバイスにおけるシリコン酸化膜１０６の膜厚が厚い場合には、図２Ｄに示すシリコン酸化膜１０４の成膜条件のように、バイアスパワーを印加した状態でシリコン酸化膜をさらに成膜してもよい。その場合、シリコン酸化膜もシリコン窒化膜と同様、複合膜になる。
図２Ｅから図２Ｇに示す工程によって形成されたシリコン窒化膜１０５ａ、１０５ｂと、シリコン酸化膜１０６との組み合わせを１周期とする。これらの組み合わせを複数周期積層することにより、本実施形態の構造体が形成される。
以下、２周期目以降の成膜条件の一例を記載する。
図２Ｈに示すように、まず、バイアス印加しない条件でシリコン窒化膜１０７ａが形成される。例えば８０ｎｍ程度の膜厚のシリコン窒化膜１０７ａが成膜され得る。シリコン窒化膜１０７ａの屈折率は１.９０から２.２０である。成膜条件は、例えば以下のとおりである。原料ガスとして、モノシラン（ＳｉＨ４）およびアンモニア（ＮＨ３）の混合ガスが用いられる。ＳｉＨ４ガスの流量は６０ｓｃｃｍ、ＮＨ３ガスの流量は８０ｓｃｃｍ、圧力は５.０Ｐａ、ＲＦ電力は４０００Ｗ、バイアスパワーは０Ｗ、処理温度は１７０℃に設定され得る。
続けて、図２Ｉに示すように、バイアス印加した条件でシリコン窒化膜１０７ｂが形成される。例えば４０ｎｍ程度の膜厚のシリコン窒化膜１０７ｂが成膜され得る。シリコン窒化膜１０７ｂの屈折率も１.９０から２.２０である。成膜条件は、例えば以下のとおりである。原料ガスとしてモノシラン（ＳｉＨ４）、アンモニア（ＮＨ３）、およびアルゴン（Ａｒ）の混合ガスが用いられる。ＳｉＨ４ガスの流量は２３ｓｃｃｍ、ＮＨ３ガスの流量は２９ｓｃｃｍ、Ａｒガスの流量は１０ｓｃｃｍ、圧力は５．０Ｐａ、ＲＦ電力は１５００Ｗ、バイアスパワーは２４００Ｗ、処理温度は１７０℃に設定され得る。この成膜時に、無バイアスの条件で形成されたシリコン窒化膜１０７ａの半円形状の側面部分がスパッタエッチングによって削られ、面取りされる。
次に、図２Ｊに示すように、バイアス印加しない条件で、シリコン窒化膜１０７ｃが、例えば１９０ｎｍの膜厚で成膜される。シリコン窒化膜１０７ｃの屈折率も、１．９０から２．２０である。このときの成膜条件の一例は、以下のとおりである。原料ガスとしてモノシラン（ＳｉＨ４）およびアンモニア（ＮＨ３）の混合ガスが用いられる。ＳｉＨ４ガスの流量は６０ｓｃｃｍ、ＮＨ３ガスの流量は８０ｓｃｃｍ、圧力は５．０Ｐａ、ＲＦ電力は４０００Ｗ、バイアスパワーは０Ｗ、処理温度は１７０℃に設定され得る。
続けて、図２Ｋに示すように、バイアス印加した条件でシリコン窒化膜１０７ｄが、例えば４０ｎｍの膜厚で成膜される。シリコン窒化膜１０７ｄの屈折率も、１.９０から２.２０である。このときの成膜条件の一例は、以下のとおりである。原料ガスとしてモノシラン（ＳｉＨ４）、アンモニア（ＮＨ３）、およびアルゴン（Ａｒ）の混合ガスが用いられる。ＳｉＨ４ガスの流量は２３ｓｃｃｍ、ＮＨ３ガスの流量は２９ｓｃｃｍ、Ａｒガスの流量は１０ｓｃｃｍ、圧力は５．０Ｐａ、ＲＦ電力は１５００Ｗ、バイアスパワーは２４００Ｗ、処理温度は１７０℃に設定され得る。この成膜時に、無バイアスの条件で形成されたシリコン窒化膜１０７ｃの半円形状の側面部分がスパッタエッチングによって削られ、面取りされる。
次に、図２Ｌに示すように、シリコン酸化膜１０８が、例えば膜厚２２０ｎｍで成膜される。シリコン酸化膜１０８の屈折率は、１.４４から１.４７である。成膜条件の一例は、以下のとおりである。原料ガスとしてモノシラン（ＳｉＨ４）および酸素（Ｏ２）の混合ガスが用いられる。ＳｉＨ４ガスの流量は５０ｓｃｃｍ、Ｏ２ガスの流量は１００ｓｃｃｍ、圧力は７.０Ｐａ、ＲＦ電力は３０００Ｗ、バイアスパワーは０Ｗ、処理温度は１７０℃に設定され得る。
なお、要求されるデバイスにおけるシリコン酸化膜１０８の膜厚が厚い場合には、図２Ｄに示すシリコン酸化膜１０４の成膜条件のように、バイアスパワーを印加した状態でシリコン酸化膜をさらに成膜し、複合膜にしてもよい。
ここで、シリコン酸化膜１０１が本開示における第３の誘電体層に相当し、シリコン酸化膜１０４が本開示における第４の誘電体層に相当し、シリコン窒化膜１０５ａ、１０５ｂ、１０７ａ、１０７ｂ、１０７ｃ、１０７ｄが本開示における第２の誘電体層に相当し、シリコン酸化膜１０６、１０８が本開示における第１の誘電体層に相当する。また、シリコン窒化膜１０５ａ、１０７ａ、１０７ｃが本開示における第１のシリコン窒化膜に相当し、シリコン窒化膜１０５ｂ、１０７ｂ、１０７ｄが本開示における第２のシリコン窒化膜に相当する。
このように、図２Ｈから図２Ｌに示す工程により、シリコン窒化膜とシリコン酸化膜との組み合わせの２周期目が形成される。この２周期目の成膜方法は、図２Ｅから図２Ｇに示す１周期目の成膜方法とは異なっている。その理由は、シリコン窒化膜が成膜されるシリコン酸化膜の表面の凹凸形状が１周期目とは異なるからである。１周期目の成膜時には、シリコン酸化膜１０４の表面の凹部に水平な領域がある。このため、無バイアスの条件で３１０ｎｍのような厚さのシリコン窒化膜１０５ａを成膜したとしても隣接する凸部同士が繋がってしまうことはない。これに対して、２周期目以降は、シリコン窒化膜１０７ａが成膜されるシリコン酸化膜１０６の表面の凹部に水平領域がない。このため、無バイアスの条件でシリコン窒化膜１０７ａを例えば３１０ｎｍのような膜厚で成膜すると、隣接する凸部同士が繋がってしまい、凹部がなくなってしまう。このため、本実施形態では、２周期目については、図２Ｈから図２Ｋに示す方法でＳｉＮの複合膜による凹凸形状が形成されている。
このように、被成膜体である誘電体層（本実施形態ではＳｉＯ２膜）の表面の凹凸形状が異なっていたとしても、無バイアスでの成膜とバイアス印加した成膜とを組み合わせることにより、構造体の凸部の高さと凹部の深さとをほぼ一定にすることができる。
光学デバイスに使用される構造体では、異なる屈折率をもつ２種類以上の層の組み合わせが多周期、例えば４周期以上積層され得る。そこで、本実施形態においても、図２Ｈから図２Ｌを参照して説明した工程を繰り返すことにより、シリコン窒化膜とシリコン酸化膜の組み合わせを４周期以上形成することができる。
図２Ｍは、実験で作製した構造体の断面を模式的に示している。この構造体は、複合膜であるシリコン窒化膜と、シリコン酸化膜との組み合わせを４周期備えている。図２Ｍでは、見易くするため、各シリコン窒化膜は単一の膜として示されている。各シリコン窒化膜の膜厚は例えば３５０ｎｍであり得る。各シリコン酸化膜の膜厚は例えば２２０ｎｍであり得る。
図３Ａは、実際に作製された、屈折率の異なる２種類の層を４周期分備えた構造体の断面を走査型電子顕微鏡（ＳＥＭ）によって観察した画像を示している。図３Ｂは、構造体の第２から第４の周期の部分を拡大して示す図である。なお、最上部には、半円形状の導電性金属膜１１０が、ＳＥＭ観察時のチャージアップ防止のために成膜されている。この断面ＳＥＭ観察でも確認できるように、応力に起因する膜剥がれもなく、周期的な凹凸をもつ鋸形状の構造体が形成できることが確認された。また、図３Ｂにおいて、バイアスパワーを印加せずに形成されたシリコン窒化膜１０５ａ、１０７ａ、１０７ｃと、バイアスパワーを印加して形成されたシリコン窒化膜１０５ｂ、１０７ｂ、１０７ｄとが、ＳＥＭ画像における濃淡で確認されている。
図４は、バイアスパワーを印加して形成したシリコン窒化膜とバイアスパワーを印加せずに形成したシリコン窒化膜の膜質を、フーリエ変換赤外分光光度計（ＦＴＩＲ）で測定した結果を示す図である。図４に示すグラフの横軸はＩＲスペクトルの波数（ｃｍ−１）を示し、縦軸は吸光度を示している。この例では、２４００Ｗのバイアスパワーを印加して形成したシリコン窒化膜の膜厚を３０ｎｍとし、バイアスパワーを印加せずに形成したシリコン窒化膜の膜厚を３２０ｎｍとしている。それぞれのシリコン窒化膜について、ピーク面積と、単位面積あたりのＳｉ−Ｈ結合濃度と、単位体積あたりのＳｉ−Ｈ結合濃度とを算出した。表１は、その算出結果を示している。
単位面積あたりのＳｉ−Ｈ結合濃度および単位体積あたりのＳｉ−Ｈ結合濃度は、ＦＴＩＲ測定によって得たピーク面積から、以下の変換式を用いて算出され得る。これらの変換式は、W. A. Lanford and M.J. Rand, "The hydrogen content of plasma-deposited silicon nitride", J. Appl. Phys. Vol. 49, No. 4, April 1978, pp2473-2477（本明細書において、"Lanford"と称する）に開示されている。文献Lanfordの開示内容全体を本願明細書に援用する。なお、ピーク面積は、LanfordのFig. 1に記載されている方法で計算することができる。
・単位面積あたりのＳｉ−Ｈ結合濃度＝（ピーク面積）×1.36×1017（文献LanfordのTable III内の式）
・単位体積あたりのＳｉ−Ｈ結合濃度＝単位面積あたりのＳｉ−Ｈ結合濃度／膜厚（cm）
図４に示す例において、波数２２００ｃｍ−１近傍の単位体積あたりのＳｉ−Ｈ結合の濃度は、バイアスパワーを印加した場合には２.９×１０２２ａｔｏｍｓ/ｃｍ３であり、バイアスパワーを印加しない場合には４.１×１０２１ａｔｏｍｓ/ｃｍ３であった。Ｓｉ−Ｈ結合の濃度にこのような違いが生じる理由は、以下の通りである。シリコン基板側に高周波のバイアスパワーを印加した場合、プラズマ中で発生した電子がシリコン基板側に引き寄せられ、負の電位を形成する。その結果、プラズマ中で発生したイオンが、シリコン基板側に引き寄せられ、シリコン窒化膜中に打ち込まれる。より具体的には、原料ガスとして使用されるモノシラン（ＳｉＨ４）ガス中に含まれる水素がプラズマ反応過程で励起され、励起された水素を含むラジカルおよびイオン種がシリコン基板側に引き込まれてシリコン窒化膜中に打ち込まれる。これに対し、バイアスパワーを印加しない場合は、シリコン基板への水素の引き込みが少ない。このため、バイアスパワーを印加した場合の方が、バイアスパワーを印加しない場合に比べて、単位体積あたりのＳｉ−Ｈ結合の濃度が高くなる。
図５は、バイアスパワーを印加して形成したシリコン窒化膜と、バイアスパワーを印加せずに形成したシリコン窒化膜の膜質の違いを二次イオン質量分析法（ＳＩＭＳ）で確認した結果を示す図である。ここでは、図２Ｄに示す周期的な凹凸を形成した後に、シリコン基板側から順に、バイアスパワーを印加しない条件でシリコン窒化膜を３１０ｎｍの膜厚で成膜し、バイアスパワーを印加した条件でシリコン窒化膜を４０ｎｍの膜厚で成膜し、シリコン酸化膜を膜厚２２０ｎｍで成膜した複合膜について測定を行った。図５は、表面側から順に、シリコン酸化膜、バイアスパワー印加有りのシリコン窒化膜、およびバイアスパワー印加無しのシリコン窒化膜に一次イオンを照射して、飛びだしてきた二次イオンの水素濃度を定量化した結果を示している。横軸は、シリコン酸化膜の表面からの深さを示している。縦軸は、二次イオンの水素濃度（ａｔｏｍｓ/ｃｍ３）を示している。図５に示す結果からも、図４に示すＦＴＩＲによる測定結果と同様に、バイアスパワーを印加した成膜条件の方が、バイアスパワーを印加しない成膜条件と比べて水素濃度が高くなることがわかる。
バイアスパワーを印加したシリコン窒化膜の水素含有量が多いことは、スパッタエッチングによる半円形状箇所の面取りの利点以外にも、信頼性の観点からも大きい利点がある。水素含有量の少ないシリコン窒化膜は、圧縮応力が大きい。このため、例えば１μｍ以上の多層構造体を水素含有量の少ないシリコン窒化膜のみで形成すると膜剥がれが発生し、パーティクルを生じさせてデバイス作製の信頼性を低下させ得る。シリコン窒化膜内の水素含有量を増加させることにより、膜密度が低下し、圧縮応力から引張り応力の方向に変化していく。このために、1μｍ以上の多層構造を形成しても、膜剥がれなく、パーティクルの発生を抑制できる。このように、本実施形態における構造体の製造方法は、１μｍ以上の多層構造体を製造する方法として用いてもよい。
次に、先に例示したシリコン窒化膜の成膜条件を決定した経緯と、その際に行った実験結果を説明する。高密度プラズマＣＶＤ法を含む化学気相成長の成膜レートは、ＲＦ電力を増加させるか、モノシラン（ＳｉＨ４）およびアンモニア（ＮＨ３）のガス流量を増加させれば高くできる。しかし、ＲＦ電力の上限は、装置に供給される高周波電源の能力によって決まり、ガス流量は、装置の排気口に接続された真空設備の排気速度および成膜中の圧力から決定される。
モノシラン（ＳｉＨ４）とアンモニア（ＮＨ３）は、以下の反応式（１）の化学反応によってシリコン窒化膜（Ｓｉ３Ｎ４）を形成する。
３ＳｉＨ４＋４ＮＨ３ →Ｓｉ３Ｎ４＋１２Ｈ２ ・・・（１）
反応式（１）から、ＳｉＨ４／ＮＨ３の化学当量比は、０．７５になる。このことから、ＳｉＨ４／ＮＨ３の流量比を０．７５に決定した。
バイアスパワーを印加するとスパッタエッチング効果により、成膜レートが低下する。このため、バイアスパワーを印加しない条件で可能な限り厚い膜を堆積し、半円形状の面取りの成形のみをバイアス印加の条件にする方針にした。具体的には、バイアスパワーを印加しない成膜条件を以下の表２における実施例１のように決定した上で、バイアスパワーを印加した成膜条件を検討する実験を実施した。
本実施形態における構造体の加工要件として、成膜レートを高くすること以外にも、次の４つの要件を課した。
・構造体の加工要件：
（１）アルゴン（Ａｒ）ガスの追加およびバイアスパワーの印加によって半円形状の部分を先鋭に成形すること
（２）膜剥がれが発生しないこと
（３）パーティクルを発生させないこと
（４）屈折率が１．９０から２．２０であること
これらの要件を満足する成膜条件を決定する実験を行った。膜質を変えるために、表２に示すように、ＳｉＨ４およびＮＨ３の流量と、バイアスパワー印加量とを様々に変化させてシリコン窒化膜を形成した。これらのシリコン窒化膜について、パーティクル、成膜レート、応力、および屈折率の４項目の評価を実施した。
表２に記載されていない成膜条件は、以下のとおりである。ＲＦ電力を１５００Ｗ、Ａｒ流量を１０ｓｃｃｍ、圧力を５．０Ｐａ、処理温度を１７０℃とした。実施例１と比較して、ＲＦ電力を４０００Ｗから１５００Ｗに低下させ、原料ガス（ＳｉＨ４およびＮＨ３）の総流量を１４０ｓｃｃｍから７７ｓｃｃｍに低下させた。その理由は、シリコン窒化膜の堆積速度を低下させてＡｒイオンによるスパッタエッチング効果を増加させるためである。成膜時間はいずれの例も２００秒に固定した。パーティクルに関しては、３００ｍｍのサイズのシリコン基板において、０．１６μｍ以上の大きさの物体をパーティクル即ちゴミと判断した。パーティクルに起因する導波路の伝播損失を考慮し、歩留まりに影響を与えない基準を１ウェハあたり５０ケ以内として評価した。表２における応力に関して、マイナスの符合は圧縮応力であることを示し、プラスの符合は引張り応力であることを示している。屈折率に関しては、エリプソメトリ法による光学測定装置の測定波長６３３ｎｍで測定した。
バイアスパワーは１００、５００、１０００、２０００、２４００Ｗの５水準で変化させた。これらの条件をそれぞれ比較例１から５とする。各比較例について、パーティクルの個数、成膜レート、応力、および屈折率を評価した。使用した装置のバイアスパワーの限界が２４００Ｗまでであったため、印加したバイアスパワーの最大値を２４００Ｗにした。バイアスパワーを増加させるほど、パーティクルおよび応力の評価結果が改善した。このため、印加するバイアスパワーは２４００Ｗに決定した。
しかし、比較例１から５の全ての成膜条件において、屈折率が１．８０から１．８１となり、加工要件を満たしていない。また、バイアスパワーが１００Ｗおよび５００Ｗの２つの条件では、膜剥がれが発生した。図６は、バイアスパワーが１００Ｗの場合（比較例１）のシリコン窒化膜を示す顕微鏡写真である。粒子のように見える微小な膜剥がれがウェハ全面にわたって発生した。図７は、バイアスパワーが５００Ｗの場合（比較例２）のシリコン窒化膜を示す顕微鏡写真である。この場合、バイアスパワーが１００Ｗの場合よりも大きい膜剥がれがウェハ全面にわたって発生した。
図８は、比較例３から５の条件でバイアスパワーを変化させたときの成膜レートと圧縮応力との関係を示すグラフである。成膜レートが高くなると圧縮応力が大きくなることがわかった。成膜レートが高い場合には、成膜中にシリコン窒化膜に衝突するイオンの数が多くなり、衝突によって発生する熱エネルギーおよび単位体積当たりの欠陥密度が高くなる。そのため、堆積膨張を起こし圧縮応力が増加すると推定される。
図８の結果より、成膜レートを高くすると応力が増加することがわかったため、ＳｉＨ４とＮＨ３の総流量を更に低下させることにした。また、シリコン（Ｓｉ）および窒素（Ｎ）の原子で構成されるシリコン窒化膜におけるシリコンの含有量を増加させることにより、屈折率の高いシリコン窒化膜を形成する方針にした。具体的には、ＳｉＨ４ガスの流量を増加させ、ＳｉＨ４／ＮＨ３の流量比を上げることにした。表２に示す比較例５の条件から実施例２の条件に変更した。実施例２の条件で成膜することにより、ＳｉＨ４／ＮＨ３の流量比を０．７５から０．７９まで増加させた。ＳｉＨ４／ＮＨ３の流量比を増加させることにより、屈折率が２．０２になり、上記の加工要件（４）の屈折率の条件を満たすことができた。最終的に、シリコン窒化膜のバイアスパワーを印加したときの成膜条件を実施例２の条件に決定した。
次に、シリコン窒化膜を複合膜にして行った実験の結果を説明する。
加工形状の指標として、図９に示すＨ０とＨ１を導入して形状の最適化を行った。図９は、シリコン窒化膜１０５ａの形状の指標である凸部の高さＨ０および凹部の深さＨ１を示す図である。Ｈ０は、シリコン酸化膜１０４の三角形状の部分の高さに相当する。Ｈ１は、シリコン窒化膜１０５ａの高さに相当する。目標とする加工形状は、シリコン窒化膜１０５ａが成膜された状態で、Ｈ０＝Ｈ１を満足し、かつＨ０の減少が抑制されることである。最初に、シリコン窒化膜１０５ａの単膜で形成できないかを実験で検証した。その後、図２Ｇに記載した条件でシリコン酸化膜１０６も堆積して断面ＳＥＭ観察を実施した。この際、表２に示す実施例１の成膜条件でシリコン窒化膜１０５ａを３５０ｎｍの膜厚で形成した。
図１０は、この例における構造体の断面形状を示すＳＥＭ画像である。この例では、Ｈ０は１６０ｎｍであり、Ｈ１は２８０ｎｍである。シリコン窒化膜１０５ａの上部の形状は半円形状である。なお、図１０および以降の図１１から図１４では、見易くするために、シリコン窒化膜と、その両側のシリコン酸化膜との界面の概形が点線で示されている。
次に、表２に示す実施例２の成膜条件（バイアス印加２４００Ｗ）で、シリコン窒化膜１０５ａを３５０ｎｍの膜厚で形成した。
図１１は、この例における構造体の断面形状を示すＳＥＭ画像である。この例では、Ｈ０＝１０３ｎｍ、Ｈ１＝０ｎｍになり、シリコン窒化膜の最表面は平坦になった。また、Ｈ０を規定する三角形状の頂上近辺にボイドのような空隙が観察された。
更に、表２に示す比較例３の成膜条件（バイアス印加１０００Ｗ）で、シリコン窒化膜１０５ａを３５０ｎｍの膜厚で形成した。
図１２は、この例における構造体の断面形状を示すＳＥＭ画像である。この例では、Ｈ１＝１０ｎｍ、Ｈ０＝１６０ｎｍになり、シリコン窒化膜の最表面に三角形状の微小突起（高さＨ１）が確認された。
更に、表２に示す比較例１、２の成膜条件（バイアス印加１００、５００Ｗ）でもシリコン窒化膜１０５ａを形成したが、膜剥がれが発生した。
以上の結果より、印加するバイアスパワーを制御することによるシリコン窒化膜の単膜での周期的な凹凸形状（または鋸形状）の形成が困難であることがわかった。このため、複合膜でシリコン窒化膜を形成した。表２に示す実施例１のバイアス印加無しの膜と実施例２のバイアス印加２４００Ｗの膜との複合膜を形成する実験を行った。
図１３は、シリコン窒化膜の複合膜を含む構造体の断面を示すＳＥＭ画像である。この例におけるバイアス印加無しのシリコン窒化膜の膜厚は２５０ｎｍ、バイアス印加２４００Ｗのシリコン窒化膜の膜厚は１００ｎｍである。Ｈ０＝１６０ｎｍ、Ｈ１＝１００ｎｍとなり、Ｈ０＞Ｈ１になった。このため、バイアス印加無しのシリコン窒化膜とバイアス印加有りのシリコン窒化膜との膜厚比を再検討することにした。
図１４は、再検討後のシリコン窒化膜の複合膜を含む構造体の断面を示すＳＥＭ画像である。この例においては、バイアス印加無しのシリコン窒化膜の膜厚は３１０ｎｍ、バイアス印加２４００Ｗのシリコン窒化膜の膜厚は４０ｎｍである。これにより、Ｈ０＝１６０ｎｍ、Ｈ１＝１６５ｎｍとなり、Ｈ０≒Ｈ１になった。このため、この複合膜の膜厚比で加工することにした。
以上の実験からわかるように、バイアスパワーを印加しない実施例１のような条件でシリコン窒化膜をシリコン酸化膜１０４の三角形状の断面の高さＨ０よりも高く形成した後、バイアスパワーを印加した実施例２のような条件でシリコン窒化膜を形成することにより、高さＨ１をＨ０にほぼ一致させることができる。この場合、バイアスパワーを印加しない条件で形成されるシリコン窒化膜の厚さは、バイアスパワーを印加した条件で形成されるシリコン窒化膜の厚さよりも大きい。
図１５は、上記の各実験において使用したサンプルのＨ０とＨ１との関係を示す図である。バイアス印加のない実施例１ではＨ０＜Ｈ１になる。バイアス印加のある実施例２および比較例３では、Ｈ０＞Ｈ１になる。これらの結果から、単膜の形成ではＨ０＝Ｈ１の条件にすることが困難であることがわかる。複合膜でシリコン窒化膜を形成する場合でも、バイアス印加無の場合の膜厚とバイアス印加有の場合の膜厚との比が重要である。図１５に示す複合膜２のように、Ｈ０＝Ｈ１になる成膜条件を決定することが重要である。
次に、本実施形態における構造体の製造方法の利点を、従来のバイアススパッタリング方式と対比して説明する。
本実施形態における高密度プラズマＣＶＤ法による成膜レートは、従来のバイアススパッタリング方式よりも高くすることができる。低屈折率膜であるシリコン酸化膜の成膜レートは７５ｎｍ/分である。シリコン酸化膜の膜厚が２２０ｎｍの場合、１周期あたりの成膜時間は１７６秒である。バイアスパワーを印加せずに形成されるシリコン窒化膜の成膜レートは、７３．１ｎｍ／分である。このシリコン窒化膜の膜厚が２７０ｎｍの場合、１周期あたりの成膜時間は２１１秒である。バイアスパワーを印加して形成されるシリコン窒化膜の成膜レートは、２５．１ｎｍ／分である。このシリコン窒化膜の膜厚が８０ｎｍの場合、１周期あたりの成膜時間は１９１秒である。したがって、２２０ｎｍの膜厚を有するシリコン酸化膜と、３５０ｎｍの膜厚を有するシリコン窒化膜の複合膜との１周期分の成膜時間は、５８８秒である。よって本実施形態における４周期の構造体は、３９分（２３５２秒）で作製可能である。
これに対し、特許文献２に開示された従来のバイアススパッタリング方式では、高屈折膜の成膜速度は１６．８ｎｍ/分であり、低屈折率膜の成膜速度は３.１ｎｍ/分である。低屈折率膜の１周期分の厚さを２２０ｎｍとし、高屈折率の膜厚を３５０ｎｍとすると、低屈折率膜の成膜に７１分、高屈折率膜の成膜に２１分を要する。この場合、１周期の成膜時間は９２分になり、４周期では３６８分になる。従来のバイアススパッタリング方式は、本実施形態における高密度プラズマＣＶＤ方式と比較して１０倍程度の処理時間を要することがわかる。このように、本実施形態の製造方法によれば、従来のバイアススパッタリング方式と比較して、生産性を向上させ、製造コストを低減できる。
また、従来のバイアススパッタリング方式では、成膜中に長時間プラズマにさらされる。このため、基板の温度が上昇し、樹脂材料などの有機材料の処理には向かない。本実施形態では、高密度プラズマＣＶＤ法を適用することにより、成膜速度を向上させつつ、成膜処理温度を２００℃以下の低温にすることができる。このため、樹脂材料などの有機材料を用いて構造体を作製することができる。本実施形態によれば、成膜速度を向上させつつ、均一な屈折率でかつ膜剥がれがなく、パーティクルが少ない高品質な光学薄膜を形成することが可能である。
なお、本実施形態における構造体の各層の材料、寸法、成膜条件は一例に過ぎない。これらの条件は、最終的に作製されるデバイスに要求される性能に応じて適宜変更することができる。
（実施形態２）
次に、本開示の一態様に係る構造体と固体撮像素子とを備えた撮像装置の実施形態を説明する。
固体撮像素子と本開示の一態様に係る構造体とを一体化したデバイスは、被写体を透過または反射する光のコヒーレンスの度合いを煩雑な操作を行うことなく測定できる光検出技術を提供する。この光検出技術の設計および動作原理は、例えば、米国特許出願公開第２０１６／３６０９６７号明細書および米国特許出願公開第２０１７／０２３４１０号明細書に開示されている。
固体撮像素子は、例えばＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）またはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサーであり得る。これらのいずれにも本開示の一態様に係る構造体を取り付けることができる。現状、消費電力および高速読出しの利点から、固体撮像素子ではＣＭＯＳセンサーが主流である。このため、以下にＣＭＯＳセンサーと実施形態における構造体とを一体化した例を説明する。
図１６は、実施形態２に係る撮像装置の一部の構造を模式的に示す断面図である。シリコン基板２００の上に、シリコン酸化膜であるゲート絶縁膜２０１およびポリシリコン製のゲート電極２０２が順に形成されている。
フォトダイオードを含む受光部２０３および検出部２０４は、シリコン基板２００内にイオン注入等により形成されたＮ型不純物領域として構成される。受光部２０３は、シリコン基板２００の表面から０．２から２.０μｍ程度の深さにわたって形成されている。図示されていないが、暗電流抑制のために、表面Ｐ型層を設けた埋め込み構造が採用されている。隣り合う２つの受光部２０３の間には、素子分離領域２０５が設けられている。素子分離領域２０５による素子分離は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と呼ばれる。ＳＴＩに代えて、注入分離工法を用いてもよい。
検出部２０４の不純物濃度は、金属配線によるオーミック接続が可能な濃度であればよい。例えば、検出部２０４の不純物濃度は、１.０×１０１５ｃｍ−２以上であり得る。検出部２０４は、シリコン基板２００の表面から０.１から０.５μｍ程度の深さにわたって形成されている。受光部２０３で検出された電荷は、ゲート電極２０２によって、検出部２０４に転送後に第１配線層２０７、第２配線層２０８、及び第３配線層２０９を介することによって、出力信号として検出される。
ゲート絶縁膜２０１の上には、周知の絶縁膜であるシリコン酸化膜が堆積され、周知の手法であるＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）研磨によって平坦化される。ゲート絶縁膜２０１から第１配線層２０７までの領域に形成される膜は、ＰＭＤ（Ｐｒｅ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）と呼ばれる。ＰＭＤを介して、検出部２０４上、ゲート電極２０２上、および周辺回路（図示せず）のトランジスタで使用されるソース・ドレイン領域及びゲート電極上にコンタクト部２０６が形成される。コンタクト部２０６は、例えばタングステン（Ｗ）材料で形成される。
更に、シリコン酸化膜などの材料で、一層目の層間絶縁膜が形成される。例えばシングルダマシン法によって一層目の銅配線を含む第１配線層２０７が設けられる。銅配線の酸化防止のためにシリコン窒化膜からなる拡散防止膜（図示せず）が堆積され得る。受光部２０３上の拡散防止膜が選択的に除去され、シリコン窒化膜が選択的に除去される。
同様に、シリコン酸化膜などの材料で二層目の層間絶縁膜を堆積した後、ＣＭＰ研磨により平坦化処理が行われる。ビアファースト法によるデュアルダマシン法などの方法で二層目の銅配線を含む第２配線層２０８および拡散防止膜（図示せず）が形成される。受光部２０３上の拡散防止膜が選択的に除去される。
次に、二層目と同様に三層目の層間絶縁膜を堆積後、三層目の銅配線を含む第３配線２０９が形成される。更に、パッシベーション膜の役割を果たす保護膜２１０が形成される。保護膜２１０は、例えばシリコン窒化膜によって形成される。なお、受光部２０３上の保護膜２１０は、除去してもよい。
ここでは、配線として三層の銅配線を用いる例を説明したが、アルミニウム配線を用いてもよい。
次に、リソグラフィーとドライエッチングで保護膜２１０を第３配線層２０９まで貫通させて、密着層（例えばチタンと窒化チタンの積層膜）とアルミニウムなどの層がスパッタリング装置で成膜される。その後、リソグラフィーとドライエッチングによってボンディングパッド部とオプティカルブラック（ＯＢ）部（図示せず）とが同時に形成される。
保護膜２１０上には平坦化層２１１が形成される。平坦化層２１１は、ボンディングパッド部とＯＢ部の段差を緩和するために設けられる。平坦化層２１１の材料は、例えばスピンコーティング法で塗布され得る材料である。例えば、有機樹脂系材料、特に、アクリル系樹脂材料、スチレン系樹脂材料、エポキシ系樹脂材料等の熱硬化透明樹脂材料を用いて平坦化層２１１が形成され得る。本実施形態では、一例として、アクリル系樹脂（屈折率１．４９から１．５０）が用いられ、２００℃で数分間熱硬化処理が行われる。これにより、マイクロレンズ２１２および構造体を受光部２０３の配列に対して、平行にすることが可能になる。その結果、受光部２０３に対して光が散乱することなく効率よく集光されるため、感度が向上する。
平坦化層２１１の上にマイクロレンズ２１２のアレイが形成される。マイクロレンズ２１２は、例えば、ナフトキノンジアジドを感光基とするポジ型感光性レジストを用いて形成され得る。ポジ型感光レジストの屈折率は、１．５０から１．７０である。熱フローによって樹脂をメルトさせることにより、受光部２０３に効率よく光を集光させる半楕円形状のマイクロレンズ２１２が形成される。シリコン窒化膜またはシリコンオキシナイトライド（ＳｉＯｘＮy）膜のような無機系材料を堆積して、レジストエッチバックによってマイクロレンズ２１２を形成してもよい。
マイクロレンズ２１２上には、平坦化層２１３が形成される。平坦化層２１３の目的は、マイクロレンズ２１２で発生した段差の解消である。平坦化層２１３の材料は、例えばスピンコーティング法を用いて塗布され得る材料であり得る。例えば、有機樹脂系材料、特に、アクリル系樹脂材料、スチレン系樹脂材料、エポキシ系樹脂材料等の熱硬化透明樹脂材料を用いて平坦化層２１３が形成され得る。本実施形態では、一例として、アクリル系樹脂（屈折率１．４９から１．５０）が用いられ、２００℃で数分間熱硬化処理が行われ、平坦化される。これにより、マイクロレンズ２１２および構造体を受光部２０３の配列に対して、平行にすることが可能になる。光源から透過または反射した光の一部は、導波光として構造体の中を導波することが可能である。構造体中の導波層内を、導波光が凹凸によって散乱されることなく伝搬することができる。
次に、構造体の形成方法の例を説明する。
実施形態１について説明した成膜条件と同様の条件で、構造体が作製され得る。原料ガスとしてモノシラン（ＳｉＨ４）および酸素（Ｏ２）の混合ガスが用いられ得る。まず、ラインおよびスペースを形成するためのシリコン酸化膜２１４が、平坦化層２１３の上に形成される。シリコン酸化膜２１４の膜厚は、例えば４００ｎｍ程度である。シリコン酸化膜２１４は、図２Ｂから図２Ｃを参照して説明したように、リソグラフィーおよびドライエッチ法によって形成される。次に、図２Ｄを参照して説明した方法で、シリコン酸化膜２１５が形成される。更に、１周期目のシリコン窒化膜２１６とシリコン酸化膜２１７とが、図２Ｅから図２Ｇを参照して説明した方法で形成される。同様に、２から４周期目のシリコン窒化膜２１８、２２０、２２２、およびシリコン酸化膜２１９、２２１、２２３が、図２Ｈから図２Ｌを参照して説明した方法で形成される。
このようにして構造体を形成した後、シリコン酸化膜２２４が堆積され、化学機械研磨法（ＣＭＰ）によって平坦化される。シリコン酸化膜２２４の成膜条件の一例は、以下のとおりである。原料として、モノシラン（ＳｉＨ４）および酸素（Ｏ２）の混合ガスが用いられる。ＳｉＨ４ガスの流量は５０ｓｃｃｍ、Ｏ２ガスの流量は１００ｓｃｃｍ、圧力は７.０Ｐａ、ＲＦ電力は３０００Ｗ、バイアスパワーは０Ｗ、処理温度は１７０℃に設定され得る。このような条件でシリコン酸化膜２２４が形成され得る。周期的な凹凸形状を維持するために、無バイアスで処理される。なお、シリコン酸化膜２２３を省略してシリコン酸化膜２２４をシリコン窒化膜２２２上に堆積してもよい。
平坦化されたシリコン酸化膜２２４の上には、密着層を含む遮光膜２２５が形成される。遮光膜２２５は、金属などの不透明な材料で形成され得る。遮光膜２２５は、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、それらの合金、または、そのシリサイド（遷移金属ケイ化物）によって形成され得る。金属材料を用いる場合、スパッタリングまたは蒸着と、フォトリソグラフィー、エッチング、メタルマスクとを使用して周知の技術で遮光膜２２５を形成できる。密着層は、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）の積層膜であり得る。密着層の上にアルミニウムなどの金属からなる不透明材料が形成され得る。このことにより、アルミニウム単膜で遮光するよりも、シリコン酸化膜２２４との密着性が向上し、アルミニウムの膜剥がれを抑制できる。
遮光膜２２５による遮光パターンは、図１６の上方向から平面視するとチェッカーパターンまたはストライプパターンである。構造体に形成された遮光膜２２５により、光源から透過または反射した光の一部を、構造体のグレーティングと導波路で分離して、各受光部２０３で検出することができる。各受光部２０３から出力された信号を用いた演算処理により、入射光のコヒーレンスの度合いなどの種々の情報を取得することができる。例えば、入射光のコヒーレンスの度合いの空間分布を示す画像を生成することができる。そのような演算処理は、本実施形態の撮像装置に接続された信号処理回路によって実行され得る。演算処理は、例えば前述の米国特許出願公開第２０１６／３６０９６７号明細書および米国特許出願公開第２０１７／０２３４１０号明細書に開示されている。これらの文献に開示された演算処理は、本実施形態においても同様に適用可能である。
必要に応じて、遮光膜２２５の上にシリコン酸化膜またはバンドパスフィルターを形成してもよい。
以上のような方法で、固体撮像素子と本開示の一態様に係る構造体とを一体化することができる。本実施形態によれば、固体撮像素子側と構造体側にアライメント用のマークを作成して、どちらかのマークを基準にして、数十ｎｍ程度の高精度の位置あわせを行う工程を排除できる。また、貼り合わせ時に発生するパーティクルなどのゴミの発生の懸念もなくなり、歩留まりが向上する。
マイクロレンズ２１２、平坦化層２１１および２１３は、樹脂などの有機材料によって形成されることが多い。その場合、高密度プラズマＣＶＤ法を用いて、例えば２００℃以上の高温処理で膜を形成すると、有機材料が溶けて光の集光作用に重大な問題が生じるおそれがある。そこで、有機材料の熱による劣化を防ぐために、図１に示すＲＦアンテナ５の下面と基板７の上面との距離Ｈは、例えば１５０ｍｍ以上２５０ｍｍ以下に設定され得る。これにより、プラズマ６が高密度であっても低電子温度となる領域に基板７が配置される。このため、基板７の温度上昇を防ぐことができる。本構成によれば、例えば２００℃以下で処理することが可能になる。このため、マイクロレンズ２１２および平坦化層２１１、２１３上にも高密度プラズマＣＶＤ法によって誘電体膜を体積することが可能である。
（実施形態３）
次に、配線上に光電変換膜を含む積層型固体撮像素子と、本開示の一態様に係る構造体とを備える撮像装置の実施形態を説明する。
本実施形態における撮像装置は、実施形態２におけるシリコン基板内部にフォトダイオードを含む受光部をもつ埋め込み型の固体撮像素子に代えて、積層型固体撮像素子が使用される。積層型固体撮像素子は、シリコン基板の内部に信号処理回路が形成され、シリコン基板上の配線層を介して光電変換部が形成されたイメージセンサである。
図１７は、実施形態３に係る積層型固体撮像素子の有効画素領域の一部の構造を模式的に示す断面図である。シリコン基板３００の上に、シリコン酸化膜であるゲート絶縁膜３０１、およびポリシリコン製のゲート電極３０２ａ、３０２ｂ、３０２ｃが順に形成されている。
図１８を参照しながら、本実施形態における積層型固体撮像素子の概要を説明する。図１８は、ゲート電極３０２ａ、３０２ｂ、３０２ｃをそれぞれ含む３つのトランジスタと信号電荷の流れとを説明するための図である。本実施形態における固体撮像素子は、２次元状に配列された複数の単位画素セル４００と、垂直信号線４０１と、電源配線４０２と、光電変換膜制御線４０３と、水平信号読出し回路４０４と、垂直走査回路４０５と、複数のカラム信号処理回路４０６とを備える。単位画素セル４００は、リセットトランジスタ４１２ａ、増幅トランジスタ４１２ｂ、およびアドレストランジスタ４１２ｃを含む。リセットトランジスタ４１２ａはゲート電極３０２ａを含む。増幅トランジスタ４１２ｂはゲート電極３０２ｂを含む。アドレストランジスタ４１２ｃはゲート電極３０２ｃを含む。
図１７に示すように、配線３０５上には光電変換膜３１１が配置されている。光が照射されると、光電変換膜３１１は、信号電荷を生成して蓄積する。増幅トランジスタ４１２ｂは、光電変換膜３１１で生成された信号電荷量に応じた信号電圧を出力する。リセットトランジスタ４１２ａは、光電変換膜３１１に蓄積された信号電荷、言い換えると増幅トランジスタ４１２ｂのゲート電圧を、リセットつまり初期化する。アドレストランジスタ４１２ｃは、垂直信号線４０１に単位画素セル４００の信号電圧を選択的に出力させることができる。この信号電圧は、垂直信号線４０１と水平信号読み出し回路４０４との間のカラム信号処理回路４０６に送られる。カラム信号処理回路４０６は、信号電圧の雑音を除去する。水平信号読出し回路４０４は、水平共通信号線に信号を順次読み出すことにより、画像として出力させることができる。
光電変換膜制御線４０３は、複数の単位画素セル４００に共通に接続され、複数の光電変換膜３１１に同じ電圧を印加する。
垂直走査回路４０５は、垂直方向に単位画素セル４００の行を走査し、信号電圧を垂直信号線４０１に出力させる単位画素セル４００の行を選択する。
電源配線４０２は、増幅トランジスタ４１２ｂおよびリセットトランジスタ４１２ａのドレインに接続されている。電源配線４０２は、単位画素セル４００の配列領域において、垂直方向（即ち図１８における上下方向）に配線される。
図１７に示すように、シリコン基板３００内には、画素ごとに、Ｎ型不純物領域３０３ａ、３０３ｂ、３０３ｃ、３０３ｄが設けられている。Ｎ型不純物領域３０３ａは、シリコン基板３００内の電荷蓄積部である。光電変換膜３１１が生成した信号電荷は、その下の画素電極３０９によって捕獲される。画素電極３０９は、配線３０５に接続されている。画素電極３０９に捕獲された電荷は、配線３０５を介して、電荷蓄積部であるＮ型不純物領域３０３ａに一時的に蓄積される。Ｎ型不純物領域３０３ａは、フローティングディフュージョンとして機能する。Ｎ型不純物領域３０３ａは、リセットトランジスタ４１２ａのソースとしても機能する。配線３０５とＮ型不純物領域３０３ａとの接続で用いられるコンタクトプラグ３０４は、多結晶シリコンのような非金属材料によって構成され得る。コンタクトプラグ３０４は、Ｎ型不純物領域３０３ａと、画素領域にある増幅トランジスタ４１２ｂのゲート電極３０２ｂとに接続されている。コンタクトプラグ３０４は、多結晶シリコンを用いたローカル配線で結線されている。
Ｎ型不純物領域３０３ｂは、リセットトランジスタ４１２ａおよび増幅トランジスタ４１２ｂのドレインとして機能する。Ｎ型不純物領域３０３ｃは、増幅トランジスタ４１２ｂのソースおよびアドレストランジスタ４１２ｃのドレインとして機能する。Ｎ型不純物領域３０３ｄは、アドレストランジスタ４１２ｃのソースとして機能する。
配線３０５が形成された後、保護膜３０６が形成される。保護膜３０６は、パッシベーションの役割を果たし、例えばシリコン窒化膜によって構成され得る。次に、実施形態２と同様の製法で、密着層（例えばチタンと窒化チタンの積層膜）とアルミニウムなどの層がスパッタリング装置で成膜される。その後、ボンディングパッド部（図示せず）が形成される。
更に、シリコン酸化膜３０７がプラズマＣＶＤ法で成膜され、化学機械研磨法（ＣＭＰ）によって平坦化される。リソグラフィーとドライエッチングによってシリコン酸化膜３０７に孔が形成される。電気鍍金法によって孔に銅が埋め込まれ、銅孔３０８が形成され、化学機械研磨法によって平坦化される。
続いて、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）などの金属または金属の窒化物を１種類若しくは２種類以上用いて、画素電極３０９が形成される。画素電極３０９は、例えば物理気相成長法（ＰＶＤ）の一種であるスパッタリング法によって形成される。画素電極３０９の酸化防止のためにシリコン酸化膜の薄膜を画素電極３０９上に積層して形成してもよい。画素電極３０９は、後述する上部電極３１２にも有効画素領域外で光電変換膜３１１を介さず直接に接続される（図示せず）。有効画素領域内の上部電極３１２は、画素電極３０９の対向電極として機能する。上部電極３１２は、光電変換膜３１１に電圧を印加することができ、光照射による信号電荷を発生させることができる。
次に、リソグラフィーとドライエッチングにより、シリコン基板３００上の単位画素セル４００毎に、画素電極３０９が分離される。つまり、単位画素セル４００間には画素電極３０９は形成されない。
続いて、シリコン酸化膜３１０がプラズマＣＶＤ法で成膜される。シリコン酸化膜３１０は、化学機械研磨法によって画素電極３０９の厚さまで平坦化される。このとき、化学機械研磨法によって画素電極３０９を露出させることが重要である。画素電極３０９の間には、シリコン酸化膜３１０が形成される。
次に、光電変換膜３１１が形成される。光電変換膜３１１は、有機膜でも無機膜でもよい。しかし、低温で成膜できる利点を考慮し、ここでは有機膜で光電変換膜３１１を構成する場合の例を説明する。
有機膜である光電変換膜３１１は、メタルマスクを用いた蒸着法で形成され得る。光電変換膜３１１は、光電変換部、電子輸送部、正孔輸送部、電子阻止部、正孔阻止部、結晶化防止部、および層間接触改良部などの複数の部位の積層または混合によって形成され得る。光電変換部は有機光電変換材料を含み得る。光電変換部は、例えば、有機ｐ型化合物および／または有機ｎ型化合物を含み得る。
光電変換膜３１１は、例えば、日本特許第５５６０１４２号明細書に記載された化合物を用いて形成され得る。例えば、日本特許第５５６０１４２号明細書の段落［００４６］から［００４７］には、ｐ型有機半導体の材料に関して、以下の記載がある。これらの材料を第１の材料と称する。
光電変換層を構成するｐ型有機半導体は、ドナー性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。更に詳しくは２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（例えば、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。なお、これに限らず、ｎ型有機半導体として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用いてよい。
ｐ型有機半導体としてはいかなる有機色素を用いてもよいが、例えば、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素（ゼロメチンメロシアニン（すなわちシンプルメロシアニン）を含む）、３核メロシアニン色素、４核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、ペリノン色素、フェナジン色素、フェノチアジン色素、キノン色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ジケトピロロピロール色素、ジオキサン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素（例えば、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）が挙げられる。
また、日本特許第５５６０１４２号明細書の段落［００４８］から［００４９］には、ｎ型有機半導体の材料に関して、以下の記載がある。これらの材料を第２の材料と称する。
光電変換層を構成するｎ型有機半導体としては、例えば、フラーレン又はフラーレン誘導体を用いることができる。
フラーレンとは、フラーレンＣ６０、フラーレンＣ７０、フラーレンＣ７６、フラーレンＣ７８、フラーレンＣ８０、フラーレンＣ８２、フラーレンＣ８４、フラーレンＣ９０、フラーレンＣ９６、フラーレンＣ２４０、フラーレン５４０、ミックスドフラーレン、フラーレンナノチューブを表し、フラーレン誘導体とはこれらに置換基が付加された化合物のことを表す。
第１の材料を蒸着することによって正孔輸送部を構成することができる。正孔輸送部の厚さは、例えば０．１μｍ程度である。その後、第２の材料を蒸着することによって光電変換膜３１１を形成することができる。いずれの蒸着工程も、真空度が例えば１×１０−４Ｐａ以下の状態で行われ得る。このような光電変換膜３１１は、画素電極３０９側に正孔を、対向する上部電極３１２側に電子を移動させて信号を読出す方式の光電変換素子を構成する。
次に、透明材料である酸化インジウムスズ（ＩＴＯ）膜が光電変換膜３１１の上に成膜される。ＩＴＯ膜は、例えば、蒸着設備に併設されているチャンバーによって、大気に暴露させずに、メタルマスクを用いたスパッタ法で成膜され得る。ＩＴＯ膜は、光電変換膜３１１を被覆する。このＩＴＯ膜は、導電性の膜であり、上部電極３１２としての役割も果たす。
次に、保護膜３１３として、スパッタ法でアルミナ（Ａｌ２Ｏ３）膜を、化学気相成長（ＣＶＤ）法でシリコンオキシナイトライド（ＳｉＯｘＮｙ）膜が積層される。保護膜３１３は、光電変換膜３１１のパッシベーションとしての役割を果たす。
次に、スパッタ法によって窒化チタン（ＴｉＮ）膜が、例えば２５０ｎｍ形成され得る。このＴｉＮ膜は、オプティカルブラック（ＯＢ）部の役割を果たす。ＯＢ部は、イメージセンサにおいて黒の基準として扱われる。すなわち、ＯＢ部は、光照射された有効画素領域の信号電圧において、光照射がないダークノイズ（黒の基準）として扱われる。有効画素領域の光照射部とＯＢ部の出力信号の差が、濃淡を表すのに重要な役割を果たす。ＯＢ領域は、有効画素領域外に形成される。なお、ＯＢ領域は図１７に示されていない。
次に、保護膜３１３およびＯＢ部上に平坦化層３１４が形成される。平坦化層３１４は、ボンディングパッド部とＯＢ部との段差を緩和するために設けられる。平坦化層３１４の材料は、例えばスピンコーティング法によって塗布され得る材料であり得る。例えば、有機樹脂系材料、特に、アクリル系樹脂材料、スチレン系樹脂材料、エポキシ系樹脂材料等の熱硬化透明樹脂材料を用いて平坦化層３１４が形成され得る。本実施形態では、一例として、アクリル系樹脂（屈折率１．４９から１．５０）が用いられ、２００℃で数分間熱硬化処理が行われる。これにより、マイクロレンズ３１５および構造体を光電変換部３１１に対して、平行にすることが可能になる。その結果、光電変換部３１１に対して光が散乱することなく効率よく集光されるため、感度が向上する。
平坦化層３１４の上にマイクロレンズ３１５のアレイが形成される。マイクロレンズ３１５は、例えば、ナフトキノンジアジドを感光基とするポジ型感光性レジストを用いて形成され得る。ポジ型感光レジストの屈折率は、１．５０から１．７０である。熱フローによって樹脂をメルトさせることにより、光電変換部３１１に効率よく光を集光させる半楕円形状のマイクロレンズ３１５が形成される。マイクロレンズ３１５に関しては、実施形態２におけるマイクロレンズ２１２とは異なり、マイクロレンズ３１５と光電変換部３１１（即ち受光部）との距離が短い。このため、集光効率を上げるために、マイクロレンズ３１５の曲率半径が大きく、つまり厚く設計される。シリコン窒化膜またはシリコンオキシナイトライド（ＳｉＯｘＮy）膜のような無機系材料を堆積して、レジストエッチバックによってマイクロレンズ３１５を形成してもよい。
マイクロレンズ３１５上には、平坦化層３１６が形成される。平坦化層３１６の目的は、マイクロレンズ３１５で発生した段差の解消である。平坦化層３１６の材料は、例えばスピンコーティング法を用いて塗布され得る材料であり得る。例えば、有機樹脂系材料、特に、アクリル系樹脂材料、スチレン系樹脂材料、エポキシ系樹脂材料等の熱硬化透明樹脂材料を用いて平坦化層３１６が形成され得る。本実施形態では、一例として、アクリル系樹脂（屈折率１．４９から１．５０）が用いられ、２００℃で数分間熱硬化処理が行われ、平坦化される。これにより、マイクロレンズ３１５および構造体を光電変換部３１１に対して平行にすることが可能になる。光源から透過または反射した光の一部は、導波光として構造体の中を導波することが可能である。構造体中の導波層内を、導波光が凹凸によって散乱されることなく伝搬することができる。
構造体の形成方法は、実施形態２における方法と同じである。平坦化層３１６の上に構造体を形成することにより、構造体と積層型固体撮像素子とが一体化された撮像装置を作製することができる。
本実施形態によれば、実施形態２とは異なり、フォトダイオードを含む受光部をシリコン基板内に設ける必要がない。そのため、実施形態２と比較して、単位画素セル４００のサイズを縮小でき、高画素化が可能になる。
本開示における構造体は、例えば、光波回路素子として用いられる多次元的に周期的な屈折率分布を持つ構造、およびそれを用いた光機能素子などに利用可能である。例えば、光通信、光インターコネクション、オプトエレクトロニクス、または光計測の分野において使用される、光導波路、光共振器、近接場光学プローブ、複屈折素子、フィルター、分岐素子、波面変換素子、偏向素子などに利用され得る。
１ 高密度プラズマＣＶＤ装置
２ 真空容器
３ 原料ガス供給ノズル
４Ａ、４Ｂ 高周波電源
５ 高周波アンテナ
６ プラズマ
７ 基板
８ 下部電極
９ 排気口
１０ 真空装置
１００、２００、３００ シリコン基板
１０１、１０４、１０６、１０８、２１４、２１５、２１７、２１９、２２１、２２３、２２４、３０７、３１０ シリコン酸化膜
１０２ レジストパターン
１０５ａ、１０５ｂ、１０７ａ、１０７ｂ、１０７ｃ、１０７ｄ、２１６、２１８、２２０、２２２ シリコン窒化膜
１１０ 導電性金属膜
２０１、３０１ ゲート絶縁膜
２０２、３０２ａ、３０２ｂ、３０２ｃ ゲート電極
２０３ 受光部
２０４ 検出部
２０５ 素子分離領域
２０６ コンタクト部
２０７ 第１配線層
２０８ 第２配線層
２０９ 第３配線層
２１０、３０６、３１３ 保護膜
２１１、２１３、３１４、３１６ 平坦化層
２１２、３１５ マイクロレンズ
２２５ 遮光膜
３０３ａ、３０３ｂ、３０３ｃ、３０３ｄ Ｎ型不純物領域
３０４ コンタクトプラグ
３０５ 配線
３０８ 銅孔
３０９ 画素電極
３１１ 光電変換膜
３１２ 上部電極
４００ 単位画素セル
４０１ 垂直信号線
４０２ 電源配線
４０３ 光電変換膜制御線
４０４ 水平信号読み出し回路
４０５ 垂直走査回路
４０６ カラム信号処理回路
４１２ａ リセットトランジスタ
４１２ｂ 増幅トランジスタ
４１２ｃ アドレストランジスタ

Claims (22)

  1. 第１の誘電体層と、
    前記第１の誘電体層に接し、前記第１の誘電体層とは異なる屈折率を有する第２の誘電体層と、
    を備え、
    前記第２の誘電体層は、水素濃度が互いに異なる少なくとも２つの誘電体膜を含み、
    前記第１の誘電体層と前記第２の誘電体層との界面には周期的な第１の凹凸がある、
    構造体。
  2. 前記少なくとも２つの誘電体膜の各々の厚さは互いに異なる、
    請求項１に記載の構造体。
  3. 前記第２の誘電体層は、前記第１の誘電体層よりも高い屈折率を有する、
    請求項１または２に記載の構造体。
  4. 前記少なくとも２つの誘電体膜の各々の屈折率は互いに等しい、
    請求項１から３のいずれかに記載の構造体。
  5. 前記少なくとも２つの誘電体膜の各々は、シリコン窒化膜である、
    請求項１から４のいずれかに記載の構造体。
  6. 前記少なくとも２つの誘電体膜は、第１のシリコン窒化膜と、前記第１のシリコン窒化膜よりも薄い第２のシリコン窒化膜とを含み、
    前記第２のシリコン窒化膜は、前記第１のシリコン窒化膜よりも、Ｓｉ−Ｈ結合濃度が高いか、または水素濃度が高い、
    請求項５に記載の構造体。
  7. 前記シリコン窒化膜の屈折率は、１．９０以上２．２０以下である、
    請求項５に記載の構造体。
  8. 前記第１の誘電体層は、シリコン酸化膜である、
    請求項１から７のいずれかに記載の構造体。
  9. 前記シリコン酸化膜の屈折率は、１.４４以上１.４７以下である、
    請求項８に記載の構造体。
  10. 第３の誘電体層と、
    前記第３の誘電体層に接する第４の誘電体層と、をさらに備え、
    前記第２の誘電体層は、前記第４の誘電体層上に配置されており、
    前記第３の誘電体層と前記第４の誘電体層との界面には周期的な第２の凹凸があり、
    前記第２の凹凸は、底部が平坦な第２の凹部、及び前記第２の凹部に隣接する第２の凸部を含み、
    前記第２の凹部の前記底部から前記第２の凸部の頂部までの間には斜面がなく、
    前記第４の誘電体層と前記第２の誘電体層との界面には周期的な第３の凹凸があり、
    前記第３の凹凸は、底部が部分的に平坦な第３の凹部、及び前記第３の凹部に隣接する第３の凸部を含み、
    前記第３の凹部の前記底部から前記第３の凸部の頂部までの間には斜面がある、
    請求項１に記載の構造体。
  11. 前記第１の凹凸は、第１の凹部、及び前記第１の凹部に隣接する第１の凸部を含み、
    前記第１の凹部の底部から前記第１の凸部の頂部までの間に斜面がある、
    請求項１に記載の構造体。
  12. 第１の単位構造体と、
    前記第１の単位構造体上に積層された第２の単位構造体と、
    を備え、
    前記第１の単位構造体および前記第２の単位構造体の各々は、
    第１の誘電体層と、
    前記第１の誘電体層に接し、前記第１の誘電体層とは異なる屈折率を有する第２の誘電体層と、
    を含み、
    前記第２の誘電体層は、水素濃度が互いに異なる少なくとも２つの誘電体膜を含み、
    前記第１の単位構造体における前記第１の誘電体層と前記第２の誘電体層との界面および前記第２の単位構造体における前記第１の誘電体層と前記第２の誘電体層との界面には周期的な第１の凹凸があり、
    前記第１の単位構造体と前記第２の単位構造体との界面には、周期的な第４の凹凸があり、
    前記第１の凹凸および前記第４の凹凸は、同じ周期を有する、
    構造体。
  13. 前記第１の単位構造体における前記第２の誘電体層に含まれる前記少なくとも２つの誘電体膜の数は、前記第２の単位構造体における前記第２の誘電体層に含まれる前記少なくとも２つの誘電体膜の数とは異なる、
    請求項１２に記載の構造体。
  14. 請求項１から１３のいずれかに記載の構造体と、
    固体撮像素子と、
    を備え、
    前記構造体は、前記固体撮像素子と一体化されている、
    撮像装置。
  15. 前期構造体は、チェッカーパターンまたはストライプパターンで配列された複数の遮光部を含む遮光膜を含む、
    請求項１４に記載の撮像装置。
  16. 前記固体撮像素子は、
    複数の受光部と、
    前記複数の受光部に対向する複数のマイクロレンズと、
    を含む、
    請求項１５に記載の撮像装置。
  17. 前記固体撮像素子は、前記複数の受光部と前記複数のマイクロレンズとの間に、第１の平坦化層を含む、
    請求項１６に記載の撮像装置。
  18. 前記固体撮像素子と前記構造体との間に、第２の平坦化層をさらに備える、
    請求項１４から１７のいずれかに記載の撮像装置。
  19. 前記固体撮像素子は、
    複数の電荷蓄積部と、
    前記複数の電荷蓄積部上の配線層と、
    前記配線層上の光電変換膜と、
    を含む、
    請求項１４から１８のいずれかに記載の撮像装置。
  20. 主面上に周期的な凹凸を有する基板を用意する工程と、
    化学気相成長法を用いて、前記主面上に第１の誘電体層を形成する工程と、
    前記化学気相成長法を用いて、前記主面上に前記第１の誘電体層とは異なる屈折率を有する第２の誘電体層を形成する工程と、
    を含み、
    前記第２の誘電体層を形成する工程は、
    前記基板にバイアスパワーを印加した状態で第１の誘電体膜を形成する工程と、
    前記基板に前記バイアスパワーを印加しない状態で前記第１の誘電体膜の上に第２の誘電体膜を形成する工程と、
    を含む、
    構造体の製造方法。
  21. 前記化学気相成長法は、高密度プラズマ化学気相成長法であり、
    前記第１の誘電体膜を形成する工程では、モノシランとアンモニアとを含む原料ガスを用い、
    前記第２の誘電体膜を形成する工程では、モノシランとアンモニアとアルゴンとを含む原料ガスを用いる、
    請求項２０に記載の構造体の製造方法。
  22. 前記第１の誘電体層および前記第２の誘電体層を形成するときの前記化学気相成長法の処理温度は、２００℃以下である、
    請求項２０または２１に記載の構造体の製造方法。
JP2019550938A 2017-10-31 2018-10-05 構造体およびその製造方法 Active JP7186382B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017210429 2017-10-31
JP2017210429 2017-10-31
PCT/JP2018/037379 WO2019087691A1 (ja) 2017-10-31 2018-10-05 構造体およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019087691A1 true JPWO2019087691A1 (ja) 2020-09-24
JP7186382B2 JP7186382B2 (ja) 2022-12-09

Family

ID=66331403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019550938A Active JP7186382B2 (ja) 2017-10-31 2018-10-05 構造体およびその製造方法

Country Status (4)

Country Link
US (1) US11450706B2 (ja)
JP (1) JP7186382B2 (ja)
CN (1) CN111033744B (ja)
WO (1) WO2019087691A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019087691A1 (ja) * 2017-10-31 2019-05-09 パナソニックＩｐマネジメント株式会社 構造体およびその製造方法
JP2021114572A (ja) * 2020-01-21 2021-08-05 浜松ホトニクス株式会社 裏面入射型固体撮像装置の製造方法
CN111430377B (zh) * 2020-04-10 2022-12-06 武汉华星光电半导体显示技术有限公司 一种显示面板及其显示方法、显示设备
CN114899247A (zh) * 2022-06-13 2022-08-12 湖南红太阳新能源科技有限公司 一种适用黑组件的晶硅太阳能电池正膜膜层结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325903A (ja) * 2003-04-25 2004-11-18 Photonic Lattice Inc 波長合分波器及びその製造方法
JP2004341076A (ja) * 2003-05-14 2004-12-02 Photonic Lattice Inc 光アイソレータおよびレーザダイオードモジュール
JP2006064878A (ja) * 2004-08-25 2006-03-09 Nec Tokin Corp 光デバイスおよび光制御方法
JP2014041921A (ja) * 2012-08-22 2014-03-06 Toshiba Corp 固体撮像装置およびその製造方法
JP2017003580A (ja) * 2015-06-09 2017-01-05 パナソニックＩｐマネジメント株式会社 光検出装置、および光検出システム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325825B2 (ja) 1997-03-29 2002-09-17 彰二郎 川上 ３次元周期構造体及びその作製方法並びに膜の製造方法
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
JP3921102B2 (ja) * 2002-02-27 2007-05-30 日立電線株式会社 フォトニック結晶を用いた光導波路
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
WO2004113974A1 (ja) 2003-06-25 2004-12-29 Photonic Lattice Inc. 偏光子および偏光分離素子
WO2006009296A1 (en) * 2004-07-20 2006-01-26 Fujifilm Corporation Antireflection film, polarizing plate and image display utilizing the same
JP4896861B2 (ja) * 2007-12-10 2012-03-14 株式会社東芝 半導体製造方法および半導体製造装置
JP2009157043A (ja) 2007-12-26 2009-07-16 Olympus Corp 撮像装置及びそれを有する撮像機器
JP5332996B2 (ja) 2009-07-17 2013-11-06 ソニー株式会社 多層膜光学フィルタ、固体撮像素子、撮像装置、表示装置、通信装置
JP5560142B2 (ja) 2010-02-10 2014-07-23 富士フイルム株式会社 光電変換素子及び固体撮像素子
JP5760811B2 (ja) 2011-07-28 2015-08-12 ソニー株式会社 固体撮像素子および撮像システム
JP2013038091A (ja) 2011-08-03 2013-02-21 Toshiba Corp 固体撮像装置及びその製造方法
JP2014206680A (ja) * 2013-04-15 2014-10-30 パナソニック株式会社 光取り込みシート、ならびに、それを用いた受光装置および発光装置
JPWO2015016264A1 (ja) * 2013-08-02 2017-03-02 シャープ株式会社 光電変換素子および光電変換システム
CN106361269A (zh) 2015-07-23 2017-02-01 松下知识产权经营株式会社 光检测装置以及光检测方法
JP7140134B2 (ja) * 2017-10-10 2022-09-21 Ａｇｃ株式会社 カバー部材
WO2019087691A1 (ja) * 2017-10-31 2019-05-09 パナソニックＩｐマネジメント株式会社 構造体およびその製造方法
WO2019102073A1 (en) * 2017-11-24 2019-05-31 Aalto-Korkeakoulusäätiö Sr Photovoltaic semiconductor structure
JP2021152450A (ja) * 2018-06-19 2021-09-30 パナソニックＩｐマネジメント株式会社 撮像装置、および撮像システム
JP2021179310A (ja) * 2018-08-13 2021-11-18 パナソニックＩｐマネジメント株式会社 光検出装置、および光検出システム
CN114441481B (zh) * 2022-01-28 2022-09-16 天津大学 近导波光纤spr探针、制备方法及传感系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325903A (ja) * 2003-04-25 2004-11-18 Photonic Lattice Inc 波長合分波器及びその製造方法
JP2004341076A (ja) * 2003-05-14 2004-12-02 Photonic Lattice Inc 光アイソレータおよびレーザダイオードモジュール
JP2006064878A (ja) * 2004-08-25 2006-03-09 Nec Tokin Corp 光デバイスおよび光制御方法
JP2014041921A (ja) * 2012-08-22 2014-03-06 Toshiba Corp 固体撮像装置およびその製造方法
JP2017003580A (ja) * 2015-06-09 2017-01-05 パナソニックＩｐマネジメント株式会社 光検出装置、および光検出システム

Also Published As

Publication number Publication date
US11450706B2 (en) 2022-09-20
CN111033744A (zh) 2020-04-17
WO2019087691A1 (ja) 2019-05-09
CN111033744B (zh) 2023-04-21
JP7186382B2 (ja) 2022-12-09
US20200243597A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
JP7186382B2 (ja) 構造体およびその製造方法
US9478581B2 (en) Grids in backside illumination image sensor chips and methods for forming the same
KR101695028B1 (ko) 이미지 촬상 디바이스 및 이미지 촬상 장치
US8704281B2 (en) Process of making a solid state imaging device
JP6233717B2 (ja) 固体撮像装置およびその製造方法
RU2497233C2 (ru) Твердотельное устройство захвата изображений и способ для изготовления твердотельного устройства захвата изображений
KR101634886B1 (ko) 고체 촬상 소자
US10312278B2 (en) Front side illuminated image sensor device structure and method for forming the same
US9356059B2 (en) BSI image sensor chips and methods for forming the same
KR20100036200A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
US20120252153A1 (en) Semiconductor Processing Methods
US9620555B2 (en) Metal shielding layer in backside illumination image sensor chips and methods for forming the same
WO2011148436A1 (ja) 光電変換素子とその製造方法、および固体撮像素子とその製造方法
US20150115337A1 (en) Semiconductor structure and manufacturing method thereof
JP2005353996A (ja) 固体撮像素子とその製造方法、並びに半導体装置とその製造方法
JP2017174954A (ja) 光電変換装置、及び撮像装置
TW202127543A (zh) 影像感測件、光學結構及其形成方法
US20220406824A1 (en) Semiconductor image sensor and method of manufacturing the same
US20210305306A1 (en) Pixel of a light sensor and method for manufacturing same
WO2023013521A1 (ja) 光検出装置及びその製造方法並びに電子機器
US20080157148A1 (en) Image Sensor and Method for Manufacturing the Same
CN114628427A (zh) 基于背照式cmos工艺的石墨烯红外探测器及制备方法
JP3360984B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221117

R151 Written notification of patent or utility model registration

Ref document number: 7186382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151