JP4896861B2 - 半導体製造方法および半導体製造装置 - Google Patents

半導体製造方法および半導体製造装置 Download PDF

Info

Publication number
JP4896861B2
JP4896861B2 JP2007318267A JP2007318267A JP4896861B2 JP 4896861 B2 JP4896861 B2 JP 4896861B2 JP 2007318267 A JP2007318267 A JP 2007318267A JP 2007318267 A JP2007318267 A JP 2007318267A JP 4896861 B2 JP4896861 B2 JP 4896861B2
Authority
JP
Japan
Prior art keywords
magnetic field
plasma
wafer
upper electrode
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007318267A
Other languages
English (en)
Other versions
JP2009141251A (ja
Inventor
敬次 藤田
尚史 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007318267A priority Critical patent/JP4896861B2/ja
Priority to US12/331,199 priority patent/US20090156002A1/en
Publication of JP2009141251A publication Critical patent/JP2009141251A/ja
Application granted granted Critical
Publication of JP4896861B2 publication Critical patent/JP4896861B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、例えば平行平板タイプのプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）など、プラズマによる処理を用いた半導体製造方法および半導体製造装置に関する。
一般に、半導体の製造工程において、成膜、エッチングなどの工程に、平行平板タイプのプラズマ処理装置が用いられている。平行平板タイプのプラズマ処理装置は、真空チャンバ内に対向して設けられた二つの電極の間に、高周波を印加して成膜ガス、エッチングガスなどのプロセスガスを流すことにより、プラズマを発生させてウェハを処理するものである。
このような平行平板タイプのプラズマ処理装置において、処理されるウェハ上で、発生したプラズマの電位、電子密度、電子温度などの空間的な不均一が存在すると、プラズマからウェハに入り込む電子温度とイオン電流の平衡状態が局所的に崩れるため、チャージアップが生じる。このとき、例えば先にウェハ上に形成されたトランジスタの電極に電荷が蓄積され、ゲート絶縁膜に高電界が印加されることにより、トンネル電流が流れ、酸化膜の劣化を生じたり、最悪の場合、酸化膜の破壊に至ることがある。そして、このようなプラズマダメージにより、トランジスタの性能不良や、製品歩留りの劣化を起こすという問題がある。
近年、デバイスの微細化が進むと同時に、性能向上のため、トランジスタのゲート絶縁膜の薄化が進んでおり、よりプラズマ分布の影響を受けやすくなることから、プラズマダメージの問題が顕在化している。また、例えば、デバイス性能を向上させるために用いられる低誘電率膜などの成膜工程において、プラズマＣＶＤが用いられているが、さらに、配線の信頼性を向上させるために、Ｃｕ配線上の酸化物を除去するためのプラズマ処理が行われたり、積層構造の層間絶縁膜を形成するために、多数の成膜処理が繰り返し行われるため、プラズマダメージは増大する。また、Ｃｕ配線上にプラズマＣＶＤ膜を形成する場合、Ｃｕ配線へのチャージは、トランジスタゲートに電荷がかかるため、より顕著に問題が発生する。また、成膜途中で積極的にプロセス条件を変更し、成膜途中より膜質を変化させる場合があるが、その際も、プラズマ分布が不均一となり、プラズマダメージが増大するという問題が生じる。
一方、これまで、プラズマエッチングにおける均一性の改善については、プラズマ処理中に継続して電極間全体に磁場を印加するなどの手法が用いられている（例えば特許文献１、２参照）。
特開平１１−２０４２９７号公報（［請求項１］、［００１１］など） 特開２０００−４０６９５号公報（［００１０］、［００１３］など）
本発明は、プラズマの不均一を改善することにより、プラズマダメージを抑え、得られる半導体素子の性能や製品歩留りの劣化を抑えることが可能な半導体製造方法と半導体製造装置を提供することを目的とするものである。
本発明の一態様によれば、反応室内に設けられた下部電極にウェハを載置し、前記反応室内にプロセスガスを導入し、前記ウェハの被処理面と離間するように磁場を印加し、前記下部電極と、前記下部電極と対向配置された上部電極間に高周波電圧を印加してプラズマを発生させ、前記プラズマが安定化した後、前記磁場を除去し、前記ウェハをプラズマ処理することを特徴とする半導体製造方法が提供される。
また、本発明の一態様によれば、ウェハをプラズマ処理するための反応室と、それぞれ前記反応室内に配置され、プロセスガス導入口を有する上部電極、および前記上部電極と対向配置され、ウェハを載置するための載置面を有する下部電極と、前記上部電極および前記下部電極間に高周波電圧を印加するための高周波電源と、前記上部電極および前記下部電極間の前記上部電極側に、前記ウェハの被処理面と離間するように磁場を印加するための磁場印加機構と、前記上部電極および前記下部電極の間に前記高周波電圧が印加される前に前記磁場を印加し、前記上部電極および前記下部電極の間に前記高周波電圧を印加することにより発生したプラズマが安定化した後に前記磁場を除去するように、前記磁場印加機構を制御するための磁場制御機構と、を備えることを特徴とする半導体製造装置が提供される。
本発明の一実施態様によれば、プラズマの不均一を改善し、プラズマダメージを抑え、得られる半導体素子の性能や製品歩留りの劣化を抑えることが可能となる。
以下本発明の実施形態について、図を参照して説明する。
（実施形態１）
図１に本実施形態の半導体製造装置であるプラズマ処理装置の断面図を示す。図に示すように、ウェハｗをプラズマ処理するための反応室１１には、上部電極１２と、これと対向配置される下部電極１３が設置されている。
反応室１１は、気密性を有しており、真空ポンプなどと接続され、真空に排気することが可能な排気口１４が設けられている。排気口１４には、排気量調整バルブ１５が接続されており、反応室１１内を所定の圧力に制御することが可能となっている。
上部電極１２は、反応室１１の上蓋に支持される円盤状のシャワー電極であり、上方より所定のガス種、流量のプロセスガスが導入されるプロセスガス導入口１６と、プロセスガス導入口１６より接続され、下面まで貫通してウェハｗの被処理面にプロセスガスを噴射するための微小孔１７が設けられている。下部電極１３は、反応室１１下部より支柱１８により支持され、上面にウェハｗが載置されるサセプタ１９を有している。サセプタ１９内には、サセプタ温度を一定に保つために冷却材を循環させるための冷却パイプ（図示せず）と抵抗加熱ヒータなどのヒータ２０が内蔵されている。支柱１８には上下駆動機構（図示せず）が設けられており、サセプタ１９を昇降することにより上部電極１２、下部電極１３間の距離を変動させることが可能となっている。
これら上部電極１２、下部電極１３には、それぞれ上部電極１２、下部電極１３間に高周波電圧を印加するための高周波電源２１、２２が接続されるが、バイアスが印加されないプロセスでは、下部電極１３は接地される。
反応室１１の外側面には、上部電極１２、下部電極１３間の上部電極１２側に、ウェハｗ面と離間して磁場を印加するための２段の電磁石２３、２４が設けられている。電磁石２３、２４には、例えばダイポールリングマグネットなど、水平磁場を発生することが可能なものが用いられる。そして、それぞれウェハｗの被処理面に平行な磁場を発生させるとともに、磁場印加タイミングおよび強度を制御することが可能な制御機構を備えた電磁石電源２５、２６が設けられている。
このようなプラズマ処理装置を用いて、例えば以下のようにプラズマによる処理が行われる。ここでは、メッキ法などによりＣｕダマシン配線が形成され、表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により平坦化されたＳｉウェハ上に、ＳｉＣＮＨ組成を有する低誘電率膜（以下ＳｉＣＮＨ膜と記す）をプラズマＣＶＤ法により堆積させる工程に適用した場合について説明する。
成膜にあたり、ウェハの前処理としてプラズマエッチング処理を行う。Ｃｕダマシン配線の表面には酸化物（ＣｕＯｘ）が存在するため、成膜前にこれを除去し、配線信頼性の劣化を防ぐためである。
そこで、先ず、搬送室（図示せず）および反応室１１内を、排気口１４より真空排気し、ウェハｗを搬送室（図示せず）より反応室１１に搬送して、サセプタ１９上に載置する。次いで、プラズマ処理が行われる温度、例えば３５０℃となるように、ヒータ２０により加熱する。そして、例えばＣｕダマシン配線表面の酸化物を除去するためのＮＨ３ガスが５００ｓｃｃｍ、これを希釈するためのＮ２ガスが１００００ｓｃｃｍとなるように流量制御されたプロセスガスを、プロセスガス導入口１６より導入し、微小孔１７よりウェハｗ上に噴射する。
このとき、反応室１１内の圧力は、排気量調整バルブ１５により、５Ｔｏｒｒとなるように自動調圧される。そして、上部電極１２と下部電極１３の電極間距離が例えば３０ｍｍとなるように、支柱１８によりサセプタ１９を昇降させる。
このような状態で、高周波電源２１より上部電極１２に例えば１３．５６ＭＨｚの高周波電圧を、下部電極１３は接地し、５００Ｗで放電を行う。このような高周波を印加すると、特に放電開始時（プラズマイグナイト時）は、ガスフロー中にプラズマが形成されるため、分子であったガスの乖離により体積膨張を生じ、一時的に反応室１１内の圧力が増加する。そこで、圧力増加を補正するために、排気量調整バルブ１５により排気量が自動的に調整されるが、このとき圧力変動が生じるため、図２に模式図を示すように、プラズマ２７が不安定になり、ウェハｗ上のプラズマが不均一になる。この状態でプラズマ処理を行うと、図３に模式図を示すように、プラズマ２８の不均一よりウェハｗ上にチャージアップ２９が形成され、プラズマダメージを生じさせる。また、プラズマがウェハｗ上で均一でないことにより、チャージアップの不均一も生じる。それが加速要因となり、プラズマダメージが発生しやすくなる。
そこで、例えば放電を行う５秒前に、それぞれ電磁石電源２５、２６より電磁石２３、２４に電流を流し、上段の電磁石２３より、磁場２００Ｇａｕｓｓ、下段の電磁石２４より磁場１００Ｇａｕｓｓを発生させる。そして、磁場が発生した状態で、放電を開始することにより、図４に模式図を示すように、放電開始時にプラズマ３０を上部電極１２側に集中させる。
このように、磁場が発生した状態で放電を開始し、例えば３秒経過して上部電極１２側でプラズマが安定化した状態で、それぞれ電磁石電源２５、２６からの電磁石２３、２４への電流を止め、磁場を除去する。これにより、上部電極１２側に集中されていたプラズマ３０が、図５に模式図を示すように、ウェハｗ上にプラズマ３１が均一に暴露される。このとき、磁場の除去を段階的に１／２、１／３とすることで、さらにプラズマ３１を均一に暴露することも可能である。具体的には、電磁石２３は、例えば一秒毎に２００Ｇａｕｓｓ、１００Ｇａｕｓｓ、５０Ｇａｕｓｓとし、電磁石２４は、例えば一秒毎に１００Ｇａｕｓｓ、５０Ｇａｕｓｓ、２５Ｇａｕｓｓとする。
磁場を除いた後、ウェハｗに対して例えば３０秒間プラズマ処理を行うことにより、Ｃｕダマシン配線上のＣｕＯｘが除去される。そして、同様に、それぞれ電磁石電源２５、２６より電磁石２３、２４に電流を流し、上段の電磁石２３に、磁場２００Ｇａｕｓｓ、下段の電磁石２４に磁場１００Ｇａｕｓｓを発生させ、磁場が発生した状態で、高周波電圧を止め、放電を停止する。放電停止時には、ガスの乖離が止まるため、一時的に圧力が減少し、圧力変動が生じるため、プラズマが不安定になるが、放電停止時にプラズマを上部電極１２側に集中させる。
そして、それぞれ電磁石電源２５、２６からの電磁石２３、２４への電流を止め、磁場を除去した後、プロセスガス導入口１６からのＮＨ３ガス、Ｎ２ガスの導入を停止し、排気量調整バルブ１５を開いて排気口１４より真空排気することにより、反応室１１内のガスを除去する。
次いで、ＣｕＯｘが除去され清浄化されたＣｕダマシン配線上に、プラズマＣＶＤによりＳｉＣＮＨ膜を成膜するために、今度はプロセスガスを成膜ガスに替えてプロセスガス導入口１６より反応室１１内に導入する。例えば、ＴＭＳ（トリメチルシラン）ガスが４００ｓｃｃｍ、ＮＨ３ガスが８００ｓｃｃｍ、Ｈｅガスが２０００ｓｃｃｍとなるように流量制御されたプロセスガスを、プロセスガス導入口１６より導入し、微小孔１７よりウェハｗ上に噴射する。このときウェハｗは、３５０℃となるように、ヒータ２０により加熱制御を行う。
このとき、ＣｕＯｘ除去の際と同様に、反応室１１内の圧力は、排気量調整バルブ１５により、５Ｔｏｒｒとなるように自動調圧される。そして、上部電極１２と下部電極１３の電極間距離が３０ｍｍとなるように、支柱１８によりサセプタ１９を昇降させる。
このような状態で、高周波電源２１より上部電極１２に例えば１３．５６ＭＨｚの高周波電圧を印加し、下部電極１３は接地し、今度は１０００Ｗで放電を行う。そして、ＣｕＯｘ除去の際と同様に、例えば放電を行う５秒前に、それぞれ電磁石電源２５、２６より電磁石２３、２４に電流を流し、上段の電磁石２３より、磁場２００Ｇａｕｓｓ、下段の電磁石２４より磁場１００Ｇａｕｓｓを発生させる。そして、磁場が発生した状態で、放電を開始することにより、放電開始時にプラズマを上部電極１２側に集中させる。
このように、磁場が発生した状態で放電を開始し、成膜される堆積膜（ＳｉＣＮＨ膜）の膜質変動を抑えるために、例えば１秒経過して上部電極１２側でプラズマが安定化した状態で、それぞれ電磁石電源２５、２６からの電磁石２３、２４への電流を止め、磁場を除去する。これにより、ＣｕＯｘ除去の際と同様に、上部電極１２側に集中されていたプラズマが、ウェハｗ上に均一に暴露される。
磁場を除いた後、ウェハｗに対して、例えば２０秒間プラズマ処理を行うことにより、例えば５０ｎｍのＳｉＣＮＨ膜が成膜される。そして、同様に、それぞれ電磁石電源２５、２６より電磁石２３、２４に電流を流し、上段の電磁石２３より、磁場２００Ｇａｕｓｓ、下段の電磁石２４より磁場１００Ｇａｕｓｓを発生させ、磁場が発生した状態で、高周波電圧を止め、放電を停止する。放電停止時には、ガスの乖離が止まるため、一時的に圧力が減少し、圧力変動が生じるため、プラズマが不安定になるが、放電停止時にプラズマを上部電極１２側に集中させる。そして、それぞれ電磁石電源２５、２６からの電磁石２３、２４への電流を止め、磁場を除去した後、プロセスガス導入口１６からのＴＭＳ（トリメチルシラン）ガス、ＮＨ３ガスが、Ｈｅガスの導入を停止し、排気量調整バルブ１５を開いて排気口１４より真空排気することにより、反応室１１内のガスを除去する。
このようにして、ＣｕＯｘのプラズマエッチングによる除去、およびＳｉＣＮＨ膜のプラズマＣＶＤによる成膜において、放電開始時、放電終了時において、ウェハ上にプラズマ不均一を形成することなく、プラズマ処理を行うことが可能となる。特に、放電開始時においては、プラズマ放電の基点が存在し、プラズマの不均一が生じやすくなるため、より効果的である。
ここでは、高周波電源の周波数を１３．５６ＭＨｚとしたが、近年、膜質向上のため、より高周波（例えば６０ＭＨｚ）が利用されることがある。また、下部電極には、バイアスコントロールとして高周波が印加させる場合もある。この場合、よりプラズマの不均一が発生しやすくなり、プラズマダメージが起こりやすくなる。しかしながら、本実施形態によれば、膜質向上のために印加周波数を増大させても、プラズマ不均一によるデバイスダメージを抑制することができる。従って、形成されるトランジスタの性能不良や、製品歩留りの劣化を抑えることが可能となる。
また、例えば、ここで形成されたＳｉＣＮＨ膜は、低誘電率膜として用いられるが、デバイスダメージを生じることなく膜質を向上させることが可能であるため、配線間容量の低減など、デバイス性能の向上を図ることが可能となる。さらに、プロセス上も、Ｃｕダマシン配線を形成する際に用いられるＣｕブロック膜、エッチングストッパー膜としても機能するものであるため、膜質の向上により、プロセスの安定化、歩留りの向上を図ることが可能となる。
また、プラズマが安定化された後、それぞれ電磁石電源２５、２６からの電磁石２３、２４への電流を止め、磁場を除去することにより、磁場によりプラズマの挙動が抑制されることがないため、メインプロセスへの磁場の影響を抑えることが可能となる。磁場を引き続き印加すると、例えば、ＣＶＤ膜がウェハｗ上ではなく、上部電極周辺に形成されてしまい、ダストの発生要因となってしまう。さらに、成膜時間中、磁場の方向が一定で継続されると、磁場方向によりプラズマ高密度部分が発生し、成膜膜質の面内依存が顕著になってしまう。従って、プラズマ安定後の磁場除去により、品質の安定、歩留りの向上を図ることが可能となる。
さらに、プラズマ処理装置においても、プラズマ不均一によるアーキングを抑制することができるため、プラズマ処理装置の劣化、メンテナンスコストを抑え、生産性を向上させることが可能となる。
（実施形態２）
本実施形態は、実施形態1と同様に図1に示したプラズマ処理装置を用いてＳｉＣＮＨ膜を形成するが、成膜中に膜質、具体的には膜組成を変える点で異なっている。
実施形態１と同様に、ＣｕＯｘが除去され清浄化されたＣｕダマシン配線上に、プラズマＣＶＤによりＳｉＣＮＨ膜を成膜する。例えば、実施形態1と同様に、ＴＭＳ（トリメチルシラン）ガスが４００ｓｃｃｍ、ＮＨ３ガスが８００ｓｃｃｍ、Ｈｅガスが２０００ｓｃｃｍとなるように流量制御されたプロセスガスを、プロセスガス導入口１６より導入し、微小孔１７よりウェハｗ上に噴射する。
このとき、実施形態１と同様に、反応室１１内の圧力を、５Ｔｏｒｒとなるように自動調圧するとともに、上部電極１２と下部電極１３の電極間距離を例えば３０ｍｍとする。
このような状態で、実施形態１と同様に、高周波電源２１より上部電極１２に例えば１３．５６ＭＨｚの高周波電圧を印加し、下部電極１３を接地し、１０００Ｗで放電を行う。そして、例えば放電を行う５秒前に、それぞれ電磁石電源２５、２６より電磁石２３、２４に電流を流し、上段の電磁石２３より、磁場２００Ｇａｕｓｓ、下段の電磁石２４より磁場１００Ｇａｕｓｓを発生させる。そして、磁場が発生した状態で、放電を開始することにより、放電開始時にプラズマを上部電極１２側に集中させる。
このように、磁場が発生した状態で放電を開始し、成膜される堆積膜（ＳｉＣＮＨ膜）の膜質変動を抑えるために、例えば１秒経過して上部電極１２側でプラズマが安定化した状態で、それぞれ電磁石電源２５、２６からの電磁石２３、２４への電流を止め、磁場を除去する。これにより、実施形態１と同様に、上部電極１２側に集中されていたプラズマが、ウェハｗ上に均一に暴露される。
磁場を除去した後、ウェハｗに対して、例えば２０秒間プラズマ処理を行うことにより、例えば５０ｎｍのＳｉＣＮＨ膜が成膜される。
次いで、それぞれ電磁石電源２５、２６より電磁石２３、２４に電流を流し、上段の電磁石２３より、磁場２００Ｇａｕｓｓ、下段の電磁石２４より磁場１００Ｇａｕｓｓを発生させ、磁場が発生した状態で、例えば、ＤＭＰＳ（ジメチルフェニルシラン）ガスが１０００ｍｇ／ｍｉｎ、キャリアガスＨｅが２０００ｓｃｃｍ、Ｈｅガスが１０００ｓｃｃｍとなるように流量制御されたプロセスガスを変動させ、プロセスガス導入口１６より導入し、微小孔１７よりウェハｗ上に噴射する。
このとき、同様に、反応室１１内の圧力を、５Ｔｏｒｒとなるように自動調圧するとともに、上部電極１２と下部電極１３の電極間距離を２０ｍｍとする。
このような状態で、同様に高周波電源２１より上部電極１２に例えば１３．５６ＭＨｚの高周波電圧を印加し、下部電極１３を接地し、今度は５００Ｗで放電を行う。そして、１秒ほど経過し、プラズマ放電が安定したところで、それぞれ電磁石電源２５、２６からの電磁石２３、２４への電流を止め、磁場を除去する。
磁場を除去した後、ウェハｗに対して、例えば２０秒間プラズマ処理を行うことにより、例えば下層のＳｉＣＨ膜と膜質の異なるＳｉＣＨ膜が５０ｎｍ成膜される。そして、同様に、それぞれ電磁石電源２５、２６より電磁石２３、２４に電流を流し、上段の電磁石２３に、磁場２００Ｇａｕｓｓ、下段の電磁石２４に磁場１００Ｇａｕｓｓを発生させ、磁場が発生した状態で、高周波電圧を止め、放電を停止した後、それぞれ電磁石電源２５、２６からの電磁石２３、２４への電流を止め、磁場を除去する。そして、プロセスガス導入口１６からのガスの導入を停止し、排気量調整バルブ１５を開いて排気口１４より真空排気することにより、反応室１１内のガスを除去する。このようにして、ＳｉＣＮＨ／ＳｉＣＨ膜の積層構造が形成される。
本実施形態において、成膜中に膜質を変動させる場合においても、プロセスガスなどの条件の変動により、プラズマ不均一が生じるが、実施形態１と同様に、ウェハ上にプラズマ不均一を形成することなく、プラズマ処理を行うことが可能となるなど、実施形態1と同様の効果を得ることができる。
さらに、磁場が発生した状態で放電を開始し、プラズマが安定した状態で磁場を除去するため、新たに成膜される堆積膜（ＳｉＣＨ膜）の膜質変動を抑えることが可能となる。
また、本実施形態において、ＳｉＣＮＨ／ＳｉＣＨ膜の積層構造を形成しているが、一般に、ＳｉＣＨ膜はＳｉＣＮＨ膜に比べ、Ｃｕブロック性能、エッチングストッパー性能は低いが、誘電率の低減を図ることができるため、多層配線の絶縁膜形成においては魅力的である。本実施形態において、このようなＳｉＣＮＨ／ＳｉＣＨ膜の積層構造をプラズマダメージなく、形成することが可能となる。
これら実施形態において、磁場を印加する時間、磁場の印加位置、磁場強度を所定の値としたが、例えば所定の条件で処理されたウェハにおける酸化膜などの劣化、破壊などのダメージなどを評価することにより、適宜最適化することができる。
また、これら実施形態において、磁場を印加するための手段として、ダイポールリングマグネットを用いたが、特に限定されるものではなく、リング状のものであっても、複数の電磁石から構成されていてもよい。また、磁場はウェハｗの被処理面から離間するように印加されていればよく、上部電極と下部電極の間に印加されることが好ましい。さらに、上下電極間距離の１／２より上部電極側に印加されることがより好ましい。
また、磁場の向きは、ウェハｗの被処理面と平行であることが好ましいが、必ずしも一軸方向に形成されている必要はない。さらに、磁場の向きが処理中に変動しても、同様の効果を得ることが可能である。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の一態様によるプラズマ処理装置の断面図。 本発明の一態様におけるプラズマ不均一の状態を示す模式図。 本発明の一態様におけるプラズマ不均一の状態を示す模式図。 本発明の一態様における磁場により安定化したプラズマの状態を示す模式図。 本発明の一態様における安定化したプラズマの状態を示す模式図。
符号の説明
ｗ…ウェハ、１１…反応室、１２…上部電極、１３…下部電極、１４…排気口、１５…排気量調整バルブ、１６…プロセスガス導入口、１７…微小孔、１８…支柱、１９…サセプタ、２０…ヒータ、２１、２２…高周波電源、２３、２４…電磁石、２５、２６…電磁石電源、２７、２８、３０、３１…プラズマ、２９…チャージアップ。

Claims (5)

  1. 反応室内に設けられた下部電極にウェハを載置し、
    前記反応室内にプロセスガスを導入し、
    前記ウェハの被処理面と離間するように磁場を印加し、
    前記下部電極と、前記下部電極と対向配置された上部電極間に高周波電圧を印加してプラズマを発生させ、
    前記プラズマが安定化した後、前記磁場を除去し、
    前記ウェハをプラズマ処理することを特徴とする半導体製造方法。
  2. 前記ウェハがプラズマ処理された後、
    前記磁場を印加し、
    前記高周波電圧の印加を止めた後、前記磁場を除去することを特徴とする請求項１に記載の半導体製造方法。
  3. 前記磁場を印加し、
    プロセス条件を変動させ、
    前記磁場を除去することを特徴とする請求項１または請求項２に記載の半導体製造方法。
  4. さらに前記磁場の強度を変動させることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体製造方法。
  5. ウェハをプラズマ処理するための反応室と、
    それぞれ前記反応室内に配置され、プロセスガス導入口を有する上部電極、および前記上部電極と対向配置され、ウェハを載置するための載置面を有する下部電極と、
    前記上部電極および前記下部電極間に高周波電圧を印加するための高周波電源と、
    前記上部電極および前記下部電極間の前記上部電極側に、前記ウェハの被処理面と離間するように磁場を印加するための磁場印加機構と、
    前記上部電極および前記下部電極の間に前記高周波電圧が印加される前に前記磁場を印加し、前記上部電極および前記下部電極の間に前記高周波電圧を印加することにより発生したプラズマが安定化した後に前記磁場を除去するように、前記磁場印加機構を制御するための磁場制御機構と、
    を備えることを特徴とする半導体製造装置。
JP2007318267A 2007-12-10 2007-12-10 半導体製造方法および半導体製造装置 Expired - Fee Related JP4896861B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007318267A JP4896861B2 (ja) 2007-12-10 2007-12-10 半導体製造方法および半導体製造装置
US12/331,199 US20090156002A1 (en) 2007-12-10 2008-12-09 Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007318267A JP4896861B2 (ja) 2007-12-10 2007-12-10 半導体製造方法および半導体製造装置

Publications (2)

Publication Number Publication Date
JP2009141251A JP2009141251A (ja) 2009-06-25
JP4896861B2 true JP4896861B2 (ja) 2012-03-14

Family

ID=40753835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007318267A Expired - Fee Related JP4896861B2 (ja) 2007-12-10 2007-12-10 半導体製造方法および半導体製造装置

Country Status (2)

Country Link
US (1) US20090156002A1 (ja)
JP (1) JP4896861B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7186382B2 (ja) * 2017-10-31 2022-12-09 パナソニックＩｐマネジメント株式会社 構造体およびその製造方法
CN112359335B (zh) * 2020-10-23 2023-01-17 北京北方华创微电子装备有限公司 半导体工艺设备及其工艺腔室

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62205618A (ja) * 1986-03-06 1987-09-10 Ulvac Corp プラズマｃｖｄ装置
JP2732294B2 (ja) * 1989-04-20 1998-03-25 三洋電機株式会社 薄膜形成方法
JPH06177051A (ja) * 1992-12-10 1994-06-24 Tdk Corp Ｃｖｄ装置
US5456796A (en) * 1993-06-02 1995-10-10 Applied Materials, Inc. Control of particle generation within a reaction chamber
JPH10172793A (ja) * 1996-12-17 1998-06-26 Mitsubishi Heavy Ind Ltd プラズマ発生装置
US6028286A (en) * 1998-12-30 2000-02-22 Lam Research Corporation Method for igniting a plasma inside a plasma processing reactor
JP4285853B2 (ja) * 1999-09-08 2009-06-24 東京エレクトロン株式会社 処理方法
JP4437351B2 (ja) * 2000-01-14 2010-03-24 キヤノンアネルバ株式会社 プラズマエッチング装置
JP5010781B2 (ja) * 2001-03-28 2012-08-29 忠弘 大見 プラズマ処理装置
JP2002353200A (ja) * 2001-05-28 2002-12-06 Hitachi Ltd 半導体装置の製造方法
JP4009087B2 (ja) * 2001-07-06 2007-11-14 アプライド マテリアルズ インコーポレイテッド 半導体製造装置における磁気発生装置、半導体製造装置および磁場強度制御方法
US7374636B2 (en) * 2001-07-06 2008-05-20 Applied Materials, Inc. Method and apparatus for providing uniform plasma in a magnetic field enhanced plasma reactor
US6521082B1 (en) * 2002-04-16 2003-02-18 Applied Materials Inc. Magnetically enhanced plasma apparatus and method with enhanced plasma uniformity and enhanced ion energy control
JP4865352B2 (ja) * 2006-02-17 2012-02-01 三菱重工業株式会社 プラズマ処理装置及びプラズマ処理方法
JP4801522B2 (ja) * 2006-07-21 2011-10-26 株式会社日立ハイテクノロジーズ 半導体製造装置及びプラズマ処理方法

Also Published As

Publication number Publication date
US20090156002A1 (en) 2009-06-18
JP2009141251A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
US10304668B2 (en) Localized process control using a plasma system
US20210140044A1 (en) Film forming method and film forming apparatus
US20090206058A1 (en) Plasma processing apparatus and method, and storage medium
KR102405729B1 (ko) 저주파수 바이어스를 활용한 유전체 막들의 기하학적 선택적 증착
US20050039854A1 (en) Plasma etching method and plasma etching unit
KR102226827B1 (ko) 서셉터를 회전시키기 위한 플라즈마 소스
US11315763B2 (en) Shaped electrodes for improved plasma exposure from vertical plasma source
JP2001257199A (ja) プラズマ処理方法及び装置
KR20150024277A (ko) 반도체 장치의 제조 방법
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
TWI811432B (zh) 蝕刻方法及電漿處理裝置
US6811831B1 (en) Method for depositing silicon nitride
US11705312B2 (en) Vertically adjustable plasma source
KR20170053134A (ko) 피처리체를 처리하는 방법
JP4896861B2 (ja) 半導体製造方法および半導体製造装置
US12100609B2 (en) Electrostatic chucking process
US20050011612A1 (en) Plasma etching apparatus and plasma etching method
US20020192984A1 (en) Method for manufacturing semiconductor device, method for processing substrate, and substrate processing apparatus
JPH10237639A (ja) 集積回路用バリア膜を作成するスパッタリング装置
KR20230024701A (ko) 기판 처리 방법
KR20240019752A (ko) 웨이퍼 처리 방법
CN117795640A (zh) 用于薄介电膜沉积的变压器耦合等离子体源设计

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees