WO2023013521A1 - 光検出装置及びその製造方法並びに電子機器 - Google Patents

光検出装置及びその製造方法並びに電子機器 Download PDF

Info

Publication number
WO2023013521A1
WO2023013521A1 PCT/JP2022/029175 JP2022029175W WO2023013521A1 WO 2023013521 A1 WO2023013521 A1 WO 2023013521A1 JP 2022029175 W JP2022029175 W JP 2022029175W WO 2023013521 A1 WO2023013521 A1 WO 2023013521A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
pillars
pillar
photodetector
light
Prior art date
Application number
PCT/JP2022/029175
Other languages
English (en)
French (fr)
Inventor
晋一郎 納土
太知 名取
弘康 松谷
篤志 山本
昂志 大井上
佳奈 黒木
航平 福島
幸一 竹内
界斗 横地
寿仁 岩瀬
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN202280050388.9A priority Critical patent/CN117678073A/zh
Priority to KR1020247002185A priority patent/KR20240037964A/ko
Priority to JP2023540303A priority patent/JPWO2023013521A1/ja
Publication of WO2023013521A1 publication Critical patent/WO2023013521A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Definitions

  • the present technology (technology according to the present disclosure) relates to a photodetector device, a manufacturing method thereof, and an electronic device, and particularly relates to a technology effectively applied to a photodetector device including a metasurface structure, a manufacturing method thereof, and an electronic device. It is a thing.
  • Patent Document 1 discloses a pillar-type metasurface structure including a plurality of pillars. Further, Patent Document 2 discloses an image sensor in which a pillar-type metasurface structure is applied to a color separation lens array.
  • a pillar-type metasurface structure needs to be formed by individually interspersing a plurality of pillars. Therefore, there is a concern that the pillars may simply fall down, and there is room for improvement from the viewpoint of the manufacturing yield of the photodetector.
  • the purpose of this technology is to provide technology that can suppress the collapse of pillars.
  • a photodetector A pixel array section in which a plurality of pixels are arranged two-dimensionally, Each pixel of the plurality of pixels is a photoelectric conversion unit provided in a semiconductor layer; a metasurface structure disposed on the light incident surface side of the semiconductor layer and guiding incident light to the photoelectric conversion part;
  • the above metasurface structure is a plurality of pillars arranged relative to each other at a distance shorter than the wavelength of the incident light; a base layer in contact with the pillar from the semiconductor layer side; a transparent support that connects and supports at least a portion between the plurality of pillars at a height position different from that of the underlying layer; including.
  • a method for manufacturing a photodetector according to another aspect of the present technology includes: A plurality of pillars arranged at a distance shorter than the wavelength of incident light is formed on the light incident surface side of the underlayer, and at least a portion of the plurality of pillars is connected between the adjacent pillars. forming a transparent support supporting the Including.
  • An electronic device a photodetector, an optical lens that forms an image of image light from a subject on an imaging surface of the photodetector, and a signal processing circuit that performs signal processing on a signal output from the photodetector
  • the photodetector is A pixel array section in which a plurality of pixels are arranged two-dimensionally, Each pixel of the plurality of pixels is a photoelectric conversion unit provided in a semiconductor layer; a metasurface structure disposed on the light incident surface side of the semiconductor layer and guiding incident light to the photoelectric conversion part;
  • the above metasurface structure is a plurality of pillars arranged relative to each other at a distance shorter than the wavelength of the incident light; a base layer in contact with the pillar from the semiconductor layer side; a transparent support that connects and supports at least a portion between the plurality of pillars at a height position different from that of the underlying layer; including.
  • FIG. 1 is a chip layout diagram showing a configuration example of a solid-state imaging device according to a first embodiment of the present technology
  • FIG. 1 is a block diagram showing a configuration example of a solid-state imaging device according to a first embodiment of the present technology
  • FIG. 1 is an equivalent circuit diagram showing one configuration example of a pixel of a solid-state imaging device according to a first embodiment of the present technology
  • FIG. 1 is a schematic longitudinal sectional view showing a schematic configuration of a pixel array section and a peripheral section of a solid-state imaging device according to a first embodiment of the present technology
  • FIG. FIG. 5 is an enlarged schematic vertical cross-sectional view of the main part of the metasurface structure shown in FIG. 4;
  • FIG. 6 is an enlarged schematic vertical cross-sectional view of a part of FIG. 5 . It is a figure which shows an example of the planar layout pattern of a pillar. It is a figure which shows the planar structure of a semiconductor wafer. It is a figure which shows the structure of a chip
  • FIG. 9B is a schematic longitudinal cross-sectional view following FIG. 9A;
  • FIG. 9C is a schematic vertical cross-sectional view following FIG. 9B;
  • FIG. 9C is a schematic longitudinal sectional view of the process following FIG. 9C;
  • FIG. 9C is a schematic longitudinal cross-sectional view following FIG. 9D;
  • FIG. 9E is a schematic longitudinal cross-sectional view of the process following FIG. 9E;
  • FIG. 9F is a schematic process longitudinal sectional view following FIG. 9F;
  • FIG. 9G is a schematic longitudinal cross-sectional view following FIG. 9G;
  • FIG. 9H is a schematic longitudinal cross-sectional view of the process following FIG. 9H;
  • FIG. 9I is a schematic longitudinal sectional view enlarging a part of FIG. 9I;
  • FIG. 9J is a schematic longitudinal cross-sectional view of the process following FIG. 9J;
  • FIG. 9I is a schematic longitudinal sectional view enlarging a part of FIG. 9I;
  • FIG. 9J is a schematic longitudinal cross-sectional view of the process following FIG. 9J;
  • FIG. 9J is a schematic longitudinal cross
  • FIG. 9K is a schematic vertical cross-sectional view of the process following FIG. 9K;
  • FIG. 5 is a schematic longitudinal sectional view showing part of a metasurface structure of a modified example of the first embodiment; It is a figure which shows the kind of planar shape of a pillar.
  • FIG. 10 is a diagram showing another example of a planar layout pattern of pillars;
  • FIG. 10 is a schematic process vertical cross-sectional view showing a process of forming a metasurface structure included in a method for manufacturing a solid-state imaging device according to a second embodiment of the present technology;
  • FIG. 13B is a schematic longitudinal cross-sectional view following FIG. 13A;
  • FIG. 13B is a schematic longitudinal cross-sectional view of the process following FIG. 13B;
  • FIG. 13C is a schematic longitudinal sectional view of the process following FIG. 13C;
  • FIG. 13D is a schematic longitudinal sectional view of the process following FIG. 13D;
  • FIG. 13E is a schematic longitudinal sectional view of the process following FIG. 13E;
  • It is a schematic longitudinal cross-sectional view showing a configuration example of a solid-state imaging device according to a third embodiment of the present technology.
  • It is a schematic longitudinal cross-sectional view showing one configuration example of a solid-state imaging device according to a fourth embodiment of the present technology.
  • 4 is a correlation diagram between pillar diameter and phase shift.
  • FIG. FIG. 4 is a diagram for explaining phase folding;
  • FIG. 13 is a schematic longitudinal sectional view showing one configuration example of a pixel array section and a peripheral section of a solid-state imaging device according to a fifth embodiment of the present technology
  • FIG. 19 is a schematic vertical cross-sectional view of an enlarged portion of the metasurface structure of FIG. 18
  • FIG. 20 is a schematic process longitudinal sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to a fifth embodiment of the present technology
  • FIG. 20B is a schematic longitudinal cross-sectional view following FIG. 20A
  • FIG. 20C is a schematic vertical cross-sectional view following FIG. 20B
  • FIG. 20C is a schematic process longitudinal sectional view following FIG. 20C
  • FIG. 20D is a schematic longitudinal cross-sectional view following FIG. 20D
  • FIG. 20E is a schematic process vertical cross-sectional view following FIG. 20E
  • FIG. 20F is a schematic process longitudinal sectional view following FIG. 20F
  • FIG. 20G is a schematic longitudinal cross-sectional view following FIG. 20G
  • FIG. 20 is a schematic vertical cross-sectional view of a main part showing a configuration example of a metasurface structure of a solid-state imaging device according to a sixth embodiment of the present technology
  • FIG. 20A is a schematic process longitudinal sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to a sixth embodiment of the present technology
  • FIG. 22B is a schematic longitudinal cross-sectional view following FIG.
  • FIG. 22A; FIG. 22C is a schematic vertical cross-sectional view following FIG. 22B;
  • FIG. 20 is a schematic vertical cross-sectional view of a main part showing a configuration example of a metasurface structure of a solid-state imaging device according to a seventh embodiment of the present technology;
  • FIG. 20A is a schematic process vertical cross-sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to a seventh embodiment of the present technology;
  • FIG. 24B is a schematic longitudinal cross-sectional view following FIG. 24A;
  • FIG. 24B is a schematic process vertical cross-sectional view following FIG. 24B;
  • FIG. 24D is a schematic longitudinal cross-sectional view following FIG. 24C;
  • FIG. 24D is a schematic longitudinal cross-sectional view following FIG. 24D
  • FIG. 24E is a schematic process longitudinal sectional view following FIG. 24E
  • FIG. 24F is a schematic process longitudinal sectional view following FIG. 24F
  • FIG. 24G is a schematic longitudinal cross-sectional view following FIG. 24G
  • FIG. 20 is a schematic vertical cross-sectional view of a main part showing a configuration example of a metasurface structure in a solid-state imaging device according to an eighth embodiment of the present technology
  • FIG. 20A is a schematic process longitudinal sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to an eighth embodiment of the present technology
  • FIG. 26B is a schematic longitudinal cross-sectional view following FIG.
  • FIG. 26A; FIG. 26B is a schematic process longitudinal sectional view following FIG. 26B;
  • FIG. 20 is a schematic vertical cross-sectional view of a main part showing a configuration example of a metasurface structure in a solid-state imaging device according to a ninth embodiment of the present technology;
  • FIG. 27B is a schematic plan view of the main part of the metasurface structure of FIG. 27A;
  • FIG. 20A is a schematic process longitudinal sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to a ninth embodiment of the present technology;
  • FIG. 28B is a schematic longitudinal cross-sectional view following FIG. 28A;
  • FIG. 28B is a schematic longitudinal cross-sectional view of the process following FIG. 28B;
  • FIG. 20 is a schematic vertical cross-sectional view of a main part showing a configuration example of a metasurface structure in a solid-state imaging device according to Modification 1 of the ninth embodiment of the present technology
  • FIG. 20A is a schematic process longitudinal sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to Modification 2 of the ninth embodiment of the present technology
  • FIG. 30B is a schematic longitudinal cross-sectional view following FIG. 30A
  • FIG. 30B is a schematic process longitudinal sectional view following FIG. 30B; It is a figure for demonstrating the collapse of a pillar. It is a figure for demonstrating the collapse of a pillar.
  • FIG. 20 is a schematic longitudinal sectional view showing a schematic configuration of a pixel array section and a peripheral section of a solid-state imaging device according to a tenth embodiment of the present technology
  • FIG. 33 is a schematic vertical cross-sectional view of an enlarged portion of the metasurface structure of FIG. 32
  • FIG. 20A is a schematic process vertical cross-sectional view showing a metasurface structure forming process in the manufacturing method of the solid-state imaging device according to the tenth embodiment of the present technology
  • FIG. 34B is a schematic longitudinal cross-sectional view following FIG. 34A
  • FIG. 34B is a schematic longitudinal cross-sectional view of the process following FIG. 34B
  • FIG. 34C is a schematic process longitudinal sectional view following FIG. 34C
  • FIG. 34D is a schematic longitudinal cross-sectional view of the process following FIG. 34D;
  • FIG. 20A is a schematic process longitudinal sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to an eleventh embodiment of the present technology;
  • FIG. 35B is a schematic longitudinal cross-sectional view following FIG. 35A;
  • FIG. 35B is a schematic longitudinal cross-sectional view of the process following FIG. 35B;
  • FIG. 35C is a schematic process longitudinal sectional view following FIG. 35C;
  • FIG. 20A is a schematic process longitudinal sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to a twelfth embodiment of the present technology;
  • FIG. 20A is a schematic process longitudinal sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to a twelfth embodiment of the present technology;
  • FIG. 36B is a schematic longitudinal cross-sectional view following FIG. 36A;
  • FIG. 36B is a schematic longitudinal cross-sectional view of the process following FIG. 36B;
  • FIG. 36C is a schematic process longitudinal sectional view following FIG. 36C;
  • FIG. 36D is a schematic longitudinal cross-sectional view of the process following FIG. 36D;
  • FIG. 36E is a schematic longitudinal cross-sectional view of the process following FIG. 36E;
  • FIG. 20A is a schematic process longitudinal sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to a thirteenth embodiment of the present technology;
  • FIG. 37B is a schematic longitudinal cross-sectional view following FIG. 37A;
  • FIG. 37B is a schematic longitudinal cross-sectional view of the process following FIG. 37B;
  • FIG. 37C is a schematic longitudinal sectional view of the process following FIG. 37C;
  • FIG. 20A is a schematic process longitudinal sectional view showing a process of forming a metasurface structure in a method for manufacturing a solid-state imaging device according to a fourteenth embodiment of the present technology;
  • FIG. 38B is a schematic longitudinal cross-sectional view following FIG. 38A;
  • FIG. 38B is a schematic longitudinal cross-sectional view of the process following FIG. 38B;
  • FIG. 38C is a schematic process longitudinal sectional view following FIG. 38C;
  • FIG. 20 is a schematic longitudinal sectional view showing a schematic configuration of a pixel array section and a peripheral section of a solid-state imaging device according to a fifteenth embodiment of the present technology
  • FIG. 40 is an enlarged schematic vertical cross-sectional view of the main part of the metasurface structure of FIG. 39
  • FIG. 20 is a schematic vertical cross-sectional view showing a schematic configuration of a pixel array section and a peripheral section of a solid-state imaging device according to a sixteenth embodiment of the present technology
  • FIG. 20 is a schematic longitudinal sectional view showing a schematic configuration of a pixel array section and a peripheral section of a solid-state imaging device according to a seventeenth embodiment of the present technology
  • 43 is a plan view showing one configuration example of the light shielding film of FIG.
  • FIG. 11 is a plan view (part 1) showing a modification of the light shielding film;
  • FIG. 11 is a plan view (No. 2) showing a modification of the light shielding film;
  • FIG. 11 is a plan view (No. 3) showing a modification of the light shielding film;
  • FIG. 43 is a vertical cross-sectional view showing one configuration example of the isolation region of FIG. 42;
  • FIG. 11 is a vertical cross-sectional view (part 1) showing a modification of the isolation region;
  • FIG. 11 is a vertical cross-sectional view (part 2) showing a modification of the isolation region;
  • FIG. 11 is a vertical cross-sectional view (part 3) showing a modification of the isolation region;
  • FIG. 11 is a vertical cross-sectional view (part 4) showing a modification of the isolation region;
  • FIG. 11 is a longitudinal sectional view (No. 5) showing a modified example of the isolation region;
  • FIG. 20 is a schematic longitudinal sectional view showing a schematic configuration of a pixel array section of a solid-state imaging device according to an eighteenth embodiment of the present technology;
  • FIG. 54 is a view showing a cross-sectional structure along line a54-a54 of FIG. 53;
  • FIG. 54 is a view showing a cross-sectional structure along line b54-b54 of FIG. 53;
  • FIG. 54 is a view showing a cross-sectional structure along line c54-c54 of FIG. 53;
  • FIG. 54 is a diagram showing a cross-sectional structure along line d54-d54 of FIG. 53;
  • FIG. 4 is a diagram showing a diffraction/scattering element provided at the interface on the light incident surface side of the semiconductor layer;
  • FIG. 10 is a diagram (part 1) showing a light branching portion provided at the interface on the light incident surface side of the semiconductor layer;
  • FIG. 12 is a diagram (part 2) showing a light branching portion provided at the interface on the light incident surface side of the semiconductor layer;
  • FIG. 13 is a diagram (part 3) showing a light branching portion provided at the interface on the light incident surface side of the semiconductor layer;
  • FIG. 10 is a diagram (part 1) showing a light branching portion provided at the interface on the light incident surface side of the semiconductor layer;
  • FIG. 12 is a diagram (part 2) showing a light branching portion provided at the interface on the light incident surface side of the semiconductor layer;
  • FIG. 13 is a diagram (part 3) showing a light branch
  • FIG. 20 is a schematic vertical cross-sectional view of a principal part showing a combination of a deflector (metasurface structure) having a prism function and an on-chip lens in a photodetector according to a nineteenth embodiment of the present technology
  • FIG. 4 is a schematic vertical cross-sectional view of a principal part showing a combination of a deflector having both a prism function and a lens function and an on-chip lens.
  • FIG. 4 is a schematic vertical cross-sectional view of a main part showing a combination of a deflector (metasurface structure) having a prism function and an inner lens.
  • FIG. 10 is a schematic vertical cross-sectional view of a main part showing a combination of a deflection section and an inner lens having both a prism function (metasurface structure) and a lens function;
  • FIG. 20 is a schematic vertical cross-sectional view (part 1) of a principal part showing a configuration of a light shielding wall in the photodetector according to the twentieth embodiment of the present technology;
  • FIG. 2 is a schematic vertical cross-sectional view (part 2) of a main part showing the configuration of a light shielding wall;
  • FIG. 3 is a schematic vertical cross-sectional view (part 3) of a main part showing the configuration of a light shielding wall;
  • FIG. 4 is a schematic vertical cross-sectional view (part 4) of a main part showing the configuration of a light shielding wall
  • FIG. 20 is a plan view (No. 1) showing a configuration of division of a photoelectric conversion unit in a photodetector according to a twenty-first embodiment of the present technology
  • FIG. 11 is a plan view (part 2) showing the configuration of division of the photoelectric conversion unit
  • FIG. 20 is a schematic vertical cross-sectional view of a main part showing a configuration example in which a color filter made of general pigments or dyes is provided on the deflection section in the photodetector according to the twenty-second embodiment of the present technology
  • FIG. 4 is a schematic vertical cross-sectional view of a main part showing a configuration example in which a color filter is provided on the deflection section;
  • FIG. 4 is a plan view showing an example of arrangement of color filters;
  • FIG. 4 is a schematic vertical cross-sectional view of a main part showing a combination with a plasmon filter;
  • FIG. 4 is a schematic plan view of a plasmon filter;
  • FIG. 4 is a schematic vertical cross-sectional view of a main part showing a combination with a GMR filter;
  • FIG. 4 is a schematic plan view showing the diffraction grating and clad core structure of the GMR filter;
  • FIG. 4 is a schematic vertical cross-sectional view of a main part showing a combination with laminated filters having different refractive indices;
  • FIG. 2 is an enlarged view of a part of a laminated filter with different refractive indices; It is a figure shown in order to demonstrate the phase difference required for vertical input.
  • FIG. 4 is a diagram showing a phase difference map corresponding to a prism angle in a certain azimuth;
  • FIG. 5 is a characteristic diagram showing a phase difference library that associates a phase difference and a pillar diameter;
  • FIG. 10 is a diagram for explaining the process of replacing the phase difference of each pillar with the pillar diameter;
  • 4 is a plan view showing an angle of view of a photodetector;
  • FIG. 4 is a plan view showing an example of pillar arrangement for each image height
  • FIG. 10 is a diagram showing a phase difference map that has both a lens function and a prism function; It is a figure shown in order to demonstrate the phase difference map of a lens.
  • FIG. 23 is a diagram showing a schematic configuration of an electronic device according to a twenty-third embodiment of the present technology
  • FIG. 20 is a diagram showing a schematic configuration of an electronic device according to a twenty-fourth embodiment of the present technology;
  • the definition of "transparent" in this specification means that the transmittance of the member is close to 100% with respect to the assumed wavelength range received by the photodetector. For example, even if the material itself absorbs an assumed wavelength range, it is transparent if it is processed extremely thin and has a transmittance close to 100%. For example, in the case of a photodetector used in the near-infrared region, even a member having a large absorption in the visible region can be said to be transparent if the transmittance is close to 100% in the near-infrared region. Alternatively, even if there is some absorption component or reflection component, if the influence is within an allowable range in light of the sensitivity specification of the photodetector, it can be regarded as transparent.
  • the first direction and the second direction which are orthogonal to each other in the same plane, are the X direction and the Y direction, respectively.
  • a third direction orthogonal to each of the second directions is the Z direction.
  • the thickness direction of a semiconductor layer which will be described later, will be described as the Z direction.
  • CMOS complementary metal oxide semiconductor
  • a solid-state imaging device 1A mainly includes a semiconductor chip 2 having a rectangular two-dimensional planar shape when viewed from above. That is, the solid-state imaging device 1A is mounted on the semiconductor chip 2.
  • a semiconductor chip 2 on which a solid-state imaging device 1A is mounted has a square-shaped pixel array section 2A provided in the center in a two-dimensional plane including X and Y directions orthogonal to each other, A peripheral portion 2B is provided outside the pixel array portion 2A so as to surround the pixel array portion 2A.
  • the pixel array section 2A is a light receiving surface that receives light condensed by an optical lens (optical system) 202 shown in FIG. 86, for example.
  • a plurality of pixels 3 are arranged in a matrix (array) on a two-dimensional plane including the X direction and the Y direction.
  • the pixels 3 are repeatedly arranged in the X direction and the Y direction that are orthogonal to each other within the two-dimensional plane.
  • a plurality of bonding pads 14 are arranged in the peripheral portion 2B.
  • Each of the plurality of bonding pads 14 is arranged, for example, along each of four sides in the two-dimensional plane of the semiconductor chip 2 .
  • Each of the plurality of bonding pads 14 is an input/output terminal used when electrically connecting the semiconductor chip 2 to an external device.
  • the semiconductor chip 2 (solid-state imaging device 1A) includes a pixel array section 2A, a vertical driving section 4, a column signal processing section 5, and a control section 8.
  • the pixel array section 2A is configured by arranging the pixels 3 in a two-dimensional lattice.
  • the pixel 3 generates an image signal according to the irradiated light.
  • the pixel 3 has a photoelectric conversion section 21 (see FIG. 3) that generates electric charge according to the light irradiated.
  • the pixel 3 also has a pixel circuit 29 shown in FIG. This pixel circuit 29 generates an image signal based on the charges generated by the photoelectric conversion section 21 .
  • the generation of the image signal is controlled by a control signal generated by the vertical driving section 4, which will be described later.
  • signal lines 11 and 12 are arranged in an XY matrix in the pixel array section 2A.
  • the signal line 11 is a signal line for transmitting a control signal of the pixel circuit 29 (see FIG. 3) in the pixel 3, is arranged for each row of the pixel array section 2A, and is common to the pixels 3 arranged in each row. Wired.
  • the signal line 12 is a signal line that transmits an image signal generated by the pixel circuit 29 of the pixel 3, is arranged for each column of the pixel array section 2A, and is commonly connected to the pixels 3 arranged in each column. It is
  • the photoelectric conversion section 21 and pixel circuit 29 are mounted on the semiconductor chip 2 .
  • the vertical driving section 4 generates control signals for the pixel circuits 29 of the pixels 3 .
  • the vertical drive section 4 transmits the generated control signal to the pixels 3 via the signal line 11 .
  • the column signal processing unit 5 processes image signals generated by the pixels 3 .
  • the column signal processing unit 5 processes image signals transmitted from the pixels 3 via the signal lines 12 .
  • the processing in the column signal processing unit 5 corresponds to, for example, analog-to-digital conversion for converting analog image signals generated in the pixels 3 into digital image signals.
  • the image signal processed by the column signal processing unit 5 is output as the image signal of the solid-state imaging device 1A.
  • the control unit 8 controls the entire solid-state imaging device 1A.
  • the control section 8 controls the solid-state imaging device 1A by generating and outputting control signals for controlling the vertical driving section 4 and the column signal processing section 5 .
  • Control signals generated by the control section 8 are transmitted to the vertical driving section 4 and the column signal processing section 5 through signal lines 8a and 8b, respectively.
  • the vertical driving unit 4, the column signal processing unit 5 and the control unit 8 are sometimes called a logic circuit.
  • the pixel 3 includes a photoelectric conversion section 21 and a pixel circuit 29.
  • the pixel circuit 29 includes a charge holding portion 22 and MOS transistors 23 to 26 .
  • the photoelectric conversion unit 21 has an anode grounded and a cathode connected to the source of the MOS transistor 23 .
  • the drain of the MOS transistor 23 is connected to the source of the MOS transistor 24 , the gate electrode of the MOS transistor 25 and one end of the charge holding section 22 .
  • the other end of the charge holding portion 22 is grounded.
  • the drains of the MOS transistors 25 and 26 are commonly connected to the power supply line Vdd, and the source of the MOS transistor 25 is connected to the drain of the MOS transistor 26.
  • the source of the MOS transistor 26 is connected to the output signal line OUT.
  • Gate electrodes of the MOS transistors 23, 24 and 26 are connected to a transfer signal line TR, a reset signal line RST and a select signal line SEL, respectively.
  • the transfer signal line TR, the reset signal line RST, and the selection signal line SEL constitute the signal line 11 .
  • the output signal line OUT constitutes the signal line 12 .
  • the photoelectric conversion unit 21 generates electric charge according to the light irradiated as described above.
  • a photodiode for example, can be used as the photoelectric conversion unit 21 .
  • the charge holding portion 22 and the MOS transistors 23 to 26 constitute a pixel circuit 29 .
  • the MOS transistor 23 is a transistor that transfers charges generated by photoelectric conversion of the photoelectric conversion section 21 to the charge holding section 22 . Charge transfer in the MOS transistor 23 is controlled by a signal transmitted through a transfer signal line TR.
  • the charge holding unit 22 is a capacitor that holds charges transferred by the MOS transistor 23 .
  • the MOS transistor 25 is a transistor that generates a signal based on the charges held in the charge holding section 22 .
  • the MOS transistor 26 is a transistor that outputs the signal generated by the MOS transistor 25 to the output signal line OUT as an image signal. This MOS transistor 26 is controlled by a signal transmitted by a select signal line SEL.
  • the MOS transistor 24 is a transistor that resets the charge holding section 22 by discharging the charge held in the charge holding section 22 to the power supply line Vdd.
  • the reset by this MOS transistor 24 is controlled by a signal transmitted by the reset signal line RST, and is executed before charge transfer by the MOS transistor 23 .
  • the photoelectric conversion section 21 can also be reset by making the MOS transistor 23 conductive.
  • the pixel circuit 29 converts the charges generated by the photoelectric conversion unit 21 into image signals.
  • Each of the MOS transistors 23 to 26 is a field effect transistor including a gate insulating film, a gate electrode, a pair of main electrode regions functioning as a source region and a drain region, and a gate insulating film made of a silicon oxide film. . MIS transistors may be used instead of MOS transistors.
  • the semiconductor chip 2 includes a semiconductor substrate 30 and a support substrate 41 provided on the opposite side of the semiconductor substrate 30 to the light incident surface.
  • the semiconductor substrate 30 includes a semiconductor layer 31 provided with a plurality of photoelectric conversion units 21, and a first surface S1 and a second surface S2 of the semiconductor layer 31 located on opposite sides in the thickness direction of the semiconductor layer 31. and a multi-layer wiring layer 35 provided on the surface S1 side of 1.
  • the semiconductor substrate 30 further includes a fixed charge film 45, an insulating film 46, a light shielding film 47, and an insulating film 48 which are sequentially laminated from the second surface S2 side of the semiconductor layer 31 on the second surface S2 side. ing.
  • the semiconductor substrate 30 is a metasurface structure provided on the second surface S2 side of the semiconductor layer 31 and on the side opposite to the semiconductor layer 31 side with respect to the second surface S2 side of the semiconductor layer 31. 50 are further provided.
  • the first surface S1 of the semiconductor layer 31 is sometimes called an element forming surface or main surface, and the second surface S2 is sometimes called a light incident surface or a rear surface.
  • the photoelectric conversion section 21 provided in the semiconductor layer 31 photoelectrically converts light incident from the second surface (light incident surface, back surface) S2 of the semiconductor layer 31.
  • a plan view refers to a case of viewing from a direction along the thickness direction (Z direction) of the semiconductor layer 31 .
  • the semiconductor layer 31 includes a semiconductor region 33 of a first conductivity type, p-type in this first embodiment, and a semiconductor region 34 of a second conductivity type, n-type in this first embodiment. , is provided.
  • the semiconductor layer 31 for example, a Si substrate, a SiGe substrate, an InGaAs substrate, or the like can be used. In this first embodiment, for example, a Si substrate is used.
  • the semiconductor layer 31 is provided over the pixel array portion 2A and the peripheral portion 2B.
  • the p-type semiconductor region 33 extends over the entire thickness direction (Z direction) of the semiconductor layer 31, in other words, the second surface S2 and the first surface S1 of the semiconductor layer 31. are provided throughout.
  • the p-type semiconductor region 33 is provided over the entire pixel array portion 2A in plan view, and is provided over the pixel array portion 2A and the peripheral portion 2B.
  • the n-type semiconductor region 34 is provided in the p-type semiconductor region 33 for each pixel 3 and is provided over the second surface S2 side and the first surface S1 side of the semiconductor layer 31 . That is, the n-type semiconductor region 34 is surrounded by the p-type semiconductor region 33 at the upper surface portion on the second surface S2 side of the semiconductor layer 31, the lower surface portion on the first surface S1 side of the semiconductor layer 31, and the side surface portion.
  • the photoelectric conversion section 21 described above is mainly composed of the n-type semiconductor region 34, and is composed of the p-type semiconductor region 33 and the n-type semiconductor region 34 as a pn junction photodiode.
  • the p-type semiconductor regions 33 located on the side surfaces of the n-type semiconductor regions 34 function as isolation regions 32 that electrically isolate the n-type semiconductor regions 34 adjacent to each other. That is, the isolation region 32 of this first embodiment is composed of the p-type semiconductor region 33 .
  • the photoelectric conversion units 21 including the n-type semiconductor regions 34 are partitioned by the separation regions 32 and electrically separated from the adjacent photoelectric conversion units 21 .
  • a ground potential of 0 V, for example, is applied to the isolation region 32 as a reference potential.
  • the MOS transistors 23 to 26 included in the pixel circuit 29 described above are arranged on the first surface S1 side of the semiconductor layer 31 .
  • the MOS transistors 23 to 26 are provided for each pixel 3 in the first embodiment, they may be shared by a plurality of pixels.
  • the multilayer wiring layer 35 is provided on the side of the first surface S1 opposite to the light incident surface (second surface S2) of the semiconductor layer 31, and includes wiring 37.
  • a plurality of layers are stacked with an interlayer insulating film 36 interposed therebetween.
  • the multilayer wiring layer 35 transmits image signals generated by the pixels 3 . Moreover, the multilayer wiring layer 35 further performs transmission of signals applied to the pixel circuits 29 . Specifically, the multilayer wiring layer 35 constitutes the signal lines (the output signal line OUT, the transfer signal line TR, the reset signal line RST and the select signal line SEL) and the power supply line Vdd described in FIG. A via plug connects between the multilayer wiring layer 35 and the pixel circuit 29 . Wiring layers of the multilayer wiring layer 35 are also connected by via plugs.
  • the multilayer wiring layer 35 can be made of, for example, a metal such as aluminum (Al) or copper (Cu).
  • the via plug can be made of metal such as tungsten (W) or Cu, for example.
  • a silicon oxide film or the like can be used for the interlayer insulating film 36 of the multilayer wiring layer 35 .
  • a pixel transistor of each pixel 3 is driven through the wiring 37 of the multilayer wiring layer 35 . Since the multilayer wiring layer 35 is arranged on the side opposite to the light incident surface side (second surface S2 side) of the semiconductor layer 31, the wiring 37 can be routed more freely.
  • the multilayer wiring layer 35 is provided over the pixel array section 2A and the peripheral section 2B.
  • the fixed charge film 45 is provided over the pixel array portion 2A and the peripheral portion 2B.
  • the fixed charge film 45 has a negative fixed charge due to an oxygen dipole and serves to enhance pinning.
  • the fixed charge film 45 can be made of oxide or nitride containing at least one of Hf, Al, zirconium, Ta and Ti, for example.
  • the fixed charge film 45 can also be made of hafnium oxynitride or aluminum oxynitride. Also, the fixed charge film 45 can be doped with silicon or nitrogen in an amount that does not impair the insulating properties. Thereby, heat resistance etc. can be improved.
  • the fixed charge film 45 preferably functions as an antireflection film for the Si substrate having a high refractive index by controlling the film thickness or laminating multiple layers.
  • the insulating film 46 is a film that is provided adjacent to the second surface S2 of the semiconductor layer 31 and insulates the semiconductor layer 31 .
  • the insulating film 46 is made of SiO 2 , for example, and insulates and protects the back surface side (second surface S2 side) of the semiconductor layer 31 .
  • the insulating film 46 is provided over the entire pixel array portion 2A, and may be provided over the pixel array portion 2A and the peripheral portion 2B.
  • the light shielding film 47 is arranged closer to the semiconductor layer 31 than the metasurface structure 50 and is arranged in a region overlapping the boundary of the pixel 3 in a plan view. Blocks stray light that enters.
  • the light shielding film 47 may be made of a material that shields light.
  • a metal film such as Al, W, or copper as a material that has a strong light-shielding property and can be precisely processed by fine processing such as etching.
  • silver, gold, platinum, Mo, Cr, Ti, nickel, iron, tellurium, etc., or alloys containing these metals can be used.
  • a barrier metal such as Ti, Ta, W, Co, Mo, or alloys thereof, nitrides thereof, or oxides thereof is formed under the light-shielding film 47 in order to enhance adhesion with the underlying insulating film 46 . or carbides thereof.
  • the light shielding film 47 may also serve as light shielding for the pixels that determine the optical black level, and may also serve as light shielding for noise prevention to the peripheral circuit region.
  • the light shielding film 47 is preferably grounded so as not to be destroyed by plasma damage due to accumulated charges during processing.
  • the ground structure may be formed within the pixel array, or may be provided in an area outside the effective area shown in FIG. 4 after electrically connecting all the conductors.
  • the light shielding film 47 in the peripheral portion 2B may be electrically connected to the p-type semiconductor region 33 of the semiconductor layer 31 .
  • the light shielding film 47 is located between the light incident surface side (second surface S2 side) of the semiconductor layer 31 and the metasurface structure 50 and has an opening in at least a part of the pixel 3 .
  • the insulating film 48 is a film arranged adjacent to the insulating film 46 and the light shielding film 47 .
  • This insulating film 48 insulates and planarizes the second surface S2 side (back surface side, light incident surface side) of the semiconductor layer 31 .
  • This insulating film 46 is composed of, for example, a silicon oxide film having excellent light transmittance.
  • the insulating film 48 is provided over the entire pixel array portion 2A, and may be provided over the pixel array portion 2A and the peripheral portion 2B.
  • the support substrate 41 is provided over the pixel array section 2A and the peripheral section 2B.
  • the support substrate 41 is a substrate that reinforces and supports the semiconductor layer 31 and the like in the manufacturing process of the solid-state imaging device 1A, and is made of, for example, a silicon substrate.
  • the support substrate 41 is attached to the semiconductor substrate 30 by plasma bonding or an adhesive material to support the semiconductor layer 31 and the like.
  • the support substrate 41 may include a logic circuit, and by forming connection vias between the substrates, it is possible to reduce the chip size by vertically stacking various peripheral circuit functions.
  • a warp correction film 42 is provided to reduce the warp of the wafer when the semiconductor substrate 30 and the supporting substrate 41 are bonded together. It is This warp correction film 42 covers the entire wafer.
  • the metasurface structure 50 is provided for each pixel 3 on the light incident surface side (second surface S2 side) of the semiconductor layer 31 and guides incident light to the photoelectric conversion section 21 . That is, the pixel 3 includes a photoelectric conversion section 21 provided in the semiconductor layer 31, and a metasurface structure 50 arranged on the light incident surface side of the semiconductor layer 31 and guiding incident light to the photoelectric conversion section 21. ing. The photoelectric conversion section 21 photoelectrically converts the incident light guided by the metasurface structure 50 .
  • the metasurface structure 50 of the first embodiment is arranged on the light incident surface side opposite to the semiconductor layer 31 side with respect to the second surface S2 side of the semiconductor layer 31. is provided.
  • the metasurface structure 50 of the first embodiment includes a plurality of pillars 54 arranged on the light incident surface side of the insulating film 48 at a distance shorter than the wavelength of the incident light to be treated, and between the pillars 54 adjacent to each other. and a transparent material 55 filled in the .
  • the metasurface structure 50 of the first embodiment includes an antireflection film 51 provided on the semiconductor layer 31 side of the pillar 54 and an antireflection film 51 provided on the opposite side of the pillar 54 from the semiconductor layer 31 side.
  • the metasurface structure 50 is not limited to the pixel array section 2A, and can also be provided in the peripheral section 2B.
  • the metasurface structure 50 in the peripheral portion 2B is designed to prevent reflection of incident light from the module lens, stray light from the set housing, etc. on the peripheral portion 2B, resulting in flares and ghosts, thereby deteriorating the image quality.
  • the purpose is to In other words, the design guidelines are different from those of the pixel array section 2A for improving the pixel characteristics, and it is desirable to make separate layouts.
  • the metasurface structure 50 when an absorber such as carbon black is provided under the metasurface structure 50 in the peripheral portion 2B, the metasurface structure 50 is designed to increase the absorption efficiency by increasing the optical path length in the absorber with oblique incidence.
  • the metasurface structure 50 may be provided at an angle such that the reflected light from the peripheral portion 2B does not re-enter the pixel array portion 2A in consideration of the entire set housing or the like.
  • the antireflection film 51 is provided over the entire pixel array section 2A, and may be provided over the peripheral section 2B.
  • the antireflection film 51 suppresses the reflection of light by the refractive index interface at the bottom portion of the pillar 54 (on the side of the semiconductor layer 31).
  • the film thickness is formed in consideration of the so-called ⁇ /(4n) rule.
  • films having different refractive indices may be laminated.
  • the antireflection film 51 may function as an etching stopper layer when the pillar forming film is processed by dry etching to form the pillars 54 .
  • the antireflection film 51 is made of a material that has an etching selectivity with respect to the pillars 54 .
  • each pillar 54 of the plurality of pillars 54 is processed into a columnar shape and extends upward from the upper surface side of the antireflection film 51 .
  • the plurality of pillars 54 includes pillars 54 having different thicknesses, arrangement pitches, or shapes.
  • FIG. 7 shows an example of a planar layout pattern of a plurality of pillars 54 (a pillar group including a plurality of pillars 54). By including such a planar layout pattern (pillar group) of a plurality of pillars 54 , the phase difference of light is locally changed, and the direction of light can be controlled according to the layout (arrangement pattern) of the pillars 54 .
  • the planar layout pattern of the pillars 54 may be set for each pixel 3, or a plurality of pixels 3 may share one planar layout pattern. Further, the planar layout pattern of the pillars 54 may be common to all pixels 3, or different planar layout patterns may be mixed in predetermined pixels 3.
  • FIG. FIG. 12 shows another example of the planar layout pattern of the plurality of pillars 54. As shown in FIG.
  • the antireflection film 53 is provided at one end of the pillar 54 opposite to the semiconductor layer 31 side.
  • the antireflection film 53 has a film thickness that takes into account the so-called ⁇ /(4n) rule in order to suppress reflection of light (incident light) by the refractive index interface above the pillar 54 .
  • films having different refractive indices may be laminated.
  • the transparent material 55 fills between the adjacent pillars 54 as a transparent support that connects and supports the pillars, and furthermore, a plurality of Each of the pillar 54 and the antireflection film 53 may be covered.
  • the transparent material 55 may be provided, for example, over the entire pixel array portion 2A, or may be provided over the pixel array portion 2A and the peripheral portion 2B.
  • the transparent material 55 can prevent the pillars 54 from collapsing and failures due to adhesive residue on the protective tape during assembly.
  • the transparent material 55 and the pillars 54 have different refractive indices.
  • the thickness dimension of the transparent material 55 from the antireflection film 51 is the same as or larger than the dimension obtained by adding the thickness of the antireflection film 53 to the height of the pillar 54 from the antireflection film 51 .
  • the transparent protective film 57 is provided over the entire pixel array portion 2A, and may be provided over the pixel array portion 2A and the peripheral portion 2B.
  • the transparent protective film 57 is made of an inorganic material.
  • the transparent protective film 57 is composed of, for example, a silicon oxide film.
  • ⁇ Pillar material> As the material of the pillars 54, it is preferable to use any one of amorphous silicon (a-Si), polysilicon, and germanium (Ge) mainly for NIR (near infrared) applications.
  • a-Si amorphous silicon
  • polysilicon polysilicon
  • germanium Ge
  • planar shape of pillar > The planar shape of the pillars 54 of the metasurface structure 50 is determined from the viewpoint of control of the effective refractive index, anisotropy control of the polarized component, reflection component dependent on the area ratio, processability, and resistance to pattern collapse. .
  • FIG. 11 shows variations of the planar shape of the pillar.
  • (1) to (3) are excellent in the isotropy of polarization control.
  • (4) to (8) have 4-fold symmetry or mirror inversion symmetry with respect to axes in the horizontal and vertical directions, or in the directions of 45 degrees and 135 degrees from the viewpoint of polarization.
  • (9) to (21) exhibit uniaxial characteristics from the viewpoint of polarization.
  • auxiliary patterns such as (22) and (23) to prevent collapse.
  • (3), (5), (11), (13), (17), and (19) avoid the risk of pattern collapse and provide a small effective refractive index difference.
  • (4) and (5) for a square arrangement, and (1) to (3) for a honeycomb structure are advantageous in increasing the pillar filling rate and providing a phase difference. becomes.
  • ⁇ Pillar height> The height of the pillars 54 can rotate the phase by 2 ⁇ or more, which will be described later, within the range of pillar diameters that can be processed by the process for the phase difference library defined by the wavelength, the refractive index of the pillars and the transparent material, the shape and height of the pillars, etc. Height is preferred.
  • FIG. 16 shows an example of a phase difference library of circular pillars of amorphous Si with a pitch of 350 nm. If the process limit is a pillar diameter of 250 nm, it is preferable to set the pillar height to 800 nm.
  • the anti-reflection films 51 and 53 having different refractive indices and having a film thickness at which the phases of the reflected waves cancel each other on the upper portion of the pillar 54, the lower portion of the pillar 54, or both.
  • the thickness of the antireflection films 51 and 53 is preferably approximately ⁇ /(4n). Actually, it is necessary to consider the interference effect of the multilayer film and the oblique incidence characteristics, and it is preferable to optimize by optical simulation or actual measurement.
  • the antireflection film 51 has a main portion 51a that extends two-dimensionally directly below and around the pillar 54, and a width and a protrusion 51b having a width narrower than the width of the protrusion 51b.
  • the pillar 54 and the protrusion 51 b of the antireflection film 51 are surrounded by a transparent material 55 . That is, the transparent material 55 is also filled between the end surface (lower surface) of the pillar 54 on the side of the antireflection film 51 and the main portion 51a of the antireflection film 51 outside the protrusion 51b of the antireflection film 51 .
  • the pillars 54 and the protrusions 51b of the antireflection film 51 are surrounded by the transparent material 55 in this way, the peeling of the transparent material 55 can be suppressed by the anchor effect. Furthermore, since the protrusion 51b processed to be narrower than the bottom width of the pillar has low rigidity, it is desirable to reduce the stress concentration by making the protrusion 51b rounded.
  • n1 is the effective refractive index in consideration of the area ratio on the upper surface of the pillar 54 on one end side
  • n1 is the effective refractive index in consideration of the area ratio of the antireflection film 51 directly below the lower surface on the other end side of the pillar 54
  • the refractive index is n2 and the refractive index of the antireflection film 51 is n3
  • the effective refractive indices are provided so that n1>n2 and n3>n2 are less affected by the discontinuous interface of the refractive index. This is desirable from the viewpoint of reflex suppression.
  • the refractive index difference between the pillars 54 and the transparent material 55 is preferably 0.3 or more in order to provide a light phase difference.
  • the transparent material 55 is composed of an organic material or an inorganic material. Examples of organic materials include siloxane resins, styrene resins, acrylic resins, and styrene-acrylic copolymer resins, or siloxane resins, styrene resins, acrylic resins, and styrene-acrylic copolymer resins.
  • a material containing fluorine in any of the resins, or a material in which beads having a lower refractive index than these resins are embedded in siloxane resin, styrene resin, acrylic resin, or styrene-acrylic copolymer resin is used. be able to.
  • the inorganic material at least one of silicon oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, and zirconium oxide can be used.
  • silicon oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, and zirconium oxide are laminated. It can be composed of a laminated structure.
  • the solid-state imaging device 1A disclosed here is of a back-illuminated type, it is not limited to this, and is a front-illuminated solid-state imaging device or a solid-state imaging device using an organic photoelectric conversion film. etc. can be applied.
  • FIGS. 8A and 8B are diagram showing a planar configuration of a semiconductor wafer
  • FIG. 8B is a diagram showing the configuration of a chip formation area by enlarging area A in FIG. 8A
  • 9A to 9L are schematic longitudinal sectional views showing the manufacturing method of the solid-state imaging device 1A.
  • the solid-state imaging device 1A is manufactured in the chip forming area 62 of the semiconductor wafer 60.
  • FIG. The chip forming regions 62 are partitioned by the scribe lines 61 and arranged in a matrix.
  • FIG. 8B shows nine chip forming regions 62 arranged three by three (3 ⁇ 3) in each of the X direction and the Y direction.
  • the semiconductor chips 2 on which the solid-state imaging device 1A is mounted are formed.
  • the chip forming regions 62 are separated into individual pieces after forming the solid-state imaging device 1A in each chip forming region 62 by applying the manufacturing process described below. Note that the scribe line 61 is not physically formed.
  • a plurality of photoelectric conversion units 21 partitioned by isolation regions 32 are formed in the semiconductor layer 31 .
  • the isolation region 32 and the photoelectric conversion unit 21 form a p-type semiconductor region 33 in the semiconductor layer 31, and a plurality of n-type semiconductor regions 34 adjacent to each other and spaced from each other are formed in the p-type semiconductor region 33. It can be constructed by forming.
  • the p-type semiconductor regions 33 positioned on the upper and lower surface sides of the n-type semiconductor region 34 (photoelectric conversion portion 21) also serve as hole charge accumulation regions for suppressing dark current.
  • the p-type semiconductor regions 33 located on the side surfaces of the n-type semiconductor regions 34 function as isolation regions 32 that electrically isolate the n-type semiconductor regions 34 adjacent to each other.
  • a grinding step of grinding the second surface S2 side of the semiconductor layer 31 to reduce the thickness of the semiconductor layer 31 is performed. contains. Therefore, the p-type semiconductor region 33 is formed to a depth equal to or greater than the thickness of the semiconductor layer 31 after the grinding process.
  • the MOS transistors 22 to 26 included in the pixel circuit 29 are formed on the first surface S1 of the semiconductor layer 31, and the MOS transistors included in the logic circuit are formed.
  • a multilayer wiring layer 35 is formed on the first surface S1 side of the semiconductor layer 31 .
  • the multilayer wiring layer 35 has a structure in which a plurality of wiring layers including wirings 37 are laminated with interlayer insulating films 36 interposed therebetween. Through this process, the semiconductor substrate 30 including the semiconductor layer 31 and the multilayer wiring layer 35 is formed.
  • the multilayer wiring layer 35 side of the semiconductor substrate 30 and the main surface side of the support substrate 41 are bonded together with the warp correction film 42 interposed therebetween.
  • This bonding is performed by plasma bonding.
  • This bonding may be performed with an adhesive.
  • the warp correction film 42 is provided in advance on the bonding surface side of the support substrate 41 .
  • a semiconductor wafer 60 including the semiconductor substrate 30 and the support substrate 41 is formed.
  • the thickness of the semiconductor layer 31 is reduced. Specifically, the second surface S2 side of the semiconductor layer 31 is etched by wet etching or dry etching to reduce the thickness of the semiconductor layer 31, and then the second surface S2 side of the semiconductor layer 31 is subjected to the CMP method. to thin the semiconductor layer 31 to a predetermined thickness.
  • the thickness of the semiconductor layer 31 is set according to the wavelength region to be handled. For example, although not limited to this, the range of 2 to 6 ⁇ m is preferable if only the visible light region is detected, and the range of 3 to 15 ⁇ m is preferable if the near infrared region is also detected.
  • the fixed charge film 45 can be formed by a CVD (Chemical Vapor Deposition) method, a sputtering method, or an atomic layer deposition (ALD) method.
  • CVD Chemical Vapor Deposition
  • ALD atomic layer deposition
  • the fixed charge film 45 preferably functions as an antireflection film for the Si semiconductor layer having a high refractive index by controlling the film thickness or laminating multiple layers.
  • the insulating film 46 is composed of a silicon oxide film formed by the ALD method, the insulating film 46 is made to have a thickness of at least 20 nm or more, preferably 50 nm or more. is good.
  • the light-shielding film 47 is formed by using the above-described material using a CVD method, a sputtering method, or the like.
  • a resist pattern with a width of several ⁇ m is transferred to obtain an anisotropic pattern. It is preferable to form a groove by etching or wet etching to expose the second surface S2 of the semiconductor layer 31, and then ground the light shielding material to the semiconductor layer 31 to form the film.
  • the region of the semiconductor layer 31 where the light shielding material is grounded it is preferable to keep the p-type semiconductor region 33 at ground potential, for example.
  • the light shielding material may be formed by laminating a plurality of layers, and for example, titanium, titanium nitride, or a laminated film thereof may be used as an adhesive layer for the insulating film 46 . Alternatively, only titanium, titanium nitride, or a laminated film thereof can be used as the light shielding film 47 .
  • the light-shielding material can also serve as a light-shielding film for a black level calculation pixel (not shown), which is a pixel for calculating the black level of an image signal, or a light-shielding film for preventing malfunction of peripheral circuits.
  • the light-shielding film 47 is made of a light-shielding material, for example, by forming an opening for guiding light to the photoelectric conversion portion, a pad portion, a scribe line portion, and the like, and forming a pattern of removing a resist, and performing anisotropic etching or the like. It can be formed by partially removing the light shielding material. If necessary, remove the residue by cleaning with a chemical solution.
  • the insulating film 48 is formed by forming, for example, a silicon oxide film on the insulating film 46 by using a CVD method or a sputtering method so as to cover the light shielding film. After the insulating film 48 is formed, it is planarized by CMP.
  • an antireflection film 51, a pillar forming film 52, and an antireflection film 53 are formed on the side of the insulating film 48 opposite to the semiconductor layer 31 side (the light incident surface side of the insulating film 48). form in order.
  • the antireflection film 51 is formed by forming a silicon nitride (Si 3 N 4 ) film having a film thickness of about 125 nm, for example, by a CVD method.
  • the pillar forming film 52 is formed by forming an amorphous silicon film having a film thickness of about 800 nm, for example, by the CVD method.
  • the antireflection film 53 is formed, for example, by depositing a silicon nitride film having a film thickness of about 125 nm by the CVD method.
  • a silicon nitride film having a film thickness of about 125 nm by the CVD method.
  • the materials described above can be used in addition to amorphous silicon.
  • a resist mask RM1 having a predetermined planar layout pattern is formed on the side of the antireflection film 53 opposite to the semiconductor layer 31 side (the light incident surface side of the insulating film 48).
  • This resist mask RM1 is formed by a well-known photolithographic technique.
  • the planar layout pattern of the resist mask RM1 defines the planar layout pattern of the pillars 54 .
  • the antireflection film 53 and the pillar forming film 52 outside the resist mask RM1 are sequentially etched to form the columnar pillars 54 and the antireflection film 53 as shown in FIG. 9H. to form A plurality of pillars 54 form a predetermined planar layout pattern for each pixel 3 .
  • the antireflection film 53 is formed for each pillar 54 at one end of the pillar 54 opposite to the semiconductor layer 31 side.
  • the antireflection film 53 and the pillar forming film 52 are etched using, for example, anisotropic dry etching.
  • the etching of the pillar forming film 52 is performed under etching conditions having selectivity with respect to the antireflection films 53 and 51 .
  • the resist pattern may be transferred once to a hard mask, such as a silicon oxide film, and processed by a hard mask process in which etching is performed through the hard mask.
  • a hard mask such as a silicon oxide film
  • the antireflection film 51 under the pillar 54 is provided for the purpose of optical antireflection, but in addition to its function, it may also serve as an etching stopper layer during etching. Alternatively, the antireflection film 51 may be provided only as an etching stopper layer without antireflection design. Reflection increases and sensitivity decreases, but the number of film formation steps can be reduced.
  • wet chemical cleaning is performed to remove the resist mask RM1 and process residues as shown in FIG. 9I.
  • the risk of pattern collapsing increases due to the imbalance of the surface tension during drying with the chemical solution in normal shaking-off drying.
  • drying may be performed after substituting with IPA having a low surface tension, or supercritical cleaning may be used.
  • the antireflection film 51 is isotropically etched, and as shown in FIG.
  • An anti-reflection film 51 is formed which includes a protruding portion 51b protruding from the pillar 54 and having a width narrower than the width of the bottom of the pillar 54 and being rounded. Stress concentration is relieved by the rounded, wide-bottomed shape, and pattern collapse originating from the protrusion 51b of the antireflection film 51 can be suppressed.
  • a transparent material 55 is formed between the pillars 54 adjacent to each other.
  • the transparent material 55 is transparent and uses a material having a large refractive index difference with the pillars 54 .
  • the transparent material 55 is formed by spin-coating, for example, fluorine-containing siloxane-based resin.
  • the transparent material 55 the above-described organic material and inorganic material can be used.
  • the transparent material 55 is formed with a film thickness greater than the height of the pillars 54 .
  • the transparent material 55 is also filled between the main portion 51a of the antireflection film 51 and the end face (lower surface) of the pillar 54 on the side of the antireflection film 51 outside the protrusion 51b of the antireflection film 51. , the pillar 54 and the projecting portion 51b of the antireflection film 51 are surrounded by the transparent material 55, so that the peeling of the transparent material 55 can be suppressed by the anchor effect.
  • a transparent protective film 57 made of an inorganic material such as a silicon oxide film is formed by CVD on the side of the transparent material 55 opposite to the semiconductor layer side (the light incident surface side of the transparent material 55). do.
  • the metasurface structure 50 of the first embodiment is almost completed.
  • the solid-state imaging device 1A shown in FIG. 4 is almost completed.
  • This bonding opening is formed using a resist mask. Since the transparent material 55 is covered with a transparent protective film 57 made of an inorganic material when the resist mask is removed, the removal of the resist mask does not damage the transparent material 55 . can be avoided.
  • a solid-state imaging device 1A is formed in each of a plurality of chip forming regions 62 of a semiconductor wafer 60. As shown in FIG.
  • a plurality of chip forming regions 62 of the semiconductor wafer 60 are singulated along the scribe lines 61 to form the semiconductor chips 2 on which the solid-state imaging devices 1A are mounted.
  • a solid-state imaging device 1A according to the first embodiment includes a metasurface structure 50. As shown in FIG.
  • the metasurface structure 50 has a transparent material 55 filled between the pillars 54 adjacent to each other. Therefore, since the pillar 54 is supported by the transparent material 55, it is possible to prevent the pillar 54 from collapsing.
  • the metasurface structure 50 has an antireflection film 51 .
  • the antireflection film 51 has a main portion 51a that extends two-dimensionally directly below and around the pillar 54, and a width that protrudes from the main portion 51a directly below the pillar 54 and is narrower than the width of the bottom of the pillar 54. and a rounded protrusion 51b.
  • the pillar 54 and the protrusion 51 b of the antireflection film 51 are surrounded by a transparent material 55 . Therefore, it is possible to suppress peeling of the transparent material 55 by the anchor effect. Furthermore, stress concentration is relieved by the rounded shape with a wide bottom, and pattern collapse originating from the protrusion 51b of the antireflection film 51 can be suppressed.
  • the solid-state imaging device 1A includes a filling step of filling the space between the pillars 54 adjacent to each other with the transparent material 55 . Therefore, it is possible to provide the solid-state imaging device 1 ⁇ /b>A having the metasurface structure 50 in which the pillars 54 are supported by the transparent material 55 .
  • the antireflection film 51 as the underlying layer of the pillar 54 has a configuration including the main portion 51a and the projection portion 51b has been described.
  • the antireflection film 51 as the underlying layer of the pillars 54 has a concave portion 51c between the pillars 54 adjacent to each other in plan view.
  • n1 be the refractive index at the upper surface of the pillar 54 on one end side
  • n2 be the refractive index at the lower surface of the other end side of the pillar 54
  • n3 be the refractive index at the bottom surface of the concave portion 51c of the antireflection film 51.
  • the effective refractive index can be configured to have a stepwise high refractive index. It is relaxed and preferable from the viewpoint of reflection suppression.
  • Such a shape may be formed by controlling the type of gas so that the etching tapers in the processing of the bottom portion, or alternatively, the concave portion 51c is formed in advance on the antireflection film 51 by a lithography process and anisotropic etching. You may
  • the antireflection film 51 is formed, for example, by forming a silicon nitride film with a film thickness of about 125 nm by the CVD method.
  • the transparent material 55 is transparent and uses a material having a large refractive index difference with the pillar forming film 52 (pillar 54) described later.
  • the transparent material 55 is formed by, for example, a silicon oxide film by CVD. As the transparent material 55, not only the silicon oxide film but also the above-described inorganic material and organic material can be used.
  • the transparent material 55 is formed with a film thickness slightly thicker than that of the pillars 54 to be described later.
  • a resist mask RM2 having a predetermined planar layout pattern is formed on the side of the transparent material 55 opposite to the semiconductor layer 31 side (the light incident surface side of the transparent material 55).
  • This resist mask RM2 is formed by a well-known photolithographic technique.
  • the planar layout pattern of the resist mask RM2 defines the planar layout pattern of the pillars 54, which will be described later.
  • the transparent material 55 outside the resist mask RM2 is etched to form through holes Th1 in the transparent material 55 for forming the pillars 54, and then, as shown in FIG. 13C. As shown, the resist mask RM2 is removed.
  • the pillar forming film 52 is formed in the through hole Th1 of the transparent material 55. Then, as shown in FIG. The pillar forming film 52 is formed by forming a film of, for example, amorphous silicon using a method with high coverage, such as a CVD method, so as not to generate voids in the through holes Th1. Since the pillar forming film 52 fills the through holes Th1 of the transparent material 55 by a method with high coverage, the film is formed up to a position higher than the upper end of the transparent material 55 . As the pillar forming film 52, the materials described above can be used in addition to amorphous silicon.
  • the light incident surface side of the pillar forming film 52 is ground by etching or CMP, so that the thickness of the pillar forming film 52 is approximately the same as the thickness of the transparent material 55, as shown in FIG. 13E.
  • a plurality of pillars 54 made of the pillar forming film 52 and arranged apart from each other are formed, and a transparent material 55 is placed between the adjacent pillars 54 in a predetermined planar layout pattern. formed by The planar layout pattern of the pillar group is formed for each pixel 3, for example.
  • the pillars 54 and the transparent material 55 are placed on the side opposite to the antireflection film 51 side of each of the pillars 54 and the transparent material 55 (on the light incident surface side of each of the pillars 54 and the transparent material 55).
  • An antireflection film 53 that spreads two-dimensionally (planarly) over the entire surface is formed.
  • the antireflection film 53 is formed, for example, by forming a silicon nitride film with a film thickness of about 125 nm by the CVD method.
  • a solid-state imaging device 1B according to the third embodiment of the present technology basically has the same configuration as that of the solid-state imaging device 1A according to the above-described first embodiment, except for the following configurations.
  • the metasurface structures 50 are stacked in two stages.
  • the metasurface structure 50 in the lower stage has a plurality of pillars 54 arranged on the light incident surface side of the insulating film 48 at a distance shorter than the wavelength of the incident light to be handled, and the pillars 54 adjacent to each other.
  • the upper metasurface structure 50 includes a plurality of pillars 54 arranged on the light incident surface side of the insulating film 48 at a distance shorter than the wavelength of incident light to be handled, and pillars adjacent to each other.
  • the metasurface structures 50 may be stacked in two or more stages (multiple stages).
  • a solid-state imaging device 1C according to the fourth embodiment of the present technology basically has the same configuration as the solid-state imaging device 1A according to the above-described first embodiment, but differs in the following configurations.
  • the transparent material 55 is partitioned by the grooves 58 for each pixel 3 .
  • a transparent protective film 57 may be provided over the sidewall surfaces and bottom surface of the groove 58 and the upper surface (light incident surface) of the transparent material 55 .
  • the difference in the refractive index between the transparent material 55 and the atmosphere (air) allows light near the boundary of the pixel 3 (incident light) can be guided to its own pixel.
  • the transparent material 55 has a lens action, and effects of suppressing color mixture and improving sensitivity can be enjoyed.
  • the material and film thickness of the transparent protective film 57 are preferably selected so as to comply with the ⁇ /(4n) rule to prevent reflection.
  • a solid-state imaging device 1D according to the fifth embodiment of the present technology basically has the same configuration as that of the solid-state imaging device 1A according to the above-described first embodiment, except for the following configurations.
  • a solid-state imaging device 1D according to the fifth embodiment has a metasurface instead of the metasurface structure 50 shown in FIGS. 4 and 5 of the first embodiment. It has a structure 70 .
  • Other configurations are substantially the same as those of the above-described first embodiment, so descriptions thereof are omitted here.
  • the metasurface structure 70 of the fifth embodiment has the second surface S2 side of the semiconductor layer 31, like the metasurface structure 50 of the first embodiment. It is provided on the light incident surface side opposite to the semiconductor layer 31 side with respect to the second surface S2 side of the semiconductor layer 31 .
  • the metasurface structure 70 of the fifth embodiment includes a plurality of pillars 79 arranged on the light incident surface side of the insulating film 48 at a distance shorter than the wavelength of the incident light to be handled, and the pillars 79 adjacent to each other. and a transparent stiffening beam 77 supporting the pillar 79 between the pillar 79 and the pillar 79 .
  • the metasurface structure 70 of the fifth embodiment includes an antireflection film 71 provided on the insulating film 48 side of the pillar 79 and an antireflection film 71 provided on the opposite side of the pillar 79 from the insulating film 48 side. 80 and .
  • the metasurface structure 70 of the fifth embodiment is also provided for each pixel 3 on the light incident surface side (second surface S2 side) of the semiconductor layer 31 and guides incident light to the photoelectric conversion section 21 .
  • the antireflection film 71 is provided over the entire pixel array portion 2A and over the pixel array portion 2A and the peripheral portion 2B, similarly to the antireflection film 51 of the first embodiment.
  • the antireflection film 71 has a so-called ⁇ / It is configured with a film thickness in consideration of the (4n) rule. Furthermore, in order to enhance the antireflection effect, films having different refractive indices may be laminated.
  • the anti-reflection film 71 functions as an etching stopper layer during dry etching for forming the pillars 54 or dry etching for the transparent material 55 for embedding the pillar forming film.
  • the antireflection film 71 is made of a material that has an etching selectivity with respect to the pillars 79 .
  • each pillar 79 of the plurality of pillars 79 is processed into a columnar shape and extends upward from the upper surface side of the antireflection film 71 .
  • the plurality of pillars 79 includes pillars 79 having different thicknesses, arrangement pitches, or shapes.
  • the pillar group including the plurality of pillars 79 of the fifth embodiment also has, for example, the same planar layout pattern as the pillar group including the plurality of pillars 54 of the above-described first embodiment.
  • the planar layout pattern of the pillar group including the plurality of pillars 79 may be set for each pixel 3, or the plurality of pixels 3 may share one planar layout pattern. Further, the planar layout pattern of the pillar group including the plurality of pillars 79 may be common to all pixels 3, or different planar layout patterns may be mixed in predetermined pixels 3. FIG.
  • the antireflection film 80 is provided for each pillar 79 at one end of the pillar 79 opposite to the semiconductor layer 31 side, like the antireflection film 53 of the first embodiment. may have been
  • the antireflection film 80 has a film thickness that takes into account the so-called ⁇ /(4n) rule in order to suppress reflection of light (incident light) by the refractive index interface above the pillar 79 .
  • films having different refractive indices may be laminated.
  • the transparent reinforcing beams 77 serve as transparent supports for connecting and supporting the pillars between the pillars 79 adjacent to each other. 79 and is spaced apart from the antireflection film 71 so that a gap 81 exists between the antireflection film 71 and the antireflection film 71 .
  • the transparent reinforcing beams 77 increase the strength of the entire pillars by connecting each of the plurality of pillars 79 in a two-dimensional plane including the X direction and the Y direction.
  • antireflection film 71 first sacrificial film 72, support body forming film (support film, reinforcing beam forming film) 73, second sacrificial film 74, and amorphous carbon in this order from the insulating film 48 side).
  • a film 75 and an antireflection film 76 are formed.
  • the antireflection film 71 is formed, for example, by forming a silicon nitride (Si 3 N 4 ) film with a film thickness of about 125 nm by the CVD method.
  • the first sacrificial film 72 and the second sacrificial film 74 are formed, for example, by forming a silicon oxide film by the CVD method.
  • the support forming film 73 is formed by depositing, for example, a silicon nitride film by the CVD method.
  • the antireflection film 76 is formed, for example, by depositing a silicon nitride film by the CVD method.
  • the support formation film 73 is made of titanium oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon oxide, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, or zirconium oxide. , or a laminate structure thereof, etc., and it is desirable that there be no absorption in the wavelength region targeted by the photodetector.
  • a resist mask RM4 having a predetermined planar layout pattern is formed on the opposite side of the antireflection film 76 to the amorphous carbon film 75 (light incident surface side of the antireflection film).
  • This resist mask RM4 is formed by a well-known photolithographic technique.
  • the planar layout pattern of resist mask RM4 defines the planar layout pattern of pillars 59 .
  • the antireflection film 76 outside the resist mask RM4 is dried. Etching is performed sequentially to form through holes Th1 for forming pillars 79, as shown in FIG. 20B.
  • the through hole Th ⁇ b>1 is formed with a depth reaching the antireflection film 71 from the upper surface of the antireflection film 76 . Since the size and position of the through holes Th1 are defined by optical characteristics, they are not necessarily arranged at regular intervals.
  • a transparent reinforcing beam 77 made of the support forming film 73 is formed around the through hole Th1.
  • the resist mask RM4 the antireflection film 76, and the amorphous carbon film 75 are selectively removed.
  • the inside of the through hole Th1 is filled with a film formation method with high coverage such as ALD or CVD so as not to generate voids, and a transparent reinforcing beam 77 of the second sacrificial film 74 is formed.
  • a pillar forming film 78 is formed on the opposite side.
  • the pillar forming film 78 on the side of the second sacrificial film 74 is selectively removed by CMP or full-surface etching back so that the pillar forming film 78 remains in the through hole Th1. to expose the second sacrificial film 74 .
  • pillars 79 made of the pillar forming film 78 are formed in the through holes Th1.
  • An anti-reflection film 80 extending two-dimensionally (planarly) over the second sacrificial film 74 is formed.
  • the antireflection film 80 is made of titanium oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon oxide, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, or zirconium oxide. Alternatively, it is formed by forming a film of a laminated structure of these).
  • the surface of the pillar 79 has a large amount of light reflection, it is preferable to form an antireflection film 80 thereon.
  • the antireflection film 80 is formed by forming a silicon nitride film with a refractive index of about 1.8, which is about halfway between the refractive index of air. It is desirable to suppress reflection, and it is preferable to configure the film with a film thickness that takes into account the ⁇ /(4n) law.
  • the antireflection film 80 is patterned to form the antireflection film 80 that is individually arranged on the plurality of pillars 79, as shown in FIG. 20G.
  • the patterning of the antireflection film 80 is performed using well-known photolithography technology and dry etching technology.
  • the second sacrificial film 74 and the first sacrificial film 72 are removed.
  • a wet etching method using hydrofluoric acid (HF) as an etching chemical can be used to remove the second sacrificial film 74 and the first sacrificial film 72 .
  • HF hydrofluoric acid
  • the mutually adjacent pillars 79 are supported between the mutually adjacent pillars 79, and the transparent reinforcing beams 77 spaced apart from the antireflection film 71 are formed.
  • a gap 81 is formed between the reinforcement beam 77 and the reinforcing beam 77 .
  • the void 81 functions as an air layer and has a refractive index of 1, compared to the case where the transparent material 55 is filled between the adjacent pillars 54 in the above-described first embodiment, , the refractive index difference with the pillar 79 can be further increased. By this process, the metasurface structure 70 of this fifth embodiment is almost completed.
  • a solid-state imaging device basically has the same configuration as the solid-state imaging device 1D according to the fifth embodiment described above, except for the following configurations.
  • the solid-state imaging device includes a metasurface structure 70A shown in FIG. 21 instead of the metasurface structure 70 shown in FIGS. 18 and 19 of the fifth embodiment. .
  • the metasurface structure 70A of the sixth embodiment unlike the metasurface structure 70, as shown in FIG. located on the steps.
  • Other configurations are generally the same as those of the fifth embodiment described above.
  • a method for manufacturing the solid-state imaging device according to the sixth embodiment will be described below with reference to FIGS. 22A to 22C, focusing on the method for manufacturing the metasurface structure 70A.
  • FIG. 9A to 9E of the above-described first embodiment are performed, and then, as shown in FIG. light incident surface side), an anti-reflection film 71, a first sacrificial film 72, a support formation film (support film, reinforcing beam formation film) 73, a first sacrificial film 72, and a support formation in this order from the insulating film 48 side.
  • a film (support film) 73, a second sacrificial film 74, an amorphous carbon film 75 and an antireflection film 76 are formed.
  • the antireflection film 76, the amorphous carbon film 75, the second sacrificial film 74, the support forming film 73, the first sacrificial film 72, the support forming film 73 and the first sacrificial film 72 are sequentially patterned.
  • through holes Th1 for forming pillars 79 are formed.
  • the through hole Th ⁇ b>1 is formed with a depth reaching the antireflection film 71 from the upper surface of the antireflection film 76 .
  • the solid-state imaging device according to the sixth embodiment includes the transparent reinforcing beams 77 that are spaced apart from each other and laminated in two stages, the solid-state imaging device according to the sixth embodiment is compared with the case where the transparent reinforcing beams 77 are provided in one stage. Therefore, deformation of the pillar 79 can be further suppressed.
  • the two-stage arrangement of the transparent reinforcing beams 77 is particularly useful when the pillars 79 are tall.
  • the transparent reinforcing beams 77 are laminated in two stages, but the transparent reinforcing beams 77 may be laminated in two or more stages (multiple stages).
  • the solid-state imaging device according to the seventh embodiment of the present technology basically has the same configuration as the solid-state imaging device 1D according to the fifth embodiment described above, and differs in the following configurations. That is, the solid-state imaging device according to the seventh embodiment includes a metasurface structure 70B shown in FIG. 23 instead of the metasurface structure 70 shown in FIGS. 18 and 19 of the fifth embodiment. .
  • the metasurface structure 70B of the seventh embodiment unlike the metasurface structure 70A, one end side of the pillar 79 is covered with the thin film portion 77a of the transparent reinforcing beam 77, as shown in FIG. .
  • Other configurations are generally the same as those of the fifth embodiment described above.
  • a method for manufacturing the solid-state imaging device according to the seventh embodiment will be described below with reference to FIGS. 24A to 24H, focusing on the method for manufacturing the metasurface structure 70B.
  • an antireflection film 71 and a pillar forming film 78 are formed in order from the insulating film 48 side on the light incident surface side).
  • the antireflection film 71 functions as a stopper film when forming a pillar, and also functions as an antireflection film at the interface between the insulating film 48 as a base film and the pillar 79 .
  • a silicon oxide film for example, is used as the antireflection film 71 .
  • the pillar forming film 78 for example, amorphous silicon, polysilicon, germanium, or the like is used.
  • the pillar forming film 78 is patterned into a predetermined planar layout pattern to form pillars 79 made of the pillar forming film 78, as shown in FIG. 24B.
  • the patterning of the pillar forming film 78 is performed using well-known photolithography technology and dry etching technology.
  • the first sacrificial film 72 is formed between the pillars 79 adjacent to each other with a film thickness thinner than the height of the pillars 79 .
  • the first sacrificial film 72 is formed by a coating method, a CVD method, or the like.
  • the first sacrificial film 72 on one end side of the pillar 79 is selectively removed by an etchback method to expose the upper surface and side surfaces of the pillar 79 on one end side.
  • transparent reinforcing beams 77 are deposited on the first sacrificial film 72 between the pillars 79 adjacent to each other.
  • This transparent reinforcing beam 77 is formed with a film thickness thinner than the height of the portion where one end side of the pillar 79 is exposed.
  • transparent reinforcing beams 77 support pillars 79 between adjacent pillars 79 .
  • one end side of the pillar 79 is covered with the thin film portion 77 a of the transparent reinforcing beam 77 .
  • the thin film portion 77a of the transparent reinforcing beams 77 is used as a stopper film.
  • the second sacrificial film 74 is removed, for example, by CMP until the thin film portion 77a is exposed.
  • the anti-reflection film spreads two-dimensionally over the pillars 79 and the second sacrificial film 74 on the opposite side of the pillars 79 and the second sacrificial films 74 from the transparent reinforcing beams 77 side.
  • a membrane 80 is formed.
  • the antireflection film 80 is patterned to form the antireflection film 80 individually arranged on the plurality of pillars 79, as shown in FIG. 24H.
  • the patterning of the antireflection film 80 is performed using well-known photolithography technology and dry etching technology.
  • the second sacrificial film 74 and the first sacrificial film 72 are removed as in the fifth embodiment described above.
  • a wet etching method using hydrofluoric acid (HF) as an etching chemical can be used to remove the second sacrificial film 74 and the first sacrificial film 72 .
  • HF hydrofluoric acid
  • the pillar 79 was supported between the pillars 79 adjacent to each other, separated from the antireflection film 71, and one end side of the pillar 79 was covered with the thin film portion 79a.
  • a transparent reinforcing beam 77 is formed, and a gap 81 is formed between the antireflection film 71 and the transparent reinforcing beam 77 .
  • the pillars 79 are supported by the transparent reinforcing beams 77 between the pillars 79 adjacent to each other, and the metal structure in which the gap 81 is provided between the antireflection film 91 and the transparent reinforcing beams 77 is provided.
  • a surface structure 70B can be formed.
  • the solid-state imaging device according to the eighth embodiment of the present technology basically has the same configuration as the solid-state imaging device 1D according to the fifth embodiment described above, except for the following configurations.
  • the solid-state imaging device includes a metasurface structure 70C shown in FIG. 25 instead of the metasurface structure 70 shown in FIGS. 18 and 19 of the fifth embodiment. .
  • the metasurface structure 70C of the eighth embodiment unlike the metasurface structure 70A, as shown in FIG. It has a configuration that spreads out. Other configurations are generally the same as those of the fifth embodiment described above.
  • a method for manufacturing the solid-state imaging device according to the eighth embodiment will be described below with reference to FIGS. 26A to 26C, focusing on the method for manufacturing the metasurface structure 70C.
  • a pillar forming film 78 is formed on the side of the second sacrificial film 74 opposite to the reinforcing beam 77 side so as to fill the through hole Th1.
  • the pillar forming film 78 on the side of the second sacrificial film 74 is selectively removed by a CMP method or an etchback method so that the pillar forming film 78 remains in the through hole Th1. to expose the second sacrificial film 74 .
  • pillars 79 made of the pillar forming film 78 are formed in the through holes Th1.
  • a two-dimensional (planar) shape is formed over the pillar 79 and the second sacrificial film 74 on the side opposite to the transparent reinforcing beam 77 side of each of the pillars 79 and the second sacrificial film 74 .
  • An anti-reflection film 80 extending over
  • the second sacrificial film 74 and the first sacrificial film 72 are selectively removed.
  • the pillars 79 were supported by the transparent reinforcing beams 77 between the pillars 79 adjacent to each other, and a gap 81 was provided between the antireflection film 91 and the transparent reinforcing beams 77.
  • a metasurface structure 70C may be formed.
  • the solid-state imaging device according to the ninth embodiment of the present technology basically has the same configuration as the solid-state imaging device 1D according to the fifth embodiment described above, except for the following configurations.
  • the antireflection film 80 extends over the adjacent pillars 79 and 79 as shown in FIGS. It spreads out two-dimensionally and has an uneven shape reflecting the step formed by one end side of the pillar 79 and the transparent reinforcing beam 77 .
  • Other configurations are generally the same as those of the fifth embodiment described above.
  • a method for manufacturing the solid-state imaging device according to the ninth embodiment will be described below with reference to FIGS. 28A to 28C, focusing on the method for manufacturing the metasurface structure 70D.
  • a pillar forming film 78 is formed on the opposite side of the second sacrificial film 74 from the transparent support film 73 side so as to fill the through hole Th1.
  • the pillar forming film 78 on the side of the second sacrificial film 74 is selectively removed by a CMP method or an etchback method so that the pillar forming film 78 remains in the through hole Th1. to expose the second sacrificial film 74 .
  • pillars 79 made of the pillar forming film 78 are formed in the through holes Th1.
  • the second sacrificial film 74 and the first sacrificial film 72 are removed.
  • a wet etching method using, for example, hydrofluoric acid (HF) as an etching chemical can be used.
  • HF hydrofluoric acid
  • the mutually adjacent pillars 79 are supported between the mutually adjacent pillars 79, and the transparent reinforcing beams 77 spaced apart from the antireflection film 71 are formed.
  • a gap 81 is formed between the reinforcement beam 77 and the reinforcing beam 77 .
  • the void 81 functions as an air layer and has a refractive index of 1, compared to the case where the transparent material 55 is filled between the adjacent pillars 54 in the above-described first embodiment, , the refractive index difference with the pillar 79 can be further increased.
  • a step extending two-dimensionally across the pillars 79 adjacent to each other and formed by one end side of the pillar 79 and the transparent reinforcing beam 77 is formed.
  • An antireflection film 80 having a reflected uneven shape is formed.
  • the antireflection film 80 is made of titanium oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon oxide, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, or zirconium oxide. , or a laminated structure thereof) is formed by P-CVD, PVD, vapor deposition, or the like.
  • the antireflection film 80 it is preferable to form the antireflection film 80 only on the upper surface of the pillar in view of its optical properties. However, if the optical design is carried out in consideration of the coverage of each film forming method, the deterioration of the properties can be minimized. .
  • the pillars 79 were supported by the transparent reinforcing beams 77 between the pillars 79 adjacent to each other, and a gap 81 was provided between the antireflection film 91 and the transparent reinforcing beams 77.
  • a metasurface structure 70D can be formed.
  • the same effects as those of the solid-state imaging device 1D according to the fifth embodiment are obtained. Further, the method for manufacturing the solid-state imaging device according to the ninth embodiment can also obtain the same effects as the method for manufacturing the solid-state imaging device 1D according to the fifth embodiment.
  • the target refractive index of the antireflection film is, for example, when the pillar is made of a-Si with a refractive index of about 3.5, a silicon nitride film with a refractive index of about 1.8, which is about halfway with the refractive index of air. is preferably formed, and it is preferable to configure the film thickness in consideration of the ⁇ /(4n) law.
  • the pillars 79 are covered with the transparent reinforcing beams 77 and the first sacrificial film 72 except for the portion protruding upward from the transparent reinforcing beams 77, so that the transparent reinforcing beams 77 are not exposed to the semiconductor layer 31 side.
  • An anti-reflection film 80 is selectively formed on the opposite side (the side of the light incident surface of the transparent reinforcing beam 77).
  • the first sacrificial film 72 is selectively removed.
  • the pillars 79 were supported by the transparent reinforcing beams 77 between the pillars 79 adjacent to each other, and a gap 81 was provided between the antireflection film 91 and the transparent reinforcing beams 77.
  • a metasurface structure 70E may be formed.
  • the solid-state imaging device according to the modified example of the ninth embodiment can also obtain the same effect as the solid-state imaging device 1D according to the above-described fifth embodiment. Further, the method for manufacturing the solid-state imaging device according to the modified example of the ninth embodiment can also obtain the same effect as the method for manufacturing the solid-state imaging device 1D according to the above-described fifth embodiment.
  • 31A and 31B are diagrams for explaining the collapse of the pillar.
  • H is the pillar height
  • W is the width.
  • the technique of the present disclosure is effective in a tall pillar structure for providing a phase difference in metasurface design, and by providing reinforcing beams, it is possible to prevent pattern collapse due to chemical drying in wet cleaning.
  • the transparent material 55 and the reinforcing beams 77 may be combined as a transparent support that connects and supports the pillars. In this case, it is preferable that the refractive index difference between the reinforcing beams 77 and the transparent material 55 is 0.2 or less.
  • a solid-state imaging device 1E according to the tenth embodiment of the present technology basically has the same configuration as the solid-state imaging device 1A according to the above-described first embodiment, but differs in the following configurations.
  • the solid-state imaging device 1E according to the tenth embodiment has a metasurface instead of the metasurface structure 50 shown in FIGS. 4 and 5 of the first embodiment.
  • a structure 90 is provided.
  • Other configurations are substantially the same as those of the above-described first embodiment, so descriptions thereof are omitted here.
  • the metasurface structure 90 of the tenth embodiment has a semiconductor layer 31 of an insulating film 48 as a base layer, similar to the metasurface structure 50 of the first embodiment. It is provided on the side of the light incident surface opposite to the side.
  • a plurality of pillars 93 are arranged on the light incident surface side of the insulating film 48 at a distance shorter than the wavelength of the incident light to be handled, and the plurality of pillars 93 and a transparent protective film 97 that supports the side opposite to the semiconductor layer 31 side.
  • the metasurface structure 90 of the tenth embodiment further includes pillars 93 adjacent to each other and gaps 99 provided between the pillars 93 . Furthermore, an antireflection film 91 provided on the insulating film 48 side of the pillar 93 may be provided.
  • the metasurface structure 90 of the tenth embodiment is also provided for each pixel 3 on the light incident surface side (second surface S2 side) of the semiconductor layer 31 and guides incident light to the photoelectric conversion section 21 .
  • the antireflection film 91 is provided over the entire pixel array portion 2A and over the pixel array portion 2A and the peripheral portion 2B, similarly to the antireflection film 51 of the first embodiment. As with the antireflection film 51 of the first embodiment, the antireflection film 91 has a so-called ⁇ / It is configured with a film thickness in consideration of the (4n) rule. Furthermore, in order to enhance the antireflection effect, films having different refractive indices may be laminated.
  • the antireflection film 91 functions as an etching stopper layer when the pillar forming film is processed by dry etching to form the pillars 93 .
  • the antireflection film 91 is made of a material that has an etching selectivity with respect to the pillars 93 .
  • each pillar 93 of the plurality of pillars 93 is processed into a columnar shape and extends upward from the upper surface side of the antireflection film 91 .
  • the plurality of pillars 93 includes pillars 93 having different thicknesses, arrangement pitches, or shapes.
  • the pillar group including the plurality of pillars 93 of the tenth embodiment also has, for example, the same planar layout pattern as the pillar group including the plurality of pillars 54 of the above-described first embodiment.
  • the transparent protective film 97 is configured to spread two-dimensionally over the pillars 93 adjacent to each other.
  • the transparent protective film 97 supports the other end side of each of the pillars 93 adjacent to each other, and is spaced apart from the antireflection film 91 so that the gap 81 exists between the transparent protective film 97 and the antireflection film 91 .
  • the plurality of pillars 93 are supported by the antireflection film 91 on one end side and by the transparent protective film 97 on the other end side opposite to the one end side.
  • the transparent protective film 97 may be provided over the entire pixel array section 2A, may be provided for each pixel 3, or may be shared by a plurality of pixels 3. In the tenth embodiment, a transparent protective film 97 is provided over the entire pixel array section 2A.
  • the transparent protective film 97 may have a film thickness that takes into account the so-called ⁇ /(4n) rule in order to suppress reflection of light (incident light) by the refractive index interface above the pillar 93 . Furthermore, in order to enhance the antireflection effect, films having different refractive indices may be laminated. That is, the transparent protective film 97 can support the adjacent pillars 93 and the pillars 93 on the end face of the pillar 93 on the other end side, and can also have an antireflection function.
  • the antireflection film 91 is formed, for example, by forming a silicon nitride (Si 3 N 4 ) film with a film thickness of about 125 nm by the CVD method.
  • the plurality of pillars 93 can be formed by forming a pillar forming film on the antireflection film 91 and then patterning the pillar forming film using an etching mask having a predetermined pattern.
  • the pillar forming film is formed by using an ALD (Atomic layer Deposition) method, a CVD (Chemical Vapor Deposition) method, a PVD (Physical Vapor Deposition) method, or a coating method (Spin Coat).
  • ALD Atomic layer Deposition
  • CVD Chemical Vapor Deposition
  • PVD Physical Vapor Deposition
  • Coat a coating method
  • Crystalline silicon (Poly Si) titanium oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon oxide, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, zirconium oxide is formed by forming a film, or by forming a laminated structure of these.
  • a sacrificial film 95 is formed on the pillar 93 side of the antireflection film 91 so as to fill the space between the pillars 93 adjacent to each other.
  • the sacrificial film 95 is formed, for example, by depositing a silicon oxide film by the CVD method.
  • the sacrificial film 95 is formed with a film thickness greater than the height of the pillars 93 .
  • the side of the sacrificial film 95 opposite to the antireflection film 91 side (the upper surface of the sacrificial film 95) is removed so that the sacrificial film 95 remains between the pillars 93 adjacent to each other. side) is selectively removed by a CMP method or a full-surface etch-back method to expose one end side of the pillar 93 .
  • a transparent protective film that spreads two-dimensionally (planarly) over the pillars 93 and the sacrificial film 95 on the side opposite to the antireflection film 91 side of each of the pillars 93 and the sacrificial film 95 is formed.
  • the transparent protective film 97 is made of titanium oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon oxide, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, or zirconium oxide. Alternatively, it is formed by forming a film of a laminated structure of these).
  • a silicon nitride film is used. It is preferable to give the transparent protective film 97 a reflective function. For example, when the pillars 93 are made of a-Si having a refractive index of about 3.5, the transparent protective film 97 has a refractive index that is about halfway between the refractive index of air. It is desirable to form a silicon nitride film having a thickness of about 1.8, and it is preferable to form the film with a thickness that takes into account the ⁇ /(4n) rule.
  • the sacrificial film 95 is selectively removed.
  • the removal of the sacrificial film 95 is performed using a wet etching method or a dry etching method having a high selectivity with respect to the antireflection film 91 , the pillars 93 and the transparent protective film 97 .
  • the sacrificial film 95 is removed by wet etching using hydrofluoric acid (HF) as an etching chemical.
  • HF hydrofluoric acid
  • the other end sides of the pillars 93 adjacent to each other are supported by the transparent protective film, and a gap 99 is formed between the antireflection film 91 and the transparent protective film 97 . Since the void 99 functions as an air layer and has a refractive index of 1, compared to the case where the transparent material 55 is filled between the adjacent pillars 54 in the above-described first embodiment, , the refractive index difference with the pillar 93 can be further increased. By this process, the metasurface structure 90 of the tenth embodiment is almost completed.
  • this hollow structure it is necessary to increase the etching selectivity of the pillars 93, the transparent protective film 97, the antireflection film 91 that remain after processing, and the sacrificial film 95 that is removed after processing. and removal means are limited.
  • the sacrificial film 95 is made of SiO2
  • wet etching with hydrofluoric acid can be used as a removing means, and amorphous silicon, polysilicon, titanium oxide, silicon nitride, etc. are preferable as the remaining material.
  • Ge, SiC, SiOC, and SiNC can also be materials that remain.
  • the removing means is nitric acid, phosphoric acid, sulfuric acid, hydrochloric acid, and a mixed solution of these with hydrogen peroxide water SC-1.
  • Amorphous silicon, polysilicon, silicon nitride, etc. are preferable as the material to be left.
  • Nb 2 O 5 , Ge, SiO 2 , SiON, SiC, SiOC, and SiNC can also be the remaining material.
  • the sacrificial film 95 is made of pure aluminum or titanium, dry etching using chlorine gas can be used as a removing means, and the material to be left is preferably amorphous silicon, polysilicon, silicon nitride, or the like.
  • Nb 2 O 5 , ZrO 2 , Al 2 O 3 , HfO 2 , SiO 2 , SiON, SiC, SiOC, and SiNC can also be the remaining material.
  • wet etching using a mixed solution of phosphoric acid, sulfuric acid, hydrochloric acid, and hydrogen peroxide can be used as a removing means, and titanium oxide, silicon nitride, etc.
  • Nb 2 O 5 , Ge, SiO 2 , SiON, SiC, SiOC, and SiNC can also be the remaining material.
  • the sacrificial film 95 is an SOG film
  • wet etching using AZ remover or the like can be used as a removing means, and the material to be left is preferably amorphous silicon, polysilicon, titanium oxide, silicon nitride, or the like.
  • Nb 2 O 5 , ZrO 2 , Ge, HfO 2 , SiO 2 , SiON, SiC, SiOC, and SiNC can also be remaining materials.
  • the sacrificial film 95 is made of tungsten, dry etching using SF6 gas can be used as a removing means, and amorphous silicon, polysilicon, titanium oxide, silicon nitride, etc. are preferable as the material to be left.
  • Nb 2 O 5 , ZrO 2 , Al 2 O 3 , HfO 2 , SiO 2 , SiON, SiC, SiOC, and SiNC can also be the remaining material.
  • the removal means includes dry etching using oxygen gas, wet etching using a mixture of sulfuric acid and an oxidizing agent such as hydrogen peroxide, and the like.
  • amorphous silicon, polysilicon, titanium oxide, silicon nitride and the like are suitable.
  • Nb2O 5 , ZrO 2 , Ge, HfO 2 , SiO 2 , SiON, SiC, SiOC, and SiNC can also be the remaining material.
  • Al 2 O 3 can be left by dry etching using oxygen gas.
  • the solid-state imaging device 1E according to the tenth embodiment effects similar to those of the solid-state imaging device 1A according to the above-described first embodiment can be obtained. Also, the method for manufacturing the solid-state imaging device 1E according to the tenth embodiment can obtain the same effect as the method for manufacturing the solid-state imaging device 1A according to the above-described first embodiment. Also in the solid-state imaging device 1E according to the tenth embodiment, the difference in refractive index from the pillars 93 can be increased as in the solid-state imaging device 1D according to the fifth embodiment.
  • through holes 97a are formed in the transparent protective film 97 so as to extend through the transparent protective film 97 from the front to the back.
  • the through-holes 97a are holes for facilitating the supply of an etchant or an etching gas to the sacrificial film 95 when removing the sacrificial film 95, and are preferably opened at pixel boundaries or invalid regions.
  • the through holes 97a are formed using well-known photolithography technology and etching technology.
  • the through hole 97a is formed at a position overlapping the sacrificial film 95 in plan view.
  • sacrificial film 95 is selectively removed.
  • the removal of the sacrificial film 95 is performed using a wet etching method or a dry etching method having a high selectivity with respect to the antireflection film 91 , the pillars 93 and the transparent protective film 97 .
  • the sacrificial film 95 is removed by wet etching using hydrofluoric acid (HF) as an etching chemical.
  • HF hydrofluoric acid
  • the etching chemical is supplied from the outer peripheral side of the transparent protective film 97 and also supplied from the through holes 97a of the transparent protective film 97, which is useful when there are problems with residues, processing time, and the like.
  • one end side of each of the pillars 93 adjacent to each other is supported by the transparent protective film 97 , and a gap 99 is formed between the antireflection film 91 and the transparent protective film 97 .
  • a film is formed on the upper surface of the transparent protective film 97 to block the through holes 97a. It is useful to block the through-holes 97a by a film formation method with low coverage, such as a sputtering method.
  • the film thickness of the transparent protective film 97 is increased by the film formation for closing the through hole 97a.
  • traces of the through holes 97a remain, it is possible to avoid the influence of the characteristics by opening at pixel boundaries or invalid regions. By this process, the metasurface structure 90 of the eleventh embodiment is almost completed.
  • the through hole 97a does not necessarily need to be closed, and the through hole 97a may not be closed if there is no problem such as residue in the post-process.
  • the solid-state imaging device according to the eleventh embodiment can also obtain the same effects as the solid-state imaging device 1E according to the tenth embodiment.
  • the method for manufacturing the solid-state imaging device according to the eleventh embodiment can also obtain the same effect as the method for manufacturing the solid-state imaging device 1E according to the tenth embodiment.
  • a plurality of openings 95a are formed in the sacrificial film 95. Then, as shown in FIG. The plurality of openings 95a are formed in a negative-positive reversal pattern of pillars.
  • the plurality of openings 95a can be formed using well-known photolithography technology and etching technology.
  • each of the plurality of openings 95a is filled with a pillar forming film 92 by a film formation method with high coverage such as ALD or CVD so as not to generate voids.
  • the pillar forming film 92 is formed to have a film thickness greater than the depth of the opening 95 a so as to cover the sacrificial film 95 .
  • the pillar forming film 92 on the sacrificial film 95 is selectively removed by CMP or full-surface etching back so that the pillar forming film 92 remains in each of the plurality of openings 95a. , and the sacrificial film 95 is exposed.
  • pillars 93 made of the pillar forming film 92a are formed in each of the plurality of openings 95a.
  • a transparent protective film 97 is formed as shown in FIG. 36E. It is preferable that the thickness of the transparent protective film 97 be designed so as to meet the antireflection conditions in consideration of the so-called ⁇ /(4n) law. Also, the transparent protective film 97 may be composed of a multilayer film to enhance the antireflection function. After that, as shown in FIG. 36F, the sacrificial film 95 is removed.
  • the solid-state imaging device according to the twelfth embodiment also provides the same effects as the solid-state imaging device 1E according to the tenth embodiment. Also, the method for manufacturing the solid-state imaging device according to the twelfth embodiment can obtain the same effect as the method for manufacturing the solid-state imaging device 1E according to the tenth embodiment.
  • pillar forming film (pillar material) 92 is embedded in the opening 95a of the sacrificial film 95 to form the pillar 93, a hard-to-etch material such as titanium oxide is used. It is useful when forming pillars 93 .
  • FIGS. 37A to 37D A method for manufacturing a solid-state imaging device according to the thirteenth embodiment of the present technology will be described.
  • a method for manufacturing a metasurface structure will be specialized and explained with reference to FIGS. 37A to 37D.
  • the manufacturing process of the thirteenth embodiment is a combination of the manufacturing process of the twelfth embodiment and the manufacturing process of the 211th embodiment.
  • a transparent protective film 97 is formed, and then a through hole 97a is formed in the transparent protective film 97 as shown in FIG. 37B.
  • the through-holes 97a are holes for facilitating the supply of an etchant or an etching gas to the sacrificial film 95 when removing the sacrificial film 95, and are preferably opened at pixel boundaries or invalid regions.
  • the through holes 97a are formed using well-known photolithography technology and etching technology.
  • FIGS. 37A to 37D are the same as the steps of FIGS. 35A to 35D of the eleventh embodiment described above. Through this process, the metasurface structure 90 of the thirteenth embodiment is almost completed.
  • the through hole 97a does not necessarily need to be closed, and the through hole 97a does not have to be closed if there is no problem with the residue, processing time, or the like.
  • the solid-state imaging device according to the thirteenth embodiment can also obtain the same effects as the solid-state imaging device 1E according to the tenth embodiment.
  • the method for manufacturing the solid-state imaging device according to the eleventh embodiment can also obtain the same effect as the method for manufacturing the solid-state imaging device 1E according to the tenth embodiment.
  • through-holes 92b reaching the sacrificial film 95 from the surface of the pillar-forming film 92 are formed at positions where the pillar-forming film 92 overlaps the sacrificial film 95 in plan view.
  • the through-holes 92b are holes for facilitating the supply of an etchant or an etching gas to the sacrificial film 95 when removing the sacrificial film 95, and are preferably opened at pixel boundaries or invalid regions.
  • the through holes 92b are formed using well-known photolithography technology and etching technology.
  • the sacrificial film 95 is selectively removed to form voids 99 .
  • the removal of the sacrificial film 95 is performed using a wet etching method or a dry etching method with a high selection ratio with respect to the antireflection film 91 and the pillar forming film 92 .
  • the sacrificial film 95 is removed by wet etching using hydrofluoric acid (HF) as an etching chemical.
  • HF hydrofluoric acid
  • the etching chemical is supplied from the outer peripheral side of the pillar forming film 92 and also through the through holes 92b of the pillar forming film 92, which is useful when there are problems with residues, processing time, and the like.
  • a plurality of pillars 93 made of the pillar forming film 92, surrounded by the gap 99, and connected by the pillar forming film 92 on the other end side are formed.
  • a transparent protective film 97 that spreads two-dimensionally (in a plane) is formed on the opposite side of the pillar forming film 92 from the antireflection film 91 side.
  • the through hole 92b is closed.
  • the transparent protective film 97 is formed by the same method as the transparent protective film 97 of the tenth embodiment described above. If the pillar forming film 92 remains planar, reflection is likely to occur due to the difference in refractive index. By this process, the metasurface structure 90 of this fourteenth embodiment is almost completed.
  • the through hole 92b may be closed by a film forming method with low coverage, such as sputtering.
  • a film forming method with low coverage such as sputtering.
  • traces of the through holes 92b remain, it is possible to avoid the influence of the characteristics by opening at pixel boundaries or invalid regions.
  • the solid-state imaging device according to the fourteenth embodiment also provides the same effects as the solid-state imaging device 1E according to the tenth embodiment. Further, the method for manufacturing the solid-state imaging device according to the fourteenth embodiment can also obtain the same effects as the method for manufacturing the solid-state imaging device 1E according to the tenth embodiment.
  • a solid-state imaging device 1F according to the fifteenth embodiment of the present technology basically has the same configuration as the solid-state imaging device 1E according to the tenth embodiment described above, and differs in the following configurations.
  • the solid-state imaging device 1F according to the fifteenth embodiment has a metasurface instead of the metasurface structure 90 shown in FIGS. 32 and 33 of the tenth embodiment. It has a structure 90A.
  • Other configurations are generally the same as those of the tenth embodiment described above.
  • the difference between the metasurface structure 90A of the fifteenth embodiment and the metasurface structure 90 of the tenth embodiment is that the metasurface structure 90A has an antireflection film 94.
  • the antireflection film 94 is provided for each pillar 93 at the other end of the pillar 93 opposite to the semiconductor layer 31 side.
  • the antireflection film 94 has a film thickness that takes into account the so-called ⁇ /(4n) rule in order to suppress reflection of light (incident light) by the refractive index interface above the pillar 93 .
  • transparent protective films 97 having different refractive indices are laminated in order to enhance the antireflection effect.
  • the solid-state imaging device 1E according to the fifteenth embodiment can also obtain the same effects as the solid-state imaging device 1D according to the tenth embodiment.
  • a solid-state imaging device 1G according to the sixteenth embodiment of the present technology basically has the same configuration as the solid-state imaging device 1A according to the above-described first embodiment, but differs in the following configurations.
  • the solid-state imaging device 1G according to the sixteenth embodiment includes two-layered metasurface structures.
  • Other configurations are generally the same as those of the tenth embodiment described above.
  • the lower stage is a metasurface structure 90, an antireflection film 91 provided on the light incident surface side of the insulating film 48, and an incident light to be treated on the light incident surface side of the antireflection film 91.
  • the upper stage is the metasurface structure 50, and a plurality of pillars 54 are arranged on the light incident surface side of the transparent protective film 97 at a distance shorter than the wavelength of the incident light to be handled, and the pillars 54
  • An antireflection film 53 provided on one end side, a transparent material 55 filled between the adjacent pillars 54 and the pillars 54, and a transparent protective film 57 provided on the light incident surface side of the transparent material 55.
  • the height of the pillars can be increased. You can avoid problems with backing.
  • the metasurface structures are stacked in two stages, but the metasurface structures may be stacked in two or more stages (multiple stages). Any combination of metasurface structures in is possible.
  • FIG. 42 is a schematic longitudinal sectional view showing a schematic configuration of a pixel array section and a peripheral section of a solid-state imaging device according to a seventeenth embodiment of the present technology
  • 43 is a plan view showing one configuration example of the light shielding film of FIG. 42
  • FIGS. 44, 45, and 46 are plan views showing modifications of the light shielding film.
  • FIG. 43 a light shielding film 47 is formed between adjacent photoelectric conversion units 21. In FIG. Thereby, crosstalk can be suppressed by light shielding between pixels. In addition, as shown in FIGS. 42 and 43, the black reference pixels are also shaded.
  • FIG. 44 shows a structure without light shielding between pixels.
  • the stray light at the pixel boundary is controlled by the pillar 93, and the sensitivity is increased without blocking the light between the pixels.
  • FIG. 45 shows a structure including an image plane phase difference pixel.
  • the object distance can be calculated from the amount of image shift, enabling high-speed focusing processing and distance measurement (sensing) of the camera lens.
  • the angle of incidence at the end of the angle of view changes for each lens, it is necessary to provide phase difference pixels according to each angle.
  • the pupil correction cannot be changed for each pixel 3, and the aperture size of the light shielding film 47 is narrowed in some pixels, resulting in a decrease in sensitivity.
  • light can be collected at the center of the pixel for any incident angle, so that a narrow aperture size is not generated and a decrease in sensitivity can be avoided.
  • FIG. 46 shows a pinhole structure.
  • the light-shielding film 47 is made into a pinhole, and the light is guided through the pinhole while the incident light is condensed by the metasurface structure 90 for each pixel.
  • the pinhole here has an aperture ratio of 25% or less.
  • This pinhole-based confinement structure suppresses reflected light emitted from the photodetector to the outside, and can reduce deterioration in image quality called flare or ghost. Furthermore, it is possible not only to suppress reflected light generated by the photodetector, but also to enjoy the effect of shielding unnecessary light that unintentionally enters the photodetector.
  • This pinhole structure is effective for a near-infrared photodetector that easily penetrates the semiconductor substrate 30 .
  • an on-chip lens made of a material with a high refractive index, such as amorphous silicon, polysilicon, or germanium, is required. If the interface exists, strong reflection occurs. In response to the reflection of this on-chip lens, instead of concentrating light with a curved lens shape, it is possible to adjust the effective refractive index appropriately by making it a pillar, and it is possible to suppress reflection at the lens interface. Become.
  • the sensitivity is increased by aligning the condensing point with the pinhole.
  • HDR high dynamic range
  • FIG. 47 is a longitudinal sectional view showing one configuration example of the separation region in FIG. 42
  • FIGS. 48 to 52 are longitudinal sectional views showing modifications of the separation region.
  • Metasurface design controls the phase/wavefront of light with a fine structure below the wavelength of the symmetrical light, but not a little microscopic stray light occurs at discontinuous material interfaces.
  • a photodetector When a photodetector is equipped with a metasurface element, it is essential to strengthen the element isolation so that these stray lights do not cause crosstalk between pixels.
  • isolation regions necessary to suppress crosstalk caused by metasurface structures are described herein.
  • FIG. 47 has a structure in which light shielding isolation between pixels is provided by the light shielding film 47 directly above the semiconductor layer 31, and charge crosstalk is reduced by the potential of ion implantation on the semiconductor layer 31 side. Although crosstalk of stray light entering the semiconductor layer 31 cannot be suppressed, processing damage to the semiconductor layer 31 is low, which is advantageous in terms of dark characteristics.
  • FIG. 48 shows a structure in which the semiconductor layer 31 is deeply trenched or penetrated, the pinning of the side walls is enhanced with a fixed charge film, and the insulating film 33a is buried. 47, the charge crosstalk is enhanced, and part of the stray light can be returned to the photoelectric conversion portion 21 of the own pixel due to the refractive index difference between the semiconductor layer 31 and the insulating film 33a.
  • the number of steps increases, and there is a risk that the dark characteristics will deteriorate due to interface damage due to trench processing.
  • FIG. 49 shows a structure in which the semiconductor layer 31 is trench-processed with a fine width (for example, 100 nm or less), and the upper end of the trench is closed when the fixed charge film 45 is formed on the side wall to form a gap 33b.
  • the refractive index difference is greater than that of the insulating film 33a of FIG. 48, and interface reflection is more likely to occur, and the self-pixel confinement effect of stray light can be enhanced.
  • the variation in occlusiveness is large.
  • FIG. 50 shows a structure in which a semiconductor layer 31 is shallowly trenched (for example, 100 to 400 nm), a fixed charge film 45 and an insulating film 46 are provided, and a part of the light shielding film 47 is cut into the semiconductor layer 31 side. be. 47, it is possible to block the crosstalk path between the light shielding film 47 and the semiconductor layer 31, but there is concern about the deterioration of the dark characteristics due to the deterioration of damage and contamination due to processing.
  • FIG. 51 shows a structure in which the semiconductor layer 31 is deeply trenched or penetrated, the fixed charge film 45 strengthens the pinning of the side walls, an insulating film is embedded, and the gap between the insulating films is filled with a light-shielding metal.
  • the stray light is absorbed by the light shielding film and crosstalk is suppressed, but the stray light return component from the pixel itself is reduced, resulting in a slight decrease in sensitivity, and there is concern about deterioration of dark characteristics due to processing damage and contamination.
  • the fixed charge film 45 is used to strengthen the pinning of the sidewalls, the insulating film 46 is buried, and the light-shielding metal is applied only to the shallow trenches. It is an embedded structure. 47, after blocking the crosstalk path between the light shielding film 47 and the semiconductor layer 31, the suppression of the charge crosstalk in the semiconductor layer 31 at a deep position is strengthened, and the effect of confining the stray light to its own pixel even at a deep position. , and the sensitivity loss that occurs in FIG. 51 can be reduced. However, there are concerns about deterioration of dark characteristics due to an increase in the number of processes, processing damage, and contamination.
  • [Eighteenth embodiment] 53 is a schematic longitudinal sectional view showing a schematic configuration of a pixel array section of a solid-state imaging device according to an eighteenth embodiment of the present technology; FIG.
  • FIG. 54A is a view showing the cross-sectional structure along line a54-a54 in FIG. 53
  • FIG. 54B is a view showing the cross-sectional structure along line b54-b54 in FIG. 54C
  • FIG. 54D is a view showing the cross-sectional structure along line d54-d54 of FIG.
  • the solid-state imaging device includes a semiconductor layer 31, a photoelectric conversion section 21 provided in the semiconductor layer 31 for each pixel 3, and a fixed charge film. 45 , an insulating film 46 , a light shielding film 47 , an insulating film 48 , a multilayer wiring layer 35 , and a metasurface structure 90 . Further, the solid-state imaging device according to the eighteenth embodiment includes a diffraction/scattering element 101 having periodic unevenness on the interface of the semiconductor layer 31 on the light incident surface side.
  • the multilayer wiring layer 35 may include a reflector 47a formed of part of the wiring 37 in a region overlapping the photoelectric conversion section 21 in plan view.
  • the element separation is strengthened, so that other stray light is also suppressed. That is, when combined with a substrate surface processing technology that obliquely projects light that has entered the substrate to increase sensitivity, a single element isolation portion 213 can simultaneously suppress stray light generated in the metasurface element and stray light generated on the substrate surface. becomes possible.
  • FIG. 55 is a diagram ((a) is a vertical cross-sectional view and (b) is a cross-sectional view) showing a diffraction/scattering element provided at the interface on the light incident surface side of the semiconductor layer.
  • FIG. 56 is a view (part 1) showing a light branching portion provided at the interface on the light incident surface side of the semiconductor layer ((a) is a longitudinal sectional view, (b) is a transverse sectional view), and FIG. FIG.
  • FIG. 58 is a view (part 2) showing the light branching portion provided at the interface on the light incident surface side of the semiconductor layer ((a) is a vertical cross-sectional view and (b) is a cross-sectional view), and FIG. 3 is a view ((a) is a vertical cross-sectional view and (b) is a cross-sectional view) (No. 3) showing a light branching portion provided at the interface on the incident surface side; FIG.
  • a diffraction/scattering element 101 having periodic irregularities on the interface on the light incident surface side (light receiving surface side) of the semiconductor layer 31 on which the photoelectric conversion section 21 is formed. It is configured.
  • the unevenness serves as a diffraction grating, and high-order components are obliquely diffracted, so that the optical path length in the photoelectric conversion section 21 can be lengthened, and particularly the sensitivity of the near-infrared light component can be improved.
  • a quadrangular pyramid formed by wet etching the Si (111) plane using AKW (Alkali Water) can be applied.
  • the diffraction/scattering structure may be formed by dry etching.
  • by adopting a shape in which the cross-sectional area changes in the depth direction reflection is suppressed and the sensitivity is slightly improved.
  • the optical branching portion is formed by forming a trench in the top portion of the photoelectric conversion portion 21 and embedding a fixed charge film 45 and an insulating film 46 such as SiO 2 by ALD or the like.
  • the light branching section 102 may be provided linearly in plan view at a position where light is condensed, or may be provided so as to cross at an angle of 90°. At this time, the crossing angle is not limited to 90°.
  • the crossed light branching section 102 and another light branching section may be provided for the light branching section 102 .
  • the cross portion has a high etching rate due to the microloading effect, the cross portion can be separated by providing a gap to improve the uniformity in the depth direction.
  • the embedding of the fixed charge film 45 and the oxide film in the trench of the optical branching portion 102 can be performed at the same time as the embedding of the isolation region (element isolation portion) 32 to reduce the number of steps.
  • FIG. 59 is a schematic vertical cross-sectional view of a principal part showing a combination of a deflector having a prism function and an on-chip lens in the photodetector according to the nineteenth embodiment of the present technology; Metasurface design can provide a lens function in addition to the prism function, but it is necessary to increase the phase difference accordingly.
  • the phase difference needs to be folded back due to the limitation of the pillar height, there is concern about stray light due to scattering at the folded portion.
  • the prism function of guiding the pillar 93 vertically to the photoelectric conversion section 21 may be specialized, and the on-chip lens 103 may be provided to collect the light.
  • FIG. 60 is a schematic vertical cross-sectional view of a principal part showing a combination of a deflection section having both a prism function and a lens function and an on-chip lens.
  • the pinhole diameter can be reduced by increasing the lens power and narrowing down the light. If the pinhole diameter can be reduced, the effect of confining light and the effect of suppressing flare sensitivity can be enhanced.
  • As a means for enhancing the lens power it is conceivable to provide the on-chip lens 103 after making the pillar 93 perform the prism function and the lens function. Furthermore, pupil correction may be added to the on-chip lens 103 in order to reduce stray light caused by light hitting the boundary between the pixels 3 of the pillar 93 at the pixel 3 at the edge of the field angle.
  • the on-chip lens 103 can be made of organic materials such as styrene resin, acrylic resin, styrene-acrylic resin, and siloxane resin. Alternatively, titanium oxide particles may be dispersed in the above organic material or polyimide resin. It may be made of an inorganic material such as silicon nitride or silicon oxynitride. Also, on the surface of the on-chip lens 103, a material film with a refractive index different from that of the on-chip lens 103 can be arranged to prevent reflection. For NIR applications, materials such as amorphous Si, Poly Si, and germanium may be used.
  • the deflector 106 may be configured with any of the metasurface structures of the above-described embodiments. 59 and 60, and FIGS. 61 to 66, 69, 70, 72, 74, and 76, which will be described later, illustrate the metasurface structure 90 as an example, but are limited to this. not something.
  • FIG. 61 is a schematic vertical cross-sectional view of a principal part showing a combination of the deflector 106 (metasurface structure 90) having a prism function and the inner lens 104.
  • Metasurface design can provide a lens function in addition to the prism function, but a phase difference is required. When the phase difference needs to be folded back due to the limitation of the pillar height, there is concern about stray light due to scattering at the folded portion.
  • the prism function of guiding the pillar 93 vertically to the photoelectric conversion unit 21 may be specialized, and the inner lens 104 may be provided for condensing light.
  • FIG. 62 is a schematic vertical cross-sectional view of a principal part showing a combination of a deflecting portion having both a prism function (metasurface structure 90) and a lens function and an inner lens.
  • the pinhole diameter can be reduced by increasing the lens power and narrowing down the light. If the pinhole diameter can be reduced, the effect of confining light and the effect of suppressing flare sensitivity can be enhanced.
  • As a means for enhancing the lens power it is conceivable to provide the inner lens 104 after making the pillar 93 perform the prism function and the lens function.
  • the inner lens may be made of an inorganic material such as silicon nitride or silicon oxynitride.
  • a material film 105 having a refractive index different from that of the inner lens 104 may be arranged on the surface of the inner lens 104 to prevent reflection.
  • the inner lens 104 may be provided as a box lens having a rectangular cross-sectional shape. Even with a rectangular box lens, it is possible to bend the wavefront due to the difference in the refractive index between the box lenses and the material to produce a lens effect.
  • the deflection section 106 When increasing the height by increasing the distance between the deflection section 106, for example, the metasurface structure 90 and the semiconductor layer 31, for example, when the focusing point is aligned with the pinhole structure, or when configuring the deflection section 106 in multiple stages. , the crosstalk path between the deflecting section 106 and the semiconductor layer 31 is wide, and there is concern about deterioration of characteristics.
  • a light shielding wall or a clad portion may be provided between the deflection portion 106 and the semiconductor layer 31 .
  • the structure of FIG. 63 includes a light shielding wall 108 formed by trenching the insulating film 107 up to the light shielding film 47, burying a light shielding material such as tungsten, and performing CMP. With such provision, it is possible to cut off the crosstalk path between the semiconductor layer 31 and the deflection section 106 .
  • the structure of FIG. 64 is provided with a distance between the upper end of the light shielding wall 108 and the deflection section 106 in order to reduce vignetting of the upper end of the light shielding wall 108 .
  • the crosstalk is slightly worsened, the decrease in sensitivity can be suppressed.
  • the structure of FIG. 65 includes a material having a lower refractive index than the insulating film 107 as the cladding portion 109 .
  • the cladding portion 109 may be used as a gap, and the insulating film 107 may be formed by a film formation method with poor coverage to close the upper end of the gap.
  • a cladding portion 109 for example, an air gap, is provided across the deflecting portion 106.
  • the waveguide effect can be enhanced.
  • structural fragility is a concern.
  • FIG. 67 is a plan view showing a configuration of dividing a photoelectric conversion unit in a photodetector according to a twenty-first embodiment of the present technology
  • the object distance can be calculated from the image shift amount, and high-speed focusing processing and distance measurement (sensing) of the camera lens can be performed.
  • the S/N may be improved by adding outputs in the pixels 100, or images with different parallaxes may be shifted and added to reduce the amount of blurring.
  • the separation region 32 in the pixel 3 can be derived from the example given for the boundary of the pixel 3 . Furthermore, by increasing the number of steps, it is possible to combine the element isolation within the pixel 3 and the element isolation between the pixels 3 in different combinations. For example, the isolation region 32 between the pixels 3 is provided by embedding the light shielding film 47 as shown in FIG. It is possible to suppress inter-pixel crosstalk while maintaining sensitivity. However, the combination is not limited to this.
  • FIG. 69 is a schematic vertical cross-sectional view of a principal part showing a configuration example in which a color filter 110 made of general pigments or dyes is provided under the deflection element in the photodetector according to the twenty-second embodiment of the present technology; is.
  • the deflector 106 preferably has a lens function in addition to the prism function.
  • the pillars must be designed differently for each pixel color.
  • the deflector 106 for example, the metasurface structure 90 is arranged on the color filter 110 with an insulating film 111 interposed therebetween.
  • FIG. 70 is a schematic vertical cross-sectional view of a main part showing a configuration example in which a color filter is provided on the deflection section.
  • a color filter made of pigments or dyes has little change in transmission spectrum with respect to oblique incidence.
  • the on-chip lens 103 may be provided on the color filter 110 to apply pupil correction to obliquely incident light at the edge of the field angle. It is possible to reduce sensitivity loss due to light shielding between pixels.
  • a color filter 110 is arranged on the deflector 106 , eg, the metasurface structure 90 , with a planarization film 112 interposed therebetween.
  • FIGS. 71(a) to (d) show examples of the arrangement of color filters.
  • FIG. 71(a) is a Bayer array consisting of the three primary colors of RGB
  • FIG. 71(b) is a GRB-W array with pixels without color filters
  • FIG. 71(c) is 2 ⁇ 2 pixel addition and individual output.
  • Quad-Bayer array which is possible to achieve the above
  • FIG. 71(d) is an array rotated by 45 degrees to improve the resolution. and are not limited to these.
  • FIG. 72 is a schematic vertical cross-sectional view of a main part showing a combination with a plasmon filter.
  • FIG. 73 is a schematic plan view of the plasmon filter viewed from above.
  • the plasmon filter 113 is an optical element that uses surface plasmon resonance to obtain a light filtering effect, and a metallic conductive thin film is used as a base material. In order to efficiently obtain the effect of surface plasmon resonance, it is necessary to minimize the electric resistance of the surface of the conductive thin film.
  • the metal conductor thin film aluminum or its alloy, which has low electric resistance and is easy to process, is often used (for example, Japanese Patent Laid-Open No. 2018-98641).
  • the plasmon filter 113 changes its transmittance spectrum with respect to oblique incidence. It is desirable to design the deflection element so that the chief ray from the camera lens is perpendicular to the peak wavelength. Plasmon filter 113 is covered with insulating film 114 . The deflection unit 106 is arranged on the light incident surface side of the plasmon filter 113 with the insulating film 114 interposed therebetween. With such provision, it is possible to improve the uniformity of the transmission spectrum within the angle of view.
  • FIG. 74 is a schematic vertical cross-sectional view of a main part showing a combination with a GMR filter.
  • FIG. 75 is a top plan view of the GMR filter.
  • the GMR (Guided Mode Resonance) filter 115 is an optical filter that can transmit only light in a narrow wavelength band (narrow band) by combining a diffraction grating (A) and a clad core structure (B). (For example, JP 2018-195908). It utilizes the resonance of the waveguide mode and the diffracted light generated in the waveguide, and has a high efficiency of light utilization and obtains a sharp resonance spectrum.
  • the transmittance spectrum of the GMR filter 115 changes with respect to oblique incidence. It is preferable to design the deflection element for each pixel so that the incident light is perpendicular to the plane. With such provision, it is possible to improve the uniformity of the transmission spectrum within the angle of view.
  • FIG. 76 is a schematic vertical cross-sectional view of a main part showing a combination with laminated filters having different refractive indices.
  • FIG. 77 is an enlarged view of a part of a laminated filter with different refractive indices.
  • the laminated filter 117 can be alternately laminated by controlling film thicknesses with different refractive indices to have a specific transmission/reflection spectrum due to the light interference effect. It is also possible to design a narrow-band spectrum by setting a pseudo-defective layer that disturbs the periodicity using a technique called photonic crystal. However, when light is obliquely incident on the multilayer filter 117, the spectrum is shifted to a shorter wavelength due to the thicker effective film thickness.
  • the deflector 106 on the laminated filter 117 and design the deflection element for each pixel so that the principal ray from the camera lens is vertically incident on the laminated filter 117. .
  • the pillars 93 are provided with a metasurface structure having a prism function different for each pixel 3 as the deflection unit 106 on the light incident surface side of the photoelectric conversion unit 21, thereby reducing the angle of view
  • the optical characteristics can be improved with respect to crosstalk due to oblique incidence at the edge, non-uniformity of sensitivity and transmission spectrum.
  • the process of changing the shape of the on-chip lens 103 is not necessary, and the simple process of using a metasurface element eliminates the crosstalk caused by oblique incidence at the edge of the field angle, and the non-uniformity of the sensitivity and transmission spectrum. Can improve characteristics.
  • the deflection section 106 in at least two or more stages via the flat film, even if a single layer cannot provide a sufficient phase difference, the crossing caused by the oblique incidence at the edge of the field angle can be prevented.
  • Optical characteristics can be improved against talk and sensitivity non-uniformity, and color-by-color control of the continuous wavelength spectrum can also be realized.
  • the pillars 93 having a high refractive index are likely to reflect light
  • by providing the pillars 93 with antireflection films having different refractive indices it is possible to achieve antireflection in terms of sensitivity and flare.
  • Step 1 Derivation of phase difference map for each pixel As shown in FIG. 78, when the incident angle ⁇ of light in a certain pixel 3, the pixel size D, the assumed wavelength ⁇ , and the pillar position in the pixel are x, the phase difference required for vertical incidence is given by equation (1): can ask.
  • the case of the prism angle in the x direction is shown, but as shown in FIG. 79, it can be extended to two dimensions and a phase difference map corresponding to the prism angle in any direction can be created.
  • the prism design should have a relative phase difference between the pillars 93, constant indefiniteness is allowed.
  • Step 2 Derivation of phase difference library Considering the pillar pitch, height, refractive index, extinction coefficient, shape, film configuration near the pillar, etc. for the structure to be mounted on the photodetector, the phase difference and the pillar diameter are linked as shown in FIG. Create a phase difference library to attach
  • This phase difference library may be calculated by optical simulation such as FDTD or RCWA, or it is possible to obtain it experimentally.
  • the light with the phase difference ⁇ is equivalent to ⁇ +2 ⁇ N (N is an integer). That is, even when a phase difference of 2 ⁇ + ⁇ is required, only a phase difference of ⁇ should be provided. Such replacement with an equivalent phase is called “2 ⁇ folding”.
  • Step 3 Derivation of pillar layout From the phase difference map, the phase difference of each pillar 93 can be replaced with the pillar diameter using the phase difference library. To receive them, we define them as design rules and control the generated pillars 93 to satisfy the design rules.
  • each pillar 93 shown in FIG. 81(c) is adjusted (uniform offset processing) shown in FIG. can be considered as a process of replacing the phase difference with the pillar diameter. If these processes do not meet the design rules, the following measures are taken.
  • the first correspondence is to forcibly wrap around other than 2 ⁇ .
  • the second measure is to forcibly round off the pattern outside the design rule by approximating it to the pillar diameter of the closest phase within the design rule.
  • a rounding amount may cause an error, but it is acceptable if the influence on the pixel characteristics is at a level at which there is no problem.
  • FIG. 82 is a plan view showing the angle of view of the photodetector according to this embodiment.
  • FIG. 83 is a plan view showing an arrangement example of pillars for each image height.
  • the deflection unit 106 has a lens design that converges light on the center of the pixel according to the image height, and a prism angle that matches the prism angle required for each image height.
  • a combination of deflection designs design a pillar 93 for each pixel. That is, as shown in FIG. 82(1), the chief ray of the module lens is perpendicularly incident on pixel 3 positioned at the center of the angle of view (center of image height), and deflection unit 106-1 corresponding to pixel 3 is As shown in FIG. 83(1), they are arranged point-symmetrically with respect to the center of the pixel, and the phase advances toward the outside. be illuminated. Since the pillars 93 are arranged point-symmetrically, the direction of the principal ray does not change.
  • the principal ray is incident with an inclination of 10 degrees in the horizontal direction
  • the pixel 3 corresponding to the image height (2) is provided with the deflection unit 106-2.
  • the deflecting unit 106-2 is designed so that, in addition to the above-described image-height center lens design, it is arranged horizontally so as to correspond to the prism angle at which light incident at 10 degrees in the horizontal direction becomes vertical.
  • the pillars 93 are arranged linearly with a phase difference.
  • the deflection unit 106-3 has a lens design centered on the image height as described above, and in addition to the above-described lens design, the deflection unit 106-3 is arranged in the horizontal direction so as to correspond to the prism angle at which the incident light of 20 degrees in the horizontal direction becomes vertical.
  • the pillars 93 are arranged linearly with a phase difference. The linear slope of this phase difference is about twice the slope at 10 deg.
  • the principal ray is incident with an inclination of 30 degrees in the horizontal direction
  • the pixel 3 corresponding to the image height (4) is provided with the deflector 106-4.
  • the deflection unit 106-4 has a lens design centered on the image height as described above, and also has a horizontal direction so that the incident light of 30 degrees in the horizontal direction corresponds to the vertical prism angle.
  • the pillars 93 are arranged linearly with a phase difference. By arranging in this way, it is possible to simultaneously have a lens function of condensing light at the center of the pixel and a prism function of achieving a prism angle of 30 degrees. Note that FIGS. 82(1) to 82(4) are only examples, and different layouts can be made by 2 ⁇ folding of the phase difference and offset processing. It is the relative phase difference between the pillars 93 that is important.
  • Step 1 Derivation of phase difference map for each pixel If it is possible to obtain a phase difference map that functions as a lens and a phase difference map that functions as a prism, the lens function and the prism function can be obtained by simply adding them for each pillar. A combined phase difference map (FIG. 84(c)) can be synthesized. The derivation process of the prism phase difference map shown in FIG. As for the phase difference map of the lens shown in FIG. 84(b), if the assumed lens shape and refractive index are known, the phase difference can be calculated from the lens thickness and assumed wavelength corresponding to each pillar position. Alternatively, it may be calculated by optical simulation such as FDTD or RCWA, or it is possible to obtain it experimentally. It is also possible to provide only a lens function without designing a prism for each pixel 3 .
  • FIG. 86 is a diagram showing a schematic configuration of an electronic device (for example, camera) according to the twenty-third embodiment of the present technology.
  • the electronic device 200 includes a solid-state imaging device 201, an optical lens 202, a shutter device 203, a drive circuit 204, and a signal processing circuit 205.
  • This electronic device 200 shows an embodiment in which a solid-state imaging device and a distance measuring sensor according to the embodiment of the present technology are used as a solid-state imaging device 201 in an electronic device (for example, a camera).
  • the optical lens 202 forms an image of image light (incident light 206 ) from the subject on the imaging surface of the solid-state imaging device 201 .
  • image light incident light 206
  • a shutter device 203 controls a light irradiation period and a light shielding period for the solid-state imaging device 201 .
  • a drive circuit 204 supplies drive signals for controlling the transfer operation of the solid-state imaging device 201 and the shutter operation of the shutter device 203 .
  • a drive signal (timing signal) supplied from the drive circuit 204 is used to perform signal transfer of the solid-state imaging device 201 .
  • a signal processing circuit 205 performs various signal processing on signals (pixel signals) output from the solid-state imaging device 201 .
  • the video signal that has undergone signal processing is stored in a storage medium such as a memory, or output to a monitor.
  • the solid-state imaging device 201 has a metasurface structure, and the direction of the principal ray that is obliquely incident from the optical lens 202 can be controlled for each pixel, for example, it can be vertically incident on the photoelectric conversion unit at any image height.
  • the electronic device 200 of the nineteenth embodiment non-uniform sensitivity within the angle of view, shading, deterioration of crosstalk, and the like can be improved.
  • the electronic device 200 to which the solid-state imaging device of the above-described embodiment can be applied is not limited to cameras, and can be applied to other electronic devices.
  • the present invention may be applied to imaging devices such as camera modules for mobile devices such as mobile phones and tablet terminals.
  • FIG. 87 is a block diagram showing the configuration of an example of an electronic device using a distance measuring device applicable to this embodiment.
  • Electronic device 300 includes a distance measuring device 301 and an application section 320 .
  • the application unit 320 is implemented, for example, by running a program on the CPU, requests the distance measurement device 301 to perform distance measurement, and receives distance information and the like as the result of distance measurement from the distance measurement device 301 .
  • the ranging device 301 includes a light source section 310 , a light receiving section 311 and a ranging processing section 312 .
  • the light source unit 310 includes, for example, a light emitting element that emits light having a wavelength in the infrared region, and a driving circuit that drives the light emitting element to emit light.
  • an LED Light Emitting Diode
  • a VCSEL Vertical Cavity Surface Emitting LASER
  • a plurality of light emitting elements are formed in an array can also be applied as the light emitting element included in the light source unit 310 .
  • the light-receiving unit 311 includes, for example, a light-receiving element capable of detecting light with a wavelength in the infrared region, and a signal processing circuit that outputs a pixel signal according to the light detected by the light-receiving element.
  • a light-receiving element capable of detecting light with a wavelength in the infrared region
  • a signal processing circuit that outputs a pixel signal according to the light detected by the light-receiving element.
  • the pixel 3 described in the first embodiment can be applied.
  • a distance measurement processing unit 312 executes distance measurement processing in the distance measurement device 301 in response to a distance measurement instruction from the application unit 320, for example.
  • the distance measurement processing unit 312 generates a light source control signal for driving the light source unit 310 and supplies it to the light source unit 310 .
  • the distance measurement processing unit 312 controls light reception by the light receiving unit 311 in synchronization with the light source control signal supplied to the light source unit 310 .
  • the distance measurement processing unit 312 generates an exposure control signal for controlling the exposure period of the light receiving unit 311 in synchronization with the light source control signal, and supplies it to the light receiving unit 311 .
  • the light receiving section 311 outputs valid pixel signals during the exposure period indicated by the exposure control signal.
  • the distance measurement processing unit 312 calculates distance information based on the pixel signal output from the light receiving unit 311 in response to light reception and the light source control signal for driving the light source unit 310 .
  • the distance measurement processing unit 312 can also generate predetermined image information based on this pixel signal.
  • the distance measurement processing unit 312 passes the distance information and image information calculated and generated based on the pixel signal to the application unit 320 .
  • the distance measurement processing unit 312 generates a light source control signal for driving the light source unit 310 and supplies it to the light source unit 310 according to, for example, an instruction to execute distance measurement from the application unit 320 . .
  • the distance measurement processing unit 312 controls light reception by the light receiving unit 311 based on the exposure control signal synchronized with the light source control signal.
  • the light source section 310 emits light according to the light source control signal generated by the ranging processing section 312 .
  • Light emitted from the light source unit 310 is emitted from the light source unit 310 as emitted light 330 .
  • This emitted light 330 is reflected by, for example, an object 331 to be measured and received by the light receiving section 311 as reflected light 332 .
  • the light receiving unit 311 supplies the distance measurement processing unit 312 with pixel signals corresponding to the reception of the reflected light 332 .
  • Distance measurement processing section 312 measures distance D to object 331 based on the timing at which light source section 310 emits light and the timing at which light receiving section 311 receives light.
  • a direct ToF (Time of Flight) method and an indirect ToF method are known.
  • the direct ToF method measures the distance D based on the difference (time difference) between the timing of light emission by the light source unit 310 and the timing of light reception by the light receiving unit 311 .
  • the distance D is measured based on the phase difference between the phase of light emitted by the light source unit 310 and the phase of light received by the light receiving unit 311 .
  • electron amplification is often performed using an avalanche element.
  • the present embodiment it is possible to make the light vertically incident on the photoelectric conversion element at any image height, and it is possible to reduce variations in the time to reach the avalanche element between pixels.
  • the indirect ToF two charge storage units called FD (Floating Diffusion) are provided and read out alternately to calculate the phase. The talk differs between the two FDs, resulting in an output difference, which causes a phase shift in calculation, resulting in a distance measurement error.
  • the present embodiment it becomes possible to make the light vertically incident on the photoelectric conversion element at any image height, so that the crosstalk difference between the two FDs does not occur, and distance measurement accuracy with less error can be realized. can.
  • the present embodiment can be applied to both the direct ToF and indirect ToF light receiving units 311 .
  • a pixel array section in which a plurality of pixels are arranged two-dimensionally, each pixel of the plurality of pixels, a photoelectric conversion unit provided in a semiconductor layer; a metasurface structure provided on the light incident surface side of the semiconductor layer and guiding incident light to the photoelectric conversion unit;
  • the metasurface structure is a plurality of pillars arranged relative to each other at a distance shorter than the wavelength of the incident light; a base layer in contact with the pillar from the semiconductor layer side; a transparent support that connects and supports at least a portion between the plurality of pillars at a height position different from that of the underlying layer; a photodetector comprising:
  • the transparent support is a transparent material filled between the plurality of pillars, The photodetector according to (1) above, wherein the transparent material and the pillar have different refractive indices.
  • the transparent support is a transparent protective film that supports the plurality of pillars as a flat surface at the end of the plurality of pillars opposite to the semiconductor layer,
  • the photodetector according to (1), wherein the metasurface structure further includes a gap provided between the pillars adjacent to each other.
  • the photodetector according to any one of (1) to (11) above, wherein at least part of the pixel has an uneven shape on the light incident surface side of the semiconductor layer.
  • the pillars are made of amorphous silicon, polycrystalline silicon, germanium, titanium oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon oxide, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, and Any material of zirconium oxide, or said amorphous silicon, said polycrystalline silicon, said germanium, said titanium oxide, said niobium oxide, said tantalum oxide, said aluminum oxide, said hafnium oxide, said silicon nitride, said silicon oxide, Any of the above (1) to (12), including a laminated structure in which at least two materials selected from the silicon oxynitride, the silicon carbide, the silicon oxycarbide, the silicon oxycarbide, and the zirconium oxide are laminated
  • the photodetector according to 1. (14)
  • the transparent material is any one of siloxane-based resin, styrene-based resin, acrylic resin, and styrene-acrylic copolymer-based resin, or the siloxane-based resin, the styrene-based resin, the acrylic resin, and the styrene-acrylic copolymer.
  • a material containing fluorine in any of the polymer resins, or any of the siloxane resin, the styrene resin, the acrylic resin, and the styrene-acrylic copolymer resin has a higher refractive index than these resins.
  • the photodetector according to (2) above which is composed of a material containing beads with a low modulus.
  • the transparent material or the reinforcing beam is at least one of silicon oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, and zirconium oxide. or the silicon oxide, the niobium oxide, the tantalum oxide, the aluminum oxide, the hafnium oxide, the silicon nitride, the silicon oxynitride, the silicon carbide, the silicon oxycarbide, the silicon oxycarbide, the oxide
  • the photodetector according to (2) or (3) above which is composed of a laminated structure in which at least two zirconium materials are laminated.
  • the metasurface structure further includes a transparent protective film formed of an inorganic material and provided on the opposite side of the transparent material to the semiconductor layer.
  • the metasurface structure further includes a transparent material filled between the adjacent pillars, which is a material different from that of the reinforcing beams.
  • the reinforcing beams are provided in a plurality of steps in the height direction of the pillars, being spaced apart from each other.
  • a method of manufacturing a photodetector comprising: (25) forming a transparent support on the light incident surface side of the underlayer; Forming a plurality of pillars provided on the light incident surface side of the underlayer and mutually adjacent to each other supported by the transparent support;
  • a method of manufacturing a photodetector comprising: (26) forming a plurality of pillars on the light incident surface side of the underlayer, Forming a reinforcing beam in a plan view at a height position different from the end of the pillar,
  • a method of manufacturing a photodetector comprising: (27) forming a plurality of pillars arranged at a distance shorter than the wavelength of incident light on the light incident surface side of the underlayer; forming a transparent protective film that supports the side of each of the pillars

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

ピラーの倒れを抑制する。光検出装置は、複数の画素が二次元状に配置された画素アレイ部を備えている。そして、複数の画素の各々の画素は、半導体層に設けられた光電変換部と、半導体層の光入射面側に配置され、かつ入射光を光電変換部に導くメタサーフェス構造体とを備えている。そして、メタサーフェス構造体は、入射光の波長よりも短い距離で互いに配置される複数のピラーと、複数のピラーの間の少なくとも一部を接続して支持する透明支持体とを含む。

Description

光検出装置及びその製造方法並びに電子機器
　本技術（本開示に係る技術）は、光検出装置及びその製造方法並びに電子機器に関し、特に、メタサーフェス構造体を備えた光検出装置及びその製造方法並びに電子機器に適用して有効な技術に関するものである。
　近年、メタサーフェスと呼ばれ、光の波長よりも小さい構造体により光の透過率、位相、偏光、波面を制御する技術が注目されている。このメタサーフェスには種々の構造が存在する。特許文献１には、複数のピラーを含むピラー型メタサーフェス構造体が開示されている。また、特許文献２には、ピラー型メタサーフェス構造体を色分離レンズアレイに適用したイメージセンサが開示されている。
特表２０２０－５３７１９３号公報 ＷＯ２０１９／０４６８２７号
　ところで、ピラー型メタサーフェス構造体は、複数のピラーを個々に点在させて形成する必要がある。このため、単純にピラーが倒れる懸念があり、光検出装置の製造歩留まりの観点から改良の余地があった。
　本技術の目的は、ピラーの倒れを抑制することが可能な技術を提供することにある。
　（１）本技術の一態様に係る光検出装置は、
　複数の画素が二次元状に配置された画素アレイ部を備え、
　上記複数の画素の各々の画素は、
　半導体層に設けられた光電変換部と、
　上記半導体層の光入射面側に配置され、かつ入射光を上記光電変換部に導くメタサーフェス構造体と、を備え、
　上記メタサーフェス構造体は、
　上記入射光の波長よりも短い距離で互いに配置される複数のピラーと、
　前記ピラーの前記半導体層側から接する下地層と、
　前記下地層とは異なる高さ位置で、前記複数のピラーの間の少なくとも一部を接続して支持する透明支持体と、
　を含む。
　（２）本技術の他の態様に係る光検出装置の製造方法は、
　下地層の光入射面側に、入射光の波長よりも短い距離で互いに配置される複数のピラーを形成し、互いに隣り合う上記ピラーの間に前記複数のピラーの間の少なくとも一部を接続して支持する透明支持体を形成する、
　ことを含む。
　（３）本技術の他の態様に係る電子機器は、
　光検出装置と、被写体からの像光を上記光検出装置の撮像面上に結像させる光学レンズと、上記光検出装置から出力される信号に信号処理を行う信号処理回路と、を備え、
　上記光検出装置は、
　複数の画素が二次元状に配置された画素アレイ部を備え、
　上記複数の画素の各々の画素は、
　半導体層に設けられた光電変換部と、
　上記半導体層の光入射面側に配置され、かつ入射光を上記光電変換部に導くメタサーフェス構造体と、を備え、
　上記メタサーフェス構造体は、
　上記入射光の波長よりも短い距離で互いに配置される複数のピラーと、
　前記ピラーの前記半導体層側から接する下地層と、
　前記下地層とは異なる高さ位置で、前記複数のピラーの間の少なくとも一部を接続して支持する透明支持体と、
　を含む。
本技術の第１実施形態に係る固体撮像装置の一構成例を示すチップレイアウト図である。 本技術の第１実施形態に係る固体撮像装置の一構成例を示すブロック図である。 本技術の第１実施形態に係る固体撮像装置の画素の一構成例を示す等価回路図である。 本技術の第１実施形態に係る固体撮像装置の画素アレイ部及び周辺部の概略構成を示す模式的縦断面図である。 図４のメタサーフェス構造体の部分を拡大した要部拡大模式的縦断面図である。 図５の一部を拡大した要部拡大模式的縦断面図である。 ピラーの平面レイアウトパターンの一例を示す図である。 半導体ウエハの平面構成を示す図である。 図８ＡのＡ領域を拡大してチップ形成領域の構成を示す図である。 本技術の第１実施形態に係る固体撮像装置の製造方法を示す模式的工程縦断面図である。 図９Ａに続く模式的工程縦断面図である。 図９Ｂに続く模式的工程縦断面図である。 図９Ｃに続く模式的工程縦断面図である。 図９Ｄに続く模式的工程縦断面図である。 図９Ｅに続く模式的工程縦断面図である。 図９Ｆに続く模式的工程縦断面図である。 図９Ｇに続く模式的工程縦断面図である。 図９Ｈに続く模式的工程縦断面図である。 図９Ｉの一部を拡大した模式的縦断面図である。 図９Ｊに続く模式的工程縦断面図である。 図９Ｋに続く模式的工程縦断面図である。 第１実施形態の変形例のメタサーフェス構造体の一部を示す模式的縦断面図である。 ピラーの平面形状の種類を示す図である。 ピラーの平面レイアウトパターンの他の例を示す図である。 本技術の第２実施形態に係る固体撮像装置の製造方法に含まれるメタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図１３Ａに続く模式的工程縦断面図である。 図１３Ｂに続く模式的工程縦断面図である。 図１３Ｃに続く模式的工程縦断面図である。 図１３Ｄに続く模式的工程縦断面図である。 図１３Ｅに続く模式的工程縦断面図である。 本技術の第３実施形態に係る固体撮像装置の一構成例を示す模式的縦断面図である。 本技術の第４実施形態に係る固体撮像装置の一構成例を示す模式的縦断面図である。 ピラー径と位相ずれとの相関図である。 位相の折り返しを説明するための図である。 本技術の第５実施形態に係る固体撮像装置の画素アレイ部及び周辺部の一構成例を示す模式的縦断面図である。 図１８のメタサーフェス構造体の部分を拡大した要部模式的縦断面図である。 本技術の第５実施形態に係る固体撮像装置の製造方法において、メタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図２０Ａに続く模式的工程縦断面図である。 図２０Ｂに続く模式的工程縦断面図である。 図２０Ｃに続く模式的工程縦断面図である。 図２０Ｄに続く模式的工程縦断面図である。 図２０Ｅに続く模式的工程縦断面図である。 図２０Ｆに続く模式的工程縦断面図である。 図２０Ｇに続く模式的工程縦断面図である。 本技術の第６実施形態に係る固体撮像装置のメタサーフェス構造体の一構成例を示す要部模式的縦断面図である。 本技術の第６実施形態に係る固体撮像装置の製造方法において、メタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図２２Ａに続く模式的工程縦断面図である。 図２２Ｂに続く模式的工程縦断面図である。 本技術の第７実施形態に係る固体撮像装置のメタサーフェス構造体の一構成例を示す要部模式的縦断面図である。 本技術の第７実施形態に係る固体撮像装置の製造方法において、メタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図２４Ａに続く模式的工程縦断面図である。 図２４Ｂに続く模式的工程縦断面図である。 図２４Ｃに続く模式的工程縦断面図である。 図２４Ｄに続く模式的工程縦断面図である。 図２４Ｅに続く模式的工程縦断面図である。 図２４Ｆに続く模式的工程縦断面図である。 図２４Ｇに続く模式的工程縦断面図である。 本技術の第８実施形態に係る固体撮像装置において、メタサーフェス構造体の一構成例を示す要部模式的縦断面図である。 本技術の第８実施形態に係る固体撮像装置の製造方法において、メタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図２６Ａに続く模式的工程縦断面図である。 図２６Ｂに続く模式的工程縦断面図である。 本技術の第９実施形態に係る固体撮像装置において、メタサーフェス構造体の一構成例を示す要部模式的縦断面図である。 図２７Ａのメタサーフェス構造体の要部模式的平面図である。 本技術の第９実施形態に係る固体撮像装置の製造方法において、メタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図２８Ａに続く模式的工程縦断面図である。 図２８Ｂに続く模式的工程縦断面図である。 本技術の第９実施形態の変形例１に係る固体撮像装置において、メタサーフェス構造体の一構成例を示す要部模式的縦断面図である。 本技術の第９実施形態の変形例２に係る固体撮像装置の製造方法において、メタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図３０Ａに続く模式的工程縦断面図である。 図３０Ｂに続く模式的工程縦断面図である。 ピラーの倒れを説明するための図である。 ピラーの倒れを説明するための図である。 本技術の第１０実施形態に係る固体撮像装置の画素アレイ部及び周辺部の概略構成を示す模式的縦断面図である。 図３２のメタサーフェス構造体の部分を拡大した要部模式的縦断面図である。 本技術の第１０実施形態に係る固体撮像装置の製造方法において、メタサーフェス構造体形成工程を示す模式的工程縦断面図である。 図３４Ａに続く模式的工程縦断面図である。 図３４Ｂに続く模式的工程縦断面図である。 図３４Ｃに続く模式的工程縦断面図である。 図３４Ｄに続く模式的工程縦断面図である。 本技術の第１１実施形態に係る固体撮像装置の製造方法において、メタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図３５Ａに続く模式的工程縦断面図である。 図３５Ｂに続く模式的工程縦断面図である。 図３５Ｃに続く模式的工程縦断面図である。 本技術の第１２実施形態に係る固体撮像装置の製造方法において、メタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図３６Ａに続く模式的工程縦断面図である。 図３６Ｂに続く模式的工程縦断面図である。 図３６Ｃに続く模式的工程縦断面図である。 図３６Ｄに続く模式的工程縦断面図である。 図３６Ｅに続く模式的工程縦断面図である。 本技術の第１３実施形態に係る固体撮像装置の製造方法において、メタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図３７Ａに続く模式的工程縦断面図である。 図３７Ｂに続く模式的工程縦断面図である。 図３７Ｃに続く模式的工程縦断面図である。 本技術の第１４実施形態に係る固体撮像装置の製造方法において、メタサーフェス構造体の形成工程を示す模式的工程縦断面図である。 図３８Ａに続く模式的工程縦断面図である。 図３８Ｂに続く模式的工程縦断面図である。 図３８Ｃに続く模式的工程縦断面図である。 本技術の第１５実施形態に係る固体撮像装置の画素アレイ部及び周辺部の概略構成を示す模式的縦断面図である。 図３９のメタサーフェス構造体を拡大した要部模式的縦断面図である。 本技術の第１６実施形態に係る固体撮像装置の画素アレイ部及び周辺部の概略構成を示す模式的縦断面図である。 本技術の第１７実施形態に係る固体撮像装置の画素アレイ部及び周辺部の概略構成を示す模式的縦断面図である。 図４２の遮光膜の一構成例を示す平面図である。 遮光膜の変形例を示す平面図（その１）である。 遮光膜の変形例を示す平面図（その２）である。 遮光膜の変形例を示す平面図（その３）である。 図４２の分離領域の一構成例を示す縦断面図である。 分離領域の変形例を示す縦断面図（その１）である。 分離領域の変形例を示す縦断面図（その２）である。 分離領域の変形例を示す縦断面図（その３）である。 分離領域の変形例を示す縦断面図（その４）である。 分離領域の変形例を示す縦断面図（その５）である。 本技術の第１８実施形態に係る固体撮像装置の画素アレイ部の概略構成を示す模式的縦断面図である。 図５３のａ５４－ａ５４線に沿った横断面構造を示す図である。 図５３のｂ５４－ｂ５４線に沿った横断面構造を示す図である。 図５３のｃ５４－ｃ５４線に沿った横断面構造を示す図である。 図５３のｄ５４－ｄ５４線に沿った横断面構造を示す図である。 半導体層の光入射面側の界面に設けた回折・散乱素子を示す図である。 半導体層の光入射面側の界面に設けた光分岐部を示す図（その１）である。 半導体層の光入射面側の界面に設けた光分岐部を示す図（その２）である。 半導体層の光入射面側の界面に設けた光分岐部を示す図（その３）である。 本技術の第１９実施形態に係る光検出装置において、プリズム機能の偏向部（メタサーフェス構造体）とオンチップレンズとの組み合わせを示す要部模式的縦断面図である。 プリズム機能とレンズ機能とを兼ね備えた偏向部とオンチップレンズとの組み合わせを示す要部模式的縦断面図である。 プリズム機能の偏向部（メタサーフェス構造体）とインナーレンズとの組み合わせを示す要部模式的縦断面図である。 プリズム機能（メタサーフェス構造体）とレンズ機能とを兼ね備えた偏向部とインナーレンズとの組み合わせを示す要部模式的縦断面図である。 本技術の第２０実施形態に係る光検出装置において、遮光壁の構成を示す要部模式的縦断面図（その１）である。 遮光壁の構成を示す要部模式的縦断面図（その２）である。 遮光壁の構成を示す要部模式的縦断面図（その３）である。 遮光壁の構成を示す要部模式的縦断面図（その４）である。 本技術の第２１実施形態に係る光検出装置において、光電変換部の分割の構成を示す平面図（その１）である。 光電変換部の分割の構成を示す平面図（その２）である。 本技術の第２２実施形態に係る光検出装置において、一般的な顔料、或いは、染料からなるカラーフィルタを偏向部の上に備えた構成例を示す要部模式的縦断面図である。 カラーフィルタを偏向部の上に備えた構成例を示す要部模式的縦断面図である。 カラーフィルタの配列例を示す平面図である。 プラズモンフィルタとの組み合わせを示す要部模式的縦断面図である。 プラズモンフィルタの模式的平面図である。 ＧＭＲフィルタとの組み合わせを示す要部模式的縦断面図である。 ＧＭＲフィルタの回折格子とクラッド・コア構造とを示す模式的平面図である。 屈折率の異なる積層フィルタとの組み合わせを示す要部模式的縦断面図である。 屈折率の異なる積層フィルタの一部を拡大した図である。 垂直入力に必要な位相差を説明するために示す図である。 ある方位のプリズム角に対応する位相差マップを示す図である。 位相差とピラー径を紐づける位相差libraryを示す特性図である。 各ピラーの位相差をピラー径に置き換える処理を説明するために示す図である。 光検出器の画角を示す平面図である。 像高毎のピラーの配置例を示す平面図である。 レンズ機能とプリズム機能を兼ね備えた位相差マップを示す図である。 レンズの位相差マップを説明するために示す図である。 本技術の第２３実施形態に係る電子機器の概略構成を示す図である。 本技術の第２４実施形態に係る電子機器の概略構成を示す図である。
　以下、図面を参照して本技術の実施形態を詳細に説明する。
　なお、以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。
　また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、本明細書中に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　また、本明細書中における透明の定義は、光検出装置が受光する想定の波長域に対して、その部材の透過率が１００％に近い状態を表すものとする。例えば、想定の波長域に対し材料自体に吸収があっても極薄に加工されて透過率が１００％に近い部材であれば透明である。例えば、近赤外領域に用いられる光検出装置の場合に、可視域において吸収が大きい部材であっても、近赤外領域において透過率が１００％に近ければ透明といえる。或いは、多少の吸収成分や反射成分があったとしても、その影響が光検出装置の感度仕様と照らし合わせて許容できる範囲であれば、透明とみなせるものとする。
　また、以下の実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであり、構成を下記のものに特定するものではない。即ち、本技術の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本技術の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
　また、以下の実施形態では、空間内で互に直交する三方向において、同一平面内で互に直交する第１の方向及び第２の方向をそれぞれＸ方向、Ｙ方向とし、第１の方向及び第２の方向のそれぞれと直交する第３の方向をＺ方向とする。そして、以下の実施形態では、後述する半導体層の厚さ方向をＺ方向として説明する。
　〔第１実施形態〕
　この第１実施形態では、光検出装置として、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである固体撮像装置に本技術を適用した一例について説明する。
　≪固体撮像装置の全体構成≫
　まず、固体撮像装置１Ａの全体構成について説明する。
　図１に示すように、本技術の第１実施形態に係る固体撮像装置１Ａは、平面視したときの二次元平面形状が方形状の半導体チップ２を主体に構成されている。即ち、固体撮像装置１Ａは、半導体チップ２に搭載されている。この固体撮像装置１Ａ（２０１）は、図８６に示すように、光学レンズ２０２を介して被写体からの像光（入射光２０６）を取り込み、撮像面上に結像された入射光２０６の光量を画素単位で電気信号に変換して画素信号として出力する。
　図１に示すように、固体撮像装置１Ａが搭載された半導体チップ２は、互いに直交するＸ方向及びＹ方向を含む二次元平面において、中央部に設けられた方形状の画素アレイ部２Ａと、この画素アレイ部２Ａの外側に画素アレイ部２Ａを囲むようにして設けられた周辺部２Ｂとを備えている。
　画素アレイ部２Ａは、例えば図８６に示す光学レンズ（光学系）２０２により集光される光を受光する受光面である。そして、画素アレイ部２Ａには、Ｘ方向及びＹ方向を含む二次元平面において複数の画素３が行列状（アレイ状）に配置されている。換言すれば、画素３は、二次元平面内で互いに直交するＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されている。
　図１に示すように、周辺部２Ｂには、複数のボンディングパッド１４が配置されている。複数のボンディングパッド１４の各々は、例えば、半導体チップ２の二次元平面における４つの辺の各々の辺に沿って配列されている。複数のボンディングパッド１４の各々は、半導体チップ２を外部装置と電気的に接続する際に用いられる入出力端子である。
　図２に示すように、半導体チップ２（固体撮像装置１Ａ）は、画素アレイ部２Ａと、垂直駆動部４と、カラム信号処理部５と、制御部８と、を備えている。画素アレイ部２Ａは、画素３が２次元格子状に配置されて構成されたものである。ここで、画素３は、照射された光に応じた画像信号を生成するものである。この画素３は、照射された光に応じた電荷を生成する光電変換部２１（図３参照）を有する。また画素３は、図３に示す画素回路２９を更に有する。この画素回路２９は、光電変換部２１により生成された電荷に基づく画像信号を生成する。画像信号の生成は、後述する垂直駆動部４により生成された制御信号により制御される。
　図２に示すように、画素アレイ部２Ａには、信号線１１及び１２がＸＹマトリクス状に配置されている。信号線１１は、画素３における画素回路２９（図３参照）の制御信号を伝達する信号線であり、画素アレイ部２Ａの行毎に配置され、各行に配置される画素３に対して共通に配線されている。信号線１２は、画素３の画素回路２９により生成された画像信号を伝達する信号線であり、画素アレイ部２Ａの列毎に配置され、各列に配置される画素３に対して共通に配線されている。これら光電変換部２１及び画素回路２９は、半導体チップ２に搭載されている。
　垂直駆動部４は、画素３の画素回路２９の制御信号を生成するものである。この垂直駆動部４は、生成した制御信号を、信号線１１を介して画素３に伝達する。
　カラム信号処理部５は、画素３により生成された画像信号を処理するものである。このカラム信号処理部５は、信号線１２を介して画素３から伝達された画像信号の処理を行う。カラム信号処理部５における処理には、例えば、画素３において生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。カラム信号処理部５により処理された画像信号は、固体撮像装置１Ａの画像信号として出力される。
　制御部８は、固体撮像装置１Ａの全体を制御するものである。この制御部８は、垂直駆動部４及びカラム信号処理部５を制御する制御信号を生成して出力することにより、固体撮像装置１Ａの制御を行う。制御部８により生成された制御信号は、信号線８ａ及び８ｂにより垂直駆動部４及びカラム信号処理部５に対してそれぞれ伝達される。
　なお、垂直駆動部４、カラム信号処理部５及び制御部８を含めてロジック回路と呼ぶこともある。
　図３に示すように、画素３は、光電変換部２１と、画素回路２９と、を備えている。画素回路２９は、電荷保持部２２と、ＭＯＳトランジスタ２３から２６と、を備えている。
　光電変換部２１のアノードは接地され、カソードはＭＯＳトランジスタ２３のソースに接続されている。ＭＯＳトランジスタ２３のドレインは、ＭＯＳトランジスタ２４のソース、ＭＯＳトランジスタ２５のゲート電極及び電荷保持部２２の一端に接続されている。電荷保持部２２の他の一端は、接地されている。
　ＭＯＳトランジスタ２５及び２６の各々のドレインは電源線Ｖｄｄに共通に接続され、ＭＯＳトランジスタ２５のソースはＭＯＳトランジスタ２６のドレインに接続されている。ＭＯＳトランジスタ２６のソースは、出力信号線ＯＵＴに接続されている。ＭＯＳトランジスタ２３、２４及び２６のゲート電極は、それぞれ転送信号線ＴＲ、リセット信号線ＲＳＴ及び選択信号線ＳＥＬに接続されている。
　なお、転送信号線ＴＲ、リセット信号線ＲＳＴ及び選択信号線ＳＥＬは、信号線１１を構成する。また、出力信号線ＯＵＴは、信号線１２を構成する。光電変換部２１は、前述のように照射された光に応じた電荷を生成するものである。この光電変換部２１としては、例えばフォトダイオードを使用することができる。また、電荷保持部２２及びＭＯＳトランジスタ２３から２６は、画素回路２９を構成する。
　ＭＯＳトランジスタ２３は、光電変換部２１の光電変換により生成された電荷を電荷保持部２２に転送するトランジスタである。ＭＯＳトランジスタ２３における電荷の転送は、転送信号線ＴＲにより伝達される信号により制御される。
　電荷保持部２２は、ＭＯＳトランジスタ２３により転送された電荷を保持するキャパシタである。ＭＯＳトランジスタ２５は、電荷保持部２２に保持された電荷に基づく信号を生成するトランジスタである。ＭＯＳトランジスタ２６は、ＭＯＳトランジスタ２５により生成された信号を画像信号として出力信号線ＯＵＴに出力するトランジスタである。このＭＯＳトランジスタ２６は、選択信号線ＳＥＬにより伝達される信号により制御される。
　ＭＯＳトランジスタ２４は、電荷保持部２２に保持された電荷を電源線Ｖｄｄに排出することにより電荷保持部２２をリセットするトランジスタである。このＭＯＳトランジスタ２４によるリセットは、リセット信号線ＲＳＴにより伝達される信号により制御され、ＭＯＳトランジスタ２３による電荷の転送の前に実行される。
　なお、このリセットの際、ＭＯＳトランジスタ２３を導通させることにより、光電変換部２１のリセットも行うことができる。このように、画素回路２９は、光電変換部２１により生成された電荷を画像信号に変換する。
　なお、ＭＯＳトランジスタ２３～２６の各々は、ゲート絶縁膜、ゲート電極、ソース領域及びドレイン領域として機能する一対の主電極領域を含み、ゲート絶縁膜が酸化シリコン膜で構成された電界効果トランジスタである。ＭＯＳトランジスタの替わりに、ＭＩＳトランジスタを用いてもよい。
　≪固体撮像装置の具体的な構成≫
　次に、固体撮像装置１Ａの具体的な構成について説明する。
　図４に示すように、半導体チップ２は、半導体基体３０と、この半導体基体３０の光入射面側とは反対側に設けられた支持基板４１と、を備えている。
　＜半導体基体＞
　半導体基体３０は、複数の光電変換部２１が設けられた半導体層３１と、この半導体層３１の厚さ方向において互いに反対側に位置する第１の面Ｓ１及び第２の面Ｓ２のうちの第１の面Ｓ１側に設けられた多層配線層３５と、を備えている。
　また、半導体基体３０は、半導体層３１の第２の面Ｓ２側に、この第２の面Ｓ２側から順次積層された固定電荷膜４５、絶縁膜４６、遮光膜４７及び絶縁膜４８を更に備えている。
　また、半導体基体３０は、半導体層３１の第２の面Ｓ２側であって、半導体層３１の第２の面Ｓ２側に対し、半導体層３１側とは反対側に設けられたメタサーフェス構造体５０を更に備えている。
　ここで、半導体層３１の第１の面Ｓ１を素子形成面又は主面、第２の面Ｓ２を光入射面又は裏面と呼ぶこともある。この第１実施形態の固体撮像装置１Ａは、半導体層３１の第２の面（光入射面，裏面）Ｓ２側から入射した光を、半導体層３１に設けられた光電変換部２１で光電変換する。
　また、平面視とは、半導体層３１の厚さ方向（Ｚ方向）に沿う方向から見た場合を指す。
　＜半導体層＞
　図４に示すように、半導体層３１には、第１導電型、この第１実施形態ではｐ型の半導体領域３３と、第２導電型、この第１実施形態ではｎ型の半導体領域３４と、が設けられている。半導体層３１としては、例えば、Ｓｉ基板、ＳｉＧｅ基板、ＩｎＧａＡｓ基板などを用いることができる。この第１実施形態では、例えばＳｉ基板を用いている。半導体層３１は、画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられている。
　図４に示すように、ｐ型の半導体領域３３は、半導体層３１の厚さ方向（Ｚ方向）の全域に亘って、換言すれば半導体層３１の第２の面Ｓ２及び第１の面Ｓ１に亘って設けられている。そして、ｐ型の半導体領域３３は、平面視で画素アレイ部２Ａの全域に設けられ、かつ画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられている。
　ｎ型の半導体領域３４は、画素３毎にｐ型の半導体領域３３の中に設けられ、かつ半導体層３１の第２の面Ｓ２側及び第１の面Ｓ１側に亘って設けられている。即ち、ｎ型の半導体領域３４は、半導体層３１の第２の面Ｓ２側の上面部、半導体層３１の第１の面Ｓ１側の下面部、及び側面部がｐ型の半導体領域３３で囲まれている。
　ここで、上述の光電変換部２１は、主にｎ型の半導体領域３４で構成され、ｐ型の半導体領域３３とｎ型の半導体領域３４とによるｐｎ接合型のフォトダイオードとして構成されている。
　ｎ型の半導体領域３４（光電変換部２１）の上面部側及び下面部側に位置するｐ型の半導体領域３３、換言すれば半導体層３１の表裏両面に臨むｐ型の半導体領域３３は、暗電流抑制のための正孔電荷蓄積領域を兼ねている。
　ｎ型の半導体領域３４の側面部に位置するｐ型の半導体領域３３は、互いに隣り合うｎ型の半導体領域３４を電気的に分離する分離領域３２として機能する。即ち、この第１実施形態の分離領域３２はｐ型の半導体領域３３で構成されている。そして、ｎ型の半導体領域３４を含む光電変換部２１は、分離領域３２で区画され、互いに隣り合う光電変換部２１と電気的に分離されている。分離領域３２には、基準電位として例えば０Ｖのグランド電位が印加される。
　ここで、図４には図示していないが、上述の画素回路２９に含まれるＭＯＳトランジスタ２３～２６は、半導体層３１の第１の面Ｓ１側に構成されている。この第１実施形態では、ＭＯＳトランジスタ２３～２６は、画素３毎に設けられているが、複数画素で共有して備えることもできる。
　＜多層配線層＞
　図４に示すように、多層配線層３５は、半導体層３１の光入射面（第２の面Ｓ２）側とは反対側の第１の面Ｓ１側に設けられており、配線３７を含む配線層が層間絶縁膜３６を介して複数段積層された構成になっている。
　多層配線層３５は、画素３により生成された画像信号を伝達するものである。また、多層配線層３５は、画素回路２９に印加される信号の伝達をさらに行う。具体的には、多層配線層３５は、図３において説明した信号線（出力信号線ＯＵＴ、転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬ）及び電源線Ｖｄｄを構成する。多層配線層３５と画素回路２９との間は、ビアプラグにより接続されている。また、多層配線層３５の配線層間もビアプラグにより接続されている。多層配線層３５は、例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属により構成することができる。ビアプラグは、例えば、タングステン（Ｗ）やＣｕ等の金属により構成することができる。多層配線層３５の層間絶縁膜３６には、例えば、酸化シリコン膜等を使用することができる。
　この多層配線層３５の配線３７を介して各画素３の画素トランジスタが駆動される。多層配線層３５は、半導体層３１の光入射面側（第２の面Ｓ２側）とは反対側に配置されているので、配線３７の引き回し自由度が向上する。多層配線層３５は、画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられている。
　＜固定電荷膜＞
　図４に示すように、固定電荷膜４５は、画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられている。固定電荷膜４５は、酸素のダイポールによる負の固定電荷を有し、ピニングを強化する役割を果たす。固定電荷膜４５は、例えば、Ｈｆ、Ａｌ、ジルコニウム、ＴａおよびＴｉのうちの少なくとも１つを含む酸化物または窒化物により構成することができる。また、ランタン、セリウム、ネオジウム、プロメチウム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、ツリウム、イッテルビウム、ルテチウムおよびイットリウムのうちの少なくとも１つを含む酸化物または窒化物により構成することもできる。また、固定電荷膜４５は、酸窒化ハフニウムまたは酸窒化アルミニウムにより構成することもできる。また、固定電荷膜４５には、絶縁性が損なわれない量のシリコンや窒素を添加することもできる。これにより、耐熱性等を向上させることができる。固定電荷膜４５は、膜厚を制御し、或いは、多層積層することで、屈折率の高いＳｉ基板に対する反射防止膜の役割を兼ね備えることが好ましい。
　＜絶縁膜＞
　図４に示すように、絶縁膜４６は、半導体層３１の第２の面Ｓ２に隣接して設けられ、半導体層３１を絶縁する膜である。この絶縁膜４６は、例えば、ＳｉＯ２により構成され、半導体層３１の裏面側（第２の面Ｓ２側）を絶縁するとともに保護する。絶縁膜４６は、画素アレイ部２Ａの全域に設けられ、更には画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられていてもよい。
　＜遮光膜＞
　図４に示すように、遮光膜４７は、メタサーフェス構造体５０よりも半導体層３１側に配置されていると共に平面視で画素３の境界と重畳する領域に配置され、隣の画素３から漏れ込む迷光を遮蔽する。この遮光膜４７は、光を遮光する材料であれば良い。例えば、遮光性が強く、かつ微細加工、例えばエッチングで精度よく加工できる材料として、Ａｌ、Ｗ、或いは銅などの金属膜で形成することが好ましい。その他にも銀、金、白金、Ｍｏ、Ｃｒ、Ｔｉ、ニッケル、鉄およびテルル等やこれらの金属を含む合金により構成することができる。また、これらの材料を複数積層して構成することもできる。下地の絶縁膜４６との密着性を高める為に、遮光膜４７の下にバリアメタル、例えば、Ｔｉ、Ｔａ、Ｗ、Ｃｏ、Ｍｏ、或いはそれらの合金、或いはそれらの窒化物、或いはそれらの酸化物、或いはそれらの炭化物を備えてもよい。また、この遮光膜４７で、光学的黒レベルを決定する画素の遮光を兼ねてもよく、周辺回路領域へのノイズ防止の為の遮光を兼ねてもよい。遮光膜４７は、加工中の蓄積電荷によるプラズマダメージで破壊されないように接地されていることが好ましい。接地構造は画素配列内に形成してもよいが、導体の全てが電気的に繋がるようにした上で図４に示す有効領域の外側の領域に接地構造を備えてもよい。即ち、図４に示すように、周辺部２Ｂの遮光膜４７を半導体層３１のｐ型の半導体領域３３と電気的に接続する構成としてもよい。遮光膜４７は、半導体層３１の光入射面側（第２の面Ｓ２側）とメタサーフェス構造体５０との間に位置し、画素３内の少なくとも一部に開口を有する。
　＜絶縁膜＞
　図４に示すように、絶縁膜４８は、絶縁膜４６及び遮光膜４７に隣接して配置された膜である。この絶縁膜４８は、半導体層３１の第２の面Ｓ２側（裏面側，光入射面側）を絶縁すると共に平坦化する。この絶縁膜４６は、例えば光透過性に優れた酸化シリコン膜で構成されている。絶縁膜４８は、画素アレイ部２Ａの全域に設けられ、更には画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられていてもよい。
　＜支持基板＞
　図４に示すように、支持基板４１は、画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられている。支持基板４１は、固体撮像装置１Ａの製造工程において半導体層３１等を補強し、支持する基板であり、例えばシリコン基板などで構成されている。支持基板４１は、プラズマ接合、或いは、接着材料で半導体基体３０と張り合わされ、半導体層３１等を支持する。支持基板４１は、ロジック回路を備えていてもよく、基板間に接続ビアを形成することで、様々な周辺回路機能を縦積みすることでチップサイズを縮小することが可能となる。
　＜反り矯正膜＞
　図４に示すように、多層配線層３５の半導体層３１側とは反対側には、半導体基体３０と支持基板４１とを貼り合わせる際のウエハの反りを軽減するための反り矯正膜４２が設けられている。この反り矯正膜４２は、ウエハ全体を覆っている。
　＜メタサーフェス構造体＞
　図４に示すように、メタサーフェス構造体５０は、半導体層３１の光入射面側（第２の面Ｓ２側）において画素３毎に設けられ、入射光を光電変換部２１に導く。即ち、画素３は、半導体層３１に設けられた光電変換部２１と、半導体層３１の光入射面側に配置され、かつ入射光を光電変換部２１に導くメタサーフェス構造体５０と、を備えている。そして、光電変換部２１は、メタサーフェス構造体５０で導かれた入射光を光電変換する。
　図４及び図５に示すように、この第１実施形態のメタサーフェス構造体５０は、半導体層３１の第２の面Ｓ２側に対し、半導体層３１側とは反対側の光入射面側に設けられている。この第１実施形態のメタサーフェス構造体５０は、絶縁膜４８の光入射面側に、扱う入射光の波長よりも短い距離で互いに配置される複数のピラー５４と、互いに隣り合うピラー５４の間に充填された透明材５５と、を含む。また、この第１実施形態のメタサーフェス構造体５０は、ピラー５４の半導体層３１側に設けられた反射防止膜５１と、ピラー５４の半導体層３１側とは反対側に設けられた反射防止膜５３と、透明材５５の半導体層３１側とは反対側に設けられた透明保護膜５７を更に含んでいてもよい。
　メタサーフェス構造体５０は、画素アレイ部２Ａに限定するものではなく、周辺部２Ｂに備えることもできる。周辺部２Ｂのメタサーフェス構造体５０は、モジュールレンズからの入射光、或いは、セット筐体からの迷光等が周辺部２Ｂで反射してフレアやゴーストになって画質劣化を起こさないよう、反射防止することが目的となる。即ち、画素特性を高める為の画素アレイ部２Ａと設計指針が異なり、レイアウトを作り分けることが望ましい。例えば、周辺部２Ｂのメタサーフェス構造体５０の下にカーボンブラック等の吸収体を備える場合、斜め入射で吸収体内における光路長が長くして吸収効率を高めるようにメタサーフェス構造体５０を設計してもよい。或いは、セット筐体等の全体を考慮して、周辺部２Ｂからの反射光が画素アレイ部２Ａに再突入しない角度となるようにメタサーフェス構造体５０を備えてもよい。
　＜反射防止膜＞
　図４及び図５に示すように、反射防止膜５１は、画素アレイ部２Ａの全域に設けられ、更には周辺部２Ｂに亘って設けられていてもよい。反射防止膜５１は、ピラー５４のボトム部（半導体層３１側）の屈折率界面による光の反射を抑制する為に、光検出で想定される波長をλ、反射防止膜の屈折率をｎとした時に、所謂、λ／（４ｎ）則を考慮した膜厚で構成されている。更には、反射防止効果を高める為に、屈折率の異なる膜を積層させてもよい。なお、この反射防止膜５１は、ピラー形成膜をドライエッチングで加工してピラー５４を形成する際のエッチングストッパ層として機能させてもよい。反射防止膜５１は、ピラー５４に対してエッチング選択比がとれる材料で構成されている。
　＜ピラー＞
　図４及び図５に示すように、複数のピラー５４の各々のピラー５４は、柱状に加工され、反射防止膜５１の上面側から上方に向かって延伸している。そして、複数のピラー５４は、太さ、或いは配列ピッチ、或いは形状が異なるピラー５４を含む。図７に複数のピラー５４の平面レイアウトパターン（複数のピラー５４を含むピラー群）の一例を示す。このような複数のピラー５４の平面レイアウトパターン（ピラー群）を含むことで局所的に光の位相差が変わり、ピラー５４のレイアウト（配置パターン）に従って光の向きを制御することが可能になる。
　なお、ピラー５４の平面レイアウトパターンは、画素３毎に設定してもよく、また、複数の画素３で１つの平面レイアウトパターンを共有してもよい。また、ピラー５４の平面レイアウトパターンは、全画素３で共通としてもよく、また、所定の画素３で異なる平面レイアウトパターンを混在させてもよい。図１２に、複数のピラー５４の平面レイアウトパターンの他の一例を示す。
　＜反射防止膜＞
　図４及び図５に示すように、反射防止膜５３は、ピラー５４の半導体層３１側とは反対側の一端に設けられている。反射防止膜５３は、ピラー５４の上部の屈折率界面による光（入射光）の反射を抑制する為に、所謂、λ／（４ｎ）則を考慮した膜厚で構成されている。更には、反射防止効果を高める為に、屈折率の異なる膜を積層させてもよい。ピラー５４を加工する前に反射防止膜５３を成膜することにより、屈折率の高いピラー５４の部分だけに備えるようにしてもよい。
　＜透明材＞
　図４及び図５に示すように、透明材５５は、ピラーとピラーの間を接続して支持する透明支持体として、互いに隣り合うピラー５４とピラー５４との間を充填し、更には複数のピラー５４及び反射防止膜５３の各々を覆っていてもよい。透明材５５は、例えば画素アレイ部２Ａの全域に設けられ、更には画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられていてもよい。この透明材５５により、ピラー５４の倒壊や組立における保護テープの接着剤残りによる不良を抑制することができる。透明材５５とピラー５４とは屈折率が異なる。
　透明材５５の反射防止膜５１からの厚さ寸法は、ピラー５４の反射防止膜５１からの高さに反射防止膜５３の厚さを加算した寸法と同じ、或いは、より大きい。
　＜透明保護膜＞
　図４に示すように、透明保護膜５７は、画素アレイ部２Ａの全域に設けられ、更には画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられていてもよい。透明保護膜５７は、無機材料で構成されている。この第１実施形態では、透明保護膜５７は、例えば酸化シリコン膜で構成されている。
　＜ピラーの材料＞
　ピラー５４の材料として、主にＮＩＲ（近赤外光）用途の場合は、アモルファスシリコン（ａ－Ｓｉ）、ポリシリコン、ゲルマニウム（Ｇｅ）の何れかの材料を用いることが好ましい。
　また、主に可視領域用途の場合は、酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムのいずれかの材料、或いはこれらの酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムの少なくとも２以上積層した積層構造体を用いることが好ましい。
　＜ピラーの平面形状＞
　メタサーフェス構造体５０のピラー５４の平面形状は、実効屈折率の制御に加え、偏光成分の異方性制御、面積率に依存した反射成分、プロセス加工性、パターン倒れ耐性の観点で決定される。図１１にピラーの平面形状のバリエーションを示す。
　図１１において、偏光制御の等方性に優れるのは（１）～（３）である。或いは偏光視点で、水平と垂直、或いは、４５度と１３５度の方向の軸に対して４回対称性やミラー反転対象性を有するのは（４）～（８）である。或いは、偏光視点で一軸性の特性を発揮するのは（９）～（２１）である。更には、（１２）の短辺を細くして制御する際にパターン倒れが発生する場合、（２２）、（２３）のような倒れ防止の補助パターンを配置するのが望ましい。同じ断面積で比較した時に、（３）、（５）、（１１）、（１３）、（１７）、（１９）はパターン倒れリスクを回避して小さな実効屈折率差をつけることができる。更には、同一ピッチで比較した時に、正方配列に対して（４）、（５）が、ハニカム構造においては（１）～（３）が、ピラー充填率を高め、位相差をつける場合に有利となる。
　＜ピラーの高さ＞
　ピラー５４の高さは、波長、ピラーと透明材の屈折率、ピラー形状や高さ等で規定される位相差ライブラリに対し、プロセスで加工できるピラー径の範囲で、後述する２π以上位相を回せる高さにするのが好ましい。
　図１６にアモルファスＳｉのピッチ３５０ｎｍにおける円形ピラーの位相差ライブラリの例を示す。プロセス加工限界がピラー径２５０ｎｍである場合、ピラー高さを８００ｎｍに設定するのが好適である。
　＜反射防止膜の屈折率と厚さ＞
　ピラー５４の上部、或いは、ピラー５４の下部、或いは両方に、反射波の位相が打ち消し合う膜厚で、屈折率の異なる反射防止膜５１，５３を備えることが好ましい。具体的には、反射防止膜５１，５３の厚さはおおよそλ／（４ｎ）とするのが好ましい。実際には多層膜の干渉効果、斜入射特性を考慮する必要があり、光学シミュレーション、或いは実測で最適化することが好ましい。
　＜位相の折り返し方＞
　図１７に示すように、位相の折り返し部は散乱が発生し迷光を生じてしまう。更には、画素３毎に面積率が異なると反射成分(感度ロス)が変わってしまう。したがって、下記のルール（ａ）、（ｂ）で位相を折り返すのが好ましい。
（ａ）画素単位で折り返し
（ｂ）画素内折り返しは画素中心近傍
　ルール（ａ）は近傍に位置する画素の面積率を揃えることになり、反射率ばらつきを抑制することが可能となる。ルール（ｂ）は、折り返し部からの迷光が画素境界を超えるとクロストークとなって特性が劣化してしまう為、折り返しと各画素境界との距離を保つことが望ましい。即ち、対称性から画素内落ち返しは、画素中心近傍を通るように設定するのが好適である。
　＜反射防止膜の形状＞
　図６に示すように、反射防止膜５１は、ピラー５４の直下及び周囲に亘って二次元状に広がる主部５１ａと、ピラー５４の直下で主部５１ａから突出し、かつピラー５４のボトムの幅よりも幅が狭い突起部５１ｂと、を含む。そして、ピラー５４及び反射防止膜５１の突起部５１ｂは、透明材５５で囲まれている。即ち、反射防止膜５１の突起部５１ｂの外側でピラー５４の反射防止膜５１側の端面（下面）と反射防止膜５１の主部５１ａとの間にも透明材５５が充填されている。このように、ピラー５４及び反射防止膜５１の突起部５１ｂが透明材５５で囲まれていることにより、アンカー効果によって透明材５５の剥がれを抑制することができる。更には、ピラーのボトム幅よりも細く加工される突起部５１ｂは剛性が弱くなる為、丸みを帯びた形状にして応力集中を緩和させることが望ましい。
　＜実効屈折率＞
　図５に示すように、ピラー５４の一端側の上面での面積率を考慮した実効屈折率をｎ１とし、ピラー５４の他端側の下面直下での反射防止膜５１の面積率を考慮した実効屈折率をｎ２とし、反射防止膜５１の屈折率をｎ３としたとき、実効屈折率は、ｎ１＞ｎ２，ｎ３＞ｎ２となるように備えるのが、屈折率の不連続界面の影響が少なく、反射抑制の視点で望ましい。かつ、各界面からの反射波の位相が打ち消し合うようにｎ２の高さとｎ３の高さとを設定することが好ましい。
　＜透明材の材料＞
　ピラー５４と透明材５５との屈折率差は光の位相差をつける為に０．３以上であることが好ましい。透明材５５は、有機材料或いは無機材料で構成されている。有機材料としては、例えば、シロキサン系樹脂、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂の何れか、或いは、シロキサン系樹脂、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂の何れかにフッ素を含有する材料、或いは、シロキサン系樹脂、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂にこれらの樹脂よりも屈折率が低いビーズを内填する材料を用いることができる。
　無機材料としては、酸化シリコン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムの少なくとも何れかの材料を用いることができる。また、これらの酸化シリコン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムの何れかの材料を少なくとも２以上積層した積層構造体で構成することができる。
　なお、ここで開示した固体撮像装置１Ａは、裏面照射型を示しているが、これに限定するものではなく、表面照射型の固体撮像装置、更には、有機光電変換膜を用いた固体撮像装置などに適用することができる。
　≪固体撮像装置の製造方法≫
　次に、この第１実施形態に係る固体撮像装置１Ａの製造方法について、図８Ａ及び図８Ｂ、並びに図９Ａから図９Ｌを用いて説明する。
　図８Ａは、半導体ウエハの平面構成を示す図であり、図８Ｂは、図８ＡのＡ領域を拡大してチップ形成領域の構成を示す図である。
　また、図９Ａから図９Ｌは、固体撮像装置１Ａの製造方法を示す模式的縦断面図である。
　ここで、図８Ａ及び図８Ｂに示すように、固体撮像装置１Ａは、半導体ウエハ６０のチップ形成領域６２に製作される。チップ形成領域６２は、スクライブライン６１で区画され、行列状に複数配置されている。図８Ｂでは、Ｘ方向及びＹ方向のそれぞれの方向に３つずつ配置（３×３）された９個のチップ形成領域６２を示している。そして、この複数のチップ形成領域６２をスクライブライン６１に沿って個々に個片化することにより、固体撮像装置１Ａを搭載した半導体チップ２が形成される。チップ形成領域６２の個片化は、以下に説明する製造工程を施して各チップ形成領域６２に固体撮像装置１Ａを形成した後に行われる。
　なお、スクライブライン６１は物理的に形成されているものではない。
　まず、図９Ａに示すように、半導体層３１に、分離領域３２で区画された複数の光電変換部２１を形成する。分離領域３２及び光電変換部２１は、半導体層３１にｐ型の半導体領域３３を形成すると共に、このｐ型の半導体領域３３の中に互いに離間して隣り合う複数のｎ型の半導体領域３４を形成することによって構築ことができる。ｎ型の半導体領域３４（光電変換部２１）の上面部側及び下面部側に位置するｐ型の半導体領域３３は、暗電流抑制のための正孔電荷蓄積領域を兼ねる。ｎ型の半導体領域３４の側面部に位置するｐ型の半導体領域３３は、互いに隣り合うｎ型の半導体領域３４を電気的に分離する分離領域３２として機能する。
　ここで、この第１実施形態に係る固体撮像装置１Ａの製造プロセスでは、この工程の後に、半導体層３１の第２の面Ｓ２側を研削して半導体層３１の厚さを薄くする研削工程を含んでいる。したがって、ｐ型の半導体領域３３は、半導体層３１の研削工程後の厚さ以上の深さで形成する。
　次に、詳細に図示していないが、半導体層３１の第１の面Ｓ１に画素回路２９に含まれるＭＯＳトランジスタ２２～２６を形成すると共に、ロジック回路に含まれるＭＯＳトランジスタを形成する。
　次に、図９Ｂに示すように、半導体層３１の第１の面Ｓ１側に、多層配線層３５を形成する。多層配線層３５は、配線３７を含む配線層が層間絶縁膜３６を介して複数段積層された構成になっている。
　この工程により、半導体層３１及び多層配線層３５を含む半導体基体３０が形成される。
　次に、図９Ｃに示すように、反り矯正膜４２を介して半導体基体３０の多層配線層３５側と支持基板４１の主面側を貼り合わせる。この貼り合わせは、プラズマ接合によって行う。この貼り合わせは、接着材によって行ってもよい。反り矯正膜４２は、支持基板４１の接合面側に予め設けられている。
　この工程により、半導体基体３０及び支持基板４１を含む半導体ウエハ６０が形成される。
　次に、図９Ｄに示すように、半導体層３１の厚さを薄くする。具体的には、半導体層３１の第２の面Ｓ２側をウエットエッチングやドライエッチングによりエッチングして半導体層３１の厚さを薄くした後、更に半導体層３１の第２の面Ｓ２側をＣＭＰ法で研削して半導体層３１を所定の厚さまで薄くする。半導体層３１の厚さは扱う波長領域に応じて設定する。例えば、これに限定されないが、可視光領域だけであれば２～６μｍの範囲が好ましく、近赤外線領域も検知するのであれば３～１５μｍの範囲にするのが好ましい。
　次に、図９Ｅに示すように、半導体層３１の第２の面Ｓ２側に、固定電荷膜４５、絶縁膜４６、遮光膜４７及び絶縁膜４８をこの順で形成する。
　固定電荷膜４５は、ＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法、或いは原子層蒸着（ＡＬＤ：Atomic Layer Deposition）法により形成することができる。ＡＬＤ法を採用した場合には、原子層レベルで良好なカバレッジが得られ、固定電荷膜４５の成膜中に界面準位を低減する酸化シリコン膜を同時に形成することが可能となり、好適である。固定電荷膜４５は、膜厚を制御し、或いは、多層積層することで、屈折率の高いＳｉ半導体層に対する反射防止膜の役割を兼ね備えることが好ましい。
　絶縁膜４６を例えばＡＬＤ法で成膜した酸化シリコン膜で構成する場合、薄くするとブリスター現象による膜剥がれが発生しやすくなる為、絶縁膜４６は、少なくとも２０ｎｍ以上、好ましくは５０ｎｍ以上の厚さとするのが良い。
　遮光膜４７は、前述した材料をＣＶＤ法、もしくは、スパッタリング法などを用いて成膜する。なお、金属を電気的に浮いた状態で加工するとプラズマダメージが発生する可能性があるため、画素アレイ部２Ａの外側の領域で、例えば数μｍ幅のレジストの抜きパターンを転写し、異方性エッチングやウエットエッチングで溝部を形成して半導体層３１の第２の面Ｓ２を晒した上で、遮光材料を半導体層３１に接地させて成膜することが好ましい。遮光材料が接地される半導体層３１の領域は、例えばｐ型の半導体領域３３をグランド電位にしておくことが好ましい。遮光材料は複数積層して構成し、たとえばチタン、窒化チタン、或いはそれらの積層膜を絶縁膜４６に対する密着層としてもよい。或いは、チタン、窒化チタン、或いはそれらの積層膜のみを、遮光膜４７として使用することもできる。また、遮光材料は、画像信号の黒レベルを算出するための画素である黒レベル算出画素（不図示）の遮光膜、或いは、周辺回路の誤動作を防ぐ為の遮光膜を兼ねることもできる。
　遮光膜４７は、遮光材料に対し、例えば、光電変換部に光を導く為の開口部と、更には、パッド部、スクライブライン部などにレジストの抜きパターンを形成し、異方性エッチングなどにより遮光材料を部分的に除去することによって形成できる。必要に応じて薬液洗浄で残渣を除去する。
　絶縁膜４８は、絶縁膜４６上に遮光膜を覆うようにして、例えば酸化シリコン膜をＣＶＤ法や、スパッタリング法などを用いて成膜することによって形成される。絶縁膜４８は、成膜した後、ＣＭＰで平坦化される。
　次に、図９Ｆに示すように、絶縁膜４８の半導体層３１側とは反対側（絶縁膜４８の光入射面側）に、反射防止膜５１、ピラー形成膜５２、反射防止膜５３をこの順で形成する。具体的には、反射防止膜５１は、例えば１２５ｎｍ程度の膜厚の窒化シリコン（Ｓｉ３Ｎ４）膜をＣＶＤ法で成膜することによって形成する。ピラー形成膜５２は、例えば８００ｎｍ程度の膜厚のアモルファスシリコンをＣＶＤ法で成膜することによって形成する。反射防止膜５３は、例えば１２５ｎｍ程度の膜厚の窒化シリコンをＣＶＤ法で成膜することによって形成する。ピラー形成膜５２としては、アモルファスシリコンの他に、上述の材料を用いることができる。
　次に、図９Ｇに示すように、反射防止膜５３の半導体層３１側とは反対側（絶縁膜４８の光入射面側）に、所定の平面レイアウトパターンのレジストマスクＲＭ１を形成する。このレジストマスクＲＭ１は、周知のフォトリソグラフィ技術で形成する。レジストマスクＲＭ１の平面レイアウトパターンは、ピラー５４の平面レイアウトパターンを規定する。
　次に、レジストマスクＲＭ１をエッチングマスクとして使用し、レジストマスクＲＭ１の外側の反射防止膜５３及びピラー形成膜５２を順次エッチングして、図９Ｈに示すように、柱状のピラー５４及び反射防止膜５３を形成する。複数のピラー５４は、画素３毎に所定の平面レイアウトパターンを構成する。反射防止膜５３は、ピラー５４の半導体層３１側とは反対側の一端にピラー５４毎に形成される。
　この工程において、反射防止膜５３及びピラー形成膜５２のエッチングは、例えば異方性ドライエッチングを用いて行う。そして、ピラー形成膜５２のエッチングは、反射防止膜５３及び５１に対して選択性を有するエッチング条件で行う。
　レジストマスクＲＭ１の選択比が不十分である場合には、レジストパターンをハードマスク、例えば酸化シリコン膜に一度転写して、ハードマスク越しにエッチングするハードマスクプロセスで加工してもよい。
　なお、ピラー５４の下部にある反射防止膜５１は、光学的な反射防止を目的として備えるが、その機能に加えて、エッチング時のエッチングストッパ層としてもよい。或いは、反射防止膜５１は、反射防止設計せず、エッチングストッパ層としてだけ備えてもよい。反射が増えて感度が低下するが、成膜の工程数を削減することが可能となる。
　次に、ウエット薬液洗浄を行い、図９Ｉに示すように、レジストマスクＲＭ１を除去すると共に、加工残渣を除去する。薬液洗浄後、通常の振り切り乾燥では、薬液乾燥時に表面張力のアンバランスでパターン倒れのリスクが高くなってしまう。その対策として、表面張力の弱いＩＰＡに置換してから乾燥させてもよく、更には、超臨界洗浄を用いてもよい。
　この工程において、反射防止膜５１が等方的にエッチングされ、図９Ｊに示すように、ピラー５４の直下及び周囲に亘って二次元状に広がる主部５１ａと、ピラー５４の直下で主部５１ａから突出し、かつピラー５４のボトムの幅よりも幅が狭く丸みを帯びた突起部５１ｂと、を含む反射防止膜５１が形成される。丸みを帯びた裾広がりの形状により応力集中が緩和され、反射防止膜５１の突起部５１ｂを起点とするパターン倒れを抑制することができる。
　次に、図９Ｋに示すように、互いに隣り合うピラー５４の間に透明材５５を形成する。透明材５５は透明であり、ピラー５４との屈折率差が大きい材料を用いる。透明材５５は、例えばフッ素含有シロキサン系樹脂を、回転塗布法で形成する。透明材５５としては、上述の有機材料及び無機材料を用いることができる。透明材５５は、ピラー５４の高さよりも厚い膜厚で形成する。
　この工程において、ピラー５４は透明材５５で支持されるので、組立時の保護テープを剥がす際のピラー破損や、ピラーの隙間に入った接着剤残りの不良を回避し、市場における落下衝撃による故障モードを回避することが可能となる。
　また、この工程において、反射防止膜５１の突起部５１ｂの外側でピラー５４の反射防止膜５１側の端面（下面）と反射防止膜５１の主部５１ａとの間にも透明材５５が充填され、ピラー５４及び反射防止膜５１の突起部５１ｂが透明材５５で囲まれるため、アンカー効果によって透明材５５の剥がれを抑制することができる。
　次に、図９Ｌに示すように、透明材５５の半導体層側とは反対側（透明材５５の光入射面側）に無機材料として例えば酸化シリコン膜からなる透明保護膜５７をＣＶＤ法により形成する。
　この工程により、第１実施形態のメタサーフェス構造体５０がほぼ完成する。
　この後、図１に示すボンディングパッド１４を露出するボンディング開口部を形成することにより、図４に示す固体撮像装置１Ａがほぼ完成する。このボンディング開口部の形成はレジストマスクを用いて行うが、このレジストマスクの除去時に透明材５５は無機材料の透明保護膜５７で覆われているため、このレジストマスクの除去による透明材５５のダメージを回避することが可能となる。
　また、この工程により、図８Ａ及び図８Ｂに示す半導体ウエハ６０がほぼ完成する。半導体ウエハ６０の複数のチップ形成領域６２の各々に固体撮像装置１Ａが形成される。
　この後、半導体ウエハ６０の複数のチップ形成領域６２をスクライブライン６１に沿って個々に個片化することにより、固体撮像装置１Ａを搭載した半導体チップ２が形成される。
　≪第１実施形態の主な効果≫
　次に、この第１実施形態の主な効果について説明する。
　この第１実施形態に係る固体撮像装置１Ａは、メタサーフェス構造体５０を備えている。そして、メタサーフェス構造体５０は、互いに隣り合うピラー５４とピラー５４との間に充填された透明材５５を備えている。このため、ピラー５４は透明材５５に支持されるので、ピラー５４の倒壊を抑制することが可能となる。
　また、メタサーフェス構造体５０は、反射防止膜５１を備えている。そして、反射防止膜５１は、ピラー５４の直下及び周囲に亘って二次元状に広がる主部５１ａと、ピラー５４の直下で主部５１ａから突出し、かつピラー５４のボトムの幅よりも幅が狭く丸み帯びた突起部５１ｂと、を含む。そして、ピラー５４及び反射防止膜５１の突起部５１ｂは、透明材５５で囲まれている。このため、アンカー効果によって透明材５５の剥がれを抑制することが可能となる。更には、丸みを帯びた裾広がりの形状により応力集中が緩和され、反射防止膜５１の突起部５１ｂを起点とするパターン倒れを抑制することができる。
　この第１実施形態に係る固体撮像装置１Ａは、互いに隣り合うピラー５４とピラー５４との間に透明材５５を充填する充填工程を備えている。このため、ピラー５４が透明材５５で支持されたメタサーフェス構造体５０を有する固体撮像装置１Ａを提供することが可能となる。
　≪第１実施形態の変形例≫
　上述の第１実施形態では、ピラー５４の下地層としての反射防止膜５１が主部５１ａ及び突起部５１ｂを含む構成になっている場合について説明した。これに対し、この変形例では、図１０に示すように、ピラー５４の下地層としての反射防止膜５１が、平面視で互いに隣り合うピラー５４の間の部分に凹部５１ｃを有する構成になっている。
　この場合、ピラー５４の一端側の上面での屈折率をｎ１とし、ピラー５４の他端側の下面での屈折率をｎ２とし、反射防止膜５１の凹部５１ｃの底面での屈折率をｎ３としたとき、実効屈折率は、ｎ１＞ｎ２，ｎ３＞ｎ２を満たすことで、階段的に高屈する構成とすることができ、凹部５１ｃがない形状に比べて、屈折率の不連続界面の影響が緩和され、反射抑制の視点で好ましい。このような形状はボトム部の加工でエッチングが先細りするようにガス種を制御して形成してもよく、或いは、予め反射防止膜５１に対し、リソグラフィ工程と異方性エッチングで凹部５１ｃを形成してもよい。
　〔第２実施形態〕
　本技術の第２実施形態に係る固体撮像装置の製造方法について、図１３Ａから図１３Ｊを用いて説明する。
　まず、第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程を施した後、図１３Ａに示すように、絶縁膜４８の半導体層３１側とは反対側（絶縁膜４８の光入射面側）に、反射防止膜５１及び透明材５５をこの順で形成する。反射防止膜５１は、例えば１２５ｎｍ程度の膜厚の窒化シリコン膜をＣＶＤ法で成膜することによって形成する。透明材５５は透明であり、後述のピラー形成膜５２（ピラー５４）との屈折率差が大きい材料を用いる。透明材５５は、例えば酸化シリコン膜をＣＶＤで形成する。透明材５５としては酸化シリコン膜に限らず、上述の無機材料及び有機材料を用いることができる。透明材５５は、後述のピラー５４よりも若干厚い膜厚で形成する。
　次に、図１３Ｂに示すように、透明材５５の半導体層３１側とは反対側（透明材５５の光入射面側）に、所定の平面レイアウトパターンのレジストマスクＲＭ２を形成する。このレジストマスクＲＭ２は、周知のフォトリソグラフィ技術で形成する。レジストマスクＲＭ２の平面レイアウトパターンは、後述のピラー５４の平面レイアウトパターンを規定する。
　次に、レジストマスクＲＭ２をエッチングマスクとして使用し、レジストマスクＲＭ２の外側の透明材５５をエッチングして、ピラー５４を形成するための貫通孔Ｔｈ１を透明材５５に形成し、その後、図１３Ｃに示すように、レジストマスクＲＭ２を除去する。
　次に、図１３Ｄに示すように、透明材５５の貫通孔Ｔｈ１の中にピラー形成膜５２を形成する。ピラー形成膜５２は、貫通孔Ｔｈ１の中にボイドが発生しないように被覆性の高い手法、例えば、ＣＶＤ法を用いて、例えばアモルファスシリコンを成膜することによって形成する。ピラー形成膜５２は、被覆性の高い手法で透明材５５の貫通孔Ｔｈ１を埋めるので、透明材５５の上端よりも高い位置まで成膜される。ピラー形成膜５２としては、アモルファスシリコンの他に、上述の材料を用いることができる。
　次に、ピラー形成膜５２の光入射面側をエッチング或いはＣＭＰ法で研削して、図１３Ｅに示すように、ピラー形成膜５２の厚さを透明材５５の厚さと同程度にする。
　この工程において、ピラー形成膜５２からなり、かつ互いに離間して配置される複数のピラー５４が形成されると共に、互いに隣り合うピラー５４とピラー５４との間に透明材５５が所定の平面レイアウトパターンで形成される。このピラー群の平面レイアウトパターンは、例えば画素３毎に形成される。
　次に、図１３Ｆに示すように、ピラー５４及び透明材５５の各々の反射防止膜５１側とは反対側（ピラー５４及び透明材５５の各々の光入射面側）にピラー５４及び透明材５５に亘って二次元状（面状）に広がる反射防止膜５３を形成する。反射防止膜５３は、例えば１２５ｎｍ程度の膜厚の窒化シリコン膜をＣＶＤ法で成膜することによって形成する。
　この工程により、互いに隣り合うピラー５４とピラー５４との間に透明材５５が充填されたメタサーフェス構造体を形成することができる。
　この第２実施形態に係る固体撮像装置の製造方法においても、上述の第１実施形態に係る固体撮像装置１Ａの製造方法と同様の効果が得られる。
　〔第３実施形態〕
　本技術の第３実施形態に係る固体撮像装置１Ｂは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、以下の構成が異なっている。
　即ち、図１４に示すように、この第３実施形態に係る固体撮像装置１Ｂは、メタサーフェス構造体５０が２段に積層されている。
　２段のうち、下段のメタサーフェス構造体５０は、絶縁膜４８の光入射面側に、扱う入射光の波長よりも短い距離で互いに配置される複数のピラー５４と、互いに隣り合うピラー５４とピラー５４と間に充填された透明材５５と、ピラー５４の半導体層３１側に設けられた反射防止膜５１と、ピラー５４の半導体層３１側とは反対側に設けられた反射防止膜５３と、を含む。
　そして、２段のうち、上段のメタサーフェス構造体５０は、絶縁膜４８の光入射面側に、扱う入射光の波長よりも短い距離で互いに配置される複数のピラー５４と、互いに隣り合うピラー５４とピラー５４との間に充填された透明材５５と、ピラー５４の半導体層３１側に設けられた反射防止膜５１と、ピラー５４の半導体層３１側とは反対側に設けられた反射防止膜５３と、透明材５５の半導体層３１側とは反対側に設けられた透明保護膜５７と、を含む。
　このように、メタサーフェス構造体５０を２段に積層することにより、それぞれの段のメタサーフェス構造体５０の設計を変えて組み合わせることにより、波長の広帯域化、マルチスペクトル化が可能となる。更には、偏光制御を実現することが可能となる。
　また、ウエット薬液洗浄によるピラー５４の倒れ等でピラー５４の高背化が困難となる場合があるが、この第３実施形態のようにメタサーフェス構造体５０を２段に積層することで、ピラー５４の高背化での問題を回避することができる。
　なお、この第３実施形態では、メタサーフェス構造体５０を２段に積層した場合について説明したが、メタサーフェス構造体５０は２段以上（複数段）に積層してもよい。
　〔第４実施形態〕
　本技術の第４実施形態に係る固体撮像装置１Ｃは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、以下の構成が異なっている。
　即ち、図１５に示すように、この第４実施形態に係る固体撮像装置１Ｃは、透明材５５が、画素３毎に溝部５８で区画されている。そして、透明保護膜５７が溝部５８の中の側壁面及び底面、並びに透明材５５の上面（光入射面）に亘って設けられていてもよい。
　このように、透明材５５を、画素３毎に溝部５８で区画することにより、ピラー５４の制御に加え、透明材５５と大気（空気）との屈折率差で、画素３の境界付近の光（入射光）を自画素に導くことが可能となる。
　また、透明材５５を、画素３毎に溝部５８で区画することにより、透明材５５にレンズ作用をもたらし、混色抑制、感度向上の効果を享受できる。透明保護膜５７は、λ／（４ｎ）則に従うように材料と膜厚を選択し、反射防止させることが好ましい。
　〔第５実施形態〕
　本技術の第５実施形態に係る固体撮像装置１Ｄは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、以下の構成が異なっている。
　即ち、図１８及び図１９に示すように、この第５実施形態に係る固体撮像装置１Ｄは、上述の第１実施形態の図４及び図５に示すメタサーフェス構造体５０に替えて、メタサーフェス構造体７０を備えている。その他の構成は、上述の第１実施形態と概ね同様であるため、ここでの説明は省略する。
　＜メタサーフェス構造体＞
　図１８及び図１９に示すように、この第５実施形態のメタサーフェス構造体７０は、上述の第１実施形態のメタサーフェス構造体５０と同様に、半導体層３１の第２の面Ｓ２側であって、半導体層３１の第２の面Ｓ２側に対し、半導体層３１側とは反対側の光入射面側に設けられている。そして、この第５実施形態のメタサーフェス構造体７０は、絶縁膜４８の光入射面側に、扱う入射光の波長よりも短い距離で互いに配置される複数のピラー７９と、互いに隣り合うピラー７９とピラー７９との間でピラー７９を支持する透明の補強梁７７と、を含む。
　また、この第５実施形態のメタサーフェス構造体７０は、ピラー７９の絶縁膜４８側に設けられた反射防止膜７１と、ピラー７９の絶縁膜４８側とは反対側に設けられた反射防止膜８０と、を更に含んでもよい。この第５実施形態のメタサーフェス構造体７０も、半導体層３１の光入射面側（第２の面Ｓ２側）において画素３毎に設けられ、入射光を光電変換部２１に導く。
　＜反射防止膜＞
　反射防止膜７１は、上述の第１実施態の反射防止膜５１と同様に、画素アレイ部２Ａの全域に設けられ、かつ画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられている。反射防止膜７１は、上述の第１実施形態の反射防止膜５１と同様に、ピラー７９のボトム部（半導体層３１側）の屈折率界面による光の反射を抑制する為に、所謂、λ／（４ｎ）則を考慮した膜厚で構成されている。更には、反射防止効果を高める為に、屈折率の異なる膜を積層させてもよい。
　なお、この反射防止膜７１は、ピラー５４を形成する際のドライエッチング、或いはピラー形成膜を埋めこむ為の透明材５５のドライエッチングを形成する際のエッチングストッパ層として機能する。反射防止膜７１は、ピラー７９に対してエッチング選択比がとれる材料で構成されている。
　＜ピラー＞
　図１８及び図１９に示すように、複数のピラー７９の各々のピラー７９は、柱状に加工され、反射防止膜７１の上面側から上方に向かって延伸している。そして、複数のピラー７９は、太さ、或いは配列ピッチ、或いは形状が異なるピラー７９を含む。この第５実施形態の複数のピラー７９を含むピラー群も、例えば、上述の第１実施形態の複数のピラー５４を含むピラー群と同様の平面レイアウトパターンになっている。このような複数のピラー７９で構成されたピラー群の平面レイアウトパターンを含むことで局所的に光の位相差が変わり、ピラー７９のレイアウト（配置パターン）に従って光の向きを制御することが可能になる。
　なお、複数のピラー７９を含むピラー群の平面レイアウトパターンは、画素３毎に設定してもよく、また、複数の画素３で１つの平面レイアウトパターンを共有してもよい。また、複数のピラー７９を含むピラー群の平面レイアウトパターンは、全画素３で共通としてもよく、また、所定の画素３で異なる平面レイアウトパターンを混在させてもよい。
　＜反射防止膜＞
　図１８及び図１９に示すように、反射防止膜８０は、上述の第１実施形態の反射防止膜５３と同様に、ピラー７９の半導体層３１側とは反対側の一端にピラー７９毎に設けられていてもよい。反射防止膜８０は、ピラー７９の上部の屈折率界面による光（入射光）の反射を抑制する為に、所謂、λ／（４ｎ）則を考慮した膜厚で構成されている。更には、反射防止効果を高める為に、屈折率の異なる膜を積層させてもよい。ピラー７９を加工する前に反射防止膜８０を成膜することにより、屈折率の高いピラー７９の部分だけに備えるようにしてもよい。
　＜透明の補強梁＞
　図１８及び図１９に示すように、透明の補強梁７７は、ピラーとピラーの間を接続して支持する透明支持体として、互いに隣り合うピラー７９とピラー７９との間において、互いに隣り合うピラー７９を支持し、かつ反射防止膜７１との間に空隙部８１が存在するように反射防止膜７１から離間して設けられている。そして、透明の補強梁７７は、Ｘ方向及びＹ方向を含む二次元平面において、複数のピラー７９の各々の間を繋げることにより、ピラー全体の強度を高める。
　≪固体撮像装置の製造方法≫
　次に、この第５実施形態に係る固体撮像装置１Ｄの製造方法について説明する。ここでは、メタサーフェス構造体７０の製造方法に特化し、図２０Ａから図２０Ｈを用いて説明する。
　まず、上述の第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程を施した後、図２０Ａに示すように、絶縁膜４８の半導体層３１側とは反対側（絶縁膜４８の光入射面側）に、絶縁膜４８側から順に、反射防止膜７１、第１犠牲膜７２、支持体形成膜（サポート膜，補強梁形成膜）７３、第２犠牲膜７４、非晶質カーボン膜７５及び反射防止膜７６を形成する。反射防止膜７１は、例えば１２５ｎｍ程度の膜厚の窒化シリコン（Ｓｉ３Ｎ４）膜をＣＶＤ法で成膜することによって形成する。第１犠牲膜７２及び第２犠牲膜７４は、例えば酸化シリコン膜をＣＶＤ法で成膜することによって形成する。支持体形成膜７３は、例えば窒化シリコン膜をＣＶＤ法で成膜することによって形成する。反射防止膜７６は、例えば窒化シリコン膜をＣＶＤ法で成膜することによって形成する。
　支持体形成膜７３は、酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムのいずれかの材料、或いはこれらの積層構造体などが挙げられ、光検出器が対象とする波長領域で吸収がないことが望ましい。
　次に、図２０Ａに示すように、反射防止膜７６の非晶質カーボン膜７５側とは反対側（反射防止膜の光入射面側）に、所定の平面レイアウトパターンのレジストマスクＲＭ４を形成する。このレジストマスクＲＭ４は、周知のフォトリソグラフィ技術で形成する。レジストマスクＲＭ４の平面レイアウトパターンは、ピラー５９の平面レイアウトパターンを規定する。
　次に、レジストマスクＲＭ４をエッチングマスクとして使用し、レジストマスクＲＭ４の外側の反射防止膜７６、非晶質カーボン膜７５、第２犠牲膜７４、支持体形成膜７３及び第１犠牲膜７２をドライエッチングで順次エッチングして、図２０Ｂに示すように、ピラー７９を形成するための貫通孔Ｔｈ１を形成する。貫通孔Ｔｈ１は、反射防止膜７６の上面から反射防止膜７１に到達する深さで形成される。貫通孔Ｔｈ１は、光学特性によりサイズや位置が規定されるため、必ずしも等間隔に並ぶとは限らない。
　この工程において、貫通孔Ｔｈ１の周囲に、支持体形成膜７３からなる透明の補強梁７７が形成される。
　次に、図２０Ｃに示すように、レジストマスクＲＭ４、反射防止膜７６、非晶質カーボン膜７５を選択的に除去する。
　次に、図２０Ｄに示すように、貫通孔Ｔｈ１の中をＡＬＤ、ＣＶＤなどのカバレッジの高い成膜方法でボイドが発生しないように埋めるようにして、第２犠牲膜７４の透明の補強梁７７側とは反対側にピラー形成膜７８を形成する。
　次に、図２０Ｅに示すように、貫通孔Ｔｈ１の中にピラー形成膜７８が残存するように、第２犠牲膜７４側のピラー形成膜７８をＣＭＰ法や全面エッチバック法により選択的に除去して第２犠牲膜７４を露出させる。
　この工程において、貫通孔Ｔｈ１の中にピラー形成膜７８からなるピラー７９が形成される。
　次に、ピラー７９の上部に反射防止膜を形成する場合には、図２０Ｆに示すように、ピラー７９及び第２犠牲膜７４の各々の透明の補強梁７７側とは反対側にピラー７９及び第２犠牲膜７４に亘って二次元状（面状）に広がる反射防止膜８０を形成する。
　反射防止膜８０は、酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムのいずれかの材料、或いはこれらの積層構造体）を成膜することによって形成する。
　ここで、ピラー７９の表面は、光反射が大きくなるため、反射防止膜８０を形成することが好ましい。反射防止膜８０は例えばピラー７９を屈折率３．５程度のａ－Ｓｉとした場合には、空気の屈折率との中間程度の屈折率１．８程度の窒化シリコン膜を形成することで、反射を抑制することが望ましく、λ／（４ｎ）則を考慮した膜厚で構成するのが好適である。
　次に、反射防止膜８０をパターンニングして、図２０Ｇに示すように、複数のピラー７９上に個々に配置される反射防止膜８０を形成する。反射防止膜８０のパターンニングは、周知のフォトリソグラフィ技術及びドライエッチング技術を用いて行う。
　次に、図２０Ｈに示すように、第２犠牲膜７４及び第１犠牲膜７２を除去する。第２犠牲膜７４及び第１犠牲膜７２の除去には、フッ化水素酸（ＨＦ）をエッチング薬液とするウエットエッチング法を用いることができる。
　この工程において、互いに隣り合うピラー７９とピラー７９との間で互いに隣り合うピラー７９を支持し、反射防止膜７１から離間した透明の補強梁７７が形成されると共に、反射防止膜７１と透明の補強梁７７との間に空隙部８１が形成される。空隙部８１は、空気層として機能し、屈折率が１となるため、上述の第１実施形態で互いに隣り合うピラー５４とピラー５４との間に透明材５５が充填された場合と比較して、ピラー７９との屈折率差をより高めることができる。
　この工程により、この第５実施形態のメタサーフェス構造体７０がほぼ完成する。
　この第５実施形態に係る固体撮像装置１Ｄにおいても、上述の第１実施形態に係る固体撮像装置１Ａと同様の効果が得られる。
　また、この第５実施形態に係る固体撮像装置１Ｄの製造方法においても、上述の第１実施形態に係る固体撮像装置１Ａの製造方法と同様の効果が得られる。
　〔第６実施形態〕
　本技術の第６実施形態に係る固体撮像装置は、基本的に上述の第５実施形態に係る固体撮像装置１Ｄと同様の構成になっており、以下の構成が異なっている。
　即ち、この第６実施形態に係る固体撮像装置は、上述の第５実施形態の図１８及び図１９に示すメタサーフェス構造体７０に替えて、図２１に示すメタサーフェス構造体７０Ａを備えている。そして、この第６実施形態のメタサーフェス構造体７０Ａは、メタサーフェス構造体７０とは異なり、図２１に示すように、ピラー７９の高さ方向において、透明の補強梁７７が互いに離間して２段に設けられている。その他の構成は、上述の第５実施形態と概ね同様である。
　以下、この第６実施形態に係る固体撮像装置の製造方法について、メタサーフェス構造体７０Ａの製造方法に特化して図２２Ａから図２２Ｃを用いて説明する。
　まず、上述の第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程を施した後、図２２Ａに示すように、絶縁膜４８の半導体層３１側とは反対側（絶得膜４８の光入射面側）に、絶縁膜４８側から順に、反射防止膜７１、第１犠牲膜７２、支持体形成膜（サポート膜，補強梁形成膜）７３、第１犠牲膜７２、支持体形成膜（サポート膜）７３、第２犠牲膜７４、非晶質カーボン膜７５及び反射防止膜７６を形成する。
　次に、反射防止膜７６、非晶質カーボン膜７５、第２犠牲膜７４、支持体形成膜７３、第１犠牲膜７２、支持体形成膜７３及び第１犠牲膜７２を順次パターンニングして、図２２Ｂに示すように、ピラー７９を形成するための貫通孔Ｔｈ１を形成する。貫通孔Ｔｈ１は、反射防止膜７６の上面から反射防止膜７１に到達する深さで形成される。これらのパターンニングは、上述の第５実施形態と同様のフォトリソグラフィ技術及びドライエッチング技術を用いて行う。
　反射防止膜７６及び非晶質カーボン膜７５を選択的に除去した後、図２２Ｃに示すように、貫通孔Ｔｈ１の中を埋めるようにして、第２犠牲膜７４の透明の補強梁７７側とは反対側にピラー形成膜７８を形成する。
　この後、上述の第５実施形態と同様の工程を施すことにより、この第６実施形態のメタサーフェス構造体７０Ａを形成することができる。
　この第６実施形態に係る固体撮像装置においても、上述の第５実施形態に係る固体撮像装置１Ｄと同様の効果が得られる。
　また、この第６実施形態に係る固体撮像装置の製造方法においても、上述の第５実施形態に係る固体撮像装置１Ｄの製造方法と同様の効果が得られる。
　また、この第６実施形態に係る固体撮像装置は、互いに離間して２段に積層された透明の補強梁７７を備えているので、１段の透明の補強梁７７を備えた場合と比較して、ピラー７９の変形をより抑制することができる。透明の補強梁７７の２段配置は、特に、ピラー７９の高さが高い場合に有用である。
　なお、この第６実施形態では、透明の補強梁７７を２段に積層した場合について説明したが、透明の補強梁７７は、２段以上（複数段）に積層してもよい。
　〔第７実施形態〕
　本技術の第７実施形態に係る固体撮像装置は、基本的に上述の第５実施形態に係る固体撮像装置１Ｄと同様の構成になっており、以下の構成が異なっている。
　即ち、この第７実施形態に係る固体撮像装置は、上述の第５実施形態の図１８及び図１９に示すメタサーフェス構造体７０に替えて、図２３に示すメタサーフェス構造体７０Ｂを備えている。そして、この第７実施形態のメタサーフェス構造体７０Ｂは、メタサーフェス構造体７０Ａとは異なり、図２３に示すように、ピラー７９の一端側が透明の補強梁７７の薄膜部７７ａで被覆されている。その他の構成は、上述の第５実施形態と概ね同様である。
　以下、この第７実施形態に係る固体撮像装置の製造方法について、メタサーフェス構造体７０Ｂの製造方法に特化して図２４Ａから図２４Ｈを用いて説明する。
　まず、上述の第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程を施した後、図２４Ａに示すように、絶縁膜４８の半導体層３１側とは反対側（絶縁膜４８の光入射面側）に、絶縁膜４８側から順に、反射防止膜７１及びピラー形成膜７８を形成する。反射防止膜７１は、後で説明するが、ピラーを形成するときのストッパ膜として機能し、また、下地膜としての絶縁膜４８とピラー７９との界面の反射防止膜として機能する。反射防止膜７１としては、例えば酸化シリコン膜を用いる。ピラー形成膜７８としては、例えばアモルファスシリコン、ポリシリコン、ゲルマニウムなどを用いる。
　次に、ピラー形成膜７８を所定の平面レイアウトパターンにパターンニングして、図２４Ｂに示すように、ピラー形成膜７８からなるピラー７９を形成する。ピラー形成膜７８のパターンニングは、周知のフォトリソグラフィ技術及びドライエッチング技術を用いて行う。
　次に、図２４Ｃに示すように、互いに隣り合うピラー７９とピラー７９との間に第１犠牲膜７２をピラー７９の高さよりも薄い膜厚で形成する。第１犠牲膜７２は、塗布法又はＣＶＤ法等により成膜して形成する。
　次に、図２４Ｄに示すように、ピラー７９の一端側の第１犠牲膜７２をエッチバック法により選択的に除去して、ピラー７９の一端側の上面及び側面を露出する。
　次に、図２４Ｅに示すように、互いに隣り合うピラー７９とピラー７９との間の第１犠牲膜７２上に透明の補強梁７７を成膜して形成する。この透明の補強梁７７は、ピラー７９の一端側が露出した部分の高さよりも薄い膜厚で形成する。
　この工程において、透明の補強梁７７は、互いに隣り合うピラー７９とピラー７９との間でピラー７９を支持する。
　また、この工程において、ピラー７９の一端側が透明の補強梁７７の薄膜部７７ａで被覆される。
　次に、互いに隣り合うピラー７９とピラー７９との間の透明の補強梁７７上に第２犠牲膜７４を成膜した後、透明の補強梁７７の薄膜部７７ａをストッパ膜として使用し、図２４Ｆに示すように、薄膜部７７ａが露出するまで第２犠牲膜７４を例えばＣＭＰ法で除去する。
　次に、図２４Ｇに示すように、ピラー７９及び第２犠牲膜７４の各々の透明の補強梁７７側とは反対側にピラー７９及び第２犠牲膜７４に亘って二次元状に広がる反射防止膜８０を形成する。
　次に、反射防止膜８０をパターンニングして、図２４Ｈに示すように、複数のピラー７９上に個々に配置される反射防止膜８０を形成する。反射防止膜８０のパターンニングは、周知のフォトリソグラフィ技術及びドライエッチング技術を用いて行う。
　次に、上述の第５実施形態と同様に、第２犠牲膜７４及び第１犠牲膜７２を除去する。第２犠牲膜７４及び第１犠牲膜７２を除去には、フッ化水素酸（ＨＦ）をエッチング薬液とするウエットエッチング法を用いることができる。
　この工程において、図２３に示すように、互いに隣り合うピラー７９とピラー７９との間でピラー７９を支持し、反射防止膜７１から離間し、かつピラー７９の一端側を薄膜部７９ａで被覆した透明の補強梁７７が形成されると共に、反射防止膜７１と透明の補強梁７７との間に空隙部８１が形成される。
　これにより、互いに隣り合うピラー７９とピラー７９との間でピラー７９が透明の補強梁７７に支持され、かつ反射防止膜９１と透明の補強梁７７との間に空隙部８１が設けられたメタサーフェス構造体７０Ｂを形成することができる。
　この第７実施形態に係る固体撮像装置においても、上述の第５実施形態に係る固体撮像装置１Ｄと同様の効果が得られる。
　また、この第７実施形態に係る固体撮像装置の製造方法においても、上述の第５実施形態に係る固体撮像装置１Ｄの製造方法と同様の効果が得られる。
　〔第８実施形態〕
　本技術の第８実施形態に係る固体撮像装置は、基本的に上述の第５実施形態に係る固体撮像装置１Ｄと同様の構成になっており、以下の構成が異なっている。
　即ち、この第８実施形態に係る固体撮像装置は、上述の第５実施形態の図１８及び図１９に示すメタサーフェス構造体７０に替えて、図２５に示すメタサーフェス構造体７０Ｃを備えている。そして、この第８実施形態のメタサーフェス構造体７０Ｃは、メタサーフェス構造体７０Ａとは異なり、図２５に示すように、反射防止膜８０が互いに隣り合うピラー７９とピラー７９とに亘って二次元状に広がる構成になっている。その他の構成は、上述の第５実施形態と概ね同様である。
　以下、この第８実施形態に係る固体撮像装置の製造方法について、メタサーフェス構造体７０Ｃの製造方法に特化して図２６Ａから図２６Ｃを用いて説明する。
　まず、上述の第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程を施した後、上述の第５実施形態の図２０Ａから図２０Ｄに示す工程と同様の工程を施して、図２６Ａに示すように、貫通孔Ｔｈ１の中を埋めるようにして、第２犠牲膜７４の補強梁７７側とは反対側にピラー形成膜７８を形成する。
　次に、図２６Ｂに示すように、貫通孔Ｔｈ１の中にピラー形成膜７８が残存するように、第２犠牲膜７４側のピラー形成膜７８をＣＭＰ法やエッチバック法により選択的に除去して第２犠牲膜７４を露出させる。
　この工程において、貫通孔Ｔｈ１の中にピラー形成膜７８からなるピラー７９が形成される。
　次に、図２６Ｃに示すように、ピラー７９及び第２犠牲膜７４の各々の透明の補強梁７７側とは反対側にピラー７９及び第２犠牲膜７４に亘って二次元状（面状）に広がる反射防止膜８０を形成する。
　次に、図２５に示すように、第２犠牲膜７４及び第１犠牲膜７２を選択的に除去する。
　この工程により、互いに隣り合うピラー７９とピラー７９との間でピラー７９が透明の補強梁７７に支持され、かつ反射防止膜９１と透明の補強梁７７との間に空隙部８１が設けられたメタサーフェス構造体７０Ｃを形成することができる。
　この第８実施形態に係る固体撮像装置においても、上述の第５実施形態に係る固体撮像装置１Ｄと同様の効果が得られる。
　また、この第８実施形態に係る固体撮像装置の製造方法においても、上述の第５実施形態に係る固体撮像装置１Ｄの製造方法と同様の効果が得られる。
　〔第９実施形態〕
　本技術の第９実施形態に係る固体撮像装置は、基本的に上述の第５実施形態に係る固体撮像装置１Ｄと同様の構成になっており、以下の構成が異なっている。
　即ち、この第９実施形態に係る固体撮像装置は、上述の第５実施形態の図１８及び図１９に示すメタサーフェス構造体７０に替えて、図２７Ａ及び図２７Ｂに示すメタサーフェス構造体７０Ｄを備えている。そして、この第９実施形態のメタサーフェス構造体７０Ｄは、メタサーフェス構造体７０Ａとは異なり、図２７Ａ及び図２７Ｂに示すように、反射防止膜８０が互いに隣り合うピラー７９とピラー７９とに亘って二次元状に広がり、かつピラー７９の一端側と透明の補強梁７７で形成される段差が反映された凸凹形状で構成になっている。その他の構成は、上述の第５実施形態と概ね同様である。
　以下、この第９実施形態に係る固体撮像装置の製造方法について、メタサーフェス構造体７０Ｄの製造方法に特化して図２８Ａから図２８Ｃを用いて説明する。
　まず、上述の第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程を施した後、上述の第５実施形態の図２０Ａから図２０Ｄに示す工程と同様の工程を施して、図２８Ａに示すように、貫通孔Ｔｈ１の中を埋めるようにして、第２犠牲膜７４の透明支持体膜７３側とは反対側にピラー形成膜７８を形成する。
　次に、図２８Ｂに示すように、貫通孔Ｔｈ１の中にピラー形成膜７８が残存するように、第２犠牲膜７４側のピラー形成膜７８をＣＭＰ法やエッチバック法により選択的に除去して第２犠牲膜７４を露出させる。
　この工程において、貫通孔Ｔｈ１の中にピラー形成膜７８からなるピラー７９が形成される。
　次に、図２８Ｃに示すように、第２犠牲膜７４及び第１犠牲膜７２を除去する。この第２犠牲膜７４及び第１犠牲膜７２の除去には、例えばフッ化水素酸（ＨＦ）をエッチング薬液とするウエットエッチング法を用いることができる。
　この工程において、互いに隣り合うピラー７９とピラー７９との間で互いに隣り合うピラー７９を支持し、反射防止膜７１から離間した透明の補強梁７７が形成されると共に、反射防止膜７１と透明の補強梁７７との間に空隙部８１が形成される。空隙部８１は、空気層として機能し、屈折率が１となるため、上述の第１実施形態で互いに隣り合うピラー５４とピラー５４との間に透明材５５が充填された場合と比較して、ピラー７９との屈折率差をより高めることができる。
　次に、図２７Ａ及び図２７Ｂに示すように、互いに隣り合うピラー７９とピラー７９とに亘って二次元状に広がり、かつピラー７９の一端側と透明の補強梁７７とで形成される段差が反映された凸凹形状の反射防止膜８０を形成する。
　反射防止膜８０としては、酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムのいずれかの材料、或いはこれらの積層構造体）をＰ－ＣＶＤ法、ＰＶＤ法、蒸着法等で成膜する。
　この工程において、反射防止膜８０は、光学特性上ピラー上面のみに成膜することが好ましいが、各成膜手法によるカバレッジを考慮して、光学設計を行えば、特性劣化を最小限に抑制できる。
　この工程により、互いに隣り合うピラー７９とピラー７９との間でピラー７９が透明の補強梁７７に支持され、かつ反射防止膜９１と透明の補強梁７７との間に空隙部８１が設けられたメタサーフェス構造体７０Ｄを形成することができる。
　この第９実施形態に係る固体撮像装置においても、上述の第５実施形態に係る固体撮像装置１Ｄと同様の効果が得られる。
　また、この第９実施形態に係る固体撮像装置の製造方法においても、上述の第５実施形態に係る固体撮像装置１Ｄの製造方法と同様の効果が得られる。
　なお、反射防止膜の狙いの屈折率は、例えばピラーを屈折率３．５程度のａ－Ｓｉとした場合には、空気の屈折率との中間程度の屈折率１．８程度の窒化シリコン膜を形成することが望ましく、λ／（４ｎ）則を考慮した膜厚で構成するのが好適である。
　≪変形例≫
　なお、反射防止膜８０をＡＬＤ、ＣＶＤなどで成膜した場合、図２９に示すように、透明の補強梁７７の半導体層３１側及び半導体層３１側とは反対側の双方（透明の補強梁７７の空隙部８１側及び光入射面側の双方）に反射防止膜８０が形成される。
　次に、この第９実施形態の変形例の製造方法について説明する。この変形例においても、メタサーフェス構造体７０Ｅの製造方法に特化して図３０Ａから図３０Ｃを用いて説明する。
　まず、上述の第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程、上述の第５実施形態の図２０Ａから図２０Ｄに示す工程と同様の工程、そして、上述の第９実施形態の図２８Ａから図２８Ｂに示す工程と同様の工程を施した後、図３０Ａに示すように、透明の補強梁７７の上面側（透明の補強梁７７の半導体層側とは反対側）の第２犠牲膜７４を選択的に除去する。
　次に、図３０Ｂに示すように、互いに隣り合うピラー７９とピラー７９とに亘って二次元状に広がり、かつピラー７９の一端側と透明の補強梁７７とで形成される段差が反映された凸凹形状の反射防止膜８０を形成する。
　この工程において、ピラー７９は、透明の補強梁７７から上方に突出する部分を除いて透明の補強梁７７及び第１犠牲膜７２で覆われているため、透明の補強梁７７の半導体層３１側とは反対側（透明の補強梁７７の光入射面側方）に反射防止膜８０が選択的に形成される。
　次に、図３０Ｃに示すように、第１犠牲膜７２を選択的に除去する。
　この工程により、互いに隣り合うピラー７９とピラー７９との間でピラー７９が透明の補強梁７７に支持され、かつ反射防止膜９１と透明の補強梁７７との間に空隙部８１が設けられたメタサーフェス構造体７０Ｅを形成することができる。
　この第９実施形態の変形例に係る固体撮像装置においても、上述の第５実施形態に係る固体撮像装置１Ｄと同様の効果が得られる。
　また、この第９実施形態の変形例に係る固体撮像装置の製造方法においても、上述の第５実施形態に係る固体撮像装置１Ｄの製造方法と同様の効果が得られる。
　＜ピラーのアスペクト比＞
　図３１Ａ及び図３１Ｂは、ピラーの倒れを説明するための図である。
　アスペクト比の高いピラー構造に対し、ウエット洗浄を行う場合、ピラーＰＰ間の薬液の乾燥タイミングのずれにより、局所的な表面張力のアンバランスが発生しピラーが倒壊する恐れがある。
　このピラーＰＰの間にかかる局所的な力はラプラス圧として知られ、ラプラス圧をΔＰ、薬液の表面張力をγ、接触角をθ、パターン間の距離をＤとした時に、ΔＰ＝２γ・ｃｏｓθ／Ｄで定式化される。
　ピラーのパターンに掛かる最大応力σｍａｘはピラー高さＨ、幅Ｗとした時に、σｍａｘ＝３ΔＰ（Ｈ／Ｗ）＾２で定式化され、ピラーのＡｓｐｅｃｔ比が高いとパターンに掛かる力が大きくなる。
　この最大応力σｍａｘに対し、ピラー材料の剛性が不十分な場合、ピラーＰＰが倒壊してしまう。
　本開示の技術は、メタサーフェス設計において位相差をつけるために高背化したピラー構造で効力を発揮し、補強梁を備えることでＷｅｔ洗浄の薬液乾燥によるパターン倒壊を防ぐことが可能となる。
　なお、ピラーとピラーの間を接続して支持する透明支持体として、透明材５５と補強梁７７とを組み合わせてもよい。この場合、補強梁７７と透明材５５との屈折率差が０．２以下であることが好ましい。
　〔第１０実施形態〕
　本技術の第１０実施形態に係る固体撮像装置１Ｅは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、以下の構成が異なっている。
　即ち、図３２及び図３３に示すように、この第１０実施形態に係る固体撮像装置１Ｅは、上述の第１実施形態の図４及び図５に示すメタサーフェス構造体５０に替えて、メタサーフェス構造体９０を備えている。その他の構成は、上述の第１実施形態と概ね同様であるため、ここでの説明は省略する。
　＜メタサーフェス構造体＞
　図３２及び図３３に示すように、この第１０実施形態のメタサーフェス構造体９０は、上述の第１実施形態のメタサーフェス構造体５０と同様に、下地層としての絶縁膜４８の半導体層３１側とは反対側の光入射面側に設けられている。そして、この第１０実施形態のメタサーフェス構造体９０は、絶縁膜４８の光入射面側に、扱う入射光の波長よりも短い距離で互いに配置される複数のピラー９３と、複数のピラー９３の半導体層３１側とは反対側を支持する透明保護膜９７と、を含む。また、この第１０実施形態のメタサーフェス構造体９０は、互いにの隣り合うピラー９３とピラー９３との間に設けられた空隙部９９と、を更に含む。更には、ピラー９３の絶縁膜４８側に設けられた反射防止膜９１を備えていてもよい。この第１０実施形態のメタサーフェス構造体９０も、半導体層３１の光入射面側（第２の面Ｓ２側）において画素３毎に設けられ、入射光を光電変換部２１に導く。
　＜反射防止膜＞
　反射防止膜９１は、上述の第１実施態の反射防止膜５１と同様に、画素アレイ部２Ａの全域に設けられ、かつ画素アレイ部２Ａ及び周辺部２Ｂに亘って設けられている。反射防止膜９１は、上述の第１実施形態の反射防止膜５１と同様に、ピラー９３のボトム部（半導体層３１側）の屈折率界面による光の反射を抑制する為に、所謂、λ／（４ｎ）則を考慮した膜厚で構成されている。更には、反射防止効果を高める為に、屈折率の異なる膜を積層させてもよい。なお、この反射防止膜９１は、ピラー形成膜をドライエッチングで加工してピラー９３を形成する際のエッチングストッパ層として機能する。反射防止膜９１は、ピラー９３に対してエッチング選択比がとれる材料で構成されている。
　＜ピラー＞
　図３２及び図３３に示すように、複数のピラー９３の各々のピラー９３は、柱状に加工され、反射防止膜９１の上面側から上方に向かって延伸している。そして、複数のピラー９３は、太さ、或いは配列ピッチ、或いは形状が異なるピラー９３を含む。この第１０実施形態の複数のピラー９３を含むピラー群も、例えば、上述の第１実施形態の複数のピラー５４を含むピラー群と同様の平面レイアウトパターンになっている。このような複数のピラー９３で構成されたピラー群の平面レイアウトパターンを含むことで局所的に光の位相差が変わり、ピラー９３のレイアウト（配置パターン）に従って光の向きを制御することが可能になる。
　＜透明保護膜＞
　図３２及び図３３に示すように、透明保護膜９７は、互いに隣り合うピラー９３とピラー９３とに亘って二次元状に広がる構成になっている。そして、透明保護膜９７は、互いに隣り合うピラー９３の各々の他端側を支持し、かつ反射防止膜９１との間に空隙部８１が存在するように反射防止膜９１から離間して設けられている。即ち、複数のピラー９３は、一端側が反射防止膜９１に支持され、一端側とは反対側の他端側が透明保護膜９７に支持されている。
　透明保護膜９７は、画素アレイ部２Ａの全域に亘って設けてもよいが、１つの画素３毎に設けてもよく、また、複数の画素３で共有してもよい。この第１０実施形態では、画素アレイ部２Ａの全域に亘って透明保護膜９７が設けられている。
　透明保護膜９７は、ピラー９３の上部の屈折率界面による光（入射光）の反射を抑制する為に、所謂、λ／（４ｎ）則を考慮した膜厚で構成されていてもよい。更には、反射防止効果を高める為に、屈折率の異なる膜を積層させてもよい。即ち、透明保護膜９７は、互いに隣り合いピラー９３とピラー９３とをピラー９３の他端側の端面で支持すると共に、反射防止機能を兼ね備えることができる。
　≪固体撮像装置の製造方法≫
　次に、この第１０実施形態に係る固体撮像装置１Ｅの製造方法について説明する。ここでは、メタサーフェス構造体９０の製造方法に特化し、図３３Ａから図３３Ｅを用いて説明する。
　まず、上述の第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程を施した後、図３４Ａに示すように、絶縁膜４８の半導体層３１側とは反対側（絶縁膜４８の光入射面側）に、絶縁膜４８側から順に、反射防止膜９１及び複数のピラー９３を形成する。
　反射防止膜９１は、例えば１２５ｎｍ程度の膜厚の窒化シリコン（Ｓｉ３Ｎ４）膜をＣＶＤ法で成膜することによって形成する。複数のピラー９３は、反射防止膜９１上にピラー形成膜を成膜した後、このピラー形成膜を所定のパターンのエッチングマスクを用いてパターンニングすることによって形成することができる。
　ピラー形成膜は、ＡＬＤ(Atomic layer Deposition)法、ＣＶＤ(Chemical Vaper Deposition)法、ＰＶＤ(Physical Vaper Deposition)法や塗布法(Spin Coat)を用いて、非晶質シリコン（ａ－Ｓｉ）、多結晶シリコン（Poly Si）や酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムのいずれかの材料を成膜、或いはこれらの積層構造体を成膜することによって形成する。
　次に、図３４Ｂに示すように、互いに隣り合うピラー９３とピラー９３との間を埋めるようにして、反射防止膜９１のピラー９３側に犠牲膜９５を形成する。犠牲膜９５は、例えば酸化シリコン膜をＣＶＤ法で成膜することによって形成する。犠牲膜９５は、ピラー９３の高さよりも厚い膜厚で形成する。
　次に、図３４Ｃに示すように、互いに隣り合うピラー９３とピラー９３との間に犠牲膜９５が残存するように、犠牲膜９５の反射防止膜９１側とは反対側（犠牲膜９５の上面側）をＣＭＰ法や全面エッチバック法により選択的に除去してピラー９３の一端側を露出させる。
　次に、図３４Ｄに示すように、ピラー９３及び犠牲膜９５の各々の反射防止膜９１側とは反対側にピラー９３及び犠牲膜９５に亘って二次元状（面状）に広がる透明保護膜９７を形成する。
　透明保護膜９７は、酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムのいずれかの材料、或いはこれらの積層構造体）を成膜することによって形成する。この実施形態では、窒化シリコン膜を用いている。透明保護膜９７に反射機能を持たせることが好ましく、透明保護膜９７は例えばピラー９３を屈折率３．５程度のａ－Ｓｉとした場合には、空気の屈折率との中間程度の屈折率１．８程度の窒化シリコン膜を形成することが望ましく、λ／（４ｎ）則を考慮した膜厚で構成するのが好適である。
　次に、図３４Ｅに示すように、犠牲膜９５を選択的に除去する。犠牲膜９５の除去は、反射防止膜９１、ピラー９３及び透明保護膜９７に対して選択比が高いウエットエッチング法又はドライエッチング法を用いて行う。この実施形態では、フッ化水素酸（ＨＦ）をエッチング薬液とするウエットエッチング法を用いて犠牲膜９５を除去した。
　この工程において、互いに隣り合うピラー９３とピラー９３の各々の他端側が透明保護膜で支持され、かつ反射防止膜９１と透明保護膜９７との間に空隙部９９が形成される。空隙部９９は、空気層として機能し、屈折率が１となるため、上述の第１実施形態で互いに隣り合うピラー５４とピラー５４との間に透明材５５が充填された場合と比較して、ピラー９３との屈折率差をより高めることができる。
　この工程により、第１０実施形態のメタサーフェス構造体９０がほぼ完成する。
　なお、この中空構造を形成する為には、加工後に残存させるピラー９３、透明保護膜９７、反射防止膜９１と、加工後に除去される犠牲膜９５でエッチング選択比を高める必要がある為、材料と除去手段の組合せが限定される。具体例を挙げると、犠牲膜９５をＳｉＯ２とした時には、除去手段はフッ化水素酸のウエットエッチングなどが挙げられ、残存させる材料はアモルファスシリコン、ポリシリコン、酸化チタン、窒化シリコンなどが好適である。加えて、Ｇｅ、ＳｉＣ、ＳｉＯＣ、ＳｉＮＣも残存させる材料となりえる。
　或いは、犠牲膜９５をアルミニウム、或いは、ＡｌＣｕ、ＡｌＳｉなどを含むアルミニウム合金とした時には、除去手段は硝酸、リン酸、硫酸、塩酸、及び、これらと過酸化水素水との混合液、ＳＣ－１などのウエットエッチングなどが挙げられ、残存させる材料は、アモルファスシリコン、ポリシリコン、窒化シリコンなどが好適である。加えて、Ｎｂ２Ｏ５、Ｇｅ、ＳｉＯ２、ＳｉＯＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＮＣも残存させる材料となりえる。
　或いは、犠牲膜９５を純粋なアルミニウム、チタンとした時には、除去手段は塩素ガスを用いたドライエッチングなどが挙げられ、残存させる材料は、アモルファスシリコン、ポリシリコン、窒化シリコンなどが好適である。加えて、Ｎｂ２Ｏ５、ＺｒＯ２、Ａｌ２Ｏ３、ＨｆＯ２、ＳｉＯ２、ＳｉＯＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＮＣも残存させる材料となりえる。
　或いは、犠牲膜９５をＣｕとした時には、除去手段はリン酸、硫酸、塩酸と過酸化水素水との混合液を用いたウエットエッチングなどが挙げられ、残存させる材料は、酸化チタン、窒化シリコンなどが好適である。加えて、Ｎｂ２Ｏ５、Ｇｅ、ＳｉＯ２、ＳｉＯＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＮＣも残存させる材料となりえる。
　或いは、犠牲膜９５をＳＯＧ膜とした時には、除去手段はＡＺリムーバーなどを用いたウエットエッチングなどが挙げられ、残存させる材料はアモルファスシリコン、ポリシリコン、酸化チタン、窒化シリコンなどが好適である。加えて、Ｎｂ２Ｏ５、ＺｒＯ２、Ｇｅ、ＨｆＯ２、ＳｉＯ２、ＳｉＯＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＮＣも残存させる材料となりえる。
　或いは、犠牲膜９５をタングステンとした時には、除去手段はＳＦ６ガスを用いたドライエッチングなどが挙げられ、残存させる材料は、アモルファスシリコン、ポリシリコン、酸化チタン、窒化シリコンなどが好適である。加えて、Ｎｂ２Ｏ５、ＺｒＯ２、Ａｌ２Ｏ３、ＨｆＯ２、ＳｉＯ２、ＳｉＯＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＮＣも残存させる材料となりえる。
　或いは、犠牲膜９５を有機膜とした時には、除去手段は酸素ガスを用いたドライエッチングや硫酸と過酸化水素水など酸化剤との混合液を用いたウエットエッチングなどが挙げられ、残存させる材料は、アモルファスシリコン、ポリシリコン、酸化チタン、窒化シリコンなどが好適である。加えて、Ｎｂ２Ｏ５、ＺｒＯ２、Ｇｅ、ＨｆＯ２、ＳｉＯ２、ＳｉＯＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＮＣも残存させる材料となりえる。Ａｌ２Ｏ３に関しては、酸素ガスを用いたドライエッチングであれば残存させることが可能である。
　なお、上記材料と除去手段は、筆者達の実験により見出したエッチング選択比が高く、残渣等による不良がほとんど発生しない組み合わせを開示しているが、これらに限定するものではない。
　この第１０実施形態に係る固体撮像装置１Ｅにおいても、上述の第１実施形態に係る固体撮像装置１Ａと同様の効果が得られる。
　また、この第１０実施形態に係る固体撮像装置１Ｅの製造方法においても、上述の第１実施形態に係る固体撮像装置１Ａの製造方法と同様の効果が得られる。
　また、この第１０実施形態に係る固体撮像装置１Ｅにおいても、上述の第５実施形態に係る固体撮像装置１Ｄと同様に、ピラー９３との屈折率差をより高めることができる。
　〔第１１実施形態〕
　本技術の第１１実施形態に係る固体撮像装置の製造方法について説明する。ここでは、メタサーフェス構造体の製造方法に特化し、図３５Ａから図３５Ｄを用いて説明する。
　まず、第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程、及び、第１０実施形態の図３４Ａから図３４Ｃに示す工程と同様の工程を施した後、図３５Ａに示すように、ピラー９３及び犠牲膜９５の各々の反射防止膜９１側とは反対側にピラー９３及び犠牲膜９５に亘って二次元状（面状）に広がる透明保護膜９７を上述の第１０実施形態と同様の方法で形成する。この第１１実施形態の透明保護膜９７は、上述の第１０実施形態の透明保護膜９７よりも薄い膜厚で形成する。
　次に、図３５Ｂに示すように、透明保護膜９７に、この透明保護膜９７の表裏に亘って貫通する貫通孔９７ａを形成する。貫通孔９７ａは、犠牲膜９５を除去するときにエッチング液やエッチングガスを犠牲膜９５に供給し易くするための孔であり、画素境界や無効領域などで開口することが好ましい。貫通孔９７ａは、周知のフォトリソグラフィ技術及びエッチング技術を用いて形成する。貫通孔９７ａは、平面視で犠牲膜９５と重なる位置に形成する。
　次に、図３５Ｃに示すように、犠牲膜９５を選択的に除去する。犠牲膜９５の除去は、反射防止膜９１、ピラー９３及び透明保護膜９７に対して選択比が高いウエットエッチング法又はドラインエッチング法を用いて行う。この実施形態では、フッ化水素酸（ＨＦ）をエッチング薬液とするウエットエッチング法を用いて犠牲膜９５を除去した。
　この工程において、エッチング薬液は、透明保護膜９７の外周側から供給されると共に透明保護膜９７の貫通孔９７ａから供給されるため、残渣や処理時間等に問題がある場合は有用である。
　この工程において、互いに隣り合うピラー９３とピラー９３の各々の一端側が透明保護膜９７で支持され、かつ反射防止膜９１と透明保護膜９７との間に空隙部９９が形成される。
　次に、図３５Ｄに示すように、透明保護膜９７の上面に膜を成膜して貫通孔９７ａを閉塞する。貫通孔９７ａの閉塞は、カバレッジ性が低い成膜法、例えばスパッタ法などで行うことが有用である。この貫通孔９７ａの閉塞を行うための成膜により透明保護膜９７の膜厚が厚くなる。また、貫通孔９７ａの痕は残るが画素境界や無効領域などで開口することで特性影響を回避することが可能となる。
　この工程により、この第１１実施形態のメタサーフェス構造体９０がほぼ完成する。
　なお、貫通孔９７ａの閉塞は必ずしも行う必要はなく、後工程で残渣等の問題が無い場合は貫通孔９７ａの閉塞を行わなくてもよい。
　この第１１実施形態に係る固体撮像装置においても、上述の第１０実施形態に係る固体撮像装置１Ｅと同様の効果が得られる。
　また、この第１１実施形態に係る固体撮像装置の製造方法においても、上述の第１０実施形態に係る固体撮像装置１Ｅの製造方法と同様の効果が得られる。
　〔第１２実施形態〕
　本技術の第１２実施形態に係る固体撮像装置の製造方法について説明する。ここでは、メタサーフェス構造体の製造方法に特化し、図３６Ａから図３６Ｆを用いて説明する。上述の第１０実施形態では、ピラーを形成した後に犠牲膜を形成するプロセスについて説明したが、この第１２実施形態では、犠牲膜にピラーのネガポジ反転パターンの開口部を形成し、この開口部にピラー形成膜（ピラー材）を埋め込んでピラーを形成するプロセスについて説明する。
　まず、第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程を施した後、図３６Ａに示すように、絶縁膜４８上に、絶縁膜４８側から順に反射防止膜９１及び犠牲膜９５を形成する。
　次に、図３６Ｂに示すように、犠牲膜９５に複数の開口部９５ａを形成する。複数の開口部９５ａは、ピラーのネガポジ反転パターンで形成する。複数の開口部９５ａは、周知のフォトリソグラフィ技術及びエッチング技術を用いて形成できる。
　次に、図３６Ｃに示すように、複数の開口部９５ａの各々の内部をピラー形成膜９２でＡＬＤ、ＣＶＤなどのカバレッジの高い成膜方法でボイドが発生しないように埋める。ピラー形成膜９２は、犠牲膜９５を覆うように開口部９５ａの深さよりも厚い膜厚で形成する。
　次に、図３６Ｄに示すように、複数の開口部９５ａの各々の中にピラー形成膜９２が残存するように、犠牲膜９５上のピラー形成膜９２をＣＭＰ法や全面エッチバック法により選択的に除去して犠牲膜９５を露出させる。
　この工程において、複数の開口部９５ａの各々の中に、ピラー形成膜９２ａからなるピラー９３が形成される。
　次に、図３６Ｅに示すように透明保護膜９７を形成する。透明保護膜９７は、所謂、λ／（４ｎ）則を考慮した反射防止条件となるように膜厚設計することが好ましい。また、透明保護膜９７は、多層膜で構成して反射防止機能を強化してもよい。その後、図３６Ｆに示すように、犠牲膜９５を除去する。
　この工程により、互いに隣り合うピラー９３とピラー９３の各々の一端側が透明保護膜で支持され、かつ反射防止膜９１と透明保護膜９７との間に空隙部９９が形成される。また、この工程により、第１２実施形態のメタサーフェス構造体９０がほぼ完成する。
　この第１２実施形態に係る固体撮像装置においても、上述の第１０実施形態に係る固体撮像装置１Ｅと同様の効果が得られる。
　また、この第１２実施形態に係る固体撮像装置の製造方法においても、上述の第１０実施形態に係る固体撮像装置１Ｅの製造方法と同様の効果が得られる。
　また、この第１２実施形態では、犠牲膜９５の開口部９５ａにピラー形成膜（ピラー材）９２を埋め込んでピラー９３を形成するプロセスであるため、酸化チタンなどの難エッチング性の材料を用いてピラー９３を形成する場合に有用である。
　〔第１３実施形態〕
　本技術の第１３実施形態に係る固体撮像装置の製造方法について説明する。ここでは、メタサーフェス構造体の製造方法に特化し、図３７Ａから図３７Ｄを用いて説明する。この第１３実施形態の製造プロセスは、上述の第１２実施形態の製造プロセスと上述の第２１１実施形態の製造プロセスとを組み合わせたものである。
　まず、第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程、及び、第１２実施形態の図３４Ａから図３４Ｄに示す工程と同様の工程を施した後、図３７Ａに示すように、透明保護膜９７を形成し、その後、図３７Ｂに示すように、透明保護膜９７に貫通孔９７ａを形成する。貫通孔９７ａは、犠牲膜９５を除去するときにエッチング液やエッチングガスを犠牲膜９５に供給し易くするための孔であり、画素境界や無効領域などで開口することが好ましい。貫通孔９７ａは、周知のフォトリソグラフィ技術及びエッチング技術を用いて形成する。その後、図３７Ｃに示すように、犠牲膜９５を選択的に除去する。
　そして、この後、図３７Ｄに示すように、透明保護膜９７の上面に膜を成膜して貫通孔９７ａを閉塞する。この図３７Ａから図３７Ｄの工程は、上述の第１１実施形態の図３５Ａから図３５Ｄの工程と同一である。
　この工程により、この第１３実施形態のメタサーフェス構造体９０がほぼ完成する。
　なお、貫通孔９７ａの閉塞は必ずしも行う必要はなく、残渣や処理時間等に問題が無い場合は貫通孔９７ａの閉塞を行わなくてもよい。
　この第１３実施形態に係る固体撮像装置においても、上述の第１０実施形態に係る固体撮像装置１Ｅと同様の効果が得られる。
　また、この第１１実施形態に係る固体撮像装置の製造方法においても、上述の第１０実施形態に係る固体撮像装置１Ｅの製造方法と同様の効果が得られる。
　〔第１４実施形態〕
　本技術の第１４実施形態に係る固体撮像装置の製造方法について説明する。ここでは、メタサーフェス構造体の製造方法に特化し、図３８Ａから図３８Ｄを用いて説明する。
　まず、第１実施形態の図９Ａから図９Ｅに示す工程と同様の工程、及び、第１２実施形態の図３６Ａから図３６Ｃに示す工程と同様の工程を施して、図３８Ａに示す状態にする。
　次に、図３８Ｂに示すように、平面視でピラー形成膜９２の犠牲膜９５と重畳する位置に、ピラー形成膜９２の表面から犠牲膜９５に到達する貫通孔９２ｂを形成する。貫通孔９２ｂは、犠牲膜９５を除去するときにエッチング液やエッチングガスを犠牲膜９５に供給し易くするための孔であり、画素境界や無効領域などで開口することが好ましい。貫通孔９２ｂは、周知のフォトリソグラフィ技術及びエッチング技術を用いて形成する。
　次に、図３８Ｃに示すように、犠牲膜９５を選択的に除去して空隙部９９を形成する。犠牲膜９５の除去は、反射防止膜９１及びピラー形成膜９２に対して選択比が高いウエットエッチング法又はドラインエッチング法を用いて行う。この実施形態では、フッ化水素酸（ＨＦ）をエッチング薬液とするウエットエッチング法を用いて犠牲膜９５を除去した。
　この工程において、エッチング薬液は、ピラー形成膜９２の外周側から供給されると共にピラー形成膜９２の貫通孔９２ｂから供給されるため、残渣や処理時間等に問題がある場合は有用である。
　この工程において、ピラー形成膜９２からなり、空隙部９９で囲まれ、かつ他端側がピラー形成膜９２で連結された複数のピラー９３が形成される。
　次に、図３８Ｄに示すように、ピラー形成膜９２の反射防止膜９１側とは反対側に、二次元状（面状）に広がる透明保護膜９７を形成する共に、この透明保護膜９７で貫通孔９２ｂを閉塞する。透明保護膜９７は、上述の第１０実施形態の透明保護膜９７と同様の方法で形成する。ピラー形成膜９２が面状に残ると、屈折率差で反射が起き易いため、反射機能を有する透明保護膜９７を備えることが好ましい。
　この工程により、この第１４実施形態のメタサーフェス構造体９０がほぼ完成する。
　なお、貫通孔９２ｂの閉塞は、カバレッジ性が低い成膜法、例えばスパッタ法などで行ってもよい。また、貫通孔９２ｂの痕は残るが画素境界や無効領域などで開口することで特性影響を回避することが可能となる。
　この第１４実施形態に係る固体撮像装置においても、上述の第１０実施形態に係る固体撮像装置１Ｅと同様の効果が得られる。
　また、この第１４実施形態に係る固体撮像装置の製造方法においても、上述の第１０実施形態に係る固体撮像装置１Ｅの製造方法と同様の効果が得られる。
　〔第１５実施形態〕
　本技術の第１５実施形態に係る固体撮像装置１Ｆは、基本的に上述の第１０実施形態に係る固体撮像装置１Ｅと同様の構成になっており、以下の構成が異なっている。
　即ち、図３９及び図４０に示すように、この第１５実施形態に係る固体撮像装置１Ｆは、上述の第１０実施形態の図３２及び図３３に示すメタサーフェス構造体９０に替えて、メタサーフェス構造体９０Ａを備えている。その他の構成は、上述の第１０実施形態と概ね同様である。
　この第１５実施形態のメタサーフェス構造体９０Ａと上述の第１０実施形態のメタサーフェス構造体９０とで異なる点は、メタサーフェス構造体９０Ａが反射防止膜９４を備えていることである。即ち、この第１５実施形態のメタサーフェス構造体９０Ａは、ピラー９３の他端側と透明保護膜９７との間に反射防止膜９４を備えている。
　図３９及び図４０に示すように、反射防止膜９４は、ピラー９３の半導体層３１側とは反対側の他端にピラー９３毎に設けられている。反射防止膜９４は、ピラー９３の上部の屈折率界面による光（入射光）の反射を抑制する為に、所謂、λ／（４ｎ）則を考慮した膜厚で構成されている。そして、この第１５実施形態では、反射防止効果を高める為に、屈折率の異なる透明保護膜９７を積層している。
　この第１５実施形態に係る固体撮像装置１Ｅにおいても、上述の第１０実施形態に係る固体撮像装置１Ｄと同様の効果が得られる。
　〔第１６実施形態〕
　本技術の第１６実施形態に係る固体撮像装置１Ｇは、基本的に上述の第１実施形態に係る固体撮像装置１Ａと同様の構成になっており、以下の構成が異なっている。
　即ち、図４１に示すように、この第１６実施形態に係る固体撮像装置１Ｇは、２段に積層されたメタサーフェス構造体を備えている。その他の構成は、上述の第１０実施形態と概ね同様である。
　ここでは、２段のうち、下段をメタサーフェス構造体９０とし、絶縁膜４８の光入射面側に設けられた反射防止膜９１と、この反射防止膜９１の光入射面側に、扱う入射光の波長よりも短い距離で互いに配置される複数のピラー９３と、互いに隣り合うピラー９３とピラー９３と間に設けられた空隙部９９と、ピラー９３の半導体層３１側とは反対側に設けられた透明保護膜９７と、を含む。
　そして、２段のうち、上段をメタサーフェス構造体５０とし、透明保護膜９７の光入射面側に、扱う入射光の波長よりも短い距離で互いに配置される複数のピラー５４と、ピラー５４の一端側に設けられた反射防止膜５３と、互いに隣り合うピラー５４とピラー５４と間に充填された透明材５５と、透明材５５の光入射面側に設けられた透明保護膜５７と、を含む。
　このように、メタサーフェス構造体を２段に積層することにより、それぞれの段のメタサーフェス構造体の設計を変えて組み合わせることにより、波長の広帯域化、マルチスペクトル化などが可能となる。更には、偏光制御を実現することが可能となる。
　また、ウエット薬液洗浄によるピラー５４の倒れ等でピラーの高背化が困難となる場合があるが、この第１６実施形態のようにメタサーフェス構造体を２段に積層することで、ピラーの高背化での問題を回避することができる。
　なお、この第１６実施形態では、メタサーフェス構造体を２段に積層した場合について説明したが、メタサーフェス構造体は２段以上（複数段）に積層してもよく、更には上述した実施形態における任意のメタサーフェス構造体の組合せが可能である。
　〔第１７実施形態〕
　図４２は、本技術の第１７実施形態に係る固体撮像装置の画素アレイ部及び周辺部の開略構成を示す模式的縦断面図である。
　図４３は、図４２の遮光膜の一構成例を示す平面図であり、図４４、図４５、図４６は、遮光膜の変形例を示す平面図である。
　図４３では、隣接する光電変換部２１の間に、遮光膜４７が形成されている。これにより、画素間遮光でクロストーク抑制できる。合わせて図４２及び図４３に示すように、黒基準画素も遮光する。
　図４４は、画素間遮光レスの構造を示す。図４４では、ピラー９３で画素境界の迷光を制御し、画素間遮光なしで感度アップを図る。
　図４５は、像面位相差画素を含む構造を示す。図４５では、遮光膜４７で視差の異なる画素を形成することで像のずれ量から被写体距離を算出し、カメラレンズの高速フォーカス処理や測距(センシング)が可能となる。交換式カメラの場合、レンズ毎に画角端の入射角度が変わるため、それぞれの角度に合わせて位相差画素を備える必要がある。従来技術のオンチップレンズでは画素３毎に瞳補正を変えることができず、遮光膜４７の開口サイズが狭くなる画素が発生し感度が低下する。
　一方、本実施形態を用いれば、どの入射角に対しても画素中心に集光することができるようになる為、狭い開口サイズを発生させず、感度低下を回避できる。
　図４６は、ピンホール構造を示す。図４６では、遮光膜４７をピンホール化して備え、各画素毎にメタサーフェス構造体９０で入射光を集光させながらピンホールを通過するように光を導く。なお、ここでのピンホールは開口率２５％以下とするのが望ましい。このように備えることで、ピンホールを通過して半導体層３１の第２の面Ｓ２で反射して光電変換部２１に到達しなかった光がピンホール下面で再反射し、光電変換部２１に戻して感度を向上させることができる。或いは、半導体層３１を突き抜けた光が第１の面Ｓ１，或いは、多層配線層３５で再反射し、反対側の第２の面２から抜けた場合でも、ピンホール下面で再反射し、光電変換部２１に戻って感度を向上させることができる。
　このピンホールによる閉じ込め構造は、光検出装置から外部に放出される反射光を抑制し、フレアやゴーストと呼ばれる画質劣化を軽減できる。更には、光検出装置で生じる反射光を抑制するだけでなく、光検出装置に対し意図せず突入してくる不要光を遮蔽する効果も享受できる。
　このピンホール構造は、半導体基体３０を突き抜けやすい近赤外の光検出装置に有効である。一方、波長の長い近赤外光を絞るためには、高屈率の高い材料、例えば、アモルファスシリコン、ポリシリコン、ゲルマニウムなどからなるオンチップレンズが必要となるが、屈折率差の大きい平面上の界面が存在すると強い反射が発生してしまう。このオンチップレンズの反射に対し、曲面のレンズ形状で集光するのではなく、ピラー化することで適切な実効屈折率に調整することが可能となり、レンズ界面の反射を抑制することが可能となる。
　本実施形態は、ピンホールに対し集光ポイントを合わせることで感度アップする。一方、画素１００毎にピラー設計を変えてデフォーカスさせることで低感度画素と高感度画素を生成し、高ダイナミックレンジ（ＨＤＲ）を実現することもできる。或いは、画素毎にピンホールサイズを変えてもＨＤＲを実現できる。
　図４７は、図４２の分離領域の一構成例を示す縦断面図であり、図４８から図５２は、分離領域の変形例を示す縦断面図である。
　メタサーフェス設計は、対称とする光の波長以下の微細構造で光の位相/波面を制御するが、不連続な物質界面で微視的な迷光が少なからず発生してしまう。光検出器にメタサーフェス素子を搭載する場合、これらの迷光が画素間のクロストークにならないよう、素子分離を強化することが必須となる。ここではメタサーフェス構造体が引き起こすクロストークを抑制する為に必要な分離領域の実施形態について述べる。
　図４７は、半導体層３１の直上に遮光膜４７による画素間遮光分離を備え、半導体層３１側はイオンインプラによるポテンシャルで電荷クロストークを軽減させる構造である。半導体層３１に突入した迷光のクロストークは抑制できないが、半導体層３１に対する加工ダメージが低く、暗時特性で有利となる。
　図４８は、半導体層３１を深くトレンチ加工、或いは貫通させて、固定電荷膜で側壁のピニングを強化し絶縁膜３３ａを埋めこんだ構造である。図４７に対し電荷クロストークが強化され、半導体層３１と絶縁膜３３ａの屈折率差で迷光の一部を自画素の光電変換部２１に戻すことができる。但し、工程数が増え、トレンチ加工による界面ダメージで暗時特性が悪くなる恐れがある。
　図４９は、半導体層３１を微細な幅（例えば１００ｎｍ以下）でトレンチ加工し、側壁に固定電荷膜４５を形成する際にトレンチ上端部を閉塞させ、空隙部３３ｂを形成した構造である。図４８の絶縁膜３３ａよりも屈折率差が大きく界面反射が起こりやすくなり、迷光の自画素閉じ込め効果を高めることができる。但し、閉塞性のばらつきが大きいことが課題となる。
　図５０は、半導体層３１を浅くトレンチ加工し（例えば１００～４００ｎｍ）、固定電荷膜４５と絶縁膜４６を備えた上で、遮光膜４７の一部を半導体層３１側に食い込ませた構造である。図４７に対し遮光膜４７と半導体層３１との間のクロストーク経路を遮断することが可能となるが、加工によるダメージやコンタミ悪化による暗時特性悪化が懸念となる。
　図５１は、半導体層３１を深くトレンチ加工、或いは貫通させ、固定電荷膜４５で側壁のピニングを強化し、絶縁膜を埋め込み、絶縁膜の隙間に遮光メタルを埋め込む構造である。図４８に対し遮光膜で迷光を吸収しクロストークが抑制されるが、迷光の自画素戻り成分が少なくなって感度が若干低下し、加工ダメージやコンタミによる暗時特性悪化が懸念となる。
　図５２は、線幅の細い深堀トレンチと、それより線幅の太い浅く形成したトレンチに対し、固定電荷膜４５で側壁のピニングを強化し、絶縁膜４６を埋め込み、浅いトレンチにのみ遮光メタルが埋めこまれた構造である。図４７に対し遮光膜４７と半導体層３１の間のクロストーク経路を遮断した上で、深い位置での半導体層３１内の電荷クロストークの抑制を強化し、深い位置でも迷光の自画素閉じ込め効果を発揮し、図５１で生じる感度ロスを軽減することが可能となる。但し、工程数増と加工ダメージやコンタミによる暗時特性悪化が懸念となる。
　〔第１８実施形態〕
　図５３は、本技術の第１８実施形態に係る固体撮像装置の画素アレイ部の概略構成を示す模式的縦断面図である。
　図５４Ａは、図５３のａ５４－ａ５４線に沿った横断面構造を示す図であり、図５４Ｂは、図５３のｂ５４－ｂ５４線に沿った横断面構造を示す図であり。図５４Ｃは、図５３のｃ５４－ｃ５４線に沿った横断面構造を示す図であり、図５４Ｄは、図５３のｄ５４－ｄ５４線に沿った横断面構造を示す図である。
　図５３、図５４Ａから図５４Ｄに示すように、この第１８実施形態に係る固体撮像装置は、半導体層３１と、画素３毎に半導体層３１に設けられた光電変換部２１と、固定電荷膜４５と、絶縁膜４６と、遮光膜４７と、絶縁膜４８と、多層配線層３５と、メタサーフェス構造体９０と、を備えている。また、この１８実施形態に係る固体撮像装置は、半導体層３１の光入射面側の界面に周期的な凹凸を設けた回折・散乱素子１０１を備えている。多層配線層３５は、平面視で光電変換部２１と重畳する領域に配線３７の一部で構成される反射板４７ａを備えていてもよい。
　メタサーフェス構造体９０で生じる迷光を抑制するために素子分離を強化する為、それ以外の迷光も抑制効果を発揮する。即ち、基板に突入した光を感度アップの為に斜めに飛ばす基板表面の加工技術と組み合わせると、１つの素子分離部２１３で、メタサーフェス素子で生じる迷光と、基板表面で生じる迷光を同時に抑制することが可能となる。
　＜半導体層の受光面側の構成＞
　図５５は、半導体層の光入射面側の界面に設けた回折・散乱素子を示す図（（ａ）は縦断面図，（ｂ）は横断面図）である。図５６は、半導体層の光入射面側の界面に設けた光分岐部を示す図（（ａ）は縦断面図，（ｂ）は横断面図）（その１）であり、図５７は、半導体層の光入射面側の界面に設けた光分岐部を示す図（（ａ）は縦断面図，（ｂ）は横断面図）（その２）であり、図５８は、半導体層の光入射面側の界面に設けた光分岐部を示す図（（ａ）は縦断面図，（ｂ）は横断面図）（その３）である。
　図５５（（ａ），（ｂ））は、光電変換部２１が形成される半導体層３１の光入射面側（受光面側）の界面に周期的な凹凸を設けた回折・散乱素子１０１が構成されている。この凹凸は回折格子となり、高次成分が斜め方向に回折して光電変換部２１内の光路長を長くとることでき、特に近赤外光成分の感度を向上させることができる。具体的には、この回折・散乱構造は、例えばＡＫＷ（Ａｌｋａｌｉ　Ｗａｔｅｒ）を用いたＳｉ（１１１）面のウエットエッチングを利用することで形成される四角錐を適用することができる。これに限らず、回折・散乱構造を、ドライエッチングにより形成してもよい。更には、深さ方向に断面積が変わる形状とすることにより、反射が抑制され、感度も若干向上する。
　図５６（（ａ），（ｂ））は、酸化膜埋め込みした浅い溝で光を分岐させ角度をつけることで、０次光が減少し感度を向上させることができる。光分岐部は、光電変換部２１のトップ部に対してトレンチを形成し、固定電荷膜４５と、絶縁膜４６、例えばＳｉＯ2をＡＬＤなどで埋め込んで形成される。光分岐部１０２は、入射光側から見た場合、光が集光される位置に平面視で線状に備えてもよく、或いは、９０°の角度でクロスさせて設けることができる。このとき、クロスさせる角度は９０°に限定されない。
　また、図５７、図５８に示すように、クロスさせた光分岐部１０２と，光分岐部１０２に対して、さら別の光分岐部を設けてもよい。クロス部はマイクロローディング効果でエッチングレートが早くなってしまう為、クロス部に隙間を設けて分離させ、深さ方向の均一性を高めることもできる。
　この光分岐部１０２のトレンチ溝に対する固定電荷膜４５や酸化膜の埋め込みは、分離領域（素子分離部）３２の埋め込みと同時に行って工程削減することもできる。
　〔第１９実施形態〕
　＜プリズム機能の偏向部とオンチップレンズ＞
　図５９は、本技術の第１９実施形態に係る光検出装置おいて、プリズム機能の偏向部とオンチップレンズとの組み合わせを示す要部模式的縦断面図である。
　メタサーフェス設計はプリズム機能に加え、レンズ機能も付与することができるが、その分、位相差をよりつけることが必要になる。ピラー高さの制約で位相差の折り返しが必要になる場合、折り返し部の散乱による迷光が懸念される。
　その回避策として、ピラー９３を光電変換部２１に該垂直に導くプリズム機能だけに特化して、集光はオンチップレンズ１０３を備えて実現してもよい。
　このように備えることで、画素内で必要な位相差を減らし、画素内で極力折り返しが発生しないようにすることができる。
　更には偏向部１０６の上にオンチップレンズ１０３を備えることにより、画素３の画素境界の折り返しに当たる光量を減らし、迷光を軽減することもできる。
　＜プリズム機能とレンズ機能とを兼ね備えた偏向部とオンチップレンズ＞
　図６０は、プリズム機能とレンズ機能とを兼ね備えた偏向部とオンチップレンズとの組み合わせを示す要部模式的縦断面図である。
　前述した遮光膜４７をピンホールとして備える構成において、レンズパワーを強くして光をより絞ることで、ピンホール径を小さくすることができる。ピンホール径を小さくできれば光の閉じ込め効果やフレア感度抑制効果を高めることができる。このレンズパワーを強める手段として、ピラー９３にプリズム機能とレンズ機能を担わせた上で、オンチップレンズ１０３を備えることが考えられる。更には、画角端の画素３でピラー９３の画素３の境界に光が当たることによる迷光を軽減すべく、オンチップレンズ１０３に瞳補正を加えてもよい。
　図５９、図６０共にオンチップレンズ１０３はスチレン系樹脂、アクリル系樹脂、スチレン－アクリル系樹脂およびシロキサン系樹脂等の有機材料により構成することができる。また、上述の有機材料やポリイミド系樹脂に酸化チタン粒子を分散させて構成することもできる。窒化シリコンや酸窒化シリコン等の無機材料により構成してもよい。また、オンチップレンズ１０３の表面には、反射を防止するためのオンチップレンズ１０３とは異なる屈折率の材料膜を配置することもできる。またＮＩＲ用途であれば、アモルファスSi、Poly Si、ゲルマニウムなどの材料を用いてもよい。
　なお、偏向部１０６は、上述の実施形態のメタサーフェス構造体の何れかで構成してもよい。図５９及び図６０、並びに、後述の図６１から図６６、図６９、図７０、図７２、図７４及び図７６では、一例としてメタサーフェス構造体９０を図示しているが、これに限定されるものではない。
　＜プリズム機能の偏向部とインナーレンズ＞
　図６１は、プリズム機能の偏向部１０６（メタサーフェス構造体９０）とインナーレンズ１０４との組み合わせを示す要部模式的縦断面図である。
　メタサーフェス設計はプリズム機能に加え、レンズ機能も付与することができるが、位相差が必要になる。ピラー高さの制約で位相差の折り返しが必要になる場合、折り返し部の散乱による迷光が懸念される。
　その回避策として、ピラー９３を光電変換部２１に該垂直に導くプリズム機能だけに特化して、集光はインナーレンズ１０４を備えて実現してもよい。
　このように備えることで、画素内で必要な位相差を減らし、画素内で極力折り返しが発生しないようにすることができる。
　＜プリズム機能とレンズ機能とを兼ね備えた偏向部とインナーレンズ＞
　図６２は、プリズム機能（メタサーフェス構造体９０）とレンズ機能とを兼ね備えた偏向部とインナーレンズとの組み合わせを示す要部模式的縦断面図である。
　前述した遮光膜４７をピンホールとして備える構成において、レンズパワーを強くして光をより絞ることで、ピンホール径を小さくすることができる。ピンホール径を小さくできれば光の閉じ込め効果やフレア感度抑制効果を高めることができる。このレンズパワーを強める手段として、ピラー９３にプリズム機能とレンズ機能を担わせた上で、インナーレンズ１０４を備えることが考えられる。
　図６１、図６２共にインナーレンズは窒化シリコンや酸窒化シリコン等の無機材料により構成してもよい。また、インナーレンズ１０４の表面には、反射を防止するためのインナーレンズ１０４とは異なる屈折率の材料膜１０５を配置することもできる。
　また近赤外光の用途であれば、アモルファスＳｉ、Ｐｏｌｙ－Ｓｉ、ゲルマニウムなどの材料をインナーレンズ１０４に用いてもよい。更には、インナーレンズ１０４は断面形状が矩形になるボックスレンズとして備えてもよい。矩形であっても、ボックスレンズ間の材料との屈折率差で波面を曲げてレンズ作用をもたらすことが可能である。
　〔第２０実施形態〕
　＜遮光壁の構成例＞
　図６３乃至図６６は、本技術の第２０実施形態に係る光検出装置おいて、遮光壁の構成を示す要部模式的縦断面図である。
　偏向部１０６、例えばメタサーフェス構造体９０と半導体層３１との距離を離して高背化する場合、例えば、ピンホール構造に集光ポイントを合わせたり、或いは、偏向部１０６を多段に構成する場合において、偏向部１０６と半導体層３１の間のクロストーク経路が広く、特性劣化の懸念を抱えてしまう。その対策として偏向部１０６と半導体層３１の間に遮光壁、或いは、クラッド部を備えてもよい。
　図６３の構造は、絶縁膜１０７を遮光膜４７までトレンチ加工し、遮光材料、例えばタングステンを埋めこんでＣＭＰして形成した遮光壁１０８を備える。このように備えることで、半導体層３１と偏向部１０６の間のクロストーク経路を遮断することが可能となる。
　図６４の構造は、遮光壁１０８の上端部のケラレを低減するため、遮光壁１０８の上端部と偏向部１０６の距離を空けて備える。クロストークが若干悪化するが感度低下を抑制することができる。
　図６５の構造は、絶縁膜１０７よりも屈折率の低い材料をクラッド部１０９として備える。このように備えることで、クラッド部１０９による光の吸収がなくなり、感度低下を抑制することが出来る。但し、クロストークの遮断性は落ちる。なお、このクラッド部１０９を空隙とし、絶縁膜１０７をカバレッジの悪い成膜方法で成膜して空隙上端を閉塞させてもよい。
　図６６の構造は、クラッド部１０９、例えば空隙が偏向部１０６に跨って備えられる。このように備えることで、導波路効果を高めることが出来る。但し構造の脆弱性が懸念となる。
　〔第２１実施形態〕
　＜光電変換部の分割の構成＞
　図６７は、本技術の第２１実施形態に係る光検出装置において、光電変換部の分割の構成を示す平面図である。
　画素３の光電変換部２１を複数に分割して差を持たせることで像のずれ量から被写体距離を算出し、カメラレンズの高速フォーカス処理や測距（センシング）が可能となる。画作りの信号処理の際には、画素１００内の出力加算でＳ／Ｎを向上させる、或いは、視差の異なる像をシフト加算してボケ量を軽減させてもよい。
　光電変換部２１の分割は、様々な変形例が考えらえるが、図６７に示す左右２分割の場合には縦縞コントラストの被写体に対して測距可能である。また、図６８に示す上下左右に分割する場合には、縦縞、横縞、どちらに対しても測距可能となる。光電変換部２１２の分割はこれらに限定されるものではない。
　また、画素３内の分離領域３２は、画素３の境界に挙げた事例と同様の派生例を挙げることができる。更には、工程数を増やせば、画素３内の素子分離と、画素３間の素子分離を異なる組み合わせとすることも可能である。例えば、画素３の間の分離領域３２を図５１のように遮光膜４７を埋め込んで備え、画素３内の素子分離を図４８のように酸化シリコン膜を埋め込んで備えることで、画素３内の感度を維持しつつ、画素間クロストークを抑制することが可能となる。なお、組み合わせはこれに限定されるものではない。
　〔第２２実施形態〕
　＜カラーフィルタの構成＞
　偏向素子を含むピラー型のメタサーフェス構造体は、原則的に波長に依存して最適な設計が変わる為、極力単一波長を対象とすることが望ましい。例えばセンシングにおいて、アクティブに単色のＩＲ－ＬＥＤを投光して反射してくる光を検知する場合などに適している。
　一方、広帯域連続波長の光源に基づく被写体を撮像する場合、そのままではメタサーフェス設計が困難になるが、画素内にフィルタを備えて波長帯域を制限すれば、メタサーフェス素子の設計解を見出しやすくなる。
　図６９は、本技術の第２２実施形態に係る光検出装置において、一般的な顔料、或いは、染料からなるカラーフィルタ１１０を偏向素子の下に備えた構成例を示す要部模式的縦断面図である。カラーフィルタ１１０を備えることで、波長範囲を狭くすることが可能となり、光の制御性を高めることができる。この場合、偏向部１０６はプリズム機能に加えてレンズ機能を有することが望ましい。なお、この場合のピラーの設計は画素の色毎に異なるように備えることが必要となる。偏向部１０６、例えばメタサーフェス構造体９０は、絶縁膜１１１を介してカラーフィルタ１１０の上に配置されている。
　図７０は、カラーフィルタを偏向部の上に備えた構成例を示す要部模式的縦断面図である。顔料、或いは、染料からなるカラーフィルタ１１０は、斜入射に対して透過スペクトルの変動が少ない為、このような構成が可能となる。この構成の場合、画角端の斜入射光に対しカラーフィルタ１１０の上にオンチップレンズ１０３を備えて瞳補正を掛けてもよい。画素間遮光による感度ロスを軽減することが可能となる。カラーフィルタ１１０は、平坦化膜１１２を介して偏向部１０６、例えばメタサーフェス構造体９０の上に配置されている。
　次に、図７１（ａ）～（ｄ）は、カラーフィルタの配列例を示す。図７１（ａ）は、ＲＧＢの３原色からなるBayer配列、図７１（ｂ）はカラーフィルタを搭載しない画素を備えたGRB-W配列、図７１（ｃ）は２×２画素加算や個別出力が可能となるQuad-Bayer配列、図７１（ｄ）は４５度回転させた配列で解像度を向上させるクリアビッド配列などが挙げられるが、例えば補色系配列であってもよく、原色系と補色系を兼ね備えてもよく、これらに限定するものではない。
　＜カラーフィルタの変形例＞
　＜プラズモンフィルタとの組み合わせ＞
　図７２は、プラズモンフィルタとの組み合わせを示す要部模式的縦断面図である。図７３は、プラズモンフィルタを上から見た模式的平面図である。
　プラズモンフィルタ１１３は、表面プラズモン共鳴を利用して光のフィルタリング効果を得る光学素子であり、金属製の導体薄膜が基材として使用される。表面プラズモン共鳴の効果を効率良く得るには、導体薄膜の表面の電気抵抗を極力低くする必要がある。この金属製の導体薄膜としては、電気抵抗が低く、加工の容易なアルミニウムまたはその合金を用いられることが多い（例えば、特開２０１８－９８６４１）。
　プラズモンフィルタ１１３は、斜め入射に対して透過率スペクトルが変わってしまうことが知られており、本技術の偏向素子（メタサーフェス構造体）をプラズモンフィルタ１１３の上に備え、０度入射のスペクトルのピーク波長に対し、カメラレンズからの主光線が垂直入射するように偏向素子を設計するが望ましい。プラズモンフィルタ１１３は、絶縁膜１１４で覆われている。そして、偏向部１０６は、絶縁膜１１４を介してプラズモンフィルタ１１３の光入射面側に配置されている。このように備えることで画角内の透過スペクトルの均一性を向上させることができる。
　＜ＧＭＲフィルタとの組み合わせ＞
　図７４は、ＧＭＲフィルタとの組み合わせを示す要部模式的縦断面図である。図７５は、ＧＭＲフィルタを上から見た平面図である。
　ＧＭＲ（Guided Mode Resonance）フィルタ１１５は、回折格子（Ａ）とクラッド・コア構造（Ｂ）とを組み合わせることにより、狭い波長帯域（狭帯域）の光のみを透過することが可能な光学フィルタである（例えば、特開２０１８－１９５９０８）。導波路で生ずる導波モードと回折光の共鳴を利用するもので、光の利用効率が高く、シャープな共鳴スペクトルが得られる。
　ＧＭＲフィルタ１１５は、斜め入射に対して透過率スペクトルが変わってしまうことが知られており、本実施形態の偏向部１０６をＧＭＲフィルタ１１５の上に備え、カメラレンズからの主光線がＧＭＲフィルタ１１５に対し垂直入射するように画素毎に偏向素子を設計するのが好ましい。このように備えることで画角内の透過スペクトルの均一性を向上させることができる。
　＜屈折率の異なる積層フィルタとの組み合わせ＞
　図７６は、屈折率の異なる積層フィルタとの組み合わせを示す要部模式的縦断面図である。図７７は、屈折率の異なる積層フィルタの一部を拡大した図である。
　積層フィルタ１１７は、屈折率の異なる膜厚を制御して交互積層し、光の干渉効果により特定の透過/反射スペクトルを持たせることができる。また、フォトニック結晶と呼ばれる技術で周期性を乱す疑似的な欠陥層を設定することで狭帯域のスペクトルを設計することも可能である。
　しかしながら、光が積層フィルタ１１７に斜め入射すると実効膜厚が厚くなることに起因して、スペクトルが短波長シフトしてしまう。
　このような積層フィルタ１１７に対しては、偏向部１０６を積層フィルタ１１７の上に備え、カメラレンズからの主光線が積層フィルタ１１７に垂直入射するように画素毎に偏向素子を設計するのが好ましい。
　以上のように、この実施形態によれば、ピラー９３が画素３毎に異なるプリズム機能を備えたメタサーフェス構造体を偏向部１０６として光電変換部２１の光入射面側に備えることで、画角端における斜入射によるクロストーク、感度や透過スペクトルの不均一性に対して、光学特性を改善できる。また、オンチップレンズ１０３の形状を変化させるプロセスが不要となり、メタサーフェス素子を用いるという簡単なプロセスで、画角端における斜入射によるクロストーク、感度や透過スペクトルの不均一性に対して、光学特性を改善できる。
　また、この実施形態によれば、偏向部１０６を、平坦膜を介し少なくとも２段以上で備えることで、単層で十分な位相差が付けられない場合にも、画角端における斜入射によるクロストーク、感度不均一性に対して、光学特性を改善でき、連続波長スペクトルの色毎制御も実現できる。
　また、この実施形態によれば、屈折率の高いピラー９３は反射しやすいため、ピラー９３に屈折率の異なる反射防止膜を備えることで、感度とフレア視点で反射防止を実現できる。
　〔ピラーの構成例〕
　＜メタフェース設計の導出（プリズム機能）＞
　次に、プリズム機能のメタサーフェス設計の導出について説明する。
　（ステップ１）　画素毎位相差マップの導出　
　図７８に示すように、ある画素３における光の入射角θ、画素サイズＤ、想定波長λ、画素内のピラー位置をｘとした時に、垂直入射に必要な位相差は、式（１）で求めることができる。
Figure JPOXMLDOC01-appb-M000001
　ここでは簡単の為にｘ方向のプリズム角の場合を示したが、図７９に示すように、２次元に拡張し、任意の方位のプリズム角に対応する位相差マップを作成することができる。
　なお、プリズム設計は、ピラー９３間で相対的な位相差がつけばよいので、定数の不定性が許容される。
　（ステップ２）　位相差libraryの導出　
　光検出器に搭載する構造に対し、ピラーのピッチ、高さ、屈折率、消衰係数、形状、ピラー近傍の膜構成などを考慮し、図８０に示すように、位相差とピラー径を紐づける位相差libraryを作成する。
　この位相差libraryは、ＦＤＴＤやＲＣＷＡなどの光学シミュレーションで算出してもよく、或いは、実験的に求めることも可能である。なお、位相差αの光は、α＋２π×Ｎ（Ｎは整数）と等価である。即ち、２π＋φの位相差が必要な場合でもφの位相差だけをつければよい。このような等価な位相への置き換えを「２π折り返し」と呼ぶ。
　（ステップ３）　ピラーレイアウトの導出　
　位相差マップから、位相差ライブラリを用いて、各ピラー９３の位相差をピラー径に置き換えることができるが、リソグラフィの解像力や高アスペクト比ピラーのパターン倒れなど、様々な要因によるプロセス限界の制約を受ける為、それらをデザインルールとして規定し、生成されたピラー９３がデザインルールを満足するように制御する。
　具体的には、位相差に対し、図８１（ａ）に示す定数項の調整(一律オフセット処理)、図８１（ｂ）に示す２π折り返しの処理により、図８１（ｃ）に示す各ピラー９３の位相差をピラー径に置き換える処理が考えられる。これらの処理でデザインルールに収まらない場合には、以下の対応を実施する。
　１つ目の対応は、２π以外での強制的に折り返すことである。この処理をした場合、折り返し部で散乱が発生し迷光が懸念となる。
　２つ目の対応は、デザインルール外のパターンに対し、デザインルール内の最も近い位相のピラー径に近似して強制的に丸め処理を行うことである。丸めた分は誤差となりうるが、画素特性への影響が問題ないレベルであれば許容可能となる。
　〔ピラーの構成の変形例〕
　次に、プリズム機能とレンズ機能を兼ね備えたメタサーフェス設計の導出について説明する。
　図８２は、この実施形態に係る光検出器の画角を示す平面図である。
　図８３は、像高毎のピラーの配置例を示す平面図である。
　図８２では、偏向部１０６は、光検出器の画角端での光を有効に利用するため、像高に従って画素中心に集光させるレンズ設計と、各像高に必要なプリズム角に合わせた偏向設計の組み合わせにより、画素ごとのピラー９３が設計される。すなわち、図８２（１）に示すように、画角中央部（像高中心）に位置する画素３にはモジュールレンズの主光線が垂直に入射し、画素３に対応する偏向部１０６－１は図８３（１）に示すように、画素中心部に対し点対称で配置され、外側にいくほど位相が早くなり、即ち、偏向部１０６－１を通過した光は画素３の中心に向かって集光される。ピラー９３が点対称に配置されている為、主光線の向きが変わることはない。
　図８２（２）に示す像高（２）では、水平方向に１０ｄｅｇ傾いて主光線が入射し、像高（２）に対応する画素３には偏向部１０６－２が備えられる。偏向部１０６－２は、図８３（２）に示すように、上述した像高中心のレンズ設計に加え、水平方向の１０ｄｅｇ入射の光が垂直となるプリズム角に対応するように、水平方向に線形で位相差をずらしてピラー９３が配置される。このように配置することで、画素中心に集光するレンズ機能と、１０ｄｅｇのプリズム角となるプリズム機能を同時に兼ね備えることができる。
　図８２（３）に示す像高（３）では、水平方向に２０ｄｅｇ傾いて主光線が入射し、像高（３）に対応する画素３には偏向部１０６－３が備えられる。偏向部１０６－３は、図８３（３）に示すように、上述した像高中心のレンズ設計に加え、水平方向の２０ｄｅｇ入射の光が垂直となるプリズム角に対応するように、水平方向に線形で位相差をずらしてピラー９３が配置される。この位相差の線形の傾きは、１０ｄｅｇの時の傾きに対し約２倍となっている。このように配置することで、画素中心に集光するレンズ機能と、２０ｄｅｇのプリズム角となるプリズム機能を同時に兼ね備えることができる。
　図８２（４）に示す像高（４）では、水平方向に３０ｄｅｇ傾いて主光線が入射し、像高（４）に対応する画素３には偏向部１０６－４が備えられる。偏向部１０６－４は、図８３（４）に示すように、上述した像高中心のレンズ設計に加え、水平方向の３０ｄｅｇ入射の光が垂直となるプリズム角に対応するように、水平方向に線形で位相差がずらしてピラー９３が配置される。このように配置することで、画素中心に集光するレンズ機能と、３０ｄeｇのプリズム角となるプリズム機能を同時に兼ね備えることができる。なお、これら図８２（１）から（４）は一例であり、位相差の２π折り返しやオフセット処理で異なるレイアウトとすることも可能となる。重要となるのは、ピラー９３間の相対的な位相差である。
　＜メタサーフェス設計の導出＞
　（ステップ１）　画素毎位相差マップの導出
　レンズとして機能させる位相差マップと、プリズムとして機能させる位相差マップを求めることができれば、それらをピラー毎に単純加算することで、レンズ機能とプリズム機能を兼ね備えた位相差マップ（図８４（ｃ））を合成することができる。図８４（ａ）に示すプリズムの位相差マップは導出過程を前述済で割愛する。図８４（ｂ）に示すレンズの位相差マップは、想定するレンズ形状と屈折率が既知であれば、各ピラー位置に対応するレンズ厚と想定波長から位相差を算出することができる。或いは、ＦＤＴＤやＲＣＷＡなどの光学シミュレーションで算出してもよく、或いは、実験的に求めることも可能である。なお、各画素３毎のプリズム設計をせずにレンズ機能だけを持たせることも可能である。
　より一般化して表現すると、各画素にある機能を持たせた光学素子を搭載しようとした時の材料の屈折率と幾何学的形状を与えることが出来れば、その形状を位相差マップに焼き直すことが可能であり、位相差ライブラリによる変換で各ピラーの径を規定し、ピラー素子（メタサーフェス構造体）を作成することで、その機能を実現することができる。更には、そのように設計した複数の位相差マップを合成して、複数の機能を同時実現させるよことも可能となる。
　図８５に示すように、ピラーの位置(ｘ，ｙ)に対し、幾何学的形状によるレンズの厚さＴ（ｘ，ｙ）の関数が与えられていれば、レンズの屈折率ｎ１、レンズ上部の屈折率ｎ２（例えば大気)とした時に、レンズの位相差マップは、式（２）で求められる。
Figure JPOXMLDOC01-appb-M000002
　〔第２３実施形態〕
　≪電子機器への応用例≫
　本技術（本開示に係る技術）は、例えば、デジタルスチルカメラ、デジタルビデオカメラ等の撮像装置、撮像機能を備えた携帯電話機、又は、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図８６は、本技術の第２３実施形態に係る電子機器（例えば、カメラ）の概略構成を示す図である。
　図８６に示すように、電子機器２００は、固体撮像装置２０１と、光学レンズ２０２と、シャッタ装置２０３と、駆動回路２０４と、信号処理回路２０５とを備えている。この電子機器２００は、固体撮像装置２０１として、本技術の実形態に係る固体撮像装置及び測距センサを電子機器（例えばカメラ）に用いた場合の実施形態を示す。
　光学レンズ２０２は、被写体からの像光（入射光２０６）を固体撮像装置２０１の撮像面上に結像させる。これにより、固体撮像装置２０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置２０３は、固体撮像装置２０１への光照射期間及び遮光期間を制御する。駆動回路２０４は、固体撮像装置２０１の転送動作及びシャッタ装置２０３のシャッタ動作を制御する駆動信号を供給する。駆動回路２０４から供給される駆動信号（タイミング信号）により、固体撮像装置２０１の信号転送を行なう。信号処理回路２０５は、固体撮像装置２０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
　固体撮像装置２０１においてメタサーフェス構造体を有し、光学レンズ２０２から傾いて入射する主光線の方向を画素毎に制御し、例えば、どの像高でも光電変換部に垂直入射させることができる。このような構成により、第１９実施形態の電子機器２００では、画角内の感度不均一性やシェーディング、クロストーク悪化などを改善することができる。
　なお、上述の実施形態の固体撮像装置を適用できる電子機器２００としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機やタブレット端末等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。
　〔第２４実施形態〕
　〔電子機器への応用例〕
　この実施形態は、本開示に係る画素の構造を、光の反射を用いて測距を行う測距装置の受光部に適用した例である。図８７は、本実施形態に適用可能な測距装置を用いた電子機器の一例の構成を示すブロック図である。電子機器３００は、測距装置３０１と、アプリケーション部３２０と、を含む。
　アプリケーション部３２０は、例えばＣＰＵ上でプログラムが動作することで実現され、測距装置３０１に対して測距の実行を要求し、測距の結果である距離情報などを測距装置３０１から受け取る。
　測距装置３０１は、光源部３１０と、受光部３１１と、測距処理部３１２と、を含む。光源部３１０は、例えば赤外領域の波長の光を発光する発光素子と、当該発光素子を駆動して発光させる駆動回路と、を含む。光源部３１０が含む発光素子として、例えばＬＥＤ(Light Emitting Diode)を適用することができる。これに限らず、光源部３１０が含む発光素子として、複数の発光素子がアレイ状に形成されたＶＣＳＥＬ(Vertical Cavity Surface Emitting LASER)を適用することもできる。
　受光部３１１は、例えば赤外領域の波長の光を検出可能な受光素子と、当該受光素子に検出された光に応じた画素信号を出力する信号処理回路と、を含む。受光部３１１が含む受光素子として、第１の実施形態で説明した画素３を適用することができる。
　測距処理部３１２は、例えばアプリケーション部３２０からの測距指示に応じて、測距装置３０１における測距処理を実行する。例えば、測距処理部３１２は、光源部３１０を駆動するための光源制御信号を生成し、光源部３１０に供給する。
　また、測距処理部３１２は、光源部３１０に供給する光源制御信号と同期して受光部３１１による受光を制御する。例えば、測距処理部３１２は、受光部３１１における露光期間を制御する露光制御信号を光源制御信号と同期させて生成し、受光部３１１に供給する。受光部３１１は、この露光制御信号に示される露光期間内において、有効な画素信号を出力する。
　測距処理部３１２は、受光に応じて受光部３１１から出力された画素信号と、光源部３１０を駆動するための光源制御信号と、に基づき距離情報を算出する。また、測距処理部３１２は、この画素信号に基づき所定の画像情報を生成することも可能である。測距処理部３１２は、画素信号に基づき算出および生成した距離情報および画像情報をアプリケーション部３２０に渡す。
　このような構成において、測距処理部３１２は、例えばアプリケーション部３２０からの測距を実行する旨の指示に従い、光源部３１０を駆動するための光源制御信号を生成し、光源部３１０に供給する。それと共に、測距処理部３１２は、受光部３１１による受光を、光源制御信号に同期した露光制御信号に基づき制御する。
　測距装置３０１において、光源部３１０は、測距処理部３１２が生成した光源制御信号に応じて発光する。光源部３１０において発光した光は、射出光３３０として光源部３１０から射出される。この射出光３３０は、例えば被測定物３３１に反射され、反射光３３２として受光部３１１に受光される。
　受光部３１１は、反射光３３２の受光に応じた画素信号を測距処理部３１２に供給する。測距処理部３１２は、光源部３１０が発光したタイミングと、受光部３１１により光が受光されたタイミングとに基づき、被測定物３３１までの距離Ｄを測定する。ここで、反射光を用いた測距方式として、直接ＴｏＦ(Time of Flight)方式と、間接ＴｏＦ方式とが知られている。
　直接ＴｏＦ方式は、光源部３１０による発光のタイミングと、受光部３１１により光が受光されたタイミングとの差分（時間差）に基づき、距離Ｄの測定を行う。また、間接ＴｏＦ方式は、光源部３１０により発光した光の位相と、受光部３１１により受光された光の位相と、の位相差に基づき距離Ｄの測定を行う。
　直接ＴｏＦにおいては、アバランシェ素子を用いて電子増幅することが多いが、画角端で光電変換部２１２に光が斜め入射すると、光電変換された電子がアバランシェ素子に到達する時間の画素間ばらつきが発生し、測距誤差の要因となる。一方、本実施形態を適用すれば、どの像高でも光電変換素子に対し垂直入射させることが可能となり、アバランシェ素子に到達する時間の画素間ばらつきを軽減することができる。
　間接ＴｏＦにおいては、ＦＤ（Floating Difusion）とよばれる電荷蓄積部を２つ備えて交互に読み出して位相を算出するが、画角端で光電変換部２１２に光が斜め入射すると、ＰＬＳと呼ばれるクロストークが２つのＦＤ間で異なって出力差が生じ、位相がずれて算出され、測距誤差となってしまう。一方、本実施形態を適用すれば、どの像高でも光電変換素子に対し垂直入射させることが可能となり、２つのＦＤ間のクロストーク差分が生じなくなり、誤差の少ない測距精度を実現することができる。本実施形態は、これら直接ＴｏＦおよび間接ＴｏＦの何れの受光部３１１にも適用可能である。
　なお、本技術は、以下のような構成としてもよい。
（１）
　複数の画素が二次元状に配置された画素アレイ部を備え、
　前記複数の画素の各々の画素は、
　半導体層に設けられた光電変換部と、
　前記半導体層の光入射面側に設けられ、かつ入射光を前記光電変換部に導くメタサーフェス構造体と、を備え、
　前記メタサーフェス構造体は、
　前記入射光の波長よりも短い距離で互いに配置される複数のピラーと、
　前記ピラーの前記半導体層側から接する下地層と、
　前記下地層とは異なる高さ位置で、前記複数のピラーの間の少なくとも一部を接続して支持する透明支持体と、
　を含む光検出装置。
（２）
　前記透明支持体が前記複数のピラーの間を充填して備えられる透明材であり、
　前記透明材と前記ピラーの屈折率が異なる、上記（１）に記載の光検出装置。
（３）
　前記透明支持体は前記ピラーの端部と異なる高さ位置に設けられた補強梁である、上記（１）に記載の光検出装置。
（４）
　前記透明支持体が前記複数のピラーの前記半導体層側とは反対側の端部で平面として支持する透明保護膜であり、
　前記メタサーフェス構造体は、互いに隣り合う前記ピラーの間に設けられた空隙部を更に含む、上記（１）に記載の光検出装置。
（５）
　前記画素の少なくとも一部は、前記画素内に太さ、或いは配列ピッチ、或いは形状が異なるピラーを含む、上記（１）から（４）の何れかに記載の光検出装置。
（６）
　前記メタサーフェス構造体は、複数段に積層されている、上記（１）から（５）の何れかに記載の光検出装置。
（７）
　前記複数のピラーの前記半導体層側から接する下地層が、平面視で互いに隣り合う前記ピラーの間の部分に凹部を有する、上記（１）から（６）の何れかに記載の光検出装置。
（８）
　前記メタサーフェス構造体は、前記ピラーの前記半導体層側及び前記半導体層側とは反対側の少なくとも何れか一方に設けられ、かつ前記ピラーとは屈折率が異なる反射防止膜を更に含む、上記（１）から（７）の何れかに記載の光検出装置。
（９）
　前記ピラーの前記半導体層側に設けられた前記反射防止膜は、前記ピラーに対してエッチング選択比が高い材料で構成されている、上記（８）に記載の光検出装置。
（１０）
　前記半導体層の光入射面側と前記メタサーフェス構造体との間に位置し、前記画素内の少なくとも一部に開口を有する遮光膜を更に備えている、上記（１）から（９）の何れかに記載の光検出装置。
（１１）
　前記メタサーフェス構造体の光入射面側及び前記光入射面側とは反対側の少なくとも何れか一方に、曲面形状のレンズ部が設けられている、上記（１）から（１０）の何れかに記載の光検出装置。
（１２）
　前記画素の少なくとも一部は、前記半導体層の光入射面側に凹凸形状を有する、上記（１）から（１１）の何れかに記載の光検出装置。
（１３）
　前記ピラーは、アモルファスシリコン、多結晶シリコン、ゲルマニウム、酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、及び酸化ジルコニウムの何れかの材料、或いは、前記アモルファスシリコン、前記多結晶シリコン、前記ゲルマニウム、前記酸化チタン、前記酸化ニオブ、前記酸化タンタル、前記酸化アルミニウム、前記酸化ハフニウム、前記窒化シリコン、前記酸化シリコン、前記窒化酸化シリコン、前記炭化シリコン、前記酸化炭化シリコン、前記窒化炭化シリコン、前記酸化ジルコニウムの何れかの材料を少なくとも２以上積層した積層構造体、を含む、上記（１）から（１２）の何れかに記載の光検出装置。
（１４）
　前記ピラーの前記半導体層側から接する下地層が、前記ピラーの直下及び周囲に亘って二次元状に広がる主部と、前記ピラーの直下で前記主部から突出し、かつ前記ピラーのボトムの幅よりも幅狭の突起部と、を含み、
　前記ピラーと前記反射防止膜の前記突起部とが前記透明材で囲まれている、上記（２）に記載の光検出装置。
（１５）
　前記透明材は、前記画素毎に溝部で区画されている、上記（２）に記載の光検出装置。
（１６）
　前記透明材は、シロキサン系樹脂、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂の何れか、或いは、前記シロキサン系樹脂、前記スチレン系樹脂、前記アクリル系樹脂、前記スチレン－アクリル共重合系樹脂の何れかにフッ素を含有する材料、或いは、前記シロキサン系樹脂、前記スチレン系樹脂、前記アクリル系樹脂、前記スチレン－アクリル共重合系樹脂の何れかに、これらの前記樹脂よりも屈折率が低いビーズを内填する材料で構成されている、上記（２）に記載の光検出装置。
（１７）
　前記透明材、或いは、前記補強梁は、酸化シリコン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムの少なくとも何れかの材料、或いは、前記酸化シリコン、前記酸化ニオブ、前記酸化タンタル、前記酸化アルミニウム、前記酸化ハフニウム、前記窒化シリコン、前記窒化酸化シリコン、前記炭化シリコン、前記酸化炭化シリコン、前記窒化炭化シリコン、前記酸化ジルコニウムの何れかの材料を少なくとも２以上積層した積層構造体で構成されている、上記（２）又は（３）に記載の光検出装置。
（１８）
　前記メタサーフェス構造体は、前記透明材の前記半導体層とは反対側に設けられ、かつ無機材料で構成された透明保護膜を更に含む、上記（１１）に記載の光検出装置。
（１９）
　前記メタサーフェス構造体は、前記補強梁とは異なる材料で、互いに隣り合う前記ピラーの間に充填された透明材を更に含む、上記（３）に記載の光検出装置。
（２０）
　前記補強梁は、前記ピラーの高さ方向において、互いに離間して複数段設けられている、上記（３）に記載の光検出装置。
（２１）
　前記透明保護膜は、前記ピラーとは屈折率が異なる材料で反射防止機能を備えている、上記（４）に記載の光検出装置。
（２２）
　前記ピラーと前記透明材との屈折率差が０．３以上である、上記（２）に記載の光検出装置。
（２３）
　前記複数のピラーの間に充填された透明材を更に備え、
　前記補強材と前記透明材との屈折率差が０．２以下である、
　上記（３）に記載の光検出装置。
（２４）
　下地層の光入射面側に、入射光の波長よりも短い距離で互いに配置される複数のピラーを形成し、
　互いに隣り合う前記ピラーの間に透明材を充填する、
　ことを含む光検出装置の製造方法。
（２５）
　下地層の光入射面側に、透明支持体を形成し、
　前記下地層の光入射面側に設けられ、かつ互いに隣り合う同士が前記透明支持体で支持された複数のピラーを形成する、
　ことを含む光検出装置の製造方法。
（２６）
　下地層の光入射面側に複数のピラーを形成し、
　前記ピラーの端部と異なる高さ位置に平面視の補強梁を形成する、
　ことを含む光検出装置の製造方法。
（２７）
　下地層の光入射面側に、入射光の波長よりも短い距離で互いに配置される複数のピラーを形成し、
　互いに隣り合う前記ピラーの間に空隙部が存在するように、各々の前記ピラーの前記半導体層側とは反対側を支持する透明保護膜を形成する、
　ことを含む光検出装置の製造方法。
（２８）
　光検出装置と、被写体からの像光を前記光検出装置の撮像面上に結像させる光学レンズと、前記光検出装置から出力される信号に信号処理を行う信号処理回路と、を備え、
複数の画素が二次元状に配置された画素アレイ部を備え、
　前記複数の画素の各々の画素は、
　半導体層に設けられた光電変換部と、
　前記半導体層の光入射面側に配置され、かつ入射光を前記光電変換部に導くメタサーフェス構造体と、を備え、
　前記メタサーフェス構造体は、
　前記入射光の波長よりも短い距離で互いに配置される複数のピラーと、
　前記ピラーの前記半導体層側から接する下地層と、
　前記下地層とは異なる高さ位置で、前記複数のピラーの間の少なくとも一部を接続して支持する透明支持体と、
　を含む電子機器。
　本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
　１Ａ，１Ｂ，１Ｃ　固体撮像装置
　２　半導体チップ
　２Ａ　画素アレイ部
　２Ｂ　周辺部
　３　画素
　４　垂直駆動部
　５　カラム信号処理部
　８　制御部
　８ａ，８ｂ　信号線
　１１，１２　信号線
　２１　光電変換部
　２２　電荷保持部
　２３，２４，２５，２６　ＭＯＳトランジスタ（ＭＯＳＦＥＴ）
　２９　画素回路
　３０　半導体基体
　３１　半導体層
　３２　分離領域
　３３　ｐ型の半導体領域
　３３ｂ，８１，９９　空隙部
　３４　ｎ型の半導体領域
　３５　多層配線層
　３６　層間絶縁膜
　３７　配線
　４１　支持基板
　４２　反り矯正膜
　４５　固定電荷膜
　４６，４８，１０７　絶縁膜
　４７　遮光膜
　５０，７０，７０Ａ，７０Ｂ，７０Ｃ，７０Ｄ，７０Ｅ、９０、９０Ａ　メタサーフェス構造体
　５１，５３　反射防止膜
　５１ａ　主部
　５１ｂ　突起部
　５２　ピラー形成膜
　５４　ピラー
　５５，５６　透明材
　５７，９７　透明保護膜
　５８　溝部
　６０　半導体ウエハ
　６１　スクライブライン
　６２　チップ形成領域
　７１　反射防止膜
　７２，７４，９５　犠牲膜
　７３　支持体形成膜
　７５　非晶質カーボン膜
　７７　補強梁
　９０，９０Ａ　メタサーフェス構造体
　９１　反射防止膜
　９２　ピラー形成膜
　９３　ピラー
　９４　反射防止膜
　９５犠牲膜
　９７　透明保護膜
　９９　空隙部
　１０１　回折・散乱素子
　１０２　光分岐部
　１０３　オンチップレンズ
　１０４　インナーレンズ
　１０６　偏向部
　１０７　絶縁膜
　１０８　遮光壁
　１０９　クラッド部
　１１０　カラーフィルタ
　１１２　平坦化膜
　１１３　プラズモンフィルタ
　１１４　絶縁膜
　１１５　ＧＭＲフィルタ
　１１７　積層フィルタ
　２００　電子機器
　２０１　固体撮像装置
　２０２　光学レンズ
　２０３　シャッタ装置
　２０４　駆動回路
　２０５　信号処理回路
　３００　電子機器
　３０１　測距装置
　３１０　光源部
　３１１　受光部
　３１２　測距処理部
　３２０　アプリケーション部
　３３０　射出光
　３３１　被測定物
　３３２　反射光
　ＲＳＴ　リセット信号線
　ＳＥＬ　選択信号線
　ＴＲ　転送信号線
　Ｖｄｄ　電源線

Claims (28)

  1. 　複数の画素が二次元状に配置された画素アレイ部を備え、
    　前記複数の画素の各々の画素は、
    　半導体層に設けられた光電変換部と、
    　前記半導体層の光入射面側に設けられ、かつ入射光を前記光電変換部に導くメタサーフェス構造体と、を備え、
    　前記メタサーフェス構造体は、
    　前記入射光の波長よりも短い距離で互いに配置される複数のピラーと、
    　前記ピラーの前記半導体層側から接する下地層と、
    　前記下地層とは異なる高さ位置で、前記複数のピラーの間の少なくとも一部を接続して支持する透明支持体と、
    　を含む光検出装置。 
  2. 　前記透明支持体が前記複数のピラーの間を充填して備えられる透明材であり、
    　前記透明材と前記ピラーの屈折率が異なる前記請求項１に記載の光検出装置。
  3. 　前記透明支持体は前記ピラーの端部と異なる高さ位置に設けられた補強梁である、
    　請求項１に記載の光検出装置。
  4. 　前記透明支持体が前記複数のピラーの前記半導体層側とは反対側の端部で平面として支持する透明保護膜であり、
    　前記メタサーフェス構造体は、互いに隣り合う前記ピラーの間に設けられた空隙部を更に含む、請求項１に記載の光検出装置。
  5. 　前記画素の少なくとも一部は、前記画素内に太さ、或いは配列ピッチ、或いは形状が異なるピラーを含む、請求項１に記載の光検出装置。
  6. 　前記メタサーフェス構造体は、複数段に積層されている、請求項１に記載の光検出装置。
  7. 　前記複数のピラーの前記半導体層側から接する下地層が、平面視で互いに隣り合う前記ピラーの間の部分に凹部を有する、請求項１に記載の光検出装置。
  8. 　前記メタサーフェス構造体は、
    　前記ピラーの前記半導体層側及び前記半導体層側とは反対側の少なくとも何れか一方に設けられ、かつ前記ピラーとは屈折率が異なる反射防止膜を更に含む、
    　請求項１に記載の光検出装置。
  9. 　前記ピラーの前記半導体層側に設けられた前記反射防止膜は、
    　前記ピラーに対してエッチング選択比が高い材料で構成されている、
    　請求項８に記載の光検出装置。
  10. 　前記半導体層の光入射面側と前記メタサーフェス構造体との間に位置し、
    　前記画素内の少なくとも一部に開口を有する遮光膜を更に備えている、
    　請求項１に記載の光検出装置。
  11. 　前記メタサーフェス構造体の光入射面側及び前記光入射面側とは反対側の少なくとも何れか一方に、曲面形状のレンズ部が設けられている、
    　請求項１に記載の光検出装置。
  12. 　前記画素の少なくとも一部は、前記半導体層の光入射面側に凹凸形状を有する、
    　請求項１に記載の光検出装置。
  13. 　前記ピラーは、アモルファスシリコン、多結晶シリコン、ゲルマニウム、酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、及び酸化ジルコニウムの何れかの材料、或いは、前記アモルファスシリコン、前記多結晶シリコン、前記ゲルマニウム、前記酸化チタン、前記酸化ニオブ、前記酸化タンタル、前記酸化アルミニウム、前記酸化ハフニウム、前記窒化シリコン、前記酸化シリコン、前記窒化酸化シリコン、前記炭化シリコン、前記酸化炭化シリコン、前記窒化炭化シリコン、前記酸化ジルコニウムの何れかの材料を少なくとも２以上積層した積層構造体、を含む、
    　請求項１に記載の光検出装置。
  14. 　前記ピラーの前記半導体層側から接する下地層が、
    　前記ピラーの直下及び周囲に亘って二次元状に広がる主部と、
    　前記ピラーの直下で前記主部から突出し、かつ前記ピラーのボトムの幅よりも幅狭の突起部と、を含み、
    　前記ピラーと前記反射防止膜の前記突起部とが前記透明材で囲まれている、
    　請求項２に記載の光検出装置。
  15. 　前記透明材は、前記画素毎に溝部で区画されている、請求項２に記載の光検出装置。
  16. 　前記透明材は、シロキサン系樹脂、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂の何れか、或いは、前記シロキサン系樹脂、前記スチレン系樹脂、前記アクリル系樹脂、前記スチレン－アクリル共重合系樹脂の何れかにフッ素を含有する材料、或いは、前記シロキサン系樹脂、前記スチレン系樹脂、前記アクリル系樹脂、前記スチレン－アクリル共重合系樹脂の何れかに、これらの前記樹脂よりも屈折率が低いビーズを内填する材料で構成されている、請求項２に記載の光検出装置。
  17. 　前記透明材、或いは、前記補強梁は、酸化シリコン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムの少なくとも何れかの材料、或いは、前記酸化シリコン、前記酸化ニオブ、前記酸化タンタル、前記酸化アルミニウム、前記酸化ハフニウム、前記窒化シリコン、前記窒化酸化シリコン、前記炭化シリコン、前記酸化炭化シリコン、前記窒化炭化シリコン、前記酸化ジルコニウムの何れかの材料を少なくとも２以上積層した積層構造体で構成されている、
    　請求項２又は３に記載の光検出装置。
  18. 　前記メタサーフェス構造体は、前記透明材の前記半導体層とは反対側に設けられ、かつ無機材料で構成された透明保護膜を更に含む、
    　請求項１１に記載の光検出装置。
  19. 　前記メタサーフェス構造体は、前記補強梁とは異なる材料で、互いに隣り合う前記ピラーの間に充填された透明材を更に含む、
    　請求項３に記載の光検出装置。
  20. 　前記補強梁は、前記ピラーの高さ方向において、互いに離間して複数段設けられている、
    　請求項３に記載の光検出装置。
  21. 　前記透明保護膜は、前記ピラーとは屈折率が異なる材料で反射防止機能を備えている、
    　請求項４に記載の光検出装置。
  22. 　前記ピラーと前記透明材との屈折率差が０．３以上である、
    　請求項２に記載の光検出装置。
  23. 　前記複数のピラーの間に充填された透明材を更に備え、
    　前記補強材と前記透明材との屈折率差が０．２以下である、
    　請求項３に記載の光検出装置。
  24. 　下地層の光入射面側に、入射光の波長よりも短い距離で互いに配置される複数のピラーを形成し、
    　互いに隣り合う前記ピラーの間に透明材を充填する、
    　ことを含む光検出装置の製造方法。
  25. 　下地層の光入射面側に、透明支持体を形成し、
    　前記下地層の光入射面側に設けられ、かつ互いに隣り合う同士が前記透明支持体で支持された複数のピラーを形成する、
    　ことを含む光検出装置の製造方法。
  26. 　下地層の光入射面側に複数のピラーを形成し、
    　前記ピラーの端部と異なる高さ位置に平面視の補強梁を形成する、
    　ことを含む光検出装置の製造方法。
  27. 　下地層の光入射面側に、入射光の波長よりも短い距離で互いに配置される複数のピラーを形成し、
    　互いに隣り合う前記ピラーの間に空隙部が存在するように、各々の前記ピラーの前記半導体層側とは反対側を支持する透明保護膜を形成する、
    　ことを含む光検出装置の製造方法。
  28. 　光検出装置と、被写体からの像光を前記光検出装置の撮像面上に結像させる光学レンズと、前記光検出装置から出力される信号に信号処理を行う信号処理回路と、を備え、
    　前記光検出装置は、複数の画素が二次元状に配置された画素アレイ部を備え、
    　前記複数の画素の各々の画素は、
    　半導体層に設けられた光電変換部と、
    　前記半導体層の光入射面側に配置され、かつ入射光を前記光電変換部に導くメタサーフェス構造体と、を備え、
    　前記メタサーフェス構造体は、
    　前記入射光の波長よりも短い距離で互いに配置される複数のピラーと、
    　前記ピラーの前記半導体層側から接する下地層と、
    　前記下地層とは異なる高さ位置で、前記複数のピラーの間の少なくとも一部を接続して支持する透明支持体と、
    　を含む電子機器。
PCT/JP2022/029175 2021-08-06 2022-07-28 光検出装置及びその製造方法並びに電子機器 WO2023013521A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202280050388.9A CN117678073A (zh) 2021-08-06 2022-07-28 光学检测装置、光学检测装置的制造方法和电子设备
KR1020247002185A KR20240037964A (ko) 2021-08-06 2022-07-28 광 검출 장치 및 그 제조 방법 그리고 전자 기기
JP2023540303A JPWO2023013521A1 (ja) 2021-08-06 2022-07-28

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021130077 2021-08-06
JP2021-130077 2021-08-06

Publications (1)

Publication Number Publication Date
WO2023013521A1 true WO2023013521A1 (ja) 2023-02-09

Family

ID=85154528

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/029175 WO2023013521A1 (ja) 2021-08-06 2022-07-28 光検出装置及びその製造方法並びに電子機器

Country Status (5)

Country Link
JP (1) JPWO2023013521A1 (ja)
KR (1) KR20240037964A (ja)
CN (1) CN117678073A (ja)
TW (1) TW202310382A (ja)
WO (1) WO2023013521A1 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157390A (ja) * 2004-09-01 2009-07-16 Panasonic Corp 固体撮像装置
JP2011040441A (ja) * 2009-08-06 2011-02-24 Panasonic Corp 固体撮像装置
JP2012182430A (ja) * 2011-02-09 2012-09-20 Canon Inc 光電変換装置
JP2015028960A (ja) * 2011-12-01 2015-02-12 ソニー株式会社 固体撮像装置および電子機器
US20170034500A1 (en) * 2015-07-29 2017-02-02 Samsung Electronics Co., Ltd. Imaging apparatus and image sensor including the same
WO2018092632A1 (ja) * 2016-11-21 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法
JP2018098641A (ja) 2016-12-13 2018-06-21 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、画像処理方法、プログラム、および電子機器
JP2018195908A (ja) 2017-05-15 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器、及び、撮像モジュール
WO2018230186A1 (ja) * 2017-06-15 2018-12-20 株式会社ニコン 撮像素子、撮像装置および撮像方法
WO2019046827A1 (en) 2017-08-31 2019-03-07 Metalenz, Inc. INTEGRATION OF TRANSMISSIVE METASURFACE LENS
WO2019124562A1 (ja) * 2017-12-22 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US20210091130A1 (en) * 2019-09-19 2021-03-25 Omnivision Technologies, Inc. Image sensor with micro-structured color filter

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157390A (ja) * 2004-09-01 2009-07-16 Panasonic Corp 固体撮像装置
JP2011040441A (ja) * 2009-08-06 2011-02-24 Panasonic Corp 固体撮像装置
JP2012182430A (ja) * 2011-02-09 2012-09-20 Canon Inc 光電変換装置
JP2015028960A (ja) * 2011-12-01 2015-02-12 ソニー株式会社 固体撮像装置および電子機器
US20170034500A1 (en) * 2015-07-29 2017-02-02 Samsung Electronics Co., Ltd. Imaging apparatus and image sensor including the same
WO2018092632A1 (ja) * 2016-11-21 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法
JP2018098641A (ja) 2016-12-13 2018-06-21 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、画像処理方法、プログラム、および電子機器
JP2018195908A (ja) 2017-05-15 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器、及び、撮像モジュール
WO2018230186A1 (ja) * 2017-06-15 2018-12-20 株式会社ニコン 撮像素子、撮像装置および撮像方法
WO2019046827A1 (en) 2017-08-31 2019-03-07 Metalenz, Inc. INTEGRATION OF TRANSMISSIVE METASURFACE LENS
JP2020537193A (ja) 2017-08-31 2020-12-17 メタレンズ，インコーポレイテッド 透過型メタサーフェスレンズ統合
WO2019124562A1 (ja) * 2017-12-22 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US20210091130A1 (en) * 2019-09-19 2021-03-25 Omnivision Technologies, Inc. Image sensor with micro-structured color filter

Also Published As

Publication number Publication date
TW202310382A (zh) 2023-03-01
KR20240037964A (ko) 2024-03-22
CN117678073A (zh) 2024-03-08
JPWO2023013521A1 (ja) 2023-02-09

Similar Documents

Publication Publication Date Title
JP6903396B2 (ja) 撮像素子及び撮像装置
CN105990383B (zh) 用于降低背照式图像传感器中的串扰的复合栅格结构
KR102633229B1 (ko) 촬상소자 및 촬상소자의 제조 방법, 촬상장치, 및 촬상장치의 제조 방법
US9373658B2 (en) Solid-state image pickup apparatus, image pickup system including solid-state image pickup apparatus, and method for manufacturing solid-state image pickup apparatus
US7442973B2 (en) Solid-state imaging device and production method therefor
EP2320462B1 (en) Image sensor having waveguides formed in color filters
US7822300B2 (en) Anti-resonant reflecting optical waveguide for imager light pipe
JP6833597B2 (ja) 固体撮像装置
KR101438268B1 (ko) 후면 조명 이미지 센서 칩 내의 그리드 및 이러한 그리드를 형성하기 위한 방법
US20090189055A1 (en) Image sensor and fabrication method thereof
CN108369949B (zh) 固态成像元件、成像设备和用于制造固态成像元件的方法
JP2009194340A (ja) 光電変換装置、及び光電変換装置の製造方法
KR20130093450A (ko) 후면 조사 이미지 센서 칩에서의 그리드 및 이의 형성 방법
US20150179692A1 (en) Solid-state imaging apparatus and method of manufacturing the same
JP2018006652A (ja) 光電変換装置、撮像システム、移動体、および、光電変換装置の製造方法
WO2020100431A1 (ja) 受光装置
WO2023013521A1 (ja) 光検出装置及びその製造方法並びに電子機器
US8581313B2 (en) Solid-state imaging device
WO2023013408A1 (ja) 光検出器、光検出器の製造方法及び電子機器
WO2020075391A1 (ja) 固体撮像装置及び電子機器
US20240055456A1 (en) Solid-state imaging device
WO2024029383A1 (ja) 光検出装置及び電子機器
WO2023132133A1 (ja) 光検出装置及び電子機器
JP2024012119A (ja) イメージセンサおよび画像信号処理装置の簡素化方法
JP2023128745A (ja) 光検出装置、その製造方法、及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22852943

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023540303

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280050388.9

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022852943

Country of ref document: EP

Effective date: 20240306