WO2023013408A1 - 光検出器、光検出器の製造方法及び電子機器 - Google Patents

光検出器、光検出器の製造方法及び電子機器 Download PDF

Info

Publication number
WO2023013408A1
WO2023013408A1 PCT/JP2022/028108 JP2022028108W WO2023013408A1 WO 2023013408 A1 WO2023013408 A1 WO 2023013408A1 JP 2022028108 W JP2022028108 W JP 2022028108W WO 2023013408 A1 WO2023013408 A1 WO 2023013408A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
section
pixel
pillars
photoelectric conversion
Prior art date
Application number
PCT/JP2022/028108
Other languages
English (en)
French (fr)
Inventor
晋一郎 納土
寿仁 岩瀬
界斗 横地
理之 鈴木
淳 戸田
芳樹 蛯子
篤志 山本
太知 名取
幸一 竹内
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2023540237A priority Critical patent/JPWO2023013408A1/ja
Priority to CN202280049236.7A priority patent/CN117616576A/zh
Priority to KR1020247002534A priority patent/KR20240037970A/ko
Publication of WO2023013408A1 publication Critical patent/WO2023013408A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Definitions

  • the technology according to the present disclosure (this technology) relates to a photodetector, a method for manufacturing the photodetector, and an electronic device including the photodetector.
  • the photodetector uses a photoelectric conversion element such as a photodiode that constitutes each pixel to convert the amount of charge corresponding to the intensity of the light imaged on the pixel by the on-chip lens into an electrical signal. From the viewpoint of high utilization efficiency of incident light, a back-illuminated photodetector in which incident light reaches pixels directly through an on-chip lens has attracted attention.
  • the on-chip lens is arranged according to the so-called pupil correction in order to effectively use the light in the peripheral portion (field angle end) of the photodetector. That is, the on-chip lens corresponding to the pixel positioned at the center of the angle of view (zero image height) is arranged so that the optical axis and the center of the pixel substantially coincide, while the closer to the edge of the angle of view ( For higher image heights, the on-chip lens is positioned shifted from the center of the pixel. In other words, the position of the on-chip lens is shifted in accordance with the emission direction of the principal ray as it is positioned closer to the end of the angle of view. However, oblique incidence at the end of the angle of view degrades optical characteristics such as crosstalk and non-uniform sensitivity.
  • Patent Document 1 listed below discloses a technique for changing the shape of an on-chip lens in order to control the deflection of light in a pixel.
  • Patent Document 1 has high resist solubility response to exposure dose and does not exhibit linear behavior. Therefore, the process is difficult, the shape is not stable, and the feasibility is low.
  • the present disclosure has been made in view of such circumstances, and provides a photodetector, a method for manufacturing the photodetector, and an electronic device capable of improving optical characteristics due to oblique incidence of light at the end of the field angle. With the goal.
  • One aspect of the present disclosure includes a plurality of pixels arranged in a matrix on a semiconductor substrate, and each of the plurality of pixels includes a photoelectric conversion unit that photoelectrically converts incident light, and a light incident surface side of the semiconductor substrate. and a deflection unit having a plurality of pillars with different thicknesses, pitches, or shapes within pixels, wherein the pillars deflect light differently for each pixel with respect to principal rays incident at different angles for each image height. is a photodetector that guides the principal ray to the photoelectric conversion section at a prism angle that bends the .
  • a plurality of pixels are formed in a matrix on a semiconductor substrate, and photoelectric conversion units for photoelectrically converting incident light are provided in each of the plurality of pixels. and forming a plurality of pillars with different thicknesses, pitches, or shapes within the pixels so that the prism angles of the plurality of pixels are formed in the deflection unit. It is a manufacturing method of a detector.
  • Another aspect of the present disclosure includes a plurality of pixels arranged in a matrix on a semiconductor substrate, and each of the plurality of pixels includes a photoelectric conversion unit that photoelectrically converts incident light, and a deflecting unit having a plurality of pillars arranged on the incident surface side and having different thicknesses, pitches, or shapes within the pixel.
  • the electronic device includes a photodetector that guides the principal ray to the photoelectric conversion section at prism angles that bend light differently.
  • FIG. 1 is a circuit diagram showing a configuration example of a pixel according to a first embodiment of the present technology
  • FIG. 1 is a configuration example of a pixel according to a first embodiment of the present technology, and includes a schematic cross-sectional view showing pixels arranged in a pixel array section
  • FIG. 4 is a plan view showing multiple pillars arranged within a pixel
  • FIG. 4 is a partial vertical cross-sectional view showing an example of a semiconductor structure of a photodetector according to a first modified example of the first embodiment
  • FIG. 10 is a partial vertical cross-sectional view showing an example of a semiconductor structure of a photodetector according to a second modified example of the first embodiment;
  • FIG. 4 is a diagram (part 1) showing an example of a method for manufacturing a photodetector according to the first embodiment;
  • FIG. 10 is a diagram (part 2) showing an example of the method for manufacturing the photodetector according to the first embodiment;
  • FIG. 10 is a diagram (part 3) showing an example of a method for manufacturing the photodetector according to the first embodiment;
  • FIG. 10 is a diagram (No. 4) showing an example of the method for manufacturing the photodetector according to the first embodiment;
  • FIG. 10 is a diagram (No. 4) showing an example of the method for manufacturing the photodetector according to the first embodiment;
  • FIG. 10 is a diagram (No.
  • FIG. 11 is a partial vertical cross-sectional view showing an example of a semiconductor structure of a photodetector according to a third modified example of the first embodiment;
  • FIG. 11 is a plan view shown for explaining the angle of view of a photodetector according to a third modification of the first embodiment;
  • FIG. 11 is a plan view showing an example of arrangement of pillars for each image height in the third modification of the first embodiment; It is a figure which shows the phase difference required in order to transmit the light of oblique incidence perpendicularly.
  • FIG. 4 is a diagram showing a phase difference map corresponding to a prism angle in a certain azimuth;
  • FIG. 4 is a diagram showing a phase difference map corresponding to a prism angle in a certain azimuth;
  • FIG. 5 is a characteristic diagram showing a phase difference library that associates a phase difference and a pillar diameter
  • FIG. 10 is a diagram for explaining the process of replacing the phase difference of each pillar with the pillar diameter
  • FIG. 11 is a plan view showing the angle of view of a photodetector according to a fourth modification of the first embodiment
  • FIG. 12 is a plan view showing an example of arrangement of pillars for each image height in the fourth modification of the first embodiment
  • FIG. 10 is a diagram showing a phase difference map that has both a lens function and a prism function; It is a figure shown in order to demonstrate the phase difference map of a lens.
  • FIG. 10 is a diagram for explaining the process of replacing the phase difference of each pillar with the pillar diameter
  • FIG. 11 is a plan view showing the angle of view of a photodetector according to a fourth modification of the first embodiment
  • FIG. 12 is a plan view showing an example of arrangement of pillars for each image height in the fourth modification of
  • FIG. 4 is a plan view showing an arrangement pattern of pillars; It is a top view which shows the cross-sectional shape perpendicular
  • FIG. 5 is a plan view for explaining layout correction and effective refractive index distribution;
  • FIG. 4 is a characteristic diagram showing an example of a phase difference library of circular pillars in amorphous Si with a pitch of 350 nm.
  • FIG. 5 is a diagram shown for explaining phase folding; 4 is a partial vertical cross-sectional view showing an antireflection film formed on a pillar;
  • FIG. 10 is a diagram showing a structure in which an antireflection film also serves as an etching stopper layer;
  • FIG. 10 is a diagram showing a structure for preventing the filler from peeling off by wedging the pillar bottom;
  • FIG. 4 is a diagram showing a manufacturing process of a filler;
  • FIG. 11 is a plan view (part 1) showing a modification of the light shielding metal;
  • FIG. 11 is a plan view (No. 2) showing a modification of the light shielding metal;
  • FIG. 11 is a plan view (No. 3) showing a modification of the light shielding metal;
  • FIG. 11 is a plan view (part 4) showing a modification of the light shielding metal;
  • FIG. 11 is a partial longitudinal sectional view (Part 1) showing a modification of the element isolation portion;
  • FIG. 11 is a partial vertical cross-sectional view (part 2) showing a modification of the element isolation portion;
  • FIG. 11 is a partial vertical cross-sectional view (No. 3) showing a modification of the element isolation portion;
  • FIG. 11 is a partial vertical cross-sectional view (No. 4) showing a modification of the element isolation portion;
  • FIG. 11 is a partial longitudinal sectional view (No. 5) showing a modification of the element isolation portion;
  • FIG. 11 is a partial longitudinal sectional view (No. 6) showing a modification of the element isolation portion;
  • 3 is a partial vertical cross section showing a diffraction/scattering element in which periodic unevenness is provided on the interface on the light receiving surface side of the semiconductor substrate.
  • 1 is a partial longitudinal section (No. 1) showing a light branching portion provided at an interface on the light receiving surface side of a semiconductor substrate;
  • FIG. 1 is a partial longitudinal section (No. 1) showing a light branching portion provided at an interface on the light receiving surface side of a semiconductor substrate;
  • FIG. 1 is a partial longitudinal section (No. 1) showing a light branching portion
  • FIG. 2 is a partial vertical cross section (No. 2) showing a light branching portion provided at the interface on the light receiving surface side of the semiconductor substrate; 3 is a partial longitudinal section (No. 3) showing a light branching portion provided at the interface on the light receiving surface side of the semiconductor substrate;
  • FIG. 4 is a partial vertical cross-sectional view showing a combination of a deflector with prism function and an on-chip lens.
  • FIG. 4 is a partial vertical cross-sectional view showing a combination of a deflector having both a prism function and a lens function and an on-chip lens.
  • FIG. 4 is a partial vertical cross-sectional view showing a combination of a deflector with a prism function and an inner lens.
  • FIG. 4 is a partial vertical cross-sectional view showing a combination of a deflection section having both a prism function and a lens function and an inner lens;
  • FIG. 3 is a partial vertical cross-sectional view (part 1) showing the configuration of the light shielding wall;
  • FIG. 11 is a partial longitudinal sectional view (No. 2) showing the configuration of the light shielding wall;
  • FIG. 3 is a partial longitudinal sectional view (No. 3) showing the configuration of the light shielding wall;
  • FIG. 4 is a partial vertical cross-sectional view (part 4) showing the configuration of the light shielding wall;
  • FIG. 3 is a plan view (Part 1) showing a configuration of division of a photoelectric conversion unit;
  • FIG. 11 is a plan view (part 2) showing the configuration of division of the photoelectric conversion unit;
  • FIG. 4 is a partial vertical cross-sectional view showing a configuration example in which a color filter made of general pigments or dyes is provided below deflection elements;
  • FIG. 4 is a partial vertical cross-sectional view showing a configuration example in which a color filter is provided on the deflection section;
  • FIG. 4 is a plan view showing an example of arrangement of color filters;
  • FIG. 4 is a partial vertical cross-sectional view showing a combination with a surface plasmon resonance filter;
  • FIG. 4 is a partial longitudinal sectional view showing a combination with a GMR filter;
  • FIG. 4 is a partial vertical cross-sectional view showing a combination with laminated filters having different refractive indices;
  • FIG. 4 is a partial vertical cross-sectional view of a photodetector provided with multiple stages of deflection sections; It is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a second embodiment of the present technology. It is a figure which shows an example of the phase distribution in 2nd Embodiment.
  • FIG. 10 is a diagram showing an example of a layout of pillars according to the second embodiment;
  • FIG. 6 is a partial longitudinal sectional view showing a configuration example of a photodetector as a comparative example of the second embodiment;
  • FIG. 11 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a third embodiment of the present technology; It is a figure which shows an example of the phase distribution in 3rd Embodiment.
  • FIG. 11 is a diagram showing an example of a layout of pillars according to the third embodiment;
  • FIG. 11 is a partial longitudinal sectional view showing a configuration example of a photodetector as a comparative example of the third embodiment;
  • FIG. 13 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a fourth embodiment of the present technology;
  • FIG. 20 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a first modification of the fourth embodiment of the present technology; It is a figure which shows an example of the phase distribution in the 1st modification of 4th Embodiment. It is a figure which shows an example of the arrangement layout of the pillar in the 1st modification of 4th Embodiment.
  • FIG. 20 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a second modification of the fourth embodiment of the present technology;
  • FIG. 12 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a fifth embodiment of the present technology;
  • FIG. 20 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a first modification of the fifth embodiment of the present technology; It is a figure which shows an example of the phase distribution in the 1st modification of 5th Embodiment.
  • FIG. 21 is a diagram showing an example of a layout of pillars in a first modification of the fifth embodiment;
  • FIG. 20 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a second modification of the fifth embodiment of the present technology;
  • FIG. 12 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a sixth embodiment of the present technology;
  • FIG. 20 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a first modification of the sixth embodiment of the present technology; It is a figure which shows an example of the phase distribution in the 1st modification of 6th Embodiment.
  • FIG. 20 is a diagram showing an example of a layout of pillars in a first modification of the sixth embodiment;
  • FIG. 20 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a second modification of the sixth embodiment of the present technology; It is a figure which shows an example of the phase distribution in the 2nd modification of 6th Embodiment.
  • FIG. 20 is a diagram showing an example of a layout of pillars in a second modified example of the sixth embodiment;
  • FIG. 21 is a partial longitudinal sectional view showing a configuration example of a photodetector according to a third modified example of the sixth embodiment of the present technology
  • FIG. 20 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a seventh embodiment of the present technology
  • FIG. 21 is a plan view showing an example of the arrangement of a plurality of pillars in the seventh embodiment
  • FIG. 20 is a diagram shown for explaining how the condensed spot moves away from the FD section in the seventh embodiment
  • FIG. 20 is a plan view showing an arrangement example of deflection units with respect to pixels according to an eighth embodiment of the present technology
  • FIG. 20 is a plan view showing an arrangement example of deflection units with respect to pixels according to a ninth embodiment of the present technology
  • FIG. 20 is a plan view showing an arrangement example of deflection units with respect to pixels according to a tenth embodiment of the present technology
  • FIG. 20 is a plan view showing another arrangement example of deflection units with respect to pixels according to the tenth embodiment of the present technology
  • FIG. 22 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to an eleventh embodiment of the present technology
  • FIG. 22 is a diagram shown for explaining how the condensed spot moves away from the FD section in the eleventh embodiment
  • FIG. 22 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a twelfth embodiment of the present technology
  • FIG. 22 is a diagram showing constituent elements of a pillar in the twelfth embodiment
  • FIG. 22 is a partial longitudinal sectional view showing a configuration example of a photodetector according to a thirteenth embodiment of the present technology
  • FIG. 22 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a fourteenth embodiment of the present technology
  • FIG. 20 is a plan view showing the shape of a pillar according to a fifteenth embodiment of the present technology
  • FIG. 11 is a partial vertical cross-sectional view showing a configuration example of a photodetector according to a modification of the second embodiment of the present technology
  • 1 is a block diagram showing a configuration of an example of an electronic device using a distance measuring device applicable to this embodiment
  • the definitions of directions such as up and down in the following description are merely definitions for convenience of description, and do not limit the technical idea of the present disclosure. For example, if an object is observed after being rotated by 90°, it will be read with its top and bottom converted to left and right, and if it is observed after being rotated by 180°, it will of course be read with its top and bottom reversed.
  • the definition of "transparent" in this specification means that the transmittance of the member is close to 100% with respect to the assumed wavelength range received by the photodetector. For example, even if the material itself absorbs an assumed wavelength range, it is transparent if it is processed extremely thin and has a transmittance close to 100%.
  • FIG. 1 is a diagram illustrating a configuration example of a photodetector according to a first embodiment of the present technology.
  • the pixel array section 10 is configured by arranging pixels 100 in an array (matrix).
  • a region formed by the plurality of pixels 100 arranged in an array constitutes a so-called "angle of view" (image height) corresponding to the target space to be imaged.
  • the pixel 100 generates an image signal according to the irradiated light.
  • This pixel 100 has a photoelectric conversion element that generates electric charge according to the light irradiated.
  • the pixel 100 also has a pixel circuit. This pixel circuit generates an image signal based on charges generated by the photoelectric conversion elements. Generation of the image signal is controlled by a control signal generated by the vertical driving section 20, which will be described later.
  • signal lines 11 and 12 are arranged in an XY matrix.
  • the signal line 11 is a signal line that transmits a control signal of the pixel circuit in the pixel 100, is arranged for each row of the pixel array section 10, and is commonly wired to the pixels 100 arranged in each row.
  • the signal line 12 is a signal line that transmits an image signal generated by the pixel circuit of the pixel 100, is arranged for each column of the pixel array section 10, and is commonly wired to the pixels 100 arranged in each column. be. These photoelectric conversion elements and pixel circuits are formed on a semiconductor substrate.
  • the vertical driving section 20 generates control signals for the pixel circuits of the pixels 100 .
  • the vertical driving section 20 transmits the generated control signal to the pixel 100 via the signal line 11 in the figure.
  • the column signal processing section 30 processes image signals generated by the pixels 100 .
  • the column signal processing unit 30 processes image signals transmitted from the pixels 100 via the signal lines 12 shown in FIG.
  • the processing in the column signal processing unit 30 corresponds to, for example, analog-to-digital conversion for converting analog image signals generated in the pixels 100 into digital image signals.
  • the image signal processed by the column signal processing section 30 is output as the image signal of the photodetector 1 .
  • the control unit 40 controls the photodetector 1 as a whole.
  • the control section 40 controls the photodetector 1 by generating and outputting control signals for controlling the vertical driving section 20 and the column signal processing section 30 .
  • a control signal generated by the control section 40 is transmitted to the vertical driving section 20 and the column signal processing section 30 through signal lines 41 and 42, respectively.
  • FIG. 2 is a circuit diagram illustrating a configuration example of a pixel according to the first embodiment of the present technology
  • a pixel 100 in the figure includes a photoelectric conversion element 101, a charge holding portion 102, and MOS transistors 103 to 106.
  • the photoelectric conversion element 101 has an anode grounded and a cathode connected to the source of the MOS transistor 103 .
  • the drain of MOS transistor 103 is connected to the source of MOS transistor 104 , the gate of MOS transistor 105 and one end of charge holding portion 102 . Another end of the charge holding unit 102 is grounded.
  • the drains of MOS transistors 105 and 106 are commonly connected to power supply line Vdd, and the source of MOS transistor 105 is connected to the drain of MOS transistor 106 .
  • the source of MOS transistor 106 is connected to output signal line OUT.
  • MOS transistors 103, 104 and 106 are connected to transfer signal line TR, reset signal line RST and select signal line SEL, respectively. Note that the transfer signal line TR, the reset signal line RST, and the selection signal line SEL constitute the signal line 11 .
  • the output signal line OUT constitutes the signal line 12 .
  • the photoelectric conversion element 101 generates an electric charge according to the irradiated light as described above.
  • a photodiode can be used for the photoelectric conversion element 101 .
  • the charge holding portion 102 and the MOS transistors 103 to 106 constitute a pixel circuit.
  • the MOS transistor 103 is a transistor that transfers charges generated by photoelectric conversion of the photoelectric conversion element 101 to the charge holding unit 102 .
  • Charge transfer in MOS transistor 103 is controlled by a signal transmitted through transfer signal line TR.
  • the charge holding unit 102 is a capacitor that holds charges transferred by the MOS transistor 103 .
  • the MOS transistor 105 is a transistor that generates a signal based on the charges held in the charge holding portion 102 .
  • the MOS transistor 106 is a transistor that outputs the signal generated by the MOS transistor 105 to the output signal line OUT as an image signal. This MOS transistor 106 is controlled by a signal transmitted by a selection signal line SEL.
  • the MOS transistor 104 is a transistor that resets the charge holding unit 102 by discharging the charge held in the charge holding unit 102 to the power supply line Vdd.
  • the reset by this MOS transistor 104 is controlled by a signal transmitted by the reset signal line RST, and is executed before charge transfer by the MOS transistor 103 .
  • the photoelectric conversion element 101 can also be reset by making the MOS transistor 103 conductive.
  • the pixel circuit converts the charges generated by the photoelectric conversion elements 101 into image signals.
  • FIG. 3 is a configuration example of a pixel according to the first embodiment of the present technology, and includes a schematic cross-sectional view showing a pixel 100 arranged in the pixel array section 10.
  • FIG. The drawing shows an example of a back-illuminated photodetector 1, in which the back side of the semiconductor substrate 209 faces upward to become the irradiation surface side, and the front side of the semiconductor substrate 209 on which the wiring layer 210 is formed faces downward. .
  • the pixel 100 includes an inorganic protective film 200, a filler 201, an antireflection film 202, a pillar 203, an antireflection film 204, an insulating film 205, a light shielding metal 206, an insulating film 207, and a fixed charge film 208. , a semiconductor substrate 209 , a wiring layer 210 , a supporting substrate 211 and an insulating film 214 . The semiconductor substrate 209 and the support substrate 211 are bonded by plasma bonding or the like.
  • the filling material 201 , the antireflection film 202 , the pillars 203 and the antireflection film 204 constitute a deflection section 2001 .
  • the semiconductor substrate 209 can be, for example, a Si substrate, a SiGe substrate, an InGaAs substrate, etc.
  • the Si substrate is used, and each pixel 100 has a photoelectric conversion unit 212 and a plurality of pixel transistors (not shown).
  • the photoelectric conversion portion 212 is formed over the entire thickness of the semiconductor substrate 209 and is of the first conductivity type. In an example, it is configured as a pn junction photodiode with a p-type semiconductor region.
  • Each pixel 100 composed of a photodiode PD and a pixel transistor Tr is isolated by an element isolation portion 213 .
  • the element isolation part 213 is formed of a p-type semiconductor region and is grounded, for example.
  • an n-type source region and a drain region are formed in a p-type semiconductor well region formed on the surface side of the semiconductor substrate 209, and a gate electrode is formed on the substrate surface between the two regions via a gate insulating film. configured as
  • the wiring layer 210 transmits image signals generated by the pixels 100 .
  • the wiring layer 210 further transmits signals applied to the pixel circuits.
  • the wiring layer 210 constitutes the signal lines (the output signal line OUT, the transfer signal line TR, the reset signal line RST and the select signal line SEL) and the power supply line Vdd described in FIG. A via plug connects between the wiring layer 210 and the pixel circuit.
  • the wiring layer 210 is composed of multiple layers, and the layers of each wiring layer are also connected by via plugs.
  • the wiring layer 210 can be made of, for example, a metal such as Al or Cu.
  • the via plug can be made of metal such as W or Cu, for example.
  • a silicon oxide film or the like can be used for insulation of the wiring layer 210.
  • the fixed charge film 208 has a negative fixed charge due to the dipole of oxygen and serves to strengthen the pinning.
  • the fixed charge film 208 can be made of oxide or nitride containing at least one of Hf, Al, zirconium, Ta and Ti, for example. It can also be composed of oxides or nitrides containing at least one of lanthanum, cerium, neodymium, promethium, samarium, europium, gadolinium, terbium, dysprosium, holmium, thulium, ytterbium, lutetium and yttrium.
  • the fixed charge film 208 can also be made of hafnium oxynitride or aluminum oxynitride. Also, the fixed charge film 208 can be doped with silicon or nitrogen in an amount that does not impair the insulating properties. Thereby, heat resistance etc. can be improved. It is desirable that the fixed charge film 208 has the role of an antireflection film for the Si substrate having a high refractive index by controlling the film thickness or laminating multiple layers.
  • the insulating film 207 is a film that is formed adjacent to the back surface of the semiconductor substrate 209 and insulates the semiconductor substrate 209 .
  • This insulating film 207 is made of, for example, SiO2, and insulates and protects the back surface of the semiconductor substrate 209 .
  • the light shielding metal 206 is arranged in the boundary region of the pixel 100 on the semiconductor substrate side of the pillar 203 and shields stray light leaking from the adjacent pixel 100 .
  • the light-shielding metal 206 may be made of a material that shields light, but is formed of a metal film such as Al, W, or copper as a material that has a strong light-shielding property and can be precisely processed by microfabrication, for example, etching. is preferred.
  • silver, gold, platinum, Mo, Cr, Ti, nickel, iron, tellurium, etc., or alloys containing these metals can be used. Also, a plurality of these materials can be laminated to form a structure.
  • a barrier metal such as Ti, Ta, W, Co, Mo, or alloys thereof, nitrides thereof, or oxides thereof is formed under the light-shielding metal 206 in order to enhance adhesion with the underlying insulating film 207 . or carbides thereof. Further, the light shielding metal 206 may also serve as light shielding for the pixels that determine the optical black level, and may also serve as light shielding for noise prevention to the peripheral circuit area.
  • the light shielding metal 206 is desirably grounded so as not to be destroyed by plasma damage due to accumulated charges during processing.
  • the ground structure may be formed within the pixel array, or the ground structure may be provided in an area outside the effective area shown in FIG. 3 after electrically connecting all the conductors.
  • the insulating film 205 is a film arranged adjacent to the insulating film 207 and the light shielding metal 206 . This insulating film insulates and planarizes the back side of the semiconductor substrate 209 .
  • the support substrate 211 is a substrate that reinforces and supports the semiconductor substrate 209 and the like in the manufacturing process of the photodetector 1, and is composed of, for example, a silicon substrate.
  • the support substrate 211 is attached to the semiconductor substrate 209 by plasma bonding or an adhesive material to support the semiconductor substrate 209 and the like.
  • the support substrate 211 may include a logic circuit, and by forming connection vias between the substrates, it is possible to reduce the chip size by vertically stacking various peripheral circuit functions.
  • the antireflection film 204 suppresses reflection from the refractive index interface at the bottom portion of the pillar 203.
  • the so-called ⁇ /4n It may be provided with a film thickness in consideration of the law.
  • films having different refractive indices may be laminated.
  • the antireflection film 204 can also be used as an etching stopper layer during dry etching by selecting a material having a high etching selectivity with respect to the pillars 203 .
  • the pillar 203 is made of amorphous silicon and the antireflection film 204 is made of silicon nitride with a thickness of 125 nm, it can have both an antireflection function and an etching stopper layer at the same time.
  • the deflection section 2001 may be provided with a plurality of pillars 203 processed into a columnar shape in the pixel 100 and having different thicknesses, pitches, or shapes. With such provision, the phase difference of light is locally changed, and the direction of light can be controlled according to the layout of the pillars 203 .
  • the antireflection film 202 may have a film thickness that takes into account the so-called ⁇ /4n rule in order to suppress reflection from the refractive index interface above the pillar 203 . Furthermore, in order to enhance the antireflection effect, films having different refractive indices may be laminated. By forming a film before processing the pillar 203, only the pillar portion having a high refractive index may be provided with the film.
  • the filler 201 is provided in the gap between the pillars 203 and can suppress the collapse of the pillars 203 and the tape residue in the assembly process.
  • the filling material 201 is not limited to the gap between the pillars 203 and may be provided so as to cover the pillars 203 on the light incident surface side of the pillars 203 .
  • the inorganic protective film 200 is provided above the filling material 201, and can avoid damage to the filling material 201 in peeling off the PAD resist of the PAD opening in the post-process.
  • the film thickness of the filler 201 from the upper end of the pillar 203 and the film thickness of the inorganic protective film 200 are determined by considering the target wavelength and refractive index, and using, for example, the Fresnel coefficient method, so that the reflected wave is You may prepare to cancel each other out.
  • the configuration example of the pixel disclosed here shows a back-illuminated photodetector, it is not limited to this, and a front-illuminated photodetector and an organic photoelectric conversion film are used. It can be applied to photodetectors and the like.
  • FIG. 5 is a partial longitudinal sectional view showing an example of the semiconductor structure of the photodetector 1 according to the first modified example of the first embodiment.
  • the same parts as in FIG. 3 are given the same reference numerals, and detailed description thereof will be omitted.
  • FIG. 5 shows a multistage configuration in which a deflection section 2002 is stacked on the light incident side of the deflection section 2001 .
  • the deflection section 2002 is composed of a filler 2151 , an antireflection film 2161 , a pillar 2171 and an antireflection film 2181 .
  • An inorganic protective film 200 is laminated on the light incident side of the deflection section 2002 .
  • a multistage structure can be used. It is possible to reduce the aspect ratio of the pillars per stage and avoid the problem of pattern collapse.
  • the single-layer pillar structure is basically designed on the premise of a single wavelength, by providing the multi-stage pillars 203 and 2171, by changing the design of each stage and combining them, a wide band of wavelengths can be achieved. and multi-spectrum. Furthermore, it is also possible to realize deflection control.
  • FIG. 6 is a partial longitudinal sectional view showing an example of the semiconductor structure of the photodetector 1 according to the second modification of the first embodiment.
  • the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the filling material 201-1 of the deflection section 2003 is opened in a trench shape at the boundary of the pixel 100.
  • the lens power of the box lens can also be increased by penetrating the filler 201-1.
  • the difference in refractive index between the filler 201-1 and the air causes the light near the boundary of the pixel 100 to It is possible to lead to Therefore, the filler 201-1 has a lens effect and a waveguide effect, and effects of suppressing color mixture and increasing sensitivity can be enjoyed.
  • the inorganic protective film 200 is desirably antireflection by selecting a material and film thickness so as to comply with the ⁇ /4n rule.
  • the manufacturing method is to form the pillars 203 and the filler 201-1, process the resist mask by anisotropic etching, wash as necessary, and form an inorganic surface protective film by CVD, sputtering, or the like. Just do it.
  • FIGS. 7A to 7E An example of the method for manufacturing the photodetector 1 according to the first embodiment is shown in FIGS. 7A to 7E.
  • a photoelectric conversion section separated by an element separation section 213 by a p-type semiconductor region is formed in a region where a pixel region is to be formed on a semiconductor substrate 209, eg, silicon.
  • the photoelectric conversion section is formed with a pn junction made up of an n-type semiconductor region covering the entire thickness of the substrate and p-type semiconductor regions facing both the front and back surfaces of the substrate in contact with the n-type semiconductor region.
  • the impurity regions are formed, for example, by ion-implanting desired impurities from the surface side of the semiconductor substrate 209 using a resist 310 as a mask, as shown in FIG. 7A(1).
  • a p-type semiconductor well region in contact with the element isolation portion 213 is formed in a region corresponding to each pixel on the surface of the semiconductor substrate 209, and a plurality of pixel transistors are formed in each p-type semiconductor well region.
  • Each pixel transistor is formed by a source region, a drain region, a gate insulating film, and a gate electrode.
  • a wiring layer 210 made of aluminum, copper, or the like is formed above the surface of the semiconductor substrate 209 with an interlayer insulating film such as an SiO2 film interposed therebetween.
  • a through via is formed between the pixel transistor formed on the substrate surface and the wiring layer, and is electrically connected to drive the photodetector 1 .
  • An interlayer insulating film such as a SiO2 film is laminated on the wiring, and this interlayer insulating film is flattened by chemical mechanical polishing (CMP) to make the surface of the wiring layer substantially flat, and is connected to the lower wiring with a through via. While forming the wiring on it, the wiring of each layer is formed sequentially.
  • CMP chemical mechanical polishing
  • the semiconductor substrate 209 is turned upside down and attached to the support substrate 211 by plasma bonding or the like. After thinning the semiconductor substrate 209 from the back side by, for example, wet etching or dry etching, it is thinned to a desired thickness by, for example, CMP as shown in FIG. 7B(3).
  • the thickness of the semiconductor substrate 209 is preferably in the range of, for example, 2 to 6 ⁇ m if only the visible light region is detected, and if the near-infrared region is also detected, for example, the range is in the range of 3 to 15 ⁇ m. Although it is desirable to do, it is not limited to this.
  • the fixed charge film 208 can be formed by CVD, sputtering, or atomic layer deposition (ALD), as shown in FIG. 7B(4).
  • ALD atomic layer deposition
  • good coverage can be obtained at the atomic layer level, and it is possible to simultaneously form a silicon oxide film that reduces the interface level while forming the fixed charge film 208, which is preferable.
  • the fixed charge film 208 has the role of an antireflection film for the Si substrate having a high refractive index by controlling the film thickness or laminating multiple layers. If the insulating film 207 is made of SiO2 deposited by ALD, for example, if it is made thin, film peeling due to a blister phenomenon is likely to occur.
  • the light-shielding metal 206 is formed by using CVD, sputtering, or the like from the materials described above. In addition, if the metal is processed in an electrically floating state, plasma damage may occur. Therefore, as shown in FIG. Then, for example, a resist pattern with a width of several ⁇ m is transferred, grooves are formed by anisotropic etching or wet etching, and the surface of the semiconductor substrate 209 is exposed. 206 is preferably grounded to the semiconductor substrate 209 for film formation.
  • the semiconductor substrate region where the light shielding metal 206 is grounded is desirably set at the ground potential as, for example, a p-type semiconductor region.
  • the light shielding metal 206 may be formed by laminating a plurality of layers, and titanium, titanium nitride, or a laminated film thereof may be used as an adhesive layer for the insulating film 207 . Alternatively, only titanium, titanium nitride, or a laminated film thereof can be used as the light shielding metal 206 .
  • the light shielding metal 206 can also serve as a light shielding film for a black level calculation pixel (not shown), which is the pixel 100 for calculating the black level of the image signal, or a light shielding film for preventing malfunction of peripheral circuits. .
  • a black level calculation pixel not shown
  • a resist removal pattern is formed on a pad section, a scribe line section, and the like. is formed, the light shielding metal 206 is partially removed by anisotropic etching or the like, and the residue is removed by chemical cleaning as necessary.
  • an insulating film 205 for example, SiO2, is formed on the light shielding metal 206 by CVD, sputtering, etc., and is planarized by CMP.
  • CVD is used to form an antireflection film 204 of, for example, SiN with a thickness of 125 nm, and as a material for the pillar 203, an amorphous silicon film of, for example, 800 nm is formed.
  • the film 202 for example, SiN is deposited to a thickness of 125 nm.
  • part of the outer region of the pixel array section 10 or part of the boundary of the pixel 100 may be penetrating to form a gas escape path.
  • a gas escape path By providing in this way, it is possible to avoid blistering, and specifically Ta2O5 is suitable.
  • the antireflection 204 and the pillars 203 are processed into columns using a resist as a mask. If the selectivity of the resist is insufficient, the resist pattern may be transferred once to a hard mask such as SiO2, and processed by a hard mask process in which etching is performed through the hard mask.
  • the antireflection film 204 under the pillar 203 is provided for the purpose of optical antireflection, but in addition to its function, it may also serve as an etching stopper layer during etching.
  • wet chemical cleaning is performed to remove resist residue and processing residues.
  • the risk of pattern collapsing increases due to the imbalance of the surface tension during drying with the chemical solution in normal shaking-off drying.
  • drying may be performed after substituting with IPA having a low surface tension, or supercritical cleaning may be used.
  • the filler 201 is formed between the pillars 203.
  • the filling material 201 is desirably transparent to the target wavelength, and a material having a large refractive index difference with the pillars 203 is used.
  • the filler 201 may be spin-coated, for example, with fluorine-containing siloxane-based resin.
  • the uppermost portion of the filler 201 may be provided with an inorganic protective film 200, such as SiO2.
  • an inorganic protective film 200 such as SiO2.
  • FIG. 8 is a partial longitudinal sectional view showing an example of the semiconductor structure of the photodetector 1 according to the third modification of the first embodiment.
  • the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the deflector 2004 in order to effectively use the light at the edge of the field angle of the photodetector 1, the deflector 2004 is designed to deflect according to the prism angle required for each image height. 203 is designed.
  • the deflection unit 2004-1 corresponding to the pixel 100 positioned at the center of the field angle (zero image height) shown in FIG. are arranged with 10 ⁇ 10 with the same pillar diameter. By arranging them in this way, no phase difference change occurs in the pixel 100, and the light vertically incident on the deflection unit 2004-1 is vertically transmitted to the photoelectric conversion unit 212 side.
  • the principal ray is incident with a horizontal inclination of 10 degrees, and the pixel 100 corresponding to the image height (2) is provided with the deflection unit 2004-2.
  • the deflector 2004-2 adjusts the prism angle required for the image height (horizontal 10 degrees). Pillars 203-1 are arranged in rows, pillars 203-2 smaller in diameter than pillars 203-1 are arranged in third and fourth rows, and pillars 203-1 are arranged in sixth to tenth rows with diameters larger than pillars 203-1. A large pillar 203-3 may be placed.
  • the principal ray is incident with a horizontal tilt of 20 degrees
  • the pixel 100 corresponding to the image height (3) is provided with a deflection unit 2004-3.
  • the deflection unit 2004-3 arranges the pillars 203-1 in the first to fourth rows according to the prism angle required for the image height (horizontal 20 degrees). Pillars 203-2 are arranged in the fifth row, pillars 203-3 are arranged in the sixth and eighth rows, and diameters smaller than the pillars 203-3 and smaller than the pillars 203-1 are arranged in the ninth and tenth rows.
  • the linear slope of the phase difference at this time is set to be approximately twice the slope at 10 deg.
  • the principal ray is incident with a horizontal inclination of 30 degrees, and the pixel 100 corresponding to the image height (4) is provided with the deflection unit 2004-4.
  • pillars 203 may be arranged according to the prism angle required for the image height (horizontal 30 degrees).
  • the linear slope of the phase difference at this time is set to be approximately three times the slope at 10 deg.
  • Step 1 Derivation of phase difference map for each pixel As shown in FIG. 11, when the incident angle ⁇ of light in a certain pixel 100, the pixel size D, the assumed wavelength ⁇ , and the position of the pillar in the pixel are x, the phase difference required for vertical incidence is given by equation (1): can ask. ... formula (1)
  • the prism angle in the x direction is shown, but as shown in FIG. 12, it is possible to create a phase difference map corresponding to the prism angle in any direction after extending it two-dimensionally. can.
  • the prism design should have a relative phase difference between the pillars 203, indefiniteness of the constant is allowed.
  • Step 2 Derivation of phase difference library Considering the pillar pitch, height, refractive index, extinction coefficient, shape, film configuration near the pillar, etc. for the structure mounted on the photodetector 1, the phase difference and the pillar diameter are determined as shown in FIG. Create a linked phase difference library.
  • This phase difference library may be calculated by optical simulation such as FDTD or RCWA, or it is possible to obtain it experimentally.
  • the light with the phase difference ⁇ is equivalent to ⁇ +2 ⁇ N (N is an integer). That is, even when a phase difference of 2 ⁇ + ⁇ is required, only a phase difference of ⁇ should be provided. Such replacement with an equivalent phase is called “2 ⁇ folding”.
  • Step 3 Derivation of pillar layout From the phase difference map, the phase difference of each pillar 203 can be replaced with the pillar diameter using the phase difference library. To receive them, we define them as design rules and control the generated pillars 203 to satisfy the design rules.
  • the first response is to force folding at other than 2 ⁇ .
  • scattering occurs at the folded portion, and stray light becomes a concern.
  • the second measure is to forcibly round off the pattern outside the design rule by approximating it to the pillar diameter of the closest phase within the design rule. A rounding amount may cause an error, but it is acceptable if the influence on the pixel characteristics is at a level at which there is no problem.
  • FIG. 15 is a plan view showing the angle of view of the photodetector 1 according to the fourth modification of the first embodiment.
  • the deflection unit 2005 has a lens design that converges the light at the center of the pixel according to the image height, and a prism angle that matches the prism angle required for each image height.
  • a pillar 203 for each pixel 100 is designed by combining the deflection designs.
  • Step 1 Derivation of phase difference map for each pixel If a phase difference map that functions as a lens and a phase difference map that functions as a prism can be obtained, by simply adding them for each pillar, a phase difference map that has both a lens function and a prism function (Fig. 17(c) ) can be synthesized.
  • the derivation process of the prism phase difference map shown in FIG. For the phase difference map of the lens shown in FIG. 17(b), as will be described later, if the assumed lens shape and refractive index are known, the phase difference can be calculated from the lens thickness and assumed wavelength corresponding to each pillar position. can be done.
  • step 2) derivation of the phase difference library and (step 3) derivation of the pillar layout are performed.
  • step 2 derivation of the phase difference library and step 3 derivation of the pillar layout are performed.
  • Equation (2) As an example of an optical element, as shown in FIG. 18, if a function of the lens thickness T(x, y) is given with respect to the position (x, y) of the pillar, the refractive index n1 of the lens, Assuming that the refractive index is n2 (for example, air), the phase difference map of the lens is obtained by Equation (2). ... formula (2)
  • the material of the pillar 203 is desirably ⁇ -Si, Poly-Si, or germanium when used for near-infrared light, and titanium oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, or silicon nitride when used for visible light. Any one of silicon oxide, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, zirconium oxide, or a laminated structure of these is desirable. Silicon oxynitride, silicon oxycarbide, and silicon oxycarbide are included in, for example, polycrystalline silicon.
  • the distance between the pillars 203 is equal to or less than the wavelength of the light of interest. It may be a square arrangement as shown in FIG. 19(a) or a hexagonal close-packed arrangement as shown in FIG. 19(b).
  • the shape of the pillar 203 of the metasurface element is determined from the viewpoint of control of the effective refractive index, anisotropy control of the deflection component, reflection component depending on the area ratio, process workability, and resistance to pattern collapse.
  • FIG. 20 shows a variation of the top view.
  • 20 (1) to (3) show excellent isotropy in deflection control.
  • 20(4) to 20(8) have 4-fold symmetry or mirror inversion symmetry with respect to axes in the horizontal and vertical directions, or in the 45-degree and 135-degree directions.
  • 20(9) to 20(21) demonstrate the uniaxial characteristic in the deflection viewpoint.
  • FIGS. can make a difference. Furthermore, when compared at the same pitch, FIGS. This is advantageous when increasing the ratio and providing a phase difference.
  • pattern collapse and unresolved patterns are predicted by simulation, and when such possibilities are high, layout or pattern shapes are determined using rules or simulations within a range in which changes in the effective refractive index distribution are permissible. can be corrected by
  • FIG. 22 shows an example of a phase difference library of circular pillars in amorphous Si with a pitch of 350 nm. If the process processing limit is a pillar diameter of 250 nm, it is desirable to set the pillar height to about 800 nm.
  • FIG. 24 is a partial longitudinal sectional view showing an antireflection film formed on the pillar 203.
  • Anti-reflection films 202 and 204 with different refractive indices are provided on the upper portion of the pillar 203, the lower portion of the pillar 203, or both.
  • the antireflection film thickness is preferably ⁇ /(4 ⁇ n).
  • it is estimated to be approximately 125 nm for SiN (n ⁇ 1.9) with respect to the assumed wavelength of 940 nm.
  • FIG. 25A shows a structure in which an antireflection film also serves as an etching stopper layer.
  • the antireflection film 202 and the pillars 203 are etched by anisotropic dry etching.
  • the antireflection film 204 In order for the antireflection film 204 to also serve as an etching stopper layer, the antireflection film 204 must be made of a material that has a high etching selectivity with respect to the material of the pillars 203, in addition to the refractive index. After the dry etching, the anti-reflection film 204 has the initial film thickness directly under the pillars and is thinner between the pillars.
  • FIG. 25B(1) shows a peel-off prevention structure of the filling material 201 with a wedge shape at the pillar bottom. With such a shape, the filling material 201 bites into the wedge portion of the pillar bottom and is hooked, thereby improving resistance to film peeling.
  • FIG. 25B(2) shows a structure in which, in addition to (1), the wedge portion is processed into a rounded, widening shape. This roundness can reduce stress concentration at the stepped portion of the antireflection film 204 and suppress pattern collapse.
  • a processing method for this pillar shape will be described. Due to overetching during the anisotropic dry etching of the pillars, vertical shallow grooves are formed between the pillars. Next, wet chemical processing is performed to isotropically cause film thinning, and the antireflection film 204 having a faster etching rate than the pillar material directly under the pillar can be processed into a rounded wedge shape.
  • the filler 201 includes a siloxane-based resin, a styrene-based resin, an acrylic resin, a styrene-acrylic copolymer-based resin, an F-containing material of the resin, an F-containing material of the resin, or an F-containing material of the resin, which has a lower content than the resin.
  • a material that embeds a bead of refractive index is used as the organic material.
  • the filler 201 includes silicon oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon nitride oxide, silicon carbide, silicon oxide carbide, silicon nitride carbide, zirconium oxide, and these inorganic materials. Laminated structures can also be used.
  • FIG. 26 shows another manufacturing process for the filler structure.
  • an inorganic material 320 is deposited on the antireflection film 204 (FIG. 26(1)), and holes are processed using a resist mask in which the pillar layout is negative-positive reversed (FIG. 26(2)).
  • the pillars 203 are embedded in the holes using a technique with high coverage, such as CVD or ALD (FIG. 26(3)).
  • the pillar material is also planarly deposited on the top of the pillar.
  • the excess pillar material deposited in a planar shape is selectively removed by CMP processing or a full-surface etch-back method (FIG. 26(4)).
  • a protective film 200 may be formed as necessary (FIG. 26(5)).
  • the protective film 200 is desirably provided so as to suppress reflection from the pillars, and preferably has a film thickness that takes into account the ⁇ /(4n) rule. Although it is possible to leave the flat portion of the pillar material by reducing the process of (4), there is concern about reflection due to the increase in interfaces.
  • FIG. 27A to 27D are plan views showing modifications of the light shielding metal 206.
  • FIG. 27A light shielding metal 206 is formed between adjacent photoelectric conversion units 212 . Thereby, crosstalk can be suppressed by light shielding between pixels.
  • the black reference pixel is also shaded.
  • FIG. 27B shows a structure without light shielding between pixels.
  • the stray light at the pixel boundary is controlled by the pillar 203, and the sensitivity is increased without blocking light between pixels.
  • FIG. 27C shows a structure including an image plane phase detection pixel.
  • the object distance is calculated from the amount of image shift, enabling high-speed focusing processing and distance measurement (sensing) of the camera lens. .
  • the angle of incidence at the end of the angle of view changes for each lens, it is necessary to provide phase difference pixels according to each angle.
  • the pupil correction cannot be changed for each pixel 100, and the aperture size of the light shielding metal 206 is narrowed in some pixels, resulting in a decrease in sensitivity.
  • FIG. 27D shows a pinhole structure.
  • the light-shielding metal 206 is made into a pinhole, and incident light is guided to pass through the pinhole while condensing the incident light with the deflector for each pixel. It is desirable that the pinhole here has an aperture ratio of 25% or less.
  • This pinhole structure is effective for the near-infrared photodetector 1 that easily penetrates the semiconductor substrate 209 .
  • an on-chip lens made of a material with a high refractive index, such as amorphous silicon, polysilicon, or germanium, is required. If the interface exists, strong reflection occurs.
  • the sensitivity is increased by aligning the condensing point with the pinhole.
  • HDR high dynamic range
  • FIG. 28A to 28F are partial vertical cross-sectional views showing modifications of the isolation portion 213.
  • FIG. Metasurface design controls the phase/wavefront of light with a fine structure smaller than the wavelength of the target light, but microscopic stray light is not a little generated at discontinuous material interfaces.
  • a photodetector is equipped with a metasurface element, it is essential to strengthen the element isolation so that these stray lights do not cause crosstalk between pixels.
  • an embodiment of an element isolation section that suppresses crosstalk caused by a metasurface element will be described.
  • FIG. 28A has a structure in which the light-shielding isolation between pixels is provided by the light-shielding metal 206 directly above the semiconductor substrate 209, and the charge crosstalk is reduced by the potential 330 due to the ion implantation on the semiconductor substrate 209 side. Although crosstalk of stray light entering the semiconductor substrate 209 cannot be suppressed, processing damage to the semiconductor substrate 209 is low, which is advantageous in terms of dark characteristics.
  • FIG. 28B shows a structure in which the semiconductor substrate 209 is deeply trenched or pierced, the pinning of the side walls is enhanced with a fixed charge film, and the insulating film 207 is embedded.
  • the charge crosstalk is enhanced, and part of the stray light can be returned to the photoelectric conversion portion 212 of the pixel 100 due to the refractive index difference between the semiconductor substrate 209 and the insulating film 207.
  • FIG. the number of steps increases, and there is a risk that the dark characteristics will deteriorate due to interface damage due to trench processing.
  • FIG. 28C shows a structure in which the semiconductor substrate 209 is trench-processed with a fine width (for example, 100 nm or less), and when the fixed charge film 208 is formed on the side wall, the upper end of the trench is closed to form a void 340 .
  • the difference in refractive index is greater than that of the insulating film 207 in FIG. 28B, and interface reflection is more likely to occur, and the effect of confining stray light in the pixel itself can be enhanced.
  • the variation in occlusiveness is large.
  • FIG. 28D shows a structure in which a semiconductor substrate 209 is shallowly trenched (for example, 100 to 400 nm), a fixed charge film 208 and an insulating film 207 are provided, and a portion of the light shielding metal 206 is cut into the semiconductor substrate 209 side. be. 28A, it is possible to cut off the crosstalk path between the light shielding metal 206 and the semiconductor substrate 209, but there is concern about the deterioration of the dark characteristics due to the deterioration of damage and contamination due to processing.
  • FIG. 28E shows a structure in which the semiconductor substrate 209 is deeply trenched or penetrated, the fixed charge film 208 strengthens the pinning of the side walls, the insulating film is embedded, and the light shielding metal 206 is embedded in the gaps between the insulating films.
  • the light shielding film absorbs stray light and suppresses crosstalk.
  • the fixed charge film 208 is used to strengthen the pinning of the side walls, the insulating film 207 is embedded, and only the shallow trenches have light-shielding metal. It is an embedded structure.
  • 28A after blocking the crosstalk path between the light shielding metal 206 and the semiconductor substrate 209, the suppression of the charge crosstalk in the semiconductor substrate 209 at the deep position is strengthened, and the stray light confinement effect of the own pixel even at the deep position. and reduce the sensitivity loss that occurs in FIG. 28E.
  • the semiconductor substrate 209 on which the photoelectric conversion section 212 is formed is composed of a diffraction/scattering element 219 (the deflection section is not shown) in which periodic unevenness is provided on the interface on the light receiving surface side.
  • the unevenness serves as a diffraction grating, and high-order components are obliquely diffracted, so that the optical path length in the photoelectric conversion section 212 can be lengthened, and the sensitivity of the near-infrared light component can be particularly improved.
  • a quadrangular pyramid formed by wet etching the Si (111) surface using AKW (Alkali Water) can be applied.
  • the diffraction/scattering structure may be formed by dry etching.
  • by adopting a shape in which the cross-sectional area changes in the depth direction reflection is suppressed and the sensitivity is slightly improved.
  • FIG. 30 is composed of an optical splitter 220 (a deflector is not shown).
  • the optical branching portion 220 is formed by forming a trench in the top portion of the photoelectric conversion portion 212 and embedding a fixed charge film 208 and an insulating film 207 such as SiO2 by ALD or the like.
  • the light splitter 220 can be provided so as to cross at an angle of 90° when viewed from the incident light side. At this time, the crossing angle is not limited to 90°.
  • FIGS. 31 and 32 another optical branching section may be provided for the crossed optical branching sections 221 and 222.
  • FIG. The embedding of the fixed charge film 208 and the oxide film in the trench grooves of the optical branching portions 221 and 222 can be performed at the same time as the embedding of the element isolation portion 213, thereby reducing the number of processes.
  • FIG. 33(a) is a partial vertical cross-sectional view showing a combination of a deflector with a prism function and an on-chip lens.
  • FIG. 33(b) is a plan view of the deflector as viewed from above.
  • Metasurface design can provide a lens function in addition to the prism function, but a phase difference is required. When the phase difference needs to be folded back due to the limitation of the pillar height, there is concern about stray light due to scattering at the folded portion.
  • the prism function of vertically guiding the pillar 203 to the photoelectric conversion unit 212 may be specialized, and an on-chip lens 216 may be provided to collect light.
  • the on-chip lens 216 on the deflection unit 2006, it is possible to reduce the amount of light hitting the folding back of the boundary of the pixel 100 and reduce stray light.
  • FIG. 34(a) is a partial vertical cross-sectional view showing a combination of a deflection unit having both a prism function and a lens function and an on-chip lens.
  • FIG. 34(b) is a plan view of the deflector viewed from above.
  • the pinhole diameter can be reduced by increasing the lens power and narrowing down the light. If the pinhole diameter can be reduced, the effect of confining near-infrared light and the effect of suppressing flare sensitivity can be enhanced.
  • As a means for enhancing the lens power it is conceivable to provide the on-chip lens 216 in addition to making the pillar 203 perform the prism function and the lens function. Furthermore, pupil correction may be added to the on-chip lens 216 to reduce stray light due to light hitting the boundaries of the pixels 100 of the pillars 203 .
  • the on-chip lens 216 in both FIGS. 33 and 34 can be made of organic materials such as styrene-based resin, acrylic-based resin, styrene-acrylic-based resin, and siloxane-based resin.
  • titanium oxide particles may be dispersed in the above organic material or polyimide resin.
  • It may be made of an inorganic material such as silicon nitride or silicon oxynitride.
  • a material film with a refractive index different from that of the on-chip lens 216 can be arranged to prevent reflection.
  • materials such as amorphous Si, Poly Si, and germanium may be used.
  • FIG. 35(a) is a partial vertical cross-sectional view showing a combination of the deflector 2006 having a prism function and the inner lens 217.
  • FIG. 35(b) is a plan view of the deflection section 2006 viewed from above.
  • Metasurface design can be given a lens function in addition to a prism function, but a phase difference is required.
  • the phase difference needs to be folded back due to the limitation of the pillar height, there is concern about stray light due to scattering at the folded portion.
  • the prism function of guiding the pillar 203 to the photoelectric conversion unit 212 in the vertical direction may be specialized, and the inner lens 217 may be provided to collect the light.
  • FIG. 36(a) is a partial vertical cross-sectional view showing a combination of a deflection section having both a prism function and a lens function and an inner lens.
  • FIG. 36(b) is a plan view of the deflector as viewed from above.
  • the pinhole diameter can be reduced by increasing the lens power and narrowing down the light. If the pinhole diameter can be reduced, the effect of confining near-infrared light and the effect of suppressing flare sensitivity can be enhanced.
  • As a means for increasing the lens power it is conceivable to provide the inner lens 217 after making the pillar 203 perform the prism function and the lens function.
  • the inner lens may be made of an inorganic material such as silicon nitride or silicon oxynitride. Also, on the surface of the inner lens 217, an antireflection film having a different refractive index for preventing reflection may be provided with a film thickness that takes into account the so-called ⁇ /4n rule.
  • the inner lens 217 may be provided as a box lens having a rectangular cross-sectional shape. Even with a rectangular box lens, it is possible to bend the wavefront due to the difference in the refractive index between the box lenses and the material to produce a lens action.
  • Example of light shielding wall configuration 37A to 37D are partial vertical cross-sectional views showing the structure of the light shielding wall.
  • the deflection section 2006 and the semiconductor substrate 209 When increasing the height by increasing the distance between the deflection section 2006 and the semiconductor substrate 209, for example, when the focusing point is aligned with a pinhole structure, or when the deflection section 2006 is configured in multiple stages, the deflection section 2006 and the semiconductor substrate The crosstalk path between 209 becomes wide, and there is a concern of deterioration of characteristics.
  • a light shielding wall or a clad portion may be provided.
  • the structure of FIG. 37A includes a light shielding wall 410 formed by trenching the insulating film 207 up to the light shielding metal 206, burying a light shielding material such as tungsten, and performing CMP. With such provision, it is possible to cut off the crosstalk path between the semiconductor substrate 209 and the deflection section 2006 .
  • the upper end of the light shielding wall 411 is spaced apart from the deflector 2006 in order to reduce vignetting of the upper end of the light shielding wall 411 .
  • the crosstalk is slightly worsened, the decrease in sensitivity can be suppressed.
  • the structure of FIG. 37C includes a material having a lower refractive index than the insulating film 205 as the cladding portion 420 .
  • the cladding portion 420 may be used as a void and closed by forming the antireflection film 204 .
  • FIG. 37D The structure of FIG. 37D is provided with a cladding portion 421 , eg, an air gap, spanning the deflection portion 2006 .
  • a cladding portion 421 eg, an air gap, spanning the deflection portion 2006 .
  • FIG. 38A is a plan view showing the configuration of division of the photoelectric conversion unit.
  • the object distance can be calculated from the image shift amount, and high-speed focusing processing and distance measurement (sensing) of the camera lens can be performed.
  • the S/N may be improved by adding outputs in the pixels 100, or images with different parallaxes may be shifted and added to reduce the amount of blur.
  • the element isolation portion 213 in the pixel 100 a derived example similar to the example given for the boundary of the pixel 100 can be given. Furthermore, by increasing the number of steps, it is possible to combine the element isolation within the pixel 100 and the element isolation between the pixels 100 in different combinations.
  • the element isolation portion 213 between the pixels 100 may be provided by embedding the light shielding metal 206 as shown in FIG. 28E, and the element isolation within the pixel 100 may be provided by embedding silicon oxide as shown in FIG. Therefore, it is possible to suppress inter-pixel crosstalk while maintaining the sensitivity in the pixel 100 .
  • the combination is not limited to this.
  • FIG. 39 is a partial vertical cross-sectional view showing a configuration example in which color filters made of general pigments or dyes are provided below deflection elements.
  • color filters 430R and 430G By providing such color filters 430R and 430G, it is possible to narrow the wavelength range and improve light controllability.
  • the deflector 2006 desirably has a lens function in addition to the prism function.
  • the pillars must be designed differently for each pixel color.
  • FIG. 40 is a partial vertical cross-sectional view showing a configuration example in which color filters are provided on the deflection section.
  • Such a configuration is possible because the color filters 430R and 430G have little change in transmission spectrum with respect to oblique incidence.
  • an on-chip lens 216 may be provided above the color filters 430R and 430G to apply pupil correction to the obliquely incident light at the edge of the field angle. It is possible to reduce sensitivity loss due to light shielding between pixels.
  • FIGS. 41(a) to 41(d) show examples of arrangement of color filters.
  • red pixels 100R, green pixels 100G, and blue pixels 100B are arranged.
  • white pixels 100W without color filters are arranged.
  • FIG. 41(a) is a Bayer array consisting of the three primary colors of RGB
  • FIG. 41(b) is a GRB-W array with pixels without color filters
  • FIG. 41(c) is 2 ⁇ 2 pixel addition and individual output.
  • FIG. 41(d) shows a Clearvid arrangement that improves the resolution with an arrangement rotated by 45 degrees.
  • FIG. 41(a) shows a Clearvid arrangement that improves the resolution with an arrangement rotated by 45 degrees.
  • red pixels 100R and green pixels 100G are alternately arranged in the first row, and green pixels 100G and blue pixels 100B are alternately arranged in the second row.
  • red pixels 100R and green pixels 100G are alternately arranged in the first row, and white pixels 100W and blue pixels 100B are alternately arranged in the second row, for example. arrayed.
  • the Quad-Bayer array shown in FIG. 41(c) has, for example, a red pixel 100R, a red pixel 100R, a green pixel 100G, a green pixel 100G, a red pixel 100R, and a red pixel in the first and second rows.
  • a green pixel 100G, a green pixel 100G, a blue pixel 100B, a blue pixel 100B, a green pixel 100G, and a green pixel 100G are arranged in the third and fourth rows.
  • These arrangements are not limited to the primary color system, but may be, for example, a complementary color system arrangement, or may combine the primary color system and the complementary color system, and are not limited to these.
  • FIG. 42(a) is a partial longitudinal sectional view showing a combination with a surface plasmon resonance filter.
  • FIG. 42(b) is a top plan view of the surface plasmon resonance filter.
  • the plasmon filter 440 is an optical element that uses surface plasmon resonance to obtain a light filtering effect, and uses a metal conductive thin film as a base material. In order to efficiently obtain the effect of surface plasmon resonance, it is necessary to minimize the electric resistance of the surface of the conductive thin film.
  • the metal conductor thin film aluminum or its alloy, which has low electric resistance and is easy to process, is often used (for example, Japanese Patent Laid-Open No. 2018-98641).
  • the plasmon filter 440 changes its transmittance spectrum with respect to oblique incidence. It is desirable to design the deflector so that the incident light from the polarizer is vertically incident.
  • FIG. 43(a) is a partial longitudinal sectional view showing a combination with a GMR filter.
  • FIG. 43(b) is a top plan view of the GMR filter.
  • the GMR (Guided Mode Resonance) filter 450 is an optical filter that can transmit only light in a narrow wavelength band (narrow band) by combining a diffraction grating and a clad core structure (for example, Japanese Unexamined Patent Application Publication No. 2018- 195908). It utilizes the resonance of the waveguide mode and the diffracted light generated in the waveguide, and has a high efficiency of light utilization and obtains a sharp resonance spectrum.
  • FIG. 44(a) is a partial longitudinal sectional view showing a combination with laminated filters having different refractive indices.
  • FIG. 44(b) is a detailed partial longitudinal sectional view of a laminated filter with different refractive indices.
  • the laminated filter 460 can be alternately laminated by controlling film thicknesses with different refractive indices to have a specific transmission/reflection spectrum due to the interference effect of light. It is also possible to design a narrow-band spectrum by setting a pseudo defect layer that disturbs the periodicity using a technique called photonic verification.
  • the spectrum of the multilayer filter 460 shifts to a shorter wavelength due to a change in the effective film thickness when light is obliquely incident.
  • the deflection unit 2006 is provided on the multilayer filter 460, and the deflection element is designed so that the incident light from the camera lens is vertically incident with respect to the peak wavelength of the spectrum of 0-degree incidence. It is desirable to
  • FIG. 45 is a partial vertical cross-sectional view of a photodetector 1 having multiple stages of deflection sections.
  • the deflection sections 470 and 2006 are provided in multiple stages, they do not necessarily have to be formed continuously, and for example, an inner lens 217, a light shielding wall, a pinhole, a spectroscopic section, or the like may be interposed therebetween.
  • the deflection unit 2001 of the metasurface element having a prism function different for each pixel 100 is provided on the light incident side of the photoelectric conversion unit 212 in the pillar 203, thereby Optical characteristics can be improved against crosstalk and sensitivity non-uniformity due to oblique incidence.
  • the process of changing the shape of the on-chip lens 216 is not required, and the simple process of using a metasurface element can improve the optical characteristics against crosstalk and sensitivity non-uniformity due to oblique incidence at the edge of the field angle. .
  • the deflection section 2001 in at least two or more stages with flat films interposed therebetween, even when a single layer does not provide a sufficient light phase difference, the required light can be obtained. It is possible to add a phase difference, improve optical characteristics against crosstalk and sensitivity non-uniformity due to oblique incidence at the edge of the field angle, and realize color-by-color control of the continuous wavelength spectrum.
  • the filling material 201 can be made into a box lens to enhance the condensing power.
  • FIG. 46A is a partial longitudinal sectional view showing a configuration example of a photodetector 1A according to the second embodiment of the present technology.
  • the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • a deflector 2007 is arranged between the semiconductor substrate 209 and the on-chip lens 216 in the photodetector 1A.
  • FIG. 47 is a partial longitudinal sectional view showing a configuration example of a photodetector B-1 as a comparative example of the second embodiment. 47, the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the photodetector B-1 is provided with structures such as a diffraction/scattering element 510 and light diffusion trenches on the silicon surface of the semiconductor substrate 209 to increase the optical path length, thereby increasing the quantum efficiency.
  • structures such as a diffraction/scattering element 510 and light diffusion trenches on the silicon surface of the semiconductor substrate 209 to increase the optical path length, thereby increasing the quantum efficiency.
  • pixel characteristics such as dark characteristics, or cost concerns due to an increase in the number of processes.
  • ⁇ Implementing means in the deflection unit 2007, as shown in FIG. 46B, a phase distribution is used such that the phase shift at the center of the pixel 100, that is, the photoelectric conversion unit 212 is small and the periphery is large.
  • a plurality of pillars 203 are arranged in the layout shown in FIG. 46C by folding processing. That is, the pitch between the plurality of pillars 203 positioned in the center of the photoelectric conversion unit 212 or the diameter of the pillar 203 is smaller than the pitch between the plurality of pillars 203 positioned outside the center of the pixel 100 or the diameter of the pillar. By doing so, the refractive index gradient is made concave so that the phase of the incident light in the peripheral portion of the pixel is delayed from that in the central portion of the pixel.
  • a phase distribution is used such that the phase shift at the center of the pixel 100, that is, the photoelectric conversion unit 212 is small, and the periphery is large.
  • the pillars 203 By arranging the pillars 203 to form a concave refractive index gradient, it is possible to impart a light diffusion effect and increase the quantum efficiency without processing the silicon surface of the semiconductor substrate 209 .
  • a photodetector 1A-1 without the on-chip lens 216 can also be implemented.
  • FIG. 48A is a partial vertical cross-sectional view showing a configuration example of a photodetector 1B according to the third embodiment of the present technology.
  • the same parts as those in FIG. 46A are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • a deflection section 2007 is arranged between a semiconductor substrate 209 and an on-chip lens 216, and a signal charge generated by the photoelectric conversion section 212 is accumulated in the photoelectric conversion section 212.
  • a charge holding unit 102 is provided.
  • FIG. 49 is a partial longitudinal sectional view showing a configuration example of a photodetector B-2 as a comparative example of the third embodiment.
  • the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the charge holding portion 102 for example, the FD portion or the MEM portion, resulting in PLS (Parasitic Light Sensitivity). You are experiencing a problem called crosstalk.
  • ⁇ Realization means in the deflection unit 2007, as shown in FIG. 48B, in order to prevent light from striking the charge holding unit 102, a phase shift is performed such that the phase shift around the pixel 100, that is, the photoelectric conversion unit 212 is small.
  • a plurality of pillars 203 are arranged in the layout shown in FIG. 48C using the distribution and by the phase folding process. That is, in the deflection unit 2007 , the plurality of pillars 203 are arranged so that the wavefront generated by the refractive index gradient from the center of the pixel 100 to the edge of the pixel avoids the charge holding unit 102 .
  • the wavefront generated by the refractive index gradient from the center of the pixel 100 to the edge of the pixel can be controlled, and incident light can be prevented from directly hitting the charge holding portion 102 or the like.
  • PLS Physical Light Sensitivity: noise component
  • FIG. 50 is a partial longitudinal sectional view showing a configuration example of a photodetector 1C1 according to the fourth embodiment of the present technology. 50, the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the photodetector 1C1 the light collected by the on-chip lens 216 can be diffused by a plurality of pillars 203 provided in the deflection section 2008.
  • FIG. 51A is a partial longitudinal sectional view showing a configuration example of a photodetector 1C2 according to the first modification of the fourth embodiment of the present technology.
  • the same parts as in FIG. 50 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the photodetector 1C2 in the deflection unit 2008, as shown in FIG. A plurality of pillars 203 are arranged in the layout shown in 51C. Thereby, the optical path length can be increased so that the light condensed by the on-chip lens 216 is obliquely incident on the plurality of pillars 203 provided in the deflection section 2008 .
  • FIG. 52 is a partial longitudinal sectional view showing a configuration example of a photodetector 1C3 according to the second modified example of the fourth embodiment of the present technology. 52, the same parts as in FIG. 50 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the photodetector 1C3 the light condensed by the on-chip lens 216 can be diffused by the plurality of pillars 203 provided in the deflection section 2008 at an angle such that the light is totally reflected by the element isolation section 213.
  • FIG. 1C3 the light condensed by the on-chip lens 216 can be diffused by the plurality of pillars 203 provided in the deflection section 2008 at an angle such that the light is totally reflected by the element isolation section 213.
  • FIG. 53 is a partial longitudinal sectional view showing a configuration example of a photodetector 1D1 according to the fifth embodiment of the present technology. 53, the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the photodetector 1D1 the light condensed by the on-chip lens 216 can be diffused by a plurality of pillars 203 provided in the deflection section 2008.
  • FIG. 54A is a partial vertical cross-sectional view showing a configuration example of a photodetector 1D2 according to the first modification of the fifth embodiment of the present technology.
  • the photodetector 1D2 includes a light diffusing portion 520 in which a plurality of pillars 521 are arranged between the wiring pattern 210a in the wiring layer 210 and the semiconductor substrate 209. As shown in FIG. In the first modification of the fifth embodiment, as shown in FIG.
  • the light diffusion section 520 diffuses the light that has passed through the photoelectric conversion section 212 .
  • light that has passed through the photoelectric conversion unit 212 passes through the light diffusion unit 520, is reflected by the wiring pattern 210a of the wiring layer 210 in a diffused state, and returns to the photoelectric conversion unit 212 at an oblique angle.
  • FIG. 55 is a partial longitudinal sectional view showing a configuration example of a photodetector 1D3 according to the second modified example of the fifth embodiment of the present technology.
  • the photodetector 1D3 includes a light diffusion section 520 having a plurality of pillars arranged between the wiring pattern 210a in the wiring layer 210 and the semiconductor substrate 209, and between the semiconductor substrate 209 and the on-chip lens 216, A deflection section 2008 is provided.
  • light condensed by the on-chip lens 216 is diffused into the photoelectric conversion section 212 by a plurality of pillars 203 provided in the deflection section 2008.
  • FIG. The light transmitted through the photoelectric conversion unit 212 passes through the light diffusion unit 520, is reflected by the wiring pattern 210a of the wiring layer 210 in a diffused state, and returns to the photoelectric conversion unit 212 at an oblique angle.
  • the light transmitted through the photoelectric conversion units 212 is reflected by the wiring layer 210 and does not enter the adjacent photoelectric conversion units 212, thereby preventing the occurrence of crosstalk.
  • FIG. 56 is a partial longitudinal sectional view showing a configuration example of a photodetector 1E1 according to the sixth embodiment of the present technology. 56, the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the photodetector 1E1 the light condensed by the on-chip lens 216 can be diffused by a plurality of pillars 203 provided in the deflection section 2008.
  • FIG. 1E1 the light condensed by the on-chip lens 216 can be diffused by a plurality of pillars 203 provided in the deflection section 2008.
  • FIG. 57A is a partial vertical cross-sectional view showing a configuration example of a photodetector 1E2 according to the first modification of the sixth embodiment of the present technology.
  • the same parts as those in FIG. 56 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the deflector 2008 is arranged in the box-shaped on-chip lens 529.
  • FIG. A deflector 2009 having a plurality of pillars 2171 is arranged on the top surface of the on-chip lens 529 .
  • the deflection unit 2009 uses a phase distribution such that the phase shift at the center of the photoelectric conversion unit 212 is large and the periphery is small, and A plurality of pillars 2171 are arranged in the layout shown in FIG. 16(1) by the phase folding process.
  • the deflection section 2008 as shown in FIG. 57B, the layout shown in FIG. , a plurality of pillars 203 are arranged.
  • the incident light is condensed by the plurality of pillars 2171 onto the plurality of pillars 203 of the deflection section 2008 and diffused into the photoelectric conversion section 212 by the plurality of pillars 203.
  • FIG. 58A is a partial vertical cross-sectional view showing a configuration example of a photodetector 1E3 according to the second modification of the sixth embodiment of the present technology.
  • FIG. 58A the same parts as those in FIG. 56 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • a plurality of on-chip lenses 530 are arranged for one pixel 100 in the photodetector 1E3.
  • a plurality of pillars 203 are arranged in the layout shown in FIG. 58C.
  • the deflection unit 2008-2 on the right side in FIG. 58A using a phase distribution such that the phase shift in the center is small and the periphery is large, and by the phase folding process, a plurality of phase shifts are obtained in the layout shown in FIG. 58C.
  • a pillar 203 is arranged. The incident light is condensed on the plurality of pillars 203 of the deflection section 2008 by the on-chip lens 530 and diffused into the photoelectric conversion section 212 by the plurality of pillars 203 .
  • FIG. 59 is a partial longitudinal sectional view showing a configuration example of a photodetector 1E4 according to the third modification of the sixth embodiment of the present technology.
  • the same parts as in FIG. 56 are given the same reference numerals, and detailed description thereof will be omitted.
  • the photodetector 1E4 one pixel 100 is miniaturized, and the on-chip lens 540 is miniaturized along with the miniaturization.
  • An insulating film 541 is provided on the top surface of the light shielding metal 206 .
  • FIG. 60 is a partial longitudinal sectional view showing a configuration example of a photodetector 1F according to the seventh embodiment of the present technology. 60, the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the on-chip lens 216 and the deflection section 2008 are arranged so that the condensed spot once condensed is kept away from the charge holding section 102 by the pillar 203 .
  • the deflection section 2008 has a plurality of pillars 203 arranged as shown in FIG.
  • the condensed spot SP1 moves away from the charge holding portion 102 .
  • the on-chip lens 216 and the deflection unit 2008 may be arranged to be shifted for pupil correction of oblique incidence.
  • FIG. 63 is a plan view showing an arrangement example of deflection units with respect to the pixel 100 according to the eighth embodiment of the present technology.
  • deflection units 611, 612, and 613 are arranged to disperse the focused spots SP1, SP2, and SP3 so that light does not hit the charge holding portion (FD portion) 102 and the MEM portion. ing.
  • the eighth embodiment it is possible to reduce PLS (Parasitic Light Sensitivity: noise component) due to light leaking into the charge holding portion 102, and to increase the quantum efficiency by imparting a light diffusion effect.
  • the deflection units 611, 612, and 613 may be arranged so as to correct oblique incident light to perpendicular incident light.
  • FIG. 64 is a plan view showing an arrangement example of deflection units with respect to the pixel 100 according to the ninth embodiment of the present technology.
  • the same parts as those in FIG. 63 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the deflection unit 621 having a large size is arranged at the position farthest from the charge holding unit 102 so as to strengthen the light-collecting power at the light-collecting position farthest from the charge holding unit 102, and other positions are arranged. , small-sized deflection portions 631 and 632 are arranged. This makes it possible to strengthen the light-collecting power of the light-collecting spot SP1 farthest from the charge holding portion 102 .
  • the quantum efficiency can be further increased.
  • FIG. 65 is a plan view showing an arrangement example of deflection units with respect to the pixels 100 according to the tenth embodiment of the present technology.
  • the same parts as in FIG. 63 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the pillar 203 is arranged in the deflection section 641 so as to widen the condensing position SPA1 and not cover the regions of the FD sections 102a and 102b and the MEM section. As a result, the quantum efficiency can be further increased by widening the condensing position SPA1.
  • a deflection section 651 may be arranged to widen the condensing position SPA2 between the MEM section 107a and the MEM section 107b.
  • FIG. 67 is a partial longitudinal sectional view showing a configuration example of the photodetector 1G according to the eleventh embodiment of the present technology.
  • the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the deflector 2008 is shifted for oblique incidence to correct the pupil.
  • the deflector 2008 which is displaced according to the pupil correction, can effectively focus the obliquely incident light on the photoelectric converter 212. Further, as shown in FIG.
  • the light spot SP1 can be kept away from the charge holding portion 102 .
  • ⁇ Twelfth Embodiment> 69 is a partial longitudinal sectional view showing a configuration example of a photodetector according to a twelfth embodiment of the present technology; FIG. 69, the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the photodetector 1H1 tilts the refractive index of light with a plurality of pillars 203 and an antireflection film 204.
  • the photodetector 1H2 tilts the refractive index of light with the on-chip lens 216 and the plurality of pillars 203.
  • the photodetector 1H3 diffuses light into the photoelectric conversion section 212 by the on-chip lens 216 and the plurality of pillars 203, and diffuses the light by the plurality of pillars 710 formed on the surface side of the photoelectric conversion section 212. The light is reflected and condensed in the photoelectric conversion unit 212 .
  • FIG. 71 is a partial longitudinal sectional view showing a configuration example of a photodetector 1I according to the thirteenth embodiment of the present technology. 71, the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • a light diffusion trench 810 is formed on the back side of the photoelectric conversion section 212 , and incident light is condensed in the light diffusion trench 810 by the pillar 203 . This increases the scattering effect of the light diffusion trench 810 .
  • FIG. 72 is a partial longitudinal sectional view showing a configuration example of a photodetector 1J according to the fourteenth embodiment of the present technology.
  • the same parts as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • each of the plurality of pillars 203 has a refractive index gradient so as to have the total reflection angle of the element separating portion 213.
  • FIG. As a result, the optical path length can be extended without color mixing in the element isolation section 213, so the quantum efficiency (QE) can be increased.
  • 73 is a plan view showing the shape of a pillar according to the fifteenth embodiment of the present technology; FIG.
  • the shape of the pillar 203 may be circular as shown in FIG. 73(a), rectangular as shown in FIG. 73(b), or cross-shaped as shown in FIG. Just do it.
  • FIG. 75 is a block diagram showing the configuration of an example of an electronic device using a distance measuring device applicable to this embodiment.
  • Electronic device 3000 includes a distance measuring device 3010 and an application section 3200 .
  • the application unit 3200 is implemented, for example, by running a program on the CPU, requests the distance measurement device 3010 to perform distance measurement, and receives distance information and the like as the result of distance measurement from the distance measurement device 3010 .
  • the ranging device 3010 includes a light source section 3100 , a light receiving section 3110 and a ranging processing section 3120 .
  • the light source unit 3100 includes, for example, a light-emitting element that emits light having a wavelength in the infrared region, and a driving circuit that drives the light-emitting element to emit light.
  • a light emitting element included in the light source unit 3100 for example, an LED (Light Emitting Diode) can be applied.
  • a VCSEL Very Cavity Surface Emitting LASER
  • a plurality of light emitting elements are formed in an array can also be applied as the light emitting element included in the light source section 3100 .
  • the light-receiving unit 3110 includes, for example, a light-receiving element that can detect light with a wavelength in the infrared region, and a signal processing circuit that outputs a pixel signal corresponding to the light detected by the light-receiving element.
  • a light-receiving element that can detect light with a wavelength in the infrared region
  • a signal processing circuit that outputs a pixel signal corresponding to the light detected by the light-receiving element.
  • the pixel 100 described in the first embodiment can be applied.
  • a distance measurement processing unit 3120 executes distance measurement processing in the distance measurement device 301 in response to a distance measurement instruction from the application unit 3200, for example.
  • the distance measurement processing section 3120 generates a light source control signal for driving the light source section 3100 and supplies it to the light source section 3100 .
  • the distance measurement processing section 3120 controls light reception by the light receiving section 3110 in synchronization with the light source control signal supplied to the light source section 3100 .
  • the distance measurement processing section 3120 generates an exposure control signal for controlling the exposure period of the light receiving section 3110 in synchronization with the light source control signal, and supplies it to the light receiving section 3110 .
  • the light receiving section 3110 outputs valid pixel signals during the exposure period indicated by this exposure control signal.
  • the distance measurement processing section 3120 calculates distance information based on the pixel signal output from the light receiving section 3110 in response to light reception and the light source control signal for driving the light source section 3100 .
  • the distance measurement processing section 3120 can also generate predetermined image information based on this pixel signal.
  • the distance measurement processing unit 3120 passes the distance information and image information calculated and generated based on the pixel signal to the application unit 3200 .
  • the distance measurement processing unit 3120 generates a light source control signal for driving the light source unit 3100 and supplies it to the light source unit 3100, for example, according to an instruction to execute distance measurement from the application unit 3200.
  • the distance measurement processing section 3120 controls light reception by the light receiving section 3110 based on the exposure control signal synchronized with the light source control signal.
  • the light source section 3100 emits light according to the light source control signal generated by the distance measurement processing section 3120 .
  • the light emitted by the light source section 3100 is emitted from the light source section 3100 as emitted light 3300 .
  • This emitted light 3300 is reflected by, for example, an object 3310 to be measured and received by the light receiving section 3110 as reflected light 3320 .
  • the light receiving unit 3110 supplies the distance measurement processing unit 3120 with pixel signals corresponding to the reception of the reflected light 3320 .
  • Distance measurement processing section 3120 measures distance D to object 3310 based on the timing at which light source section 3100 emits light and the timing at which light receiving section 3110 receives light.
  • a direct ToF (Time of Flight) method and an indirect ToF method are known as distance measurement methods using reflected light.
  • the direct ToF method measures the distance D based on the difference (time difference) between the timing of light emission by the light source unit 3100 and the timing of light reception by the light receiving unit 3110 .
  • the distance D is measured based on the phase difference between the phase of light emitted by the light source section 3100 and the phase of light received by the light receiving section 3110 .
  • the present disclosure can also take the following configurations.
  • (1) comprising a plurality of pixels arranged in a matrix on a semiconductor substrate, each of the plurality of pixels, a photoelectric conversion unit that photoelectrically converts incident light; a deflection unit disposed on the light incident surface side of the semiconductor substrate and having a plurality of pillars with different thicknesses, pitches, or shapes within pixels; with The pillar guides the principal ray to the photoelectric conversion unit at a prism angle that bends light differently for each pixel, with respect to the principal ray incident at different angles for each image height. photodetector.
  • (2) The photodetector according to (1) above, wherein the pillar has a lens function of condensing incident light passing through the pixels toward the center of each pixel.
  • the deflection section is provided in at least two stages via a flat film.
  • the pillar includes an antireflection film having a different refractive index on the incident surface side, the photoelectric conversion section side, or both the incident surface side and the photoelectric conversion section side.
  • the antireflection film on the photoelectric conversion section side includes an etching stopper layer.
  • the pillars are made of amorphous silicon, polycrystalline silicon, or germanium; The photodetector according to (1) above, wherein the pillar has a height of 200 nm or more.
  • the pillars of the deflection section are made of titanium oxide, niobium oxide, tantalum oxide, aluminum oxide, hafnium oxide, silicon nitride, silicon oxide, silicon oxynitride, silicon carbide, silicon oxycarbide, silicon oxycarbide, or zirconium oxide.
  • the photodetector according to (1) above which is composed of a material or a laminated structure thereof, and has a pillar height of 300 nm or more.
  • a light shielding film is provided between the irradiation surface side of the semiconductor substrate and the deflection unit and has an opening in at least a part of the pixel. The photodetector according to (1) above.
  • a separation section having a trench structure having an insulating film in contact with the semiconductor substrate is provided between the two adjacent photoelectric conversion sections.
  • the separation section includes an air region, the insulating film is provided between the air region and the semiconductor substrate;
  • a metal material is embedded in the trench structure, and the insulating film is provided between the metal material and the semiconductor substrate;
  • At least part of the filler at the pixel boundary is opened in a trench shape.
  • a lens portion having a curved shape is provided above the deflecting portion, or between the irradiation surface side of the semiconductor substrate and the deflecting portion, or both.
  • At least some of the plurality of pixels have pinholes with an aperture ratio of 25% or less in the light shielding film.
  • at least some of the plurality of pixels include a plurality of divided photoelectric conversion units; The photodetector according to (1) above.
  • the semiconductor substrate has at least two types of pixels with different centers of gravity of openings of the light shielding film.
  • at least some of the plurality of pixels have an uneven shape on the surface of the semiconductor substrate;
  • the pixel has a light guide section between the irradiation surface of the semiconductor substrate and the deflection section;
  • a light shielding wall is provided on at least part of a pixel boundary of the light guide section.
  • the pixel has a light guide section between the irradiation surface of the semiconductor substrate and the deflection section; At least a part of a pixel boundary of the light guide section is provided with a clad section having a lower refractive index than the light guide section.
  • a part of the light shielding wall or a part of the cladding part, in addition to the pixel boundary of the light guide part, is inside the substrate of the semiconductor substrate, or a region on the incident light side from the bottom part of the deflection part, or both.
  • At least some of the plurality of pixels are provided with a spectroscopic section between the deflection section and the incident surface side, or between the deflection section and the irradiation surface side of the semiconductor substrate,
  • the spectroscopic section is a color filter, a bandpass filter in which films with different refractive indices are laminated, a Fabry-Perot interference filter, a surface plasmon filter made of a metal film having periodic openings, or a diffraction grating and a clad.
  • a GMR (Guided Mode Resonance) filter consisting of a core structure, or a laminated structure thereof, The photodetector according to (1) above.
  • the light shielding film, the pinhole section, the lens section, the light guide section, the light shielding wall, the clad section, or the spectroscopic section are provided between at least two stages of deflection sections. (3), (8), (14), (15), (17), (19), (20), (21), (22), and (23) A photodetector according to any one of the preceding claims.
  • the pitch between the plurality of pillars located in the center of the pixel is smaller than the pitch between the plurality of pillars located outside the center of the pixel.
  • each of the plurality of pixels includes a charge storage unit that stores signal charges generated by the photoelectric conversion unit; The photodetector according to (1) above, wherein the deflection section arranges the plurality of pillars so that the charge storage section is not exposed to light. (27) The photodetector according to (26) above, wherein the deflection section arranges the plurality of pillars asymmetrically from the center of the pixel to the edge of the pixel so that the charge storage section is not exposed to light.
  • each of the plurality of pixels a wiring layer including a predetermined metal wiring pattern that is laminated on the surface of the photoelectric conversion unit opposite to the light incident surface and reads out signal charges generated in the photoelectric conversion unit; a light diffusion section having a plurality of pillars arranged corresponding to each of the plurality of pixels between the predetermined metal wiring pattern and the photoelectric conversion section and having different thicknesses, pitches, or shapes within the pixels; with wherein the light diffusing section condenses and reflects light that has passed through the photoelectric conversion section, out of the light incident on the photoelectric conversion section, toward the photoelectric conversion section;
  • the photodetector according to (1) above.
  • An on-chip lens is further provided on the light incident surface side of the photoelectric conversion unit for condensing incident light onto the deflection unit.
  • a plurality of the on-chip lenses are provided in one pixel, The photodetector according to (29) above.
  • the deflection unit arranges the plurality of pillars so as to disperse light condensing points so that light does not hit the charge storage unit.
  • the deflection unit arranges the plurality of pillars so as to enhance the light-collecting power at a light-collecting position farthest from the charge storage unit.
  • the deflection unit arranges the plurality of pillars so as to expand the light-collecting position to a region other than the charge storage unit.
  • the deflection unit is arranged to be shifted in a predetermined direction from the center of the pixel according to the position in the image height.
  • the photoelectric conversion unit includes a light diffusion unit that diffuses light on the light incident surface side, wherein the deflection unit arranges the plurality of pillars so as to condense incident light onto the light diffusion unit; The photodetector according to (1) above.
  • each of the plurality of pillars has a refractive index gradient so as to have a total reflection angle of the separation section;
  • the pillar guides the principal ray perpendicularly to the photoelectric conversion unit at the prism angle that differs for each pixel, with respect to the principal ray that is incident at different angles for each image height.
  • a plurality of pixels are formed in a matrix on a semiconductor substrate, and a photoelectric conversion section for photoelectrically converting incident light and a deflection section arranged on a light incident surface side of the photoelectric conversion section are formed in each of the plurality of pixels.
  • a method of manufacturing a photodetector comprising the step of forming a plurality of pillars having different thicknesses, pitches, or shapes within a pixel so as to have prism angles of the plurality of pixels in the deflection section.
  • (39) comprising a plurality of pixels arranged in a matrix on a semiconductor substrate, each of the plurality of pixels, a photoelectric conversion unit that photoelectrically converts incident light; a deflection unit disposed on the light incident surface side of the semiconductor substrate and having a plurality of pillars with different thicknesses, pitches, or shapes within pixels; with The pillar guides the principal ray to the photoelectric conversion unit at a prism angle that bends light differently for each pixel, with respect to the principal ray incident at different angles for each image height. with a photodetector, Electronics.
  • Photodetector 10 Pixel array section 11, 12, 41, 42 signal line 20 vertical driving section 30 column signal processing section 40 control section 100, 100R, 100G, 100B, 100W pixel 101 photoelectric conversion element 102 charge holding section 102a, 102b FD section 103, 104, 105, 106 MOS transistor 107a , 107b MEM part 200 inorganic protective films 201, 2151, 201-1 filler 202 antireflection films 203, 203-1, 203-2, 203-3, 203-4 pillar 204 antireflection film 205 insulating film 206 light shielding metal 207 , 214 insulating film 208 fixed charge film 209 semiconductor substrate 210 wiring layer 210a wiring pattern 211 support substrate 212 photoelectric conversion section 213 element separation section 216 on-chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

画角端における光の斜入射による光学特性の改善を図ることができる光検出器を提供する。光検出器は、半導体基板に行列状に配置される複数の画素を備える。複数の画素のそれぞれは、入射した光を光電変換する光電変換部と、光電変換部の光入射面側に配置され、画素内で太さあるいはピッチあるいは形状の異なる複数のピラーを有する偏向部とを備える。ピラーは、像高ごとに異なる角度で入射する入射する主光線に対し、画素ごとに異なって光を曲げるプリズム角で光電変換部に主光線を導く。

Description

光検出器、光検出器の製造方法及び電子機器
　本開示に係る技術（本技術）は、光検出器、光検出器の製造方法、及び光検出器を備える電子機器に関する。
　光検出器は、各画素を構成するフォトダイオード等の光電変換素子を用いて、オンチップレンズにより該画素上に結像した光の強弱に応じた電荷量を電気信号に変換する。入射光の利用効率の高さの観点から、入射した光がオンチップレンズを介して直接的に画素に到達する裏面照射型の光検出器が注目されている。
　ところで、オンチップレンズは、光検出器の画角周辺部（画角端）での光を有効に利用するため、いわゆる瞳補正に従って配置される。すなわち、画角中央部（像高ゼロ）に位置する画素に対応するオンチップレンズは、その光軸と画素の中心とが略一致するように配置される一方、画角端に位置するほど（高い像高ほど）、オンチップレンズは画素の中心から位置シフトされて配置される。換言すれば、画角端に位置するほど、オンチップレンズの位置は、主光線の出射の向きに合わせて位置シフトされる。しかしながら、画角端における斜入射により、クロストーク、感度不均一などの光学特性が劣化してしまう。
　そこで、クロストーク、感度不均一などの光学特性が劣化することを防止する技術が提案されている。下記特許文献１は、画素における光の偏向を制御するためにオンチップレンズの形状を変化させる技術を開示する。
特開２００６－１５６５１５号公報
　上記特許文献１に開示される技術は、露光量に対してレジスト溶解性の応答性が高く、且つ、線形挙動ではないため、プロセス難易度が高く、形状も安定せず、実現性が低い。
　本開示はこのような事情に鑑みてなされたもので、画角端における光の斜入射による光学特性の改善を図ることができる光検出器、光検出器の製造方法及び電子機器を提供することを目的とする。
　本開示の一態様は、半導体基板に行列状に配置される複数の画素を備え、前記複数の画素のそれぞれは、入射した光を光電変換する光電変換部と、前記半導体基板の光入射面側に配置され、画素内で太さあるいはピッチあるいは形状の異なる複数のピラーを有する偏向部とを備え、前記ピラーは、像高ごとに異なる角度で入射する主光線に対し、画素ごとに異なって光を曲げるプリズム角で前記光電変換部に前記主光線を導く光検出器である。
　本開示の他の態様は、半導体基板に、複数の画素を行列状に形成し、前記複数の画素それぞれに、入射した光を光電変換する光電変換部と、前記半導体基板の光入射面側に配置され偏向部とを形成するステップと、前記偏向部に、前記複数の画素それぞれのプリズム角となるように画素内に太さ或いはピッチ或いは形状の異なる複数のピラーを形成するステップを含む、光検出器の製造方法である。
　また、本開示の他の態様は、半導体基板に行列状に配置される複数の画素を備え、前記複数の画素のそれぞれは、入射した光を光電変換する光電変換部と、前記半導体基板の光入射面側に配置され、画素内で太さあるいはピッチあるいは形状の異なる複数のピラーを有する偏向部とを備え、前記ピラーは、像高ごとに異なる角度で入射する主光線に対し、画素ごとに異なって光を曲げるプリズム角で前記光電変換部に前記主光線を導く光検出器を備えた電子機器である。
本技術の第１の実施形態に係る光検出器の構成例を示す図である。 本技術の第１の実施形態に係る画素の構成例を表す回路図である。 本技術の第１の実施形態に係る画素の構成例であり、画素アレイ部に配置された画素を表す模式断面図を含んでいる。 画素内に配置される複数のピラーを示す平面図である。 第１の実施形態の第１の変形例に係る光検出器の半導体構造の一例を示す部分縦断面図である。 第１の実施形態の第２の変形例に係る光検出器の半導体構造の一例を示す部分縦断面図である。 本第１の実施形態における光検出器の製造方法の一例を示す図（その１）である。 本第１の実施形態における光検出器の製造方法の一例を示す図（その２）である。 本第１の実施形態における光検出器の製造方法の一例を示す図（その３）である。 本第１の実施形態における光検出器の製造方法の一例を示す図（その４）である。 本第１の実施形態における光検出器の製造方法の一例を示す図（その５）である。 第１の実施形態の第３の変形例に係る光検出器の半導体構造の一例を示す部分縦断面図である。 第１の実施形態の第３の変形例に係る光検出器の画角を説明するために示す平面図である。 第１の実施形態の第３の変形例において、像高ごとのピラーの配置例を示す平面図である。 斜め入射の光を垂直に透過させるために必要な位相差を示す図である。 ある方位のプリズム角に対応する位相差マップを示す図である。 位相差とピラー径を紐づける位相差libraryを示す特性図である。 各ピラーの位相差をピラー径に置き換える処理を説明するために示す図である。 第１の実施形態の第４の変形例に係る光検出器の画角を示す平面図である。 第１の実施形態の第４の変形例において、像高ごとのピラーの配置例を示す平面図である。 レンズ機能とプリズム機能を兼ね備えた位相差マップを示す図である。 レンズの位相差マップを説明するために示す図である。 ピラーの配列パターンを示す平面図である。 ピラーの高さ方向に垂直な断面形状を示す平面図である。 レイアウト補正、実効屈折率分布を説明するために示す平面図である。 アモルファスＳｉのピッチ350nmにおける円形ピラーの位相差ライブラリの例を示す特性図である。 位相の折り返しを説明するために示す図である。 ピラーに形成される反射防止膜を示す部分縦断面図である。 反射防止膜でエッチングストッパ層を兼ね備えた構造を示す図である。 ピラーボトムのくさび加工による充填材はがれ防止構造を示す図である。 充填材の製造プロセスを示す図である。 遮光メタルの変形例を示す平面図（その１）である。 遮光メタルの変形例を示す平面図（その２）である。 遮光メタルの変形例を示す平面図（その３）である。 遮光メタルの変形例を示す平面図（その４）である。 素子分離部の変形例を示す部分縦断面図（その１）である。 素子分離部の変形例を示す部分縦断面図（その２）である。 素子分離部の変形例を示す部分縦断面図（その３）である。 素子分離部の変形例を示す部分縦断面図（その４）である。 素子分離部の変形例を示す部分縦断面図（その５）である。 素子分離部の変形例を示す部分縦断面図（その６）である。 半導体基板の受光面側の界面に周期的な凹凸を設ける回折・散乱素子を示す部分縦断面である。 半導体基板の受光面側の界面に設ける光分岐部を示す部分縦断面（その１）である。 半導体基板の受光面側の界面に設ける光分岐部を示す部分縦断面（その２）である。 半導体基板の受光面側の界面に設ける光分岐部を示す部分縦断面（その３）である。 プリズム機能の偏向部とオンチップレンズとの組み合わせを示す部分縦断面図である。 プリズム機能とレンズ機能とを兼ね備えた偏向部とオンチップレンズとの組み合わせを示す部分縦断面図である。 プリズム機能の偏向部とインナーレンズとの組み合わせを示す部分縦断面図である。 プリズム機能とレンズ機能とを兼ね備えた偏向部とインナーレンズとの組み合わせを示す部分縦断面図である。 遮光壁の構成を示す部分縦断面図（その１）である。 遮光壁の構成を示す部分縦断面図（その２）である。 遮光壁の構成を示す部分縦断面図（その３）である。 遮光壁の構成を示す部分縦断面図（その４）である。 光電変換部の分割の構成を示す平面図（その１）である。 光電変換部の分割の構成を示す平面図（その２）である。 一般的な顔料、或いは、染料からなるカラーフィルタを偏向素子の下に備えた構成例を示す部分縦断面図である。 カラーフィルタを偏向部の上に備えた構成例を示す部分縦断面図である。 カラーフィルタの配列例を示す平面図である。 表面プラズモン共鳴フィルタとの組み合わせを示す部分縦断面図である。 ＧＭＲフィルタとの組み合わせを示す部分縦断面図である。 屈折率の異なる積層フィルタとの組み合わせを示す部分縦断面図である。 多段の偏向部を備える光検出器の部分縦断面図である。 本技術の第２の実施形態に係る光検出器の構成例を示す部分縦断面図である。 第２の実施形態における位相分布の一例を示す図である。 第２の実施形態におけるピラーの配置レイアウトの一例を示す図である。 第２の実施形態の比較例として、光検出器の構成例を示す部分縦断面図である。 本技術の第３の実施形態に係る光検出器の構成例を示す部分縦断面図である。 第３の実施形態における位相分布の一例を示す図である。 第３の実施形態におけるピラーの配置レイアウトの一例を示す図である。 第３の実施形態の比較例として、光検出器の構成例を示す部分縦断面図である。 本技術の第４の実施形態に係る光検出器の構成例を示す部分縦断面図である。 本技術の第４の実施形態の第１の変形例に係る光検出器の構成例を示す部分縦断面図である。 第４の実施形態の第１の変形例における位相分布の一例を示す図である。 第４の実施形態の第１の変形例におけるピラーの配置レイアウトの一例を示す図である。 本技術の第４の実施形態の第２の変形例に係る光検出器の構成例を示す部分縦断面図である。 本技術の第５の実施形態に係る光検出器の構成例を示す部分縦断面図である。 本技術の第５の実施形態の第１の変形例に係る光検出器の構成例を示す部分縦断面図である。 第５の実施形態の第１の変形例における位相分布の一例を示す図である。 第５の実施形態の第１の変形例におけるピラーの配置レイアウトの一例を示す図である。 本技術の第５の実施形態の第２の変形例に係る光検出器の構成例を示す部分縦断面図である。 本技術の第６の実施形態に係る光検出器の構成例を示す部分縦断面図である。 本技術の第６の実施形態の第１の変形例に係る光検出器の構成例を示す部分縦断面図である。 第６の実施形態の第１の変形例における位相分布の一例を示す図である。 第６の実施形態の第１の変形例におけるピラーの配置レイアウトの一例を示す図である。 本技術の第６の実施形態の第２の変形例に係る光検出器の構成例を示す部分縦断面図である。 第６の実施形態の第２の変形例における位相分布の一例を示す図である。 第６の実施形態の第２の変形例におけるピラーの配置レイアウトの一例を示す図である。 本技術の第６の実施形態の第３の変形例に係る光検出器の構成例を示す部分縦断面図である。 本技術の第７の実施形態に係る光検出器の構成例を示す部分縦断面図である。 第７の実施形態における複数のピラーの配列の一例を示す平面図である。 第７の実施形態において、集光スポットがＦＤ部から遠ざかる様子を説明するために示す図である。 本技術の第８の実施形態に係る画素に対する偏向部の配置例を示す平面図である。 本技術の第９の実施形態に係る画素に対する偏向部の配置例を示す平面図である。 本技術の第１０の実施形態に係る画素に対する偏向部の配置例を示す平面図である。 本技術の第１０の実施形態に係る画素に対する偏向部の他の配置例を示す平面図である。 本技術の第１１の実施形態に係る光検出器の構成例を示す部分縦断面図である。 第１１の実施形態において、集光スポットがＦＤ部から遠ざかる様子を説明するために示す図である。 本技術の第１２の実施形態に係る光検出器の構成例を示す部分縦断面図である。 第１２の実施形態におけるピラーの構成要素を示す図である。 本技術の第１３の実施形態に係る光検出器の構成例を示す部分縦断面図である。 本技術の第１４の実施形態に係る光検出器の構成例を示す部分縦断面図である。 本技術の第１５の実施形態に係るピラーの形状を示す平面図である。 本技術の第２の実施形態の変形例に係る光検出器の構成例を示す部分縦断面図である。 本実施形態に適用可能な測距装置を用いた電子機器の一例の構成を示すブロック図である。
　以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものと異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
　また、本明細書中における透明の定義は、光検出器が受光する想定の波長域に対して、その部材の透過率が１００％に近い状態を表すものとする。例えば、想定の波長域に対し材料自体に吸収があっても極薄に加工されて透過率が１００％に近い部材であれば透明である。例えば、近赤外領域に用いられる光検出器の場合に、可視域において吸収が大きい部材であっても、近赤外領域において透過率が１００％に近ければ透明といえる。或いは、多少の吸収成分や反射成分があったとしても、その影響が光検出器の感度仕様と照らし合わせて許容できる範囲であれば、透明とみなせるものとする。
　なお、本明細書中に記載される効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　＜第１の実施形態＞　
　（光検出器の構成）　
　図１は、本技術の第１の実施形態に係る光検出器の構成例を示す図である。同図の光検出器１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。画素アレイ部１０は、画素１００がアレイ状（行列状）に配置されて構成されたものである。アレイ状に配列された複数の画素１００による領域は、撮像する対象空間に対応するいわゆる「画角」（像高）を構成する。ここで、画素１００は、照射された光に応じた画像信号を生成するものである。
　この画素１００は、照射された光に応じた電荷を生成する光電変換素子を有する。また画素１００は、画素回路をさらに有する。この画素回路は、光電変換素子により生成された電荷に基づく画像信号を生成する。画像信号の生成は、後述する垂直駆動部２０により生成された制御信号により制御される。
　画素アレイ部１０には、信号線１１および１２がＸＹマトリクス状に配置される。信号線１１は、画素１００における画素回路の制御信号を伝達する信号線であり、画素アレイ部１０の行毎に配置され、各行に配置される画素１００に対して共通に配線される。
　信号線１２は、画素１００の画素回路により生成された画像信号を伝達する信号線であり、画素アレイ部１０の列毎に配置され、各列に配置される画素１００に対して共通に配線される。これら光電変換素子および画素回路は、半導体基板に形成される。垂直駆動部２０は、画素１００の画素回路の制御信号を生成するものである。
　この垂直駆動部２０は、生成した制御信号を同図の信号線１１を介して画素１００に伝達する。カラム信号処理部３０は、画素１００により生成された画像信号を処理するものである。このカラム信号処理部３０は、同図の信号線１２を介して画素１００から伝達された画像信号の処理を行う。
　カラム信号処理部３０における処理には、例えば、画素１００において生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。カラム信号処理部３０により処理された画像信号は、光検出器１の画像信号として出力される。
　制御部４０は、光検出器１の全体を制御するものである。この制御部４０は、垂直駆動部２０およびカラム信号処理部３０を制御する制御信号を生成して出力することにより、光検出器１の制御を行う。制御部４０により生成された制御信号は、信号線４１および４２により垂直駆動部２０およびカラム信号処理部３０に対してそれぞれ伝達される。
　（画素の構成）　
　図２は、本技術の第１の実施形態に係る画素の構成例を表す回路図である。同図の画素１００は、光電変換素子１０１と、電荷保持部１０２と、ＭＯＳトランジスタ１０３乃至１０６とを備える。光電変換素子１０１のアノードは接地され、カソードはＭＯＳトランジスタ１０３のソースに接続される。
　ＭＯＳトランジスタ１０３のドレインは、ＭＯＳトランジスタ１０４のソース、ＭＯＳトランジスタ１０５のゲートおよび電荷保持部１０２の一端に接続される。電荷保持部１０２の他の一端は、接地される。
　ＭＯＳトランジスタ１０５および１０６のドレインは電源線Ｖｄｄに共通に接続され、ＭＯＳトランジスタ１０５のソースはＭＯＳトランジスタ１０６のドレインに接続される。ＭＯＳトランジスタ１０６のソースは、出力信号線ＯＵＴに接続される。
　ＭＯＳトランジスタ１０３、１０４および１０６のゲートは、それぞれ転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬに接続される。なお、転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬは、信号線１１を構成する。
　また、出力信号線ＯＵＴは、信号線１２を構成する。光電変換素子１０１は、前述のように照射された光に応じた電荷を生成するものである。この光電変換素子１０１には、フォトダイオードを使用することができる。また、電荷保持部１０２およびＭＯＳトランジスタ１０３乃至１０６は、画素回路を構成する。
　ＭＯＳトランジスタ１０３は、光電変換素子１０１の光電変換により生成された電荷を電荷保持部１０２に転送するトランジスタである。ＭＯＳトランジスタ１０３における電荷の転送は、転送信号線ＴＲにより伝達される信号により制御される。
　電荷保持部１０２は、ＭＯＳトランジスタ１０３により転送された電荷を保持するキャパシタである。ＭＯＳトランジスタ１０５は、電荷保持部１０２に保持された電荷に基づく信号を生成するトランジスタである。
　ＭＯＳトランジスタ１０６は、ＭＯＳトランジスタ１０５により生成された信号を画像信号として出力信号線ＯＵＴに出力するトランジスタである。このＭＯＳトランジスタ１０６は、選択信号線ＳＥＬにより伝達される信号により制御される。ＭＯＳトランジスタ１０４は、電荷保持部１０２に保持された電荷を電源線Ｖｄｄに排出することにより電荷保持部１０２をリセットするトランジスタである。
　このＭＯＳトランジスタ１０４によるリセットは、リセット信号線ＲＳＴにより伝達される信号により制御され、ＭＯＳトランジスタ１０３による電荷の転送の前に実行される。なお、このリセットの際、ＭＯＳトランジスタ１０３を導通させることにより、光電変換素子１０１のリセットも行うことができる。このように、画素回路は、光電変換素子１０１により生成された電荷を画像信号に変換する。
　（画素の構成）　
　図３は、本技術の第１の実施形態に係る画素の構成例であり、画素アレイ部１０に配置された画素１００を表す模式断面図を含んでいる。同図は裏面照射型の光検出器１の一例であり、半導体基板２０９の裏面側が上向きになって照射面側となり、配線層２１０が形成される半導体基板２０９の表面側が下向きに図示されている。
　画素１００は、無機保護膜２００と、充填材２０１と、反射防止膜２０２と、ピラー２０３と、反射防止膜２０４と、絶縁膜２０５と、遮光メタル２０６と、絶縁膜２０７と、固定電荷膜２０８と、半導体基板２０９と、配線層２１０と、支持基板２１１と、絶縁膜２１４とを備える。半導体基板２０９と支持基板２１１との間は、プラズマ接合等により接合される。また、充填材２０１、反射防止膜２０２、ピラー２０３、及び反射防止膜２０４は、偏向部２００１を構成する。
　半導体基板２０９は、例えばＳｉ基板、ＳｉＧｅ基板、ＩｎＧａＡｓ基板などが考えられるが、ここではＳｉ基板とし、画素１００毎に光電変換部２１２と、不図示の複数の画素トランジスタを備える。光電変換部２１２は、半導体基板２０９の厚みの全域にわたるように形成され、第１導電型、本例では便宜上ｎ型半導体領域とし、半導体基板２０９の表裏両面に臨むように第２導電型、本例ではｐ型半導体領域とによるｐｎ接合型のフォトダイオードとして構成される。
　半導体基板２０９の表裏両面に臨むｐ型半導体領域は、暗電流抑制のための正孔電荷蓄積領域を兼ねている。フォトダイオードＰＤ及び画素トランジスタＴｒからなる各画素１００は、素子分離部２１３により分離される。素子分離部２１３は、ｐ型半導体領域で形成され、例えば接地される。画素トランジスタＴｒは、半導体基板２０９の表面側に形成したｐ型半導体ウェル領域に、ｎ型のソース領域及びドレイン領域を形成し、両領域間の基板表面にゲート絶縁膜を介してゲート電極を形成して構成される。
　配線層２１０は、画素１００により生成された画像信号を伝達するものである。また、配線層２１０は、画素回路に印加される信号の伝達をさらに行う。具体的には、配線層２１０は、図２において説明した信号線（出力信号線ＯＵＴ、転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬ）および電源線Ｖｄｄを構成する。配線層２１０と画素回路との間は、ビアプラグにより接続される。
　また、配線層２１０は多層で構成され、各配線層の層間もビアプラグにより接続される。配線層２１０は、例えば、ＡｌやＣｕ等の金属により構成することができる。ビアプラグは、例えば、ＷやＣｕ等の金属により構成することができる。配線層２１０の絶縁には、例えば、シリコン酸化膜等を使用することができる。
　固定電荷膜２０８は酸素のダイポールによる負の固定電荷を有し、ピニングを強化する役割を果たす。固定電荷膜２０８は、例えば、Ｈｆ、Ａｌ、ジルコニウム、ＴａおよびＴｉのうちの少なくとも１つを含む酸化物または窒化物により構成することができる。また、ランタン、セリウム、ネオジウム、プロメチウム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、ツリウム、イッテルビウム、ルテチウムおよびイットリウムのうちの少なくとも１つを含む酸化物または窒化物により構成することもできる。
　また、固定電荷膜２０８は、酸窒化ハフニウムまたは酸窒化アルミニウムにより構成することもできる。また、固定電荷膜２０８には、絶縁性が損なわれない量のシリコンや窒素を添加することもできる。これにより、耐熱性等を向上させることができる。固定電荷膜２０８は、膜厚を制御し、或いは、多層積層するせことで、屈折率の高いＳｉ基板に対する反射防止膜の役割を兼ね備えるのが望ましい。
　絶縁膜２０７は、半導体基板２０９の裏面に隣接して形成され、半導体基板２０９を絶縁する膜である。この絶縁膜２０７は、例えば、ＳｉＯ２により構成され、半導体基板２０９の裏面側を絶縁するとともに保護する。
　（画素の構成）　
　遮光メタル２０６は、ピラー２０３より半導体基板側の画素１００の境界の領域に配置され、隣接する画素１００から漏れ込む迷光を遮蔽する。この遮光メタル２０６は、光を遮光する材料であれば良いが、遮光性が強く、かつ微細加工、例えばエッチングで精度よく加工できる材料として、例えばＡｌ、Ｗ、或いは銅などの金属膜で形成することが好ましい。その他にも銀、金、白金、Ｍｏ、Ｃｒ、Ｔｉ、ニッケル、鉄およびテルル等やこれらの金属を含む合金により構成することができる。また、これらの材料を複数積層して構成することもできる。
　下地の絶縁膜２０７との密着性を高めるために、遮光メタル２０６の下にバリアメタル、例えば、Ｔｉ、Ｔａ、Ｗ、Ｃｏ、Ｍｏ、或いはそれらの合金、或いはそれらの窒化物、或いはそれらの酸化物、或いはそれらの炭化物を備えてもよい。また、この遮光メタル２０６で、光学的黒レベルを決定する画素の遮光を兼ねてもよく、周辺回路領域へのノイズ防止のための遮光を兼ねてもよい。
　遮光メタル２０６は、加工中の蓄積電荷によるプラズマダメージで破壊されないように接地されていることが望ましい。接地構造は画素配列内に形成してもよいが、導体の全てが電気的に繋がるようにした上で図３に示す有効領域の外側の領域に接地構造を備えてもよい。
　絶縁膜２０５は、絶縁膜２０７および遮光メタル２０６に隣接して配置される膜である。この絶縁膜は、半導体基板２０９の裏面側を絶縁するとともに平坦化する。
　支持基板２１１は、光検出器１の製造工程において半導体基板２０９等を補強し、支持する基板であり、例えばシリコン基板などで構成される。支持基板２１１は、プラズマ接合、或いは、接着材料で半導体基板２０９と張り合わされ、半導体基板２０９等を支持する。支持基板２１１は、ロジック回路を備えていてもよく、基板間に接続ビアを形成することで、様々な周辺回路機能を縦積みすることでチップサイズを縮小することが可能となる。
　反射防止膜２０４は、ピラー２０３のボトム部の屈折率界面による反射を抑制するために、光検出器の想定波長をλ、反射防止膜２０４の屈折率をｎとした時に、所謂、λ／４ｎ則を考慮した膜厚で備えてもよい。更には、反射防止効果を高めるために、屈折率の異なる膜を積層させてもよい。なお、この反射防止膜２０４は、反射防止に加え、ピラー２０３に対しエッチング選択比の高い材料を選択することで、ドライエッチングで加工する際のエッチングストッパ層とすることも可能である。例えば、ピラー２０３をアモルファスシリコンとした時に、反射防止膜２０４を１２５ｎｍの窒化シリコンで備えることで、反射防止機能とエッチングストッパ層を同時に兼ね備えることができる。
　偏向部２００１は、図４に示すように画素１００内に柱状に加工したピラー２０３が複数並び、太さ或いはピッチ或いは形状が異なるように備えてもよい。このように備えることで局所的に光の位相差が変わり、ピラー２０３のレイアウトに従って光の向きを制御することが可能になる。
　反射防止膜２０２は、ピラー２０３の上部の屈折率界面による反射を抑制するために、所謂、λ／４ｎ則を考慮した膜厚で備えてもよい。更には、反射防止効果を高めるために、屈折率の異なる膜を積層させてもよい。ピラー２０３を加工する前に成膜することで、屈折率の高いピラー部分だけに備えてもよい。
　充填材２０１は、ピラー２０３とピラー２０３の隙間に備えられ、ピラー２０３の倒壊や組立工程のテープ残りを抑制することができる。充填材２０１は、ピラー２０３の隙間に限らず、ピラー２０３よりも光入射面側でピラー２０３を覆うように備えられてもよい。
　無機保護膜２００は充填材２０１の上方に備えられ、後工程のＰＡＤ開口のＰＡＤレジストの剥離において、充填材２０１のダメージを回避することが可能となる。充填材２０１のピラー２０３の上端からの膜厚、及び、無機保護膜２００の膜厚は、対象波長と屈折率を考慮し、例えば、フレネル係数法などを用いて、多層膜全体で反射波が打ち消し合うように備えてもよい。
　なお、ここで開示した画素の構成例は裏面照射型の光検出器を示しているが、これに限定するものではなく、表面照射型の光検出器、更には、有機光電変換膜を用いた光検出器などに適用することができる。
　＜第１の実施形態の第１の変形例＞　
　（多段のメタサーフェス素子）　
　図５は、第１の実施形態の第１の変形例に係る光検出器１の半導体構造の一例を示す部分縦断面図である。図５において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　図５では、偏向部２００１の光入射側に、偏向部２００２を積層している多段構成である。偏向部２００２は、充填材２１５１、反射防止膜２１６１、ピラー２１７１、及び反射防止膜２１８１により構成される。偏向部２００２の光入射側には、無機保護膜２００が積層される。
　以上のように第１の実施形態の第１の変形例によれば、Ｗｅｔ洗浄の薬液乾燥時に生じるパターン倒れ等で、ピラー２０３，２１７１の高背化が困難な場合、多段構造にすることで１段あたりのピラーのアスペクト比を小さくすることが可能となり、パターン倒れの問題を回避することができる。更には、単層のピラー構造は原則的に単一波長前提で設計することになるが、多段のピラー２０３，２１７１を備えることにより、それぞれの段の設計を変えて組み合わせることで、波長の広帯域化、マルチスペクトル化が可能となる。更には、偏向制御を実現することも可能となる。
　＜第１の実施形態の第２の変形例＞　
　（充填材料をボックスレンズ形状に備えるメタサーフェス素子）　
　図６は、第１の実施形態の第２の変形例に係る光検出器１の半導体構造の一例を示す部分縦断面図である。図６において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　図６では、偏向部２００３の充填材２０１－１が画素１００の境界でトレンチ形状に開口されている。図中は途中止めのトレンチの事例を示したが、充填材２０１－１を貫通させてボックスレンズのレンズパワーを高めることもできる。このボックスレンズ形状の充填材２０１－１の上面（入射面側）には、無機保護膜２００が積層するのが組立視点で望ましい。更にはボックスレンズ形状の側壁に積層されていてもよく、充填材２０１－１に対する吸湿を制御するなど信頼性を向上させることができる。
　以上のように第１の実施形態の第２の変形例によれば、ピラー２０３の制御に加え、充填材２０１－１と大気の屈折率差で、画素１００の境界付近の光を自画素１００に導くことが可能となる。このため、充填材２０１－１にレンズ作用、及び導波路効果をもたらし、混色抑制、感度アップの効果を享受できる。無機保護膜２００は、λ／４ｎ則に従うように材料と膜厚を選択し、反射防止させることが望ましい。製造方法はピラー２０３と充填材２０１－１を形成した後、レジストマスクに異方性エッチングで加工し、必要に応じて洗浄後、無機の表面保護膜をＣＶＤ、或いは、スパッタリングなどで成膜すればよい。
　（画素の製造方法）　
　本第１の実施形態における光検出器１の製造方法について、一例を図７Ａ乃至図７Ｅに示す。
　本第１の実施形態の光検出器１は、半導体基板２０９、例えばシリコン、の画素領域を形成すべき領域に、ｐ型半導体領域による素子分離部２１３で分離した光電変換部が形成される。光電変換部は、基板厚さ方向の全域にわたるようなｎ型半導体領域と、ｎ型半導体領域に接して基板の表裏両面に臨むｐ型半導体領域とからなるｐｎ接合を有して形成される。
　不純物領域は、例えば、図７Ａ（１）に示すように所望の不純物を半導体基板２０９の表面側から、レジスト３１０をマスクにしてイオン注入することで形成する。半導体基板２０９の表面の各画素に対応する領域には、それぞれ素子分離部２１３に接するｐ型半導体ウェル領域を形成し、このｐ型半導体ウェル領域内に各複数の画素トランジスタを形成する。画素トランジスタは、それぞれソース領域及びドレイン領域と、ゲート絶縁膜と、ゲート電極とにより形成される。
　さらに、半導体基板２０９の表面の上部には、ＳｉＯ2膜等の層間絶縁膜を間に介してアルミニウムや銅などから構成された配線層２１０が形成される。基板表面に形成された画素トランジスタと配線層の間は貫通ビアが形成され、光検出器１を駆動するために電気的に接続される。配線の上にはＳｉＯ2膜等の層間絶縁膜が積層され、この層間絶縁膜を化学的機械研磨（ＣＭＰ）で平坦化して配線層の表面を略平坦面にし、貫通ビアで下層配線と接続しながら、その上に配線を形成してすることを繰り返し、各層の配線を順次形成する。
　次に、図７Ａ（２）に示すように、半導体基板２０９を表裏反転させて支持基板２１１にプラズマ接合などで貼り合わる。半導体基板２０９を裏面側から、例えば、ウェットエッチングやドライエッチングで薄肉化を進めた後、例えば、ＣＭＰで、図７Ｂ（３）に示すように所望の厚さまで薄肉化する。半導体基板２０９の厚みは想定される波長領域に応じて、可視光領域だけであれば例えば、２～６μmの範囲が望ましく、近赤外線領域も検知するのであれば、例えば、３～１５μmの範囲にするのが望ましいが、これに限定するものではない。
　固定電荷膜２０８は、図７Ｂ（４）に示すように、ＣＶＤ、スパッタリング、或いは原子層蒸着（ＡＬＤ：Atomic Layer Deposition）により形成することができる。ＡＬＤを採用した場合には、原子層レベルで良好なカバレッジが得られ、固定電荷膜２０８の成膜中に界面準位を低減するシリコン酸化膜を同時に形成することが可能となり、好適である。固定電荷膜２０８は、膜厚を制御し、或いは、多層積層するせことで、屈折率の高いＳｉ基板に対する反射防止膜の役割を兼ね備えるのが望ましい。絶縁膜２０７は、例えばＡＬＤで成膜したＳｉＯ2は、薄くするとブリスター現象による膜剥がれが発生しやすくなるため、少なくとも２０ｎｍ以上、望ましくは５０ｎｍ以上の厚さとするのが良い。
　遮光メタル２０６は、前述した材料をＣＶＤ、もしくは、スパッタリングなどを用いて成膜する。なお、金属を電気的に浮いた状態で加工するとプラズマダメージが発生する危険があるため、図７Ｂ（５）に示すように、光検出器１の外側の領域（図７Ｂ（５）中右側）で、例えば数μｍ幅のレジストの抜きパターンを転写し、異方性エッチングやウェットエッチングで溝形成して半導体基板２０９の表面を晒した上で、図７Ｃ（６）に示すように、遮光メタル２０６を半導体基板２０９に接地させて成膜することが望ましい。
　遮光メタル２０６が接地される半導体基板領域は、例えばｐ型半導体領域としてグランド電位にしておくことが望ましい。遮光メタル２０６は複数積層して構成し、たとえばチタン、窒化チタン、或いはそれらの積層膜、を絶縁膜２０７に対する密着層としてもよい。或いは、チタン、窒化チタン、或いはそれらの積層膜のみを、遮光メタル２０６として使用することもできる。
　また、遮光メタル２０６は、画像信号の黒レベルを算出するための画素１００である黒レベル算出画素（不図示）の遮光膜、或いは、周辺回路の誤動作を防ぐための遮光膜を兼ねることもできる。次に、図７Ｃ（７）に示すように、遮光メタル２０６に対し、例えば、光電変換部２１２に光を導くための開口部と、更には、パッド部、スクライブライン部などにレジストの抜きパターンを形成し、異方性エッチングなどにより遮光メタル２０６を部分的に除去し、必要に応じて薬液洗浄で残渣を除去する。
　次に、図７Ｃ（８）に示すように、遮光メタル２０６の上に絶縁膜２０５を、例えば、ＳｉＯ2をＣＶＤ、スパッタリングなどを用いて成膜し、ＣＭＰで平坦化する。
　更には、図７Ｄ（９）に示すように、例えばＣＶＤを用いて、反射防止膜２０４として、例えばＳｉＮを１２５ｎｍ成膜し、ピラー２０３の材料として、例えばアモルファスシリコンを８００ｎｍ成膜し、反射防止膜２０２として、例えばＳｉＮを１２５ｎｍ成膜する。なお、後工程の熱処理において、ピラー材料から水素などの脱ガスが発生する場合、ＳｉＮなどの密閉性の高い緻密な膜がピラー材料に接して備えられると、界面でガスが閉じ込められてブリスターと呼ばれる円状の膜浮きが発生してしまう。この回避策として、画素アレイ部１０の外側の領域の一部、或いは、画素１００の境界部の一部を貫通加工し、ガスの抜け道を形成してもよい。このように備えることで、ブリスターを回避することが可能で、具体的にはＴａ2Ｏ5などが好適である。なお、個々の材料選択に合わせて半焼防止膜として最適な膜厚に設定する必要がある。
　次に、図７Ｄ（１０）に示すように、レジストをマスクにして反射防止２０４とピラー２０３を柱状に加工する。レジストの選択比が不十分である場合には、レジストパターンをハードマスク、例えばＳｉＯ2に一度転写して、ハードマスク越しにエッチングするハードマスクプロセスで加工してもよい。なお、ピラー２０３下部にある反射防止膜２０４は、光学的な反射防止を目的として備えるが、その機能に加えて、エッチング時のエッチングストッパ層としてもよい。
　次に、レジスト残りや加工残渣を除去するため、Ｗｅｔ薬液洗浄を行う。薬液洗浄後、通常の振り切り乾燥では、薬液乾燥時に表面張力のアンバランスでパターン倒れのリスクが高くなってしまう。その対策として、表面張力の弱いＩＰＡに置換してから乾燥させてもよく、更には、超臨界洗浄を用いてもよい。
　次に、図７Ｅ（１１）に示すように、ピラー２０３の間に充填材２０１を形成する。充填材２０１は、対象波長に対し透明であることが望ましく、ピラー２０３との屈折率差が大きい材料を用いる。充填材２０１は、例えばフッ素含有シロキサン系樹脂を、回転塗布してもよい。このように備えることで、組立時の保護テープを剥がす際のピラー２０３の破損や接着剤残りの不良を回避し、市場における落下衝撃による故障モードを回避することが可能となる。
　次に、図７Ｅ（１２）に示すように、充填材２０１が有機材料である場合において、充填材２０１の最上部に無機保護膜２００、例えば、ＳｉＯ2を備えてもよい。このように備えることで、ＰＡＤ加工時のレジスト剥離による充填材２０１のダメージを回避することが可能となる。
　＜第１の実施形態の第３の変形例＞　
　（ピラーの構成例）　プリズム機能　
　図８は、第１の実施形態の第３の変形例に係る光検出器１の半導体構造の一例を示す部分縦断面図である。図８において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　図８では、偏向部２００４は、光検出器１の画角端での光を有効に利用するため、像高に従って、各像高に必要なプリズム角に合わせた偏向設計で、画素ごとのピラー２０３が設計される。一例を示すと、図９（１）に示す画角中央部（像高ゼロ）に位置する画素１００に対応する偏向部２００４－１は、図１０（１）に示すように、ピラー２０３－１を同じピラー径で１０×１０個配置する。このように配置することで画素１００内で位相差変化が起こらず、偏向部２００４－１に垂直に入射した光が、光電変換部２１２側に垂直に透過する。
　図９に示す像高（２）では、水平方向に１０ｄｅｇ傾いて主光線が入射し、像高（２）に対応する画素１００には偏向部２００４－２が備えられる。偏向部２００４－２は、図１０（２）に示すように、像高（水平１０ｄｅｇ）に必要なプリズム角に合わせて、例えば、５列目はピラー２０３を配置せず、１列目及び２列目にピラー２０３－１を配置し、３列目及び４列目にピラー２０３－１より直径が小さいピラー２０３－２を配置し、６列目から１０列目にピラー２０３－１より直径が大きいピラー２０３－３を配置してもよい。このようにピラー２０３を配置することで、ピラー部で連続的な位相差の勾配が発生し、偏向部２００４－２に１０ｄｅｇで入射した光が光電変換部２１２側に垂直に透過する。
　図９に示す像高（３）では、水平方向に２０ｄｅｇ傾いて主光線が入射し、像高（３）に対応する画素１００には偏向部２００４－３が備えられる。偏向部２００４－３は、例えば、図１０（３）に示すように、像高（水平２０ｄｅｇ）に必要なプリズム角に合わせて、１列目から４列目にピラー２０３－１を配置し、５列目にピラー２０３－２を配置し、６列目及び８列目にピラー２０３－３を配置し、９列目及び１０列目にピラー２０３－３より直径が小さくピラー２０３－１より直径が大きいピラー２０３－４を配置してもよい。この時の位相差の線形の傾きは、１０ｄｅｇの時の傾きに対し約２倍となるように設定する。このようにピラー２０３を配置することで、ピラー部で連続的な位相差の勾配が発生し、偏向部２００４－３に２０ｄｅｇで入射した光が光電変換部２１２側に垂直に透過する。
　図９に示す像高（４）では、水平方向に３０ｄｅｇ傾いて主光線が入射し、像高（４）に対応する画素１００には偏向部２００４－４が備えられる。偏向部２００４－４は、図１０（４）に示すように、像高（水平３０ｄｅｇ）に必要なプリズム角に合わせて、ピラー２０３が配置されてもよい。この時の位相差の線形の傾きは、１０ｄｅｇの時の傾きに対し約３倍となるように設定する。このようにピラー２０３を配置することで、ピラー部で連続的な位相差の勾配が発生し、偏向部２００４－４に３０ｄｅｇで入射した光が光電変換部２１２側に垂直に４透過する。なお、これら図９（１）乃至（４）は一例であり、後述する位相差の２π折り返しやオフセット処理で異なるレイアウトとすることも可能となる。重要となるのは、ピラー２０３間の相対的な位相差である。
　（メタサーフェス設計の導出）　
　（ステップ１）　画素毎位相差マップの導出　
　図１１に示すように、ある画素１００における光の入射角θ、画素サイズＤ、想定波長λ、画素内のピラー位置をｘとした時に、垂直入射に必要な位相差は、式（１）で求めることができる。
Figure JPOXMLDOC01-appb-M000001
 …式（１）
　ここでは簡単のためにｘ方向のプリズム角の場合を示したが、図１２に示すように、２次元に拡張した上で、任意の方位のプリズム角に対応する位相差マップを作成することができる。
　なお、プリズム設計は、ピラー２０３間で相対的な位相差がつけばよいので、定数の不定性が許容される。
　（ステップ２）　位相差libraryの導出　
　光検出器１に搭載する構造に対し、ピラーのピッチ、高さ、屈折率、消衰係数、形状、ピラー近傍の膜構成などを考慮し、図１３に示すように、位相差とピラー径を紐づける位相差libraryを作成する。
　この位相差libraryは、ＦＤＴＤやＲＣＷＡなどの光学シミュレーションで算出してもよく、或いは、実験的に求めることも可能である。なお、位相差αの光は、α＋２π×Ｎ（Ｎは整数)と等価である。即ち、２π＋φの位相差が必要な場合でもφの位相差だけをつければよい。このような等価な位相への置き換えを「２π折り返し」と呼ぶ。
　（ステップ３）　ピラーレイアウトの導出　
　位相差マップから、位相差ライブラリを用いて、各ピラー２０３の位相差をピラー径に置き換えることができるが、リソグラフィの解像力や高アスペクト比ピラーのパターン倒れなど、様々な要因によるプロセス限界の制約を受けるため、それらをデザインルールとして規定し、生成されたピラー２０３がデザインルールを満足するように制御する。
　具体的には、位相差に対し、図１４（ａ）に示す定数項の調整(一律オフセット処理)をした後、図１４（ｂ）に示す２π折り返しの処理した上で、位相差ライブラリを用いて図１４（ｃ）に示す各ピラー２０３の位相差をピラー径に置き換える処理が可能である。これらの処理でデザインルールに収めることができない場合には、以下の対応を実施する。
　１つ目の対応は、２π以外での強制的に折り返すことである。この処理をした場合、折り返し部で散乱が発生し迷光が懸念となる。　
　２つ目の対応は、デザインルール外のパターンに対し、デザインルール内の最も近い位相のピラー径に近似して強制的に丸め処理を行うことである。丸めた分は誤差となりうるが、画素特性への影響が問題ないレベルであれば許容可能となる。
　＜第１の実施形態の第４の変形例＞　
　（ピラーの構成例）　プリズム機能＋レンズ機能　
　図１５は、第１の実施形態の第４の変形例に係る光検出器１の画角を示す平面図である。
　図１５では、偏向部２００５は、光検出器１の画角端での光を有効に利用するため、像高に従って画素中心に集光させるレンズ設計と、各像高に必要なプリズム角に合わせた偏向設計の組み合わせにより、画素１００ごとのピラー２０３が設計される。
　（メタサーフェス設計の導出）　
　（ステップ１）　画素毎位相差マップの導出　
　レンズとして機能させる位相差マップと、プリズムとして機能させる位相差マップを求めることができれば、それらをピラー毎に単純加算することで、レンズ機能とプリズム機能を兼ね備えた位相差マップ（図１７（ｃ））を合成することができる。図１７（ａ）に示すプリズムの位相差マップは導出過程を前述済で割愛する。図１７（ｂ）に示すレンズの位相差マップは、後述するように、想定するレンズ形状と屈折率が既知であれば、各ピラー位置に対応するレンズ厚と想定波長から位相差を算出することができる。或いは、ＦＤＴＤやＲＣＷＡなどの光学シミュレーションで算出してもよく、或いは、実験的に求めることも可能である。なお、テレセントリック光学系などにおいて、各画素１００毎のプリズム設計をせずにレンズ機能だけを持たせることも可能である。
　この後、（ステップ２）　位相差libraryの導出、（ステップ３）　ピラーレイアウトの導出を行うが、詳細は前述しているので割愛する。
　具体例として、図１５に示す各像高に対し、モジュールレンズからの主光線が、それぞれ（１）０ｄｅｇ、（２）水平１０ｄｅｇ、（３）水平２０ｄｅｇ、（４）水平３０ｄｅｇで入射する場合に、それぞれの像高でレンズ機能とプリズム機能を併せ持つように設計されたピラー径の配列を図１６に開示する。これらはピラーピッチが０．３５μｍで画素サイズが３．５μｍ、ピラー２０３の高さが６００ｎｍ、ピラー間の充填材の屈折率が約１．５におけるアモルファスシリコンの事例である。このように設計することでレンズ機能とプリズム機能を同時に併せ持つ偏向素子を備えることができる。
　より一般化して表現すると、各画素にある機能を持たせた光学素子を搭載しようとした時の材料の屈折率と幾何学的形状を与えることが出来れば、その形状を位相差マップに焼き直すことが可能であり、位相差ライブラリによる変換で各ピラーの径を規定し、ピラー素子を作成することでその機能を実現することができる。更には、そのように設計した複数の位相差マップを合成して、複数の機能を同時実現させるよことも可能となる。
　光学素子の一例として、図１８に示すように、ピラーの位置(ｘ，ｙ)に対し、レンズ厚Ｔ（ｘ，ｙ）の関数が与えられていれば、レンズの屈折率ｎ1、レンズ上部の屈折率ｎ2（例えば大気)とした時に、レンズの位相差マップは式（２）で求められる。
Figure JPOXMLDOC01-appb-M000002
 …式（２）
　（ピラーの材料）　
　ピラー２０３の材料は、近赤外光に用いる場合、α-Si、Poly-Si、ゲルマニウムが望ましく、可視光に用いる場合、酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムのいずれかの材料、或いはこれらの積層構造体であることが望ましい。なお、窒化酸化シリコン、酸化炭化シリコン、窒化炭化シリコンは、例えば、多結晶シリコンに含まれる。
　（ピラー配列）　
　ピラー２０３とピラーの間隔は、対象とする光の波長以下である。
　図１９（ａ）に示すように正方配列であってもよく、図１９（ｂ）に示すように六方最密配列であってもよい。
　（ピラーの断面形状）　
　メタサーフェス素子のピラー２０３の形状は、実効屈折率の制御に加え、偏向成分の異方性制御、面積率に依存した反射成分、プロセス加工性、パターン倒れ耐性の観点で決定される。その上面図のバリエーションを図２０に示す。
　偏向制御の等方性に優れるのは図２０（１）～（３）である。或いは偏向視点で、水平と垂直、或いは、４５度と１３５度方向の軸に対して４回対称性やミラー反転対称性を有するのは図２０（４）～（８）である。或いは、偏向視点で一軸性の特性を発揮するのは図２０（９）～（２１）である。
　更には、図２０（１２）の短辺を細くして制御する際にパターン倒れが発生する場合、図２０（２２）、（２３）のような倒れ防止の補助パターンを配置するのが望ましい。同じ断面積で比較した時に、図２０（３）、（５）、（１１）、（１３）、（１７）、（１９）はドーナツ形状でパターン倒れリスクを回避し、且つ、細かく実効屈折率差をつけることができる。更には、同一ピッチで比較した時に、正方配列に対して図２０（４）、（５）がピラー充填率を高め、六方最密配列においては図２０（１）～（３）が、ピラー充填率を高め、位相差をつける場合に有利となる。
　また、図２１に示すように、パターン倒れ、未解像をシミュレーションで予測し、それらの可能性が高い場合は実効屈折率分布の変化が許容できる範囲でレイアウトまたはパターン形状をルールまたはシミュレーションを用いて補正することができる。
　（ピラーの高さ）　
　波長、ピラー２０３と充填材２０１の屈折率、ピラー形状や高さ等で規定される位相差ライブラリに対し、プロセスで加工できるピラー径の範囲で、２π以上位相を回せる高さにするのが望ましい。
　図２２は、アモルファスＳｉのピッチ350nmにおける円形ピラーの位相差ライブラリの例を示す。プロセス加工限界がピラー径250nmである場合、ピラー高さを800nm程度に設定することが望ましい。
　（位相の折り返しについて）　
　図２３に示すように、位相が不連続になると散乱が発生し迷光を生じてしまう。或いは、近傍画素で面積率が異なると、画素毎の反射成分(感度ロス)が変わって出力ばらつきが発生してしまう。したがって、下記のルール（ａ）、（ｂ）で位相を折り返すのが好ましい。
（ａ）画素単位で折り返し　　　　　
（ｂ）画素内折り返しは画素中心近傍　　　
　ルール（ａ）は近傍に位置する画素の面積率を揃えることになり、反射率ばらつきを抑制することが可能となる。ルール（ｂ）は、折り返し部からの迷光が画素境界を超えるとクロストークとなって特性が劣化してしまうため、折り返しと各画素境界との距離を保つことが望ましい。即ち、対称性から画素内落ち返しは、画素中心近傍を通るように設定するのが好適である。
　（反射防止膜）　
　図２４は、ピラー２０３に形成される反射防止膜を示す部分縦断面図である。
　ピラー２０３の上部、或いは、ピラー２０３下部、或いは両方に、反射波の位相が打ち消し合う膜厚で、屈折率の異なる反射防止膜２０２，２０４を備える。具体的には、屈折率ｎ、波長λとした時に、反射防止膜厚はλ／（４・ｎ）が望ましい。一例を示すと波長９４０ｎｍ想定に対し、SｉＮ（ｎ≒１．９）で大よそ１２５ｎｍと見積もられる。実際には多層膜の干渉効果、斜入射特性を考慮する必要があり、光学シミュレーション、或いは実測で最適化することが望ましい。
　（ピラーの加工形状）　
　図２５Ａは、反射防止膜でエッチングストッパ層を兼ね備えた構造を示している。図２５Ａにおいて、異方性ドライエッチングにより、反射防止膜２０２とピラー２０３をエッチングする。反射防止膜２０４がエッチングストッパ層を兼ねさせるには、反射防止膜２０４は、屈折率観点だけでなく、ピラー２０３の材料とのエッチング選択比が高くなる材料とする必要がある。ドライエッチング後、反射防止膜２０４は、ピラー直下は初期膜厚のままで、ピラー間は膜厚が薄くなっている。
　図２５Ｂ（１）は、ピラーボトムでのくさび形状による充填材２０１のはがれ防止構造を示している。このような形状にすることで充填材２０１がピラーボトムの楔部に食い込んでフックが掛かるようになり、膜剥がれ耐性を向上させることができる。図２５Ｂ（２）は、（１）に加えて楔部が丸みを帯びた裾広がりの形状に加工された構造である。この丸みによって反射防止膜２０４の段差部の応力集中を軽減し、パターン倒れを抑制することができる。
　このピラー形状の加工方法について述べる。ピラーの異方性ドライエッチング時のオーバーエッチでピラーとピラーの間が垂直に浅溝形状となる。次にＷｅｔ薬液処理を施すことで等方的に膜べりが発生し、ピラー直下でピラー材料よりエッチングレートの早い反射防止膜２０４を丸みを帯びたくさび形状に加工することができる。
　（充填材（フィラー）の構成例）　
　充填材２０１には、シロキサン系樹脂、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂、或いは前記樹脂のＦ含有材料、或いは前記樹脂のＦ含有材料、或いは前記樹脂に樹脂よりも低い屈折率のビーズを内填する材料が有機材料として使用される。
　また、充填材２０１には、酸化シリコン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウム、及び、これら無機材料の積層構造体を用いることもできる。
　（フィラー構造の別の製造方法）　
　図２６は、フィラー構造の別の製造プロセスを示す。この製造プロセスでは、反射防止膜２０４上に無機材料３２０を成膜し（図２６（１））、ピラーレイアウトをネガポジ反転させたレジストマスクを用いてホール加工をする（図２６（２））。その後、ピラー２０３を被覆性の高い手法、例えば、ＣＶＤ法やＡＬＤ法を用いてホール部に埋めこむ（図２６（３））。この時、ピラー材料はピラー上部にも平面的に成膜されることになる。この平面状に製膜された余分なピラー材料をＣＭＰ処理や全面エッチバック法により選択的に除去する（図２６（４））。必要に応じて保護膜２００を形成してもよい（図２６（５））。保護膜２００は、ピラーからの反射を抑制するように備えることが望ましく、λ／（４ｎ）則を考慮した膜厚で構成するのが好適である。なお、（４）を工程削減してピラー材料の平坦部を残すことも可能だが、界面が増えて反射が懸念となる。
　（遮光メタルの変形例）　
　図２７Ａ乃至図２７Ｄは、遮光メタル２０６の変形例を示す平面図である。図２７Ａでは、隣接する光電変換部２１２の間に、遮光メタル２０６が形成される。これにより、画素間遮光でクロストーク抑制できる。合わせて黒基準画素も遮光する。
　図２７Ｂは、画素間遮光レスの構造を示す。図２７Ｂでは、ピラー２０３で画素境界の迷光を制御し、画素間遮光なしで感度アップを図る。
　図２７Ｃは、像面位相差画素を含む構造を示す。図２７Ｃでは、遮光メタル２０６で視差の異なる画素（分割光電変換部）を形成することで像のずれ量から被写体距離を算出し、カメラレンズの高速フォーカス処理や測距(センシング)が可能となる。交換式カメラの場合、レンズ毎に画角端の入射角度が変わるため、それぞれの角度に合わせて位相差画素を備える必要がある。従来技術のオンチップレンズでは画素１００毎に瞳補正を変えることができず、遮光メタル２０６の開口サイズが狭くなる画素が発生し感度が低下する。
　一方、本実施形態を用いれば、どの入射角に対しても画素中心に集光することができるようになるため、狭い開口サイズが発生しないようにできるので、像面位相差の感度低下を防ぐことができる。
　図２７Ｄは、ピンホール構造を示す。図２７Ｄでは、遮光メタル２０６をピンホール化して備え、各画素毎に偏向部で入射光を集光させながらピンホールを通過するように光を導く。なお、ここでのピンホールは開口率２５％以下とするのが望ましい。このように備えることで、ピンホールを通過して半導体基板２０９の照射面側で反射して光電変換部に到達しなかった光がピンホール下面で再反射し、光電変換部２１２に戻すことで感度を向上させることができる。或いは、半導体基板２０９を突き抜けた光が配線層２１０で再反射した戻り光もピンホール下面で再反射し、光電変換部２１に戻して感度を向上させることができる。
　このピンホールによる閉じ込め構造は、光検出器１から外部に放出される反射光を抑制し、フレアやゴーストと呼ばれる画質劣化を軽減できる。更には、光検出器１で生じる反射光を抑制するだけでなく、光検出器１に対し意図せず突入してくる不要光を遮蔽する効果も享受できる。
　このピンホール構造は、半導体基板２０９を突き抜けやすい近赤外の光検出器１に有効である。一方、波長の長い近赤外光を絞るためには、高屈率の高い材料、例えば、アモルファスシリコン、ポリシリコン、ゲルマニウムなどからなるオンチップレンズが必要となるが、屈折率差の大きい平面上の界面が存在すると強い反射が発生してしまう。このオンチップレンズの反射に対し、曲面のレンズ形状で集光するのではなく、ピラー化することで屈折率差分の少ない適切な実効屈折率に調整することが可能となり、レンズ界面の反射を抑制することが可能となる。
　本実施形態は、ピンホールに対し集光ポイントを合わせることで感度アップする。一方、画素１００毎にピラー設計を変えてデフォーカスさせることで低感度画素と高感度画素を生成し、高ダイナミックレンジ(HDR)を実現することもできる。或いは、画素毎にピンホールサイズを変えてもHDRを実現できる。
　（素子分離部の変形例）　
　図２８Ａ乃至２８Ｆは、素子分離部２１３の変形例を示す部分縦断面図である。メタサーフェス設計は対象とする光の波長以下の微細構造で光の位相/波面を制御するが、不連続な物質界面で微視的な迷光が少なからず発生してしまう。光検出器にメタサーフェス素子を搭載する場合、これらの迷光が画素間のクロストークにならないよう、素子分離を強化することが必須となる。ここではメタサーフェス素子が引き起こすクロストークを抑制する素子分離部の実施形態について述べる。
　図２８Ａは、半導体基板２０９直上に遮光メタル２０６による画素間遮光分離を備え、半導体基板２０９側はイオンインプラによるポテンシャル３３０で電荷クロストークを軽減させる構造である。半導体基板２０９に突入した迷光のクロストークは抑制できないが、半導体基板２０９に対する加工ダメージが低く、暗時特性で有利となる。
　図２８Ｂは、半導体基板２０９を深くトレンチ加工、或いは貫通させて、固定電荷膜で側壁のピニングを強化し絶縁膜２０７を埋めこんだ構造である。図２８Ａに対し電荷クロストークが強化され、半導体基板２０９と絶縁膜２０７の屈折率差で迷光の一部を自画素１００の光電変換部２１２に戻すことができる。但し、工程数が増え、トレンチ加工による界面ダメージで暗時特性が悪くなる恐れがある。
　図２８Ｃは、半導体基板２０９を微細な幅(例えば100nm以下)でトレンチ加工し、側壁に固定電荷膜２０８を形成する際にトレンチ上端部を閉塞させ、空隙３４０を形成した構造である。図２８Ｂの絶縁膜２０７よりも屈折率差が大きく界面反射が起こりやすくなり、迷光の自画素閉じ込め効果を高めることができる。但し、閉塞性のばらつきが大きいことが課題となる。
　図２８Ｄは、半導体基板２０９を浅くトレンチ加工し(例えば100～400nm)、固定電荷膜２０８と絶縁膜２０７を備えた上で、遮光メタル２０６の一部を半導体基板２０９側に食い込ませた構造である。図２８Ａに対し遮光メタル２０６と半導体基板２０９の間のクロストーク経路を遮断することが可能となるが、加工によるダメージやコンタミ悪化による暗時特性悪化が懸念となる。
　図２８Ｅは、半導体基板２０９を深くトレンチ加工、或いは貫通させ、固定電荷膜２０８で側壁のピニングを強化し、絶縁膜を埋め込み、絶縁膜の隙間に遮光メタル２０６を埋め込む構造である。図２８Ｂに対し遮光膜で迷光を吸収しクロストークが抑制されるが、迷光の自画素戻り成分が少なくなって感度が若干低下し、加工ダメージやコンタミによる暗時特性悪化が懸念となる。
　図２８Ｆは、線幅の細い深堀トレンチと、それより線幅の太い浅く形成したトレンチに対し、固定電荷膜２０８で側壁のピニングを強化し、絶縁膜２０７を埋め込み、浅いトレンチにのみ遮光メタルが埋めこまれた構造である。図２８Ａに対し遮光メタル２０６と半導体基板２０９の間のクロストーク経路を遮断した上で、深い位置での半導体基板２０９内の電荷クロストークを抑制を強化し、深い位置でも迷光の自画素閉じ込め効果を発揮し、図２８Ｅで生じる感度ロスを軽減することが可能となる。但し、工程数増と加工ダメージやコンタミによる暗時特性悪化が懸念となる。
　（基板受光面側の変形例）　
　メタサーフェス素子部で生じる迷光を抑制するために素子分離を強化するため、それ以外の迷光も抑制されることになる。具体的には、基板に突入した光を感度アップのために斜めに飛ばす基板表面の加工技術と組み合わせると、１つの素子分離部２１３で、メタサーフェス素子で生じる迷光と、基板表面で生じる迷光を同時に抑制することが可能となる。
　図２９は、光電変換部２１２が形成される半導体基板２０９の、受光面側の界面に周期的な凹凸を設ける回折・散乱素子２１９により構成される（偏向部は不図示）。この凹凸は回折格子となり、高次成分が斜め方向に回折して光電変換部２１２内の光路長を長くとることでき、特に近赤外光成分の感度を向上させることができる。具体的には、この回折・散乱構造は、例えばＡＫＷ（Ａｌｋａｌｉ　Ｗａｔｅｒ）を用いたＳｉ（１１１）面のウェットエッチングを利用することで形成される四角錐を適用することができる。これに限らず、回折・散乱構造を、ドライエッチングにより形成してもよい。更には、深さ方向に断面積が変わる形状とすることにより、反射が抑制され、感度も若干向上する。
　図３０は、光分岐部２２０により構成される（偏向部は不図示）。酸化膜埋め込みした浅い溝で光を分岐させ角度をつけることで、光が斜めに伝搬し光路長が長くなり、感度アップ効果が期待される。光分岐部２２０は、光電変換部２１２のトップ部に対してトレンチを形成し、固定電荷膜２０８と、絶縁膜２０７、例えばＳｉＯ2をＡＬＤなどで埋め込んで形成される。光分岐部２２０は、入射光側から見た場合、９０°の角度でクロスさせて設けることができる。このとき、クロスさせる角度は９０°に限定されない。
　また、図３１、図３２に示すように、クロスさせた光分岐部２２１，２２２に対して、さら別の光分岐部を設けてもよい。この光分岐部２２１，２２２のトレンチ溝に対する固定電荷膜２０８や酸化膜の埋め込みは、素子分離部２１３の埋め込みと同時に行って工程削減することができる。
　（プリズム機能の偏向部とオンチップレンズ）　
　図３３（ａ）は、プリズム機能の偏向部とオンチップレンズとの組み合わせを示す部分縦断面図である。図３３（ｂ）は、偏向部を上面から見た平面図である。
　メタサーフェス設計はプリズム機能に加え、レンズ機能も付与することができるが、位相差が必要になる。ピラー高さの制約で位相差の折り返しが必要になる場合、折り返し部の散乱による迷光が懸念される。
　その回避策として、ピラー２０３を光電変換部２１２に該垂直に導くプリズム機能だけに特化して、集光はオンチップレンズ２１６を備えて実現してもよい。
　このように備えることで、画角内で必要な位相差を減らし、極力折り返しが発生しないようにすることができる。
　更には偏向部２００６の上にオンチップレンズ２１６を備えることにより、画素１００の境界の折り返しに当たる光量を減らし、迷光を軽減することもできる。
　（プリズム機能とレンズ機能とを兼ね備えた偏向部とオンチップレンズ）
　図３４（ａ）は、プリズム機能とレンズ機能とを兼ね備えた偏向部とオンチップレンズとの組み合わせを示す部分縦断面図である。図３４（ｂ）は、偏向部を上面から見た平面図である。
　前述した遮光メタル２０６をピンホールとして備える構成において、レンズパワーを強くして光をより絞ることで、ピンホール径を小さくすることができる。ピンホール径を小さくできれば近赤外光の閉じ込め効果やフレア感度抑制効果を高めることができる。このレンズパワーを強める手段として、ピラー２０３にプリズム機能とレンズ機能を担わせた上で、オンチップレンズ２１６を備えることが考えられる。更には、ピラー２０３の画素１００の境界に光が当たることによる迷光を軽減すべくオンチップレンズ２１６に瞳補正を加えてもよい。
　図３３、図３４共にオンチップレンズ２１６はスチレン系樹脂、アクリル系樹脂、スチレン－アクリル系樹脂およびシロキサン系樹脂等の有機材料により構成することができる。また、上述の有機材料やポリイミド系樹脂に酸化チタン粒子を分散させて構成することもできる。窒化シリコンや酸窒化シリコン等の無機材料により構成してもよい。また、オンチップレンズ２１６の表面には、反射を防止するためのオンチップレンズ２１６とは異なる屈折率の材料膜を配置することもできる。またＮＩＲ用途であれば、アモルファスSi、Poly Si、ゲルマニウムなどの材料を用いてもよい。
　（プリズム機能の偏向部とインナーレンズ）　
　図３５（ａ）は、プリズム機能の偏向部２００６とインナーレンズ２１７との組み合わせを示す部分縦断面図である。図３５（ｂ）は、偏向部２００６を上面から見た平面図である。
　メタサーフェス設計はプリズム機能に加え、レンズ機能も付与することができるが、位相差が必要になる。ピラー高さの制約で位相差の折り返しが必要になる場合、折り返し部の散乱による迷光が懸念される。
　その回避策として、ピラー２０３を光電変換部２１２に該垂直に導くプリズム機能だけに特化して、集光はインナーレンズ２１７を備えて実現してもよい。
　このように備えることで、画角内で必要な位相差を減らし、極力折り返しが発生しないようにすることができる。
　（プリズム機能とレンズ機能とを兼ね備えた偏向部とインナーレンズ）　
　図３６（ａ）は、プリズム機能とレンズ機能とを兼ね備えた偏向部とインナーレンズとの組み合わせを示す部分縦断面図である。図３６（ｂ）は、偏向部を上面から見た平面図である。
　前述した遮光メタル２０６をピンホールとして備える構成において、レンズパワーを強くして光をより絞ることで、ピンホール径を小さくすることができる。ピンホール径を小さくできれば近赤外光の閉じ込め効果やフレア感度抑制効果を高めることができる。このレンズパワーを強める手段として、ピラー２０３にプリズム機能とレンズ機能を担わせた上で、インナーレンズ２１７を備えることが考えられる。
　図３５、図３６共にインナーレンズは窒化シリコンや酸窒化シリコン等の無機材料により構成してもよい。また、インナーレンズ２１７の表面には、反射を防止するための屈折率の異なる反射防止膜を、所謂、λ／４ｎ則を考慮した膜厚で備えてもよい。
　また近赤外光の用途であれば、アモルファスSi、Poly Si、ゲルマニウムなどの材料を用いてもよい。更には、インナーレンズ２１７は断面形状が矩形になるボックスレンズとして備えてもよい。矩形であっても、ボックスレンズ間の材料との屈折率差で波面を曲げてレンズ作用をもたらすことが可能である。
　（遮光壁の構成例）　
　図３７Ａ乃至図３７Ｄは、遮光壁の構成を示す部分縦断面図である。
　偏向部２００６と半導体基板２０９の距離を離して高背化する場合、例えば、ピンホール構造に集光ポイントを合わせたり、或いは、偏向部２００６を多段に構成する場合において、偏向部２００６と半導体基板２０９の間のクロストーク経路が広くなり、特性劣化の懸念を抱えてしまう。その対策として遮光壁、或いは、クラッド部を備えてもよい。
　図３７Ａの構造は、絶縁膜２０７を遮光メタル２０６までトレンチ加工し、遮光材料、例えばタングステンを埋めこんでＣＭＰして形成した遮光壁４１０を備える。このように備えることで、半導体基板２０９と偏向部２００６の間のクロストーク経路を遮断することが可能となる。
　図３７Ｂの構造は、遮光壁４１１の上端部のケラレを低減するため、遮光壁４１１の上端部が偏向部２００６と距離を空けて備える。クロストークが若干悪化するが感度低下を抑制することができる。
　図３７Ｃの構造は、絶縁膜２０５よりも屈折率の低い材料をクラッド部４２０として備える。このように備えることで、クラッド部４２０による光の吸収がなくなり、感度低下を抑制することができる。但し、クロストークの遮断性は落ちる。なお、このクラッド部４２０を空隙とし、反射防止膜２０４の成膜で閉塞させてもよい。
　図３７Ｄの構造は、クラッド部４２１、例えば空隙が偏向部２００６に跨って備えられる。このように備えることで、導波路効果を高めることができる。
　（光電変換部の分割の構成）　
　図３８Ａは、光電変換部の分割の構成を示す平面図である。
　画素１００の光電変換部２１２を複数に分割して視差を持たせることで像のずれ量から被写体距離を算出し、カメラレンズの高速フォーカス処理や測距(センシング)が可能となる。画作りの信号処理の際には、画素１００内の出力加算でS/Nを向上させる、或いは、視差の異なる像をシフト加算してボケ量を軽減させてもよい。
　光電変換部２１２の分割は、様々な変形例が考えらえるが、図３８Ａに示す左右２分割の場合には縦縞コントラストの被写体に対して測距可能である。また、図３８Ｂに示す上下左右に分割する場合には、縦縞、横縞、どちらの被写体に対しても測距可能となる。光電変換部２１２の分割はこれらに限定されるものではない。
　また、画素１００内の素子分離部２１３は、画素１００の境界に挙げた事例と同様の派生例を挙げることができる。更には、工程数を増やせば、画素１００内の素子分離と、画素１００間の素子分離を異なる組み合わせとすることも可能である。例えば、画素１００の間の素子分離部２１３を図２８（Ｅ）のように遮光メタル２０６を埋め込んで備え、画素１００内の素子分離を図２８（Ｂ）のように酸化シリコンを埋め込んで備えることで、画素１００内の感度を維持しつつ、画素間クロストークを抑制することが可能となる。なお、組み合わせはこれに限定されるものではない。
　（カラーフィルタの構成）　
　偏向素子を含むメタサーフェス素子は、原則的に波長に依存して設計が変わるため、極力単一波長を対象とすることが望ましい。例えばセンシングにおいて、アクティブに単色のIR-LEDを投光して反射してくる光を検知する場合などに適している。
　一方、広帯域連続波長の光源に基づく被写体を撮像する場合、波長毎に最適設計が異なるため、そのままではメタサーフェス設計が困難になるが、画素内にフィルタを備えて波長帯域を制限すれば、メタサーフェス素子の設計解を見出しやすくなる。
　図３９は、一般的な顔料、或いは、染料からなるカラーフィルタを偏向素子の下に備えた構成例を示す部分縦断面図である。このようなカラーフィルタ４３０Ｒ，４３０Ｇを備えることで、波長範囲を狭くすることが可能となり、光の制御性を高めることができる。この場合、偏向部２００６はプリズム機能に加えてレンズ機能を有することが望ましい。なお、この場合のピラーの設計は画素の色毎に異なるように備えることが必要となる。
　図４０は、カラーフィルタを偏向部の上に備えた構成例を示す部分縦断面図である。カラーフィルタ４３０Ｒ，４３０Ｇは、斜入射に対して透過スペクトルの変動が少ないため、このような構成が可能となる。この構成の場合、画角端の斜入射光に対しカラーフィルタ４３０Ｒ，４３０Ｇの上にオンチップレンズ２１６を備えて瞳補正を掛けてもよい。画素間遮光による感度ロスを軽減することが可能となる。
　次に、図４１（ａ）～（ｄ）は、カラーフィルタの配列例を示す。図４１（ａ）～（ｄ）において、赤色の画素１００Ｒ、緑色の画素１００Ｇ、青色の画素１００Ｂを配列している。なお、図４１（ｂ）については、カラーフィルタを搭載しない白色の画素１００Ｗを配列している。
　図４１（ａ）は、ＲＧＢの３原色からなるBayer配列、図４１（ｂ）はカラーフィルタを搭載しない画素を備えたGRB-W配列、図４１（ｃ）は２×２画素加算や個別出力が可能となるQuad-Bayer配列、図４１（ｄ）は４５度回転させた配列で解像度を向上させるクリアビッド配列を示している。図４１（ａ）に示すBayer配列は、例えば１行目に赤色の画素１００Ｒ及び緑色の画素１００Ｇを交互に配列し、例えば２行目に緑色の画素１００Ｇ及び青色の画素１００Ｂを交互に配列している。図４１（ｂ）に示すGRB-W配列は、例えば１行目に赤色の画素１００Ｒ及び緑色の画素１００Ｇを交互に配列し、例えば２行目に白色の画素１００Ｗ及び青色の画素１００Ｂを交互に配列している。図４１（ｃ）に示すQuad-Bayer配列は、例えば１行目及び２行目に赤色の画素１００Ｒ、赤色の画素１００Ｒ、緑色の画素１００Ｇ、緑色の画素１００Ｇ、赤色の画素１００Ｒ、赤色の画素１００Ｒを配列し、例えば３行目及び４行目に緑色の画素１００Ｇ、緑色の画素１００Ｇ、青色の画素１００Ｂ、青色の画素１００Ｂ、緑色の画素１００Ｇ、緑色の画素１００Ｇを配列している。
　これらの配列は原色系に限らず、例えば補色系配列であってもよく、原色系と補色系を兼ね備えてもよく、これらに限定するものではない。
　（カラーフィルタの変形例）　
　（表面プラズモン共鳴フィルタとの組み合わせ）　
　図４２（ａ）は、表面プラズモン共鳴フィルタとの組み合わせを示す部分縦断面図である。図４２（ｂ）は、表面プラズモン共鳴フィルタを上から見た平面図である。
　プラズモンフィルタ４４０は、表面プラズモン共鳴を利用して光のフィルタリング効果を得る光学素子であり、金属製の導体薄膜が基材として使用される。表面プラズモン共鳴の効果を効率良く得るには、導体薄膜の表面の電気抵抗を極力低くする必要がある。この金属製の導体薄膜としては、電気抵抗が低く、加工の容易なアルミニウムまたはその合金を用いられることが多い（例えば、特開２０１８－９８６４１）。
　プラズモンフィルタ４４０は、斜め入射に対して透過率スペクトルが変わってしまうことが知られており、本発明の偏向素子をプラズモンフィルタの上に備え、０度入射のスペクトルのピーク波長に対し、カメラレンズからの入射光が垂直入射するように偏向素子を設計するが望ましい。
　（ＧＭＲフィルタとの組み合わせ）　
　図４３（ａ）は、ＧＭＲフィルタとの組み合わせを示す部分縦断面図である。図４３（ｂ）は、ＧＭＲフィルタを上から見た平面図である。
　ＧＭＲ（Guided Mode Resonance）フィルタ４５０は、回折格子とクラッド・コア構造を組み合わせることにより、狭い波長帯域（狭帯域）の光のみを透過することが可能な光学フィルタである（例えば、特開２０１８－１９５９０８）。導波路で生ずる導波モードと回折光の共鳴を利用するもので、光の利用効率が高く、シャープな共鳴スペクトルが得られる。
　ＧＭＲフィルタ４５０は、斜め入射に対して透過率スペクトルが変わってしまうことが知られており、本実施形態の偏向部２００６をＧＭＲフィルタ４５０の上に備え、０度入射のスペクトルのピーク波長に対し、カメラレンズからの入射光が垂直入射するように偏向素子を設計するのが望ましい。
　（屈折率の異なる積層フィルタとの組み合わせ）　
　図４４（ａ）は、屈折率の異なる積層フィルタとの組み合わせを示す部分縦断面図である。図４４（ｂ）は、屈折率の異なる積層フィルタの詳細な部分縦断面図である。
　積層フィルタ４６０は、光の干渉効果により、屈折率の異なる膜厚を制御して交互積層し、特定の透過／反射スペクトルを持たせることができる。また、フォトニック検証と呼ばれる技術で周期性を乱す疑似的な欠陥層を設定することで狭帯域のスペクトルを設計することも可能である。
　しかしながら、積層フィルタ４６０は、光が斜め入射すると実効膜厚が変わってしまうことに起因して、スペクトルが短波長シフトしてしまう。
　このような積層フィルタ４６０に対しては、偏向部２００６を積層フィルタ４６０の上に備え、０度入射のスペクトルのピーク波長に対し、カメラレンズからの入射光が垂直入射するように偏向素子を設計するのが望ましい。
　（多段の偏向部の変形例）　
　図４５は、多段の偏向部を備える光検出器１の部分縦断面図である。多段で偏向部４７０，２００６を備える場合、必ずしも連続して形成する必要はなく、例えば、間にインナーレンズ２１７、遮光壁、ピンホール、分光部などを間に挟んでもよい。
　＜第１の実施形態による作用効果＞　
　以上のように第１の実施形態によれば、ピラー２０３が画素１００ごとに異なるプリズム機能を備えるメタサーフェス素子の偏向部２００１を光電変換部２１２の光入射側に備えることで、画角端における斜入射によるクロストーク、感度不均一性に対して、光学特性を改善できる。また、オンチップレンズ２１６の形状を変化させるプロセスが不要となり、メタサーフェス素子を用いるという簡単なプロセスで、画角端における斜入射によるクロストーク、感度不均一性に対して、光学特性を改善できる。
　また、第１の実施形態によれば、偏向部２００１を、平坦膜を介し少なくとも２段以上で備えることで、単層で十分な光の位相差が付けられない場合にも、必要な光の位相差をつけることが可能となり、画角端における斜入射によるクロストーク、感度不均一性に対して、光学特性を改善でき、連続波長スペクトルの色毎制御も実現できる。
　また、第１の実施形態によれば、屈折率の高いピラー２０３は反射しやすいため、ピラー２０３に屈折率の異なる反射防止膜２０２，２０４を備えることで、感度とフレア視点で反射防止を実現できる。
　また、第１の実施形態によれば、充填材２０１をボックスレンズ化し、集光パワーを強めることができる。
　＜第２の実施形態＞　
　図４６Ａは、本技術の第２の実施形態に係る光検出器１Ａの構成例を示す部分縦断面図である。図４６Ａにおいて、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ａでは、半導体基板２０９とオンチップレンズ２１６との間に、偏向部２００７が配置されている。
　＜第２の実施形態の比較例＞　
　図４７は、第２の実施形態の比較例として、光検出器Ｂ－１の構成例を示す部分縦断面図である。図４７において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器Ｂ－１は、半導体基板２０９のシリコン表面に回折・散乱素子５１０や光拡散トレンチなどの構造を設け、光路長を長くすることで、量子効率を上げている。
　しかしながら、シリコンを加工することにより、暗時特性などの画素特性における懸念、或いは工程数増によるコスト懸念があった。
　＜第２の実施形態による実現手段＞　
　第２の実施形態では、偏向部２００７において、図４６Ｂに示すように、画素１００、つまり光電変換部２１２の中心の位相ずれを小さく、周辺を大きくするような位相分布を用いて、かつ位相の折り返し処理により、図４６Ｃに示すレイアウトで複数のピラー２０３を配置している。つまり光電変換部２１２の中央に位置する複数のピラー２０３の間のピッチまたはピラー２０３の直径を、画素１００の中央以外に位置する複数のピラー２０３の間のピッチより小さく、またはピラーの直径より小さくするなどをして、画素中央部より画素周辺部の入射光の位相を遅らせるような屈折率勾配を凹状にしている。
　＜第２の実施形態による作用効果＞　
　以上のように第２の実施形態によれば、画素１００、つまり光電変換部２１２の中心の位相ずれを小さく、周辺を大きくするような位相分布を用いて、かつ位相の折り返し処理により、複数のピラー２０３を配置して、屈折率勾配を凹状にすることにより、半導体基板２０９のシリコン表面を加工することなく、光拡散効果を持たせ、量子効率を上げることができる。なお、図７４に示すように、オンチップレンズ２１６を設けない光検出器１Ａ－１であっても実施可能である。
　＜第３の実施形態＞　
　図４８Ａは、本技術の第３の実施形態に係る光検出器１Ｂの構成例を示す部分縦断面図である。図４８Ａにおいて、上記図４６Ａと同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｂでは、半導体基板２０９とオンチップレンズ２１６との間に、偏向部２００７が配置されているとともに、光電変換部２１２内に、前記光電変換部２１２により生成された信号電荷を蓄積する電荷保持部１０２を備えている。
　＜第３の実施形態の比較例＞　
　図４９は、第３の実施形態の比較例として、光検出器Ｂ－２の構成例を示す部分縦断面図である。図４９において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　ＩＲ（赤外）域の波長において，光検出器Ｂ－２ではオンチップレンズ２１６で集光した光が電荷保持部１０２、例えばＦＤ部、或いは、ＭＥＭ部に当たってしまい，ＰＬＳ（Parasitic Light Sensitivity）と呼ばれるクロストークの問題が発生している。
　＜第３の実施形態による実現手段＞　
　第３の実施形態では、偏向部２００７において、電荷保持部１０２へ光が当たらないように、図４８Ｂに示すように、画素１００、つまり光電変換部２１２の周辺の位相ずれを小さくするような位相分布を用いて、かつ位相の折り返し処理により、図４８Ｃに示すレイアウトで複数のピラー２０３を配置している。すなわち、偏向部２００７では、画素１００の中央から画素端までの屈折率勾配で生じる波面の進行が電荷保持部１０２を回避するように複数のピラー２０３を配列する。
　＜第３の実施形態による作用効果＞　
　以上のように第３の実施形態によれば、画素１００の中央から画素端までの屈折率勾配で生じる波面を制御し、電荷保持部１０２などに入射光が直接当たることを避けることができ、電荷保持部１０２への光漏れ込みによるＰＬＳ（Parasitic Light Sensitivity：ノイズ成分）を低減できる。
　＜第４の実施形態＞　
　図５０は、本技術の第４の実施形態に係る光検出器１Ｃ１の構成例を示す部分縦断面図である。図５０において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｃ１では、オンチップレンズ２１６で集光した光を、偏向部２００８に備えられる複数のピラー２０３により拡散することができる。
　＜第４の実施形態の第１の変形例＞　
　図５１Ａは、本技術の第４の実施形態の第１の変形例に係る光検出器１Ｃ２の構成例を示す部分縦断面図である。図５１Ａにおいて、上記図５０と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｃ２では、偏向部２００８において、図５１Ｂに示すように、画素１００、つまり光電変換部２１２の周辺の位相ずれを小さくするような位相分布を用いて、かつ位相の折り返し処理により、図５１Ｃに示すレイアウトで複数のピラー２０３を配置している。これにより、オンチップレンズ２１６で集光した光を、偏向部２００８に備えられる複数のピラー２０３により、斜入射するように光路長をアップすることができる。
　＜第４の実施形態の第２の変形例＞　
　図５２は、本技術の第４の実施形態の第２の変形例に係る光検出器１Ｃ３の構成例を示す部分縦断面図である。図５２において、上記図５０と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｃ３では、オンチップレンズ２１６で集光した光を、偏向部２００８に備えられる複数のピラー２０３により、素子分離部２１３で全反射するような角度で拡散することができる。
　＜第５の実施形態＞　
　図５３は、本技術の第５の実施形態に係る光検出器１Ｄ１の構成例を示す部分縦断面図である。図５３において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｄ１では、オンチップレンズ２１６で集光した光を、偏向部２００８に備えられる複数のピラー２０３により拡散することができる。
　＜第５の実施形態の第１の変形例＞　
　図５４Ａは、本技術の第５の実施形態の第１の変形例に係る光検出器１Ｄ２の構成例を示す部分縦断面図である。図５４Ａにおいて、上記図５３と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｄ２では、配線層２１０内の配線パターン２１０ａと半導体基板２０９との間に、複数のピラー５２１を配列した光拡散部５２０を備えている。
　第５の実施形態の第１の変形例では、光拡散部５２０において、図５４Ｂに示すように、光電変換部２１２の中心の位相ずれを小さく、周辺を大きくするような位相分布を用いて、かつ位相の折り返し処理により、図５４Ｃに示すレイアウトで複数のピラー５２１を配置している。
　光拡散部５２０は、光電変換部２１２を通過した光を、拡散させる。一例として、光電変換部２１２を通過した光は、光拡散部５２０を通過し、光が拡散した状態で配線層２１０の配線パターン２１０ａに反射して、斜めの角度で光電変換部２１２に戻る。
　＜第５の実施形態の第２の変形例＞　
　図５５は、本技術の第５の実施形態の第２の変形例に係る光検出器１Ｄ３の構成例を示す部分縦断面図である。図５５において、上記図５４Ａと同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｄ３では、配線層２１０内の配線パターン２１０ａと半導体基板２０９との間に、複数のピラーを配列した光拡散部５２０を備えるとともに、半導体基板２０９とオンチップレンズ２１６との間に、偏向部２００８を備える。
　光検出器１Ｄ１では、オンチップレンズ２１６で集光した光を、偏向部２００８に備えられる複数のピラー２０３により光電変換部２１２内に拡散する。そして、光電変換部２１２を透過した光が、光拡散部５２０を通過し、光が拡散した状態で配線層２１０の配線パターン２１０ａに反射して、斜めの角度で光電変換部２１２に戻る。
　このように、光電変換部２１２を透過した光は、配線層２１０で反射して隣接する光電変換部２１２に入射することないため、クロストークの発生を防止することができる。
　＜第６の実施形態＞　
　図５６は、本技術の第６の実施形態に係る光検出器１Ｅ１の構成例を示す部分縦断面図である。図５６において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｅ１では、オンチップレンズ２１６で集光した光を、偏向部２００８に備えられる複数のピラー２０３により拡散することができる。
　＜第６の実施形態の第１の変形例＞　
　図５７Ａは、本技術の第６の実施形態の第１の変形例に係る光検出器１Ｅ２の構成例を示す部分縦断面図である。図５７Ａにおいて、上記図５６と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｅ２では、ボックス形状のオンチップレンズ５２９内に偏向部２００８が配置されている。また、オンチップレンズ５２９の上面には、複数のピラー２１７１を備える偏向部２００９が配置されている。第６の実施形態の第１の変形例では、偏向部２００９において、図１７に示すように、光電変換部２１２の中心の位相ずれを大きく、周辺を小さくするような位相分布を用いて、かつ位相の折り返し処理により、図１６（１）に示すレイアウトで複数のピラー２１７１を配置している。一方、偏向部２００８において、図５７Ｂに示すように、光電変換部２１２の中心の位相ずれを小さく、周辺を大きくするような位相分布を用いて、かつ位相の折り返し処理により、図５７Ｃに示すレイアウトで複数のピラー２０３を配置している。
　光検出器１Ｅ２では、入射した光が複数のピラー２１７１によって偏向部２００８の複数のピラー２０３に集光され、複数のピラー２０３により、光電変換部２１２内に拡散される。
　＜第６の実施形態の第２の変形例＞　
　図５８Ａは、本技術の第６の実施形態の第２の変形例に係る光検出器１Ｅ３の構成例を示す部分縦断面図である。図５８Ａにおいて、上記図５６と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｅ３では、１つの画素１００に対し複数のオンチップレンズ５３０（図５８Ａでは２つ）が配置されている。
　光検出器１Ｅ３では、図５８Ａ中の右側の偏向部２００８－１において、図５８Ｂに示すように、中心の位相ずれを小さく、周辺を大きくするような位相分布を用いて、かつ位相の折り返し処理により、図５８Ｃに示すレイアウトで複数のピラー２０３を配置している。同様に、図５８Ａ中の右側の偏向部２００８－２において、中心の位相ずれを小さく、周辺を大きくするような位相分布を用いて、かつ位相の折り返し処理により、図５８Ｃに示すレイアウトで複数のピラー２０３を配置している。入射した光がオンチップレンズ５３０によって偏向部２００８の複数のピラー２０３に集光され、複数のピラー２０３により、光電変換部２１２内に拡散される。
　＜第６の実施形態の第３の変形例＞　
　図５９は、本技術の第６の実施形態の第３の変形例に係る光検出器１Ｅ４の構成例を示す部分縦断面図である。図５９において、上記図５６と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｅ４では、１つの画素１００が微細化され、微細化に伴ってオンチップレンズ５４０も微細化される。なお、遮光メタル２０６の上面には、絶縁膜５４１が設けられる。
　＜第７の実施形態＞　
　図６０は、本技術の第７の実施形態に係る光検出器１Ｆの構成例を示す部分縦断面図である。図６０において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｆでは、一度集光した集光スポットをピラー２０３で電荷保持部１０２から遠ざけるように、オンチップレンズ２１６と偏向部２００８を配置するようにしている。この場合、偏向部２００８は、図６１に示すような複数のピラー２０３が配列される。これにより、図６２に示すように、集光スポットＳＰ１が、電荷保持部１０２から遠ざかるようになる。
　なお、斜入射の瞳補正のためにオンチップレンズ２１６と偏向部２００８をそれぞれずらして配置してもよい。
　＜第８の実施形態＞　
　図６３は、本技術の第８の実施形態に係る画素１００に対する偏向部の配置例を示す平面図である。
　第８の実施形態では、電荷保持部（ＦＤ部）１０２やＭＥＭ部に光が当たらないように、偏向部６１１，６１２，６１３を配置し、集光スポットＳＰ１，ＳＰ２，ＳＰ３を分散させるようにしている。
　＜第８の実施形態による作用効果＞　
　以上のように第８の実施形態によれば、電荷保持部１０２への光漏れ込みによるＰＬＳ（Parasitic Light Sensitivity：ノイズ成分）を低減できるとともに、光拡散効果を持たせ、量子効率を上げることができる。なお、第８の実施形態において、斜入射光を垂直入射に補正するように、偏向部６１１，６１２，６１３を配置してもよい。
　＜第９の実施形態＞　
　図６４は、本技術の第９の実施形態に係る画素１００に対する偏向部の配置例を示す平面図である。図６４において、上記図６３と同一部分には、同一符号を付して詳細な説明を省略する。
　第９の実施形態では、電荷保持部１０２から最も遠い集光位置の集光力を強めるように、電荷保持部１０２から最も遠い位置に、サイズの大きい偏向部６２１を配置し、それ以外の位置に、サイズの小さい偏向部６３１，６３２を配置するようにしている。これにより、電荷保持部１０２から最も遠い集光スポットＳＰ１の集光力を強めることができる。
　＜第９の実施形態による作用効果＞　
　以上のように第９の実施形態によれば、さらに量子効率を上げることができる。
　＜第１０の実施形態＞　
　図６５は、本技術の第１０の実施形態に係る画素１００に対する偏向部の配置例を示す平面図である。図６５において、上記図６３と同一部分には、同一符号を付して詳細な説明を省略する。
　第１０の実施形態では、集光位置ＳＰＡ１を広げ，ＦＤ部１０２ａ，１０２ｂやＭＥＭ部の領域に被らないように、偏向部６４１においてピラー２０３を配置している。これにより、集光位置ＳＰＡ１を広げることで、さらに量子効率を上げることができる。なお、図６６に示すように、ＭＥＭ部１０７ａとＭＥＭ部１０７ｂとの間の集光位置ＳＰＡ２を広げるような偏向部６５１を配置してもよい。
　＜第１１の実施形態＞　
　図６７は、本技術の第１１の実施形態に係る光検出器１Ｇの構成例を示す部分縦断面図である。図６７において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｇでは、斜入射に対して偏向部２００８をずらし、瞳補正をしている。これにより、瞳補正に従い位置をずらして配置された偏向部２００８は、斜入射された光を、光電変換部２１２に効果的に集光することができ、さらに、図６８に示すように、集光スポットＳＰ１を電荷保持部１０２から遠ざけることができる。
　＜第１２の実施形態＞　
　図６９は、本技術の第１２の実施形態に係る光検出器の構成例を示す部分縦断面図である。図６９において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　図６９（ａ）では、光検出器１Ｈ１は、複数のピラー２０３及び反射防止膜２０４により光の屈折率を傾ける。
　図６９（ｂ）では、光検出器１Ｈ２は、オンチップレンズ２１６及び複数のピラー２０３により光の屈折率を傾ける。
　図６９（ｃ）では、光検出器１Ｈ３は、オンチップレンズ２１６及び複数のピラー２０３により光を光電変換部２１２内に拡散し、光電変換部２１２の表面側に形成される複数のピラー７１０により光電変換部２１２内に反射し集光される。
　＜第１２の実施形態による作用効果＞　
　第１２の実施形態によれば、回折・散乱素子がなくても量子効率を増加できる。なお、ピラー２０３の構成要素として、図７０（１）の回折・散乱素子７２０、図７０（２）のナノパーティクル７３０、図７０（３）の空気７４０、図７０（４）の多層７５０、図７０（５）の高さ違いがある。
　＜第１３の実施形態＞　
　図７１は、本技術の第１３の実施形態に係る光検出器１Ｉの構成例を示す部分縦断面図である。図７１において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｉでは、光電変換部２１２の裏面側に光拡散トレンチ８１０が形成され、ピラー２０３により入射した光が光拡散トレンチ８１０に集光される。これにより、光拡散トレンチ８１０による散乱効果が上がる。
　＜第１４の実施形態＞　
　図７２は、本技術の第１４の実施形態に係る光検出器１Ｊの構成例を示す部分縦断面図である。図７２において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
　光検出器１Ｊでは、複数のピラー２０３のそれぞれは、素子分離部２１３の全反射角となるように屈折率勾配を有する。これにより、素子分離部２１３で混色せず光路長を伸ばせるため、量子効率（ＱＥ）を増加できる。
　＜第１５の実施形態＞　
　図７３は、本技術の第１５の実施形態に係るピラーの形状を示す平面図である。ピラー２０３の形は、図７３（ａ）に示す円形であっても、図７３（ｂ）に示す四角形であっても、図７３（ｃ）に示す十字型であっても、位相差があればよい。
　＜その他の実施形態＞　
　上記のように、本技術は第１乃至第１５の実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。上記の第１乃至第１５の実施形態及び変形例が開示する技術内容の趣旨を理解すれば、当業者には様々な代替実施形態、実施例及び運用技術が本技術に含まれ得ることが明らかとなろう。また、第１乃至第１５の実施形態及び変形例がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。例えば、複数の異なる実施形態がそれぞれ開示する構成を組み合わせてもよく、同一の実施形態の複数の異なる変形例がそれぞれ開示する構成を組み合わせてもよい。
　＜電子機器への応用例＞　
　この実施形態は、本開示に係る画素の構造を、光の反射を用いて測距を行う測距装置の受光部に適用した例である。図７５は、本実施形態に適用可能な測距装置を用いた電子機器の一例の構成を示すブロック図である。電子機器３０００は、測距装置３０１０と、アプリケーション部３２００と、を含む。
　アプリケーション部３２００は、例えばＣＰＵ上でプログラムが動作することで実現され、測距装置３０１０に対して測距の実行を要求し、測距の結果である距離情報などを測距装置３０１０から受け取る。
　測距装置３０１０は、光源部３１００と、受光部３１１０と、測距処理部３１２０と、を含む。光源部３１００は、例えば赤外領域の波長の光を発光する発光素子と、当該発光素子を駆動して発光させる駆動回路と、を含む。光源部３１００が含む発光素子として、例えばＬＥＤ(Light　Emitting　Diode)を適用することができる。これに限らず、光源部３１００が含む発光素子として、複数の発光素子がアレイ状に形成されたＶＣＳＥＬ(Vertical　Cavity　Surface　Emitting　LASER)を適用することもできる。
　受光部３１１０は、例えば赤外領域の波長の光を検出可能な受光素子と、当該受光素子に検出された光に応じた画素信号を出力する信号処理回路と、を含む。受光部３１１０が含む受光素子として、第１の実施形態で説明した画素１００を適用することができる。
　測距処理部３１２０は、例えばアプリケーション部３２００からの測距指示に応じて、測距装置３０１における測距処理を実行する。例えば、測距処理部３１２０は、光源部３１００を駆動するための光源制御信号を生成し、光源部３１００に供給する。
　また、測距処理部３１２０は、光源部３１００に供給する光源制御信号と同期して受光部３１１０による受光を制御する。例えば、測距処理部３１２０は、受光部３１１０における露光期間を制御する露光制御信号を光源制御信号と同期させて生成し、受光部３１１０に供給する。受光部３１１０は、この露光制御信号に示される露光期間内において、有効な画素信号を出力する。
　測距処理部３１２０は、受光に応じて受光部３１１０から出力された画素信号と、光源部３１００を駆動するための光源制御信号と、に基づき距離情報を算出する。また、測距処理部３１２０は、この画素信号に基づき所定の画像情報を生成することも可能である。測距処理部３１２０は、画素信号に基づき算出および生成した距離情報および画像情報をアプリケーション部３２００に渡す。
　このような構成において、測距処理部３１２０は、例えばアプリケーション部３２００からの測距を実行する旨の指示に従い、光源部３１００を駆動するための光源制御信号を生成し、光源部３１００に供給する。それと共に、測距処理部３１２０は、受光部３１１０による受光を、光源制御信号に同期した露光制御信号に基づき制御する。
　測距装置３０１０において、光源部３１００は、測距処理部３１２０が生成した光源制御信号に応じて発光する。光源部３１００において発光した光は、射出光３３００として光源部３１００から射出される。この射出光３３００は、例えば被測定物３３１０に反射され、反射光３３２０として受光部３１１０に受光される。
　受光部３１１０は、反射光３３２０の受光に応じた画素信号を測距処理部３１２０に供給する。測距処理部３１２０は、光源部３１００が発光したタイミングと、受光部３１１０により光が受光されたタイミングとに基づき、被測定物３３１０までの距離Ｄを測定する。ここで、反射光を用いた測距方式として、直接ＴｏＦ(Time　of　Flight)方式と、間接ＴｏＦ方式とが知られている。
　直接ＴｏＦ方式は、光源部３１００による発光のタイミングと、受光部３１１０により光が受光されたタイミングとの差分（時間差）に基づき、距離Ｄの測定を行う。また、間接ＴｏＦ方式は、光源部３１００により発光した光の位相と、受光部３１１０により受光された光の位相と、の位相差に基づき距離Ｄの測定を行う。
　直接ＴｏＦにおいては、アバランシェ素子を用いて電子増幅することが多いが、画角端で光電変換部２１２に光が斜め入射すると、光電変換された電子がアバランシェ素子に到達する時間の画素間ばらつきが発生し、測距誤差の要因となる。一方、本実施形態を適用すれば、どの像高でも光電変換素子に対し垂直入射させることが可能となり、アバランシェ素子に到達する時間の画素間ばらつきを軽減することができる。
　間接ＴｏＦにおいては、ＦＤ（Ｆｌｏａｔｉｎｇ　Ｄｉｆｕｓｉｏｎ）と呼ばれる電荷蓄積部を２つ備えて交互に読み出して位相を算出するが、画角端で光電変換部２１２に光が斜め入射すると、ＰＬＳと呼ばれるクロストークが２つのＦＤ間で異なって出力差が生じ、位相がずれて算出され、測距誤差となってしまう。一方、本実施形態を適用すれば、どの像高でも光電変換素子に対し垂直入射させることが可能となり、２つのＦＤ間のクロストーク差分が生じなくなり、誤差の少ない測距精度を実現することができる。
　なお、本開示は以下のような構成も取ることができる。　
　（１）
　半導体基板に行列状に配置される複数の画素を備え、
　前記複数の画素のそれぞれは、
　入射した光を光電変換する光電変換部と、
　前記半導体基板の光入射面側に配置され、画素内で太さあるいはピッチあるいは形状の異なる複数のピラーを有する偏向部と、
を備え、
　前記ピラーは、像高ごとに異なる角度で入射する主光線に対し、画素ごとに異なって光を曲げるプリズム角で前記光電変換部に前記主光線を導く、
光検出器。
（２）
　前記ピラーは、前記画素を通過する入射光を各画素の中心に向けて集光させるレンズ機能を備える、上記（１）の光検出器。
（３）
　前記偏向部は、平坦膜を介し少なくとも２段以上で備えられる、上記（１）に記載の光検出器。
（４） 
　前記ピラーは、入射面側、或いは、光電変換部側、或いは入射面側と光電変換部側の両方に、屈折率の異なる反射防止膜を備える、上記（１）に記載の光検出器。
（５）
　前記光電変換部側の前記反射防止膜は、エッチングストッパ層を備える上記（４）に記載の光検出器。
（６）
　前記ピラーは、アモルファスシリコン、多結晶シリコン、或いはゲルマニウムで構成され、
　前記ピラーの高さが２００ｎｍ以上である上記（１）に記載の光検出器。
（７）
　前記偏向部の前記ピラーは、酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムのいずれかの材料、或いはこれらの積層構造体で構成され、ピラーの高さが３００ｎｍ以上である上記（１）に記載の光検出器。
（８）
　前記半導体基板の照射面側と、前記偏向部の間に位置し、前記画素内の少なくとも一部に開口を有する遮光膜が備えられる、
上記（１）に記載の光検出器。
（９）
　隣接する２つの前記光電変換部の間に、前記半導体基板に対して接する絶縁膜を有するトレンチ構造による分離部が設けられる、
上記（１）に記載の光検出器。
（１０）
　前記分離部は、空気領域を含み、
　前記絶縁膜が前記空気領域と前記半導体基板との間に設けられる、
上記（９）に記載の光検出器。
（１１）
　前記分離部は、前記トレンチ構造に対して金属材料が埋め込まれ、
　前記絶縁膜が前記金属材料と前記半導体基板との間に設けられる、
上記（９）に記載の光検出器。
（１２）
　前記偏向部は、前記複数のピラーの間が前記ピラーに比して屈折率の低いフィラー材料で充填されている、
上記（１）に記載の光検出器。
（１３）
　前記偏向部は、前記画素境界の少なくとも一部のフィラーがトレンチ形状に開口されている、
上記（１２）に記載の光検出器。
（１４）
　前記偏向部の上部、或いは、前記半導体基板の照射面側と前記偏向部の間、或いはその両方に、曲面形状を有するレンズ部が備えられる、
上記（１）に記載の光検出器。
（１５）
　前記複数の画素の少なくとも一部は、前記遮光膜の開口率が２５％以下のピンホールを有する、
上記（２）または上記（８）または上記（１４）に記載の光検出器。
（１６）
　前記複数の画素の少なくとも一部は、分割された複数の分割光電変換部を備える、
上記（１）に記載の光検出器。
（１７）
　前記半導体基板は、遮光膜の開口部の重心が異なる少なくとも二種類以上の画素を有する、
上記（８）に記載の光検出器。
（１８）
　前記複数の画素の少なくとも一部は、前記半導体基板の表面に凹凸形状を有する、
上記（１）に記載の光検出器。
（１９）
　前記画素は、前記半導体基板の照射面と、前記偏向部の間に導光部を有し、
　前記導光部の画素境界の少なくとも一部に遮光壁が備えられる、
上記（１）に記載の光検出器。
（２０）
　前記画素は、前記半導体基板の照射面と、前記偏向部の間に導光部を有し、
　前記導光部の画素境界の少なくとも一部に、前記導光部より屈折率の低いクラッド部が備えられる、
上記（１）に記載の光検出器。
（２１）
　前記クラッド部は、少なくともその一部に空気領域を含む上記（２０）に記載の光検出器。
（２２）
　前記遮光壁の一部、或いは、前記クラッド部の一部は、導光部の画素境界に加え、前記半導体基板の基板内、或いは、前記偏向部の底部より入射光側の領域、或いはその両方に跨って備えられる、
上記（１９）または上記（２０）または上記（２１）に記載の光検出器。
（２３）
　前記複数の画素の少なくとも一部は、偏向部より入射面側、或いは、偏向部と半導体基板の照射面側の間に分光部が備えられ、
　前記分光部は、カラーフィルタ、或いは、屈折率の異なる膜が積層されたバンドパスフィルタ、ファブリペロー干渉フィルタ、或いは、周期的開口部を有する金属膜からなる表面プラズモンフィルタ、或いは、回折格子とクラッド－コア構造からなるＧＭＲ（Guided Mode Resonance）フィルタ、或いはそれらの積層構造体である、
上記（１）に記載の光検出器。
（２４）
　少なくとも２段以上の偏向部と偏向部の間に、前記遮光膜、前記ピンホール部、前記レンズ部、前記導光部、前記遮光壁、前記クラッド部、或いは、前記分光部を備える、
上記（３）、上記（８）、上記（１４）、上記（１５）、上記（１７）、上記（１９）、上記（２０）、上記（２１）、上記（２２）、上記（２３）のいずれか１つに記載の光検出器。
（２５）
　前記偏向部は、前記画素の中央に位置する前記複数のピラーの間のピッチが、前記画素の中央以外に位置する前記複数のピラーの間のピッチより小さい、
上記（１）に記載の光検出器。
（２６）
　前記複数の画素のそれぞれは、前記光電変換部により生成された信号電荷を蓄積する電荷蓄積部を備え、
　前記偏向部は、前記電荷蓄積部へ光が当たらないように、前記複数のピラーを配列する
上記（１）に記載の光検出器。
（２７）
　前記偏向部は、前記電荷蓄積部へ光が当たらないように、前記画素の中央から画素端まで非対称に前記複数のピラーを配列する
上記（２６）に記載の光検出器。
（２８）
　前記複数の画素のそれぞれは、
　前記光電変換部の光入射面とは反対側の面に積層され前記光電変換部で生成された信号電荷を読み出す所定の金属配線パターンを含む配線層と、
　前記所定の金属配線パターンと前記光電変換部との間に前記複数の画素のそれぞれに対応して配置され、画素内で太さあるいはピッチあるいは形状の異なる複数のピラーを有する光拡散部と、
を備え、
　前記光拡散部は、前記光電変換部に入射した光のうち、前記光電変換部を通過した光を、前記光電変換部へ集光反射する、
上記（１）に記載の光検出器。
（２９）
　前記複数の画素のそれぞれは、
　前記光電変換部の光入射面側に、入射した光を前記偏向部に集光するオンチップレンズをさらに備える、
上記（１）に記載の光検出器。
（３０）
　前記オンチップレンズは、１つの画素に複数備えられる、
上記（２９）に記載の光検出器。
（３１）
　前記偏向部は、前記電荷蓄積部へ光が当たらないように、集光点を分散させるように前記複数のピラーを配列する、
上記（２６）に記載の光検出器。
（３２）
　前記偏向部は、前記電荷蓄積部から最も遠い集光位置の集光力を強めるように、前記複数のピラーを配列する、
上記（２６）に記載の光検出器。
（３３）
　前記偏向部は、前記電荷蓄積部を除いた領域に集光位置を広げるように、前記複数のピラーを配列する、
上記（２６）に記載の光検出器。
（３４）
　前記偏向部は、前記像高における位置に応じて、前記画素の中心から所定の方向にずらして配置される、
上記（１）に記載の光検出器。
（３５）
　前記光電変換部は、光入射面側に光を拡散する光拡散部を備え、
　前記偏向部は、入射した光を前記光拡散部に集光するように、前記複数のピラーを配置する、
上記（１）に記載の光検出器。
（３６）
　前記複数のピラーのそれぞれは、前記分離部の全反射角となるように屈折率勾配を有する、
上記（９）に記載の光検出器。
（３７）
　前記ピラーは、前記像高ごとに異なる角度で入射する入射する主光線に対し、前記画素ごとに異なる前記プリズム角で前記光電変換部に垂直に主光線を導く、
上記（１）に記載の光検出器。
（３８）
　半導体基板に、複数の画素を行列状に形成し、前記複数の画素それぞれに、入射した光を光電変換する光電変換部と、前記光電変換部の光入射面側に配置され偏向部とを形成するステップと、
　前記偏向部に、前記複数の画素それぞれのプリズム角となるように画素内に太さ或いはピッチ或いは形状の異なる複数のピラーを形成するステップを含む、光検出器の製造方法。
（３９）
　半導体基板に行列状に配置される複数の画素を備え、
　前記複数の画素のそれぞれは、
　入射した光を光電変換する光電変換部と、
　前記半導体基板の光入射面側に配置され、画素内で太さあるいはピッチあるいは形状の異なる複数のピラーを有する偏向部と、
を備え、
　前記ピラーは、像高ごとに異なる角度で入射する主光線に対し、画素ごとに異なって光を曲げるプリズム角で前記光電変換部に前記主光線を導く、
光検出器を備えた、
電子機器。
　１，１Ａ，１Ｂ，１Ｃ１，１Ｃ２，１Ｃ３，１Ｄ１，１Ｄ２，１Ｄ３，１Ｅ１，１Ｅ２，１Ｅ３，１Ｅ４，１Ｆ，１Ｇ、１Ｈ１，１Ｈ２，１Ｈ３、１Ｉ，１Ｊ　光検出器
１０　画素アレイ部
１１，１２，４１，４２　信号線
２０　垂直駆動部
３０　カラム信号処理部
４０　制御部
１００，１００Ｒ，１００Ｇ，１００Ｂ，１００Ｗ　画素
１０１　光電変換素子
１０２　電荷保持部
１０２ａ，１０２ｂ　ＦＤ部
１０３，１０４，１０５，１０６　ＭＯＳトランジスタ
１０７ａ，１０７ｂ　ＭＥＭ部
２００　無機保護膜
２０１，２１５１，２０１－１　充填材
２０２　反射防止膜
２０３，２０３－１，２０３－２，２０３－３，２０３－４　ピラー
２０４　反射防止膜
２０５　絶縁膜
２０６　遮光メタル
２０７，２１４　絶縁膜
２０８　固定電荷膜
２０９　半導体基板
２１０　配線層
２１０ａ　配線パターン
２１１　支持基板
２１２　光電変換部
２１３　素子分離部
２１６　オンチップレンズ
２１７　インナーレンズ
２１８　反射防止膜
２１９　回折・散乱素子
２２０，２２１，２２２　光分岐部
３０１　測距装置
３１０　レジスト
３２０　無機材料
４１０，４１１　遮光壁
４２０，４２１　クラッド部
４３０Ｇ，４３０Ｒ　カラーフィルタ
４４０　プラズモンフィルタ
４５０　ＧＭＲフィルタ
４６０　積層フィルタ
４７０　偏向部
５２０　反射構造部
５２９，５３０　オンチップレンズ
６１１，６１２，６２１，６３１，６３２，６４１，６５１　偏向部
７１０　ピラー
７３０　ナノパーティクル
７４０　空気
７５０　多層
２００１，２００２，２００３，２００４，２００６，２００７，２００８，２００８－１，２００８－２　偏向部
３０００　電子機器
３０１０　測距装置
３１００　光源部
３１１０　受光部
３１２０　測距処理部
３２００　アプリケーション部
３３００　射出光
３３１０　被測定物
３３２０　反射光

Claims (39)

  1. 　半導体基板に行列状に配置される複数の画素を備え、
    　前記複数の画素のそれぞれは、
    　入射した光を光電変換する光電変換部と、
    　前記半導体基板の光入射面側に配置され、画素内で太さあるいはピッチあるいは形状の異なる複数のピラーを有する偏向部と、
    を備え、
    　前記ピラーは、像高ごとに異なる角度で入射する主光線に対し、画素ごとに異なって光を曲げるプリズム角で前記光電変換部に前記主光線を導く、
    光検出器。
  2. 　前記ピラーは、前記画素を通過する入射光を各画素の中心に向けて集光させるレンズ機能を備える、請求項１の光検出器。
  3. 　前記偏向部は、平坦膜を介し少なくとも２段以上で備えられる、請求項１に記載の光検出器。
  4. 　前記ピラーは、入射面側、或いは、光電変換部側、或いは入射面側と光電変換部側の両方に、屈折率の異なる反射防止膜を備える、請求項１に記載の光検出器。
  5. 　前記光電変換部側の前記反射防止膜は、エッチングストッパ層を備える請求項４に記載の光検出器。
  6. 　前記ピラーは、アモルファスシリコン、多結晶シリコン、或いはゲルマニウムで構成され、
    　前記ピラーの高さが２００ｎｍ以上である請求項１に記載の光検出器。
  7. 　前記偏向部の前記ピラーは、酸化チタン、酸化ニオブ、酸化タンタル、酸化アルミニウム、酸化ハフニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、炭化シリコン、酸化炭化シリコン、窒化炭化シリコン、酸化ジルコニウムのいずれかの材料、或いはこれらの積層構造体で構成され、ピラーの高さが３００ｎｍ以上である請求項１に記載の光検出器。
  8. 　前記半導体基板の照射面側と、前記偏向部の間に位置し、前記画素内の少なくとも一部に開口を有する遮光膜が備えられる、
    請求項１に記載の光検出器。
  9. 　隣接する２つの前記光電変換部の間に、前記半導体基板に対して接する絶縁膜を有するトレンチ構造による分離部が設けられる、
    請求項１に記載の光検出器。
  10. 　前記分離部は、空気領域を含み、
    　前記絶縁膜が前記空気領域と前記半導体基板との間に設けられる、
    請求項９に記載の光検出器。
  11. 　前記分離部は、前記トレンチ構造に対して金属材料が埋め込まれ、
    　前記絶縁膜が前記金属材料と前記半導体基板との間に設けられる、
    請求項９に記載の光検出器。
  12. 　前記偏向部は、前記複数のピラーの間が前記ピラーに比して屈折率の低いフィラー材料で充填されている、
    請求項１に記載の光検出器。
  13. 　前記偏向部は、前記画素の境界の少なくとも一部のフィラーがトレンチ形状に開口されている、
    請求項１２に記載の光検出器。
  14. 　前記偏向部の上部、或いは、前記半導体基板の照射面側と前記偏向部の間、或いはその両方に、曲面形状を有するレンズ部が備えられる、
    請求項１に記載の光検出器。
  15. 　前記複数の画素の少なくとも一部は、遮光膜の開口率が２５％以下のピンホールを有する、
    請求項２または請求項８または請求項１４に記載の光検出器。
  16. 　前記複数の画素の少なくとも一部は、分割された複数の分割光電変換部を備える、
    請求項１に記載の光検出器。
  17. 　前記半導体基板は、遮光膜の開口部の重心が異なる少なくとも二種類以上の画素を有する、
    請求項８に記載の光検出器。
  18. 　前記複数の画素の少なくとも一部は、前記半導体基板の表面に凹凸形状を有する、
    請求項１に記載の光検出器。
  19. 　前記画素は、前記半導体基板の照射面と、前記偏向部の間に導光部を有し、
    　前記導光部の画素境界の少なくとも一部に遮光壁が備えられる、
    請求項１に記載の光検出器。
  20. 　前記画素は、前記半導体基板の照射面と、前記偏向部の間に導光部を有し、
    　前記導光部の画素境界の少なくとも一部に、前記導光部より屈折率の低いクラッド部が備えられる、
    請求項１に記載の光検出器。
  21. 　前記クラッド部は、少なくともその一部に空気領域を含む請求項２０に記載の光検出器。
  22. 　遮光壁の一部、或いは、クラッド部の一部は、導光部の画素境界に加え、前記半導体基板の基板内、或いは、前記偏向部の底部より入射光側の領域、或いはその両方に跨って備えられる、
    請求項１９または請求項２０または請求項２１に記載の光検出器。
  23. 　前記複数の画素の少なくとも一部は、偏向部より入射面側、或いは、偏向部と半導体基板の照射面側の間に分光部が備えられ、
    　前記分光部は、カラーフィルタ、或いは、屈折率の異なる膜が積層されたバンドパスフィルタ、ファブリペロー干渉フィルタ、或いは、周期的開口部を有する金属膜からなる表面プラズモンフィルタ、或いは、回折格子とクラッド－コア構造からなるＧＭＲ（Guided Mode Resonance）フィルタ、或いはそれらの積層構造体である、
    請求項１に記載の光検出器。
  24. 　少なくとも２段以上の偏向部と偏向部の間に、遮光膜、ピンホール部、レンズ部、導光部、遮光壁、クラッド部、或いは、分光部を備える、
    請求項３、請求項８、請求項１４、請求項１７、請求項１９、請求項２０、請求項２１、請求項２３のいずれか１つに記載の光検出器。
  25. 　前記偏向部は、前記画素の中央に位置する前記複数のピラーの間のピッチが、前記画素の中央以外に位置する前記複数のピラーの間のピッチより小さい、
    請求項１に記載の光検出器。
  26. 　前記複数の画素のそれぞれは、前記光電変換部により生成された信号電荷を蓄積する電荷蓄積部を備え、
    　前記偏向部は、前記電荷蓄積部へ光が当たらないように、前記複数のピラーを配列する請求項１に記載の光検出器。
  27. 　前記偏向部は、前記電荷蓄積部へ光が当たらないように、前記画素の中央から画素端まで非対称に前記複数のピラーを配列する
    請求項２６に記載の光検出器。
  28. 　前記複数の画素のそれぞれは、
    　前記光電変換部の光入射面とは反対側の面に積層され前記光電変換部で生成された信号電荷を読み出す所定の金属配線パターンを含む配線層と、
    　前記所定の金属配線パターンと前記光電変換部との間に前記複数の画素のそれぞれに対応して配置され、画素内で太さあるいはピッチあるいは形状の異なる複数のピラーを有する光拡散部と、
    を備え、
    　前記光拡散部は、前記光電変換部に入射した光のうち、前記光電変換部を通過した光を、前記光電変換部へ集光反射する、
    請求項１に記載の光検出器。
  29. 　前記複数の画素のそれぞれは、
    　前記光電変換部の光入射面側に、入射した光を前記偏向部に集光するオンチップレンズをさらに備える、
    請求項１に記載の光検出器。
  30. 　前記オンチップレンズは、１つの画素に複数備えられる、
    請求項２９に記載の光検出器。
  31. 　前記偏向部は、前記電荷蓄積部へ光が当たらないように、集光点を分散させるように前記複数のピラーを配列する、
    請求項２６に記載の光検出器。
  32. 　前記偏向部は、前記電荷蓄積部から最も遠い集光位置の集光力を強めるように、前記複数のピラーを配列する、
    請求項２６に記載の光検出器。
  33. 　前記偏向部は、前記電荷蓄積部を除いた領域に集光位置を広げるように、前記複数のピラーを配列する、
    請求項２６に記載の光検出器。
  34. 　前記偏向部は、前記像高における位置に応じて、前記画素の中心から所定の方向にずらして配置される、
    請求項１に記載の光検出器。
  35. 　前記光電変換部は、光入射面側に光を拡散する光拡散部を備え、
    　前記偏向部は、入射した光を前記光拡散部に集光するように、前記複数のピラーを配置する、
    請求項１に記載の光検出器。
  36. 　前記複数のピラーのそれぞれは、前記分離部の全反射角となるように屈折率勾配を有する、
    請求項９に記載の光検出器。
  37. 　前記ピラーは、前記像高ごとに異なる角度で入射する入射する主光線に対し、前記画素ごとに異なる前記プリズム角で前記光電変換部に垂直に主光線を導く、
    請求項１に記載の光検出器。
  38. 　半導体基板に、複数の画素を行列状に形成し、前記複数の画素それぞれに、入射した光を光電変換する光電変換部と、前記半導体基板の光入射面側に配置され偏向部とを形成するステップと、
    　前記偏向部に、前記複数の画素それぞれのプリズム角となるように画素内に太さ或いはピッチ或いは形状の異なる複数のピラーを形成するステップを含む、光検出器の製造方法。
  39. 　半導体基板に行列状に配置される複数の画素を備え、
    　前記複数の画素のそれぞれは、
    　入射した光を光電変換する光電変換部と、
    　前記半導体基板の光入射面側に配置され、画素内で太さあるいはピッチあるいは形状の異なる複数のピラーを有する偏向部と、
    を備え、
    　前記ピラーは、像高ごとに異なる角度で入射する主光線に対し、画素ごとに異なって光を曲げるプリズム角で前記光電変換部に前記主光線を導く、
    光検出器を備えた、
    電子機器。
PCT/JP2022/028108 2021-08-06 2022-07-19 光検出器、光検出器の製造方法及び電子機器 WO2023013408A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023540237A JPWO2023013408A1 (ja) 2021-08-06 2022-07-19
CN202280049236.7A CN117616576A (zh) 2021-08-06 2022-07-19 光电探测器、光电探测器的制造方法和电子设备
KR1020247002534A KR20240037970A (ko) 2021-08-06 2022-07-19 광 검출기, 광 검출기의 제조 방법 및 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-130073 2021-08-06
JP2021130073 2021-08-06

Publications (1)

Publication Number Publication Date
WO2023013408A1 true WO2023013408A1 (ja) 2023-02-09

Family

ID=85155979

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/028108 WO2023013408A1 (ja) 2021-08-06 2022-07-19 光検出器、光検出器の製造方法及び電子機器

Country Status (5)

Country Link
JP (1) JPWO2023013408A1 (ja)
KR (1) KR20240037970A (ja)
CN (1) CN117616576A (ja)
TW (1) TW202310378A (ja)
WO (1) WO2023013408A1 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077695A1 (en) * 2009-12-22 2011-06-30 Canon Kabushiki Kaisha Solid-state image pickup device and method of producing the same
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
WO2013172232A1 (ja) * 2012-05-16 2013-11-21 ソニー株式会社 固体撮像装置、及び、電子機器
JP2015028960A (ja) * 2011-12-01 2015-02-12 ソニー株式会社 固体撮像装置および電子機器
US20150187834A1 (en) * 2010-06-04 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Ridge Structure for Back Side Illuminated Image Sensor
US20170261368A1 (en) * 2016-03-10 2017-09-14 Samsung Electronics Co., Ltd. Color filter array having color filters, and image sensor and display device including the color filter array
US20180166594A1 (en) * 2016-12-12 2018-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Lens structure and method for fabricating the same
JP2018098641A (ja) 2016-12-13 2018-06-21 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、画像処理方法、プログラム、および電子機器
JP2018156999A (ja) * 2017-03-16 2018-10-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子装置
JP2018195908A (ja) 2017-05-15 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器、及び、撮像モジュール
JP2020537193A (ja) * 2017-08-31 2020-12-17 メタレンズ，インコーポレイテッド 透過型メタサーフェスレンズ統合
WO2021005851A1 (ja) * 2019-07-11 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および光電変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4882224B2 (ja) 2004-11-26 2012-02-22 ソニー株式会社 固体撮像装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077695A1 (en) * 2009-12-22 2011-06-30 Canon Kabushiki Kaisha Solid-state image pickup device and method of producing the same
US20150187834A1 (en) * 2010-06-04 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Ridge Structure for Back Side Illuminated Image Sensor
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2015028960A (ja) * 2011-12-01 2015-02-12 ソニー株式会社 固体撮像装置および電子機器
WO2013172232A1 (ja) * 2012-05-16 2013-11-21 ソニー株式会社 固体撮像装置、及び、電子機器
US20170261368A1 (en) * 2016-03-10 2017-09-14 Samsung Electronics Co., Ltd. Color filter array having color filters, and image sensor and display device including the color filter array
US20180166594A1 (en) * 2016-12-12 2018-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Lens structure and method for fabricating the same
JP2018098641A (ja) 2016-12-13 2018-06-21 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、画像処理方法、プログラム、および電子機器
JP2018156999A (ja) * 2017-03-16 2018-10-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子装置
JP2018195908A (ja) 2017-05-15 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器、及び、撮像モジュール
JP2020537193A (ja) * 2017-08-31 2020-12-17 メタレンズ，インコーポレイテッド 透過型メタサーフェスレンズ統合
WO2021005851A1 (ja) * 2019-07-11 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および光電変換装置

Also Published As

Publication number Publication date
CN117616576A (zh) 2024-02-27
KR20240037970A (ko) 2024-03-22
TW202310378A (zh) 2023-03-01
JPWO2023013408A1 (ja) 2023-02-09

Similar Documents

Publication Publication Date Title
EP2320462B1 (en) Image sensor having waveguides formed in color filters
KR102633229B1 (ko) 촬상소자 및 촬상소자의 제조 방법, 촬상장치, 및 촬상장치의 제조 방법
JP6903396B2 (ja) 撮像素子及び撮像装置
US8378400B2 (en) Solid state imaging device
JP5428206B2 (ja) 光学部材、固体撮像装置、製造方法
US7550797B2 (en) Photoelectric conversion layer stack type color solid-state image sensing device
JP5428451B2 (ja) 固体撮像装置とその製造方法および撮像装置
US20090250777A1 (en) Image sensor and image sensor manufacturing method
JP2013033864A (ja) 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP6021439B2 (ja) 固体撮像装置
CN108807443A (zh) 一种具有嵌入式彩色滤色片阵列的图像传感器
US10734433B2 (en) Solid-state imaging device
WO2021100298A1 (ja) 撮像素子および撮像装置
WO2020100431A1 (ja) 受光装置
JP6425427B2 (ja) 光電変換装置およびその製造方法、撮像システム
JP2008112944A (ja) 固体撮像素子
JP5374916B2 (ja) 固体撮像素子及びその製造方法、カメラ
WO2023013408A1 (ja) 光検出器、光検出器の製造方法及び電子機器
CN103066089B (zh) Cmos影像传感器像元结构及其制造方法
US8581313B2 (en) Solid-state imaging device
WO2022202151A1 (ja) 光検出装置及び電子機器
WO2023013521A1 (ja) 光検出装置及びその製造方法並びに電子機器
JP2011023455A (ja) 固体撮像装置
US10608039B1 (en) Imaging arrays having focal plane phase detecting pixel sensors
US20240055456A1 (en) Solid-state imaging device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22852832

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023540237

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280049236.7

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20247002534

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2022852832

Country of ref document: EP

Effective date: 20240306