CN111033744B - 结构体及其制造方法 - Google Patents

结构体及其制造方法 Download PDF

Info

Publication number
CN111033744B
CN111033744B CN201880052817.XA CN201880052817A CN111033744B CN 111033744 B CN111033744 B CN 111033744B CN 201880052817 A CN201880052817 A CN 201880052817A CN 111033744 B CN111033744 B CN 111033744B
Authority
CN
China
Prior art keywords
dielectric layer
film
silicon nitride
dielectric
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880052817.XA
Other languages
English (en)
Other versions
CN111033744A (zh
Inventor
佐伯幸作
西胁青儿
鸣海建治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN111033744A publication Critical patent/CN111033744A/zh
Application granted granted Critical
Publication of CN111033744B publication Critical patent/CN111033744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/10—Arrangements of light sources specially adapted for spectrometry or colorimetry
    • G01J3/108—Arrangements of light sources specially adapted for spectrometry or colorimetry for measurement in the infrared range
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J3/2823—Imaging spectrometer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14669—Infrared imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Abstract

本申请的一个方案的结构体具备：第1电介体层；和第2电介体层，其与上述第1电介体层相接触，具有与上述第1电介体层不同的折射率。上述第2电介体层包含氢浓度互不相同的至少两个电介体膜。在上述第1电介体层与上述第2电介体层的界面处具有周期性的第1凹凸。

Description

结构体及其制造方法
技术领域
本申请涉及结构体及其制造方法。
背景技术
以往，开发了制作在物质内具有周期为1μm左右或其以下的周期性结构的结构体的技术。例如，专利文献1及专利文献2公开了一种方法，其通过使用溅射蚀刻将具有周期性的凹凸的多个层进行层叠来制作三维结构体。专利文献1及专利文献2中公开的技术被称为自克隆技术。
专利文献1公开了一种方法，其通过在二维地具有周期性的凹凸的基板上周期性地依次层叠2种以上的物质，并对该层叠体中的至少一部分进行溅射蚀刻，从而三维地形成周期性的结构。
专利文献2公开了通过偏压溅射法使高折射率膜与低折射率膜交替层叠时的具体成膜条件。根据所公开的成膜条件，高折射率膜的成膜速度为16.8nm/分钟，低折射率膜的成膜速度为3.1nm/分钟。高折射率膜的膜厚为190.5nm，低折射率的膜厚为272.5nm。因而，每1周期的高折射率的膜厚与低折射率的膜厚的合计为463.0nm。公开了在这样的条件下进行9个周期的成膜的例子。9个周期的膜厚为4167nm，成膜需要15.7小时。
现有技术文献
专利文献
专利文献1：日本特开平10-335758号公报
专利文献2：日本特开2003-255162号公报
发明内容
发明所要解决的课题
本申请提供能够以比以往短的时间进行制造的结构体及其制造方法。
用于解决课题的手段
本申请的一个方案的结构体具备：第1电介体层；和第2电介体层，其与上述第1电介体层相接触，具有与上述第1电介体层不同的折射率。上述第2电介体层包含氢浓度互不相同的至少两个电介体膜。在上述第1电介体层与上述第2电介体层的界面处具有周期性的第1凹凸。
本申请的一个方案的制造方法包括下述工序：准备在主表面上具有周期性的凹凸的基板的工序；使用化学气相生长法，在上述主表面上形成第1电介体层的工序；和使用上述化学气相生长法，在上述主表面上形成具有与上述第1电介体层不同的折射率的第2电介体层的工序。形成上述第2电介体层的工序包括下述工序：在对上述基板施加偏压功率的状态下形成第1电介体膜的工序；和在没有对上述基板施加上述偏压功率的状态下在上述第1电介体膜上形成第2电介体膜的工序。
发明效果
根据本申请的实施方式，能够缩短结构体的制造所需的时间。
附图说明
图1是示意性地表示可在本实施方式中的结构体的制造中使用的高密度等离子体CVD装置的构成的图。
图2A是表示本实施方式中的结构体的制造过程的第1图。
图2B是表示本实施方式中的结构体的制造过程的第2图。
图2C是表示本实施方式中的结构体的制造过程的第3图。
图2D是表示本实施方式中的结构体的制造过程的第4图。
图2E是表示本实施方式中的结构体的制造过程的第5图。
图2F是表示本实施方式中的结构体的制造过程的第6图。
图2G是表示本实施方式中的结构体的制造过程的第7图。
图2H是表示本实施方式中的结构体的制造过程的第8图。
图2I是表示本实施方式中的结构体的制造过程的第9图。
图2J是表示本实施方式中的结构体的制造过程的第10图。
图2K是表示本实施方式中的结构体的制造过程的第11图。
图2L是表示本实施方式中的结构体的制造过程的第12图。
图2M是示意性地表示通过实验制作的结构体的截面的图。
图3A是表示对所制作的具备4周期量的折射率不同的2种层的结构体的截面通过扫描型电子显微镜(SEM)进行观察而得到的图像的图。
图3B是将结构体的第2～第4周期的部分放大表示的图。
图4是表示对施加偏压功率而形成的硅氮化膜和没有施加偏压功率而形成的硅氮化膜的膜质通过傅里叶转换红外分光光度计(FTIR)进行测定而得到的结果的图。
图5是表示对施加偏压功率而形成的硅氮化膜与没有施加偏压功率而形成的硅氮化膜的膜质的不同通过二次离子质量分析法(SIMS)进行确认而得到的结果的图。
图6是表示显示偏压功率为100W的情况(比较例1)下的硅氮化膜的显微镜照片的图。
图7是表示显示偏压功率为500W的情况(比较例2)下的硅氮化膜的显微镜照片的图。
图8是表示在比较例3～5的条件下使偏压功率变化时的成膜速率与压缩应力的关系的图表。
图9是表示硅氮化膜的形状的指标即凸部的高度H0及凹部的深度H1的图。
图10是表示显示比较例中的结构体的截面形状的SEM图像的图。
图11是表示显示比较例中的结构体的截面形状的SEM图像的图。
图12是表示显示比较例中的结构体的截面形状的SEM图像的图。
图13是表示显示包含硅氮化膜的复合膜的结构体的截面的SEM图像的图。
图14是表示显示包含再研究后的硅氮化膜的复合膜的结构体的截面的SEM图像的图。
图15是表示实验中使用的样品的H0与H1的关系的图。
图16是示意性地表示实施方式2的摄像装置的一部分结构的截面图。
图17是示意性地表示实施方式3的层叠型固体摄像元件的有效像素区域的一部分结构的截面图。
图18是用于说明分别包含栅极电极中使用的像素的3个晶体管和信号电荷的流动的图。
具体实施方式
本申请包含以下的各项目中记载的结构体、摄像装置及结构体的制造方法。
[项目1]
本申请的项目1的结构体具备：
第1电介体层；和
第2电介体层，其与上述第1电介体层相接触，具有与上述第1电介体层不同的折射率。
上述第2电介体层包含氢浓度互不相同的至少两个电介体膜。
在上述第1电介体层与上述第2电介体层的界面处具有周期性的第1凹凸。
[项目2]
在项目1中记载的结构体中，
上述至少两个电介体膜各自的厚度也可以互不相同。
[项目3]
在项目1或2中记载的结构体中，
上述第2电介体层也可以具有高于上述第1电介体层的折射率。
[项目4]
在项目1～3中任一项记载的结构体中，
上述至少两个电介体膜各自的折射率也可以彼此相等。
[项目5]
在项目1～4中任一项记载的结构体中，
上述至少两个电介体膜各自也可以为硅氮化膜。
[项目6]
在项目5中记载的结构体中，
上述至少两个电介体膜也可以包含第1硅氮化膜和比上述第1硅氮化膜薄的第2硅氮化膜，
上述第2硅氮化膜与上述第1硅氮化膜相比，Si-H键浓度高或者氢浓度高。
[项目7]
在项目5中记载的结构体中，
上述硅氮化膜的折射率也可以为1.90～2.20。
[项目8]
在项目1～7中任一项记载的结构体中，
上述第1电介体层也可以为硅氧化膜。
[项目9]
在项目8中记载的结构体中，
上述硅氧化膜的折射率也可以为1.44～1.47。
[项目10]
在项目1中记载的结构体中，也可以进一步具备：
第3电介体层；和
第4电介体层，其与上述第3电介体层相接触，
其中，上述第2电介体层配置于上述第4电介体层上，
在上述第3电介体层与上述第4电介体层的界面处具有周期性的第2凹凸，
上述第2凹凸包含底部平坦的第2凹部及与上述第2凹部相邻的第2凸部，
在从上述第2凹部的上述底部到上述第2凸部的顶部之间没有斜面，
在上述第4电介体层与上述第2电介体层的界面处具有周期性的第3凹凸，
上述第3凹凸包含底部部分平坦的第3凹部及与上述第3凹部相邻的第3凸部，
在从上述第3凹部的上述底部到上述第3凸部的顶部之间具有斜面。
[项目11]
在项目1中记载的结构体中，
上述第1凹凸也可以包含第1凹部及与上述第1凹部相邻的第1凸部，在从上述第1凹部的底部到上述第1凸部的顶部之间具有斜面。
[项目12]
本申请的项目12的结构体具备：
第1单元结构体；和
第2单元结构体，其层叠于上述第1单元结构体上。
上述第1单元结构体及上述第2单元结构体各自包含：
第1电介体层；和
第2电介体层，其与上述第1电介体层相接触，具有与上述第1电介体层不同的折射率。
上述第2电介体层包含氢浓度互不相同的至少两个电介体膜。
在上述第1单元结构体中的上述第1电介体层与上述第2电介体层的界面及上述第2单元结构体中的上述第1电介体层与上述第2电介体层的界面处具有周期性的第1凹凸，
在上述第1单元结构体与上述第2单元结构体的界面处具有周期性的第4凹凸。
上述第1凹凸及上述第4凹凸具有相同的周期。
[项目13]
在项目12中记载的结构体中，
上述第1单元结构体中的上述第2电介体层中包含的上述至少两个电介体膜的数目也可以不同于上述第2单元结构体中的上述第2电介体层中包含的上述至少两个电介体膜的数目。
[项目14]
本申请的项目14的摄像装置具备：
项目1～13中任一项记载的结构体；和
固体摄像元件。
上述结构体与上述固体摄像元件被一体化。
[项目15]
在项目14中记载的摄像装置中，
上述结构体也可以包含含有以格子图案或条纹图案排列的多个遮光部的遮光膜。
[项目16]
在项目15中记载的摄像装置中，
上述固体摄像元件也可以包含：
多个受光部；和
与上述多个受光部相对置的多个微透镜。
[项目17]
在项目16中记载的摄像装置中，
上述固体摄像元件也可以在上述多个受光部与上述多个微透镜之间包含第1平坦化层。
[项目18]
在项目14～17中任一项记载的摄像装置中，
在上述固体摄像元件与上述结构体之间也可以进一步具备第2平坦化层。
[项目19]
在项目14～18中任一项记载的摄像装置中，
上述固体摄像元件也可以包含：
多个电荷蓄积部；
上述多个电荷蓄积部上的布线层；和
上述布线层上的光电转换膜。
[项目20]
本申请的项目20的结构体的制造方法包括以下工序：
准备在主表面上具有周期性的凹凸的基板的工序；
使用化学气相生长法，在上述主表面上形成第1电介体层的工序；和
使用上述化学气相生长法，在上述主表面上形成具有与上述第1电介体层不同的折射率的第2电介体层的工序。
形成上述第2电介体层的工序包括：
在对上述基板施加偏压功率的状态下形成第1电介体膜的工序；和
在没有对上述基板施加上述偏压功率的状态下在上述第1电介体膜上形成第2电介体膜的工序。
[项目21]
在项目20中记载的结构体的制造方法中，
上述化学气相生长法也可以为高密度等离子体化学气相生长法，
在形成上述第1电介体膜的工序中，使用包含甲硅烷和氨的原料气体，
在形成上述第2电介体膜的工序中，使用包含甲硅烷、氨和氩的原料气体。
[项目22]
在项目20或21中记载的结构体的制造方法中，
形成上述第1电介体层及上述第2电介体层时的上述化学气相生长法的处理温度也可以为200℃以下。
本申请的实施方式中的结构体具备第1电介体层和第2电介体层。第1电介体层与第2电介体层彼此相接触。第2电介体层具有与第1电介体层不同的折射率。第2电介体层包含氢浓度互不相同的至少两个电介体膜。在第1电介体层与上述第2电介体层的界面处具有周期性的凹凸。周期性的凹凸包含以一维或二维周期性排列的多个凸部和/或多个凹部。需要说明的是，“周期性的凹凸”只要至少部分地为周期性的结构即可，不需要在层的整体上为周期性。周期性的凹凸作为光柵发挥功能。由此，可以使第1电介体层或第2电介体层作为光波导层发挥功能。
氢浓度互不相同的至少两个电介体膜典型而言具有同一折射率。其中，所谓“同一折射率”是指使用椭圆偏振法以633nm的波长进行测定的情况下的折射率之差低于0.1。
典型而言，第2电介体层的折射率高于第1电介体层的折射率。这种情况下，可以将第1电介体层称为“低折射率层”、将第2电介体层称为“高折射率层”。根据这样的结构，可以使第2电介体层作为光波导层发挥功能。
第1电介体层与第2电介体层可以交替层叠。在某一实施方式中，第1电介体层与第2电介体层的组合被多组层叠。在该情况下，结构体具备至少两个单元结构体层叠而成的结构。所谓“单元结构体”是指具备上述的第1电介体层与第2电介体层的组合的结构体。通过使第1电介体层与第2电介体层交替层叠，从而在第1电介体层与第2电介体层的界面以及相邻的两个单元结构体的界面处形成同一周期的周期性的凹凸。所谓“相邻的两个单元结构体的界面”是指该两个单元结构体的一者中的第2电介体层与该两个单元结构体的另一者中的第1电介体层的界面。这些界面处的凹凸作为光柵发挥功能。通过这样的结构，可实现具备多个光波导层的结构体。
第2电介体层中的多个电介体膜的主材料相同。但是，两者的含氢率不同。所谓“含氢率”是指每单位体积的氢含量。由于含氢率不同，因此第2电介体层中的多个电介体膜的膜质不同。
结构体例如可通过高密度等离子体化学气相生长法(HDP-CVD法)等化学气相生长法来制作。氢浓度互不相同的多个膜可以通过调整等离子体CVD法中的对基板施加的偏压功率来制作。
第1电介体层例如可以为硅氧化膜(SiO2)。第2电介体层中的各电介体膜例如可以为硅氮化膜(SiN)。通过使用这样一般的半导体材料，可以使用蒸气压低的原料气体。通过利用等离子体CVD法来形成硅氮化膜，从而与形成具有相同那样的折射率的氧化钽(Ta2O5)的方法相比，能够以低温形成膜。
根据本申请的实施方式，通过形成氢浓度相对高的膜的工序，从而氢浓度相对低的膜的表面通过溅射蚀刻被蚀刻。由此，氢浓度相对低的膜的表面中的具有半圆形状的截面的斜面部被倒角。由此，例如能够形成锯形状的周期性凹凸。另外，通过氢浓度相对高的膜，膜的应力被缓和。因此，能够抑制膜剥离、抑制颗粒的产生。
第2电介体层中的至少两个电介体膜可包含第1硅氮化膜和比第1硅氮化膜薄的第2硅氮化膜。第2硅氮化膜与第1硅氮化膜相比，Si-H键浓度高或氢浓度高。Si-H键浓度可通过FTIR(傅里叶转换红外分光光度计)来测定。氢浓度可通过SIMS(二次离子质量分析法)来测定。通过进行这些测定，能够稳定地管理高密度等离子体CVD装置的晶片级的膜质的变化。
结构体的制造方法例如包括以下的工序。
·准备具有周期性的凹凸的基板的工序
·在上述基板上形成第1电介体层的工序
·在上述基板上形成具有与上述第1电介体层不同的折射率的第2电介体层的工序
形成第2电介体层的工序例如包括以下的工序。
·在对上述基板施加偏压功率的状态下形成第1电介体膜的工序
·在没有对上述基板施加上述偏压功率的状态下在上述第1电介体膜上形成第2电介体膜的工序
通过这样的方法，能够制作品质高的结构体。通过没有施加偏压功率的工序，能够抑制因离子成分而产生第1电介体层表面的多个凸部的膜厚减少。在施加有偏压功率的工序中，通过无偏压形成的第1电介体膜的半圆形状的斜面部被倒角。由此，能够形成良好的锯形状的周期性的凹凸。另外，由于在表面形成氢浓度比通过无偏压的工序形成的膜高的膜，因此应力得以抑制从而膜剥离得以抑制。
形成第1电介体膜的工序中的原料气体例如可包含甲硅烷(SiH4)和氨(NH3)。形成第2电介体膜的工序中的原料气体例如可包含SiH4、NH3和氩(Ar)。
无偏压的工序中的原料气体不具有溅射蚀刻的效果。因此，周期性的凹凸的凸部不会被蚀刻，凸部的高度不会减少。另一方面，在施加有偏压功率的工序中的原料气体中，由于包含稀有气体的Ar，因此具有溅射蚀刻的效果。由此，进行第1电介体膜的表面的半球状的倒角。另外，通过施加偏压功率，等离子体中的氢被引入硅氮化膜中，还具有应力缓和的效果。
根据上述的制造方法，可以将形成第1电介体层及第2电介体层时的化学气相生长法的处理温度例如设定为200℃以下的低温。因此，例如在制造结构体与固体摄像元件一体化而形成的摄像装置时，可以在微透镜及平坦化层等的材料中使用有机材料。通过在200℃以下进行处理，即使使用有机材料，也能够防止因结构体的成膜中的热而发生变形。
以下，参照附图对本申请的例示性的实施方式进行说明。需要说明的是，有时会省略不必要的详细的说明。例如，有时会省略已经详知的事项的详细说明以及针对实质上同一构成进行的重复说明。这是为了避免以下的说明不必要地变得冗长，使本领域技术人员容易理解。本发明的发明者们为了让本领域技术人员充分理解本申请，提供所附附图及以下的说明。其并不意欲通过它们来限定权利要求书中记载的主题。
(实施方式1)
首先，对基于第1实施方式的结构体及其制造方法进行说明。本实施方式的结构体可以通过高密度等离子体化学气相生长法(HDP-CVD)等化学气相生长法来制造。以下，对基于HDP-CVD法的结构体的制造方法及成膜条件的一个例子进行说明。
图1是示意性地表示可在本实施方式中的结构体的制造中使用的高密度等离子体CVD装置1的构成的图。高密度等离子体CVD装置1具备：真空容器2、设置于真空容器2的上部的高频(RF)天线5和设置于真空容器2的下部的下部电极8。RF天线5与高频电源4A连接。在真空容器2的上部侧面设置有原料气体供给喷嘴3，在下部设置有与真空装置10连接的排气口9。在真空容器2的内部下方设置有保持基板7(例如硅基板)的下部电极8。下部电极8以能够施加偏压功率的方式与高频电源4B连接。以下，有时将由高频电源4B对下部电极8施加偏压功率称为“偏压施加”。高密度等离子体CVD装置1还具备使RF天线5与下部电极8的距离H发生变化的机构。
通过由高频电源4A对RF天线5施加高频电压，从而生成等离子体6。通过对下部电极8施加偏压功率，能够将等离子体6中的离子引入至下部电极8侧。由此，能够在基板7上形成电介体的薄膜。
图2A～图2M是依次表示本实施方式中的结构体的制造过程的示意截面图。使用图1中所示的高密度等离子体CVD装置1，最终可制作图2M中所示的结构体。该结构体具备具有相对低的折射率的第1电介体层与具有相对高的折射率的第2电介体层交替层叠而成的结构。如果将彼此相接触的第1电介体层与第2电介体层的组合认为是1个单元结构体，则图2M中所示的结构体具备多个单元结构体层叠而成的结构。本说明书中，有时将第1电介体层称为“低折射率层”、将第2电介体层称为“高折射率层”。在低折射率层与高折射率层的界面处形成作为光柵发挥功能的大致周期性的凹凸。由此，光能够在高折射率层的内部传播。这样的结构体例如可作为美国专利申请公开第2016/360967号说明书及美国专利申请公开第2017/023410号说明书中公开的光检测器中的光波导层来利用。将美国专利申请公开第2016/360967号说明书及美国专利申请公开第2017/023410号说明书的公开内容的整体援引于本申请说明书中。
本实施方式中，各高折射率层由包含氢浓度不同的多个膜的复合膜而形成。由此，如后述那样，能够抑制膜剥离及颗粒的产生、并且使凹凸形状尖锐化。
本实施方式中，低折射率层是通过硅氧化膜来实现，高折射率层是通过硅氮化膜的复合膜来实现。各硅氧化膜的折射率为1.44～1.47。各硅氮化膜的折射率为1.90～2.20。通过这样的构成，能够满足美国专利申请公开第2016/360967号说明书及美国专利申请公开第2017/023410号说明书中公开的用于使高折射率层中产生波导光的最佳有效折射率的条件。
以下，对本实施方式中的结构体的制造工序的一个例子进行说明。
如图2A中所示的那样，首先，在硅基板100上形成具有相对低的折射率的电介体材料的层即硅氧化膜(SiO2膜)101。硅氧化膜101的厚度例如可以为1000nm～1500nm左右。硅氧化膜101的厚度依赖于使用结构体的光学器件的设计来决定。硅氧化膜101的折射率为1.44～1.47。需要说明的是，本说明书中的折射率是指使用椭圆偏振法以633nm的波长的光测定得到的折射率。
在硅基板100上形成硅氧化膜101的工序中，作为原料气体，可使用甲硅烷(SiH4)及氧(O2)的混合气体。该混合气体从图1中所示的原料气体供给喷嘴3被供给至真空容器2内。在该工序中，例如SiH4气体的流量可设定为50sccm，O2气体的流量可设定为100sccm，压力可设定为7.0Pa，RF功率可设定为3000W，偏压功率可设定为0W，处理温度可设定为170℃。由此，可形成具有上述的折射率及厚度的硅氧化膜101。通过将作为半导体材料气体的一般性的蒸气压高的SiH4与等离子体化学气相生长组合，能够实现低温(例如200℃以下)下的沉积。未使用的原料气体从与真空装置10连接的排气口9被抽吸并被排出。
接着，如图2B中所示的那样，通过光刻法，在硅氧化膜101上形成平面形状为矩形形状的抗蚀剂图案102。以下，将设置有抗蚀剂的部位称为“线”，将没有设置抗蚀剂的部位称为“空间”。线的宽度WL及空间的宽度WS例如可设定为200nm左右。线及空间的周期(也称为“间距”)例如为400nm左右。间距可根据所制作的光学器件中使用的光源的波长及电介体材料的折射率来适当决定。
接着，以抗蚀剂图案102作为掩模，例如通过干式蚀刻法而使硅氧化膜101的一部分被蚀刻。具体而言，硅氧化膜101中的没有设置抗蚀剂图案102的部分例如被除去200～300nm左右。由此，如图2C中所示的那样，在硅氧化膜101中形成深度D为200～300nm左右的周期性的沟槽图案。沟槽的深度D小于硅氧化膜101的厚度。
蚀刻条件例如如下所述。对于干式蚀刻装置，可使用缩窄了电极间隔的等离子体蚀刻器。作为蚀刻气体，可使用四氟化碳(CF4)、三氟代甲烷(CHF3)及氩(Ar)这3种气体。关于等离子体蚀刻的条件，例如，CF4气体的流量可设定为20～30sccm，CHF3气体的流量可设定为20～30sccm，Ar气的流量可设定为300sccm，腔室内压力可设定为1～30Pa，等离子体输出功率可设定为1000～1500W。在这样的条件下，可进行硅氧化膜101的蚀刻。
在这种情况下，CF4及CHF3为蚀刻气体。如由以下的反应式获知的那样，主蚀刻剂为由CF4产生的F*(自由基)。
CF4→F*+e-+CF3 +
在对硅氧化膜101进行蚀刻时，CHF3将沟槽图案的槽的侧壁以聚合物CXHYFZ进行覆盖，发挥保护槽的侧壁的作用。由此，能够形成线及空间的间距例如为0.5μm以下的沟槽图案。
之后，为了除去作为蚀刻掩模使用的抗蚀剂图案102，进行灰化(抗蚀剂剥离)及硫酸双氧水洗涤(SPM洗涤)。由此，可在硅氧化膜101中形成具有线及空间各自的宽度例如为200nm且深度为200～300nm的周期性的凹凸的沟槽图案。
接着，如图2D中所示的那样，硅氧化膜104按照将具有周期性的凹凸的沟槽图案的槽填埋的方式来形成。该硅氧化膜104的厚度例如为200nm左右。硅氧化膜104的折射率为1.44～1.47。此时的利用高密度等离子体CVD法而进行的硅氧化膜104的成膜条件的一个例子如下所述。作为反应气体，可使用甲硅烷(SiH4)、氧(O2)及氩(Ar)的混合气体。SiH4气体的流量可设定为50sccm，O2气的流量可设定为100sccm，Ar气的流量可设定为20sccm，压力可设定为5.0Pa，RF功率可设定为2000W，偏压功率可设定为1000W，处理温度可设定为170℃。在利用该高密度等离子体CVD法而进行的硅氧化膜104的成膜时，蚀刻和沉积同时进行。因此，硅氧化膜104在沟槽图案的凹部处部分平坦地沉积，在凸部处一边形成从凹部的边缘部分倾斜例如45度的斜面一边沉积。由此，形成具有顶部尖锐的周期性的凹凸的硅氧化膜104。
接着，如图2E及图2F中所示的那样，在硅氧化膜104之上，依次形成硅氮化膜(SiN)105a、105b。硅氮化膜105b含有比硅氮化膜105a多的氢。由硅氮化膜105a、105b的复合膜而构成高折射率层。
选择SiN作为高折射率层的材料的理由有两个。第1理由是：能够使用在半导体领域一般使用的蒸气压低的气体材料来进行成膜。第2理由是：即使在比较低温(例如200℃以下)下进行等离子体化学气相生长，也能够成膜。也可以代替硅氮化膜，通过CVD法或溅射法使具有同样折射率的氧化钽(Ta2O5)沉积。但是，在通过CVD法来形成Ta2O3膜的情况下，由于需要使用蒸气压高的材料，因此需要使处理温度从400上升至500℃左右。另外，在通过溅射法来形成Ta2O3膜的情况下，由于如果在低温下进行沉积则折射率会降低，因此通常需要从300℃上升至400℃左右。由于以上的理由，本实施方式中选择SiN作为高折射率层的材料。
硅氮化膜105a、105b彼此膜质不同。首先，在没有施加偏压功率的状态下，如图2E中所示的那样，形成硅氮化膜105a。硅氮化膜105a的厚度例如可以为310nm左右。硅氮化膜105a的折射率为1.90～2.20。该工序中的成膜条件例如如下所述。作为原料气体，可使用甲硅烷(SiH4)及氨(NH3)的混合气体。SiH4气体的流量可设定为60sccm，NH3气的流量可设定为80sccm，压力可设定为5.0Pa，RF功率可设定为4000W，偏压功率可设定为0W，处理温度可设定为170℃。如果在该条件下形成硅氮化膜105a，则截面形状成为半圆形状。如果想要在上述的条件下紧接着形成硅氮化膜105a，则硅氮化膜105a的相邻的凸部彼此相连，变得无法形成周期性的凹凸形状。
因此，本实施方式中，在形成具有半圆形状的截面的硅氮化膜105a后，施加偏压功率来形成硅氮化膜105b。硅氮化膜105b的厚度例如可以为40nm左右。硅氮化膜105b的折射率也是1.90～2.20左右。此时的成膜条件例如如下所述。作为原料气体，可使用甲硅烷(SiH4)、氨(NH3)及氩(Ar)的混合气体。SiH4气体的流量可设定为23sccm，NH3气的流量可设定为29sccm，Ar气的流量可设定为10sccm，压力可设定为5.0Pa，RF功率可设定为1500W，偏压功率可设定为2400W，处理温度可设定为170℃。通过施加偏压功率来形成硅氮化膜105b，从而以无偏压形成的硅氮化膜105a的半圆形状的侧面部分通过溅射蚀刻被削去。另一方面，在凹部的底及凸部的顶上附近形成硅氮化膜105b。其结果是，以沿袭图2D中所示的周期性的凹凸形状的形态，在硅氮化膜105a、105b的复合膜的表面也再现出凹凸形状。
硅氮化膜105a、105b的折射率大致相等。例如，在通过利用椭圆偏振法的光学测定装置来进行测量的情况下，两者的折射率相等至小数点2位数。根据这样的构成，在构成利用硅氮化膜105a、105b作为光波导层的光学器件的情况下，具有能够抑制光传播的损失的优点。
接着，如图2G中所示的那样，形成硅氧化膜106。硅氧化膜106的厚度例如可以为220nm左右。硅氧化膜106的折射率为1.44～1.47。成膜条件的一个例子如下所述。作为原料气体，可使用甲硅烷(SiH4)及氧(O2)的混合气体。SiH4气体的流量可设定为50sccm，O2气的流量可设定为100sccm，压力可设定为7.0Pa，RF功率可设定为3000W，偏压功率可设定为0W，处理温度可设定为170℃。
需要说明的是，在所要求的器件中的硅氧化膜106的膜厚较厚的情况下，也可以如图2D中所示的硅氧化膜104的成膜条件那样，在施加偏压功率的状态下进一步形成硅氧化膜。在该情况下，硅氧化膜也与硅氮化膜同样地成为复合膜。
将通过图2E～图2G中所示的工序而形成的硅氮化膜105a、105b与硅氧化膜106的组合设定为1个周期。通过将它们的组合进行多个周期层叠，可形成本实施方式的结构体。
以下，记载第2周期以后的成膜条件的一个例子。
如图2H中所示的那样，首先，在没有偏压施加的条件下形成硅氮化膜107a。例如可形成80nm左右膜厚的硅氮化膜107a。硅氮化膜107a的折射率为1.90～2.20。成膜条件例如如下所述。作为原料气体，可使用甲硅烷(SiH4)及氨(NH3)的混合气体。SiH4气体的流量可设定为60sccm，NH3气的流量可设定为80sccm，压力可设定为5.0Pa，RF功率可设定为4000W，偏压功率可设定为0W，处理温度可设定为170℃。
接着，如图2I中所示的那样，在施加了偏压的条件下形成硅氮化膜107b。例如可形成40nm左右膜厚的硅氮化膜107b。硅氮化膜107b的折射率也是1.90～2.20。成膜条件例如如下所述。作为原料气体，可使用甲硅烷(SiH4)、氨(NH3)及氩(Ar)的混合气体。SiH4气体的流量可设定为23sccm，NH3气的流量可设定为29sccm，Ar气的流量可设定为10sccm，压力可设定为5.0Pa，RF功率可设定为1500W，偏压功率可设定为2400W，处理温度可设定为170℃。在该成膜时，在无偏压的条件下形成的硅氮化膜107a的半圆形状的侧面部分通过溅射蚀刻被削去，被倒角。
接着，如图2J中所示的那样，在没有偏压施加的条件下，例如以190nm的膜厚形成硅氮化膜107c。硅氮化膜107c的折射率也是1.90～2.20。此时的成膜条件的一个例子如下所述。作为原料气体，可使用甲硅烷(SiH4)及氨(NH3)的混合气体。SiH4气体的流量可设定为60sccm，NH3气的流量可设定为80sccm，压力可设定为5.0Pa，RF功率可设定为4000W，偏压功率可设定为0W，处理温度可设定为170℃。
接着，如图2K中所示的那样，在施加了偏压的条件下例如以40nm的膜厚形成硅氮化膜107d。硅氮化膜107d的折射率也是1.90～2.20。此时的成膜条件的一个例子如下所述。作为原料气体，可使用甲硅烷(SiH4)、氨(NH3)及氩(Ar)的混合气体。SiH4气体的流量可设定为23sccm，NH3气的流量可设定为29sccm，Ar气的流量可设定为10sccm，压力可设定为5.0Pa，RF功率可设定为1500W，偏压功率可设定为2400W，处理温度可设定为170℃。在该成膜时，在无偏压的条件下形成的硅氮化膜107c的半圆形状的侧面部分通过溅射蚀刻被削去，被倒角。
接着，如图2L中所示的那样，例如以膜厚220nm形成硅氧化膜108。硅氧化膜108的折射率为1.44～1.47。成膜条件的一个例子如下所述。作为原料气体，可使用甲硅烷(SiH4)及氧(O2)的混合气体。SiH4气体的流量可设定为50sccm，O2气的流量可设定为100sccm，压力可设定为7.0Pa，RF功率可设定为3000W，偏压功率可设定为0W，处理温度可设定为170℃。
需要说明的是，在所要求的器件中的硅氧化膜108的膜厚较厚的情况下，也可以如图2D中所示的硅氧化膜104的成膜条件那样，在施加了偏压功率的状态下进一步形成硅氧化膜，制成复合膜。
其中，硅氧化膜101相当于本申请中的第3电介体层，硅氧化膜104相当于本申请中的第4电介体层，硅氮化膜105a、105b、107a、107b、107c、107d相当于本申请中的第2电介体层，硅氧化膜106、108相当于本申请中的第1电介体层。另外，硅氮化膜105a、107a、107c相当于本申请中的第1硅氮化膜，硅氮化膜105b、107b、107d相当于本申请中的第2硅氮化膜。
像这样，通过图2H～图2L中所示的工序，可形成硅氮化膜与硅氧化膜的组合的第2周期。该第2周期的成膜方法与图2E～图2G中所示的第1周期的成膜方法不同。其理由是由于：形成硅氮化膜的硅氧化膜的表面的凹凸形状与第1周期不同。在第1周期的成膜时，在硅氧化膜104的表面的凹部具有水平的区域。因此，即使在无偏压的条件下形成310nm那样厚度的硅氮化膜105a，相邻的凸部彼此也不会相连。与此相对，第2周期以后，在形成硅氮化膜107a的硅氧化膜106的表面的凹部没有水平区域。因此，如果在无偏压的条件下例如以310nm那样的膜厚形成硅氮化膜107a，则相邻的凸部彼此相连，凹部会消失。因此，本实施方式中，对于第2周期，通过图2H～图2K中所示的方法形成了由SiN的复合膜而成的凹凸形状。
像这样，即使作为被成膜体的电介体层(本实施方式中为SiO2膜)的表面的凹凸形状不同，通过将无偏压下的成膜与施加偏压的成膜进行组合，也能够使结构体的凸部的高度与凹部的深度大致恒定。
在光学器件中使用的结构体中，具有不同折射率的2种以上的层的组合可层叠多周期、例如4周期以上。因此，在本实施方式中，通过反复进行参照图2H～图2L而说明的工序，也能够形成4周期以上的硅氮化膜与硅氧化膜的组合。
图2M示意性地示出了通过实验制作的结构体的截面。该结构体具备4周期的作为复合膜的硅氮化膜与硅氧化膜的组合。在图2M中，为了易于观察，各硅氮化膜作为单一的膜示出。各硅氮化膜的膜厚例如可以为350nm。各硅氧化膜的膜厚例如可以为220nm。
图3A示出了对实际制作的具备4周期量的折射率不同的2种层而成的结构体的截面通过扫描型电子显微镜(SEM)进行观察而得到的图像。图3B是将结构体的第2～第4周期的部分放大表示的图。需要说明的是，在最上部，为了防止SEM观察时的充电而形成有半圆形状的导电性金属膜110。如通过该截面SEM观察也能够确认的那样，确认到：能够形成也没有因应力而引起的膜剥离、且具有周期性的凹凸的锯形状的结构体。另外，在图3B中，没有施加偏压功率而形成的硅氮化膜105a、107a、107c与施加偏压功率而形成的硅氮化膜105b、107b、107d可通过SEM图像中的浓淡来确认。
图4是表示对施加偏压功率而形成的硅氮化膜和没有施加偏压功率而形成的硅氮化膜的膜质通过傅里叶转换红外分光光度计(FTIR)进行测定而得到的结果的图。图4中所示的图表的横轴表示IR光谱的波数(cm-1)，纵轴表示吸光度。在该例子中，将施加2400W的偏压功率而形成的硅氮化膜的膜厚设定为30nm，将没有施加偏压功率而形成的硅氮化膜的膜厚设定为320nm。对于各个硅氮化膜，算出峰面积、每单位面积的Si-H键浓度和每单位体积的Si-H键浓度。表1示出其算出结果。
[表1]
Figure BDA0002384068330000181
每单位面积的Si-H键浓度及每单位体积的Si-H键浓度可以由通过FTIR测定而得到的峰面积使用以下的转换式来算出。这些转换式公开于W.A.Lanford and M.J.Rand，“The hydrogen content of plasma-deposited silicon nitride”，J.Appl.Phys.Vol.49，No.4，April 1978，pp2473-2477(本说明书中，称为“Lanford”)中。将文献Lanford的公开内容整体援引至本申请说明书中。需要说明的是，峰面积可以通过Lanford的图1中记载的方法来计算。
·每单位面积的Si-H键浓度＝(峰面积)×1.36×1017(文献Lanford的表III内的式子)
·每单位体积的Si-H键浓度＝每单位面积的Si-H键浓度/膜厚(cm)
在图4中所示的例子中，波数2200cm-1附近的每单位体积的Si-H键的浓度在施加了偏压功率的情况下为2.9×1022原子/cm3，在没有施加偏压功率的情况下为4.1×1021原子/cm3。Si-H键的浓度出现这样的不同的理由如下所述。在对硅基板侧施加高频的偏压功率的情况下，在等离子体中产生的电子被吸引至硅基板侧，形成负的电位。其结果是，在等离子体中产生的离子被吸引至硅基板侧，被打入硅氮化膜中。更具体而言，作为原料气体使用的甲硅烷(SiH4)气体中包含的氢在等离子体反应过程中被激发，包含被激发的氢的自由基及离子种被引入至硅基板侧并被打入硅氮化膜中。与此相对，在没有施加偏压功率的情况下，氢向硅基板的引入少。因此，在施加了偏压功率的情况下，与没有施加偏压功率的情况相比，每单位体积的Si-H键的浓度变高。
图5是表示对施加偏压功率而形成的硅氮化膜与没有施加偏压功率而形成的硅氮化膜的膜质的不同通过二次离子质量分析法(SIMS)进行确认而得到的结果的图。其中，对下述膜进行了测定，该膜是在形成图2D中所示的周期性的凹凸后，从硅基板侧起依次在没有施加偏压功率的条件下以310nm的膜厚形成硅氮化膜、在施加了偏压功率的条件下以40nm的膜厚形成硅氮化膜、以220nm膜厚形成硅氧化膜的复合膜。图5示出了下述结果：从表面侧起依次对硅氧化膜、有偏压功率施加的硅氮化膜及无偏压功率施加的硅氮化膜照射一次离子、对飞出的二次离子的氢浓度进行定量化而得到的结果。横轴表示距离硅氧化膜的表面的深度。纵轴表示二次离子的氢浓度(原子/cm3)。由图5中所示的结果也获知：与图4中所示的利用FTIR得到的测定结果同样地，施加了偏压功率的成膜条件与没有施加偏压功率的成膜条件相比氢浓度变高。
就施加了偏压功率的硅氮化膜的氢含量多而言，除了具有由溅射蚀刻带来的半圆形状部位的倒角的优点以外，从可靠性的观点出发也具有大的优点。氢含量少的硅氮化膜的压缩应力大。因此，例如如果仅由氢含量少的硅氮化膜形成1μm以上的多层结构体，则会产生膜剥离，产生颗粒从而降低器件制作的可靠性。通过增加硅氮化膜内的氢含量，从而膜密度降低，逐渐从压缩应力向拉伸应力的方向变化。因此，即使形成1μm以上的多层结构，也不会发生膜剥离，能够抑制颗粒的产生。像这样，本实施方式中的结构体的制造方法也可以作为制造1μm以上的多层结构体的方法使用。
接下来，对决定之前例示的硅氮化膜的成膜条件的经过和当时进行的实验结果进行说明。包含高密度等离子体CVD法的化学气相生长的成膜速率只要增加RF功率或者增加甲硅烷(SiH4)及氨(NH3)的气体流量则可提高。但是，RF功率的上限取决于对装置供给的高频电源的能力，气体流量决定于与装置的排气口连接的真空设备的排气速度及成膜中的压力。
甲硅烷(SiH4)与氨(NH3)由以下的反应式(1)的化学反应而形成硅氮化膜(Si3N4)。
3SiH4+4NH3→Si3N4+12H2 (1)
根据反应式(1)，SiH4/NH3的化学当量比成为0.75。由此，将SiH4/NH3的流量比决定为0.75。
如果施加偏压功率，则会由于溅射蚀刻效果而导致成膜速率降低。因此，确定以下方针：在没有施加偏压功率的条件下沉积尽可能厚的膜，仅将半圆形状的倒角的成形设定为偏压施加的条件。具体而言，在如以下的表2中的实施例1那样决定没有施加偏压功率的成膜条件的基础上，实施了研究施加了偏压功率的成膜条件的实验。
[表2]
Figure BDA0002384068330000201
作为本实施方式中的结构体的加工必要条件，除了提高成膜速率以外，还要求下面的4个要件。
·结构体的加工要件：
(1)通过追加氩(Ar)气及施加偏压功率而将半圆形状的部分尖锐地成形
(2)不产生膜剥离
(3)不产生颗粒
(4)折射率为1.90～2.20
进行了决定满足这些要件的成膜条件的实验。为了改变膜质，如表2中所示的那样，使SiH4及NH3的流量和偏压功率施加量发生各种变化从而形成了硅氮化膜。对于这些硅氮化膜，实施了颗粒、成膜速率、应力及折射率这4个项目的评价。
表2中没有记载的成膜条件如下所述。将RF功率设定为1500W，将Ar流量设定为10sccm，将压力设定为5.0Pa，将处理温度设定为170℃。与实施例1相比，使RF功率从4000W降低至1500W，使原料气体(SiH4及NH3)的总流量从140sccm降低至77sccm。其理由是由于：使硅氮化膜的沉积速度降低而增加由Ar离子带来的溅射蚀刻效果。成膜时间在任一例子中均固定为200秒。关于颗粒，在300mm的尺寸的硅基板中，将0.16μm以上大小的物体判断为颗粒即垃圾。考虑起因于颗粒的波导路的传播损失，将不对成品率造成影响的基准设定为每1晶片为50个以内来进行了评价。关于表2中的应力，负的符号表示为压缩应力，正的符号表示为拉伸应力。关于折射率，以基于椭圆偏振法的光学测定装置的测定波长633nm进行了测定。
偏压功率以100、500、1000、2000、2400W的5个水平进行变化。将这些条件分别设定为比较例1～5。对于各比较例，评价了颗粒的个数、成膜速率、应力及折射率。由于所使用的装置的偏压功率的极限到2400W为止，因此将所施加的偏压功率的最大值设定为2400W。越使偏压功率增加，则颗粒及应力的评价结果越改善。因此，施加的偏压功率决定为2400W。
但是，在比较例1～5全部的成膜条件中，折射率成为1.80～1.81，不满足加工要件。另外，在偏压功率为100W及500W的两个条件下，产生了膜剥离。图6是表示偏压功率为100W的情况(比较例1)下的硅氮化膜的显微镜照片。看起来像粒子那样微小的膜剥离产生于晶片整面。图7是表示偏压功率为500W的情况(比较例2)下的硅氮化膜的显微镜照片。在这种情况下，比偏压功率为100W的情况还大的膜剥离产生于晶片整面。
图8是表示在比较例3～5的条件下使偏压功率变化时的成膜速率与压缩应力的关系的图表。可知：如果成膜速率变高，则压缩应力变大。在成膜速率高的情况下，在成膜中与硅氮化膜碰撞的离子的数目变多，通过碰撞产生的热能及每单位体积的缺陷密度变高。因此，据推定：引起沉积膨胀从而压缩应力增加。
由于由图8的结果可知：如果提高成膜速率，则应力增加，因此决定使SiH4和NH3的总流量进一步降低。另外，确定了下述方针：通过增加由硅(Si)及氮(N)的原子构成的硅氮化膜中的硅的含量来形成折射率高的硅氮化膜。具体而言，增加SiH4气体的流量，提高SiH4/NH3的流量比。由表2中所示的比较例5的条件变更为实施例2的条件。通过以实施例2的条件进行成膜，从而使SiH4/NH3的流量比从0.75增加至0.79。通过增加SiH4/NH3的流量比，从而折射率变成2.02，能够满足上述的加工要件(4)的折射率的条件。最终，将施加硅氮化膜的偏压功率时的成膜条件决定为实施例2的条件。
接下来，对将硅氮化膜制成复合膜而进行的实验的结果进行说明。
作为加工形状的指标，导入图9中所示的H0和H1而进行了形状的最优化。图9是表示硅氮化膜105a的形状的指标即凸部的高度H0及凹部的深度H1的图。H0相当于硅氧化膜104的三角形状的部分的高度。H1相当于硅氮化膜105a的高度。作为目标的加工形状是：在形成了硅氮化膜105a的状态下，满足H0＝H1，并且H0的减少被抑制。最初，通过实验来验证是否无法由硅氮化膜105a的单膜来形成。之后，在图2G中记载的条件下也沉积硅氧化膜106而实施了截面SEM观察。此时，在表2中所示的实施例1的成膜条件下以350nm的膜厚形成了硅氮化膜105a。
图10是表示该例子中的结构体的截面形状的SEM图像。在该例子中，H0为160nm，H1为280nm。硅氮化膜105a的上部的形状为半圆形状。需要说明的是，在图10及以后的图11～图14中，为了易于观察，以点线来表示硅氮化膜与其两侧的硅氧化膜的界面的轮廓。
接着，在表2中所示的实施例2的成膜条件(偏压施加2400W)下，以350nm的膜厚形成了硅氮化膜105a。
图11是表示该例子中的结构体的截面形状的SEM图像。在该例子中，H0＝103nm、H1＝0nm，硅氮化膜的最表面变得平坦。另外，在规定H0的三角形状的顶上附近观察到孔隙那样的空隙。
进而，在表2中所示的比较例3的成膜条件(偏压施加1000W)下，以350nm的膜厚形成了硅氮化膜105a。
图12是表示该例子中的结构体的截面形状的SEM图像。在该例子中，H1＝10nm、H0＝160nm，在硅氮化膜的最表面确认到三角形状的微小突起(高度H1)。
进而，也在表2中所示的比较例1、2的成膜条件(偏压施加100、500W)下形成了硅氮化膜105a，但产生了膜剥离。
由以上的结果获知：以通过控制施加的偏压功率而得到的硅氮化膜的单膜难以形成周期性的凹凸形状(或锯形状)。因此，以复合膜形成了硅氮化膜。进行了形成下述复合膜的实验：表2中所示的实施例1的无偏压施加的膜与实施例2的偏压施加2400W而成的膜的复合膜。
图13是表示包含硅氮化膜的复合膜的结构体的截面的SEM图像。该例子中的无偏压施加的硅氮化膜的膜厚为250nm，偏压施加2400W的硅氮化膜的膜厚为100nm。成为H0＝160nm、H1＝100nm，H0>H1。因此，对无偏压施加的硅氮化膜与有偏压施加的硅氮化膜的膜厚比进行了再研究。
图14是表示包含再研究后的硅氮化膜的复合膜的结构体的截面的SEM图像。在该例子中，无偏压施加的硅氮化膜的膜厚为310nm，偏压施加2400W的硅氮化膜的膜厚为40nm。由此，成为H0＝160nm、H1＝165nm，H0≈H1。因此，以该复合膜的膜厚比进行加工。
如由以上的实验获知的那样，通过在没有施加偏压功率的实施例1那样的条件下将硅氮化膜形成得比硅氧化膜104的三角形状的截面的高度H0还要高之后，在施加了偏压功率的实施例2那样的条件下形成硅氮化膜，从而能够使高度H1与H0大致一致。在这种情况下，在没有施加偏压功率的条件下形成的硅氮化膜的厚度大于在施加了偏压功率的条件下形成的硅氮化膜的厚度。
图15是表示上述的各实验中使用的样品的H0与H1的关系的图。在没有偏压施加的实施例1中为H0<H1。在有偏压施加的实施例2及比较例3中，为H0>H1。由这些结果获知：在单膜的形成中难以设定为H0＝H1的条件。即使是在以复合膜来形成硅氮化膜的情况下，无偏压施加的情况的膜厚与有偏压施加的情况的膜厚之比也是重要的。如图15中所示的复合膜2那样，决定成为H0＝H1的成膜条件是重要的。
接下来，对比以往的偏压溅射方式来对本实施方式中的结构体的制造方法的优点进行说明。
本实施方式中的利用高密度等离子体CVD法的成膜速率可以高于以往的偏压溅射方式。低折射率膜即硅氧化膜的成膜速率为75nm/分钟。在硅氧化膜的膜厚为220nm的情况下，每1周期的成膜时间为176秒。没有施加偏压功率而形成的硅氮化膜的成膜速率为73.1nm/分钟。在该硅氮化膜的膜厚为270nm的情况下，每1周期的成膜时间为211秒。施加偏压功率而形成的硅氮化膜的成膜速率为25.1nm/分钟。在该硅氮化膜的膜厚为80nm的情况下，每1周期的成膜时间为191秒。因此，具有220nm的膜厚的硅氧化膜与具有350nm的膜厚的硅氮化膜的复合膜的1周期量的成膜时间为588秒。因而，本实施方式中的4周期的结构体能够以39分钟(2352秒)来制作。
与此相对，在专利文献2中公开的以往的偏压溅射方式中，高折射膜的成膜速度为16.8nm/分钟，低折射率膜的成膜速度为3.1nm/分钟。如果将低折射率膜的1周期量的厚度设定为220nm，将高折射率的膜厚设定为350nm，则低折射率膜的成膜需要71分钟，高折射率膜的成膜需要21分钟。在这种情况下，1周期的成膜时间变成92分钟，在4周期中变成368分钟。可知：以往的偏压溅射方式与本实施方式中的高密度等离子体CVD方式相比需要10倍左右的处理时间。像这样，根据本实施方式的制造方法，与以往的偏压溅射方式相比，能够提高生产率、降低制造成本。
另外，在以往的偏压溅射方式中，在成膜中会长时间暴露于等离子体中。因此，基板的温度上升，不适合树脂材料等有机材料的处理。在本实施方式中，通过应用高密度等离子体CVD法，能够提高成膜速度，并且将成膜处理温度设定为200℃以下的低温。因此，可以使用树脂材料等有机材料来制作结构体。根据本实施方式，能够提高成膜速度，并且形成均匀的折射率且没有膜剥离、颗粒少的高品质的光学薄膜。
需要说明的是，本实施方式中的结构体的各层的材料、尺寸、成膜条件不过是一个例子。这些条件可以根据对最终制作的器件所要求的性能而适当变更。
(实施方式2)
接下来，对具备本申请的一个方案的结构体和固体摄像元件的摄像装置的实施方式进行说明。
将固体摄像元件与本申请的一个方案的结构体一体化而成的器件提供下述光检测技术：能够在不进行繁杂的操作的情况下测定透过或反射被摄体的光的相干程度。该光检测技术的设计及动作原理例如在美国专利申请公开第2016/360967号说明书及美国专利申请公开第2017/023410号说明书中有公开。
固体摄像元件例如可以为CCD(电荷耦合器件；Charge Coupled Device)或CMOS(互补金属氧化物半导体；Complementary Metal Oxide Semiconductor)传感器。在它们的任一者中均可以安装本申请的一个方案的结构体。现状下，从消耗功率及高速读取的优点出发，在固体摄像元件中CMOS传感器是主流。因此，以下对将CMOS传感器与实施方式中的结构体一体化的例子进行说明。
图16是示意性地表示实施方式2的摄像装置的一部分结构的截面图。在硅基板200之上，依次形成有作为硅氧化膜的栅极绝缘膜201及多硅制的栅极电极202。
包含光电二极管的受光部203及检测部204在硅基板200内构成为通过离子注入等而形成的N型杂质区域。受光部203被形成遍及于距离硅基板200的表面为0.2～2.0μm左右的深度。虽然未图示出，但为了抑制暗电流，采用了设置有表面P型层的埋入结构。在相邻的两个受光部203之间，设置有元件分离区域205。基于元件分离区域205的元件分离被称为STI(浅沟槽隔离；Shallow Trench Isolation)。代替STI，也可以采用注入分离工法。
检测部204的杂质浓度只要是能够利用金属布线进行欧姆连接的浓度即可。例如，检测部204的杂质浓度可以为1.0×1015cm-2以上。检测部204被形成遍及于距离硅基板200的表面为0.1～0.5μm左右的深度。在受光部203中检测到的电荷通过栅极电极202而传送至检测部204后介由第1布线层207、第2布线层208及第3布线层209而作为输出信号被检测。
在栅极绝缘膜201之上沉积周知的绝缘膜即硅氧化膜，通过周知的方法即CMP(化学机械抛光；Chemical Mechanical Polishing)研磨而被平坦化。在从栅极绝缘膜201至第1布线层207为止的区域所形成的膜被称为PMD(Pre Metal Dielectric)。介由PMD，在检测部204上、栅极电极202上及周边电路(未图示出)的晶体管中使用的源极、漏极区域及栅极电极上形成触头部206。触头部206例如由钨(W)材料形成。
进而，由硅氧化膜等的材料形成第一层的层间绝缘膜。例如通过单镶嵌法来设置第一层的包含铜布线的第1布线层207。为了防止铜布线的氧化，可沉积由硅氮化膜制成的防扩散膜(未图示出)。受光部203上的防扩散膜被选择性除去，硅氮化膜被选择性除去。
同样地，由硅氧化膜等的材料沉积第二层的层间绝缘膜后，通过CMP研磨进行平坦化处理。通过利用先通孔法的双镶嵌法等方法形成第二层的包含铜布线的第2布线层208及防扩散膜(未图示出)。受光部203上的防扩散膜被选择性除去。
接着，与第二层同样地沉积第三层的层间绝缘膜后，形成第三层的包含铜布线的第3布线209。进而，形成发挥钝化膜的作用的保护膜210。保护膜210例如由硅氮化膜形成。需要说明的是，受光部203上的保护膜210也可以除去。
这里，对作为布线而使用三层的铜布线的例子进行了说明，但也可以使用铝布线。
接着，通过光刻和干式蚀刻使保护膜210贯通至第3布线层209，通过溅射装置而形成密合层(例如钛与氮化钛的层叠膜)和铝等层。之后，通过光刻和干式蚀刻同时形成接合垫部和光学黑色(OB)部(未图示出)。
在保护膜210上形成平坦化层211。平坦化层211是为了缓和接合垫部与OB部的阶梯差而设置的。平坦化层211的材料例如是可通过旋转涂敷法进行涂布的材料。例如，可使用有机树脂系材料、特别是丙烯酸系树脂材料、苯乙烯系树脂材料、环氧系树脂材料等热固化透明树脂材料来形成平坦化层211。本实施方式中，作为一个例子，使用丙烯酸系树脂(折射率为1.49～1.50)，在200℃下进行数分钟热固化处理。由此，能够使微透镜212及结构体相对于受光部203的排列变得平行。其结果是，光对于受光部203没有散射地被高效地聚光，因此感度提高。
在平坦化层211之上形成微透镜212的阵列。微透镜212例如可使用以二叠氮基萘醌作为感光基的正型感光性抗蚀剂来形成。正型感光抗蚀剂的折射率为1.50～1.70。通过利用热流使树脂熔化，从而在受光部203形成高效地使光聚光的半椭圆形状的微透镜212。也可以沉积硅氮化膜或硅氧氮化物(SiOxNy)膜那样的无机系材料、并通过阻剂填平后蚀刻(Resist etch back)来形成微透镜212。
在微透镜212上形成平坦化层213。平坦化层213的目的是消除微透镜212中产生的阶梯差。平坦化层213的材料例如可以为可使用旋转涂敷法来涂布的材料。例如，可以使用有机树脂系材料、特别是丙烯酸系树脂材料、苯乙烯系树脂材料、环氧系树脂材料等热固化透明树脂材料来形成平坦化层213。本实施方式中，作为一个例子，使用丙烯酸系树脂(折射率为1.49～1.50)，在200℃下进行数分钟热固化处理来进行平坦化。由此，能够使微透镜212及结构体相对于受光部203的排列变得平行。从光源透射或反射的光的一部分能够作为波导光在结构体中进行波导。波导光能够在结构体中的波导层内不被凹凸散射地进行传播。
接下来，对结构体的形成方法的例子进行说明。
可以在与对实施方式1进行说明的成膜条件同样的条件下制作结构体。作为原料气体，可使用甲硅烷(SiH4)及氧(O2)的混合气体。首先，在平坦化层213之上形成用于形成线及空间的硅氧化膜214。硅氧化膜214的膜厚例如为400nm左右。硅氧化膜214如参照图2B～图2C进行说明的那样通过光刻及干式蚀刻法来形成。接着，通过参照图2D进行说明的方法来形成硅氧化膜215。进而，通过参照图2E～图2G进行说明的方法来形成第1周期的硅氮化膜216和硅氧化膜217。同样地，通过参照图2H～图2L进行说明的方法来形成第2～第4周期的硅氮化膜218、220、222及硅氧化膜219、221、223。
像这样操作而形成了结构体后，沉积硅氧化膜224，通过化学机械研磨法(CMP)进行平坦化。硅氧化膜224的成膜条件的一个例子如下所述。作为原料，可使用甲硅烷(SiH4)及氧(O2)的混合气体。SiH4气体的流量可设定为50sccm，O2气的流量可设定为100sccm，压力可设定为7.0Pa，RF功率可设定为3000W，偏压功率可设定为0W，处理温度可设定为170℃。在这样的条件下可形成硅氧化膜224。为了维持周期性的凹凸形状，以无偏压进行处理。需要说明的是，也可以省略硅氧化膜223而在硅氮化膜222上沉积硅氧化膜224。
在被平坦化后的硅氧化膜224之上形成包含密合层的遮光膜225。遮光膜225可以由金属等不透明的材料来形成。遮光膜225例如可通过铜(Cu)、铝(Al)、氮化钛(TiN)、钛(Ti)、钨(W)、氮化钨(WN)、钼(Mo)、钽(Ta)、铂(Pt)、它们的合金或者其硅化物(过渡金属硅化物)来形成。在使用金属材料的情况下，可以使用溅射或蒸镀和光刻、蚀刻、金属掩模通过周知的技术来形成遮光膜225。密合层可以为钛(Ti)或氮化钛(TiN)的层叠膜。可以在密合层之上形成由铝等金属形成的不透明材料。由此，与通过铝单膜来进行遮光相比，与硅氧化膜224的密合性提高，能够抑制铝的膜剥离。
利用遮光膜225的遮光图案如果从图16的上方俯视则为格子图案或条纹图案。通过形成于结构体上的遮光膜225，能够将从光源透射或反射的光的一部分通过结构体的光柵和波导路进行分离，在各受光部203进行检测。通过使用了从各受光部203输出的信号而进行的演算处理，能够取得入射光的相干程度等各种信息。例如，能够生成显示入射光的相干程度的空间分布的图像。这样的演算处理可以通过与本实施方式的摄像装置连接的信号处理电路来执行。演算处理例如在上述的美国专利申请公开第2016/360967号说明书及美国专利申请公开第2017/023410号说明书中有公开。这些文献中公开的演算处理在本实施方式中也同样可以适用。
根据需要，也可以在遮光膜225之上形成硅氧化膜或带通滤波器。
通过以上那样的方法，可以将固体摄像元件与本申请的一个方案的结构体一体化。根据本实施方式，能够排除下述工序：在固体摄像元件侧和结构体侧制作校准用的标记，以某一个标记作为基准，进行几十nm左右的高精度的对位。另外，还不用担心在贴合时产生的颗粒等垃圾的产生，成品率提高。
微透镜212、平坦化层211及213大多是通过树脂等有机材料来形成的。在该情况下，如果使用高密度等离子体CVD法以例如200℃以上的高温处理来形成膜，则有可能有机材料溶解而使光的聚光作用产生重大的问题。因此，为了防止有机材料因热而引起的劣化，图1中所示的RF天线5的下表面与基板7的上表面的距离H例如可设定为150mm～250mm。由此，即使等离子体6为高密度也可在成为低电子温度的区域配置基板7。因此，能够防止基板7的温度上升。根据本构成，例如能够在200℃以下进行处理。因此，在微透镜212及平坦化层211、213上也能够通过高密度等离子体CVD法来沉积电介体膜。
(实施方式3)
接下来，对具备在布线上包含光电转换膜的层叠型固体摄像元件和本申请的一个方案的结构体的摄像装置的实施方式进行说明。
本实施方式中的摄像装置使用层叠型固体摄像元件来代替实施方式2中的在硅基板内部具有包含光电二极管的受光部的埋入型的固体摄像元件。层叠型固体摄像元件是在硅基板的内部形成信号处理电路、介由硅基板上的布线层而形成有光电转换部的图像传感器。
图17是示意性地表示实施方式3的层叠型固体摄像元件的有效像素区域的一部分结构的截面图。在硅基板300之上依次形成有作为硅氧化膜的栅极绝缘膜301及多硅制的栅极电极302a、302b、302c。
参照图18对本实施方式中的层叠型固体摄像元件的概要进行说明。图18是用于说明分别包含栅极电极302a、302b、302c的3个晶体管和信号电荷的流动的图。本实施方式中的固体摄像元件具备：以二维状排列的多个单位像素单元400、垂直信号线401、电源布线402、光电转换膜控制线403、水平信号读取电路404、垂直扫描电路405和多个列信号处理电路406。单位像素单元400包含：复位晶体管412a、增幅晶体管412b及地址晶体管412c。复位晶体管412a包含栅极电极302a。增幅晶体管412b包含栅极电极302b。地址晶体管412c包含栅极电极302c。
如图17中所示的那样，在布线305上配置有光电转换膜311。如果被照射光，则光电转换膜311生成信号电荷并进行蓄积。增幅晶体管412b输出与光电转换膜311中生成的信号电荷量相应的信号电压。复位晶体管412a将光电转换膜311中蓄积的信号电荷、换言之是将增幅晶体管412b的栅极电压复位即进行初期化。地址晶体管412c能够对垂直信号线401选择性地输出单位像素单元400的信号电压。该信号电压被送至垂直信号线401与水平信号读取电路404之间的列信号处理电路406。列信号处理电路406将信号电压的杂音除去。水平信号读取电路404通过对水平共用信号线依次读取信号，从而能够作为图像输出。
光电转换膜控制线403与多个单位像素单元400共同连接，对多个光电转换膜311施加相同的电压。
垂直扫描电路405沿垂直方向扫描单位像素单元400的行，并选择将信号电压输出至垂直信号线401的单位像素单元400的行。
电源布线402与增幅晶体管412b及复位晶体管412a的漏极连接。电源布线402在单位像素单元400的排列区域中沿垂直方向(即图18中的上下方向)布线。
如图17中所示的那样，在硅基板300内，每个像素设置有N型杂质区域303a、303b、303c、303d。N型杂质区域303a为硅基板300内的电荷蓄积部。光电转换膜311所生成的信号电荷被其下的像素电极309捕获。像素电极309与布线305连接。被像素电极309捕获的电荷介由布线305被暂时蓄积在作为电荷蓄积部的N型杂质区域303a中。N型杂质区域303a作为浮动扩散区发挥功能。N型杂质区域303a还作为复位晶体管412a的源极发挥功能。在布线305与N型杂质区域303a的连接中使用的触头插塞304可由多晶硅那样的非金属材料构成。触头插塞304与N型杂质区域303a和处于像素区域中的增幅晶体管412b的栅极电极302b连接。触头插塞304由使用了多晶硅的局部布线被连接。
N型杂质区域303b作为复位晶体管412a及增幅晶体管412b的漏极发挥功能。N型杂质区域303c作为增幅晶体管412b的源极及地址晶体管412c的漏极发挥功能。N型杂质区域303d作为地址晶体管412c的源极发挥功能。
形成布线305后，形成保护膜306。保护膜306发挥钝化的作用，例如可以由硅氮化膜构成。接着，通过与实施方式2同样的制法，通过溅射装置形成密合层(例如钛与氮化钛的层叠膜)和铝等的层。之后，形成接合垫部(未图示出)。
进而，通过等离子体CVD法形成硅氧化膜307，通过化学机械研磨法(CMP)进行平坦化。通过光刻和干式蚀刻而在硅氧化膜307中形成孔。通过电镀法在孔中埋入铜，形成铜孔308，通过化学机械研磨法进行平坦化。
接着，使用1种或2种以上的钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等金属或金属的氮化物来形成像素电极309。像素电极309例如通过物理气相生长法(PVD)的一种即溅射法来形成。为了防止像素电极309的氧化，也可以在像素电极309上层叠而形成硅氧化膜的薄膜。像素电极309在有效像素区域外不介由光电转换膜311而与后述的上部电极312也直接连接(未图示出)。有效像素区域内的上部电极312作为像素电极309的对电极发挥功能。上部电极312能够对光电转换膜311施加电压，能够利用光照射而产生信号电荷。
接着，通过光刻和干式蚀刻，像素电极309被硅基板300上的每个单位像素单元400分离。即，在单位像素单元400间没有形成像素电极309。
接着，通过等离子体CVD法形成硅氧化膜310。硅氧化膜310通过化学机械研磨法被平坦化至像素电极309的厚度。此时，通过化学机械研磨法使像素电极309露出是重要的。在像素电极309之间形成硅氧化膜310。
接着，形成光电转换膜311。光电转换膜311可以是有机膜，也可以是无机膜。但是，考虑能够在低温下进行成膜的优点，这里对由有机膜构成光电转换膜311的情况的例子进行说明。
作为有机膜的光电转换膜311可以通过使用了金属掩模而进行的蒸镀法来形成。光电转换膜311可通过光电转换部、电子输送部、空穴输送部、电子阻挡部、空穴阻挡部、结晶化防止部及层间接触改良部等多个部位的层叠或混合来形成。光电转换部可包含有机光电转换材料。光电转换部例如可包含有机p型化合物和/或有机n型化合物。
光电转换膜311例如可使用日本专利第5560142号说明书中记载的化合物来形成。例如，在日本专利第5560142号说明书的段落[0046]～[0047]中，关于p型有机半导体的材料，有以下的记载内容。将这些材料称为第1材料。
构成光电转换层的p型有机半导体为施主性有机半导体，主要以空穴输送性有机化合物为代表，是指具有容易供与电子的性质的有机化合物。更详细而言，是指在使两个有机材料接触而使用时电离势较小的有机化合物。因此，施主性有机化合物只要是具有给电子性的有机化合物，则可以使用任一种有机化合物。例如，可以使用具有下述物质作为配位体的金属络合物等：三芳基胺化合物、联苯胺化合物、吡唑啉化合物、苯乙烯基胺化合物、腙化合物、三苯基甲烷化合物、咔唑化合物、聚硅烷化合物、噻吩化合物、酞菁化合物、花青化合物、部花青化合物、氧杂菁化合物、多胺化合物、吲哚化合物、吡咯化合物、吡唑化合物、聚芳撑化合物、稠合芳香族碳环化合物(例如，萘衍生物、蒽衍生物、菲衍生物、并四苯衍生物、芘衍生物、苝衍生物、荧蒽衍生物)、含氮杂环化合物。需要说明的是，并不限于此，只要是与作为n型有机半导体使用的有机化合物相比电离势较小的有机化合物，则可作为施主性有机半导体使用。
作为p型有机半导体，可以使用任意的有机色素，例如可列举出：花青色素、苯乙烯基色素、半菁色素、部花青色素(包含零次甲基部花青(即简单部花青))、三核部花青色素、四核部花青色素、若丹菁色素、复合花青色素、复合部花青色素、变极色素、氧杂菁色素、半氧杂菁色素、方酸菁色素、克酮酸菁(croconium)色素、氮杂次甲基色素、香豆素色素、亚芳基色素、蒽醌色素、三苯基甲烷色素、偶氮色素、甲亚胺色素、螺环化合物、茂金属色素、芴酮色素、俘精酸酐色素、苝色素、紫环酮色素、吩嗪色素、吩噻嗪色素、醌色素、二苯基甲烷色素、多烯色素、吖啶色素、吖啶酮色素、二苯胺色素、喹吖啶酮色素、喹酞酮色素、吩噁嗪色素、酞苝色素、二酮基吡咯并吡咯色素、二噁烷色素、卟啉色素、叶绿素色素、酞菁色素、金属络合物色素、稠合芳香族碳环系色素(例如，萘衍生物、蒽衍生物、菲衍生物、并四苯衍生物、芘衍生物、苝衍生物、荧蒽衍生物)。
另外，在日本专利第5560142号说明书的段落[0048]～[0049]中，关于n型有机半导体的材料，有以下的记载内容。将这些材料称为第2材料。
作为构成光电转换层的n型有机半导体，例如可以使用富勒烯或富勒烯衍生物。
所谓富勒烯是表示富勒烯C60、富勒烯C70、富勒烯C76、富勒烯C78、富勒烯C80、富勒烯C82、富勒烯C84、富勒烯C90、富勒烯C96、富勒烯C240、富勒烯540、混合富勒烯、富勒烯纳米管，所谓富勒烯衍生物是表示在它们中加成取代基而得到的化合物。
通过蒸镀第1材料，可以构成空穴输送部。空穴输送部的厚度例如为0.1μm左右。之后，通过蒸镀第2材料，可以形成光电转换膜311。任一蒸镀工序都可以在真空度为例如1×10-4Pa以下的状态下进行。这样的光电转换膜311构成下述方式的光电转换元件：使空穴移动至像素电极309侧、使电子移动至相对向的上部电极312侧来读取信号。
接着，在光电转换膜311之上形成作为透明材料的氧化铟锡(ITO)膜。ITO膜例如可以利用蒸镀设备中附设的腔室在不暴露于大气中的情况下通过使用了金属掩模的溅射法来进行成膜。ITO膜将光电转换膜311覆盖。该ITO膜为导电性的膜，还发挥作为上部电极312的作用。
接着，作为保护膜313，通过溅射法来层叠氧化铝(Al2O3)膜，通过化学气相生长(CVD)法来层叠硅氧氮化物(SiOxNy)膜。保护膜313发挥作为光电转换膜311的钝化的作用。
接着，可以通过溅射法来形成例如250nm的氮化钛(TiN)膜。该TiN膜发挥光学黑色(OB)部的作用。OB部在图像传感器中作为黑色的基准来处理。即，OB部在被光照射的有效像素区域的信号电压下作为没有光照射的暗噪声(黑色的基准)来处理。有效像素区域的光照射部与OB部的输出信号之差对于显示浓淡发挥重要的作用。OB区域形成于有效像素区域外。需要说明的是，OB区域没有在图17中示出。
接着，在保护膜313及OB部上形成平坦化层314。平坦化层314是为了缓和接合垫部与OB部的阶梯差而设置的。平坦化层314的材料例如可以为可通过旋转涂敷法进行涂布的材料。例如，可使用有机树脂系材料、特别是丙烯酸系树脂材料、苯乙烯系树脂材料、环氧系树脂材料等热固化透明树脂材料来形成平坦化层314。本实施方式中，作为一个例子，使用丙烯酸系树脂(折射率为1.49～1.50)，在200℃下进行数分钟热固化处理。由此，能够使微透镜315及结构体相对于光电转换部311变得平行。其结果是，光对于光电转换部311没有散射地被高效地聚光，因此感度提高。
在平坦化层314之上形成微透镜315的阵列。微透镜315例如可使用以二叠氮基萘醌作为感光基的正型感光性抗蚀剂来形成。正型感光抗蚀剂的折射率为1.50～1.70。通过利用热流使树脂熔化，从而在光电转换部311形成高效地使光聚光的半椭圆形状的微透镜315。关于微透镜315，与实施方式2中的微透镜212不同，微透镜315与光电转换部311(即受光部)的距离短。因此，为了提高聚光效率，微透镜315的曲率半径较大地设计、即较厚地设计。也可以沉积硅氮化膜或硅氧氮化物(SiOxNy)膜那样的无机系材料，通过阻剂填平后蚀刻来形成微透镜315。
在微透镜315上形成平坦化层316。平坦化层316的目的是消除微透镜315中产生的阶梯差。平坦化层316的材料例如可以为可使用旋转涂敷法进行涂布的材料。例如，可使用有机树脂系材料、特别是丙烯酸系树脂材料、苯乙烯系树脂材料、环氧系树脂材料等热固化透明树脂材料来形成平坦化层316。在本实施方式中，作为一个例子，使用丙烯酸系树脂(折射率为1.49～1.50)，在200℃下进行数分钟热固化处理来进行平坦化。由此，能够使微透镜315及结构体相对于光电转换部311变得平行。从光源透射或反射的光的一部分能够作为波导光在结构体中进行波导。波导光能够在结构体中的波导层内不被凹凸散射地进行传播。
结构体的形成方法与实施方式2中的方法相同。通过在平坦化层316之上形成结构体，能够制作结构体与层叠型固体摄像元件一体化而成的摄像装置。
根据本实施方式，与实施方式2不同，不需要在硅基板内设置包含光电二极管的受光部。因此，与实施方式2相比，能够缩小单位像素单元400的尺寸，能够实现高像素化。
产业上的可利用性
本申请中的结构体例如可以利用于作为光波电路元件使用的多维地具有周期性的折射率分布的结构及使用了该结构的光功能元件等中。例如，可以利用于光通信、光互连、光电子学或在光测量的领域使用的光波导路、光共振器、近场光学探针、双折射元件、滤波器、分支元件、波面转换元件、偏振元件等中。
符号的说明
1 高密度等离子体CVD装置
2 真空容器
3 原料气体供给喷嘴
4A、4B 高频电源
5 高频天线
6 等离子体
7 基板
8 下部电极
9 排气口
10真空装置
100、200、300 硅基板
101、104、106、108、214、215、217、219、221、223、224、307、310 硅氧化膜
102 抗蚀剂图案
105a、105b、107a、107b、107c、107d、216、218、220、222 硅氮化膜
110 导电性金属膜
201、301 栅极绝缘膜
202、302a、302b、302c 栅极电极
203 受光部
204 检测部
205 元件分离区域
206 触头部
207 第1布线层
208 第2布线层
209 第3布线层
210、306、313 保护膜
211、213、314、316 平坦化层
212、315 微透镜
225 遮光膜
303a、303b、303c、303d N型杂质区域
304 触头插塞
305 布线
308 铜孔
309 像素电极
311 光电转换膜
312 上部电极
400 单位像素单元
401 垂直信号线
402 电源布线
403 光电转换膜控制线
404 水平信号读取电路
405 垂直扫描电路
406 列信号处理电路
412a 复位晶体管
412b 增幅晶体管
412c 地址晶体管

Claims (22)

1.一种结构体，其具备：
第1电介体层；和
第2电介体层，其与所述第1电介体层相接触，具有与所述第1电介体层不同的折射率，
其中，所述第2电介体层包含氢浓度互不相同的至少两个电介体膜，
在所述第1电介体层与所述第2电介体层的界面处具有周期性的第1凹凸。
2.根据权利要求1所述的结构体，其中，
所述至少两个电介体膜各自的厚度互不相同。
3.根据权利要求1或2所述的结构体，其中，
所述第2电介体层具有高于所述第1电介体层的折射率。
4.根据权利要求1或2所述的结构体，其中，
所述至少两个电介体膜各自的折射率彼此相等。
5.根据权利要求1或2所述的结构体，其中，
所述至少两个电介体膜各自为硅氮化膜。
6.根据权利要求5所述的结构体，其中，
所述至少两个电介体膜包含第1硅氮化膜和比所述第1硅氮化膜薄的第2硅氮化膜，
所述第2硅氮化膜与所述第1硅氮化膜相比，Si-H键浓度高或者氢浓度高。
7.根据权利要求5所述的结构体，其中，
所述硅氮化膜的折射率为1.90～2.20。
8.根据权利要求1或2所述的结构体，其中，
所述第1电介体层为硅氧化膜。
9.根据权利要求8所述的结构体，其中，
所述硅氧化膜的折射率为1.44～1.47。
10.根据权利要求1所述的结构体，其进一步具备：
第3电介体层；和
第4电介体层，其与所述第3电介体层相接触，
其中，所述第2电介体层配置于所述第4电介体层上，
在所述第3电介体层与所述第4电介体层的界面处具有周期性的第2凹凸，
所述第2凹凸包含底部平坦的第2凹部及与所述第2凹部相邻的第2凸部，
在从所述第2凹部的所述底部到所述第2凸部的顶部之间没有斜面，
在所述第4电介体层与所述第2电介体层的界面处具有周期性的第3凹凸，
所述第3凹凸包含底部部分平坦的第3凹部及与所述第3凹部相邻的第3凸部，
在从所述第3凹部的所述底部到所述第3凸部的顶部之间具有斜面。
11.根据权利要求1所述的结构体，其中，
所述第1凹凸包含第1凹部及与所述第1凹部相邻的第1凸部，
在从所述第1凹部的底部到所述第1凸部的顶部之间具有斜面。
12.一种结构体，其具备：
第1单元结构体；和
第2单元结构体，其层叠于所述第1单元结构体上，
其中，所述第1单元结构体及所述第2单元结构体各自包含：
第1电介体层；和
第2电介体层，其与所述第1电介体层相接触，具有与所述第1电介体层不同的折射率，
所述第2电介体层包含氢浓度互不相同的至少两个电介体膜，
在所述第1单元结构体中的所述第1电介体层与所述第2电介体层的界面及所述第2单元结构体中的所述第1电介体层与所述第2电介体层的界面处具有周期性的第1凹凸，
在所述第1单元结构体与所述第2单元结构体的界面处具有周期性的第4凹凸，
所述第1凹凸及所述第4凹凸具有相同的周期。
13.根据权利要求12所述的结构体，其中，
所述第1单元结构体中的所述第2电介体层中包含的所述至少两个电介体膜的数目不同于所述第2单元结构体中的所述第2电介体层中包含的所述至少两个电介体膜的数目。
14.一种摄像装置，其具备：
权利要求1～13中任一项所述的结构体；和
固体摄像元件，
其中，所述结构体与所述固体摄像元件被一体化。
15.根据权利要求14所述的摄像装置，其中，
所述结构体包含含有以格子图案或条纹图案排列的多个遮光部的遮光膜。
16.根据权利要求15所述的摄像装置，其中，
所述固体摄像元件包含：
多个受光部；和
与所述多个受光部相对置的多个微透镜。
17.根据权利要求16所述的摄像装置，其中，
所述固体摄像元件在所述多个受光部与所述多个微透镜之间包含第1平坦化层。
18.根据权利要求14～17中任一项所述的摄像装置，其中，
在所述固体摄像元件与所述结构体之间进一步具备第2平坦化层。
19.根据权利要求14～17中任一项所述的摄像装置，其中，所述固体摄像元件包含：
多个电荷蓄积部；
所述多个电荷蓄积部上的布线层；和
所述布线层上的光电转换膜。
20.一种结构体的制造方法，其包括以下工序：
准备在主表面上具有周期性的凹凸的基板的工序；
使用化学气相生长法，在所述主表面上形成第1电介体层的工序；和
使用所述化学气相生长法，在所述主表面上形成具有与所述第1电介体层不同的折射率的第2电介体层的工序，
形成所述第2电介体层的工序包括：
在没有对所述基板施加偏压功率的状态下形成第1电介体膜的工序；和
在对所述基板施加所述偏压功率的状态下在所述第1电介体膜上形成第2电介体膜的工序。
21.根据权利要求20所述的结构体的制造方法，其中，所述化学气相生长法为高密度等离子体化学气相生长法，
在形成所述第1电介体膜的工序中，作为原料气体，使用甲硅烷和氨的混合气体，
在形成所述第2电介体膜的工序中，作为原料气体，使用甲硅烷、氨和氩的混合气体。
22.根据权利要求20或21所述的结构体的制造方法，其中，
形成所述第1电介体层及所述第2电介体层时的所述化学气相生长法的处理温度为200℃以下。
CN201880052817.XA 2017-10-31 2018-10-05 结构体及其制造方法 Active CN111033744B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-210429 2017-10-31
JP2017210429 2017-10-31
PCT/JP2018/037379 WO2019087691A1 (ja) 2017-10-31 2018-10-05 構造体およびその製造方法

Publications (2)

Publication Number Publication Date
CN111033744A CN111033744A (zh) 2020-04-17
CN111033744B true CN111033744B (zh) 2023-04-21

Family

ID=66331403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880052817.XA Active CN111033744B (zh) 2017-10-31 2018-10-05 结构体及其制造方法

Country Status (4)

Country Link
US (1) US11450706B2 (zh)
JP (1) JP7186382B2 (zh)
CN (1) CN111033744B (zh)
WO (1) WO2019087691A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019087691A1 (ja) * 2017-10-31 2019-05-09 パナソニックＩｐマネジメント株式会社 構造体およびその製造方法
JP7502866B2 (ja) * 2020-01-21 2024-06-19 浜松ホトニクス株式会社 裏面入射型固体撮像装置の製造方法
CN111430377B (zh) * 2020-04-10 2022-12-06 武汉华星光电半导体显示技术有限公司 一种显示面板及其显示方法、显示设备
CN114899247A (zh) * 2022-06-13 2022-08-12 湖南红太阳新能源科技有限公司 一种适用黑组件的晶硅太阳能电池正膜膜层结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
JP2003255162A (ja) * 2002-02-27 2003-09-10 Hitachi Cable Ltd フォトニック結晶を用いた光導波路及びその製造方法
CN1458694A (zh) * 2002-05-17 2003-11-26 株式会社半导体能源研究所 氮化硅膜、半导体装置及其制造方法
JP2004341076A (ja) * 2003-05-14 2004-12-02 Photonic Lattice Inc 光アイソレータおよびレーザダイオードモジュール
US6852203B1 (en) * 1997-03-29 2005-02-08 Autocloning Technology, Ltd Three-dimensional periodical structure, its manufacturing method, and method of manufacturing film
JP2006064878A (ja) * 2004-08-25 2006-03-09 Nec Tokin Corp 光デバイスおよび光制御方法
JP2014041921A (ja) * 2012-08-22 2014-03-06 Toshiba Corp 固体撮像装置およびその製造方法
JP2017053866A (ja) * 2015-06-09 2017-03-16 パナソニックＩｐマネジメント株式会社 光検出装置、および光検出システム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325903A (ja) * 2003-04-25 2004-11-18 Photonic Lattice Inc 波長合分波器及びその製造方法
WO2004113974A1 (ja) 2003-06-25 2004-12-29 Photonic Lattice Inc. 偏光子および偏光分離素子
WO2006009296A1 (en) * 2004-07-20 2006-01-26 Fujifilm Corporation Antireflection film, polarizing plate and image display utilizing the same
JP4896861B2 (ja) * 2007-12-10 2012-03-14 株式会社東芝 半導体製造方法および半導体製造装置
JP2009157043A (ja) 2007-12-26 2009-07-16 Olympus Corp 撮像装置及びそれを有する撮像機器
JP5332996B2 (ja) 2009-07-17 2013-11-06 ソニー株式会社 多層膜光学フィルタ、固体撮像素子、撮像装置、表示装置、通信装置
JP5560142B2 (ja) 2010-02-10 2014-07-23 富士フイルム株式会社 光電変換素子及び固体撮像素子
JP5760811B2 (ja) 2011-07-28 2015-08-12 ソニー株式会社 固体撮像素子および撮像システム
JP2013038091A (ja) 2011-08-03 2013-02-21 Toshiba Corp 固体撮像装置及びその製造方法
JP2014206680A (ja) * 2013-04-15 2014-10-30 パナソニック株式会社 光取り込みシート、ならびに、それを用いた受光装置および発光装置
JPWO2015016264A1 (ja) * 2013-08-02 2017-03-02 シャープ株式会社 光電変換素子および光電変換システム
CN106361269A (zh) 2015-07-23 2017-02-01 松下知识产权经营株式会社 光检测装置以及光检测方法
JP7140134B2 (ja) * 2017-10-10 2022-09-21 Ａｇｃ株式会社 カバー部材
WO2019087691A1 (ja) * 2017-10-31 2019-05-09 パナソニックＩｐマネジメント株式会社 構造体およびその製造方法
WO2019102073A1 (en) * 2017-11-24 2019-05-31 Aalto-Korkeakoulusäätiö Sr Photovoltaic semiconductor structure
JP2021152450A (ja) * 2018-06-19 2021-09-30 パナソニックＩｐマネジメント株式会社 撮像装置、および撮像システム
JP2021179310A (ja) * 2018-08-13 2021-11-18 パナソニックＩｐマネジメント株式会社 光検出装置、および光検出システム
CN114441481B (zh) * 2022-01-28 2022-09-16 天津大学 近导波光纤spr探针、制备方法及传感系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852203B1 (en) * 1997-03-29 2005-02-08 Autocloning Technology, Ltd Three-dimensional periodical structure, its manufacturing method, and method of manufacturing film
JP2002353214A (ja) * 2001-05-24 2002-12-06 Nec Corp 半導体装置の製造方法
JP2003255162A (ja) * 2002-02-27 2003-09-10 Hitachi Cable Ltd フォトニック結晶を用いた光導波路及びその製造方法
CN1458694A (zh) * 2002-05-17 2003-11-26 株式会社半导体能源研究所 氮化硅膜、半导体装置及其制造方法
JP2004341076A (ja) * 2003-05-14 2004-12-02 Photonic Lattice Inc 光アイソレータおよびレーザダイオードモジュール
JP2006064878A (ja) * 2004-08-25 2006-03-09 Nec Tokin Corp 光デバイスおよび光制御方法
JP2014041921A (ja) * 2012-08-22 2014-03-06 Toshiba Corp 固体撮像装置およびその製造方法
JP2017053866A (ja) * 2015-06-09 2017-03-16 パナソニックＩｐマネジメント株式会社 光検出装置、および光検出システム

Also Published As

Publication number Publication date
CN111033744A (zh) 2020-04-17
US11450706B2 (en) 2022-09-20
US20200243597A1 (en) 2020-07-30
JPWO2019087691A1 (ja) 2020-09-24
JP7186382B2 (ja) 2022-12-09
WO2019087691A1 (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
CN111033744B (zh) 结构体及其制造方法
US9478581B2 (en) Grids in backside illumination image sensor chips and methods for forming the same
JP6218776B2 (ja) Ｂｓｉイメージセンサー用半導体装置とその形成方法
TWI559516B (zh) 光偵測裝置、複合光偵測器及波導
US8759933B2 (en) Solid-state image pickup element, method of manufacturing the same, and electronic apparatus using the same
US9219092B2 (en) Grids in backside illumination image sensor chips and methods for forming the same
TW201735334A (zh) 背側照明影像感測器及其形成方法
US9112090B2 (en) UV radiation recovery of image sensor
FR2954587A1 (fr) Procede de formation d&#39;un capteur d&#39;images eclaire par la face arriere
US20150115337A1 (en) Semiconductor structure and manufacturing method thereof
JP5976504B2 (ja) イメージセンサチップおよびその製造方法
TWI532159B (zh) 影像感測器裝置與其形成方法與影像感測器陣列元件
JP2022511102A (ja) 背面照明センサ及びセンサ製造方法
FR2533371A1 (fr) Structure de grille pour circuit integre comportant des elements du type grille-isolant-semi-conducteur et procede de realisation d&#39;un circuit integre utilisant une telle structure
JP2023521743A (ja) 裏面照射型センサおよびシリコンオンインシュレータウエハを使用するセンサの製造方法
TW201332064A (zh) 半導體裝置、背照式影像感測器裝置及其形成方法
EP2259304B1 (fr) Procédé de formation d&#39;un niveau d&#39;un circuit intégré par intégration tridimensionnelle séquentielle
Boulard et al. Bevel contamination management in 3D integration by localized SiO2 deposition
US20220406824A1 (en) Semiconductor image sensor and method of manufacturing the same
Jung et al. Decreasing dark current of complementary metal oxide semiconductor image sensors by new postmetallization annealing and ultraviolet curing
CN114628427A (zh) 基于背照式cmos工艺的石墨烯红外探测器及制备方法
TW202410433A (zh) 畫素感測器及其電極鈍化方法
FR3118288A1 (fr) Integration d&#39;un circuit de detection a base de resonateurs optiques interconnectes sur un circuit de lecteure d&#39;un imageur
EP4268282A1 (fr) Integration d&#39;un circuit de detection a base de resonateurs optiques sur un circuit de lecture d&#39;un imageur

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant