JPWO2018122897A1 - 電子装置及び電子装置の製造方法 - Google Patents
電子装置及び電子装置の製造方法 Download PDFInfo
- Publication number
- JPWO2018122897A1 JPWO2018122897A1 JP2017549824A JP2017549824A JPWO2018122897A1 JP WO2018122897 A1 JPWO2018122897 A1 JP WO2018122897A1 JP 2017549824 A JP2017549824 A JP 2017549824A JP 2017549824 A JP2017549824 A JP 2017549824A JP WO2018122897 A1 JPWO2018122897 A1 JP WO2018122897A1
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- electronic device
- mold
- edge portion
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 10
- 238000007789 sealing Methods 0.000 claims abstract description 112
- 238000003780 insertion Methods 0.000 claims abstract description 36
- 230000037431 insertion Effects 0.000 claims abstract description 36
- 239000011347 resin Substances 0.000 claims abstract description 30
- 229920005989 resin Polymers 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 4
- 238000004382 potting Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000011800 void material Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
基板と、
前記基板に設けられた電子素子と、
前記電子素子を封入する樹脂材料からなる封止部と、を備え、
前記封止部が締結部材を挿入するための挿入部を有し、
前記挿入部が周縁領域よりも凹んだ封止凹部に設けられ、
前記封止部の少なくとも側面及び封止凹部が外部に露出してもよい。
前記挿入部の深さは前記締結部材の長さに対応した長さになっていてもよい。
前記封止凹部は前記側面と前記封止凹部のおもて面によって形成されるエッジ部を有し、
前記エッジ部は面取りされていなくてもよい。
前記封止部の下方周縁部は面取りされていてもよい。
前記封止部の側面全体及びおもて面全体が外部に露出していてもよい。
前記電子素子に接続され、前記封止部のおもて面から外部に突出している端子をさらに備えてもよい。
電子素子が配置された基板を金型に載置する工程と、
前記基板に締結部材を挿入するための挿入部を載置する工程と、
金型の凸部によって前記挿入部を押圧することで、前記基板の一部を前記挿入部で押圧しながら封止部の材料となる樹脂を流し込む工程と、
を備え、
前記金型の前記凸部に対応した封止凹部を有し、前記封止部の少なくとも側面及び前記封止凹部が外部に露出している電子装置を製造してもよい。
《構成》
図2に示すように、本実施の形態の電子装置は、基板10と、基板10に後述する導体層13を介して配置された半導体素子等の電子素子80と、電子素子80を封入する樹脂材料からなる封止部20と、を有してもよい。図1に示すように、封止部20はネジ等の締結部材90を挿入するための挿入部22を有してもよい。挿入部22は周縁領域よりも凹んだ封止凹部25に設けられてもよい。挿入部22は、金属製の材料からなり、その中心に締結部材90が挿入される挿入穴22aが設けられていてもよい。この挿入部22には、締結部材90と嵌合するネジが切られていてもよい。
次に、上述した構成からなる本実施の形態による作用・効果について説明する。「作用・効果」で記載するあらゆる構成も採用することができる。
次に、上述した構成からなる本実施の形態による電子装置を製造する工程(電子装置の製造方法)について、主に図3を用いて説明する。重複する記載となるので明記はしないが、「構成」及び「作用・効果」で記載したあらゆる態様を適用することができる。
20 封止部
22 挿入部
25 封止凹部
26 エッジ部
70 端子
80 電子素子
90 締結部材
125 凸部
D 挿入部の深さ
H 締結部材の長さ
Claims (7)
- 基板と、
前記基板に設けられた電子素子と、
前記電子素子を封入する樹脂材料からなる封止部と、を備え、
前記封止部は締結部材を挿入するための挿入部を有し、
前記挿入部は周縁領域よりも凹んだ封止凹部に設けられ、
前記封止部の少なくとも側面及び封止凹部が外部に露出していることを特徴とする電子装置。 - 前記挿入部の深さは前記締結部材の長さに対応した長さになっていることを特徴とする請求項1に記載の電子装置。
- 前記封止凹部は前記側面と前記封止凹部のおもて面によって形成されるエッジ部を有し、
前記エッジ部は面取りされていないことを特徴とする請求項1又は2のいずれかに記載の電子装置。 - 前記封止部の下方周縁部は面取りされていることを特徴とする請求項3に記載の電子装置。
- 前記封止部の側面全体及びおもて面全体が外部に露出していることを特徴とする請求項1乃至4のいずれか1項に記載の電子装置。
- 前記電子素子に接続され、前記封止部のおもて面から外部に突出している端子をさらに備えたことを特徴とする請求項1乃至5のいずれか1項に記載の電子装置。
- 電子素子が配置された基板を金型に載置する工程と、
前記基板に締結部材を挿入するための挿入部を載置する工程と、
金型の凸部によって前記挿入部を押圧することで、前記基板の一部を前記挿入部で押圧しながら封止部の材料となる樹脂を流し込む工程と、
を備え、
前記金型の前記凸部に対応した封止凹部を有し、前記封止部の少なくとも側面及び前記封止凹部が外部に露出している電子装置を製造することを特徴とする電子装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/088630 WO2018122897A1 (ja) | 2016-12-26 | 2016-12-26 | 電子装置及び電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6321891B1 JP6321891B1 (ja) | 2018-05-09 |
JPWO2018122897A1 true JPWO2018122897A1 (ja) | 2019-01-10 |
Family
ID=62107318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017549824A Active JP6321891B1 (ja) | 2016-12-26 | 2016-12-26 | 電子装置及び電子装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10347555B2 (ja) |
EP (1) | EP3564990A4 (ja) |
JP (1) | JP6321891B1 (ja) |
CN (1) | CN108604577B (ja) |
WO (1) | WO2018122897A1 (ja) |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0531246U (ja) * | 1991-09-30 | 1993-04-23 | 関西日本電気株式会社 | 半導体装置 |
JP4413649B2 (ja) * | 2004-03-03 | 2010-02-10 | 日産自動車株式会社 | 放熱構造体及びその製造方法 |
JP2007235004A (ja) * | 2006-03-03 | 2007-09-13 | Mitsubishi Electric Corp | 半導体装置 |
KR101391925B1 (ko) * | 2007-02-28 | 2014-05-07 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형 |
CN102522375B (zh) * | 2008-07-30 | 2015-04-08 | 三洋电机株式会社 | 半导体装置、半导体装置的制造方法及引线框 |
JP4825259B2 (ja) | 2008-11-28 | 2011-11-30 | 三菱電機株式会社 | 電力用半導体モジュール及びその製造方法 |
JP4755292B1 (ja) * | 2010-05-11 | 2011-08-24 | 株式会社サンエー | 治具、及び半導体モジュールの成型方法 |
JP6086863B2 (ja) * | 2011-06-27 | 2017-03-01 | ローム株式会社 | 半導体モジュール |
US9059009B2 (en) * | 2012-02-09 | 2015-06-16 | Fuji Electric Co., Ltd. | Semiconductor device |
US8872332B2 (en) * | 2012-04-30 | 2014-10-28 | Infineon Technologies Ag | Power module with directly attached thermally conductive structures |
US8921994B2 (en) * | 2012-09-14 | 2014-12-30 | Freescale Semiconductor, Inc. | Thermally enhanced package with lid heat spreader |
JP6249829B2 (ja) * | 2014-03-10 | 2017-12-20 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN105612613B (zh) * | 2014-04-01 | 2018-11-06 | 富士电机株式会社 | 半导体装置 |
JP2015220295A (ja) | 2014-05-15 | 2015-12-07 | 三菱電機株式会社 | パワーモジュール及びその製造方法 |
EP3032227B1 (en) * | 2014-12-08 | 2020-10-21 | Sensirion AG | Flow sensor package |
JP6897056B2 (ja) * | 2016-10-20 | 2021-06-30 | 富士電機株式会社 | 半導体装置及び半導体装置製造方法 |
-
2016
- 2016-12-26 US US15/757,947 patent/US10347555B2/en active Active
- 2016-12-26 EP EP16915921.7A patent/EP3564990A4/en active Pending
- 2016-12-26 WO PCT/JP2016/088630 patent/WO2018122897A1/ja active Application Filing
- 2016-12-26 CN CN201680060720.4A patent/CN108604577B/zh active Active
- 2016-12-26 JP JP2017549824A patent/JP6321891B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN108604577A (zh) | 2018-09-28 |
JP6321891B1 (ja) | 2018-05-09 |
EP3564990A4 (en) | 2020-05-27 |
EP3564990A1 (en) | 2019-11-06 |
CN108604577B (zh) | 2021-06-22 |
US20180342436A1 (en) | 2018-11-29 |
WO2018122897A1 (ja) | 2018-07-05 |
US10347555B2 (en) | 2019-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6193510B2 (ja) | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 | |
JP6044473B2 (ja) | 電子装置およびその電子装置の製造方法 | |
US8785252B2 (en) | Resin sealed semiconductor device and manufacturing method therefor | |
JPH10116962A (ja) | 半導体装置とその製造方法 | |
JPWO2020129195A1 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP5749066B2 (ja) | インダクタ一体型リードフレーム、並びに、電子回路モジュール及びその製造方法 | |
JP6321891B1 (ja) | 電子装置及び電子装置の製造方法 | |
CN108538728B (zh) | 制造半导体器件的方法 | |
JP6645134B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019021667A (ja) | 回路装置、回路装置の製造方法、およびコネクタ | |
JP6365360B2 (ja) | 電子装置及びその製造方法 | |
JP2011187819A (ja) | 樹脂封止型パワーモジュールおよびその製造方法 | |
JP2016146457A (ja) | 半導体装置およびその製造方法 | |
JP2000349219A (ja) | 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置 | |
JP5346866B2 (ja) | 磁性体基板、及び、電子回路モジュール | |
JP6810601B2 (ja) | 電子装置の製造方法 | |
JP7113291B2 (ja) | 電子部品モジュールの外装樹脂成形方法 | |
JP6321892B1 (ja) | 電子装置の製造方法及び電子装置 | |
JP2009130007A (ja) | 半導体装置及びその製造方法 | |
JP2007317837A (ja) | 電子回路基板及び電子回路基板の製造方法 | |
JP2018116978A (ja) | 半導体装置の製造方法および端子固定治具 | |
CN114203662A (zh) | 模制的rf功率封装 | |
JP2015005687A (ja) | 樹脂パッケージとこの樹脂パッケージを用いた電子機器 | |
JP4973033B2 (ja) | パワーモジュールの製造方法 | |
JP3818899B2 (ja) | 複合半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170922 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6321891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |