CN114203662A - 模制的rf功率封装 - Google Patents

模制的rf功率封装 Download PDF

Info

Publication number
CN114203662A
CN114203662A CN202111106756.0A CN202111106756A CN114203662A CN 114203662 A CN114203662 A CN 114203662A CN 202111106756 A CN202111106756 A CN 202111106756A CN 114203662 A CN114203662 A CN 114203662A
Authority
CN
China
Prior art keywords
lead
section
sub
leads
conductive substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111106756.0A
Other languages
English (en)
Inventor
伦纳度斯·希德罗瑞斯·玛莉亚·拉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samba Holdco Netherlands BV
Original Assignee
Samba Holdco Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samba Holdco Netherlands BV filed Critical Samba Holdco Netherlands BV
Publication of CN114203662A publication Critical patent/CN114203662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种模制的射频(radiofrequency，RF)功率封装。本发明进一步涉及用于制造该封装的方法。根据本发明，在引线中提供弱化结构，使得引线能够弯曲而不会在固化的模制化合物的主体中引起分层。

Description

模制的RF功率封装
技术领域
本发明涉及一种模制的射频(radiofrequency，RF)功率封装。本发明进一步涉及用于制造该封装的方法。
背景技术
模制的RF功率封装在本领域中是已知的。图1提供了模制的RF功率封装的示例。相应的俯视图如图5所示。
在图1中，示出了封装1，封装包括导热衬底30，导热衬底具有对应于图1中的顶表面的第一表面和相对的第二表面。导热衬底30通常由铜或铜合金制成。在导热衬底30的第一表面上布置有半导体管芯10。在半导体管芯10上集成了RF功率晶体管。
已知的封装1进一步包括多个引线20和固化的模制化合物的主体，该固化的模制化合物的主体通过直接粘附到多个引线20和导热衬底30而将导热衬底30固定地连接到多个引线20。在图1中，固化的模制化合物的主体包括下部40和上部41，下部将导热衬底30和引线20固定地连接。如图所示，引线20穿过主体延伸。此外，所使用的模制化合物可以是热固性化合物(例如，DuroplastTM)或热塑性化合物(例如，液晶聚合物)中的任何一种。
使用了固定地连接到固化的模制化合物的主体的盖部或盖状物50。盖部50可以由与固化的模制化合物相同的材料制成。更具体地，盖部50包括盖基部50A，盖侧壁51从盖基部50A延伸。盖侧壁51使用粘合剂42固定地连接到上部41。
图2更详细地示出了引线20。更具体地，每个引线20包括第一引线端20A、相对的第二引线端20D、第一部段20B和第二部段20C，第一部段直接连接到第一引线端20A，第二部段的一端直接连接到第二引线端20D并且第二部段的相对的端部直接连接到第一部段20B。此外，半导体管芯10上的RF功率晶体管使用多个键合引线11来连接到多个引线20的第一引线端20A。更具体地，如图5所示，键合引线11在半导体管芯10上的键合条12和引线20之间延伸。
如图2所示，对于每个引线20，第一部段20B完全在固化的模制化合的主体的内部延伸，而第二段部段20C完全在固化的模制化合物的主体的外部延伸。
图1和图2示出了具有笔直引线20的封装1。然而，本发明涉及具有弯曲引线20或被配置为弯曲的引线20的模制的RF功率封装。图3示出了已经被弯曲的引线20的通常示例。如图所示，多个引线20的第二部段20C被弯曲，从而将每个第二部段分成第一子部段20C1、弯曲的子部段20C2、以及第二子部段20C3，第一子部段大体平行于导热衬底30并且远离固化的模制化合物的主体延伸，第二子部段相对于第一子部段20C1倾斜地延伸并且通过弯曲的子部段20C2连接到第一子部段20C1。
图1至图3所示的类型的封装，使用注射模制或传递模制工艺。例如，当模制化合物是热固性的模制化合物时，可以使用传递模制。替代地，当模制化合物是热塑性的模制化合物时，可以使用注射模制。图4更详细的示出了通常的模制工艺。该图示出了用于制造封装1的第一模具构件110和第二模具构件120的示例。这些构件共同限定了模具型腔。在图4所示的示例中，在将引线20和导热衬底30布置到模具型腔中之前，半导体管芯10已经被安装到导热衬底30。更具体地，在此阶段，引线20仍然是引线框架的一部分。该引线框架包括引线框架主体，引线20连接到引线框架主体。此外，在将导热衬底布置到模具型腔中时，导热衬底30也(例如，通过铆接)连接到引线框架主体。
第一模具构件110包括模具主体，模具主体压靠引线20和导热衬底30。更具体地，第一模具构件110以使得模制化合物不会进入空间10A的方式包围半导体管芯10。使用模制工艺，模制化合物将进入空间20A、20B，用于生成固化的模制化合物的主体。为了有助于模制工艺，已知第一模具构件110和第二模具构件120都布置有弹性箔111、121。弹性箔111、121例如可以由聚四氟乙烯制成。
申请人发现，在一些情况下，图1至图4所示的引线被弯曲的类型的封装的可靠性可能不足。
因此，本发明的目的是提供一种提高可靠性的模制的RF功率封装。
发明内容
根据本发明，使用如权利要求1所述的模制的RF功率封装来实现该目的，其特征在于，每个引线进一步包括弱化结构，弱化结构至少部分地布置在弯曲的子部段中，弱化结构包括：引线中的凹部和贯穿引线的孔中的至少一者。
本申请人已经认识到，结合图1至图4描述的模制的RF功率封装依赖于适当的密封来使得液体模制化合物不会延伸超过空间20A、20B。当第一模具构件110和第二模具构件120以足够的力压在引线20上时，才能实现该密封。反过来，只有当引线20具有足够的刚性使得引线20不会由于所施加的力而被损坏时，才能施加这种力。
然而，如图3所示，当弯曲引线20时，引线20的该刚性会带来问题。更具体地，申请人发现，当弯曲如图1至图4所示类型的封装的引线20时，模制化合物可能发生分层(delamination)。更具体地，固化的模制化合物可能与第一部段20B分离。该分离降低了封装的可靠性。
根据本发明，使用弯曲的子部段中的弱化结构来机械地弱化引线。这使得引线能够弯曲(例如，弯曲成鸥翼形状)而不会导致在固化的模制化合物和引线之间产生过大的分层力。当不使用弱化结构时，施加在第二引线端和/或第二部段上的相对较大的力将至少部分地转移到引线和固化的模制化合物的主体之间的边界处，从而增加分层的风险。本发明不限于鸥翼形状的引线。例如，本发明同样涉及引线仅在弯曲的子部段中弯曲的实施例。
应当注意，除了以下描述的特征之外，本发明还涉及与图1至图4所示的封装相同的实施例。
第二子部段的长度与第一子部段的长度之间的比率可以至少为1，优选地大于2.5。
此外，第一子部段的长度与弯曲的子部段的长度之间的比率至少为0.2，并且优选地大于1。附加地或替代地，第一子部段的长度至少为100微米，更优选地至少为500微米。
模制的RF功率封装通常焊接到印刷电路板。根据本发明，提供弱化结构使得用于该焊接工艺的焊料不会到达弱化结构。换句话说，弱化结构通常靠近固化的模制化合物的主体布置。
引线的厚度可以在介于200微米至500微米之间的范围内，优选地在介于200微米至350微米之间的范围内，并且引线可以由铜、铜合金或其他金属或金属合金制成。
对于每个引线，当沿远离固化的模制化合物的主体的方向移动时，引线的宽度可以改变。然而，对于引线或部段或部段的部分，可以定义最大宽度。例如，第二部段沿平行于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向的最大宽度可以在介于1毫米至20毫米之间的范围内，更优选地在介于5毫米至15毫米之间的范围内。
对于每个引线，弱化结构可以包括多个孔，多个孔沿平行于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向间隔开。此外，每个引线的孔沿平行于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向和沿垂直于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向可以分别具有介于200微米至2000微米之间的最大内部尺寸和介于400微米至2000微米之间的最大内部尺寸。
附加地或替代地，每个引线的弱化结构可以包括细长的凹部，细长的凹部沿平行于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向延伸。此外，当弱化结构还包括上述孔时，则细长的凹部可以设置为与每个引线的孔成直线。
替代地，每个引线的弱化结构可以包括至少一个细长的凹部，至少一个细长的凹部沿垂直于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向延伸。在弱化结构还包括孔的情况下，所述至少一个细长的凹部可以在所述每个引线中的一对相邻的孔之间延伸。
对于每个引线，第一部段和第一子部段沿平行于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向可以具有相同的最大宽度。此外，对于每个引线，第一引线端和第一部段沿平行于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向可以具有相同的最大宽度。附加地或替代地，对于每个引线，第二部段可以被分成第一部分、第二部分和宽度过渡部分，第一部分与第一部段直接相邻，第二部分沿平行于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的所述方向的宽度小于第一部分的最大宽度，宽度过渡部分连接第一部分和第二部分，宽度过渡部分沿平行于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的所述方向的宽度随着远离主体而减小。在此，应当注意，宽度过渡部分可以非常小，从而获得宽度的阶梯状变化。
对于RF功率封装，由于在半导体管芯上布置了一个或多个大尺寸的RF功率晶体管，第一引线端可以非常宽。另一方面，第二引线端的宽度通常由所需的电气性能来决定。更具体地，第二引线端通常是具有特定的特性阻抗的波导结构的一部分。通常，第二引线端比第一引线端窄。如图5所示，在已知的模制的RF功率封装中，宽度差异在第一部段的内部被克服。申请人发现，这些类型的封装在模制工艺中容易扭转引线。因此，图4中第一模具部分110和第二模具部分120的密封作用可能不足以防止模制化合物或模制化合物的成分到达第一引线端。这可能使得到第一引线端的引线键合工艺复杂化，并且因此可能降低可靠性。
根据本发明，通过确保与固化的模制化合物的主体直接相邻的引线具有与第一部段和/或第一引线端的宽度大体相同的宽度，提供了引线刚度的改进，直接位于固化的模制化合物的主体的外部的引线部分(即第一部分)，也是如图4所示被第一模具部分和第二模具部分压住的引线部分。这被称为引线延伸。以这种方式，在模制工艺期间几乎不会产生引线的扭转并且可以提高封装的可靠性。根据本发明，由于引线的厚度和上述引线延伸而增加的引线的刚度可以使用本发明的弱化结构来补偿，使得能够弯曲引线而不会引起分层，并且不会造成与模制化合物或模制化合物的成分污染第一引线端上的引线键合区域有关的可靠性的问题。
对于每个引线，第一部分沿垂直于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向的长度在介于100微米至1000微米之间的范围内。
附加地或替代地，第一子部段可以对应于第一部分，以及宽度过渡部分的一部分或第一子部段对应于第一部分。弱化结构可以完全地包含在宽度过渡部分中。
对于每个引线，第一部分的宽度和/或第一部段的宽度可以沿垂直于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向大体恒定。
对于每个引线，第一引线端沿平行于固化的模制化合物的主体的被所述每个引线延伸穿过的侧面的方向的宽度可以等于相应的第二引线端沿相同的方向的宽度加上至少1毫米，或者第二引线端的宽度与第一引线端的宽度之间的比率小于0.8。
模制的RF功率封装进一步包括空气腔，空气腔在RF模制功率封装的内部，半导体管芯和键合引线可以布置在空气腔中，空气腔由导热衬底、固化的模制化合物的主体和盖状物限定。替代地，半导体管芯和键合引线由固化的模制化合物的主体来密封。在这种情况下，固化的模制化合物直接接触键合引线和半导体管芯。
导热衬底的第二表面可以在封装的背面暴露。以这种方式，热量可以穿过导热衬底从半导体管芯输送出去。同时，导热衬底可以提供有效的接地。例如，RF功率晶体管(例如，硅基横向扩散金属氧化物半导体“laterally diffused metal-oxide-semiconductor，LDMOS”或氮化镓基场效应晶体管“field-effect transistor，FET”)可以通过使用半导体管芯来接地，例如，通过导电衬底或通孔。
根据第二方面，本发明提供一种用于制造上述模制的RF功率封装的方法，方法包括以下步骤：提供具有第一表面和相对的第二表面的导热衬底，提供半导体管芯，所述半导体管芯具有RF功率晶体管，RF功率晶体管集成在半导体管芯上，并且提供引线框架，引线框架包括引线框架主体、连接到引线框架主体的多个引线和连接到引线框架主体的导热衬底，其中，每个引线包括第一引线端、相对的第二引线端、第一部段和第二部段，第一部段直接连接到第一引线端，第二部段的一端直接连接到第二引线端并且第二部段的相对的端部直接连接到第一部段。
作为下一步，将引线框架布置到模制型腔中，并且将模制化合物施加到模制型腔中，并且在模制型腔中使得模制化合物固化，以形成固化的模制化合物的主体，固化的模制化合物的主体通过直接粘附到多个引线和导热衬底而将导热衬底固定地连接到多个引线。
第一部段和第二部段分别完全在固化的模制化合物的主体的内部和外部延伸。此外，本发明的方法进一步包括提供盖部并且将盖部固定地连接到主体。通过弯曲多个引线的第二部段，每个第二部段至少被分成第一子部段、弯曲的子部段和第二子部段，第一子部段大体平行于导热衬底并且远离固化的模制化合物的主体延伸，第二子部段相对于第一子部段倾斜地延伸并且通过弯曲的子部段连接到第一子部段。
每个引线进一步包括弱化结构，弱化结构布置在第一子部段和第二子部段之间的边界处，弱化结构包括：引线中的凹部和贯穿引线的孔中的至少一者。
根据第二方面，方法可以包括进一步的步骤：将半导体管芯布置到导热衬底的第一表面上并且使用多个键合引线将电子电路连接到多个引线的第一引线端，其中，将半导体管芯布置到导热衬底的第一表面上是在施加模制化合物之前或之后进行的。对于包括空气腔的模制的RF功率封装，引线键合是在模制之后进行的。对于不包括空气腔的模制的RF功率封装，引线键合是在模制之前进行的。
此外，本发明的方法可以包括弯曲引线的第二部段的步骤。
附图说明
接下来，将参考附图更详细地描述本发明，在附图中：
图1示出了已知封装的横截面视图；
图2更详细地示出了图1的封装的引线；
图3示出了处于弯曲状态的图1的封装的引线；
图4示出了用于制造图1的封装的第一模具构件和第二模具构件；
图5示出了图1的封装的示意性俯视图；
图6示出了可以用于图1的封装的根据本发明改进的引线的三个示例；以及
图7A至图7C示出了根据本发明的不同引线的透视图。
具体实施方式
图5示出了图1的已知封装的示意性俯视图。除了改进的引线之外，本发明的一些实施例具有类似的俯视图。该引线的示例如图6所示。
图6示出了根据本发明的引线200A、200B、200C的三个不同实施例。在每个实施例中，指示了多条线。线O和线A之间的引线区域对应于第一引线端，线A和线B之间的区域对应于第一部段，线B和线C之间的区域对应于第一部分，线C和线D之间的区域对应于宽度过渡部分，以及线D和线E之间的区域对应于第二部分。第二部分还包括第二引线端(未示出)。尽管图6示出了引线的宽度在固化的模制化合物的主体外部的变化的实施例，但本发明同样适用于模制的RF功率封装，其中，位于固化的模制化合物的主体的外部的引线的宽度保持恒定，并且该宽度可选地等于位于固化的模制化合物的主体的内部的引线的宽度。
假设引线仅在包含弱化结构210的区域(即，孔211)中弯曲，则弯曲部段对应于线F1和F2之间的区域。在该假设下，对于引线200A、200B，第一子部段和第一部分彼此对应。对于引线200C，第一子部段对应于第一部分和宽度过渡区域的一部分。此外，引线200C示出了弱化结构210至少部分地布置在弯曲区域中。
很明显，对于引线200A、200B、200C，第一部段的沿平行于线A的方向的宽度与第一引线端的宽度相同，并且与第一部分的宽度相同。在引线200A中，宽度过渡部分具有基本为零的长度，这导致宽度的阶梯状变化。对于引线200B、200C，宽度过渡部分使得宽度能够更平缓的变化。
再次参考图5来定义w1和w2，根据本发明，宽度w2是第一引线端、第一部段和第一部分的宽度，宽度w2可以大于宽度w1，宽度w1是第二引线端的宽度。在一些实施例中，w2可以等于w1加至少1毫米，和/或w1/w2可以小于0.8。
在图6中，引线宽度的变化在固化的模制化合物的主体的外部发生，与图5所示的已知封装相反。该特点与弱化结构的使用相结合。更具体地，引线200A、200B、200C示出了弱化结构相对于宽度过渡部分的定位。然而，应当注意，本发明同样涉及仅使用弱化结构的模制的RF功率封装。
图7A至图7C示出了根据本发明的不同引线200D、200E、200F的透视图。如图所示，在引线200D、200E中，沿引线的长度方向延伸的细长孔211与沿引线的宽度方向延伸的细长的凹部212结合。更具体地，凹部212和孔211成直线，这意味着穿过凹部212的线与孔211相交。对于引线200F，凹部212沿引线的长度方向平行于孔212并且紧邻孔212延伸。
应当注意，根据本发明，凹部优选地应用于引线的顶侧，也就是说，应用于引线远离导热衬底的侧面。然而，本发明并不排除将凹部应用于引线的底侧或将凹部应用于引线的底侧和顶侧。
尽管已经使用本发明的详细实施例描述了本发明，但是应当注意，本发明不限于这些实施例。相反，可以在不脱离由所附权利要求限定的本发明的范围的情况下修改实施例。

Claims (10)

1.一种模制的射频(RF)功率封装，所述模制的射频功率封装包括：
导热衬底，所述导热衬底具有第一表面和相对的第二表面，其中，所述导热衬底的所述第二表面在封装的背面暴露；
半导体管芯，所述半导体管芯具有第一侧和第二侧，所述半导体管芯的所述第一侧布置在所述导热衬底的所述第一表面上，所述半导体管芯具有RF功率晶体管，所述RF功率晶体管集成在所述半导体管芯的所述第二侧上；
多个引线；
固化的模制化合物的主体，所述固化的模制化合物的主体通过直接粘附到所述多个引线和所述导热衬底而将所述导热衬底固定地连接到所述多个引线；
盖部，所述盖部固定地连接到所述固化的模制化合物的主体；
其中，每个引线包括第一引线端、相对的第二引线端、第一部段和第二部段，所述第一部段直接连接到所述第一引线端，所述第二部段的一端直接连接到所述第二引线端并且所述第二部段的相对的端部直接连接到所述第一部段；
其中，所述RF功率晶体管使用多个键合引线来连接到所述多个引线的所述第一引线端；
其中，对于每个引线，所述第一部段和所述第二部段分别完全在所述固化的模制化合物的主体的内部和外部延伸；
其中，所述多个引线的所述第二部段被弯曲或被配置为弯曲，从而将每个第二部段分成：
第一子部段，所述第一子部段大体平行于所述导热衬底并且远离所述固化的模制化合物的主体延伸；
弯曲的子部段；以及
第二子部段，所述第二子部段相对于所述第一子部段倾斜地延伸，并通过所述弯曲的子部段连接到所述第一子部段；
其特征在于，
每个引线进一步包括弱化结构，所述弱化结构至少部分地布置在所述弯曲的子部段中，所述弱化结构包括：引线中的凹部和贯穿引线的孔中的至少一者。
2.根据权利要求1所述的模制的RF功率封装，其中，所述第二子部段的长度与第一子部段的长度之间的比率至少为1，优选地大于2.5。
3.根据权利要求2所述的模制的RF功率封装，其中，所述第一子部段的长度与所述弯曲的子部段的长度之间的比率至少为0.2，并且优选地大于1。
4.根据权利要求1至3中任一项所述的模制的RF功率封装，其中，引线的厚度在介于200微米至500微米之间的范围内，优选地在介于200微米至350微米之间的范围内，并且其中，引线可以由铜、铜合金或其他金属或金属合金制成。
5.根据权利要求1至4中任一项所述的模制的RF功率封装，其中，对于每个引线，所述第二部段沿平行于所述固化的模制化合物的主体的被每个引线延伸穿过的侧面的方向的最大宽度在介于1毫米至20毫米之间的范围内，优选地在介于5毫米至15毫米之间的范围内。
6.根据权利要求1至5中任一项所述的模制的RF功率封装，其中，对于每个引线，所述弱化结构包括多个孔，所述多个孔沿平行于所述固化的模制化合物的主体的被每个引线延伸穿过的侧面的方向间隔开。
7.根据权利要求6所述的模制的RF功率封装，其中，每个引线的孔沿平行于所述固化的模制化合物的主体的被每个引线延伸穿过的侧面的方向和沿垂直于所述固化的模制化合物的主体的被每个引线延伸穿过的侧面的方向分别具有介于200微米至2000微米之间的最大内部尺寸和介于400微米至2000微米之间的最大内部尺寸。
8.根据权利要求1至7中任一项所述的模制的RF功率封装，其中，每个引线的所述弱化结构包括细长的凹部，所述细长的凹部沿平行于所述固化的模制化合物的主体的被每个引线延伸穿过的侧面的方向延伸。
9.一种用于制造根据权利要求1所述的模制的RF功率封装的方法，所述方法包括以下步骤：
提供具有第一表面和相对的第二表面的导热衬底；
提供半导体管芯，所述半导体管芯具RF功率晶体管，所述RF功率晶体管集成在所述半导体管芯上；
提供引线框架，所述引线框架包括引线框架主体、连接到所述引线框架主体的多个引线和连接到所述引线框架主体的导热衬底，其中，每个引线包括第一引线端、相对的第二引线端、第一部段和第二部段，所述第一部段直接连接到所述第一引线端，以及所述第二部段的一端直接连接到所述第二引线端并且所述第二部段的相对的端部直接连接到所述第一部段；
将所述引线框架布置到模制型腔中；
将模制化合物施加到所述模制型腔中，并且使得所述模制化合物固化，以形成固化的模制化合物的主体，所述固化的模制化合物的主体通过直接粘附到所述多个引线和所述导热衬底而将所述导热衬底固定地连接到所述多个引线，其中，所述第一部段和所述第二部段分别完全在所述固化的模制化合物的主体的内部和外部延伸；
提供盖部，并且将所述盖部固定地连接到主体；
其中，通过弯曲所述多个引线的所述第二部段，每个第二部段至少被分成第一子部段、弯曲的子部段和第二子部段，所述第一子部段大体平行于所述导热衬底并且远离所述固化的模制化合物的主体延伸，所述第二子部段相对于所述第一子部段倾斜地延伸并且通过所述弯曲的子部段连接到所述第一子部段；
其中，每个引线进一步包括弱化结构，所述弱化结构布置在所述第一子部段和所述第二子部段之间的边界处，所述弱化结构包括：引线中的凹部和贯穿引线的孔中的至少一者；
所述方法包括进一步的步骤：将所述半导体管芯布置到所述导热衬底的所述第一表面上并且使用多个键合引线将电子电路连接到所述多个引线的所述第一引线端，其中，将所述半导体管芯布置到所述导热衬底的所述第一表面上是在施加所述模制化合物之前或之后进行的。
10.根据权利要求9所述的方法，其中，对于包括空气腔的所述模制的RF功率封装，引线键合是在模制之后进行的，并且其中，对于不包括空气腔的所述模制的RF功率封装，引线键合是在模制之前进行的。
CN202111106756.0A 2020-09-18 2021-09-22 模制的rf功率封装 Pending CN114203662A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL2026503 2020-09-18
NL2026503A NL2026503B1 (en) 2020-09-18 2020-09-18 Molded RF power package

Publications (1)

Publication Number Publication Date
CN114203662A true CN114203662A (zh) 2022-03-18

Family

ID=73402058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111106756.0A Pending CN114203662A (zh) 2020-09-18 2021-09-22 模制的rf功率封装

Country Status (3)

Country Link
US (1) US11823986B2 (zh)
CN (1) CN114203662A (zh)
NL (1) NL2026503B1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US7821111B2 (en) * 2007-10-05 2010-10-26 Texas Instruments Incorporated Semiconductor device having grooved leads to confine solder wicking
WO2017002268A1 (ja) * 2015-07-02 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
NL2026503B1 (en) 2022-05-23
US20220093495A1 (en) 2022-03-24
US11823986B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
US5973388A (en) Leadframe, method of manufacturing a leadframe, and method of packaging an electronic component utilizing the leadframe
US8203848B2 (en) Circuit device and method of manufacturing the same
US5014113A (en) Multiple layer lead frame
KR100908961B1 (ko) 리드 프레임 및 그 반도체 패키지
EP2631942B1 (en) Semiconductor device and production method for same
US7781899B2 (en) Leadframe having mold lock vent
US5028741A (en) High frequency, power semiconductor device
US20030161109A1 (en) Electronic product with heat radiating plate
JP3533159B2 (ja) 半導体装置及びその製造方法
US20220108931A1 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor device
US5445995A (en) Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink
US20220139727A1 (en) Packaged Electronic Device
CN114203662A (zh) 模制的rf功率封装
US7221042B2 (en) Leadframe designs for integrated circuit plastic packages
JP3681922B2 (ja) 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
US20050161782A1 (en) Hybrid integrated circuit device and manufacturing method of the same
US20230178464A1 (en) Electronic Package and Electronic Device Comprising the Same
US11183436B2 (en) Power module package and packaging techniques
CN113711346B (zh) 电子封装、电子设备以及引线框架
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
JP2005328009A (ja) チップパッケージ、該チップパッケージの製造方法およびチップ実装基板
KR102260622B1 (ko) 고방열 큐에프엔 패키지
KR960003854B1 (ko) 반도체 장치 제조방법
JP3808640B2 (ja) モールド型モジュール
CN115763413A (zh) 引线框架一体型基板、半导体装置及它们的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination