CN113711346B - 电子封装、电子设备以及引线框架 - Google Patents

电子封装、电子设备以及引线框架 Download PDF

Info

Publication number
CN113711346B
CN113711346B CN202080029303.XA CN202080029303A CN113711346B CN 113711346 B CN113711346 B CN 113711346B CN 202080029303 A CN202080029303 A CN 202080029303A CN 113711346 B CN113711346 B CN 113711346B
Authority
CN
China
Prior art keywords
width
electronic package
leads
lead
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080029303.XA
Other languages
English (en)
Other versions
CN113711346A (zh
Inventor
弗兰斯·梅乌森
尤尔根·拉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samba Holdco Netherlands BV
Original Assignee
Samba Holdco Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samba Holdco Netherlands BV filed Critical Samba Holdco Netherlands BV
Publication of CN113711346A publication Critical patent/CN113711346A/zh
Application granted granted Critical
Publication of CN113711346B publication Critical patent/CN113711346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种电子封装，一种包括这种封装的电子设备以及一种用于制造电子封装的引线框架。本发明特别涉及其中布置有射频(RF)电路的电子封装。根据本发明，夹紧部分的宽度基本上大于引线端部部分的宽度，夹紧部分的宽度被选择成使得基本上防止在施加模塑料期间内部部分和/或主体部分相对于外部部分弯曲，从而避免了模塑料溢料和/或渗出到内部部分上。

Description

电子封装、电子设备以及引线框架
技术领域
本发明涉及一种电子封装、一种包括这种封装的电子设备以及一种用于制造电子封装的引线框架。本发明特别涉及其中布置有射频(radiofrequency，RF)电路的电子封装，该电子封装特别是高功率RF晶体管，例如为硅基横向扩散金属氧化物半导体(laterallydiffused metal-oxide-semiconductor，LDMOS)晶体管或氮化镓基场效应晶体管(field-effect transistors，FETs)。
背景技术
用于高功率RF功率晶体管的电子封装在本领域中是已知的。在图1中以横截面图示出了用于高功率RF功率晶体管的电子封装的示例。图2A示出了相应的示意性俯视图。已知的封装1包括基板10、与基板10隔开的引线20以及含有固化模塑料的主体30。主体30固定地附接到基板10和引线20。更具体地，主体30将引线20和基板10保持在固定的相互位置上。此外，引线20从封装1的内部到封装1的外部贯穿主体30。
每根引线20包括内部部分21，该内部部分在封装1内延伸，并且基本上不含模塑料，以使一根或多根接合线61能够接合到该内部部分上。
每根引线20还包括在主体30内延伸的主体部分22以及在封装1的外部延伸并且基本上不含模塑料的外部部分23。
在封装1中，外部部分23的引线端部部分231的宽度w1基本上小于内部部分21的宽度w5。应当注意，在下文中，除非另有说明，否则引线的一部分的宽度对应于引线的该部分的最大宽度。例如，特定部分可以具有锥形形式。在这种情况下，锥形部分的宽度对应于该部分的最大宽度。
在施加模塑料期间，外部部分23的被布置成与主体部分22直接相邻的至少夹紧部分232在两侧被模具夹紧。
封装1包括盖50，该盖借助于胶水52或其它粘合剂固定地连接到主体30。盖50、主体30和基板10之间的空间限定了腔体51，该腔体中布置有电子元件60。在此，电子元件60可以例如包括半导体管芯，该半导体管芯上布置有高功率RF晶体管。接合线61用于实现高功率RF晶体管和引线20之间的电连接。更具体地，接合线61在半导体管芯上的接合条62和/或多个接合焊盘与引线20的内部部分21之间延伸。
由于该腔体的存在，这种类型的封装通常被称为腔体封装。本发明特别涉及这种类型的封装。
高功率射频设备的可靠性和可制造性非常重要。这些设备在极端条件(例如高温)下运作，并通常用于应保持长时间运行的设备，例如用于移动电信3G/4G/5G的基站。
从US2018/082915 A1中已知一种电子封装。从US2018/096937A1、US 2018/122729A1、US2009/023248A1、US 4 246 697A、US 4 012 766 A、US 2005/012186A1以及US2006/108679 A1中已知其他的电子封装。
申请人发现，已知的腔体封装并不总能满足高可靠性和高可制造性的需求。更具体地，申请人发现，已知的腔体封装容易受到被称为模塑料溢料和/或渗出的问题的影响。这个问题涉及从引线的内部部分溢出的模塑料。当这种情况发生时，接合线不再能够可靠地连接到内部部分。封装中的电子元件和引线之间的连接可能会随着时间的推移而中断，或者可能从一开始就不存在。无论在何种情况下，都会发生电气故障。
发明内容
本发明借助于电子封装来解决这个问题。
在已知的腔体封装中，夹紧部分的宽度与引线端部部分的宽度基本相同。引线的内部部分的宽度由例如接合条的宽度和/或高功率晶体管的宽度限定。尤其是对于高功率设备，接合条的宽度基本上大于引线端部部分的宽度。引线端部部分的宽度通常由电气特性考虑来决定，因为假设引线端部部分是具有明确定义的特定特性阻抗的传输线的一部分。
在已知的腔体封装中，在主体部分中克服了引线端部部分的宽度和内部部分的宽度的差异。图2A至图2C示出了这一点，其中，引线的宽度在主体部分中如箭头A所示的那样发生变化。
在模塑过程期间，将两个模具部件放置在一起以形成腔体，液体模塑料将被插入(在传递模塑的情况下)或注射(在注射模塑的情况下)到该腔体中。这些模具部件在最终封装中不应存在模塑料的位置处彼此接触。这些模具部件彼此接触的重要位置是夹紧部分。
同时，一些内部区域也应该保持不含模塑料，尽管这些区域没有被模具部件夹紧。这种区域的示例是引线的内部部分的上表面。在模塑过程期间，该上表面压靠在模具部件上(反之，该模具部件压靠在上表面上)，使得模塑料不能到达该表面。在某些情况下，薄膜被布置在模具部件和内部部分的上表面之间。这一过程被称为薄膜辅助模塑。
图2B示出了上述情况，其中，引线20的外部部分23被模具段Ml、M2夹紧，并且其中，只有内部部分21的顶侧与模具段M3接触。图2C示出了相应的俯视图。
申请人发现，与腔体封装有关的上述模塑过程有时会导致模塑料在引线的内部部分的上表面上溢料和/或渗出。申请人从模拟和实验中得出以下结论，即，该问题与引线的机械刚度不足有关。
根据本发明，通过确保夹紧部分的宽度基本上大于引线端部部分的宽度来提高引线的刚度。申请人进一步得出以下结论，即，由于夹紧部分是引线的被夹紧的部分，因此夹紧部分的宽度应被选择成使得防止在施加模塑料期间内部部分和/或主体部分相对于外部部分弯曲。这样的弯曲将在引线的内部部分和模具部件之间为模塑料创造空间。申请人已经意识到，为了防止上述弯曲，重要的是夹紧部分的宽度不应与内部部分的宽度偏离太多。更具体地，发现了弯曲量取决于夹紧部分相对于内部部分在横向方向上延伸的程度。
夹紧部分的宽度至少比引线端部部分的宽度大1.1倍，优选地大1.5倍，更优选地大2倍，甚至更优选地大4倍。此外，内部部分的宽度在0.75mm至8mm之间的范围内。此外，引线端部部分的宽度大于0.25mm。
引线的厚度在0.1mm至0.35mm之间的范围内，更优选地在0.2mm至0.3mm之间的范围内。
夹紧部分的宽度、主体部分的宽度以及内部部分的宽度相同。
封装还可以包括盖，该盖例如借助于胶水或不同的粘合剂固定地连接到主体，其中，盖、主体和基板之间的空间限定了腔体，该腔体中布置有电子元件。电子元件可包括安装到基板上的半导体管芯以及在引线的内部部分与半导体管芯之间延伸的多根接合线。封装可包括被布置在半导体管芯上的射频“RF”功率晶体管，其中，功率晶体管使用多根接合线连接到引线的内部部分。更具体地，RF功率晶体管的输出可以电连接到接合条和/或多个接合焊盘，接合条和/或多个接合焊盘被布置在半导体管芯上并且使用所述多根接合线电连接到内部部分。通常，接合条的宽度或多个接合焊盘的组合宽度可以基本上等于内部部分的宽度。
基板可以是导电基板，并且可以优选地包括散热器、管芯焊盘和/或凸缘。更具体地，导电基板可用于提供电接地。另外或可替代地，主体可以是环形的。在其它实施例中，基板和主体可以一体地形成。
封装包括多根上述引线。
根据第二方面，本发明提供了一种包括上述电子封装的电子设备。
附图说明
下文将参照附图更详细地描述本发明，在附图中：
图1示出了已知的电子封装的横截面图；
图2A示出了已知的电子封装的俯视图；
图2B和图2C示出了用于图2A的封装的模塑过程；
图3示出了根据本发明的电子封装的横截面图；
图4示出了根据本发明的电子封装的俯视图；
图5示出了引线的总体形状；
图6示出了引线的两种可能的形状；
图7示出了引线的另外两种可能的形状；
图8示出了引线的又一种可能的形状；以及
图9示出了引线框架的实施例。
具体实施方式
图3示出了根据本发明的电子封装100的横截面图，图4示出了根据本发明的电子封装100的俯视图。通过比较图1和图3可以推断出，已知的电子封装和根据本发明的电子封装100之间的横截面图没有差异。与已知的电子封装类似，电子封装100包括基板110、与基板110隔开的引线120以及含有固化模塑料的主体130。封装100还包括盖150，该盖借助于胶水152或其它粘合剂固定地连接到主体130。盖150、主体130和基板110之间的空间限定了腔体151，该腔体中布置有电子元件160。在此，电子元件160可以例如包括半导体管芯，该半导体管芯上布置有高功率RF晶体管。接合线161用于实现高功率RF晶体管和引线120之间的电连接。
图4示出了根据本发明的电子封装100的俯视图。与图2A中所示的已知封装1的俯视图相比，引线120的外部部分123的不同之处在于，夹紧部分1232比图2A中的夹紧部分232宽得多。更具体地，夹紧部分1232比引线端部部分1231宽得多。类似于图2A，引线120仍然包括内部部分121和主体部分122。
图5示出了引线的总体形状。如在图中可以看到，引线120的大部分可以具有锥形形式。此外，尽管图5示出了远离封装100的中心的锥形，但对于引线120的某些部分，反向锥形同样也是可能的。此外，图5所示的引线是对称的。然而，应当注意，本发明并不排除非对称的引线。
对于每个部分，示出了宽度w1至w5。在此，宽度对应于给定部分的最大宽度。例如，w5对应于内部部分121的最大宽度。
参照图5，电子元件被布置在封装100的内部。该元件(图5中未示出)连接到接合条162。接合线161在接合条162和内部部分121之间延伸。内部部分121和主体部分122之间的界面由虚线表示。此外，w4表示主体部分122的最大宽度。主体部分122连接到具有宽度w3的夹紧部分1232，该夹紧部分又连接到具有宽度w2的阻挡条部分1233。该阻挡条部分1233连接到引线端部部分1231，该引线端部部分可以细分为具有宽度w1A的第一子部分1231_1和具有宽度W1B的第二子部分1231_2。
如在图5中可以看到，第二子部分1231_2的边缘1231_2A分别平行地延伸，并且阻挡条部分1233的边缘1233A分别平行地延伸，而第一子部分1231_1的边缘1231_1A、夹紧部分1232的边缘1232A、主体部分122的边缘122A和内部部分121的边缘121A分别呈锥形形式示出。应当注意，这种锥形形式只是示例。这些边缘中的一些或全部平行延伸的其他实施例同样是可能的。图4示出了该其他实施例的示例。在此可以看到，在夹紧部分1232和阻挡条部分之间的界面处或附近，引线120的宽度突然改变。
图6示出了引线的两种可能的形状。左侧的示例的特征在于，相对于内部部分121的左侧和右侧具有不同的偏移量。在这两种情况下，引线120的宽度在主体部分122内以及在夹紧部分1232和阻挡条部分1233之间的界面处或附近发生改变。
右侧的示例的特征在于，在左侧，夹紧部分1232延伸超过内部部分121。这可以由负偏移量Off1表征。在另一侧，内部部分121以偏移量Off2延伸超过夹紧部分1232。此外，引线端部部分1231相对于内部部分121和夹紧部分1232不是对称布置的。
图7示出了引线的另外两种可能的形状。在此，虚线表示夹紧部分1232和主体部分122之间的界面。
左侧的形状与图4至图6所示的形状的不同之处在于，夹紧部分1232包括与内部1232C隔开的外部1232A、1232B。此外，内部1232C的宽度、阻挡条部分1233的宽度和引线端部部分1231的宽度均相同。
右侧的形状示出了夹紧部分1232可以具有类似于第一子部分1231_1的锥形形式。然而，边缘1232A相对于主体130的侧面的角度不能太大。为了说明这一点，图7示出了阻挡条170，如果这些引线同时用于封装100中，则该阻挡条可以在图7所示的两条引线之间延伸。本领域技术人员将容易理解，这种构造仅用于说明目的，因为大多数封装将仅具有一种类型的引线120。此外，阻挡条170仅在将各种封装100与相应引线框架隔开之前存在。
如果边缘1232A的角度太大，则在阻挡条170和边缘1232A之间将没有足够的空间来使阻挡条170穿过。这个问题在图8所示的形状中得到解决。在此，引线120的宽度在夹紧部分1232内显示为阶梯状。应当注意，在这些实施例中，夹紧部分1232和阻挡条部分1233之间的清晰边界是不可见的。
图9示出了引线框架200的实施例。引线框架200包括引线框架主体210，并且用于同时制造多个电子封装100。为此，对于待制造的每个电子封装100，引线框架200包括基板110和多根引线120。如图所示，基板110使用拉杆211与引线框架主体210进行连接。引线120使用阻挡条170相互连接。连接凸片212提供了与引线框架主体210的进一步连接。
为了使用引线框架200制造电子封装100，将施加模塑料作为形成主体130的第一步骤。主体130相对于引线120固定基板110。作为下一步骤，将一个或多个电子元件放置到基板110上，并且在一个或多个电子元件与引线120之间实现接合线连接。此后，将使用单独模塑过程制成的盖150固定地连接到主体130。作为最后的步骤，拉杆211、阻挡条170和连接凸片212将被穿孔，从而将电子封装100与引线框架200的其余部分隔开。
在上面的描述中，已经使用本发明的详细实施例描述了本发明。然而，本领域技术人员将容易理解，本发明不限于这些实施例，而是可以在不脱离本发明范围的情况下进行各种修改。

Claims (12)

1.模塑腔体电子封装(100)，所述电子封装包括：
基板(110)；
多根引线(120)，每根引线与所述基板(110)隔开；
含有固化模塑料的主体(130)，所述主体直接且固定地附接到所述基板(110)和所述多根引线(120)；
固定地连接到所述主体(130)的盖(150)，其中，所述盖(150)、所述主体(130)和所述基板(110)之间的空间限定了腔体(151)，所述腔体中布置有电子元件(160)；
其中，所述多根引线(120)中的每根引线(120)从所述电子封装(100)的内部到所述电子封装(100)的外部贯穿所述主体(130)；
其中，所述多根引线(120)中的每根引线(120)包括：
内部部分(121)，所述内部部分在所述电子封装(100)的内部延伸，并且不含模塑料，以使一根或多根接合线(161)能够接合到所述内部部分上；
在所述主体(130)内延伸的主体部分(122)；以及
在所述电子封装(100)的外部延伸并且不含模塑料的外部部分(123)；
其中，所述电子元件(160)包括安装到所述基板(110)上的半导体管芯以及在所述多根引线(120)的内部部分(121)与所述半导体管芯之间延伸的多根接合线(161)；
其中，对于所述多根引线(120)中的每根引线：
所述外部部分(123)的引线端部部分(1231)的宽度(w1)小于所述内部部分(121)的宽度(w5)；
所述外部部分(123)包括被布置成与所述主体部分(122)直接相邻的至少夹紧部分(1232)，所述夹紧部分(1232)适于在两侧被模具夹紧；
所述引线(120)的厚度在介于0.1mm至0.35mm之间的范围内；
所述夹紧部分(1232)的宽度(w3)至少比所述引线端部部分的宽度大1.1倍；
所述内部部分(121)的宽度在介于0.75mm至8mm之间的范围内；
所述引线端部部分(1231)的宽度大于0.25mm；
所述夹紧部分(1232)的宽度(w3)、所述主体部分(122)的宽度(w4)和所述内部部分(121)的宽度(w5)相同。
2.根据权利要求1所述的电子封装(100)，其中，所述引线(120)的厚度在介于0.2mm至0.3mm之间的范围内。
3.根据权利要求1或2所述的电子封装(100)，其中，所述夹紧部分(1232)的宽度(w3)至少比所述引线端部部分的宽度大1.5倍。
4.根据权利要求1或2所述的电子封装(100)，所述电子封装还包括布置在所述半导体管芯上的射频RF功率晶体管，所述功率晶体管使用所述多根接合线(161)连接到所述引线(120)的内部部分(121)。
5.根据权利要求4所述的电子封装(100)，其中，所述RF功率晶体管的输出电连接到接合条(162)和/或多个接合焊盘，所述接合条和/或多个接合焊盘被布置在所述半导体管芯上并且使用所述多根接合线(161)电连接到所述内部部分(121)。
6.根据权利要求5所述的电子封装(100)，其中，所述接合条(162)的宽度(w6)或所述多个接合焊盘的组合宽度等于所述内部部分(121)的宽度(w5)。
7.根据权利要求1或2所述的电子封装(100)，其中，所述基板(110)是导电基板。
8.根据权利要求1或2所述的电子封装(100)，其中，所述主体(130)是环形的。
9.根据权利要求3所述的电子封装(100)，其中，所述夹紧部分(1232)的宽度(w3)至少比所述引线端部部分的宽度大2倍。
10.根据权利要求3所述的电子封装(100)，其中，所述夹紧部分(1232)的宽度(w3)至少比所述引线端部部分的宽度大4倍。
11.根据权利要求7所述的电子封装(100)，其中，所述基板包括散热器、管芯焊盘和/或凸缘。
12.电子设备，所述电子设备包括根据权利要求1至11中任一项所述的电子封装(100)。
CN202080029303.XA 2019-03-18 2020-03-18 电子封装、电子设备以及引线框架 Active CN113711346B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2022759A NL2022759B1 (en) 2019-03-18 2019-03-18 Electronic package, electronic device, and lead frame
NL2022759 2019-03-18
PCT/NL2020/050180 WO2020190137A1 (en) 2019-03-18 2020-03-18 Electronic molded package

Publications (2)

Publication Number Publication Date
CN113711346A CN113711346A (zh) 2021-11-26
CN113711346B true CN113711346B (zh) 2024-03-05

Family

ID=66476788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080029303.XA Active CN113711346B (zh) 2019-03-18 2020-03-18 电子封装、电子设备以及引线框架

Country Status (5)

Country Link
US (1) US20220157699A1 (zh)
EP (1) EP3942601B1 (zh)
CN (1) CN113711346B (zh)
NL (1) NL2022759B1 (zh)
WO (1) WO2020190137A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148743A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922894B1 (en) * 2016-09-19 2018-03-20 Nxp Usa, Inc. Air cavity packages and methods for the production thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012766A (en) * 1973-08-28 1977-03-15 Western Digital Corporation Semiconductor package and method of manufacture thereof
US4246697A (en) * 1978-04-06 1981-01-27 Motorola, Inc. Method of manufacturing RF power semiconductor package
JPS57155761A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Electronic component part
JPS62169354A (ja) * 1986-12-22 1987-07-25 Hitachi Ltd 半導体装置の実装構造
KR100857161B1 (ko) * 2001-01-31 2008-09-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7221042B2 (en) * 2004-11-24 2007-05-22 Agere Systems Inc Leadframe designs for integrated circuit plastic packages
US7445967B2 (en) * 2006-01-20 2008-11-04 Freescale Semiconductor, Inc. Method of packaging a semiconductor die and package thereof
US8207597B2 (en) * 2006-07-14 2012-06-26 Stats Chippac Ltd. Integrated circuit package system with flashless leads
US9865528B2 (en) * 2015-12-11 2018-01-09 Ubotic Company Limited High power and high frequency plastic pre-molded cavity package
NL2017349B1 (en) * 2016-08-23 2018-03-06 Ampleon Netherlands Bv Packaged RF power amplifier having a high power density
JP6790684B2 (ja) * 2016-09-30 2020-11-25 富士電機株式会社 半導体装置
US9979360B1 (en) * 2016-12-20 2018-05-22 Nxp Usa, Inc. Multi baseband termination components for RF power amplifier with enhanced video bandwidth

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922894B1 (en) * 2016-09-19 2018-03-20 Nxp Usa, Inc. Air cavity packages and methods for the production thereof

Also Published As

Publication number Publication date
NL2022759B1 (en) 2020-09-25
US20220157699A1 (en) 2022-05-19
WO2020190137A1 (en) 2020-09-24
EP3942601B1 (en) 2022-09-28
CN113711346A (zh) 2021-11-26
EP3942601A1 (en) 2022-01-26

Similar Documents

Publication Publication Date Title
JP5873998B2 (ja) 半導体装置及びその製造方法
KR100908961B1 (ko) 리드 프레임 및 그 반도체 패키지
US20070241433A1 (en) Semiconductor device package with base features to reduce leakage
JP2011049343A (ja) 電力用半導体装置とその製造方法
US20210375730A1 (en) Package with dies mounted on opposing surfaces of a leadframe
CN104517913A (zh) 半导体装置及其制造方法
KR102011559B1 (ko) 반도체 장치 및 그 제조 방법
CN113711346B (zh) 电子封装、电子设备以及引线框架
EP3474322B1 (en) Semiconductor device and method of manufacture
CN106129035B (zh) 具有模制锁定的露出焊盘式集成电路封装件
CN113544838B (zh) 封装的电子设备
US11527451B2 (en) Molded air-cavity package and device comprising the same
JP2015002245A (ja) モールドパッケージを備えた電子装置
CN109841598A (zh) 多相半桥驱动器封装以及制造方法
US10886201B2 (en) Power device having a substrate with metal layers exposed at surfaces of an insulation layer and manufacturing method thereof
NL2025182B1 (en) Electronic package and electronic device comprising the same
JP2014511044A (ja) デゲートの間の低減されたモールドスティッキングのためのリードフレームストリップ
JP5377733B2 (ja) 電力用半導体装置
CN110993580A (zh) 用于裸片接合的多夹结构
US20220199478A1 (en) Semiconductor Packages and Methods for Manufacturing Thereof
CN114203662A (zh) 模制的rf功率封装
US20230187291A1 (en) Housing, Semiconductor Module Comprising a Housing and Method for Producing a Housing
CN117727728A (zh) 用于半导体管芯的减小应力夹具
JP2000114448A (ja) 半導体装置およびその製造方法
JP2014207261A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant