JPWO2017159649A1 - プリント配線板、電子回路、配線の決定方法及びプログラム - Google Patents

プリント配線板、電子回路、配線の決定方法及びプログラム Download PDF

Info

Publication number
JPWO2017159649A1
JPWO2017159649A1 JP2018505931A JP2018505931A JPWO2017159649A1 JP WO2017159649 A1 JPWO2017159649 A1 JP WO2017159649A1 JP 2018505931 A JP2018505931 A JP 2018505931A JP 2018505931 A JP2018505931 A JP 2018505931A JP WO2017159649 A1 JPWO2017159649 A1 JP WO2017159649A1
Authority
JP
Japan
Prior art keywords
line
length
fiber
signal line
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018505931A
Other languages
English (en)
Other versions
JP6536738B2 (ja
Inventor
和弘 柏倉
和弘 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2017159649A1 publication Critical patent/JPWO2017159649A1/ja
Application granted granted Critical
Publication of JP6536738B2 publication Critical patent/JP6536738B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

差動スキューの小さい配線を提供する。プリント配線板１１０は、ガラスクロス２２と樹脂２３から構成される絶縁層と、ガラスクロス２２のファイバ２０と平行な区間Ｓｌ２ｉ−１と区間Ｓｌ２ｉと両区間を接続する線路とから構成される正信号線路１０と、区間Ｓｌ’２ｉ−１と区間Ｓｌ’２ｉと両区間を接続する線路とから構成される負信号線路１１とを備える。区間Ｓｌ２ｉ−１と区間Ｓｌ２ｉとの距離はファイバ２０の間隔Ｐｇ１の１／２である。区間Ｓｌ２ｉ−１の総線路長と区間Ｓｌ２ｉの総線路長とが等しく、区間Ｓｌ’２ｉ−１の総線路長と区間Ｓｌ’２ｉの線路の総線路長とが等しく、区間Ｓｌ２ｉ−１と区間Ｓｌ２ｉの総線路長と区間Ｓｌ’２ｉ−１と区間Ｓｌ’２ｉの総線路長とが等しく、正信号線路１０の線路長と負信号線路１１の線路長とが等しいことを特徴とする。

Description

本発明は、プリント配線板、電子回路、配線の決定方法及びプログラムに関する。
一般に、プリント配線板は、絶縁体層に伝送線路となる銅箔を貼り付け形成される。絶縁体層は、ファイバを縦横に編み込んだガラスクロスに樹脂を含ませて形成されている。このため、絶縁体層内のファイバと樹脂との体積比率は均一ではない。従って、伝送線路の位置により、絶縁体層の対向部分の誘電率が異なる。この誘電率の差はプリント配線板上に形成された伝送線路の伝搬遅延に影響を与える。
差動信号線路を構成する正信号線路と負信号線路とは、線路の位置が異なるため、対向部分の誘電率に差が生じる。この誘電率の差により、正信号線路と負信号線路とで伝搬遅延に差（差動スキュー）が生じる。
本来、差動信号は正信号と負信号とで１８０°の位相差を必要とするが、差動スキューの発生により正信号と負信号との位相差が小さくなると、挿入損失が増大する。このため、正信号線路と負信号線路との間で、差動スキューを発生させないことが望ましい。
このような観点から、差動スキューを抑える技術が提案されている。
例えば、特許文献１は、線路幅を、ガラスクロスに編み込まれたファイバの間隔の７５％〜９５％にすることで、差動スキューを軽減する技術を開示する。
特許文献２は、差動信号線路を正弦波状に配線することで、差動スキューを軽減する技術を開示する。
特許文献３は、ファイバの間隔と差動信号線路の間隔を一致させることで、差動スキューを軽減する技術を開示する。
特開２０１４−１３０８６０号公報 特開２０１５−０５０９２４号公報 国際公開第２０１６／１１７３２０号
特許文献１に開示された技術では、線路幅を、ガラスクロスに編み込まれたファイバの間隔の７５％〜９５％に設定する。ファイバの間隔は、一般に０．４〜０．７ｍｍ程度であるため、この技術では０．３ｍｍ以上の線路幅が必要となる。一般に多層配線板に使用される線路幅は０．１ｍｍ程度であるため、０．３ｍｍ以上の線路幅を必要とするこの技術は、実際の製品に適用するのは困難である。
また、特許文献２に開示された技術では、線路を正弦波状に配置するため、線路幅より広い領域が必要となる。従って、ＬＳＩ（Large Scale Integrated circuit）直下等の配線領域の狭い領域では、この技術を適用した差動信号線路を配線するのは難しく、適用困難である。例えば、１ｍｍ格子のＢＧＡ（Ball Grid Array）端子に、この技術を適用した差動信号線路を線路幅０．１ｍｍで配線するのは困難である。
特許文献３に開示された技術では、ファイバの間隔と差動信号線路の間隔を一致させる。しかし、上述したように、ファイバの間隔は一般に０．４〜０．７ｍｍであり、１ｍｍ格子のＢＧＡ端子などを有するＬＳＩ直下の配線領域等には適用困難である。
本発明は、上記実情に鑑みてなされたものであり、狭い配線領域に適用可能な差動スキューの小さい配線を備えたプリント配線板とその製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係るプリント配線板は、
ファイバを編み込んだガラスクロスと、前記ガラスクロスに含ませた樹脂とから構成される絶縁層と、
前記ガラスクロスに編み込まれたファイバと平行な仮想直線上に延在する第１の線路、
前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた距離だけ前記第１の線路が延在する仮想直線から離れ、前記第１の線路と平行な仮想直線上に延在する第２の線路、
前記第１の線路と前記第２の線路とを構成する線路間を接続する第３の線路、
から構成されている第１の配線と、
前記第１の線路と平行な仮想直線上に延在する第４の線路、
前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた距離だけ前記第４の線路が延在する仮想直線から離れ、前記第４の線路と平行な仮想直線上に延在する第５の線路、
前記第４の線路と前記第５の線路とを構成する線路間を接続する第６の線路、
から構成されている第２の配線と、
を備え、
前記第１の線路の総線路長と前記第２の線路の総線路長とが等しく、
前記第５の線路の総線路長と前記第６の線路の総線路長とが等しく、
前記第４の線路と前記第５の線路との総線路長と、前記第１の線路と前記第２の線路との総線路長とが等しく、
前記第１の配線の線路長と前記第２の配線の線路長とが等しい、
ことを特徴とする。
本発明により、プリント配線板は、狭い配線領域に適用可能な差動スキューの小さい配線を備えることができる。
本発明の実施の形態１に係るプリント配線板の平面図である。 （ａ）は図１のＩＩ−ＩＩ断面図、（ｂ）はＩＩ’−ＩＩ’断面図である。なお、図面を見やすくするため、断面図のハッチングは省略している。 （ａ）は図１のＩＩ−ＩＩ断面の拡大図、（ｂ）、（ｃ）、（ｄ）は、（ａ）の断面における樹脂に対するファイバの体積比率を示すグラフである。 配線パターンを形成するためのプログラムを実行する処理装置のブロック図である。 本発明の実施の形態１に係る配線パターンの決定方法のフローチャートである。 図５の選択された線路の配線の算出方法のフローチャートである。 選択された線路における配線パターンの算出方法を説明するための図である。 本発明の実施の形態２に係るプリント配線板の平面図である。 本発明の実施の形態３に係るプリント配線板の平面図である。 本発明の実施の形態４に係るプリント配線板の平面図である。 本発明の実施の形態５に係るプリント配線板の平面図である。 本発明の実施の形態６に係るプリント配線板の平面図である。 本発明の実施の形態７に係るプリント配線板の平面図である。 変形例に係るプリント配線板を説明する図である。 本発明の実施の形態に係るプリント配線板の平面図である。
以下、本発明の実施の形態に係るプリント配線板とその製造方法について、図面を参照して説明する。
（実施の形態１）
実施の形態１に係るプリント配線板１１０は、図１、図２（ａ）、（ｂ）に示すように、ファイバ２０、２１を縦横に編み込んだガラスクロス２２に樹脂２３を含ませて形成された絶縁層２５、２６と、導体である銅箔等から構成され、絶縁層２５、２６の間に配線された伝送線路１２と、絶縁層２５、２６を挟んで配置されたグランド層２４とから構成される。ファイバ２０の間隔をＰｇ１とする。以下、ファイバ２０の間隔をガラスクロス間隔という。
図２（ａ）、（ｂ）に示すように、絶縁層２５、２６を構成するファイバ２０は互いに平行に配置されている。
図１に示すように、伝送線路１２は、正信号線路１０と、負信号線路１１から構成される。正信号線路１０と負信号線路１１は、それぞれ、線路幅０．１〜０．２ｍｍに形成されている。正信号線路１０と負信号線路１１とは間隔Ｄｐの互いに平行な線路である。間隔Ｄｐ＜ガラスクロス間隔Ｐｇ１である。
伝送線路１２は曲げを繰り返すジグザグ線路である。正信号線路１０は、ファイバ２０と平行な直線部の正信号線路区間Ｓｌ２ｉ−１に長さＬ２ｉ−１の線路を、正信号線路区間Ｓｌ２ｉに長さＬ２ｉの線路を有する。負信号線路１１は、正信号線路区間Ｓｌ２ｉ−１に平行な直線部の負信号線路区間Ｓｌ’２ｉ−１に長さＬ’２ｉ−１の線路を、負信号線路区間Ｓｌ’２ｉに長さＬ’２ｉを有する。なお、ｉは任意の自然数である。なお、正信号線路区間Ｓｌ２ｉ−１と負信号線路区間Ｓｌ’２ｉ−１は奇数番目の線路区間を、正信号線路区間Ｓｌ２ｉと負信号線路区間Ｓｌ’２ｉは偶数番目の線路区間を表す。
正信号線路区間Ｓｌ２ｉ−１と正信号線路区間Ｓｌ２ｉとの間は、直線状の線路で接続されている。同様に、負信号線路区間Ｓｌ’２ｉ−１と負信号線路区間Ｓｌ’２ｉとの間は、直線状の線路で接続されている。
奇数番目の正信号線路区間Ｓｌ２ｉ−１は同一の仮想直線上に延在し、偶数番目の正信号線路区間Ｓｌ２ｉは正信号線路区間Ｓｌ２ｉ−１と平行な同一の仮想直線上に延在する。同様に、奇数番目の負信号線路区間Ｓｌ’２ｉ−１は同一の仮想直線上に延在し、偶数番目の負信号線路区間Ｓｌ’２ｉは負信号線路区間Ｓｌ’２ｉ−１と平行な同一の仮想直線上に延在する。正信号線路区間Ｓｌ２ｉ−１が延在する仮想直線と、正信号線路区間Ｓｌ２ｉが延在する仮想直線との間隔は、ガラスクロス間隔Ｐｇ１の１／２である。同様に、負信号線路区間Ｓｌ’２ｉ−１が延在する仮想直線と、負信号線路区間Ｓｌ’２ｉが延在する仮想直線との間隔も、Ｐｇ１／２である。
数式１に示すように、正信号線路区間Ｓｌ２ｉ−１の総線路長と正信号線路区間Ｓｌ２ｉの総線路長とは等しい。また、負信号線路区間Ｓｌ’２ｉ−１の総線路長と負信号線路区間Ｓｌ’２ｉの総線路長とは等しい。正信号線路区間の総線路長、つまり、正信号線路区間Ｓｌ２ｉ−１と正信号線路区間Ｓｌ２ｉとの総線路長と、負信号線路区間の総線路長、つまり、負信号線路区間Ｓｌ’２ｉ−１と負信号線路区間Ｓｌ’２ｉとの総線路長とは等しい。なお、数式１において、Ｎ１は正信号線路区間Ｓｌ２ｉ−１の数を、Ｎ２は正信号線路区間Ｓｌ２ｉの数を、Ｎ’１は負信号線路区間Ｓｌ’２ｉ−１の数を、Ｎ’２は負信号線路区間Ｓｌ’２ｉの数を表し、Ｎ＝Ｎ１＋Ｎ２、Ｎ’＝Ｎ’１＋Ｎ’２である。
Figure 2017159649
また、正信号線路１０の全長と負信号線路１１の全長とは等しい。
次に、上記構成を備えるプリント配線板１１０の特性を説明する。
正信号線路１０の正信号線路区間Ｓｌ２ｉ−１においては、図２（ａ）に示すように、正信号線路１０ａ付近（対向する領域）の樹脂２３に対するファイバ２０の体積比率は高い。一方、正信号線路区間Ｓｌ２ｉにおいては、図２（ｂ）に示すように、正信号線路１０ｂ付近（対向する領域）の樹脂２３に対するファイバ２０の体積比率は低い。
ここで、正信号線路区間Ｓｌ２ｉ−１と正信号線路区間Ｓｌ２ｉとは、それぞれ、ファイバ２０に平行な仮想直線上に延在する。このため、各正信号線路区間Ｓｌ１〜Ｓ２・Ｎ１−１付近（対向する領域）の単位距離あたりの樹脂２３に対するファイバ２０の体積比率は互いにほぼ等しい。よって、各正信号線路区間Ｓｌ１、Ｓｌ３、...、Ｓ２・Ｎ１−１とグランド層２４との間の単位距離あたりの誘電率は互いにほぼ等しい。同様に、各正信号線路区間Ｓｌ２、Ｓｌ４、...、Ｓ２・Ｎ２とグランド層２４との間の単位距離あたりの誘電率は互いにほぼ等しい。
ここで、図３（ａ）に示すように、ファイバ２０はファイバの中心位置が最も厚くファイバの外側に向かい薄くなるため、図３（ｂ）、（ｃ）、（ｄ）に示すように、樹脂２３に対するファイバ２０の体積比率はファイバの中心位置を頂点とする左右対称の山形の形状を持つ。また、ファイバ２０はガラスクロス間隔Ｐｇ１で編み込まれているため、ファイバ２０の方向と直角方向の樹脂２３に対するファイバ２０の体積比率はガラスクロス間隔Ｐｇ１で繰り返される。このため、図３（ｂ）に示すように、樹脂２３に対するファイバ２０の体積比率が高い位置３１から、ファイバ２０の方向と直角方向にＰｇ１／２離れた位置３２ａ、３２ｂにおいて、樹脂２３に対するファイバ２０の体積比率は低い。また、図３（ｃ）に示すように、樹脂２３に対するファイバ２０の体積比率が中程度の位置３３から、Ｐｇ１／２離れた位置３４ａ、３４ｂにおいて、樹脂２３に対するファイバ２０の体積比率は変わらず中程度である。図３（ｄ）に示すように、樹脂２３に対するファイバ２０の体積比率が低い位置３５から、Ｐｇ１／２離れた位置３６ａ、３６ｂにおいて、樹脂２３に対するファイバ２０の体積比率は高い。つまり、樹脂２３に対して、ファイバ２０の体積比率が高い位置ほど、Ｐｇ１／２離れた位置におけるファイバ２０の体積比率は低く、ファイバ２０の体積比率が低い位置ほど、Ｐｇ１／２離れた位置におけるファイバ２０の体積比率は高い。
ファイバ２０の体積比率が高いほど誘電率は高いため、奇数番目の正信号線路区間Ｓｌ２ｉ−１とグランド層２４との間の誘電率が高いほど、偶数番目の正信号線路区間Ｓｌ２ｉとグランド層２４との間の誘電率は低い。誘電率が高いほど、伝搬遅延が大きいため、奇数番目の正信号線路区間Ｓｌ２ｉ−１における単位距離あたりの伝搬遅延が大きいほど、偶数番目の正信号線路区間Ｓｌ２ｉにおける単位距離あたりの伝搬遅延が小さい。
ここで、正信号線路区間Ｓｌ２ｉ−１の総線路長と、正信号線路区間Ｓｌ２ｉの総線路長が等しいため、正信号線路１０全体での伝搬遅延は平準化される。このため、正信号線路１０全体の単位距離あたりの伝搬遅延の取り得る範囲は、正信号線路が任意に配線された場合の単位距離あたりの伝搬遅延の取り得る範囲より、小さい。
一方、負信号線路区間Ｓｌ’２ｉ−１、負信号線路区間Ｓｌ’２ｉも、それぞれ、ファイバ２０と平行な仮想直線上に延在する。このため、各負信号線路区間Ｓｌ’２ｉ−１付近の単位距離あたりの樹脂２３に対するファイバ２０の体積比率は相互にほぼ等しい。よって、負信号線路区間Ｓｌ’２ｉ−１とグランド層２４との間の単位距離あたりの誘電率も相互にほぼ等しい。同様に、各負信号線路区間Ｓｌ’２ｉとグランド層２４との間の単位距離あたりの誘電率も相互にほぼ等しい。
正信号線路区間Ｓｌ２ｉ−１、Ｓｌ２ｉと同様に、奇数番目の負信号線路区間Ｓｌ’２ｉ−１における単位距離あたりの伝搬遅延が大きいほど、偶数番目の負信号線路区間Ｓｌ’２ｉにおける単位距離あたりの伝搬遅延が小さい。
負信号線路区間Ｓｌ’２ｉ−１の総線路長と、負信号線路区間Ｓｌ’２ｉの総線路長が等しいため、負信号線路１１全体での伝搬遅延は平準化される。このため、負信号線路１１全体の単位距離あたりの伝搬遅延の取り得る範囲は、負信号線路が任意に配線された場合の単位距離あたりの伝搬遅延の取り得る範囲より、小さい。
また、正信号線路１０と負信号線路１１とは、絶縁層２５、２６に挟まれた伝送線路１２を構成する線路であるため、単位距離あたりの伝搬遅延の取り得る範囲は等しい。
さらに、正信号線路区間Ｓｌ２ｉ−１、Ｓｌ２ｉの総線路長と、負信号線路区間Ｓｌ’２ｉ−１、Ｓｌ’２ｉの総線路長とが等しいため、正信号線路１０と負信号線路１１とが任意に配置された場合の差動スキューの最大値よりも、伝送線路１２における差動スキューの最大値は小さい。これにより、伝送線路１２において、樹脂２３とファイバ２０との誘電率の差から生じる伝搬遅延への影響は、正信号線路１０と負信号線路１１とが任意に配置された場合と比較し、小さい。
プリント配線板１１０は、例えば、伝送線路１２の一端に差動信号を送信する信号生成部が接続され、他端に差動信号を受信する半導体集積回路などの部品が接続されて、使用される。
信号生成部から伝送線路１２に、正弦波の電圧を印加される。ここで、信号生成部が正信号線路１０と負信号線路１１に印加する電圧との位相差は１８０°である。
この構成では、上述したように、プリント配線板１１０の特性により、樹脂２３とファイバ２０との誘電率の差から生じる伝搬遅延への影響は小さい。そのため、信号生成部から部品までの伝送線路１２における挿入損失の影響も小さく、半導体集積回路が正常に動作する。
（プリント配線板の製造方法）
上記構成を備えるプリント配線板１１０の製造方法を説明する。
ファイバ２０、２１を一定のピッチで編みこんだガラスクロス２２を用意する。
ガラスクロス２２に樹脂２３を含浸して絶縁層２５、２６を製造する。樹脂２３は絶縁材料、例えば、エポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂等から構成される。
次に、プリント配線板１１０の配線パターンを決定する。決定した配線パターンに合わせ、絶縁層２５の片面に導体の金属箔、例えば銅箔等で伝送線路１２を形成する。伝送線路１２の形成工程においては、種々の配線パターンの形成方法、例えば、サブトラクティブ法、アディティブ法等を用いる。最後に、絶縁層２５の伝送線路１２を形成した面に絶縁層２６を重ね、さらに絶縁層２５、２６を挟むように銅箔等の金属箔からなる一対のグランド層２４を重ねプレスすることで、プリント配線板１１０を製造する。
配線パターンの決定は、コンピュータプログラムを実行し実現することもできる。配線パターンの決定方法について、図を参照して説明する。
図４に示すように、コンピュータプログラムを実行する処理装置２００は、キーボード、マウスなどの操作部２０１と、プログラムの処理を行う制御部２０２と、プログラムを実行する時に使用するデータを蓄積する主記憶部２０３と、プログラムなどのデータを蓄積する補助記憶部２０４と、プログラムの結果等を表示する表示部２０５と、から構成される。
操作部２０１は、キーボード、マウスなどから入力されたデータを制御部２０２に送信する。
制御部２０２は、ＣＰＵ（Central Processing Unit）などから構成され、操作部２０１、主記憶部２０３、補助記憶部２０４から受信するデータを利用し、プログラムを実行する。また、制御部２０２は、必要に応じ、プログラム実行中のデータを、主記憶部２０３、補助記憶部２０４に送信する。また、プログラムの実行中に、必要に応じて、主記憶部２０３、補助記憶部２０４にデータを要求する。
主記憶部２０３は、制御部２０２から受信するデータを蓄積する。また、蓄積したデータを制御部２０２からの要求に応じて送信する。
補助記憶部２０４は、制御部２０２から受信するデータを蓄積する。また、蓄積されているプログラムなどのデータを制御部２０２からの要求に応じて送信する。
表示部２０５は、制御部２０２からデータを受信し、表示する。
配線パターンの決定方法は、図５に示すように、最初に、操作部２０１から、対象となるプリント配線板１１０の大きさ、絶縁層２５、２６のファイバ２０、２１の間隔Ｐｇ１、Ｐｇ２とファイバ２０の方向を入力する（Ｓ１０）。次に、入力されたプリント配線板１１０の大きさに合わせて、制御部２０２は表示部２０５にプリント配線板１１０の領域を表示する（Ｓ２０）。表示部２０５に表示されたプリント配線板１１０の領域に応じて、搭載する部品の仮位置と、大まかな配線パターンを、操作部２０１から入力する（Ｓ３０）。続いて、操作部２０１により、大まかな配線パターンのうちから、差動信号線路を選択する（Ｓ４０）。
制御部２０２は、選択された差動信号線路から、ガラスクロスに編み込まれたファイバ２０と平行な線路を抽出し、表示部２０５に表示する（Ｓ５０）。なお、線路の一部区間が該当する場合は、該当する区間を線路として抽出する。
次に、設計者は、表示部２０５に表示された線路から、この実施の形態に係る配線を適用する一の線路を選択し、操作部２０１から選択した線路を指定する（Ｓ６０）。制御部２０２は、選択された線路の配線を、後述する方法により算出し、表示部２０５に表示する（Ｓ７０）。この実施の形態に係る配線方法を適用する線路をすべて選択したかを、表示部２０５で確認する（Ｓ８０）。線路が残っている場合は、再度、抽出した線路から１の線路を選択し、操作部２０１から選択した線路を入力し、配線を決定する（Ｓ６０、Ｓ７０）。線路が残っていない場合は、配線パターンを決定していない線路と部品の配置を、操作部２０１から入力する（Ｓ９０）。これにより、全体の配線パターンを決定する。
選択された線路に対し配線を算出する方法（Ｓ７０）の詳細を、図６を参照して説明する。
最初に、操作部２０１から、正信号線路と負信号線路の間隔Ｄｐ、正信号線路区間Ｓｌ２ｉ−１の線路長Ｌ２ｉ−１の最大値Ｌｍａｘを入力する（Ｓ７００）。
続いて、操作部２０１から、正信号線路区間Ｓｌ２ｉ−１と正信号線路区間Ｓｌ２ｉとを接続する線路１０ｃと、正信号線路区間Ｓｌ２ｉ−１を配置する仮想直線との成す角度θを入力する（Ｓ７０１）。なお、図７に示すように、０°＜θ＜９０°である。
制御部２０２は、正信号線路区間Ｓｌ２ｉ−１と正信号線路区間Ｓｌ２ｉとを配置する仮想直線の間隔はＰｇ１／２であるため、入力された角度θに基づき、数式２により、角度θから線路１０ｃの線路長ｌと、線路１０ｃの正信号線路区間Ｓｌ２ｉ−１方向の成分の長さｄｌとを算出する（Ｓ７０２）。
Figure 2017159649
制御部２０２は、算出した線路１０ｃの正信号線路区間Ｓｌ２ｉ−１方向の成分の長さｄｌに基づき、数式３を満たすように、正信号線路区間Ｓｌ２ｉ−１の線路長Ｌ２ｉ−１と、正信号線路区間Ｓｌ２ｉの線路長Ｌ２ｉと、正信号線路区間Ｓｌｉの数Ｎとを算出する（Ｓ７０３）。ここで、数式３に示すように、各正信号線路区間Ｓｌ２ｉ−１、Ｓｌ２ｉの線路長Ｌ２ｉ−１、Ｌ２ｉは等しいとして算出する。なお、Ｌａｌｌは選択された線路の長さである。
Figure 2017159649
次に、制御部２０２は、ファイバ２０と平行な線路長Ｌ１の正信号線路区間Ｓｌ１を算出する。ここで、図７に示すように、正信号線路区間Ｓｌ１は、その一端３７ａが選択された線路の一端に位置し、他端３７ｂが選択された線路の他端方向とする線路である。次に、正信号線路区間Ｓｌ１の一端３７ｂを一端とし、正信号線路区間Ｓｌ１と角度１８０°−θを成し、長さｌの線路１０ｃを算出する。続いて、接続した線路１０ｃの一端３８ａを一端とし、正信号線路区間Ｓｌ１と平行な線路長Ｌ２の正信号線路区間Ｓｌ２を算出する。ここで、正信号線路区間Ｓｌ２と、線路１０ｃとの角度は１８０°−θである。正信号線路区間Ｓｌ２の他端３８ｂを一端とし、正信号線路区間Ｓｌ２と角度１８０°−θを成し、長さｌの線路１０ｄを算出する。ここで、線路１０ｄの他端３９ａは、正信号線路区間Ｓｌ１を延長した仮想直線上に位置する。続いて、線路１０ｄの一端３９ａを一端とし、正信号線路区間Ｓｌ１と平行な線路長Ｌ３の正信号線路区間Ｓｌ３を算出する。これを正信号区間ＳｌＮまで繰り返し、正信号線路１０の配線を算出する（Ｓ７０４）。
制御部２０２は、配線を決定した正信号線路１０から、正信号線路１０と負信号線路１１との間隔Ｄｐだけ、伝送線路の方向の直角方向に移動した負信号線路１１の配線を算出する（Ｓ７０５）。
最後に、制御部２０２は、算出した正信号線路１０、負信号線路１１を表示部２０５に表示する（Ｓ７０６）。
上記方法で算出した配線は、負信号線路１１は正信号線路１０を平行移動した線路であるため、数式４を満たし、正信号線路１０の全長と負信号線路１１の全長は等しい。このため、プリント配線板１１０の構成となる。
Figure 2017159649
（実施の形態２）
実施の形態１では配線領域に制限のない例を示したが、本願発明は、ＢＧＡ端子などを有するＬＳＩ直下の狭い配線領域に配置された配線も適用可能である。以下、狭い配線領域に配置された配線に本願発明を適用した実施の形態２を説明する。
実施の形態２に係るプリント配線板１２０の伝送線路１２は、図８に示すように、ＢＧＡ端子までは、実施の形態１と同様に曲げを繰り返すジグザグ線路で形成される。
図８において、正信号線路区間ＳｌＮは、ＢＧＡ端子のスルーホール４２の間を通り、ガラスクロスのファイバ２０と平行な仮想直線上に延在する。正信号線路区間ＳｌＮの一端とＢＧＡ端子の信号スルーホール（又は、端子自体）４０とは、直線状の線路で接続されている。正信号線路区間ＳｌＮの線路長ＬＮは、後述の正信号線路区間ＳｌＮ−１まで届く長さである。正信号線路区間ＳｌＮ−１は、ＬＳＩ直下の狭い領域から離れた位置に、正信号線路区間ＳｌＮが延在する仮想直線からガラスクロス間隔Ｐｇ１の１／２離れ、正信号線路区間ＳｌＮと平行な仮想直線上に延在する。正信号線路区間ＳｌＮと正信号線路区間ＳｌＮ−１とは、直線状の線路で接続されている。
同様に、負信号線路区間Ｓｌ’Ｎ’は、ＢＧＡ端子のスルーホール４２の間を通り、正信号線路区間ＳｌＮ’と平行な仮想直線上に延在する。負信号線路区間Ｓｌ’Ｎ’の一端と信号スルーホール４１とは、直線状の線路で接続されている。負信号線路区間Ｓｌ’Ｎ’の線路長Ｌ’Ｎ’は、後述の負信号線路区間Ｓｌ’Ｎ’−１まで届く長さである。負信号線路区間Ｓｌ’Ｎ’−１は、ＬＳＩ直下の狭い領域から離れた位置に、負信号線路区間Ｓｌ’Ｎ’が延在する仮想直線からＰｇ１／２離れ、負信号線路区間Ｓｌ’Ｎ’と平行な仮想直線上に延在する。
正信号線路１０と負信号線路１１は、それぞれ、奇数番目の線路区間と偶数番目の線路区間とでガラスクロス間隔Ｐｇ１の１／２離れた仮想直線上に延在する。正信号線路区間Ｓｌ２ｉ−１の総線路長と正信号線路区間Ｓｌ２ｉの総線路長とは等しく、負信号線路区間Ｓｌ’２ｉ−１の総線路長と負信号線路区間Ｓｌ’２ｉの総線路長とは等しい。さらに、正信号線路１０の正信号線路区間Ｓｌ２ｉ−１とＳｌ２ｉとの総線路長と負信号線路１１の負信号線路区間Ｓｌ’２ｉ−１とＳｌ’２ｉとの総線路長とが等しい。このため、樹脂２３に対するファイバ２０の体積比率の対称性と周期性により、伝送線路１２における樹脂２３とファイバ２０との誘電率の差から生じる伝搬遅延への影響は小さい。
この実施の形態２の構成では、ＢＧＡ端子のスルーホール間において直線状の線路として伝送線路１２を配線することができる。このため、配線領域が０．３ｍｍとなる１ｍｍ格子のＢＧＡ端子においても、配線幅１ｍｍの正信号線路と負信号線路とを配線することができる。
（実施の形態３）
実施の形態１、２では、本願発明を伝送線路全体に対して適用する例を示したが、伝送線路の一部区間に適用し、残りの区間に従来技術を適用してもよい。以下、本願発明を伝送線路の一部区間に適用した実施の形態３を説明する。
本発明の実施の形態に係るプリント配線板１３０は、図９に示すように、ＬＳＩ直下領域から離れた配線区間５１では従来技術を適用した配線である。
ＬＳＩ直下領域近辺の配線区間５０において、正信号線路区間Ｓｌａは、スルーホール４２の間を通り、ガラスクロスのファイバ２０と平行な仮想直線上に延在する。正信号線路区間Ｓｌａの一端とＢＧＡ端子の信号スルーホール４０とは、直線状の線路で接続されている。正信号線路区間Ｓｌａの線路長Ｌａは、後述する正信号線路区間Ｓｌｂまで届く長さである。正信号線路区間Ｓｌｂは、ＬＳＩ直下の狭い領域から離れた位置に、正信号線路区間Ｓｌａが延在する仮想直線からガラスクロス間隔Ｐｇ１の１／２離れ、正信号線路区間Ｓｌａと平行な仮想直線上に延在する。正信号線路区間Ｓｌａと正信号区間Ｓｌｂとは、直線状の線路で接続されている。正信号線路区間Ｓｌｂと配線区間５１の正信号線路１０との間も線路で接続されている。
同様に、負信号線路区間Ｓｌ’ａは、スルーホール４２の間を通り、正信号線路区間Ｓｌａと平行な仮想直線上に延在する。負信号線路区間Ｓｌ’ａの一端と信号スルーホール４１とは、直線状の線路で接続されている。負信号線路区間Ｓｌ’ａの線路長Ｌ’ａは、後述する負信号線路区間Ｓｌ’ｂまで届く長さである。負信号線路区間Ｓｌ’ｂは、ＬＳＩ直下の狭い領域から離れた位置に、負信号線路区間Ｓｌ’ａが延在する仮想直線からＰｇ１／２離れ、負信号線路区間Ｓｌ’ａと平行な仮想直線上に延在する。負信号線路区間Ｓｌ’ｂと配線区間５１の負信号線路１１との間も線路で接続されている。
正信号線路１０の線路長Ｌａと線路長Ｌｂとは等しい。同様に負信号線路１１の線路長Ｌ’ａと線路長Ｌ’ｂとは等しい。また、正信号線路区間Ｓｌａと正信号線路区間Ｓｌｂとの総線路長であるＬａ＋Ｌｂと、負信号線路区間Ｓｌ’ａと負信号線路区間Ｓｌ’ｂとの総線路長であるＬ’ａ＋Ｌ’ｂとは等しい。さらに、配線区間５０における正信号線路の全長と、負信号線路の全長は等しい。
正信号線路区間Ｓｌａと正信号線路区間Ｓｌｂとはガラスクロス間隔Ｐｇ１の１／２離れた仮想直線上に延在し、負信号線路区間Ｓｌ’ａと負信号線路区間Ｓｌ’ｂとはＰｇ１の１／２離れた仮想直線上に延在する。このため、樹脂２３に対するファイバ２０の体積比率の対称性と周期性により、区間５０において、伝送線路１２における樹脂２３とファイバ２０との誘電率の差から生じる伝搬遅延への影響は小さい。
また、配線区間５１における差動スキューは従来技術により小さな差動スキューの伝送線路１２となる。よって、配線区間５０、５１の全体において、伝送線路１２における樹脂２３とファイバ２０との誘電率の差から生じる伝搬遅延への影響は小さい。
（実施の形態４）
実施の形態１から３では、奇数番目の正信号線路区間Ｓｌ２ｉ−１が延在する仮想直線と、偶数番目の正信号線路区間Ｓｌ２ｉが延在する仮想直線との間隔がＰｇ１／２の例を示したが、Ｐｇ１（ｎ＋１／２）としてもよい。なお、ｎは自然数である。
本発明の実施の形態４に係るプリント配線板１４０において、図１０に示すように、奇数番目となる正信号線路区間Ｓｌ２ｉ−１が延在する仮想直線と、偶数番目となる正信号線路区間Ｓｌ２ｉが延在する仮想直線との距離はＰｇ１（ｎ＋１／２）である。同様に、奇数番目となる負信号線路区間Ｓｌ’２ｉ−１が延在する仮想直線と、偶数番目となる負信号線路区間Ｓｌ’２ｉが延在する仮想直線との距離もＰｇ１（ｎ＋１／２）である。
正信号線路区間Ｓｌ２ｉ−１と正信号線路区間Ｓｌ２ｉとがＰｇ１（ｎ＋１／２）離れた仮想直線上に延在し、負信号線路区間Ｓｌ’２ｉ−１と負信号線路区間Ｓｌ２ｉとがＰｇ１（ｎ＋１／２）離れた仮想直線上に延在する。
ここで、樹脂２３に対するファイバ２０の体積比率の対称性と周期性から、樹脂２３に対するファイバ２０の体積比率は、その周期の１／２であるＰｇ１／２離れた位置と、周期の自然数倍であるＰｇ１のｎ倍に周期の１／２であるＰｇ１／２を加えたＰｇ１（ｎ＋１／２）離れた位置とで、互いにほぼ等しい。
よって、伝送線路１２における樹脂２３とファイバ２０との誘電率の差から生じる伝搬遅延への影響は小さい。
（実施の形態５）
実施の形態１から４では、奇数番目の正信号線路区間Ｓｌ２ｉ−１、偶数番目の正信号線路区間Ｓｌ２ｉをそれぞれ同一な仮想直線上に延在する例を示した。しかし、正信号線路区間Ｓｌ２ｉ−１がガラスクロス間隔Ｐｇ１で並べた複数の互いに平行な仮想直線上に延在し、正信号線路区間Ｓｌ２ｉが、正信号線路区間Ｓｌ２ｉ−１が延在する仮想直線からＰｇ１（ｎ２ｉ＋１／２）離れ、正信号線路区間Ｓｌ２ｉ−１と平行な複数の仮想直線上に延在してもよい。つまり、正信号線路区間Ｓｌ２ｉが延在する仮想直線も間隔Ｐｇ１で並べた複数の互いに平行な仮想直線となる。なお、ｎ２ｉは偶数番目の区間Ｓｌ２ｉに応じた０以上の整数である。
本発明の実施の形態５に係るプリント配線板１５０は、図１１に示すように、奇数番目の正信号線路区間Ｓｌ２ｉ−１が延在する仮想直線と、正信号線路区間Ｓｌ２ｉ＋１が延在する仮想直線との間隔は、ガラスクロス間隔Ｐｇ１である。
一方、偶数番目の正信号線路区間Ｓｌ２ｉが延在する仮想直線と、奇数番目の正信号線路区間Ｓｌ２ｉ−１が延在する仮想直線との距離はＰｇ１／２である。正信号線路区間Ｓｌ２ｉ＋２が延在する仮想直線と、正信号線路区間Ｓｌ２ｉ−１が延在する仮想直線との距離はＰｇ１（１＋１／２）である。
同様に、負信号線路１１においても、奇数番目の負信号線路区間Ｓｌ’２ｉ−１が延在する仮想直線と、負信号線路区間Ｓｌ’２ｉ＋１が延在する仮想直線との距離はＰｇ１である。
一方、偶数番目の負信号線路区間Ｓｌ’２ｉが延在する仮想直線と、奇数番目の負信号線路区間Ｓｌ’２ｉ−１が延在する仮想直線との距離はＰｇ１／２である。負信号線路区間Ｓｌ’２ｉ＋２が延在する仮想直線と、負信号線路区間Ｓｌ’２ｉ−１が延在する仮想直線との距離はＰｇ１（１＋１／２）である。
ここで、樹脂２３に対するファイバ２０の体積比率の対称性と周期性から、樹脂２３に対するファイバ２０の体積比率は、その周期であるＰｇ１の０以上の整数倍離れた２の位置において、互いにほぼ等しい。また、樹脂２３に対するファイバ２０の体積比率は、周期の１／２であるＰｇ１／２離れた位置と、周期である距離Ｐｇ１のｎ２ｉ倍に周期の１／２を加えたＰｇ１（ｎ２ｉ＋１／２）離れた位置とで、互いにほぼ等しい。
よって、樹脂２３に対するファイバ２０の体積比率の対称性と周期性により、伝送線路１２において樹脂２３とファイバ２０との誘電率の差から生じる伝搬遅延への影響は小さい。
（実施の形態６）
実施の形態５では、偶数番目の正信号線路区間をＰｇ１間隔の互いに平行な仮想直線上に、奇数番目の正信号線路区間をその仮想直線間中央の仮想直線上に延在する例を示したが、交互に両仮想直線上に延在していなくともよい。
本発明の実施の形態６に係るプリント配線板１６０は、図１２に示すように、正信号線路区間Ｓｌｊが延在する仮想直線と、正信号線路区間Ｓｌｊ＋１が延在する仮想直線との距離はガラスクロス間隔Ｐｇ１である。なお、ｊはＰｇ１間隔の互いに平行な仮想直線上に延在する正信号線路区間の順番である。
正信号線路区間Ｓｌｊが延在する仮想直線と、正信号線路区間Ｓｌｋが延在する仮想直線との距離はＰｇ１／２である。正信号線路区間Ｓｌｊが延在する仮想直線と、正信号線路区間Ｓｌｋ＋１が延在する仮想直線との距離はＰｇ１（１＋１／２）である。なお、ｋは正信号線路区間Ｓｌｊを延在する仮想直線からＰｇ１（ｎｋ＋１／２）離れ、正信号線路区間Ｓｌｊと平行な仮想直線上に延在する正信号線路区間の順番である。ｎｋは区間Ｓｌｋに応じた０以上の整数である。
同様に、負信号線路区間Ｓｌ’ｊが延在する仮想直線と、負信号線路区間Ｓｌ’ｊ＋１が延在する仮想直線との距離はＰｇ１である。
負信号線路区間Ｓｌ’ｊが延在する仮想直線と、負信号線路区間Ｓｌ’ｋが延在する仮想直線との距離はＰｇ１／２である。負信号線路区間Ｓｌ’ｊが延在する仮想直線と、負信号線路区間Ｓｌ’ｋ＋１が延在する仮想直線との距離はＰｇ１（１＋１／２）である。
また、正信号線路区間Ｓｌｊの総線路長と正信号線路区間Ｓｌｋの総線路長とは等しい。負信号線路区間Ｓｌ’ｊの総線路長と負信号線路区間Ｓｌ’ｋの総線路長とは等しい。正信号線路区間ＳｌｊとＳｌｋとの総線路長と、負信号線路区間Ｓｌ’ｊとＳｌ’ｋとの総線路長とは等しい。また、正信号線路１０の全長と負信号線路１１の全長とは等しい。
ここで、樹脂２３に対するファイバ２０の体積比率の対称性と周期性から、樹脂２３に対するファイバ２０の体積比率は、その周期であるＰｇ１の０以上の整数倍離れた２の位置で互いにほぼ等しい。また、樹脂２３に対するファイバ２０の体積比率は、周期の１／２であるＰｇ１／２離れた位置と、その周期である距離Ｐｇ１のｎｋ倍に周期の１／２を加えたＰｇ１（ｎｋ＋１／２）離れた位置とで互いにほぼ等しい。
よって、樹脂２３に対するファイバ２０の体積比率の対称性と周期性により、伝送線路１２において樹脂２３とファイバ２０との誘電率の差から生じる伝搬遅延への影響は小さい。
（実施の形態７）
実施の形態１から６では、正信号線路１０と負信号線路１１とが平行な伝送線路１２を例として示したが、一部区間で平行でない伝送線路１２でもよい。
本発明の実施の形態７に係るプリント配線板１７０は、図１３に示すように、正信号線路区間Ｓｌ２ｉ＋１は、正信号線路区間Ｓｌ２ｉが延在する仮想直線からＰｇ１／２離れた仮想直線上に延在する。負信号線路区間Ｓｌ’２ｉ＋１は、負信号線路区間Ｓｌ’２ｉが延在する仮想直線からＰｇ１／２離れた仮想直線上に延在する。ここで、正信号線路区間Ｓｌ２ｉから正信号線路区間Ｓｌ２ｉ＋１への方向と、負信号線路区間Ｓｌ’２ｉから負信号線路区間Ｓｌ’２ｉ＋１への方向は逆方向である。つまり、正信号線路区間Ｓｌ２ｉと負信号線路区間Ｓｌ’２ｉとの距離より、正信号線路区間Ｓｌ２ｉ＋１と負信号線路区間Ｓｌ’２ｉ＋１との距離がＰｇ１長い。
ここで、奇数番目の負信号線路区間Ｓｌ’２ｉ−１が延在する仮想直線と、奇数番目の負信号線路区間Ｓｌ’２ｉ＋１が延在する仮想直線との距離はＰｇ１となる。樹脂２３に対するファイバ２０の体積比率の対称性と周期性から、樹脂２３に対するファイバ２０の体積比率は、互いにその周期であるＰｇ１離れた２の位置において、互いにほぼ等しい。
よって、樹脂２３に対するファイバ２０の体積比率の対称性と周期性により、伝送線路１２において樹脂２３とファイバ２０との誘電率の差から生じる伝搬遅延への影響は小さい。
実施の形態７は上記の構成に限定されず、実施の形態６の構成と併用することもできる。正信号線路区間Ｓｌｊはガラスクロス間隔Ｐｇ１で並べた複数の互いに平行な仮想直線上に延在し、正信号線路区間Ｓｌｋは正信号線路区間Ｓｌｊが延在する仮想直線からＰｇ１（ｎｋ＋１／２）離れ、正信号線路区間Ｓｌｊと平行な複数の仮想直線上に延在する。負信号線路も同様に、負信号線路区間Ｓｌ’ｊはガラスクロス間隔Ｐｇ１で並べた複数の互いに平行な仮想直線上に延在し、負信号線路区間Ｓｌ’ｋは負信号線路区間Ｓｌ’ｊが延在する仮想直線からＰｇ１（ｎ’ｋ＋１／２）離れ、負信号線路区間Ｓｌ’ｊと平行な複数の仮想直線上に延在する。ここで、ｎｋとｎ’ｋとは０以上の整数であり、一致しなくともよい。
以上、本発明の実施の形態を説明したが、この発明はこれに限定されない。
例えば、絶縁層２５、２６を構成するファイバ２０が互いに平行に配置される例として、絶縁層２６を構成するファイバ２０の位置が絶縁層２５を構成するファイバ２０の上方に位置する構成を示した。図１４に示すとおり、絶縁層２６を構成するファイバ２０の位置が絶縁層２５を構成するファイバ２０の上方に位置しなくともよい。
また、上記実施の形態においては、正信号線路１０と負信号線路１１の線路幅を０．１〜０．２ｍｍとして例示したが、任意の線路幅に形成してもよい。
また、上記実施の形態においては、正信号線路１０と負信号線路１１との間隔ＤｐをＤｐ＜Ｐｇ１として例示したが、Ｄｐ≧Ｐｇ１としてもよい。差動スキューの観点から、Ｄｐ＝Ｐｇ１／２が望ましい。
また、上記実施の形態は伝送線路としてストリップ線路を例示したが、これに限定されるものではなく、マイクロストリップ線路、コプレーナ線路としてもよい。マイクロストリップ線路では、絶縁層２６と、絶縁層２６に接するグランド層２４とを備えず、絶縁層２５と、絶縁層２５に接するグランド層２４と、伝送線路１２とを備える。また、コプレーナ線路では、絶縁層２５と、伝送線路１２と、伝送線路１２を挟んで左右外に一定の間隔を開けた銅箔等の導体によるグランドとを備える。
また、上記実施の形態は、プリント配線板として単層配線板を例示したが、単層配線板を重ねて形成する多層配線板としてもよい。
また、上記配線パターンの決定方法として、角度θを正信号線路区間Ｓｌｉと、線路１０ｃとの角度として例示したが、ファイバ２０と線路１０ｃとの角度としてもよい。
また、上記配線パターンの決定方法として、ガラスクロス間隔Ｐｇ、正信号線路と負信号線路の間隔Ｄｐ、正信号線路区間の線路長Ｌｉの最大値Ｌｍａｘ、角度θを指示する指示部として、操作部２０１から入力する例を示したが、あらかじめ補助記憶部２０４に蓄積し、プログラムの実行時に必要に応じて、制御部２０２が読み取る構成としても良い。
また、上記配線パターンの決定方法として、正信号線路区間の線路長Ｌｉの最大値Ｌｍａｘを入力する例を示したが、最小値Ｌｍｉｎ、大まかな線路長Ｌｒｅｑを入力する構成としてもよい。最小値Ｌｍｉｎを入力する場合は、Ｌ２ｉ―１≦ＬｍａｘとＬ２ｉ≦Ｌｍａｘの条件をＬ２ｉ―１≧ＬｍｉｎとＬ２ｉ≧Ｌｍｉｎの条件で構成する。また、線路長Ｌｒｅｑを入力する場合は、Ｌ２ｉ―１≦ＬｍａｘとＬ２ｉ≦Ｌｍａｘの条件をＬ２ｉ―１とＬ２ｉとを線路長Ｌｒｅｑに最も近い値を選択する条件で構成する。
以上、本願発明の実施の形態とその変形例を示したが、本願発明に係るプリント配線板は、例示した構成を全て備える必要はない。
例えば、図１５に示すプリント配線基板は、ファイバ２０、２１が編み込まれたガラスクロス２２と、ガラスクロス２２に含ませた樹脂とから構成される絶縁層と、
ガラスクロス２２に編み込まれたファイバ２０と平行な仮想的な直線上に延在する第１の線路である正信号線路区間Ｓｌｊの線路と、
ファイバ２０の間隔の０以上の整数倍にファイバ２０の間隔Ｐｇ１の１／２を加えた距離だけ正信号線路区間Ｓｌｊの線路が延在する仮想直線から離れ、正信号線路区間Ｓｌｊの線路と平行な仮想直線上に延在する第２の線路である正信号線路区間Ｓｌｋの線路、
正信号線路区間Ｓｌｊの線路と正信号線路区間Ｓｌｋの線路とを構成する線路間を接続する第３の線路、
から構成されている第１の配線である正信号線路１０と、
正信号線路区間Ｓｌｊの線路と平行な仮想直線上に延在する負信号線路区間Ｓｌ’ｊの線路、
ファイバ２０の間隔Ｐｇ１の０以上の整数倍に前記ファイバの間隔の１／２を加えた距離だけ負信号線路区間Ｓｌ’ｊの線路が延在する仮想直線から離れ、負信号線路区間Ｓｌ’ｊの線路と平行な仮想直線上に延在する第５の線路である負信号線路区間Ｓｌ’ｋ、
負信号線路区間Ｓｌ’ｊの線路と負信号線路区間Ｓｌ’ｋの線路とを構成する線路間を接続する第６の線路、
から構成されている第２の配線である負信号線路１１と、
を備え、
正信号線路区間Ｓｌｊの線路の総線路長と正信号線路区間Ｓｌｋの線路の総線路長とが等しく、
負信号線路区間Ｓｌ’ｊの線路の総線路長と負信号線路区間Ｓｌ’ｋの線路の総線路長とが等しく、
負信号線路区間Ｓｌ’ｊの線路と負信号線路区間Ｓｌ’ｋの線路との総線路長と、正信号線路区間Ｓｌｊの線路と正信号線路区間Ｓｌｋの線路との総線路長とが等しく、
正信号線路１０の線路長と負信号線路１０の線路長とが等しい構成で達成しうる。
なお、正信号線路１０と負信号線路１１は、絶縁層上に配置されている。また、信号の極性は任意であり、反転してもよい。
上記実施の形態の一部又は全部は、以下の付記のようにも記述され得るが、以下には限られない。
（付記１）
ファイバを編み込んだガラスクロスと、前記ガラスクロスに含ませた樹脂とから構成される絶縁層と、
前記ガラスクロスに編み込まれたファイバと平行な仮想直線上に延在する第１の線路、
前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた距離だけ前記第１の線路が延在する仮想直線から離れ、前記第１の線路と平行な仮想直線上に延在する第２の線路、
前記第１の線路と前記第２の線路とを構成する線路間を接続する第３の線路、
から構成されている第１の配線と、
前記第１の線路と平行な仮想直線上に延在する第４の線路、
前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた距離だけ前記第４の線路が延在する仮想直線から離れ、前記第４の線路と平行な仮想直線上に延在する第５の線路、
前記第４の線路と前記第５の線路とを構成する線路間を接続する第６の線路、
から構成されている第２の配線と、
を備え、
前記第１の線路の総線路長と前記第２の線路の総線路長とが等しく、
前記第５の線路の総線路長と前記第６の線路の総線路長とが等しく、
前記第４の線路と前記第５の線路との総線路長と、前記第１の線路と前記第２の線路との総線路長とが等しく、
前記第１の配線の線路長と前記第２の配線の線路長とが等しい、
ことを特徴とするプリント配線板。
（付記２）
前記第１の線路が互いに同一な仮想直線上に延在し、
前記第４の線路が互いに同一な仮想直線上に延在する、
ことを特徴とする付記１に記載のプリント配線板。
（付記３）
前記第１の線路が互いに同一な仮想直線上に延在し、
前記第２の線路が互いに同一な仮想直線上に延在し、
前記第４の線路が互いに同一な仮想直線上に延在し、
前記第５の線路が互いに同一な仮想直線上に延在する、
ことを特徴とする付記１又は２に記載のプリント配線板。
（付記４）
前記第３の線路が、一端が前記第１の線路に接続され、他端が前記第２の線路に接続されている線路で構成され、
前記第６の線路が、一端が前記第４の線路に接続され、他端が前記第５の線路に接続されている線路で構成されている、
ことを特徴とする付記１から３の何れか１に記載のプリント配線板。
（付記５）
前記第３の線路が直線で形成され、
前記第６の線路が直線で形成されている、
ことを特徴とする付記１から４の何れか１に記載のプリント配線板。
（付記６）
前記第３の線路が直線で形成され、
前記第３の線路と前記第１の線路との成す角度θが０＜θ＜９０度で構成され、
前記第６の線路が直線で形成され、
前記第６の線路と前記第４の線路との成す角度θが０＜θ＜９０度で構成されている、
ことを特徴とする付記１から５の何れか１に記載のプリント配線板。
（付記７）
前記第１の配線と前記第２の配線とが互いに平行な線路で構成されていることを特徴とする付記１から６の何れか１に記載のプリント配線板。
（付記８）
前記第１の配線と前記第２の配線との間隔が、前記ファイバの間隔よりも短く構成されていることを特徴とする付記７に記載のプリント配線板。
（付記９）
前記第１の配線と前記第２の配線との間隔が、前記ファイバの間隔の１／２に一致することを特徴とする付記１から８の何れか１に記載のプリント配線板。
（付記１０）
付記１から９の何れか１に記載のプリント配線板を備えることを特徴とする電子回路。
（付記１１）
付記１から９の何れか１に記載のプリント配線板の配線を決定する方法であって、
制御部が、配線パターンを構成する複数の伝送線路のなかから、前記ファイバと平行な伝送線路を抽出する工程と、
指定部が、前記ファイバと前記第３の線路とが成す角度を指定する工程と、
i）前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた長さが前記第３の線路の前記ファイバに直交する成分の長さに一致することと、ii）前記指定部により指定された角度と、を条件として、制御部が、前記第３の線路の線路長と、前記第３の線路の前記ファイバに平行な方向の成分の長さとを、算出する工程と、
i）前記第１の線路の線路長と前記第２の線路の線路長とが等しいことと、ii）前記第３の線路の前記ファイバに平行な方向の成分の長さと前記第１の線路の線路長と前記第２の線路の線路長との総和が、前記伝送線路の線路長と等しいことと、を条件として、制御部が、前記第１の線路の線路長と、前記第２の線路の線路長とを算出する工程と、
i）前記第１の線路が前記ファイバと平行な線路で構成されることと、ii）前記第２の線路が、前記第１の線路と平行な線路で構成されることと、iii）前記第１の線路を延伸した仮想直線と前記第２の線路との距離が前記第３の線路の前記ファイバと直交方向の成分の長さで構成されることと、iv）前記第１の線路を延伸した仮想直線と前記第３の線路との成す角度が前記角度と一致することと、を条件として、制御部が、前記第１の線路と、前記第２の線路と、前記第３の線路とから構成される前記第１の配線を決定する工程と、
i）前記第２の配線が前記第１の配線と平行な線路で構成されることと、ii）前記第２の配線の線路長と前記第１の配線の線路長とが等しいことと、を条件として、制御部が、前記第２の配線を決定する工程と、
を含むことを特徴とする配線の決定方法。
（付記１２）
付記１１に記載の方法を実行するためのプログラム。
以上、上述した実施の形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施の形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
この出願は、２０１６年３月１８日に出願された日本出願特願２０１６−５６２９２号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１０ 正信号線路
１１ 負信号線路
１２ 伝送線路
２０ ファイバ
２１ ファイバ
２２ ガラスクロス
２３ 樹脂
２４ グランド層
２５ 絶縁層
２６ 絶縁層
３１ 樹脂に対するファイバの体積比率が高い位置
３２ 位置３１からＰｇ１／２離れた位置
３３ 樹脂に対するファイバの体積比率が中程度の位置
３４ 位置３３からＰｇ１／２離れた位置
３５ 樹脂に対するファイバの体積比率が低い位置
３６ 位置３５からＰｇ１／２離れた位置
３７ａ 正信号線路区間Ｓｌ１の一端
３７ｂ 正信号線路区間Ｓｌ１と線路１０ｃとの接続位置
３８ａ 正信号線路区間Ｓｌ２と線路１０ｃとの接続位置
３８ｂ 正信号線路区間Ｓｌ２と線路１０ｄとの接続位置
３９ａ 正信号線路区間Ｓｌ３と線路１０ｄとの接続位置
４０ 信号スルーホール
４１ 信号スルーホール
４２ スルーホール
５０ ＬＳＩ直下領域近辺の配線区間
５１ ＬＳＩ直下領域から離れた配線区間
１１０ 本発明の実施の形態１に係るプリント配線板
１２０ 本発明の実施の形態２に係るプリント配線板
１３０ 本発明の実施の形態３に係るプリント配線板
１４０ 本発明の実施の形態４に係るプリント配線板
１５０ 本発明の実施の形態５に係るプリント配線板
１６０ 本発明の実施の形態６に係るプリント配線板
１７０ 本発明の実施の形態７に係るプリント配線板
２００ 処理装置
２０１ 操作部
２０２ 制御部
２０３ 主記憶部
２０４ 補助記憶部
２０５ 表示部

Claims (12)

  1. ファイバを編み込んだガラスクロスと、前記ガラスクロスに含ませた樹脂とから構成される絶縁層と、
    前記ガラスクロスに編み込まれたファイバと平行な仮想直線上に延在する第１の線路、
    前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた距離だけ前記第１の線路が延在する仮想直線から離れ、前記第１の線路と平行な仮想直線上に延在する第２の線路、
    前記第１の線路と前記第２の線路とを構成する線路間を接続する第３の線路、
    から構成されている第１の配線と、
    前記第１の線路と平行な仮想直線上に延在する第４の線路、
    前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた距離だけ前記第４の線路が延在する仮想直線から離れ、前記第４の線路と平行な仮想直線上に延在する第５の線路、
    前記第４の線路と前記第５の線路とを構成する線路間を接続する第６の線路、
    から構成されている第２の配線と、
    を備え、
    前記第１の線路の総線路長と前記第２の線路の総線路長とが等しく、
    前記第５の線路の総線路長と前記第６の線路の総線路長とが等しく、
    前記第４の線路と前記第５の線路との総線路長と、前記第１の線路と前記第２の線路との総線路長とが等しく、
    前記第１の配線の線路長と前記第２の配線の線路長とが等しい、
    ことを特徴とするプリント配線板。
  2. 前記第１の線路が互いに同一な仮想直線上に延在し、
    前記第４の線路が互いに同一な仮想直線上に延在する、
    ことを特徴とする請求項１に記載のプリント配線板。
  3. 前記第１の線路が互いに同一な仮想直線上に延在し、
    前記第２の線路が互いに同一な仮想直線上に延在し、
    前記第４の線路が互いに同一な仮想直線上に延在し、
    前記第５の線路が互いに同一な仮想直線上に延在する、
    ことを特徴とする請求項１又は２に記載のプリント配線板。
  4. 前記第３の線路が、一端が前記第１の線路に接続され、他端が前記第２の線路に接続されている線路で構成され、
    前記第６の線路が、一端が前記第４の線路に接続され、他端が前記第５の線路に接続されている線路で構成されている、
    ことを特徴とする請求項１から３の何れか１項に記載のプリント配線板。
  5. 前記第３の線路が直線で形成され、
    前記第６の線路が直線で形成されている、
    ことを特徴とする請求項１から４の何れか１項に記載のプリント配線板。
  6. 前記第３の線路が直線で形成され、
    前記第３の線路と前記第１の線路との成す角度θが０＜θ＜９０度で構成され、
    前記第６の線路が直線で形成され、
    前記第６の線路と前記第４の線路との成す角度θが０＜θ＜９０度で構成されている、
    ことを特徴とする請求項１から５の何れか１項に記載のプリント配線板。
  7. 前記第１の配線と前記第２の配線とが互いに平行な線路で構成されていることを特徴とする請求項１から６の何れか１項に記載のプリント配線板。
  8. 前記第１の配線と前記第２の配線との間隔が、前記ファイバの間隔よりも短く構成されていることを特徴とする請求項７に記載のプリント配線板。
  9. 前記第１の配線と前記第２の配線との間隔が、前記ファイバの間隔の１／２に一致することを特徴とする請求項１から８の何れか１項に記載のプリント配線板。
  10. 請求項１から９の何れか１項に記載のプリント配線板を備えることを特徴とする電子回路。
  11. 請求項１から９の何れか１項に記載のプリント配線板の配線を決定する方法であって、
    制御部が、配線パターンを構成する複数の伝送線路のなかから、前記ファイバと平行な伝送線路を抽出し、
    指定部が、前記ファイバと前記第３の線路とが成す角度を指定し、
    i）前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた長さが前記第３の線路の前記ファイバに直交する成分の長さに一致することと、ii）前記指定部により指定された角度と、を条件として、制御部が、前記第３の線路の線路長と、前記第３の線路の前記ファイバに平行な方向の成分の長さとを、算出し、
    i）前記第１の線路の線路長と前記第２の線路の線路長とが等しいことと、ii)前記第３の線路の前記ファイバに平行な方向の成分の長さと前記第１の線路の線路長と前記第２の線路の線路長との総和が、前記伝送線路の線路長と等しいことと、を条件として、制御部が、前記第１の線路の線路長と、前記第２の線路の線路長とを算出し、
    i）前記第１の線路が前記ファイバと平行な線路で構成されることと、ii）前記第２の線路が、前記第１の線路と平行な線路で構成されることと、iii）前記第１の線路を延伸した仮想直線と前記第２の線路との距離が前記第３の線路の前記ファイバと直交方向の成分の長さで構成されることと、iv）前記第１の線路を延伸した仮想直線と前記第３の線路との成す角度が前記角度と一致することと、を条件として、制御部が、前記第１の線路と、前記第２の線路と、前記第３の線路とから構成される前記第１の配線を決定し、
    i）前記第２の配線が前記第１の配線と平行な線路で構成されることと、ii）前記第２の配線の線路長と前記第１の配線の線路長とが等しいことと、を条件として、制御部が、前記第２の配線を決定する、
    ことを特徴とする配線の決定方法。
  12. ファイバを編み込んだガラスクロスと、前記ガラスクロスに含ませた樹脂とから構成される絶縁層と、
    前記ガラスクロスに編み込まれたファイバと平行な仮想直線上に延在する第１の線路、
    前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた距離だけ前記第１の線路が延在する仮想直線から離れ、前記第１の線路と平行な仮想直線上に延在する第２の線路、
    前記第１の線路と前記第２の線路とを構成する線路間を接続する第３の線路、
    から構成されている第１の配線と、
    前記第１の線路と平行な仮想直線上に延在する第４の線路、
    前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた距離だけ前記第４の線路が延在する仮想直線から離れ、前記第４の線路と平行な仮想直線上に延在する第５の線路、
    前記第４の線路と前記第５の線路とを構成する線路間を接続する第６の線路、
    から構成されている第２の配線と、を備えるプリント配線板の配線を決定するプログラムを記録したプログラム記録媒体であって、
    コンピュータに、
    配線パターンを構成する複数の伝送線路のなかから、前記ファイバと平行な伝送線路を抽出する抽出処理と、
    前記ファイバと前記第３の線路とが成す角度を指定する指定処理と、
    i）前記ファイバの間隔の０以上の整数倍に前記ファイバの間隔の１／２を加えた長さが前記第３の線路の前記ファイバに直交する成分の長さに一致することと、ii）前記指定処理により指定された角度と、を条件として、前記第３の線路の線路長と、前記第３の線路の前記ファイバに平行な方向の成分の長さとを、算出する算出処理と、
    i）前記第１の線路の線路長と前記第２の線路の線路長とが等しいことと、ii)前記第３の線路の前記ファイバに平行な方向の成分の長さと前記第１の線路の線路長と前記第２の線路の線路長との総和が、前記伝送線路の線路長と等しいことと、を条件として、前記第１の線路の線路長と、前記第２の線路の線路長とを算出する算出処理と、
    i）前記第１の線路が前記ファイバと平行な線路で構成されることと、ii）前記第２の線路が、前記第１の線路と平行な線路で構成されることと、iii）前記第１の線路を延伸した仮想直線と前記第２の線路との距離が前記第３の線路の前記ファイバと直交方向の成分の長さで構成されることと、iv）前記第１の線路を延伸した仮想直線と前記第３の線路との成す角度が前記角度と一致することと、を条件として、前記第１の線路と、前記第２の線路と、前記第３の線路とから構成される前記第１の配線を決定する決定処理と、
    i）前記第２の配線が前記第１の配線と平行な線路で構成されることと、ii）前記第２の配線の線路長と前記第１の配線の線路長とが等しいことと、を条件として、前記第２の配線を決定する決定処理と、
    を実行させるプログラムを記録したプログラム記録媒体。
JP2018505931A 2016-03-18 2017-03-14 プリント配線板、電子回路、配線の決定方法及びプログラム Expired - Fee Related JP6536738B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016056292 2016-03-18
JP2016056292 2016-03-18
PCT/JP2017/010073 WO2017159649A1 (ja) 2016-03-18 2017-03-14 プリント配線板、電子回路、配線の決定方法及びプログラム

Publications (2)

Publication Number Publication Date
JPWO2017159649A1 true JPWO2017159649A1 (ja) 2018-12-13
JP6536738B2 JP6536738B2 (ja) 2019-07-03

Family

ID=59850701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018505931A Expired - Fee Related JP6536738B2 (ja) 2016-03-18 2017-03-14 プリント配線板、電子回路、配線の決定方法及びプログラム

Country Status (4)

Country Link
US (1) US20210185805A1 (ja)
JP (1) JP6536738B2 (ja)
CN (1) CN109076707A (ja)
WO (1) WO2017159649A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107315878A (zh) * 2017-06-29 2017-11-03 郑州云海信息技术有限公司 一种提高信号SI质量的Layout布线结构及布线方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7043706B2 (en) * 2003-03-11 2006-05-09 Intel Corporation Conductor trace design to reduce common mode cross-talk and timing skew
CN101494948B (zh) * 2008-01-24 2012-07-18 鸿富锦精密工业（深圳）有限公司 电路板及其设计方法
TW201228492A (en) * 2010-12-17 2012-07-01 Hon Hai Prec Ind Co Ltd Printed circuit board
JP2015050294A (ja) * 2013-08-30 2015-03-16 パナソニック株式会社 プリント配線板

Also Published As

Publication number Publication date
US20210185805A1 (en) 2021-06-17
WO2017159649A1 (ja) 2017-09-21
CN109076707A (zh) 2018-12-21
JP6536738B2 (ja) 2019-07-03

Similar Documents

Publication Publication Date Title
CN111447732A (zh) 一种pcb差分对走线的阻抗匹配方法
KR100923928B1 (ko) 서펜타인 형태의 마이크로 스트립 전송선 구조
JP6044240B2 (ja) 半導体装置及び半導体装置の設計方法
JP5660044B2 (ja) 配線基板設計支援装置、配線基板設計方法、及びプログラム
JP6536738B2 (ja) プリント配線板、電子回路、配線の決定方法及びプログラム
JP4660738B2 (ja) プリント配線板及び電子機器
JP4728944B2 (ja) 電源ノイズ解析モデル生成プログラム及び電源ノイズ解析モデル作成装置
US8614515B2 (en) Wiring method for semiconductor integrated circuit, semiconductor-circuit wiring apparatus and semiconductor integrated circuit
US20160307853A1 (en) Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium
CN104619114A (zh) 一种具有埋阻的pcb板以及埋阻的测试方法
JP2014142795A (ja) シミュレーションプログラム及びシミュレーション装置
CN114168017A (zh) 显示面板和显示装置
US10748849B2 (en) Tapering discrete interconnection for an integrated circuit (IC)
KR20140010508A (ko) 연배열 인쇄 회로 기판
JP5299201B2 (ja) プリント基板、プリント基板の製造方法
TWI442843B (zh) 軟性電路板
Wang et al. Mitigating differential skew by rotating meshed ground for high-density layout in flexible printed circuits
US20180165401A1 (en) Non-orthogonal routing on a printed circuit board
TWI442839B (zh) 軟性電路板
KR20200120450A (ko) 수직구간 및 수평구간이 형성된 연성회로기판
CN117641744B (zh) Pcb走线串扰距离确定方法、装置、电子设备及介质
CN111698825B (zh) 一种pcb板和pcb走线结构的制备方法
JP6028867B2 (ja) 設計プログラム、装置及び方法
CN220440985U (zh) 带线路排布的电路板
JP2018082110A (ja) 回路基板および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190520

R150 Certificate of patent or registration of utility model

Ref document number: 6536738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees