JPWO2017098580A1 - 高周波多段増幅器 - Google Patents

高周波多段増幅器 Download PDF

Info

Publication number
JPWO2017098580A1
JPWO2017098580A1 JP2017554695A JP2017554695A JPWO2017098580A1 JP WO2017098580 A1 JPWO2017098580 A1 JP WO2017098580A1 JP 2017554695 A JP2017554695 A JP 2017554695A JP 2017554695 A JP2017554695 A JP 2017554695A JP WO2017098580 A1 JPWO2017098580 A1 JP WO2017098580A1
Authority
JP
Japan
Prior art keywords
frequency
circuit
resistor
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017554695A
Other languages
English (en)
Other versions
JP6342086B2 (ja
Inventor
貴章 吉岡
貴章 吉岡
新庄 真太郎
真太郎 新庄
山中 宏治
宏治 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017098580A1 publication Critical patent/JPWO2017098580A1/ja
Application granted granted Critical
Publication of JP6342086B2 publication Critical patent/JP6342086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/222A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/318A matching circuit being used as coupling element between two amplifying stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/387A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/411Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一段目の第一のトランジスタ(5a)と第一の出力整合回路(10a)との間に第一の安定化回路(7a)を設け、二段目の第二のトランジスタ(5b)と第二の出力整合回路(10b)との間に第二の安定化回路(7b)を設ける。第一の安定化回路(7a)は、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと第一の抵抗(103a)とを並列接続し、第二の安定化回路(7b)は、中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと第二の抵抗(103b)とを並列接続して構成する。

Description

本発明は、マイクロ波やミリ波などの高周波信号を増幅する高周波電力増幅器に関し、特に、トランジスタと整合回路が2段以上直列接続された高周波多段増幅器に関するものである。
高周波低雑音増幅器では、増幅されて出力される高周波信号の雑音が少なく、かつ使用周波数帯域外の低域から高域にわたって安定性があることが必要とされる。この種の増幅器として、従来、例えば特許文献1に示されるように、入力端子とトランジスタのゲート側との間に、インダクタとコンデンサからなるLC直列共振回路(共振周波数は、入力端子から入力される高周波信号の周波数と等しい)と、この共振回路に並列に接続される抵抗とからなる安定化回路を配置した回路構成の増幅器があった。この回路構成では、LC直列共振回路の共振周波数では共振回路が帯域通過フィルタの役割を成し、通過損失を少なくすることができる一方、使用周波数外(低域及び高域)ではLC直列共振回路に並列に配置した抵抗の影響により、通過損失を大きくすることができる。これにより、使用周波数での雑音指数を損なわずに使用周波数帯域外の低域から高域にわたって安定化が図られる。
特開2005−217753号公報
しかしながら、上記特許文献1に記載された回路構成の増幅器を直列に多段接続した多段増幅器の構成を考えた場合、LC直列共振回路の共振周波数の下側と上側の周波数において、各段の通過損失が足し合わされ、使用周波数の帯域端において雑音指数が損なわれるほか、使用周波数帯域内での利得が平坦でなくなるという問題があった。たとえば、13〜17GHzで動作させる必要のある多段低雑音増幅器において、その中心周波数の15GHzで共振するLC直列共振回路と抵抗とからなる安定化回路を設けた場合、15GHzにおいては無損失な特性が得られる一方、使用周波数の下限である13GHzと上限である17GHzでは、各段の通過損失が足し合わされ、雑音指数が損なわれるほか、13〜17GHzにおける利得平坦性が悪化するという問題があった。
この発明は、かかる問題を解決するためになされたもので、広帯域にわたって良好な雑音指数が得られ、かつ、使用周波数内での利得平坦性を向上させることのできる高周波多段増幅器を提供することを目的とする。
この発明に係る高周波多段増幅器は、ソースインダクタが装荷されたトランジスタが出力整合回路を介して2段以上直列接続され、複数のトランジスタのうち、少なくとも一つのトランジスタの出力とトランジスタの第一の出力整合回路との間に、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと第一の抵抗とを並列接続した第一の安定化回路を設けると共に、少なくとも一つのトランジスタとは異なるトランジスタのうち、少なくとも一つのトランジスタの出力とトランジスタの第二の出力整合回路との間に、中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと第二の抵抗とを並列接続した第二の安定化回路を設けたものである。
この発明に係る高周波多段増幅器は、周波数f1を通過する第一の帯域通過フィルタと第一の抵抗とを並列接続した第一の安定化回路と、周波数f2を通過する第二の帯域通過フィルタと第二の抵抗とを並列接続した第二の安定化回路とを多段に直列接続するようにしたものである。これにより、広帯域にわたって良好な雑音指数を得ることができると共に、使用周波数内での利得平坦性を向上させることができる。
この発明の実施の形態1の高周波多段増幅器を示す構成図である。 この発明の実施の形態1の高周波多段増幅器の通過損失の周波数特性を示す説明図である。 従来技術を多段増幅器に適用した場合の通過損失の周波数特性を示す説明図である。 この発明の実施の形態2の高周波多段増幅器を示す構成図である。 この発明の実施の形態2の高周波多段増幅器の通過損失の周波数特性を示す説明図である。 この発明の実施の形態3の高周波多段増幅器を示す構成図である。 この発明の実施の形態4の高周波多段増幅器を示す構成図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態1.
図1は、本実施の形態による高周波多段増幅器の構成図である。
本実施の形態による高周波多段増幅器は、高周波入力端子1、第一の入力整合回路2a、第一の入力バイアス回路3a、第一の入力バイアス電源端子4a、第一のトランジスタ5a、第一のソースインダクタ6a、第一の安定化回路7a、第一の出力バイアス回路8a、第一の出力バイアス電源端子9a、第一の出力整合回路10a、コンデンサ11、第二の入力整合回路2b、第二の入力バイアス回路3b、第二の入力バイアス電源端子4b、第二のトランジスタ5b、第二のソースインダクタ6b、第二の安定化回路7b、第二の出力バイアス回路8b、第二の出力バイアス電源端子9b、第二の出力整合回路10b、高周波出力端子12を備える。
高周波入力端子1は、高周波多段増幅器に対して高周波信号を入力する端子である。第一の入力整合回路2a〜第一の出力整合回路10aは、高周波入力端子1側から見て1段目の増幅器を構成し、第一の入力整合回路2aは第一のトランジスタ5aの入力側整合回路である。第一の入力バイアス回路3aは、第一のトランジスタ5aのゲートへのバイアス電圧を与える回路であり、第一の入力バイアス電源端子4aは第一の入力バイアス回路3aへの電源端子である。第一のトランジスタ5aは、高周波信号の増幅を行う増幅素子であり、そのソース端子に第一のソースインダクタ6aが接続されており、第一のソースインダクタ6aの他端は接地されている。第一の安定化回路7aは、第一のトランジスタ5aと第一の出力整合回路10aとの間に設けられ、周波数f1で共振する第一のインダクタ101aと第一のコンデンサ102aの直列共振回路と、第一の抵抗103aとを並列接続して構成されている。第一の出力整合回路10aは、第一のトランジスタ5aの出力側整合回路である。また、コンデンサ11は、第一の出力整合回路10aから出力される信号の直流を遮断するDCカットコンデンサである。
第二の入力整合回路2b〜第二の出力整合回路10bは、高周波入力端子1側から見て2段目の増幅器を構成するもので、これらの構成は、1段目の増幅器を構成する第一の入力整合回路2a〜第一の出力整合回路10aと同様の構成である。また、第二の安定化回路7bは、周波数f2で共振する第二のインダクタ101bと第二のコンデンサ102bの直列共振回路と、第二の抵抗103bとを並列接続して構成されている。ここで、多段増幅器としての使用周波数の中心値fcと、周波数f1、周波数f2の関係は、Δ=fc−f1=f2−fcとする。
なお、低雑音増幅器においては、ソースインダクタを用いて使用帯域内での安定性を図られることが多いが、この場合、ソースインダクタの装荷によって、使用周波数の高域側での安定性が損なわれる。このため、使用周波数の低域側のみでなく高域側についても、通過損失を有する安定化回路の挿入が必要となる。また、各段を構成するトランジスタに対してそれぞれ安定化を図る必要があるため、第一の安定化回路7aと第二の安定化回路7bは、連続して直列接続してはならず、各段を構成する第一のトランジスタ5aと第一の出力整合回路10aとの間、第二のトランジスタ5bと第二の出力整合回路10bとの間にそれぞれ配置する必要がある。
この構成において、第一の安定化回路7a内のLC直列共振回路は、周波数f1を通過する第一の帯域通過フィルタとして機能する。LC直列共振回路と第一の抵抗103aとが並列接続されたとき、LC直列共振回路の共振周波数f1では共振回路が帯域通過フィルタの役割を成し、通過損失は理想的にはゼロになる。一方、周波数がf1から離れると、入力信号はLC直列共振回路に並列に配置した第一の抵抗103aを経由して伝搬されることとなるため、損失が大きくなり、安定化が図られる。同様に、第二の安定化回路7b内のLC直列共振回路は、周波数f2を通過する第二の帯域通過フィルタとして機能する。周波数f2では共振回路が帯域通過フィルタの役割を成し、通過損失は理想的にはゼロになる。一方周波数がf2から離れると、入力信号はLC直列共振回路に並列に配置した第二の抵抗103bを経由して伝搬されることとなるため、損失が大きくなり、安定化が図られる。なお、このとき、第一の抵抗103a及び第二の抵抗103bの抵抗値の大小によって、帯域外での通過損失は変化する。すなわち、必要な帯域外の安定度に応じて、第一の抵抗103a及び第二の抵抗103bの抵抗値を設定する。
次に、第一の安定化回路7aと第二の安定化回路7bが直列に多段接続された場合の通過損失の周波数特性について説明する。
図2に、実施の形態1における通過損失の周波数特性を示す。図2の上図は、各安定化回路での通過損失の周波数特性、図2の下図は、全段の安定化回路を直列接続したときの通過損失の総和の周波数特性である。第一の安定化回路7aの通過損失(実線で示す特性)は周波数f1で、第二の安定化回路7bの通過損失(破線で示す特性)は周波数f2で理想的にはゼロとなる。図3に、特許文献1で示された安定化回路を多段直列接続した場合における通過損失の周波数特性を示す。図2と同様、図3の上図は、各安定化回路での通過損失の周波数特性(実線で示す特性と破線で示す特性)、図3の下図は、全段の安定化回路を直列接続したときの通過損失の総和の周波数特性である。なお、図3の上図において、実際は実線で示す特性と破線で示す特性は同一であるが、図面上で分かりやすくするため、わずかにずらして示している。
第一の安定化回路7a及び第二の安定化回路7bは、共に通過損失は周波数fcで理想的にはゼロとなる。従来の回路構成で、安定化回路を二つ直列接続した場合、周波数fcでの通過損失はゼロであるが、周波数fcの低域側、広域側で通過損失が急峻に増大する。このため、使用帯域の端において雑音指数が損なわれるほか、増幅器としての使用帯域内での利得平坦性が損なわれる。一方、本実施の形態1では、周波数fcでの通過損失は従来の回路構成を多段増幅器に適用した場合と比べて増加するものの、周波数f1から周波数f2にかけての通過損失の周波数偏差が小さくなるため、増幅器としての使用帯域内での利得平坦性は従来技術を多段増幅器に適用した場合と比べて向上する。
以上説明したように、実施の形態1の高周波多段増幅器によれば、ソースインダクタが装荷されたトランジスタが出力整合回路を介して2段以上直列接続され、複数のトランジスタのうち、少なくとも一つのトランジスタの出力とトランジスタの第一の出力整合回路との間に、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと第一の抵抗とを並列接続した第一の安定化回路を設けると共に、少なくとも一つのトランジスタとは異なるトランジスタのうち、少なくとも一つのトランジスタの出力とトランジスタの第二の出力整合回路との間に、中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと第二の抵抗とを並列接続した第二の安定化回路を設けたので、広帯域にわたって良好な雑音指数を得ることができると共に、使用周波数内での利得平坦性を向上させることができる。
実施の形態2.
図4は、実施の形態2の高周波多段増幅器を示す構成図である。実施の形態2では、第一の安定化回路7c及び第二の安定化回路7dの構成を実施の形態1の第一の安定化回路7a及び第二の安定化回路7bとは異なる構成としたものである。図4において、第一の安定化回路7c及び第二の安定化回路7d以外の構成は図1に示した実施の形態1と同様であるため、対応する部分に同一符号を付してその説明を省略する。
第一の安定化回路7cは、周波数f1で共振する第一のインダクタ101aと第一のコンデンサ102aからなるLC直列共振回路と、第一の抵抗103aと、多段増幅器としての使用周波数の中心値fc以上を通過する高域通過フィルタとしてのコンデンサ104とを並列接続して構成されている。また、第二の安定化回路7dは、周波数f2で共振する第二のインダクタ101bと第二のコンデンサ102bからなるLC直列共振回路と、第二の抵抗103bと、多段増幅器としての使用周波数の中心値fc以下を通過する低域通過フィルタとしてのインダクタ105とを並列接続して構成されている。このとき、Δ=fc−f1=f2−fcとする。
次に、実施の形態2における第一の安定化回路7cと第二の安定化回路7dが、直列に多段接続された場合の、通過損失の周波数特性について説明する。
図5に、実施の形態2における通過損失の周波数特性を示す。図5の上図は、それぞれの第一の安定化回路7c及び第二の安定化回路7dでの通過損失の周波数特性、図5の下図は、全段の第一の安定化回路7c及び第二の安定化回路7dを直列接続したときの通過損失の総和の周波数特性である。なお、図5の上図において、実線が第一の安定化回路7cの周波数特性、破線が第二の安定化回路7dの周波数特性を示す。
第一の安定化回路7cの通過損失は周波数f1で、第二の安定化回路7dの通過損失は周波数f2で理想的にはゼロとなる。加えて、第一の安定化回路7cの通過損失は、並列接続したコンデンサ104が高域通過フィルタの効果を果たすため、周波数f1より高域の通過損失は、周波数f1より低域の通過損失よりも小さくなる。一方、第二の安定化回路7dの通過損失は、並列接続したインダクタ105が低域通過フィルタの効果を果たすため、周波数f2より低域の通過損失は、周波数f2より高域の通過損失よりも小さくなる。すなわち、それぞれの第一の安定化回路7c及び第二の安定化回路7dの通過損失の周波数特性は、LC直列共振回路の共振周波数f1、f2に対して非対称となる。よって、第一の安定化回路7cと第二の安定化回路7dを直列接続した場合、通過損失の周波数特性は平坦化され、かつ周波数fcでの通過損失は実施の形態1の場合と比べて低減される。
このように、本実施の形態2では、周波数f1から周波数f2にかけての通過損失の周波数偏差が小さくなるため、増幅器としての使用帯域内での利得平坦性は従来の回路構成を多段増幅器に適用した場合と比べて向上するだけでなく、周波数fcでの通過損失は実施の形態1と比べて減少するため、雑音指数の低下を招かず、利得の平坦性を実施の形態1にも増して向上する効果が得られる。
以上説明したように、実施の形態2の高周波多段増幅器によれば、ソースインダクタが装荷されたトランジスタが出力整合回路を介して2段以上直列接続され、複数のトランジスタのうち、少なくとも一つのトランジスタの出力とこのトランジスタの第一の出力整合回路との間に、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと、中心値fc以上を通過する高域通過フィルタと、第一の抵抗とを並列接続した第一の安定化回路を設けると共に、少なくとも一つのトランジスタとは異なるトランジスタのうち、少なくとも一つのトランジスタの出力とこのトランジスタの第二の出力整合回路との間に、中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと、中心値fc以下を通過する低域通過フィルタと、第二の抵抗とを並列接続した第二の安定化回路を設けたので、広帯域にわたって良好な雑音指数を得ることができると共に、使用周波数内での利得平坦性を向上させることができる。
実施の形態3.
図6は、実施の形態3の高周波多段増幅器を示す構成図である。実施の形態3では、第一の安定化回路7e及び第二の安定化回路7fの構成を実施の形態1の第一の安定化回路7a及び第二の安定化回路7bとは異なる構成としたものである。図6において、第一の安定化回路7e及び第二の安定化回路7f以外の構成は図1に示した実施の形態1と同様であるため、対応する部分に同一符号を付してその説明を省略する。
第一の安定化回路7eは、周波数f1で共振する第一のインダクタ101aと第一のコンデンサ102aからなるLC直列共振回路と第三の抵抗106aの直列回路と、第一の抵抗103aとを並列接続して構成されている。また、第二の安定化回路7fは、周波数f2で共振する第二のインダクタ101bと第二のコンデンサ102bからなるLC直列共振回路と第四の抵抗106bの直列回路と、第二の抵抗103bとを並列接続して構成されている。本構成では、直列に抵抗(第三の抵抗106a及び第四の抵抗106b)が挿入されるため、周波数f1から周波数f2の周波数帯域において回路損失が生じる。すなわち、利得平坦性を有した上で、第三の抵抗106a及び第四の抵抗106bの値を任意に設定することで、使用帯域内での安定性を自由に変更でき、設計に自由度が増す。
以上説明したように、実施の形態3の高周波多段増幅器によれば、ソースインダクタが装荷されたトランジスタが出力整合回路を介して2段以上直列接続され、複数のトランジスタのうち、少なくとも一つのトランジスタの出力とこのトランジスタの第一の出力整合回路との間に、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと第三の抵抗の直列回路と、第一の抵抗とを並列接続した第一の安定化回路を設けると共に、少なくとも一つのトランジスタとは異なるトランジスタのうち、少なくとも一つのトランジスタの出力とこのトランジスタの第二の出力整合回路との間に、中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと第四の抵抗の直列回路と、第二の抵抗とを並列接続した第二の安定化回路を設けたので、広帯域にわたって良好な雑音指数を得ることができると共に、使用周波数内での利得平坦性を向上させることができる。
実施の形態4.
図7は、実施の形態4の高周波多段増幅器を示す構成図である。実施の形態4では、第一の安定化回路7g及び第二の安定化回路7hの構成を実施の形態1の第一の安定化回路7a及び第二の安定化回路7bとは異なる構成としたものである。図7において、第一の安定化回路7g及び第二の安定化回路7h以外の構成は図1に示した実施の形態1と同様であるため、対応する部分に同一符号を付してその説明を省略する。
第一の安定化回路7eは、周波数f1で共振する第一のインダクタ101aと第一のコンデンサ102aからなるLC直列共振回路と第三の抵抗106aとの直列回路と、第一の抵抗103aと、周波数fc以上を通過する高域通過フィルタとしてのコンデンサ104とを並列接続して構成されている。また、第二の安定化回路7fは、周波数f2で共振する第二のインダクタ101bと第二のコンデンサ102bからなるLC直列共振回路と第四の抵抗106bの直列回路と、第二の抵抗103bと、周波数fc以下を通過する低域通過フィルタとしてのインダクタ105とを並列接続して構成されている。本構成では、実施の形態3と同様に、直列に抵抗(第三の抵抗106a及び第四の抵抗106b)が挿入されるため、周波数f1から周波数f2の周波数帯域において回路損失が生じる。すなわち、利得平坦性を有した上で、第三の抵抗106a及び第四の抵抗106bの値を任意に設定することで、使用帯域内での安定性を自由に変更でき、設計に自由度が増す。
以上説明したように、実施の形態4の高周波多段増幅器によれば、ソースインダクタが装荷されたトランジスタが出力整合回路を介して2段以上直列接続され、複数のトランジスタのうち、少なくとも一つのトランジスタの出力とこのトランジスタの第一の出力整合回路との間に、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと第三の抵抗の直列回路と、中心値fc以上を通過する高域通過フィルタと、第一の抵抗とを並列接続した第一の安定化回路を設けると共に、少なくとも一つのトランジスタとは異なるトランジスタのうち、少なくとも一つのトランジスタの出力とこのトランジスタの第二の出力整合回路との間に、中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと第四の抵抗の直列回路と、中心値fc以下を通過する低域通過フィルタと、第二の抵抗とを並列接続した安定化回路を設けたので、広帯域にわたって良好な雑音指数を得ることができると共に、使用周波数内での利得平坦性を向上させることができる。
なお、上記実施の形態1〜4では、単段の増幅器中に入力バイアス回路と出力バイアス回路を設けたが、バイアス電源は必ずしも2電源である必要はなく、自己バイアス回路からなる単段増幅器を多段に直列接続した増幅器であってもよい。
また、上記実施の形態1〜4では、高周波入力端子1側から見て、1段目の第一のトランジスタ5aと第一の出力整合回路10aとの間に第一の安定化回路7a、高周波入力端子1側から見て2段目の第二のトランジスタ5bと第二の出力整合回路10bとの間に第二の安定化回路7bを設けたが、この配置に限らず、いずれの段に第一の安定化回路7aまたは第二の安定化回路7bを設けてもよい。さらに、複数の段の増幅器に第一の安定化回路7aまたは第二の安定化回路7bを設けてもよい。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
以上のように、この発明に係る高周波多段増幅器は、安定化回路を有した増幅器を直列に多段接続した構成に関するものであり、マイクロ波やミリ波などの高周波信号を増幅する高周波電力増幅器に用いるのに適している。
1 高周波入力端子、2a 第一の入力整合回路、2b 第二の入力整合回路、3a 第一の入力バイアス回路、3b 第二の入力バイアス回路、4a 第一の入力バイアス電源端子、4b 第二の入力バイアス電源端子、5a 第一のトランジスタ、5b 第二のトランジスタ、6a 第一のソースインダクタ、6b 第二のソースインダクタ、7a 第一の安定化回路、7b 第二の安定化回路、8a 第一の出力バイアス回路、8b 第二の出力バイアス回路、9a 第一の出力バイアス電源端子、9b 第二の出力バイアス電源端子、10a 第一の出力整合回路、10b 第二の出力整合回路、11 コンデンサ、12 高周波出力端子、101a 第一のインダクタ、101b 第二のインダクタ、102a 第一のコンデンサ、102b 第二のコンデンサ、103a 第一の抵抗、103b 第二の抵抗、104 コンデンサ、105 インダクタ、106a 第三の抵抗、106b 第四の抵抗。
この発明に係る高周波多段増幅器は、ソースインダクタが装荷されたトランジスタが出力整合回路を介して2段以上直列接続され、複数のトランジスタのうち、少なくとも一つのトランジスタの出力とトランジスタの第一の出力整合回路との間に、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと中心値fc以上を通過する高域通過フィルタと第一の抵抗とを並列接続した第一の安定化回路を設けると共に、少なくとも一つのトランジスタとは異なるトランジスタのうち、少なくとも一つのトランジスタの出力とトランジスタの第二の出力整合回路との間に、中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと中心値fc以下を通過する低域通過フィルタと第二の抵抗とを並列接続した第二の安定化回路を設けたものである。
この発明に係る高周波多段増幅器は、周波数f1を通過する第一の帯域通過フィルタと高域通過フィルタと第一の抵抗とを並列接続した第一の安定化回路と、周波数f2を通過する第二の帯域通過フィルタと低域通過フィルタと第二の抵抗とを並列接続した第二の安定化回路とを多段に直列接続するようにしたものである。これにより、広帯域にわたって良好な雑音指数を得ることができると共に、使用周波数内での利得平坦性を向上させることができる。

Claims (4)

  1. ソースインダクタが装荷されたトランジスタが出力整合回路を介して2段以上直列接続され、
    前記複数のトランジスタのうち、少なくとも一つのトランジスタの出力と当該トランジスタの第一の出力整合回路との間に、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと第一の抵抗とを並列接続した第一の安定化回路を設けると共に、
    前記少なくとも一つのトランジスタとは異なるトランジスタのうち、少なくとも一つのトランジスタの出力と当該トランジスタの第二の出力整合回路との間に、前記中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと第二の抵抗とを並列接続した第二の安定化回路を設けたことを特徴とする高周波多段増幅器。
  2. ソースインダクタが装荷されたトランジスタが出力整合回路を介して2段以上直列接続され、
    前記複数のトランジスタのうち、少なくとも一つのトランジスタの出力と当該トランジスタの第一の出力整合回路との間に、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと、前記中心値fc以上を通過する高域通過フィルタと、第一の抵抗とを並列接続した第一の安定化回路を設けると共に、
    前記少なくとも一つのトランジスタとは異なるトランジスタのうち、少なくとも一つのトランジスタの出力と当該トランジスタの第二の出力整合回路との間に、前記中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと、前記中心値fc以下を通過する低域通過フィルタと、第二の抵抗とを並列接続した第二の安定化回路を設けたことを特徴とする高周波多段増幅器。
  3. ソースインダクタが装荷されたトランジスタが出力整合回路を介して2段以上直列接続され、
    前記複数のトランジスタのうち、少なくとも一つのトランジスタの出力と当該トランジスタの第一の出力整合回路との間に、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと第三の抵抗の直列回路と、第一の抵抗とを並列接続した第一の安定化回路を設けると共に、
    前記少なくとも一つのトランジスタとは異なるトランジスタのうち、少なくとも一つのトランジスタの出力と当該トランジスタの第二の出力整合回路との間に、前記中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと第四の抵抗の直列回路と、第二の抵抗とを並列接続した第二の安定化回路を設けたことを特徴とする高周波多段増幅器。
  4. ソースインダクタが装荷されたトランジスタが出力整合回路を介して2段以上直列接続され、
    前記複数のトランジスタのうち、少なくとも一つのトランジスタの出力と当該トランジスタの第一の出力整合回路との間に、増幅器としての使用周波数の中心値fcよりも低い周波数f1を通過する第一の帯域通過フィルタと第三の抵抗の直列回路と、前記中心値fc以上を通過する高域通過フィルタと、第一の抵抗とを並列接続した第一の安定化回路を設けると共に、
    前記少なくとも一つのトランジスタとは異なるトランジスタのうち、少なくとも一つのトランジスタの出力と当該トランジスタの第二の出力整合回路との間に、前記中心値fcよりも高い周波数f2を通過する第二の帯域通過フィルタと第三の抵抗の直列回路と、前記中心値fc以下を通過する低域通過フィルタと、第二の抵抗とを並列接続した安定化回路を設けたことを特徴とする高周波多段増幅器。
JP2017554695A 2015-12-08 2015-12-08 高周波多段増幅器 Active JP6342086B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/084399 WO2017098580A1 (ja) 2015-12-08 2015-12-08 高周波多段増幅器

Publications (2)

Publication Number Publication Date
JPWO2017098580A1 true JPWO2017098580A1 (ja) 2018-06-07
JP6342086B2 JP6342086B2 (ja) 2018-06-13

Family

ID=59012748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017554695A Active JP6342086B2 (ja) 2015-12-08 2015-12-08 高周波多段増幅器

Country Status (4)

Country Link
US (1) US10574197B2 (ja)
JP (1) JP6342086B2 (ja)
CN (1) CN108292908B (ja)
WO (1) WO2017098580A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526011B (zh) * 2017-08-28 2019-12-20 广州全界通讯科技有限公司 一种大功率微放电功率加载系统
KR102595352B1 (ko) * 2021-06-25 2023-10-27 국방과학연구소 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기
WO2024122063A1 (ja) * 2022-12-09 2024-06-13 三菱電機株式会社 高周波増幅器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609317U (ja) * 1983-06-29 1985-01-22 アルプス電気株式会社 広帯域高周波増幅器
JPH08130419A (ja) * 1994-11-01 1996-05-21 Fujitsu Ltd 増幅器並びにこれを有する受信機及び通信機
JPH1083998A (ja) * 1996-09-09 1998-03-31 Mitsubishi Electric Corp 半導体装置
JP2003092520A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 多段電力増幅器
JP2005217753A (ja) * 2004-01-29 2005-08-11 Toshiba Corp 増幅器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983504A (en) * 1975-11-21 1976-09-28 Franklin Moy Active filter
JPH1146160A (ja) 1997-07-24 1999-02-16 Kokusai Electric Co Ltd 無線中継増幅装置
JP2001189641A (ja) 1999-12-28 2001-07-10 Sharp Corp アクティブバンドパスフィルター
KR100414252B1 (ko) * 2000-02-08 2004-01-07 미쓰비시덴키 가부시키가이샤 다단 증폭기
US6806767B2 (en) * 2002-07-09 2004-10-19 Anadigics, Inc. Power amplifier with load switching circuit
US7468636B2 (en) * 2005-12-22 2008-12-23 Panasonic Corporation Radio frequency power amplifier
US8797103B2 (en) * 2010-12-07 2014-08-05 Skyworks Solutions, Inc. Apparatus and methods for capacitive load reduction
JP2013143726A (ja) * 2012-01-12 2013-07-22 Seiko Npc Corp 電波受信回路
US8803615B2 (en) * 2012-01-23 2014-08-12 Qualcomm Incorporated Impedance matching circuit with tunable notch filters for power amplifier
CN103956931A (zh) * 2014-05-19 2014-07-30 电子科技大学 一种用于全桥逆变电路的非对称频率调制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609317U (ja) * 1983-06-29 1985-01-22 アルプス電気株式会社 広帯域高周波増幅器
JPH08130419A (ja) * 1994-11-01 1996-05-21 Fujitsu Ltd 増幅器並びにこれを有する受信機及び通信機
JPH1083998A (ja) * 1996-09-09 1998-03-31 Mitsubishi Electric Corp 半導体装置
JP2003092520A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 多段電力増幅器
JP2005217753A (ja) * 2004-01-29 2005-08-11 Toshiba Corp 増幅器

Also Published As

Publication number Publication date
JP6342086B2 (ja) 2018-06-13
WO2017098580A1 (ja) 2017-06-15
CN108292908A (zh) 2018-07-17
CN108292908B (zh) 2021-05-07
US10574197B2 (en) 2020-02-25
US20180331664A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
JP4485487B2 (ja) 電力増幅器
JP4850134B2 (ja) 高周波回路
JP6342086B2 (ja) 高周波多段増幅器
WO2014087479A1 (ja) 高周波電力増幅器
JP5799767B2 (ja) 電力増幅器
JP2007019908A (ja) フィルタ回路
JP5638426B2 (ja) 多段増幅器
JP6532618B2 (ja) 高周波回路及び高周波電力増幅器
US10469037B2 (en) Multi-stage amplifier circuit with zero and pole inserted by compensation circuits
JP4712546B2 (ja) マイクロ波増幅器
JP4671225B2 (ja) 高周波電力増幅装置
JP5349119B2 (ja) 高周波増幅器
JP2002252523A (ja) Fet帯域増幅器
JP2016181788A (ja) 電力増幅器
US7391268B2 (en) Power amplifying device comprising a stabilizing circuit
JP5680004B2 (ja) 多段増幅器
JP5484206B2 (ja) 差動増幅回路
JP2002171139A (ja) 高周波増幅器
JP6516928B2 (ja) 分布型増幅器及び多段増幅器
WO2014167882A1 (ja) 可変利得回路
KR101692645B1 (ko) 집적 회로 상에 형성되는 차동 증폭기
JP4823500B2 (ja) 多段高周波増幅器
WO2017104070A1 (ja) モノリシックマイクロ波集積回路および高周波増幅器
JP2009260639A (ja) 高周波増幅器
JP2007312001A (ja) 多段差動増幅器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180228

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180228

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180515

R150 Certificate of patent or registration of utility model

Ref document number: 6342086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250