KR102595352B1 - 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기 - Google Patents

다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기 Download PDF

Info

Publication number
KR102595352B1
KR102595352B1 KR1020210083121A KR20210083121A KR102595352B1 KR 102595352 B1 KR102595352 B1 KR 102595352B1 KR 1020210083121 A KR1020210083121 A KR 1020210083121A KR 20210083121 A KR20210083121 A KR 20210083121A KR 102595352 B1 KR102595352 B1 KR 102595352B1
Authority
KR
South Korea
Prior art keywords
noise
frequency
stage
amplification stage
gain
Prior art date
Application number
KR1020210083121A
Other languages
English (en)
Other versions
KR20230000691A (ko
Inventor
김기철
최증원
박주만
박용우
김철영
최한웅
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020210083121A priority Critical patent/KR102595352B1/ko
Publication of KR20230000691A publication Critical patent/KR20230000691A/ko
Application granted granted Critical
Publication of KR102595352B1 publication Critical patent/KR102595352B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시예에 따른 저잡음 증폭기는 제1 게이트를 포함하고, 상기 제1 게이트로 인가된 신호를 증폭하는 제1 입력 트랜지스터를 포함하는 제1 증폭단; 및 상기 제1 증폭단과 연결되고, 제2 게이트를 포함하고 제2 게이트로 인가된 신호를 증폭하는 제2 입력 트랜지스터를 포함하는 제2 증폭단;을 포함하고, 상기 제1 증폭단은 상기 제1 입력 트랜지스터의 일 단과 연결되는 제1 소스 퇴화 인덕터를 포함하고, 상기 제2 증폭단은 상기 제2 입력 트랜지스터의 일 단과 연결되는 제2 소스 퇴화 인덕터를 더 포함하고, 상기 제2 소스 퇴화 인덕터는 상기 제2 증폭단의 제2 입력 임피던스를 상기 제1 증폭단의 제1 출력 임피던스와 복소 매칭시킨다.

Description

다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기 {Low Noise Amplifier Including Multi-Stage Broadband Noise Matching Circuit}
본 발명은 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기에 관한 것으로, 더 상세하게는 소스 퇴화 인덕터를 사용한 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기에 관한 것이다.
저잡음 증폭기(Low Noise Amplifier; LNA)는 수신단에서 안테나 이후에 가장 처음 위치하는 증폭기로서 저잡음 증폭기의 잡음 지수가 수신단의 성능을 주로 결정하게 된다.
종래의 광대역 저잡음 증폭기의 경우, 넓은 주파수대역에서 이득 특성을 만족하는 것이 일반적이나 잡음 지수는 특정 주파수 대역에서만 만족하는 문제가 있다. 일반적으로 가장 첫 단의 증폭기가 넓은 주파수 영역에서 충분한 이득 특성을 갖기 어렵고, 첫 단의 이득이 충분하지 않아 추가되는 후속 중폭단의 잡음지수가 그대로 더해지게 되어 전체적인 잡음지수가 열화되는 문제가 발생할 수 있다. 또한, 후속하는 증폭단의 잡음 정합을 하지 않거나 첫 단의 목표 주파수와 동일하게 잡음정합을 하였을 경우 밴드내 보다 높은 주파수 영역의 잡음 열화가 발생할 수 있다.
이에 본 발명의 실시예들은 다단 저잡음 증폭기에 있어서 각 단의 잡음정합을 서로 다른 주파수 영역에 배치함으로써 광대역 이득특성 및 광대역 잡음정합 특성을 동시에 확보할 수 있는 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기를 제공하고자 한다.
본 발명의 일 실시예에 따른 저잡음 증폭기는 제1 게이트를 포함하고, 상기 제1 게이트로 인가된 신호를 증폭하는 제1 입력 트랜지스터를 포함하는 제1 증폭단; 및 상기 제1 증폭단과 연결되고, 제2 게이트를 포함하고 제2 게이트로 인가된 신호를 증폭하는 제2 입력 트랜지스터를 포함하는 제2 증폭단;을 포함하고, 상기 제1 증폭단은 상기 제1 입력 트랜지스터의 일 단과 연결되는 제1 소스 퇴화 인덕터를 포함하고, 상기 제2 증폭단은 상기 제2 입력 트랜지스터의 일 단과 연결되는 제2 소스 퇴화 인덕터를 더 포함하고, 상기 제2 소스 퇴화 인덕터는 상기 제2 증폭단의 제2 입력 임피던스를 상기 제1 증폭단의 제1 출력 임피던스와 복소 매칭시킨다.
상기 제2 소스 퇴화 인덕터의 타 단은 제2 접지단과 연결될 수 있다.
상기 제1 증폭단은 제1 이득 곡선에 따른 이득 특성을 가지고, 상기 제2 증폭단은 제2 이득 곡선에 따른 이득 특성을 가지며, 상기 제1 이득곡선은, 제1 주파수에서 상기 제1 이득곡선의 최댓값인 제1 이득값을 가지고, 상기 제1 주파수보다 큰 제2 주파수에서 제2 이득값을 가지며, 상기 제1 증폭단의 제1 잡음 정합은 상기 제1 소스 퇴화 인덕터를 이용하여 상기 제1 주파수에서 수행되고, 상기 제2 증폭단의 제2 잡음 정합은 상기 제2 소스 퇴화 인덕터를 이용하여 상기 제2 주파수에서 수행될 수 있다.
상기 제2 잡음 정합에 따른 상기 제2 증폭단의 제2 잡음 지수는 최소 잡음 지수 곡선과 접할 수 있다.
상기 저잡음 증폭기의 총 이득은, 상기 제1 주파수 및 상기 제2 주파수를 포함하는 주파수 대역에 대하여, 동일한 주파수에서의 상기 제1 이득 곡선의 이득값과 상기 제2 이득 곡선의 이득값을 합한 값으로 산출될 수 있다.
상기 저잡음 증폭기의 총 잡음 지수는 상기 제2 주파수보다 큰 주파수 대역에서 상기 제2 증폭단의 제2 잡음 지수보다 작은 값을 가질 수 있다.
상기 제1 증폭단은 상기 제1 입력 트랜지스터의 상기 제1 게이트를 통해 초기 매칭부와 연결되고, 상기 초기 매칭부는 상기 제1 게이트와 연결되는 제1 직렬 인덕터를 포함하고, 초기 입력 신호를 인가 받는 입력단과 연결되며, 상기 제1 소스 퇴화 인덕터의 타 단은 제1 접지단과 연결되고, 상기 제1 직렬 인덕터 및 상기 제1 소스 퇴화 인덕터를 이용하여 상기 제1 증폭단의 제1 잡음 정합값이 상기 입력단의 초기 임피던스와 정합될 수 있다.
상기 제1 증폭단 및 상기 제2 증폭단 사이에는 제1 단간 직렬 인덕터를 포함하는 제1 단간 매칭부가 연결되고, 상기 제1 단간 직렬 인덕터의 일 단은 상기 제1 입력 트랜지스터의 일 단과 연결되고, 상기 제1 단간 직렬 인덕터의 타 단은 상기 제2 입력 트랜지스터의 상기 제2 게이트와 연결될 수 있다.
본 발명의 일 실시예에 따른 저잡음 증폭기는 제1 게이트를 포함하고, 상기 제1 게이트로 인가된 신호를 증폭하는 제1 입력 트랜지스터를 포함하는 제1 증폭단; 및 상기 제1 증폭단과 연결되고, 후속 게이트로 인가된 신호를 증폭하는 후속 입력 트랜지스터를 포함하는 적어도 하나 이상의 후속 증폭단;을 포함하고, 상기 제1 증폭단은 상기 제1 입력 트랜지스터의 일 단과 연결되는 제1 소스 퇴화 인덕터를 포함하고, 상기 후속 증폭단은 상기 후속 입력 트랜지스터의 일 단과 연결되는 후속 소스 퇴화 인덕터를 더 포함하고, 상기 후속 소스 퇴화 인덕터는 상기 후속 증폭단의 후속 입력 임피던스를 해당 후속 증폭단의 전단 증폭단의 임피던스와 복소 매칭시킨다.
본 발명의 실시예들에 따르면, 다단 저잡음 증폭기에 있어서 각 단의 잡음정합을 서로 다른 주파수 영역에 배치함으로써 광대역 이득특성 및 광대역 잡음정합 특성을 동시에 확보할 수 있다.
도 1은 본 발명의 일 실시예에 따른 저잡음 증폭기의 구성을 개략적으로 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 저잡음 증폭기의 회로 구조를 도시한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 다단 증폭단의 이득 특성을 도시한 그래프이다.
도 4는 본 발명의 일 실시예에 따른 저잡음 증폭기의 잡음 정합 특성을 설명하기 위한 잡음 특성을 도시한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 저잡음 증폭기의 광대역 저잡음 정합의 시뮬레이션 결과를 도시한 그래프들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 형태는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, 영역, 구성 요소, 부, 블록, 모듈 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 영역, 구성 요소, 부, 블록, 모듈 등이 개재되어 있는 경우도 포함한다.
이하의 실시예에서, 영역, 구성 요소, 부, 블록, 모듈 등이 연결되었다고 할 때, 영역, 구성 요소, 부, 블록, 모듈들이 직접적으로 연결된 경우뿐만 아니라 영역, 구성 요소, 부, 블록, 모듈들 중간에 다른 영역, 구성 요소, 부, 블록, 모듈들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 영역, 구성 요소, 부, 블록, 모듈 등이 전기적으로 연결되었다고 할 때, 영역, 구성 요소, 부, 블록, 모듈 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 영역, 구성 요소, 부, 블록, 모듈 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 저잡음 증폭기(10)의 구성을 개략적으로 도시한 블록도이다. 본 발명의 저잡음 증폭기(10)는 적어도 두 개 이상의 증폭단을 포함하는 다단 저잡음 증폭기일 수 있다. 이하에서는, 설명의 편의를 위하여 간략히 '저잡음 증폭기(10)'로 지칭하여 설명한다.
저잡음 증폭기(10)는 제1 증폭단(S1) 및 이와 연결되는 제2 증폭단(S2)을 포함할 수 있다. 저잡음 증폭기(10)는 제1 증폭단(S1)과 연결되는 초기 매칭부(F0) 및 상기 제1 증폭단(S1)과 제2 증폭단(S2) 사이에서 각 증폭단(S1, S2)과 연결되는 제1 단간 매칭부(F1)를 포함할 수 있다. 이하에서는, 제n 증폭단 및 제(n+1) 증폭단 사이에 연결되는 단간 매칭부를 제n 단간 매칭부(Fn)로 지칭하여 설명할 수 있다 (n은 자연수).
제1 증폭단(S1)은 저잡음 증폭기(10)가 적용되는 안테나가 연결되고 초기 입력 신호가 인가되는 입력단(SI)과 연결될 수 있고, 제2 증폭단(S2)의 일 단은 저잡음 증폭기(10)의 출력단(SO)을 구성할 수 있다.
제1 증폭단(S1)은 저잡음 증폭기(10)의 최초 증폭단으로서, 제1 이득 곡선(G1)에 의한 이득 특성을 가진다. 제2 증폭단(S2)은 제1 증폭단(S1)과 연결되는 후속 증폭단의 일 예로서, 제2 이득 곡선(G2)에 의한 이득 특성을 가진다. 두 증폭단(S1, S2) 각각의 이득 곡선(G1, G2)에 의한 이득 특성에 관하여는 후술하는 도 3 내지 도 5에서 설명한다.
이하, 저잡음 증폭기(10)의 각 부분에서 바라본 임피던스의 종류에 관하여 설명한다. 초기 매칭부(F0)에서 입력단(SI)을 바라본 안테나 임피던스(또는 초기 임피던스)(ZA)는 입력단(SI)에 연결되는 안테나의 임피던스로서, 일 예로 ZA는 약 50 Ω일 수 있다. 제1 증폭단(S1)에서 초기 매칭부(F0)를 포함한 입력단(SI)을 바라본 임피던스를 제1 증폭단(S1)의 제1 잡음 임피던스(Zopt1)라 한다. 초기 매칭부(F0)와 제1 증폭단(S1) 사이에서 제1 증폭단(S1)을 바라본 임피던스를 제1 증폭단(S1)의 제1 입력 임피던스(Zin1)라 한다. 제1 증폭단(S1)의 출력단(제1 단간 매칭부(F1)와 연결된 단)에서 제1 증폭단(S1)을 포함한 좌측을 바라본 임피던스를 제1 증폭단(S1)의 제1 출력 임피던스(Zout1)라 한다.
한편, 제2 증폭단(S2)에서 제1 단간 매칭부(F1)를 포함한 좌측을 바라본 임피던스를 제2 증폭단(S2)의 제2 잡음 임피던스(Zopt2)라 하고, 제1 단간 매칭부(F1)와 제2 증폭단(S2) 사이에서 제2 증폭단(S2)을 바라본 임피던스를 제2 증폭단(S2)의 제2 입력 임피던스(Zin2)라 한다.
본 도면에는 두 개의 증폭단을 가지는 다단 저잡음 증폭기를 예시로 도시하였으나 두 단 이상의 다단 저잡음 증폭기에도 적용될 수 있음은 물론이다.
도 1에 도시된 저잡음 증폭기(10)의 각 구성 및 각 부분에서 바라본 임피던스 간의 관계에 관하여는 후술하는 도 2에서 더 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 저잡음 증폭기(10)의 회로 구조를 도시한 회로도이다. 저잡음 증폭기는 제1 증폭단(S1), 제2 증폭단(S2), 초기 매칭부(F0) 및 제1 단간 매칭부(F1)를 포함할 수 있다.
이하, 본 개시에서 '잡음 정합'이란, 제n 증폭단의 일 단에서 일 측을 바라본 임피던스를 제n 잡음 임피던스(Zopt-n), 타 측을 바라본 임피던스를 제n 입력 임피던스(Zin-n)라고 할 때, 두 임피던스(Zopt-n, Zin-n) 간의 복소 매칭(conjugate matching)을 의미한다. 가령, 제1 증폭단(S1)의 제1 잡음 정합을 통해 제1 잡음 임피던스(Zopt-1)는 제1 입력 임피던스(Zin-1)의 켤레 복소수 값(conjugate)(Z* in-1)과 같아진다. 그리고, 제n 증폭단에서 수행하는 제n 잡음 정합은 제n 증폭단이 동작하는 제n 주파수(fn)에서 수행되는 것으로 가정한다.
제1 증폭단(S1)은 제1 입력 트랜지스터(M1) 및 이의 일 단과 연결되는 제1 소스 퇴화 인덕터(LD1)를 포함할 수 있다. 제1 입력 트랜지스터(M1)는 제1 게이트(g1)를 포함하고, 상기 제1 게이트(g1)로 인가된 신호를 증폭할 수 있다. 제1 소스 퇴화 인덕터(LD1)의 일 단은 제1 입력 트랜지스터(M1)과 연결되고, 그 타 단은 제1 접지단(gr1)과 연결된다.
제2 증폭단(S2)은 상기 제1 증폭단(S1)과 연결되고, 제2 입력 트랜지스터(M2) 및 이의 일 단과 연결되는 제2 소스 퇴화 인덕터(LD2)를 포함할 수 있다. 제2 입력 트랜지스터(M2)는 제2 게이트(g2)를 포함하고 상기 제2 게이트(g2)로 인가된 신호를 증폭할 수 있다.
제2 소스 퇴화 인덕터(LD2)는 제2 증폭단(S2)의 잡음 정합을 수행하는 인덕터로서, 그 일 단은 제2 입력 트랜지스터(M2)의 일 단과 연결되고, 그 타 단은 제2 접지단(gr2)과 연결될 수 있다. 제2 소스 퇴화 인덕터(LD2)는 제2 증폭단(S2)에서 제2 잡음 정합을 수행하여 즉 제2 잡음 임피던스(Zopt-2)와 제2 입력 임피던스(Zin-2)를 복소 매칭할 수 있다. 다시 말해, 제2 잡음 정합을 통해 제2 잡음 임피던스(Zopt-2)는 제2 입력 임피던스(Zin-2)의 켤레 복소수 값(Z* in-2)과 같아진다.
나아가, 제2 소스 퇴화 인덕터(LD2)는 본 발명의 저잡음 증폭기(10)의 광대역 이득 구현 및 광대역 잡음 정합을 위해 제2 주파수(f2) 대역에서 잡음 정합된 두 임피던스(Zopt-2, Zin-2)를 최초 증폭단(제1 증폭단)(S1)의 제1 출력 임피던스(Zout-1)와 복소 매칭할 수 있다. 다시 말해, 제1 출력 임피던스(Zout-1)를 제2 입력 임피던스(Zin-2)의 켤레 복소수 값(Z* in2)과 동일하게 매칭할 수 있다.
제2 증폭단(S2)은 제2 입력 트랜지스터(M2)의 일 단(LD2가 연결되지 않은 단)과 연결된 제3 커패시터(CDC3) 및 이와 연결된 제2 단간 직렬 인덕터(LS2)를 더 포함할 수 있다.
제1 증폭단(S1)은 제1 입력 트랜지스터(M1)의 제1 게이트(g1)를 통해 초기 매칭부(F0)와 연결될 수 있다. 초기 매칭부(F0)는 상기 제1 게이트(g1)와 연결되는 제1 커패시터(CDC1) 및 이와 연결되는 제1 직렬 인덕터(LG)를 포함할 수 있다. 초기 매칭부(F0)는 선택적으로 제1 병렬 인덕터(L11)를 더 포함할 수 있다. 제1 병렬 인덕터(L11)를 함께 이용하여 제1 잡음 정합값을 ZA와 더 정확히 복소 매칭시킬 수 있는 이점이 있다. 초기 매칭부(F0)의 일 단은 초기 입력 신호를 인가 받고, 안테나 등이 연결될 수 있는 입력단(SI)과 연결될 수 있다.
제1 직렬 인덕터(LG) 및 전술한 제1 소스 퇴화 인덕터(LD1)를 이용하여 제1 증폭단(S1)의 제1 잡음 정합값을 입력단(SI)을 바라본 임피던스(ZA)와 정합시킬 수 있다.
제1 증폭단(S1) 및 제2 증폭단(S2) 사이에는 제1 단간 매칭부(F1)가 연결될 수 있다. 제1 단간 매칭부(F1)는 그 전단 증폭단의 제1 입력 트랜지스터(M1)의 일 단과 연결되는 제2 커패시터(CCD2), 및 이와 직렬로 연결되는 제1 단간 직렬 인덕터(LM1)를 포함할 수 있다. 제1 단간 직렬 인덕터(LM1)의 타 단은 제2 입력 트랜지스터(M2)의 제2 게이트(g2)와 연결될 수 있다.
이상에서는, 두 개의 증폭단(S1, S2)을 포함하는 저잡음 증폭기(10)를 예시로 들어 설명하였으나, 실시예에 따라서 저잡음 증폭기(10)는 제2 증폭단(S2)과 연결되는 적어도 하나 이상의 후속 증폭단을 더 포함할 수 있다. 이때 후속 증폭단은 그 전단의 증폭단의 입력 트랜지스터의 일 단과 연결되는 후속 입력 트랜지스터, 및 상기 후속 입력 트랜지스터의 일 단과 연결되는 후속 소스 퇴화 인덕터를 포함할 수 있다. 상기 후속 소스 퇴화 인덕터는 상기 후속 증폭단의 잡음 임피던스와 입력 임피던스를 정합한 잡음 정합값을 전단의 증폭단의 출력 임피던스와 복소 매칭시킬 수 있다.
이와 같이 본 발명의 실시예들에 따르면, 제1 증폭단(S1)을 통해 제1 주파수(f1) 대역에서의 잡음 정합 뿐만 아니라 제2 증폭단(S2)에도 제2 소스 퇴화 인덕터(LD2)를 추가함으로써 제2 주파수(f2) 대역에서도 최초 증폭단(S1)의 출력 임피던스와 잡음 정합을 수행함으로써 광대역 이득 특성뿐만 아니라 광대역 잡음 정합 특성을 동시에 구현할 수 있다.
이하, 도 3 및 도 4를 함께 참조하여 저잡음 증폭기(10)의 다단 증폭단의 이득 특성 및 잡음지수 특성에 관하여 설명한다. 도 3은 본 발명의 일 실시예에 따른 다단 증폭단의 이득 특성을 도시한 그래프이고, 도 4는 본 발명의 일 실시예에 따른 저잡음 증폭기(10)의 잡음 정합 특성을 설명하기 위한 잡음 특성을 도시한 그래프이다.
먼저 도 3을 참조하면, 제1 증폭단(S1)은 제1 이득 곡선(G1)에 따른 이득 특성을 가지고, 제2 증폭단(S2)은 제2 이득 곡선(G2)에 따른 이득 특성을 가진다. 이때, 제1 이득 곡선(G1)은, 제1 주파수(f1)에서 상기 제1 이득곡선(G1)의 최댓값인 제1 이득값(GA)을 가지고, 상기 제1 주파수(f1)보다 큰 제2 주파수(f2)에서 제2 이득값(GB)을 가진다. 제1 증폭단(S1)의 제1 잡음 정합은 전술한 바와 같이 제1 소스 퇴화 인덕터(LD1)를 이용하여 상기 제1 주파수(f1) 대역에서 수행되고, 제2 증폭단(S2)의 제2 잡음 정합은 제2 소스 퇴화 인덕터(LD2)를 이용하여 제2 주파수(f2) 대역에서 수행될 수 있다.
여기서 제1 이득곡선(G1)을 참조하면, 제1 증폭단(S1)의 제2 주파수(f2)에서의 이득값인 GB가 제1 주파수(f1)에서의 이득값인 GA보다 감소하는 것을 확인할 수 있다. 이와 같은 광대역 이득 특성의 열화를 최소화하기 위해 일반적으로 후속 증폭단으로서 제2 주파수(f2)에서 최대 이득값을 가지는 제2 증폭단(S2)을 연결함으로써 제2 주파수(f2)에서도 이득 특성을 확보할 수 있다.
그러나 이때, 도 4를 함께 참조하면, 전체 잡음 지수(Ftotal)는 하기 수학식 1과 같이 산출될 수 있는데 제2 주파수(f2) 대역에서 이득값이 증가함에 따라 제2 주파수(f2)에서의 잡음 특성은 열화되는 문제점이 발생할 수 있다.
[수학식 1]
Ftotal=F1+(F2-1)/G1
이에, 본 발명의 실시예들에 따르면, 제2 증폭단(S2)에서도 제2 입력 트랜지스터(M2)의 일 단에 제2 소스 퇴화 인덕터(LD2)를 연결하여 제2 주파수(f2) 대역에도 잡음 정합을 수행함으로써, 제2 잡음 정합값을 제1 증폭단(S1)의 제1 출력 임피던스(Zout-1)와 복소 매칭하여 광대역 잡음 정합 특성을 확보할 수 있다.
도 4를 참조하면, 주파수에 따른 잡음지수(F) 그래프가 도시되어 있다. 최종 잡음지수(FT)는 두 증폭단(S1, S2) 각각의 잡음지수(F1, F2)를 합산하여 산출된 값을 나타낸다. F2'는 제2 소스 퇴화 인덕터(LD2)를 연결하지 않은 제2 증폭단(S2)의 잡음 지수를, FT'는 F1과 F2'를 합산한 잡음 지수를 나타낸다. 본 발명의 일 실시예에 따라 제2 소스 퇴화 인덕터(LD2)를 이용하여 제2 주파수(f2) 대역에서도 제2 잡음 정합을 수행함으로써, 제2 증폭단(S2)은 도시된 화살표(41)와 같이 F2'대신에 이보다 감소한 잡음지수인 F2를 가질 수 있다. 이와 같이, 제2 잡음 정합에 따른 제2 증폭단(S2)의 제2 잡음 지수(F2)는 최소 잡음 지수 곡선(Fmin)의 f2에서의 값인 P2 지점에서 접할 수 있다. f2 주파수 대역(P2 지점)에서 잡음지수의 최솟값은 상기 [수학식 1]에 따르면 F1+(F2-1)/GB로 표현되고, f1 주파수 대역(P1 지점)에서는 F1+(F2-1)/GA로 표현될 수 있다.
도 5는 본 발명의 일 실시예에 따른 저잡음 증폭기(10)의 광대역 저잡음 정합의 시뮬레이션 결과를 도시한 그래프들이다. 도 5는 X-band, Ku-band 대역에서 설계한 2단 저잡음 증폭기의 설계 결과를 예시적으로 도시하였다. 가로축의 주파수에 따라 좌측 세로축의 각 증폭단(S1, S2) 및 전체 이득값(S21)(dB), 우측 세로축의 잡음지수(Noise Figure; NF)(dB)가 도시되어 있다.
사각형으로 인덱싱된 곡선들(51, 54)은 제1 증폭단(S1)의 이득값 및 잡음지수를, 삼각형으로 인덱싱된 곡선들(52, 55)은 제2 증폭단(S2)의 이득값 및 잡음지수를, 원으로 인덱싱된 곡선들(53, 56)은 전체 저잡음 증폭기(10)의 이득값 및 잡음지수를 나타낸다.
먼저, 이득 곡선들(51, 52, 53)을 참조하면, 저잡음 증폭기(10)의 총 이득값(53)은 동일한 주파수 대역에서의 제1 이득 곡선(G1)의 이득값(51)과 제2 이득 곡선(G2)의 이득값(52)을 합한 값으로 산출될 수 있다. 이득곡선들에 점선으로 도시된 원을 참조하면, f1 및 f2를 포함한 광대역에서 이득 특성이 확보되는 것을 확인할 수 있다.
다음, 잡음지수 곡선들(54, 55, 56)을 참조하면 저잡음 증폭기(10)의 총 잡음 지수(56)는 제2 주파수(f2)보다 큰 주파수 대역에서 제2 증폭단(S2)의 제2 잡음 지수(55)보다 작은 값을 가지는 것을 확인할 수 있다. 최초 증폭단(S1)의 이득이 충분하지 않은 경우, 혹은 후속 증폭단의 잡음 정합이 수행되지 않는 경우 Friis rule에 의해 잡음 특성이 열화될 수 있다. 잡음 특성은 잡음 지수(NF)가 클수록 좋지 않은 것인데, 전술한 경우 최종 잡음지수(56)가 본 도면에 도시된 것보다 위에 도시되어 결론적으로 f2보다 큰 주파수 대역에서 제2 잡음지수(55)보다 큰 값을 가지게 될 수 있다. 그러나, 본 발명의 일 실시예에 따르면 최초 증폭단의 주파수 대역(f1) 보다 큰 고주파 대역에서도 잡음 정합을 수행함으로써 결과적으로 광대역 이득 특성과 광대역 잡음 정합 특성을 동시에 확보할 수 있다.
이상에서는 각 증폭단이 단일 증폭기로 구성되는 것을 예시로 들었으나, 각 증폭단이 차등 증폭기(Differential amplifier)로 구성될 때도 본 발명이 적용될 수 있다.
본 명세서에서 설명되는 다양한 실시예들은 예시적이며, 서로 구별되어 독립적으로 실시되어야 하는 것은 아니다. 본 명세서에서 설명된 실시예들은 서로 조합된 형태로 실시될 수 있다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
따라서, 본 발명의 사상은 앞에서 설명된 실시예들에 국한하여 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 또는 이로부터 등가적으로 변경된 모든 범위가 본 발명의 사상의 범주에 속한다고 할 것이다.
10: 저잡음 증폭기
S1: 제1 증폭단
S2: 제2 증폭단
LD1: 제1 소스 퇴화 인덕터
LD2: 제2 소스 퇴화 인덕터
F0: 초기 매칭부
F1: 제1 단간 매칭부

Claims (10)

  1. 입력단(SI)에 연결되는 제1 게이트(g1)로 인가된 신호를 증폭하는 제1 입력 트랜지스터(M1), 및 상기 제1 입력 트랜지스터의 제1 소스에 연결되는 제1 소스 퇴화 인덕터(LD1)를 포함하고, 제1 주파수(f1)에서 가장 큰 이득을 갖는 제1 증폭단(S1); 및
    상기 제1 증폭단에 연결되는 제2 게이트(g2)로 인가된 신호를 증폭하는 제2 입력 트랜지스터(M2), 및 상기 제2 입력 트랜지스터의 제2 소스에 연결되는 제2 소스 퇴화 인덕터(LD2)를 포함하고, 제2 주파수(f2)에서 가장 큰 이득을 갖는 제2 증폭단(S2)을 포함하고,
    상기 제1 소스 퇴화 인덕터(LD1)는 상기 제1 게이트(g1)에서 상기 제1 증폭단(S1)을 바라본 상기 제1 주파수(f1)에서의 제1 입력 임피던스(Zin-1(f1))가 상기 제1 게이트(g1)에서 상기 입력단(SI)을 바라본 상기 제1 주파수(f1)에서의 제1 잡음 임피던스(Zopt1(f1))와 복소 매칭(conjugate matching)하는 제1 잡음 정합을 이루도록 결정되고,
    상기 제2 소스 퇴화 인덕터(LD2)는 상기 제2 게이트(g2)에서 상기 제2 증폭단(S2)을 바라본 상기 제2 주파수(f2)에서의 제2 입력 임피던스(Zin-2(f2))가 상기 제2 게이트(g2)에서 상기 제1 증폭단(S1)을 바라본 상기 제2 주파수(f2)에서의 제2 잡음 임피던스(Zopt2(f2))와 복소 매칭(conjugate matching)하는 제2 잡음 정합을 이루도록 결정되는 것을 특징으로 하는 저잡음 증폭기.
  2. 제1항에 있어서,
    상기 제1 소스 퇴화 인덕터(LD1)는 상기 제1 입력 트랜지스터(M1)의 상기 제1 소스와 제1 접지단(gr1) 사이에 연결되고,
    상기 제2 소스 퇴화 인덕터(LD2)는 상기 제2 입력 트랜지스터(M2)의 상기 제2 소스와 제2 접지단(gr2) 사이에 연결되는, 저잡음 증폭기.
  3. 제1항에 있어서,
    상기 제1 증폭단은 상기 제1 주파수에서 제1 이득값을 가지고 상기 제1 주파수보다 큰 상기 제2 주파수에서 상기 제1 이득값보다 작은 이득값을 가지는 제1 이득 곡선에 따른 이득 특성을 가지고,
    상기 제2 증폭단은 상기 제2 주파수에서 제2 이득값을 가지고 상기 제1 주파수에서 상기 제2 이득값보다 작은 이득값을 가지는 제2 이득 곡선에 따른 이득 특성을 가지는, 저잡음 증폭기.
  4. 제3항에 있어서,
    상기 제2 소스 퇴화 인덕터(LD2)를 이용하여 상기 제2 잡음 정합을 달성한 상기 제2 증폭단의 잡음 지수는 상기 제2 주파수에서 최소 잡음 지수 곡선과 접하는, 저잡음 증폭기.
  5. 제3항에 있어서,
    상기 저잡음 증폭기의 총 이득은, 상기 제1 주파수와 상기 제2 주파수 사이의 주파수 대역에 대하여, 동일한 주파수에서의 상기 제1 이득 곡선의 이득값과 상기 제2 이득 곡선의 이득값을 합한 값으로 산출되는, 저잡음 증폭기.
  6. 제3항에 있어서,
    상기 저잡음 증폭기의 총 잡음 지수(Ftotal)는 상기 제1 증폭단의 제1 잡음 지수(F1), 상기 제2 증폭단의 제2 잡음 지수(F2) 및 상기 제1 증폭단의 제1 이득 곡선에 따른 주파수에서의 이득값(G1)에 기초하여 Ftotal = F1 + (F2-1)/G1에 따라 산출되는, 저잡음 증폭기.
  7. 제1항에 있어서,
    초기 입력 신호가 인가되는 상기 입력단과 상기 제1 게이트(g1) 사이에 연결되는 제1 직렬 인덕터(LG)를 갖는 초기 매칭부를 더 포함하고,
    상기 제1 직렬 인덕터(LG)와 상기 제1 소스 퇴화 인덕터(LD1)는 상기 제1 주파수(f1)에서의 상기 제1 입력 임피던스(Zin-1(f1))가 상기 제1 주파수(f1)에서의 상기 제1 잡음 임피던스(Zopt1(f1))와 복소 매칭(conjugate matching)하도록 결정되는, 저잡음 증폭기.
  8. 제7항에 있어서,
    상기 초기 매칭부는 상기 입력단과 제1 접지단 사이에 연결되는 병렬 인덕터(L11)를 더 포함하는, 저잡음 증폭기
  9. 제1항에 있어서,
    상기 제1 증폭단(S1) 및 상기 제2 게이트(g2) 사이에 연결되는 제1 단간 직렬 인덕터(LM1)를 갖는 제1 단간 매칭부를 더 포함하고,
    상기 제1 단간 직렬 인덕터(LM1)와 상기 제2 소스 퇴화 인덕터(LD2)는 상기 제2 주파수(f2)에서의 상기 제2 입력 임피던스(Zin-2(f2))가 상기 제2 주파수(f2)에서의 상기 제2 잡음 임피던스(Zopt2(f2))와 복소 매칭(conjugate matching)하도록 결정되는, 저잡음 증폭기.
  10. 제1항에 있어서,
    상기 제2 증폭단에 연결되는 제3 게이트로 인가된 신호를 증폭하는 제3 입력 트랜지스터, 및 상기 제3 입력 트랜지스터의 제3 소스에 연결되는 제3 소스 퇴화 인덕터를 포함하고, 제3 주파수(f3)에서 가장 큰 이득을 갖는 제3 증폭단을 더 포함하고,
    상기 제3 소스 퇴화 인덕터는 상기 제3 게이트에서 상기 제3 증폭단을 바라본 상기 제3 주파수에서의 제3 입력 임피던스가 상기 제3 게이트에서 상기 제2 증폭단을 바라본 상기 제3 주파수에서의 제2 잡음 임피던스와 복소 매칭(conjugate matching)하는 제3 잡음 정합을 이루도록 결정되는, 저잡음 증폭기.
KR1020210083121A 2021-06-25 2021-06-25 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기 KR102595352B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210083121A KR102595352B1 (ko) 2021-06-25 2021-06-25 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210083121A KR102595352B1 (ko) 2021-06-25 2021-06-25 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기

Publications (2)

Publication Number Publication Date
KR20230000691A KR20230000691A (ko) 2023-01-03
KR102595352B1 true KR102595352B1 (ko) 2023-10-27

Family

ID=84924797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210083121A KR102595352B1 (ko) 2021-06-25 2021-06-25 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기

Country Status (1)

Country Link
KR (1) KR102595352B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504905A (ja) * 1999-06-30 2003-02-04 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 低雑音集積増幅回路の製造方法
JP6342086B2 (ja) * 2015-12-08 2018-06-13 三菱電機株式会社 高周波多段増幅器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320625A (en) * 1980-04-30 1982-03-23 General Electric Company Method and apparatus for thermal stress controlled loading of steam turbines

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504905A (ja) * 1999-06-30 2003-02-04 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 低雑音集積増幅回路の製造方法
JP6342086B2 (ja) * 2015-12-08 2018-06-13 三菱電機株式会社 高周波多段増幅器

Also Published As

Publication number Publication date
KR20230000691A (ko) 2023-01-03

Similar Documents

Publication Publication Date Title
CN110034738B (zh) 一种基于改进型阻抗匹配网络的超宽带低噪声放大器
KR100708117B1 (ko) 가변 이득 증폭기
US10340855B2 (en) Doherty amplifier
CN112511119B (zh) 级间匹配电路和推挽功率放大电路
CN113904639A (zh) 一种高饱和输出功率的两级宽带功率放大器电路
US20090009255A1 (en) Unilateral feedback power amplifier and method for realizing the same
KR102595352B1 (ko) 다단 광대역 잡음 정합 회로를 포함하는 저잡음 증폭기
JP4202088B2 (ja) 増幅器
CN111865229B (zh) 功率放大电路
KR20140141090A (ko) 전력 증폭기
EP1678819B1 (en) Method and apparatus for realizing a low noise amplifier
Wang et al. AC To Ku Band Ultra-wideband LNA With RLC-Feedback And T-matching Network
US20210135637A1 (en) Amplifier
CN113242021A (zh) 超宽带低噪声放大器
US10447220B2 (en) Variable gain amplifier
CN100596017C (zh) 阶梯行波放大器电路
CN115622519A (zh) 基于LC谐振技术的带陷低噪声放大器及其带外输入1dB压缩点的提升方法
KR20160069376A (ko) 저잡음 증폭기 및 신호 분배기
CN219107398U (zh) 电流复用放大器
US20060038632A1 (en) Series-parallel resonant matching circuit and broadband amplifier thereof
EP2993784A1 (en) Distributed amplifier
JP2009267703A (ja) 分布型増幅器
US20240056037A1 (en) Doherty amplifier
CN211089600U (zh) 一种电流复用低噪声放大器
CN112825473B (zh) 功率放大电路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant