CN112825473B - 功率放大电路 - Google Patents

Abstract

实现低失真并且电路的规模不变得过大就能够确保充分的增益的功率放大电路。功率放大电路(1)包括：输入级功率放大器(11)，被输入高频输入信号；输出级功率放大器(12)，输出放大后的高频输出信号；和中间级功率放大器(1M)，设置在输入级功率放大器(11)与输出级功率放大器(12)之间。中间级功率放大器(1M)具有：第1晶体管(Q1M)；第2晶体管(Q2M)；和电容器(C30)，一端与第1晶体管(Q1M)的发射极连接，并且另一端与第2晶体管(Q2M)的集电极连接，在第2晶体管(Q2M)的基极输入信号，并从第1晶体管(Q1M)的集电极输出被放大的信号。

Description

功率放大电路

技术领域

本发明涉及功率放大电路。

背景技术

在便携式电话、智能手机等移动体通信终端装置中，搭载有使用晶体管的功率放大电路。例如，在专利文献1中，公开了功率放大电路，该功率放大电路在便携式电话、智能手机等移动体通信终端装置中，对输入的无线频率信号进行放大，并输出放大后的信号。

在先技术文献

专利文献

专利文献1：日本特开2015-115835号公报

在功率放大电路中，为了确保充分的增益，有时设为将功率放大器多级连接的结构。例如，有在驱动级这边设置初级，与功率级一起设为3级结构的情况。

此外，在功率放大电路中，在将功率放大器多级连接的情况下，优选实现低失真的功率放大。进一步地，对于功率放大电路，优选注意使得电路的规模不变得过大。

发明内容

发明要解决的课题

本发明是鉴于上述而完成的发明，目的在于，实现低失真且电路的规模不变得过大就能确保充分的增益的功率放大电路。

用于解决课题的手段

本发明的一个方式的功率放大电路包括：输入级功率放大器，被输入高频输入信号；输出级功率放大器，输出放大后的高频输出信号；和中间级功率放大器，设置在所述输入级功率放大器与所述输出级功率放大器之间，所述中间级功率放大器具有：第1晶体管；第2晶体管；和电容器，一端与所述第1晶体管的第1端子连接，并且另一端与所述第2晶体管的第2端子连接，在所述第2晶体管的第3端子输入信号，并从所述第1晶体管的第2端子输出被放大的信号。

发明效果

根据本发明，能够实现低失真并且电路的规模不变得过大就能确保充分的增益的功率放大电路。

附图说明

图1是示出第1实施方式的功率放大电路的电路结构的图。

图2是示出输入级功率放大器的结构例的图。

图3是示出中间级功率放大器的结构例的图。

图4是示出输出级功率放大器的结构例的图。

图5是对比较例的功率放大电路进行说明的图。

图6是示出图5的各部分的增益的图。

图7是对第1实施方式涉及的功率放大电路进行说明的图。

图8是示出图7的各部分的增益的图。

图9是示出第2实施方式的功率放大电路的电路结构的图。

图10是示出图9的输入级功率放大器的结构例的图。

图11是示出第3实施方式的功率放大电路的电路结构的图。

图12是示出第4实施方式的功率放大电路的电路结构的图。

附图标记说明

1、1a、1b、1c、10：功率放大电路；

1M、1Ma：中间级功率放大器；

11、11a：输入级功率放大器；

12、12a：输出级功率放大器；

21、21a、22、23：节点；

31：第1偏置电路；

32、32a：第2偏置电路；

33：第3偏置电路；

40：控制电路；

41a、41b、41c、41g：电容器；

42b：电容器；

43b、43e：电容器；

44c、44f：电容器；

C10、C10a、C11、C12：电容器；

C13、C1M、C2M、C20：电容器；

C20a、C20b、C30、C40：电容器；

C50、C50a、C60：电容器；

41d、41e、41f：电感器；

42a、42c、42d、42e：电感器；

43a、43c、43d、43f：电感器；

44a、44b、44e、44g：电感器；

44d：布线；

IN：输入端子；

L1、L1a、L1b：电感器；

L3、L4、L4a：电感器；

MN1：第1匹配电路；

MNa：第2匹配电路；

MNb：第3匹配电路；

MN2：第4匹配电路；

OUT：输出端子；

Q1M、Q2、Q2a、Q2M、Q3：晶体管；

Q21、Q22、Q31、Q32：晶体管；

R1、R2、R2a、R2b、R3、R4、R4a：电阻元件。

具体实施方式

以下，基于附图来详细地说明本发明的功率放大电路的实施方式。另外，本发明不由该实施方式限定。此外，在各实施方式的构成要素中，包括本领域技术人员能够且容易地进行置换的构成要素、或者实质上相同的构成要素。各实施方式是例示，能够进行不同的实施方式中示出的结构的部分置换或组合。第2实施方式以后，省略对于与第1实施方式共同的事项的叙述，仅对不同点进行说明。特别地，关于由同样的结构所带来的同样的作用效果，不在每个实施方式中逐次提及。

(第1实施方式)

[电路结构]

图1是示出第1实施方式的功率放大电路的电路结构的图。在图1中，功率放大电路1包括输入端子IN、输入级功率放大器11、中间级功率放大器1M、输出级功率放大器12和输出端子OUT。输入端子IN是输入要放大的信号的端子。输入端子IN例如输入高频信号。高频信号例如是在移动体通信中使用的信号。输出端子OUT是输出放大后的信号的端子。输出端子OUT例如输出高频信号。功率放大电路1例如对无线频率(RF：Radio Frequency)带的高频信号的功率进行放大。实施方式1涉及的功率放大电路1例如搭载于应对第5代移动通信系统中的Sub6、WiFi的5GHz频段的高频通信的无线通信终端。

输入级功率放大器11是输入级的功率放大器。输出级功率放大器12是输出级的功率放大器。中间级功率放大器1M设置在输入级功率放大器11与输出级功率放大器12之间。本实施方式的功率放大电路1是输入级功率放大器11、中间级功率放大器1M以及输出级功率放大器12所形成的3级结构的功率放大电路。

在输入端子IN与输入级功率放大器11之间，设置有第1匹配电路MN1。第1匹配电路MN1进行输入端子IN的前级的电路与输入级功率放大器11之间的阻抗匹配。

在输入级功率放大器11与中间级功率放大器1M之间，设置有第2匹配电路MNa。第2匹配电路MNa进行输入级功率放大器11与中间级功率放大器1M之间的阻抗匹配。

在中间级功率放大器1M与输出级功率放大器12之间，设置有第3匹配电路MNb。第3匹配电路MNb进行中间级功率放大器1M与输出级功率放大器12之间的阻抗匹配。

在输出级功率放大器12与输出端子OUT之间，设置有第4匹配电路MN2。第4匹配电路MN2进行输出级功率放大器12与输出端子OUT的后级的电路之间的阻抗匹配。

另外，输入级功率放大器11具有晶体管Q21和电容器C11。中间级功率放大器1M具有晶体管Q1M以及Q2M和电容器C1M以及C30。输出级功率放大器12具有晶体管Q22和电容器C12。

[输入级功率放大器的结构例]

图2是示出输入级功率放大器11的结构例的图。在图2中，输入级功率放大器11包括晶体管Q21、电容器C11以及C20、电感器L1和电阻元件R2。关于晶体管Q21，例示NPN型的晶体管，但本公开不限定于此。

此外，在本公开中，各晶体管设为双极晶体管，但本公开不限定于此。双极晶体管具有作为第1端子的发射极、作为第2端子的集电极以及作为第3端子的基极。关于双极晶体管，例示异质结双极晶体管(Heterojunction Bipolar Transistor：HBT)，但本公开不限定于此。各晶体管例如也可以是场效应晶体管(FET)。在该情况下，只要将发射极置换为源极、将集电极置换为漏极、将基极置换为栅极即可。因此，上述的第1端子也可以称为发射极或源极、上述的第2端子也可以称为集电极或漏极、上述的第3端子也可以称为基极或栅极。各晶体管也可以是将多个单位晶体管(也称为指)电并联连接的多指晶体管。所谓单位晶体管，是指构成晶体管的最小限度的结构。

晶体管Q21的集电极与节点21连接。晶体管Q21的发射极与基准电位连接。关于基准电位，例示接地电位，但本公开不限定于此。在节点22，供给输入信号。电容器C1M作为DC截止电容器而起作用。在晶体管Q21的基极，供给通过电容器C11之后的输入信号。

在节点23，施加偏置(即偏置电流或偏置电压)。电容器C20以及电感器L1作为滤波器而起作用。电阻元件R2作为用于向晶体管Q21的基极赋予偏置的偏置电阻而起作用。另外，电容器C20以及电感器L1不是必需的结构，也能够将它们省略。

[中间级功率放大器的结构例]

图3是示出中间级功率放大器1M的结构例的图。在图3中，中间级功率放大器1M包括晶体管Q1M以及Q2M、电容器C1M、C20a、C30以及C40、电感器L1a和电阻元件R1以及R2a。此外，中间级功率放大器1M包括节点21、21a、21b、22、23以及24。晶体管Q1M的集电极与节点21电连接。晶体管Q1M的发射极以及电容器C30的一端与节点21a电连接。晶体管Q2M的集电极以及电容器C30的另一端与节点21b电连接。

参照图2说明的输入级功率放大器11包括1个晶体管，相对于此，中间级功率放大器1M包括2个晶体管Q1M以及Q2M。在本实施方式中，成为作为第1晶体管的晶体管Q1M的发射极和作为第2晶体管的晶体管Q2M的集电极经由电容器C30而连接的结构(以下，适当地记述为AC堆叠(stack)结构)。即，电容器C30的一端与晶体管Q1M的发射极电连接，并且电容器C30的另一端与晶体管Q2M的集电极电连接。对于直流，电容器C30将晶体管Q1M和晶体管Q2M之间分离，对于交流，电容器C30将晶体管Q1M和晶体管Q2M之间耦合。在节点21输入电源电压，在晶体管Q1M的集电极输入电源电压。在节点21a连接基准电位，晶体管Q2M的发射极与基准电位连接。在节点21b连接电源电压，在晶体管Q2M的集电极输入电源电压。在节点22供给输入信号。输出信号从节点21输出。另外，关于晶体管Q1M以及Q2M，例示NPN型的晶体管，但本公开不限定于此。

在节点23、24施加偏置。电容器C20a以及电感器L1a作为滤波器而起作用。电阻元件R2a作为用于向晶体管Q2M的基极赋予偏置的偏置电阻而起作用。电阻元件R1作为用于向晶体管Q1M的基极赋予偏置的偏置电阻而起作用。另外，电容器C20a以及电感器L1a不是必需的结构，也能够将它们省略。

[输出级功率放大器的结构例]

图4是示出输出级功率放大器12的结构例的图。在图4中，输出级功率放大器12包括晶体管Q22、电容器C12以及C20b、电感器L1b和电阻元件R2b。关于晶体管Q22，例示NPN型的晶体管，但本公开不限定于此。

晶体管Q22的集电极与节点21连接。晶体管Q22的发射极与基准电位连接。关于基准电位，例示接地电位，但本公开不限定于此。在节点22供给输入信号。电容器C12作为DC截止电容器而起作用。在晶体管Q22的基极供给通过电容器C12之后的输入信号。

在节点23施加偏置。电容器C20b以及电感器L1b作为滤波器而起作用。电阻元件R2b作为用于向晶体管Q22的基极赋予偏置的偏置电阻而起作用。

[AC堆叠结构]

在此，对在功率放大器中采用AC堆叠结构的优点进行说明。在功率放大器中采用AC堆叠结构的情况下，能够使负载的阻抗为2倍。即，即使负载的阻抗变为2倍，也能够维持期望的动作。在不是AC堆叠结构而是具有1个晶体管的功率放大器的情况下，如果负载的阻抗变为2倍，则电压的变动也变为2倍，因而有时电源电压值不足而变得难以使其进行动作。相对于此，通过采用AC堆叠结构，夹着电容器的2个晶体管分别进行动作，由此即使负载的阻抗变为2倍，也能够不使电源电压变为2倍而使其进行动作。

接下来，对在中间级功率放大器1M中采用AC堆叠结构的优点进行说明。在具有多级地连接的功率放大器的功率放大电路中，在功率放大电路整体的增益不足的情况下，需要在任意一级提高增益。考虑为了提高输出级的增益而在输出级功率放大器12中采用AC堆叠结构的情况。在该情况下，输出级功率放大器12与其他级相比，晶体管的尺寸相对较大，因而如果采用AC堆叠结构，则晶体管的面积变大。因此，在想要避免晶体管的面积变大的情况下，在输出级功率放大器12中采用AC堆叠结构不是上策。

此外，考虑为了提高输入级的增益而在输入级功率放大器11中采用AC堆叠结构的情况。在该情况下，有时输入级功率放大器11中的增益过度提高，在将输入级功率放大器11的输出信号作为输入的下一级的中间级功率放大器1M中，放大动作的线性度下降。在重视该线性度的情况下，在输入级功率放大器11中采用AC堆叠结构不是上策。在中间级功率放大器1M中采用AC堆叠结构的情况下，即使向下一级输入的信号的增益提高，由于输出级功率放大器12的输出到较高的区域为止具有线性度，因而线性度也不会下降。

鉴于以上的观点，在本公开中，在除去输入级以及输出级的中间级功率放大器1M中采用AC堆叠结构。

接下来，对基于第1实施方式的功率放大电路1的动作进行说明。在图1中，在功率放大电路1的输入级功率放大器11，输入到输入端子IN的高频输入信号经由第1匹配电路MN1被输入。在中间级功率放大器1M，输入级功率放大器11的输出信号经由第2匹配电路MNa被输入。在输出级功率放大器12，中间级功率放大器1M的输出信号经由第3匹配电路MNb被输入。输出级功率放大器12经由第4匹配电路MN2将放大后的高频输出信号输出到输出端子OUT。功率放大电路1能够一边通过第1匹配电路MN1、第2匹配电路MNa、第3匹配电路MNb以及第4匹配电路MN2进行阻抗匹配，一边通过3级的功率放大器即输入级功率放大器11、中间级功率放大器1M以及输出级功率放大器12，在低失真并且电路的规模不变得过大的情况下确保充分的增益。

[效果]

以下，对由第1实施方式的功率放大电路所带来的效果进行说明，但为了使第1实施方式的理解容易，首先对比较例进行说明。

(比较例)

对比较例的功率放大电路进行说明。图5是说明比较例的功率放大电路的图。图5示意性地示出比较例的功率放大电路10。图6是示出图5的各部分的增益的图。

图5所示的功率放大电路10包括第1匹配电路MN1、输入级功率放大器11、第2匹配电路MNa、中间级功率放大器1Ma、第3匹配电路MNb、输出级功率放大器12和第4匹配电路MN2。图5的功率放大电路10所包括的输入级功率放大器11、中间级功率放大器1Ma以及输出级功率放大器12是仅有1个晶体管的结构。

中间级功率放大器1Ma包括晶体管Q3、电容器C13以及C3、电感器L3和电阻元件R3。关于晶体管Q3，例示NPN型的晶体管，但本公开不限定于此。

在输入级功率放大器11中，图5中的“×4”意味着将4个单位晶体管电并联连接的多指晶体管。在中间级功率放大器1Ma中，图5中的“×8”意味着将8个单位晶体管电并联连接的多指晶体管。在输出级功率放大器12中，图5中的“×22”意味着将22个单位晶体管电并联连接的多指晶体管。

在图5中，第1匹配电路MN1具备串联地连接的电容器41a、电容器41b、电容器41c和电感器41d。此外，第1匹配电路MN1具备一端连接在电容器41a与电容器41b之间的电感器41e、一端连接在电容器41b与电容器41c之间的电感器41f、和一端连接在电容器41c与电感器41d之间的电容器41g。电感器41e的另一端、电感器41f的另一端以及电容器41g的另一端与基准电位电连接。

第2匹配电路MNa具备串联地连接的电感器42a、电容器42b和电感器42c。此外，第2匹配电路MMa具备一端连接在电感器42a与电容器42b之间且另一端与给定电位电连接的电感器42d、和一端连接在电容器42b与电感器42c之间且另一端与基准电位电连接的电感器42e。给定电位设为为了进行阻抗匹配所需的电位。

第3匹配电路MNb具备串联地连接的电感器43a、电容器43b和电感器43c。此外，第3匹配电路MNb具备一端连接在电感器43a与电容器43b之间且另一端与给定电位电连接的电感器43d、一端连接在电容器43b与电感器43c之间且另一端与基准电位电连接的电容器43e、和与电容器43b的一端连接且另一端与基准电位电连接的电感器43f。给定电位设为为了进行阻抗匹配所需的电位。

第4匹配电路MN2具备串联地连接的电感器44a、电感器44b、电容器44c和布线44d。此外，第4匹配电路MN2具备一端连接在电感器44a与电感器44b之间的电感器44e、一端连接在电感器44b与电容器44c之间的电容器44f、和一端连接在电容器44c与布线44d之间的电感器44g。电感器44e的另一端与给定电位电连接。给定电位设为为了进行阻抗匹配所需的电位。电容器44f的另一端以及电感器44g的另一端与基准电位电连接。

此外，图5所示的功率放大电路10具有第1偏置电路31、第2偏置电路32a、第3偏置电路33和控制电路40。第1偏置电路31输出赋予给输入级功率放大器11的偏置。第2偏置电路32a输出赋予给中间级功率放大器1Ma的偏置。第3偏置电路33输出赋予给输出级功率放大器12的偏置。控制电路40控制第1偏置电路31、第2偏置电路32a和第3偏置电路33。

如图6所示，例如在输入级功率放大器11中，可获得15(dB)的增益。

此外，在中间级功率放大器1Ma中，可获得14(dB)的增益。

进一步地，在输出级功率放大器12中，可获得12(dB)的增益。

在图6中，第1匹配电路MN1中的增益例如是“-4”(dB)。第2匹配电路MNa中的增益例如是“-4.5”(dB)。第3匹配电路MNb中的增益例如是“-2.5”(dB)。第4匹配电路MN2中的增益是“-1.5”(dB)。根据这样的结果，图5的电路结构整体中的合计增益是28.5(dB)。

接下来，对第1实施方式涉及的功率放大电路1进行说明。图7是说明第1实施方式涉及的功率放大电路1的图。图7示意性地示出图1的功率放大电路1。

图7所示的功率放大电路1包括第1匹配电路MN1、输入级功率放大器11、第2匹配电路MNa、中间级功率放大器1M、第3匹配电路MNb、输出级功率放大器12和第4匹配电路MN2。第1匹配电路MN1的结构、第2匹配电路MNa的结构、第3匹配电路MNb的结构以及第4匹配电路MN2的结构是例示，不限定于这些结构。

中间级功率放大器1M的结构与图5的功率放大电路10不同。即，图7的功率放大电路1的中间级功率放大器1M包括2个晶体管，是作为第1晶体管的晶体管Q1M的发射极和作为第2晶体管的晶体管Q2M的集电极经由电容器C30而连接的结构。即，中间级功率放大器1M具有AC堆叠结构。相对于此，上述的图5的功率放大电路10的中间级功率放大器1Ma是仅有1个晶体管的结构。另外，第2偏置电路32输出赋予给中间级功率放大器1M的偏置。

图8是示出图7的各部分的增益的图。在图8中，如果利用输入级功率放大器11，则与图6的情况同样地可获得15[dB]的增益。此外，在图8中，如果利用输出级功率放大器12，则与图6的情况同样地可获得12[dB]的增益。

在此，图5的功率放大电路1的中间级功率放大器1M具有AC堆叠结构。考虑中间级功率放大器1M的晶体管的合计尺寸与图6中的中间级功率放大器1Ma的晶体管的合计尺寸相同的情况。在该情况下，如图8所示，根据具有AC堆叠结构的中间级功率放大器1M，可获得比图6中的中间级功率放大器1Ma高的18[dB]的增益。

在图8中，第1匹配电路MN1、第2匹配电路MNa、第3匹配电路MNb、第4匹配电路MN2中的增益与图6的情况同样。因此，图7的电路结构整体中的合计增益是32.5[dB]。即，由于图7的功率放大电路1的中间级功率放大器1M具有AC堆叠结构，因而根据第1实施方式涉及的功率放大电路1，可获得高于比较例的功率放大电路10的增益。

(第2实施方式)

[电路结构]

图9是示出第2实施方式的功率放大电路的电路结构的图。在图9中，功率放大电路1a包括输入端子IN、输入级功率放大器11a、中间级功率放大器1M、输出级功率放大器12和输出端子OUT。中间级功率放大器1M具有与参照图1以及图3说明的结构同样的结构。输入级功率放大器11a具有与第1实施方式的输入级功率放大器11不同的结构。输入级功率放大器11a具有晶体管Q2以及Q2a和电容器C10。

[输入级功率放大器的结构例]

图10是示出图9的输入级功率放大器11a的结构例的图。在图10中，输入级功率放大器11a包括2个参照图2说明的输入级功率放大器11的结构。输入级功率放大器11a包括晶体管Q2、电容器C10以及C50、电感器L4和电阻元件R4，还包括晶体管Q2a、电容器C10a以及C50a、电感器L4a和电阻元件R4a。晶体管Q2a相当于本公开的第1晶体管。晶体管Q2相当于本公开的第2晶体管。在节点21连接电源电压，在晶体管Q2a的集电极输入电源电压。在节点23以及23a施加偏置。作为输入节点的节点22经由电容器C10与晶体管Q2的基极连接。电容器C10作为DC截止电容器而起作用。晶体管Q2a的基极经由电容器C10a与基准电位连接。作为输出节点的节点21与晶体管Q2a的集电极连接。输出信号从节点21输出。

在输入级功率放大器11a中，晶体管Q2a的发射极和晶体管Q2的集电极被电连接。晶体管Q2a的发射极和晶体管Q2的集电极不经由电容器而被直接连接，在这一点上与中间级功率放大器1M不同。以下，将像这样晶体管Q2a和晶体管Q2被纵向连接的结构记述为共射共基(Cascode)连接结构。

在输入到输入级功率放大器11a的信号的功率较小的情况下，输出的信号的功率的变动较少。因此，即使在输入级功率放大器11a中采用共射共基连接结构，也能够不饱和地进行放大动作。因此，在输入到输入级功率放大器11a的信号的功率较小的情况下，在输入级功率放大器11a中采用共射共基连接结构有优点。

根据采用图10所示的输入级功率放大器11a的图9所示的功率放大电路1a，在与第1实施方式同样地具有AC堆叠结构的中间级功率放大器1M中，能够提高增益，并且在具有共射共基连接结构的输入级功率放大器11a中也能够提高增益。因此，作为功率放大电路1a整体，能够获得更高的增益。

(第3实施方式)

图11是示出第3实施方式的功率放大电路的电路结构的图。在图11中，第3实施方式的功率放大电路1b包括输入级功率放大器11a、中间级功率放大器1M和输出级功率放大器12a。输入级功率放大器11a与参照图10说明的结构同样。中间级功率放大器1M与参照图3说明的结构同样。进一步地，在第3实施方式中，对于输出级功率放大器12a，也与中间级功率放大器1M同样地采用AC堆叠结构。即，输出级功率放大器12a具有作为第1晶体管的晶体管Q31、作为第2晶体管的晶体管Q32、和一端与晶体管Q31的发射极连接并且另一端与晶体管Q32的集电极连接的电容器C60。像这样，通过在输出级功率放大器12a中采用AC堆叠结构，从而作为功率放大电路1b整体，能够获得更高的增益。

(第4实施方式)

图12是示出第4实施方式的功率放大电路的电路结构的图。在图12中，第4实施方式的功率放大电路1c包括输入级功率放大器11、中间级功率放大器1M和输出级功率放大器12a。输入级功率放大器11与参照图2说明的结构同样。中间级功率放大器1M与参照图3说明的结构同样。进一步地，在第4实施方式中，对于输出级功率放大器12a，也与中间级功率放大器1M同样地采用AC堆叠结构。像这样，通过在输出级功率放大器12a中采用AC堆叠结构，从而作为功率放大电路1c整体，能够获得更高的增益。

(变形例)

在上述的第1实施方式至第4实施方式中，对输入级功率放大器11或11a、中间级功率放大器1M、输出级功率放大器12或12a这样的放大器被3级连接的功率放大电路进行了说明，但不限定于该级数。即，放大器也可以被连接4级以上。在该情况下，在输入级以及输出级以外的中途的级中，采用具有AC堆叠结构的中间级功率放大器1M即可。在放大器被4级连接的情况下，只要在第2级或第3级的放大器中采用具有AC堆叠结构的中间级功率放大器1M即可。在放大器被5级连接的情况下，只要在第2级、第3级或第4级的放大器中采用具有AC堆叠结构的中间级功率放大器1M即可。

进一步地，在图1所示的第1实施方式中，也可以在输入级功率放大器11中采用AC堆叠结构。例如，在图12所示的第4实施方式中，也可以在输入级功率放大器11中采用AC堆叠结构。通过在输入级中采用AC堆叠结构，能够获得更高的增益。

如以上那样，通过将AC堆叠结构至少设置在输入级以及输出级以外的中途的级的功率放大器中，能够实现低失真并且电路的规模不变得过大就能确保充分的增益的功率放大电路。

Claims (5)

1.一种功率放大电路，包括：

输入级功率放大器，被输入高频输入信号；输出级功率放大器，输出放大后的高频输出信号；和中间级功率放大器，设置在所述输入级功率放大器与所述输出级功率放大器之间，

所述中间级功率放大器具有：第1晶体管；第2晶体管；和电容器，一端与所述第1晶体管的作为发射极或源极的第1端子连接，并且另一端与所述第2晶体管的作为集电极或漏极的第2端子连接，在所述第2晶体管的作为基极或栅极的第3端子输入信号，并从所述第1晶体管的第2端子输出被放大的信号，

所述输入级功率放大器具有：

第1晶体管；第2晶体管；和DC截止电容器，与所述输入级功率放大器的第2晶体管的第3端子连接，

所述输入级功率放大器的第1晶体管的第1端子和所述输入级功率放大器的第2晶体管的第2端子被电连接，

输入信号经由所述DC截止电容器而输入到所述输入级功率放大器的第2晶体管的第3端子，

从所述输入级功率放大器的第1晶体管的第2端子输出被放大的信号。

2.根据权利要求1所述的功率放大电路，其中，

还包括：

第1匹配电路，设置在所述输入级功率放大器的前级，进行阻抗匹配；

第2匹配电路，设置在所述输入级功率放大器与所述中间级功率放大器之间，进行阻抗匹配；

第3匹配电路，设置在所述中间级功率放大器与所述输出级功率放大器之间，进行阻抗匹配；和

第4匹配电路，设置在所述输出级功率放大器的后级，进行阻抗匹配。

3.根据权利要求1或2所述的功率放大电路，其中，

所述输出级功率放大器具有：第1晶体管；第2晶体管；和电容器，一端与所述输出级功率放大器的第1晶体管的第1端子连接，并且另一端与所述输出级功率放大器的第2晶体管的第2端子连接，在所述输出级功率放大器的第2晶体管的第3端子输入信号，并从所述输出级功率放大器的第1晶体管的第2端子输出被放大的信号。

4.根据权利要求1或2所述的功率放大电路，其中，

所述中间级功率放大器的增益大于所述输入级功率放大器的增益，并且大于所述输出级功率放大器的增益。

5.根据权利要求1或2所述的功率放大电路，其中，

还包括：

多个偏置电路，分别输出向所述输入级功率放大器、所述中间级功率放大器以及所述输出级功率放大器赋予的偏置。