JPWO2017086042A1 - 過熱検出装置および半導体装置 - Google Patents

過熱検出装置および半導体装置 Download PDF

Info

Publication number
JPWO2017086042A1
JPWO2017086042A1 JP2017551765A JP2017551765A JPWO2017086042A1 JP WO2017086042 A1 JPWO2017086042 A1 JP WO2017086042A1 JP 2017551765 A JP2017551765 A JP 2017551765A JP 2017551765 A JP2017551765 A JP 2017551765A JP WO2017086042 A1 JPWO2017086042 A1 JP WO2017086042A1
Authority
JP
Japan
Prior art keywords
level
circuit
temperature
detection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017551765A
Other languages
English (en)
Other versions
JP6390801B2 (ja
Inventor
岩田　英樹
英樹 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2017086042A1 publication Critical patent/JPWO2017086042A1/ja
Application granted granted Critical
Publication of JP6390801B2 publication Critical patent/JP6390801B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/22—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices
    • H02H7/222—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices for switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P2209/00—Indexing scheme relating to controlling arrangements characterised by the waveform of the supplied voltage or current
    • H02P2209/07—Trapezoidal waveform
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/60—Controlling or determining the temperature of the motor or of the drive
    • H02P29/68—Controlling or determining the temperature of the motor or of the drive based on the temperature of a drive component or a semiconductor component
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

温度検出精度の低下の抑制を図る。過熱検出装置（１）は、温度センサ部（１ａ）、検出部（１ｂ）およびフィルタ部（１ｃ）を備える。温度センサ部（１ａ）は、温度を検知して、温度検知信号（Ｔｅｍｐ）を出力する。検出部（１ｂ）は、温度が正常状態であることを判別するための第１閾値と、温度が過熱状態であることを判別するための第２閾値とを有し、内部グランドを基準にして動作する。検出部（１ｂ）は、第１閾値および第２閾値に対する、温度検知信号（Ｔｅｍｐ）の検知レベルの位置関係に応じて、正常状態または過熱状態を認識して状態信号（ｓ０）を出力する。フィルタ部（１ｃ）は、内部グランドの電位変動に伴う状態信号（ｓ０）の発振をフィルタリング処理する。

Description

本技術は、過熱検出装置および半導体装置に関する。
近年、パワー半導体素子を用いたスイッチ素子と、スイッチ素子の駆動回路およびその周辺の制御回路や保護回路などを１チップ化したＩＰＳ（Intelligent Power Switch）と呼ばれる半導体装置の開発が進んでいる。
ＩＰＳは、例えば、トランスミッション、エンジンおよびブレーキなどの自動車電装システムに広く利用されており、小型化、高性能化および高信頼性に応える製品が要望されている。
従来技術として、ツェナーダイオードのクランプ耐圧により電位を固定して回路の誤動作を防止する技術が提案されている（特許文献１）。
米国特許出願公開第２０１２／０２８７６８４号明細書
電源の正極と負荷との間にスイッチ素子を介在させたハイサイド型のＩＰＳでは、電源電圧から所定レベル下げた電圧を生成し、この所定レベル下げた電圧をＩＰＳ内部の回路を駆動するための内部グランドとして供給している。
また、ＩＰＳでは、運用時における温度上昇または下降を検出するための過熱検出回路が備えられており、過熱検出回路にも内部グランドは供給されている。このため、従来では、内部グランドの電位が変動すると、過熱検出回路が誤動作する可能性があり、温度検出精度の低下を引き起こすという問題があった。
本発明はこのような点に鑑みて、温度検出精度の低下を抑制した過熱検出装置および半導体装置を提供することを目的とする。
上記課題を解決するために、１つの案では、過熱検出装置が提供される。過熱検出装置は、温度センサ部、検出部およびフィルタ部を備える。温度センサ部は、温度を検知して、温度検知信号を出力する。検出部は、温度が正常状態であることを判別するための第１閾値と、温度が過熱状態であることを判別するための第２閾値とを有し、第１閾値および第２閾値に対する、温度検知信号の検知レベルの位置関係に応じて、正常状態または過熱状態を認識して状態信号を出力し、内部グランドを基準にして動作する。フィルタ部は、内部グランドの電位変動に伴う状態信号の発振をフィルタリング処理する。
また、１つの案では、上記の過熱検出装置を備える半導体装置が提供される。
温度検出精度の低下を抑制することが可能になる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
（ａ）過熱検出装置の構成例を示す図である。（ｂ）内部グランドの電位変動に伴う状態信号と状態通知信号とのレベルを示す図である。 半導体装置の構成例を示す図である。 半導体装置の構成例を示す図である。 半導体装置の構成例を示す図である。 チャージポンプの昇圧動作を説明するための図である。 内部ＧＮＤに変動が生じる理由を説明するための図である。 ロジック回路に含まれるインバータ素子を示す図である。 （ａ）はインバータの入力レベルがＬレベルの場合のトランジスタの動作を示す図である。（ｂ）はインバータの入力レベルがＨレベルの場合のトランジスタの動作を示す図である。 貫通電流の流れを示す図である。 ＣＭＯＳ動作波形を示す図である。 ＣＭＯＳ特性を示す図である。 本発明の半導体装置の構成例を示す図である。 本発明の半導体装置の構成例を示す図である。 過熱検出回路の構成例を示す図である。 ダイオードの電流と電圧の特性を示す図である。 検出部における検出動作を説明するための図である。 ＳＲフリップフロップの真理値表を示す図である。 状態信号に誤発振が生じている場合を示す図である。 フィルタ部から出力される状態通知信号を示す図である。 フィルタ部の回路構成の一例を示す図である。 フィルタ部の回路構成の一例を示す図である。 フィルタ部の回路構成の一例を示す図である。 フィルタ部の回路構成の一例を示す図である。 フィルタ部の回路構成の一例を示す図である。 過熱検出回路の変形例の構成を示す図である。 ハイサイド型のＩＰＳの構成例を示す図である。
以下、実施の形態について図面を参照して説明する。
図１（ａ）は過熱検出装置の構成例を示す図である。過熱検出装置１は、温度センサ部１ａ、検出部１ｂおよびフィルタ部１ｃを備える。温度センサ部１ａは、温度を検知して、温度検知信号Ｔｅｍｐを出力する。
検出部１ｂは、温度が正常状態であることを判別するための第１閾値と、温度が過熱状態であることを判別するための第２閾値とを有し、内部グランドを基準にして動作する。正常状態とは、装置の温度が定格を超えない温度状態のことである。過熱状態とは、装置の温度が上昇し、定格を超えて過熱になった状態のことである。
また、検出部１ｂは、第１閾値および第２閾値に対する、温度検知信号Ｔｅｍｐの検知レベルの位置関係に応じて、正常状態または過熱状態を認識して状態信号ｓ０を出力する。フィルタ部１ｃは、内部グランドの電位変動に伴う状態信号ｓ０の発振をフィルタリング処理（ローパスフィルタリング処理）して状態通知信号ｓ１を出力する。
図１（ｂ）は内部グランドの電位変動に伴う状態信号と状態通知信号とのレベルを示す図である。縦軸は電圧、横軸は時間である。グラフｇ１は、内部グランドの波形を示し、グラフｇ２は、状態信号ｓ０の波形を示し、グラフｇ３は、状態通知信号ｓ１の波形を示している。
時刻ｔ１、ｔ２、ｔ３において、内部グランドの電位に変動が生じているものとする。この場合、検出部１ｂは、内部グランドを動作基準の電圧にしているので、内部グランドの電位が変動すると、検出部１ｂから出力される状態信号ｓ０の振幅も変動する。ただし、過熱検出装置１では、検出部１ｂの後段にフィルタ部１ｃを備えている。
このフィルタ部１ｃは、状態信号ｓ０の発振をフィルタリング処理するので、内部グランドの電位に変動が生じたような場合でも、過熱状態であるか否かを通知するための状態通知信号ｓ１には、内部グランドの変動に伴う誤発振が含まれない。
このように、過熱検出装置１では、内部グランドの電位が変動しても、誤発振を含まない状態通知信号ｓ１を出力することができるので、正確な温度状態を通知することができ、温度検出精度の低下を抑制することが可能になる。
次にＩＰＳなどに適用される半導体装置について説明する。半導体装置では、チャージポンプに使用される内部グランドが、過熱検出回路にも共通して使用されるものと、チャージポンプに使用される内部グランドとは別系統の内部グランドが、過熱検出回路に使用されるものとの２つのタイプがある。以下タイプ毎に分けて説明する。
図２は半導体装置の構成例を示す図である。半導体装置１０１は、チャージポンプに使用される内部グランドが過熱検出回路にも共通して使用されるタイプである（以降では、グランドをＧＮＤと表記する）。
半導体装置１０１は、電荷出力源１１０、過熱検出回路２００、ロジック回路３１および内部ＧＮＤ回路１１を備え、電荷出力源１１０は、発振回路１２と、チャージポンプ１３を含む。
電荷出力源１１０には、電源ＶＤＤと、内部ＧＮＤ回路１１で生成された内部ＧＮＤとが供給される。一方、過熱検出回路２００およびロジック回路３１には、電源ＶＣＣと、内部ＧＮＤ回路１１で生成された内部ＧＮＤとが供給される。
なお、ＶＣＣは、外部電源電圧である。ＶＤＤは、装置内の各トランジスタ等が安定してターンオン駆動する際に必要な電圧であり、ＶＣＣを用いて装置内部で生成されて供給される電源電圧である。さらに、装置内の各回路を駆動するために、電源ＶＣＣから所定レベル下げて生成される基準電圧が内部ＧＮＤである。
図３は半導体装置の構成例を示す図である。半導体装置１０２は、チャージポンプに使用される内部グランドとは別系統の内部グランドが過熱検出回路に使用されるタイプである。
半導体装置１０２は、電荷出力源１１０、過熱検出回路２００、ロジック回路３１および内部ＧＮＤ回路１１、１１ａを備え、電荷出力源１１０は、発振回路１２と、チャージポンプ１３を含む。
また、電荷出力源１１０には、電源ＶＤＤと、内部ＧＮＤ回路１１で生成された内部ＧＮＤとが供給される。一方、過熱検出回路２００およびロジック回路３１には、電源ＶＣＣと、内部ＧＮＤ回路１１ａで生成された内部ＧＮＤとが供給される。
最初に、半導体装置１０１における内部ＧＮＤの電位変動について、図４〜図６を用いて説明する。図４は半導体装置の構成例を示す図である。図中のＧＮＤ０は、０Ｖの通常のグランドを表している。
半導体装置１０１は、負荷６と接続し、内部ＧＮＤ回路１１、発振回路１２、チャージポンプ１３、過熱検出回路２００、ロジック回路３１およびスイッチ素子１４を備えている。半導体装置１０１は、例えば、ハイサイド型のＩＰＳに適用可能である。
内部ＧＮＤ回路１１は、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるＮＭＯＳトランジスタＭ１〜Ｍ３、ＰチャネルＭＯＳＦＥＴであるＰＭＯＳトランジスタＭ４およびダイオードＤ１、Ｄ２を含む。また、スイッチ素子１４には、パワーＭＯＳＦＥＴとして、ＮＭＯＳトランジスタＭＨ１を使用している。
各回路素子の接続関係について記すと、電源ＶＣＣは、ＮＭＯＳトランジスタＭ１のドレインと、ＮＭＯＳトランジスタＭ１のゲートと接続する。ＮＭＯＳトランジスタＭ１のソースは、ＮＭＯＳトランジスタＭ２のドレインと、ＮＭＯＳトランジスタＭ２のゲートと接続する。
ＮＭＯＳトランジスタＭ２のソースは、ＮＭＯＳトランジスタＭ３のドレインと、ＰＭＯＳトランジスタＭ４のゲートと接続する。ＮＭＯＳトランジスタＭ３のゲートは、ＮＭＯＳトランジスタＭ３のソースと、ダイオードＤ１のアノードと接続し、ダイオードＤ１のカソードは、ＧＮＤ０に接続する。
また、電源ＶＤＤは、発振回路１２の一方の電源端子と、チャージポンプ１３の一方の電源端子と接続する。発振回路１２とチャージポンプ１３とは互いに接続し、チャージポンプ１３の出力端子は、ＮＭＯＳトランジスタＭＨ１のゲートに接続する。
ＮＭＯＳトランジスタＭＨ１のドレインは、電源ＶＣＣに接続し、ＮＭＯＳトランジスタＭＨ１のソースは、負荷６の一端に接続し、負荷６の他端は、ＧＮＤ０に接続する。
また、発振回路１２の他方の電源端子は、チャージポンプ１３の他方の電源端子と、ダイオードＤ２のアノードと、出力端子ＯＵＴ２と、ＰＭＯＳトランジスタＭ４のドレインと接続する。ＰＭＯＳトランジスタＭ４のソースは、ＧＮＤ０に接続し、ダイオードＤ２のカソードは、出力端子ＯＵＴ１に接続する。なお、発振回路１２およびチャージポンプ１３の他方の電源端子は、内部ＧＮＤに接続する端子になる。
さらに、電源ＶＣＣは、過熱検出回路２００とロジック回路３１に接続し、過熱検出回路２００とロジック回路３１は互いに接続し、出力端子ＯＵＴ２は、過熱検出回路２００とロジック回路３１に接続する。
ここで、内部ＧＮＤ回路１１のＮＭＯＳトランジスタＭ１、Ｍ２は、ソースフォロワを構成し、また、ＮＭＯＳトランジスタＭ３およびダイオードＤ１によって電流引込み部を構成している。
ソースフォロワを構成しているＮＭＯＳトランジスタＭ１、Ｍ２のそれぞれの閾値電圧をＶｔｈ１とすれば、図４の例では、ソースフォロワは、ＮＭＯＳトランジスタＭ１、Ｍ２の２段で構成されているので、ＮＭＯＳトランジスタＭ２のソースの電位は、（ＶＣＣ−Ｖｔｈ１×２）である。
よって、この電圧がＶＣＣを分圧した電圧Ｖａとして出力されることになる。分圧された電圧Ｖａは、ＰＭＯＳトランジスタＭ４のゲートに印加される。したがって、ＰＭＯＳトランジスタＭ４の閾値電圧をＶｔｈとすれば、ＰＭＯＳトランジスタＭ４のドレインからは、電圧（Ｖａ＋Ｖｔｈ）が出力され、この電圧が内部ＧＮＤとして、出力端子ＯＵＴ２を介して、過熱検出回路２００およびロジック回路３１に供給されることになる。
なお、内部ＧＮＤは、発振回路１２、およびチャージポンプ１３にも供給されている。また、ソースフォロワは、この例では２段の構成としているが、所望の段数で構成してよい。
次に半導体装置１０１における内部ＧＮＤの電位が変動する原因について説明する。半導体装置１０１の構成の場合、内部ＧＮＤの電位が変動する主な原因としては、チャージポンプによる昇圧動作が考えられる。
すなわち、チャージポンプは、発振回路を用いてコンデンサの充放電を高速に繰り返して電荷を溜めるという動作を行っているので、この影響により、内部ＧＮＤの電位に顕著な変動が生じやすい。
最初に、チャージポンプ１３の動作について説明する。メインスイッチであるＮＭＯＳトランジスタＭＨ１がフルオンして負荷６を駆動するためには、ＮＭＯＳトランジスタＭＨ１のゲート電圧には例えば、２８Ｖの電圧印加を要する。
これに対し、半導体装置１０１の電源電圧ＶＣＣは、例えば、１３Ｖである。このため、チャージポンプ１３は、ＶＣＣ＝１３Ｖから、ＮＭＯＳトランジスタＭＨ１をフルオンするために必要な電荷を溜めてゲート電圧を昇圧する。そして、チャージポンプ１３は、ＮＭＯＳトランジスタＭＨ１のゲートに対して、昇圧したゲート電圧を印加することで、ＮＭＯＳトランジスタＭＨ１のターンオンを実行している。
次にチャージポンプ１３の昇圧動作の一例について説明する。図５はチャージポンプの昇圧動作を説明するための図である。チャージポンプ１３は、ＮＭＯＳトランジスタＭ１１、ダイオードＤ３およびコンデンサＣ１１、Ｃ１２を含む。
構成素子の接続関係を記すと、ＮＭＯＳトランジスタＭ１１のゲートには、発振回路１２の出力端が接続する。コンデンサＣ１１の一端は、電源ＶＤＤと、ダイオードＤ３のアノードに接続し、コンデンサＣ１１の他端は、ＮＭＯＳトランジスタＭ１１のドレインに接続する。
コンデンサＣ１２の一端は、電源ＶＤＤ、ダイオードＤ３のカソード、および図４に示すＮＭＯＳトランジスタＭＨ１のゲートに接続し、コンデンサＣ１２の他端は、ＮＭＯＳトランジスタＭ１１のソースおよび内部ＧＮＤに接続する。
ここで、例えば、ＮＭＯＳトランジスタＭ１１のゲートに、高電位レベル（以下、Ｈレベルと表記）と、低電位レベル（以下、Ｌレベルと表記）とが繰り返す発振信号が印加される場合、発振信号がＨレベルのとき、ＮＭＯＳトランジスタＭ１１はオンする。
この場合、コンデンサＣ１１に対して、電源ＶＤＤから容量が充電される（コンデンサＣ１１の端子電圧がＶＤＤまでチャージされる）。
一方、発振信号がＬレベルになると、ＮＭＯＳトランジスタＭ１１がオフし、図５中のポイントＰ１の電位は、ＮＭＯＳトランジスタＭ１１がオンのときの電位よりも上昇する。すると、コンデンサＣ１１に充電されていた電荷が、ダイオードＤ３を介して、コンデンサＣ１２へ流れて移動することになる。
このとき、コンデンサＣ１２では、電源ＶＤＤによる充電と、コンデンサＣ１１から流れてきたＶＤＤ分の電荷による充電とが行われるので、ポイントＰ２の電位は、ＶＤＤの２倍まで上昇することになる。
このような構成によって、スイッチ素子１４であるＮＭＯＳトランジスタＭＨ１をフルオンさせるに十分な電荷を生成している。なお、ＶＤＤのｎ倍の昇圧を行う場合は、原理的には上記のような回路構成をｎ段設けることになる。
次に半導体装置１０１における内部ＧＮＤの電位に変動が生じる理由について説明する。チャージポンプ１３は、上記のように、発振回路１２を動力源に用いて、コンデンサの充放電を高速に繰り返して電荷を溜めるという動作を行っているので、この影響により、内部ＧＮＤの電位が変動するという現象が生じる。
図６は内部ＧＮＤに変動が生じる理由を説明するための図である。ＮＭＯＳトランジスタＭＨ１をターンオンさせるために、発振回路１２が発振し、チャージポンプ１３が作動する。
そして、ＮＭＯＳトランジスタＭＨ１のゲートに印加する電荷が溜まり、ＮＭＯＳトランジスタＭＨ１の閾値電圧を超えたときに、ＮＭＯＳトランジスタＭＨ１がターンオンする。
チャージポンプ１３は、上述のように、電荷を溜めるために充放電の高速切り替えを行う。このとき、経路Ｌ０（チャージポンプ１３稼働時に内部ＧＮＤ回路１１に対して、電荷が流れる経路）を通じて、ＰＭＯＳトランジスタＭ４のドレイン端子とゲート端子との間の寄生コンデンサＣｐを介して、ＰＭＯＳトランジスタＭ４のゲートに電荷が溜まる。
その結果、チャージポンプ１３から出力される電荷の増減に応じて、ＰＭＯＳトランジスタＭ４のゲート電位が変動することになる。このため、ＰＭＯＳトランジスタＭ４の導通能力が変化し、ＰＭＯＳトランジスタＭ４のドレイン電位が振動する、すなわち、内部ＧＮＤが変動することになる。
内部ＧＮＤは、過熱検出回路２００にも供給されているため、内部ＧＮＤの電位が変動すると、過熱検出回路２００が誤動作してしまい、温度検出精度の低下を引き起こすことになる。
次に半導体装置１０２における内部ＧＮＤの電位変動について、図７〜図１１を用いて説明する。図３に示した半導体装置１０２では、ロジック回路３１における論理切替時のトランジスタスイッチングによって発生する貫通電流により、内部ＧＮＤ回路１１ａから出力される内部ＧＮＤの電位が変動するものである。
図７はロジック回路に含まれるインバータ素子を示す図である。ロジック回路３１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）で構成されており、図７では、ロジック回路３１に含まれるＣＭＯＳ素子として、インバータ３００を例に示している。インバータ３００には、電源ＶＣＣと、内部ＧＮＤ回路１１ａからの内部ＧＮＤとが供給され、入力端子ＩＮには、所定レベルの信号が入力され、出力端子ＯＵＴから信号が出力される。
図８はインバータを構成するトランジスタの動作を示す図である。図８（ａ）はインバータの入力レベルがＬレベルの場合のトランジスタの動作を示しており、図８（ｂ）はインバータの入力レベルがＨレベルの場合のトランジスタの動作を示している。
インバータ３００は、ＰＭＯＳトランジスタＭ３１と、ＮＭＯＳトランジスタＭ３２とを含む。まず、接続関係を示すと、ＰＭＯＳトランジスタＭ３１のゲートは、ＮＭＯＳトランジスタＭ３２のゲートと、入力端子ＩＮと接続する。
ＰＭＯＳトランジスタＭ３１のソースは、電源ＶＣＣに接続し、ＰＭＯＳトランジスタＭ３１のドレインは、ＮＭＯＳトランジスタＭ３２のドレインと、出力端子ＯＵＴと接続する。ＮＭＯＳトランジスタＭ３２のソースは、内部ＧＮＤに接続する。
図８（ａ）において、入力端子ＩＮにＬレベル信号が入力すると、ＰＭＯＳトランジスタＭ３１はオン状態となり、ＮＭＯＳトランジスタＭ３２はオフ状態となって、出力端子ＯＵＴからは、Ｈレベル信号が出力される。
図８（ｂ）において、入力端子ＩＮにＨレベル信号が入力すると、ＰＭＯＳトランジスタＭ３１はオフ状態となり、ＮＭＯＳトランジスタＭ３２はオン状態となって、出力端子ＯＵＴからは、Ｌレベル信号が出力される。
図９は貫通電流の流れを示す図である。図８に示すようなトランジスタのスイッチングによって、インバータ３００は動作する。しかし、スイッチング時において、インバータ３００には、電源ＶＣＣから内部ＧＮＤに向けて貫通電流Ｉｆが流れる時間帯がある。
図１０はＣＭＯＳ動作波形を示す図である。領域ｒ１は、ＰＭＯＳトランジスタＭ３１がオン、ＮＭＯＳトランジスタＭ３２がオフとなる領域である（図８（ａ））。領域ｒ２は、ＰＭＯＳトランジスタＭ３１がオフ、ＮＭＯＳトランジスタＭ３２がオンとなる領域である（図８（ｂ））。領域ｒ３は、ＰＭＯＳトランジスタＭ３１と、ＮＭＯＳトランジスタＭ３２とが共にオンとなる領域である。
図１１はＣＭＯＳ特性を示す図である。縦軸は電流（Ｉ）、横軸は電圧（Ｖ）である。また、Ｖｔｈ１は、ＮＭＯＳトランジスタＭ３２の動作閾値電圧、Ｖｔｈ２は、ＰＭＯＳトランジスタＭ３１の動作閾値電圧、Ｖｔｈ０は、インバータ３００の動作閾値電圧となる。
ここで、ロジック回路３１に用いているＣＭＯＳ（インバータ３００）は、スイッチング時において、ＰＭＯＳトランジスタＭ３１と、ＮＭＯＳトランジスタＭ３２とが同時にオン状態となる領域ｒ３があり、このときに電源ＶＣＣから内部ＧＮＤに向けて貫通電流Ｉｆが流れることになる。
このように、内部ＧＮＤ回路１１ａで発生される内部ＧＮＤには、貫通電流が流れるので、内部ＧＮＤの電位に変動を引き起こす。また、この内部ＧＮＤは、過熱検出回路２００にも供給されているため、内部ＧＮＤの電位が変動すると、過熱検出回路２００が誤動作してしまい、温度検出精度の低下を引き起こすことになる。
以上説明したように、図２に示した半導体装置１０１では、チャージポンプ１３の電荷の増減に応じて、内部ＧＮＤ回路１１から出力される内部ＧＮＤの電位が変動するものである。内部ＧＮＤ回路１１で生成される内部ＧＮＤは、チャージポンプ１３と過熱検出回路２００で共通して使用されるため、過熱検出回路２００が誤動作してしまう。
一方、図３に示した半導体装置１０２では、ロジック回路３１の論理切替時の貫通電流によって、内部ＧＮＤ回路１１ａから出力される内部ＧＮＤの電位が変動するものである。内部ＧＮＤ回路１１ａで生成される内部ＧＮＤは、過熱検出回路２００に供給されているため、過熱検出回路２００が誤動作してしまう。
なお、上述の従来技術（特許文献１）では、ツェナーダイオードのクランプ耐圧により電位を固定している。
しかし、この方法では、特定な電位を満足するように、ツェナーダイオードのクランプ耐圧の調整を要するので、クランプ耐圧を調整するためのプロセス工程数が増えることになる。また、ツェナーダイオードの製造バラツキによって、内部ＧＮＤの振動幅は異なるので、内部ＧＮＤの電位変動による過熱検出回路の誤動作を確実に抑制することが困難といえる。
本技術はこのような点に鑑みてなされたものであり、内部ＧＮＤの電位変動が生じた場合でも、温度検出精度の低下を抑制した過熱検出装置および半導体装置を提供するものである。
次に本発明の半導体装置および過熱検出回路について説明する。図１２は本発明の半導体装置の構成例を示す図である。半導体装置１０−１は、半導体装置１０１を改善したものであり、負荷６と接続し、内部ＧＮＤ回路１１、電荷出力源１１０、スイッチ素子１４、ロジック回路３１および過熱検出回路２０を備えている。電荷出力源１１０は、発振回路１２およびチャージポンプ１３を含む。
半導体装置１０−１は、図４で示した半導体装置１０１の過熱検出回路２００を本発明の過熱検出回路２０に置き換えたものであり、その他の構成は同じである。なお、過熱検出回路２０は、図１に示した過熱検出装置１の機能を有する。
図１３は本発明の半導体装置の構成例を示す図である。半導体装置１０−２は、半導体装置１０２を改善したものであり、負荷６と接続し、内部ＧＮＤ回路１１、１１ａ、電荷出力源１１０、スイッチ素子１４、ロジック回路３１および本発明の過熱検出回路２０を備えている。電荷出力源１１０は、発振回路１２およびチャージポンプ１３を含む。
図１４は過熱検出回路の構成例を示す図である。過熱検出回路２０は、温度センサ部２１、検出部２２およびフィルタ部２３を備える。なお、温度センサ部２１は、図１の温度センサ部１ａに対応し、検出部２２は、図１の検出部１ｂに対応し、フィルタ部２３は、図１のフィルタ部１ｃに対応する。
温度センサ部２１は、定電流源Ｉａと、ダイオードＤ０−１〜Ｄ０−ｎとを含む。検出部２２は、インバータ２２ａ−１、２２ａ−２と、インバータ２２ｂと、ラッチ回路としてＳＲフリップフロップ２２ｃとを含む。フィルタ部２３は、例えば、インバータやトランジスタ等で構成される（フィルタ部２３の内部構成については後述する）。
温度センサ部２１は、半導体装置１０−１、１０−２内の温度検知を行って、温度検知信号Ｔｅｍｐを出力する。検出部２２は、温度検知信号Ｔｅｍｐのレベルにもとづいて、半導体装置１０−１、１０−２内の温度上昇または下降を示す状態信号ｓ０を出力する。フィルタ部２３は、状態信号ｓ０の入力に対して所定のフィルタリング処理を施した後の状態通知信号ｓ１を生成して出力する。
なお、この回路の論理例では、状態信号ｓ０（状態通知信号ｓ１）がＨレベルのときに、半導体装置１０−１、１０−２の温度が過熱状態であるとし、状態信号ｓ０（状態通知信号ｓ１）がＬレベルのときに、半導体装置１０−１、１０−２の温度が正常状態であるとして以降説明する。
各回路素子の接続関係について記すと、定電流源Ｉａの一端は、電源ＶＣＣに接続し、定電流源Ｉａの他端は、ダイオードＤ０−１のアノード、インバータ２２ａ−１の入力端子およびインバータ２２ｂの入力端子に接続する。
ダイオードＤ０−１〜Ｄ０−ｎにおいて、ダイオードＤ０−１のカソードが次段のダイオードＤ０−２のアノードに接続し、ダイオードＤ０−２のカソードがさらに次段のダイオードのアノードに接続するというように、シリアルに接続している。また、ダイオードＤ０−ｎのカソードは、内部ＧＮＤに接続している。
インバータ２２ａ−１の出力端子は、インバータ２２ａ−２の入力端子に接続し、インバータ２２ａ−２の出力端子は、ＳＲフリップフロップ２２ｃのセット端子に接続する。インバータ２２ｂの出力端子は、ＳＲフリップフロップ２２ｃのリセット端子に接続する。
ＳＲフリップフロップ２２ｃの出力端子Ｑは、フィルタ部２３の入力端子に接続する。また、各回路素子のＧＮＤ入力端子には、内部ＧＮＤが接続する。
なお、以降では、ＳＲフリップフロップ２２ｃのセット端子をセット端子ＳＮと表記し、リセット端子をリセット端子ＲＮと表記する（“Ｎ”は負論理でアクティブを意味する）。
次に温度センサ部２１について説明する。温度センサ部２１は、例えば、シリコンダイオードであるダイオードＤ０−１〜Ｄ０−ｎを温度センサとして使用しており、定電流源ＩａからダイオードＤ０−１〜Ｄ０−ｎに対して一定の順方向電流を流す構成になっている。そして、温度変化に伴って変化するダイオードＤ０−１〜Ｄ０−ｎにかかる電圧を、温度検知結果を示す温度検知信号Ｔｅｍｐとして出力している。
図１５はダイオードの電流と電圧の特性を示す図である。縦軸は電流、横軸は電圧であり、シリコンダイオードにおけるＩ（電流）−Ｖ（電圧）特性を示している。
シリコンダイオードの順方向電圧は、温度によって変化し、温度が上がると電圧は低下することが知られている。すなわち、シリコンダイオードは、順方向電圧が温度依存性を持っている。
図１５の例では、温度Ｔａのときに順方向曲線ｋ１であったものが、温度Ｔｂ（＞Ｔａ）になると、順方向曲線ｋ２に変化している。すなわち、ダイオードに一定の順方向電流が流れている場合の温度の上昇時、順方向曲線ｋ１から順方向曲線ｋ２に変化しており、ダイオードの両端にかかる電圧が低下していることがわかる。
このように、温度センサ部２１では、ダイオードの順方向電圧の温度依存性を利用して、ダイオードＤ０−１〜Ｄ０−ｎに定電流源Ｉａから一定の電流を流し、ダイオードＤ０−１のアノードと、ダイオードＤ０−ｎのカソードとにかかる順方向電圧を、温度検知信号Ｔｅｍｐとして出力するものである。
次に検出部２２について説明する。検出部２２内のインバータ２２ａ−１とインバータ２２ｂには、半導体装置１０−１、１０−２内の温度の変化に伴って変化する温度検知信号Ｔｅｍｐが入力される。
また、インバータ２２ａ−１、２２ａ−２の論理閾値電圧と、インバータ２２ｂの論理閾値電圧とは互いに異なっており、２つの異なる論理閾値電圧を持つインバータによって、半導体装置１０−１、１０−２の過熱状態または正常状態を検出するようにしている。なお、これらインバータは、論理閾値電圧を上回るレベルの信号入力をＨレベル、論理閾値電圧を下回るレベルの信号入力をＬレベルと認識するものとする。
さらに、インバータ２２ａ−１、２２ａ−２、２２ｂの他に、ＳＲフリップフロップ２２ｃを備えることで、温度の大きな変化には反応し、温度の小さな変化には反応しないようにするためのヒステリシス特性を持たせている。
図１６は検出部における検出動作を説明するための図である。半導体装置１０−１、１０−２の温度上昇／下降時の温度検知信号Ｔｅｍｐの変化と、その変化に伴うＳＲフリップフロップ２２ｃの動作タイミングチャートとを示している。座標の縦軸は電圧、横軸は時間（ｔ）である。なお、図１７にＳＲフリップフロップ２２ｃの真理値表を示す。
復帰検出閾値ＶＴＨ１（第１閾値）は、半導体装置１０−１、１０−２の正常状態を判別するための閾値であり、過熱検出閾値ＶＴＨ２（第２閾値）は、半導体装置１０−１、１０−２の過熱状態を判別するための閾値である。また、復帰検出閾値ＶＴＨ１のレベルの方が、過熱検出閾値ＶＴＨ２のレベルよりも高い。
温度検知信号Ｔｅｍｐのレベル（検知レベル）が復帰検出閾値ＶＴＨ１に到達および上回る場合には、半導体装置１０−１、１０−２の温度が正常状態にあることを示す。また、復帰検出閾値ＶＴＨ１は、インバータ２２ｂ（第１の論理回路）の論理閾値電圧と等しい。
一方、温度検知信号Ｔｅｍｐのレベルが過熱検出閾値ＶＴＨ２に到達および下回る場合には、半導体装置１０−１、１０−２の温度が過熱状態にあることを示す。また、過熱検出閾値ＶＴＨ２は、インバータ２２ａ−１、２２ａ−２（第２の論理回路）の論理閾値電圧と等しい。
なお、温度検知信号Ｔｅｍｐのレベルが、過熱検出閾値ＶＴＨ２を上回り、かつ復帰検出閾値ＶＴＨ１を下回る場合は、前回に遷移したときの温度状態を継続しているものと判断される。以下、時間間隔毎に詳しく説明する。
まず、半導体装置１０−１、１０−２の温度が上昇する場合、温度センサ部２１から出力される温度検知信号Ｔｅｍｐのレベルは、温度上昇に伴って下降することになる。
〔ｔ０≦ｔ≦ｔ１〕温度検知信号Ｔｅｍｐのレベルは、復帰検出閾値ＶＴＨ１のレベル以上である。復帰検出閾値ＶＴＨ１は、インバータ２２ｂの論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ｂに対してＨレベルと認識される。したがって、インバータ２２ｂからはＬレベルが出力されて、ＳＲフリップフロップ２２ｃのリセット端子ＲＮの入力レベルはＬレベルとなる。
また、温度検知信号Ｔｅｍｐのレベルは、過熱検出閾値ＶＴＨ２を超えている。過熱検出閾値ＶＴＨ２は、インバータ２２ａ−１の論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ａ−１に対してＨレベルと認識される。したがって、インバータ２２ａ−１からはＬレベルが出力されるから、インバータ２２ａ−２の出力レベルはＨレベルとなり、ＳＲフリップフロップ２２ｃのセット端子ＳＮの入力レベルはＨレベルとなる。
したがって、ＳＲフリップフロップ２２ｃにおいて、セット端子ＳＮの入力レベルはＨレベルであり、リセット端子ＲＮの入力レベルはＬレベルであるから、出力端子ＱからはＬレベルが出力される。
〔ｔ１＜ｔ＜ｔ２〕温度検知信号Ｔｅｍｐのレベルは、復帰検出閾値ＶＴＨ１を下回る。復帰検出閾値ＶＴＨ１は、インバータ２２ｂの論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ｂに対してＬレベルと認識される。したがって、インバータ２２ｂからはＨレベルが出力されて、ＳＲフリップフロップ２２ｃのリセット端子ＲＮの入力レベルはＨレベルとなる。
また、温度検知信号Ｔｅｍｐのレベルは、過熱検出閾値ＶＴＨ２を超えている。過熱検出閾値ＶＴＨ２は、インバータ２２ａ−１の論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ａ−１に対してＨレベルと認識される。したがって、インバータ２２ａ−１からはＬレベルが出力されるから、インバータ２２ａ−２の出力レベルはＨレベルとなり、ＳＲフリップフロップ２２ｃのセット端子ＳＮの入力レベルはＨレベルとなる。
したがって、ＳＲフリップフロップ２２ｃにおいて、セット端子ＳＮの入力レベルはＨレベルであり、リセット端子ＲＮの入力レベルはＨレベルであるから、前回の出力レベル状態（Ｌレベル）が保持されることにより、出力端子ＱからはＬレベルが出力される。
〔ｔ２≦ｔ≦ｔ３〕温度検知信号Ｔｅｍｐのレベルは、復帰検出閾値ＶＴＨ１を下回る。復帰検出閾値ＶＴＨ１は、インバータ２２ｂの論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ｂに対してＬレベルと認識される。したがって、インバータ２２ｂからはＨレベルが出力されて、ＳＲフリップフロップ２２ｃのリセット端子ＲＮの入力レベルはＨレベルとなる。
また、温度検知信号Ｔｅｍｐのレベルは、過熱検出閾値ＶＴＨ２のレベル以下である。過熱検出閾値ＶＴＨ２は、インバータ２２ａ−１の論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ａ−１に対してＬレベルと認識される。したがって、インバータ２２ａ−１からはＨレベルが出力されるから、インバータ２２ａ−２の出力レベルはＬレベルとなり、ＳＲフリップフロップ２２ｃのセット端子ＳＮの入力レベルはＬレベルとなる。
したがって、ＳＲフリップフロップ２２ｃにおいて、セット端子ＳＮの入力レベルはＬレベルであり、リセット端子ＲＮの入力レベルはＨレベルであるから、出力端子ＱからはＨレベルが出力される。なお、時刻ｔ３において、温度下降が始まるとしている。
次に、時刻ｔ３において、温度下降が始まるとする。半導体装置１０−１、１０−２の温度が下降する場合、温度センサ部２１から出力される温度検知信号Ｔｅｍｐのレベルは、温度下降に伴って上昇することになる。
〔ｔ３＜ｔ≦ｔ４〕温度検知信号Ｔｅｍｐのレベルは、過熱検出閾値ＶＴＨ２のレベル以下である。過熱検出閾値ＶＴＨ２は、インバータ２２ａ−１の論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ａ−１に対してＬレベルと認識される。したがって、インバータ２２ａ−１からはＨレベルが出力されるから、インバータ２２ａ−２からはＬレベルが出力されて、ＳＲフリップフロップ２２ｃのセット端子ＳＮの入力レベルはＬレベルとなる。
また、温度検知信号Ｔｅｍｐのレベルは、復帰検出閾値ＶＴＨ１を下回る。復帰検出閾値ＶＴＨ１は、インバータ２２ｂの論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ｂに対してＬレベルと認識される。したがって、インバータ２２ｂからはＨレベルが出力されて、ＳＲフリップフロップ２２ｃのリセット端子ＲＮの入力レベルはＨレベルとなる。
したがって、ＳＲフリップフロップ２２ｃにおいて、セット端子ＳＮの入力レベルはＬレベルであり、リセット端子ＲＮの入力レベルはＨレベルであるから、出力端子ＱからはＨレベルが出力される。
〔ｔ４＜ｔ＜ｔ５〕温度検知信号Ｔｅｍｐのレベルは、過熱検出閾値ＶＴＨ２を超えている。過熱検出閾値ＶＴＨ２は、インバータ２２ａ−１の論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ａ−１に対してＨレベルと認識される。したがって、インバータ２２ａ−１からはＬレベルが出力されるから、インバータ２２ａ−２からはＨレベルが出力されて、ＳＲフリップフロップ２２ｃのセット端子ＳＮの入力レベルはＨレベルとなる。
また、温度検知信号Ｔｅｍｐのレベルは、復帰検出閾値ＶＴＨ１を下回る。復帰検出閾値ＶＴＨ１は、インバータ２２ｂの論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ｂに対してＬレベルと認識される。したがって、インバータ２２ｂからはＨレベルが出力されて、ＳＲフリップフロップ２２ｃのリセット端子ＲＮの入力レベルはＨレベルとなる。
したがって、ＳＲフリップフロップ２２ｃにおいて、セット端子ＳＮの入力レベルはＨレベルであり、リセット端子ＲＮの入力レベルはＨレベルであるから、前回の出力レベル状態（Ｈレベル）が保持されることにより、出力端子ＱからはＨレベルが出力される。
〔ｔ５≦ｔ〕温度検知信号Ｔｅｍｐのレベルは、過熱検出閾値ＶＴＨ２を超えている。過熱検出閾値ＶＴＨ２は、インバータ２２ａ−１の論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ａ−１に対してＨレベルと認識される。したがって、インバータ２２ａ−１からはＬレベルが出力されるから、インバータ２２ａ−２からはＨレベルが出力されて、ＳＲフリップフロップ２２ｃのセット端子ＳＮの入力レベルはＨレベルとなる。
また、温度検知信号Ｔｅｍｐのレベルは、復帰検出閾値ＶＴＨ１のレベル以上である。復帰検出閾値ＶＴＨ１は、インバータ２２ｂの論理閾値電圧と等しいので、温度検知信号Ｔｅｍｐのレベルは、インバータ２２ｂに対してＨレベルと認識される。したがって、インバータ２２ｂからはＬレベルが出力されて、ＳＲフリップフロップ２２ｃのリセット端子ＲＮの入力レベルはＬレベルとなる。
したがって、ＳＲフリップフロップ２２ｃにおいて、セット端子ＳＮの入力レベルはＨレベルであり、リセット端子ＲＮの入力レベルはＬレベルであるから、出力端子ＱからはＬレベルが出力される。
以上、図１６に示したように、検出部２２では、温度検知信号Ｔｅｍｐのレベルが、過熱検出閾値ＶＴＨ２のレベル以下であれば、過熱状態であるとしてＨレベルの状態信号ｓ０が出力される。また、温度検知信号Ｔｅｍｐのレベルが、復帰検出閾値ＶＴＨ１のレベル以上であれば、正常状態であるとしてＬレベルの状態信号ｓ０が出力される。
一方、検出部２２では、温度上昇時、復帰検出閾値ＶＴＨ１と過熱検出閾値ＶＴＨ２との間に、温度検知信号Ｔｅｍｐのレベルが位置する場合は、まだ過熱状態に至ってないものとして、Ｌレベルの状態信号ｓ０が継続出力されることになる。
また、検出部２２では、温度下降時、復帰検出閾値ＶＴＨ１と過熱検出閾値ＶＴＨ２との間に、温度検知信号Ｔｅｍｐのレベルが位置する場合は、まだ正常状態に至ってないものとして、Ｈレベルの状態信号ｓ０が継続出力されることになる。
次にフィルタ部２３について説明する。フィルタ部２３は、検出部２２から出力される状態信号ｓ０の入力にもとづきフィルタリング処理を行って、内部ＧＮＤの電位変動によって生じる状態信号ｓ０の誤発振を抑制し、誤発振を除去した状態通知信号ｓ１を出力する。
図１８は状態信号に誤発振が生じている場合を示す図である。グラフｇ１１は、内部ＧＮＤの電位を示し、グラフｇ１２−１は、状態信号ｓ０のレベルを示している。縦軸は電圧、横軸は時間である。
上述したように、チャージポンプ１３の充放電の切替えによって、ＰＭＯＳトランジスタＭ４のゲート電位に変動が生じる等の現象が起きると、これに呼応して内部ＧＮＤの電位が変動する。
時刻ｔ１〜ｔ４に示すように、内部ＧＮＤが発振すると、検出部２２から出力される状態信号ｓ０も誤発振してしまう。例えば、内部グランドが発振して波形が持ち上がると、温度検知信号Ｔｅｍｐと内部ＧＮＤとの間の電位差が小さくなる。このとき、半導体装置１０−１、１０−２の温度が過熱検出閾値の近傍温度に位置するような場合、わずかな温度変化で過熱状態であると誤検出してしまう可能性がある。
図１９はフィルタ部から出力される状態通知信号を示す図である。グラフｇ１１は、内部ＧＮＤの電位を示し、グラフｇ１２−１は、状態信号ｓ０のレベルを示し、グラフｇ１３−１は、状態通知信号ｓ１のレベルを示している。縦軸は電圧、横軸は時間である。
時刻ｔ１〜ｔ４に示すように、内部ＧＮＤが発振すると、検出部２２から出力される状態信号ｓ０も誤発振するが、状態信号ｓ０は、フィルタ部２３に入力してフィルタリング処理を受けている。このため、フィルタ部２３からは誤発振が抑制された信号である状態通知信号ｓ１が出力されることになる。
このように、本発明では、検出部２２の後段にフィルタ部２３を設けて、内部ＧＮＤの電位変動時の誤発振を抑制する構成とした。これにより、回路構成を大きく変えることなく、わずかな回路の追加で、温度検出精度の低下を効率よく抑制することが可能になる。
次にフィルタ部２３内の構成例について説明する。フィルタ部２３内は、インバータ、トランジスタ等による遅延回路で構成される。図２０はフィルタ部の回路構成の一例を示す図である。フィルタ部２３０ａは、定電流源Ｉｂ、ＮＭＯＳトランジスタＭ２０、コンデンサＣ１およびインバータＩｎｖ１、Ｉｎｖ２を含む。なお、コンデンサＣ１の容量と、ＮＭＯＳトランジスタＭ２０および定電流源Ｉｂの抵抗成分とによって時定数が定まる時定数回路が構成される。
定電流源Ｉｂの一端は、電源ＶＣＣに接続し、定電流源Ｉｂの他端は、ＮＭＯＳトランジスタＭ２０のドレイン、コンデンサＣ１の一端およびインバータＩｎｖ１の入力端子に接続する。ＮＭＯＳトランジスタＭ２０のゲートは、図１４のＳＲフリップフロップ２２ｃの出力端子Ｑに接続し、ＮＭＯＳトランジスタＭ２０のソースは、内部ＧＮＤに接続する。
インバータＩｎｖ１の出力端子は、インバータＩｎｖ２の入力端子に接続する。コンデンサＣ１およびインバータＩｎｖ１、Ｉｎｖ２の各ＧＮＤ端子は、内部ＧＮＤに接続する。
なお、ＳＲフリップフロップ２３ｃの出力端子の直後にインバータを配置する場合は、ＮＭＯＳトランジスタＭ２０をＰＭＯＳトランジスタに変えて構成することができる。
このような構成において、過熱状態のときの状態信号ｓ０のＨレベルによってＮＭＯＳトランジスタＭ２０がオンして、定電流源ＩｂからコンデンサＣ１へ信号を流してフィルタリング処理が行われる。そして、フィルタリング処理後の信号がインバータＩｎｖ１、Ｉｎｖ２で波形整形されて状態通知信号ｓ１になって出力される。
図２１はフィルタ部の回路構成の一例を示す図である。フィルタ部２３０ａ−１は、ＮＭＯＳトランジスタＭｄ、ＮＭＯＳトランジスタＭ２０、コンデンサＣ１およびインバータＩｎｖ１、Ｉｎｖ２を含む。図２０で示した定電流源Ｉｂとして、デプレッション型のＮＭＯＳトランジスタＭｄを使用している。デプレッション型のトランジスタは、ゲート電圧が０Ｖでドレイン−ソース間に電流が流れるトランジスタであり、電流源として使用される。
ＮＭＯＳトランジスタＭｄのドレインは、電源ＶＣＣに接続し、ＮＭＯＳトランジスタＭｄのゲートは、ＮＭＯＳトランジスタＭｄのソース、ＮＭＯＳトランジスタＭ２０のドレイン、コンデンサＣ１の一端およびインバータＩｎｖ１の入力端子に接続する。その他の接続関係は図２０と同じである。
図２２はフィルタ部の回路構成の一例を示す図である。フィルタ部２３０ａ−２は、抵抗Ｒ１、ＮＭＯＳトランジスタＭ２０、コンデンサＣ１およびインバータＩｎｖ１、Ｉｎｖ２を含む。図２０で示した定電流源Ｉｂとして、抵抗素子を使用している。
抵抗Ｒ１の一端は、電源ＶＣＣに接続し、抵抗Ｒ１の他端は、ＮＭＯＳトランジスタＭ２０のドレイン、コンデンサＣ１の一端およびインバータＩｎｖ１の入力端子に接続する。その他の接続関係は図２０と同じである。
図２３はフィルタ部の回路構成の一例を示す図である。フィルタ部２３０ｂは、インバータＩｎｖ３（第１のインバータ）、インバータＩｎｖ４（第２のインバータ）、抵抗Ｒ２およびコンデンサＣ２を含む。抵抗Ｒ２とコンデンサＣ２とで時定数回路が構成されている。
インバータＩｎｖ３の入力端子は、図１４のＳＲフリップフロップ２２ｃの出力端子Ｑに接続し、インバータＩｎｖ３の出力端子は、抵抗Ｒ２の一端に接続する。抵抗Ｒ２の他端は、コンデンサＣ２の一端と、インバータＩｎｖ４の入力端子とに接続する。コンデンサＣ２の他端と、インバータＩｎｖ３、Ｉｎｖ４とのＧＮＤ端子は、内部ＧＮＤに接続する。
図２４はフィルタ部の回路構成の一例を示す図である。フィルタ部２３０ｃは、インバータＩｎｖ５−１、Ｉｎｖ５−２、・・・Ｉｎｖ５−ｎを含む。
インバータＩｎｖ５−１の入力端子は、図１４のＳＲフリップフロップ２２ｃの出力端子Ｑに接続し、インバータＩｎｖ５−１の出力端子は、次段のインバータＩｎｖ５−２の入力端子に接続し、インバータＩｎｖ５−２の出力端子がさらに次段のインバータＩｎｖ５−３の入力端子に接続するというように、シリアルに接続している。また、インバータＩｎｖ５−１〜Ｉｎｖ５−ｎの各ＧＮＤ端子は、内部ＧＮＤに接続する。このように、複数のインバータをシリアルに接続した遅延回路で構成することもできる。
次に過熱検出回路２０の変形例について説明する。図２５は過熱検出回路の変形例の構成を示す図である。過熱検出回路２０ａは、温度センサ部２１、検出部２２、スイッチ部２４、モニタ部２５およびフィルタ部２３ｂを含む。変形例では新たに、スイッチ部２４、モニタ部２５およびフィルタ部２３ｂを含んでおり、これらの構成素子について説明する。
フィルタ部２３ｂは、第１フィルタ２３０−１、第２フィルタ２３０−２を含む。第１フィルタ２３０−１は、スイッチ部２４を介して送信された状態信号ｓ０をローパスフィルタリングして状態通知信号ｓ１−１を生成して出力する。第２フィルタ２３０−２は、スイッチ部２４を介して送信された状態信号ｓ０をローパスフィルタリングして状態通知信号ｓ１−２を生成して出力する。
一方、モニタ部２５の入力端子は、例えば、図６に示したＰＭＯＳトランジスタＭ４のソースに接続し、モニタ部２５は、内部ＧＮＤの変動量（振幅値など）をモニタし、モニタ結果をスイッチ部２４に出力する。
スイッチ部２４は、モニタ結果にもとづき、内部ＧＮＤの変動量が所定閾値を超えると判断した場合には、第１フィルタ２３０−１を選択して、検出部２２から出力される状態信号ｓ０を第１フィルタ２３０−１に送る。
また、スイッチ部２４は、モニタ結果にもとづき、内部ＧＮＤの変動量が所定閾値を超えないと判断した場合には、第２フィルタ２３０−２を選択して、検出部２２から出力される状態信号ｓ０を第２フィルタ２３０−２に送る。
第１フィルタ２３０−１、第２フィルタ２３０−２は、フィルタリング特性が互いに異なり、例えば、第１フィルタ２３０−１の方が第２フィルタ２３０−２よりも時定数が大きいとする。
このような構成において、内部ＧＮＤの変動量が所定閾値を超える場合には、第２フィルタ２３０−２よりも時定数のより大きな第１フィルタ２３０−１が選択されてフィルタリング処理することにより、確実に状態信号ｓ０の誤発振を抑制することができる。
また、内部ＧＮＤの変動量が所定閾値を超えない場合には、第１フィルタ２３０−１よりも時定数の小さな第２フィルタ２３０−２が選択されてフィルタリング処理することにより、波形を必要以上になまらせることなく状態信号ｓ０の誤発振を抑制することができる。
このような変形例の構成にすることにより、内部ＧＮＤの変動に応じて適切なフィルタリング処理を行うことが可能になる。
次に本発明の半導体装置１０−２が適用されるＩＰＳの構成例について説明する。図２６はハイサイド型のＩＰＳの構成例を示す図である。
ＩＰＳ３０は、負荷６、マイコン４、バッテリ５に接続している。また、ＩＰＳ３０は、ロジック回路３１、レベルシフトドライバ３２、内部電源回路３３、ＳＴ（status）回路３４、低電圧検出回路３５、短絡検出回路３６、負荷開放検出回路３７、内部ＧＮＤ回路１１ａ、過電流検出回路３８および過熱検出回路３９を備える。過熱検出回路３９は、本発明の過熱検出装置１の機能を有する。
さらに、ＩＰＳ３０は、負荷６を駆動するためのスイッチ素子Ｍ０を有し、スイッチ素子Ｍ０にはダイオードＤ１０（ＦＷＤ：Free Wheel Diode）が接続されている（スイッチ素子Ｍ０は、上述した図１３のスイッチ素子１４（ＮＭＯＳトランジスタＭＨ１）に該当する）。
スイッチ素子Ｍ０がオフになる瞬間、モータ等の誘導性の負荷６からは、逆起電力が発生する。このため、スイッチ素子Ｍ０に対して、ダイオードＤ１０を逆並列に接続して、このときの負荷電流を還流させる構成としている。
ここで、ロジック回路３１は、端子ＩＮから入力されるマイコン４からの制御信号、および各保護回路の状態検出信号を一括して認識し、スイッチ素子Ｍ０を制御するためのＯＮＢＨ（ON By H）信号を出力する。
レベルシフトドライバ３２は、ロジック回路３１から出力されたＯＮＢＨ信号を、スイッチ素子Ｍ０をフルオンさせるに要するレベルまで昇圧したＧＳ信号を生成し、スイッチ素子Ｍ０のゲートに印加する。なお、レベルシフトドライバ３２は、上述の発振回路１２およびチャージポンプ１３の機能を含む。
内部電源回路３３は、ＶＣＣ電圧より低い値から段階的に上昇させる電源電圧である内部電源を生成し、内部電源で制御が必要な回路に対して供給する。なお、内部電源回路３３は、内部ＧＮＤ回路１１の機能および電荷出力源１１０の機能を含む。
ＳＴ回路３４は、スイッチ素子Ｍ０の動作状態を、ＳＴ端子を介して、マイコン４に送信する。
低電圧検出回路３５は、ＶＣＣ電圧が定格電圧より低いとき、異常信号をロジック回路３１に送信する。低電圧検出回路３５から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
短絡検出回路３６は、スイッチ素子Ｍ０のソースに接続している出力端子ＯＵＴがＧＮＤにショートしたとき、異常信号をロジック回路３１に送信する。短絡検出回路３６から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
負荷開放検出回路３７は、スイッチ素子Ｍ０のソースに接続する出力端子ＯＵＴがオープンになったとき、異常信号をロジック回路３１に送信する。負荷開放検出回路３７から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
過電流検出回路３８は、スイッチ素子Ｍ０とカレントミラー回路を構成しているトランジスタＭｃから、スイッチ素子Ｍ０に流れる電流と同一の電流を受信する。そして、定格より異常な大電流が流れたことを検出すると、異常信号をロジック回路３１に送信する。過電流検出回路３８から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
過熱検出回路３９は、スイッチ素子Ｍ０が定格より異常な高温になったときなど、異常信号（状態通知信号ｓ１に該当）をロジック回路３１に送信する。過熱検出回路３９から送信された異常信号を受信したロジック回路３１は、スイッチ素子Ｍ０を制御するＯＮＢＨ信号をオフ信号にして出力する。
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１ 過熱検出装置
１ａ 温度センサ部
１ｂ 検出部
１ｃ フィルタ部
Ｔｅｍｐ 温度検知信号
ｓ０ 状態信号
ｓ１ 状態通知信号
ｇ１ 内部グランドの波形
ｇ２ 状態信号の波形
ｇ３ 状態通知信号の波形
ｔ１、ｔ２、ｔ３ 時刻
ここで、内部ＧＮＤ回路１１のＮＭＯＳトランジスタＭ１、Ｍ２は、ダイオード接続されており、また、ＮＭＯＳトランジスタＭ３およびダイオードＤ１によって電流引込み部を構成している。
ダイオード接続されているＮＭＯＳトランジスタＭ１、Ｍ２のそれぞれのドレイン−ソース間電圧をＶｄｓ１とすれば、図４の例では、ＮＭＯＳトランジスタＭ１、Ｍ２の２段で構成されているので、ＮＭＯＳトランジスタＭ２のソースの電位は、（ＶＣＣ−Ｖｄｓ１×２）である。
よって、この電圧がＶＣＣを分圧した電圧Ｖａとして出力されることになる。分圧された電圧Ｖａは、ＰＭＯＳトランジスタＭ４のゲートに印加される。したがって、ＰＭＯＳトランジスタＭ４のドレイン−ゲート間電圧をＶｄｇとすれば、ＰＭＯＳトランジスタＭ４のドレインからは、電圧（Ｖａ＋Ｖｄｇ）が出力され、この電圧が内部ＧＮＤとして、出力端子ＯＵＴ２を介して、過熱検出回路２００およびロジック回路３１に供給されることになる。
なお、内部ＧＮＤは、発振回路１２、およびチャージポンプ１３にも供給されている。また、この例では２段の構成としているが、所望の段数で構成してよい。
なお、ＳＲフリップフロップ２２ｃの出力端子の直後にインバータを配置する場合は、ＮＭＯＳトランジスタＭ２０をＰＭＯＳトランジスタに変えて構成することができる。
このような構成において、過熱状態のときの状態信号ｓ０のＨレベルによってＮＭＯＳトランジスタＭ２０がオンして、定電流源ＩｂからコンデンサＣ１へ信号を流してフィルタリング処理が行われる。そして、フィルタリング処理後の信号がインバータＩｎｖ１、Ｉｎｖ２で波形整形されて状態通知信号ｓ１になって出力される。
一方、モニタ部２５の入力端子は、例えば、図６に示したＰＭＯＳトランジスタＭ４のドレインに接続し、モニタ部２５は、内部ＧＮＤの変動量（振幅値など）をモニタし、モニタ結果をスイッチ部２４に出力する。

Claims (11)

  1. 温度を検知して、温度検知信号を出力する温度センサ部と、
    温度が正常状態であることを判別するための第１閾値と、温度が過熱状態であることを判別するための第２閾値とを有し、前記第１閾値および前記第２閾値に対する、前記温度検知信号の検知レベルの位置関係に応じて、前記正常状態または前記過熱状態を認識して状態信号を出力し、内部グランドを基準にして動作する検出部と、
    前記内部グランドの電位変動に伴う前記状態信号の発振をフィルタリング処理するフィルタ部と、
    を有することを特徴とする過熱検出装置。
  2. 前記フィルタ部は、トランジスタ、電流源、コンデンサおよびインバータを含み、前記電流源および前記コンデンサによって時定数回路が形成され、前記過熱状態のときの前記状態信号のレベルによって前記トランジスタがオンして、前記電流源から前記時定数回路へ信号を流して、所定の時定数で前記信号をフィルタリング処理し、前記時定数回路の出力信号を前記インバータで波形整形して出力することを特徴とする請求項１記載の過熱検出装置。
  3. 前記フィルタ部は、第１、第２のインバータ、抵抗およびコンデンサを含み、前記抵抗および前記コンデンサによって時定数回路が形成され、前記第１のインバータで前記状態信号を受信し、前記第１のインバータの出力信号を前記時定数回路でフィルタリング処理し、前記時定数回路の出力信号を前記第２のインバータで波形整形して出力することを特徴とする請求項１記載の過熱検出装置。
  4. 前記フィルタ部は、シリアルに接続された複数のインバータで構成され、複数の前記インバータによってフィルタリング処理することを特徴とする請求項１記載の過熱検出装置。
  5. 前記検出部は、
    前記検知レベルが前記第２閾値以下に位置する場合は、前記過熱状態と認識して第１レベルを持つ前記状態信号を出力し、
    前記検知レベルが前記第１閾値以上に位置する場合は、前記正常状態と認識して第２レベルを持つ前記状態信号を出力し、
    温度上昇時に、前記検知レベルが前記第１閾値と前記第２閾値との間に位置する場合は、前記検知レベルが前記第２閾値に達するまでは、前記第２レベルの前記状態信号を継続出力し、
    温度下降時に、前記検知レベルが前記第１閾値と前記第２閾値との間に位置する場合は、前記検知レベルが前記第１閾値に達するまでは、前記第１レベルの前記状態信号を継続出力する、
    ことを特徴とする請求項１記載の過熱検出装置。
  6. 前記検出部は、前記温度検知信号を受信し、前記第１閾値のレベルを論理閾値電圧に持つ第１の論理回路と、前記温度検知信号を受信し、前記第２閾値のレベルを論理閾値電圧に持つ第２の論理回路と、前記第１の論理回路の出力および前記第２の論理回路の出力が入力し、入力レベルに応じた出力レベルを保持するフリップフロップ回路と、を備えることを特徴とする請求項１記載の過熱検出装置。
  7. 発振回路と、前記発振回路の発振動作によって充放電を繰り返し、スイッチ素子のターンオンに要する駆動電圧まで電荷を溜めるチャージポンプとを含む電荷出力源と、
    電源電圧を分圧して所定電圧を生成する分圧回路と、前記所定電圧がゲートに印加され、前記所定電圧と、自己の閾値電圧とを加算した電圧を、前記内部グランドとしてドレインから出力し、前記ドレインには前記電荷出力源が接続されているトランジスタと、を含む内部グランド回路と、
    が接続されることを特徴とする請求項１記載の過熱検出装置。
  8. ＣＭＯＳ素子で構成されて論理制御を行うロジック回路と、前記内部グランドを生成し、前記ロジック回路および前記過熱検出装置に前記内部グランドを供給する内部グランド回路とが接続されることを特徴とする請求項１記載の過熱検出装置。
  9. 前記フィルタ部は、フィルタリング特性が互いに異なる第１フィルタおよび第２フィルタを含み、
    前記内部グランドの変動量をモニタするモニタ部と、モニタ結果にもとづき前記状態信号をスイッチングして、前記状態信号を前記第１フィルタへ、または前記第２フィルタへ出力するスイッチ部と、をさらに備えることを特徴とする請求項１記載の過熱検出装置。
  10. 負荷を作動させるスイッチ素子と、
    発振回路と、前記発振回路の発振動作によって充放電を繰り返し、前記スイッチ素子のターンオンに要する駆動電圧まで電荷を溜めるチャージポンプとを含む電荷出力源と、
    電源電圧を分圧して所定電圧を生成する分圧回路と、前記所定電圧がゲートに印加され、前記所定電圧と、自己の閾値電圧とを加算した電圧を、内部グランドとしてドレインから出力し、前記ドレインには前記電荷出力源が接続されているトランジスタと、を含む内部グランド回路と、
    温度を検知して、温度検知信号を出力する温度センサ部と、温度が正常状態であることを判別するための第１閾値と、温度が過熱状態であることを判別するための第２閾値とを有し、前記第１閾値および前記第２閾値に対する、前記温度検知信号の検知レベルの位置関係に応じて、前記正常状態または前記過熱状態を認識して状態信号を出力し、前記内部グランドを基準にして動作する検出部と、前記内部グランドの電位変動に伴う前記状態信号の発振をフィルタリング処理するフィルタ部と、を備える過熱検出回路と、
    を有することを特徴とする半導体装置。
  11. ＣＭＯＳ素子で構成されて論理制御を行うロジック回路と、
    温度を検知して、温度検知信号を出力する温度センサ部と、温度が正常状態であることを判別するための第１閾値と、温度が過熱状態であることを判別するための第２閾値とを有し、前記第１閾値および前記第２閾値に対する、前記温度検知信号の検知レベルの位置関係に応じて、前記正常状態または前記過熱状態を認識して状態信号を出力し、内部グランドを基準にして動作する検出部と、前記内部グランドの電位変動に伴う前記状態信号の発振をフィルタリング処理するフィルタ部と、を備える過熱検出回路と、
    前記内部グランドを生成し、前記ロジック回路および前記過熱検出回路に前記内部グランドを供給する内部グランド回路と、
    を有することを特徴とする半導体装置。
JP2017551765A 2015-11-19 2016-10-04 過熱検出装置および半導体装置 Expired - Fee Related JP6390801B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015226616 2015-11-19
JP2015226616 2015-11-19
PCT/JP2016/079467 WO2017086042A1 (ja) 2015-11-19 2016-10-04 過熱検出装置および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017086042A1 true JPWO2017086042A1 (ja) 2018-04-05
JP6390801B2 JP6390801B2 (ja) 2018-09-19

Family

ID=58718741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551765A Expired - Fee Related JP6390801B2 (ja) 2015-11-19 2016-10-04 過熱検出装置および半導体装置

Country Status (4)

Country Link
US (1) US10355472B2 (ja)
JP (1) JP6390801B2 (ja)
CN (1) CN107534016B (ja)
WO (1) WO2017086042A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7077649B2 (ja) * 2018-02-14 2022-05-31 富士電機株式会社 半導体装置
DE102018208994A1 (de) * 2018-06-07 2019-12-12 Robert Bosch Gmbh Verfahren zum betriebssicheren Aktivieren von mindestens einem elektronischen Bauteil
GB2601771A (en) * 2020-12-09 2022-06-15 Dyson Technology Ltd Electrical appliance with safety system
CN113098456B (zh) * 2021-03-31 2022-05-06 无锡英诺赛思科技有限公司 用于高压集成电路的高性能芯片状态监测保护电路
CN113204466B (zh) * 2021-04-29 2022-11-18 山东英信计算机技术有限公司 一种过温保护方法和电子设备
CN114190612A (zh) * 2021-09-29 2022-03-18 上海芯圣电子股份有限公司 一种具有电机驱动的电子烟芯片
WO2024101076A1 (ja) * 2022-11-11 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 故障判定回路、撮像装置、及び、電圧検出回路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115354A (ja) * 1993-10-18 1995-05-02 Fanuc Ltd インテリジェントパワーモジュール
JP2000307403A (ja) * 1999-04-26 2000-11-02 Toyota Motor Corp 半導体スイッチ素子チップの温度検出構造および温度検出装置並びに半導体リレー
JP2006194885A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 温度感知システム及びその温度感知方法
JP2006302951A (ja) * 2005-04-15 2006-11-02 Rohm Co Ltd 温度保護回路、電源装置、電子機器
JP2008058298A (ja) * 2006-08-02 2008-03-13 Nec Electronics Corp 温度検出回路及び半導体装置
JP2011071174A (ja) * 2009-09-24 2011-04-07 Renesas Electronics Corp 半導体装置、及び半導体装置の特性劣化検出方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823716B2 (ja) 1988-08-18 1996-03-06 シャープ株式会社 メモリプレートを有する画像形成装置
JPH0527033A (ja) 1991-07-16 1993-02-05 Japan Radio Co Ltd 魚群移動監視装置
TW556382B (en) * 2002-03-15 2003-10-01 Prolific Technology Inc Power protection
US7310213B2 (en) * 2003-09-26 2007-12-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device provided with overheat protection circuit and electronic circuit using the same
AU2005336596B2 (en) * 2005-09-21 2009-06-11 Mitsubishi Denki Kabushiki Kaisha Excessive-temperature detection system of motor controller
JP5135815B2 (ja) * 2006-02-14 2013-02-06 ミツミ電機株式会社 半導体集積回路装置
US8005441B1 (en) * 2007-05-09 2011-08-23 Rf Micro Devices, Inc. DC offset correction of a power detector used with a continuous transmission radio frequency signal
CN102656787B (zh) 2009-10-29 2014-10-29 富士电机株式会社 开关电源电路和功率因数控制器
US8953341B2 (en) 2011-05-09 2015-02-10 Infineon Technologies Ag Converter with reduced power consumption
JP5536737B2 (ja) * 2011-10-26 2014-07-02 本田技研工業株式会社 制御装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115354A (ja) * 1993-10-18 1995-05-02 Fanuc Ltd インテリジェントパワーモジュール
JP2000307403A (ja) * 1999-04-26 2000-11-02 Toyota Motor Corp 半導体スイッチ素子チップの温度検出構造および温度検出装置並びに半導体リレー
JP2006194885A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 温度感知システム及びその温度感知方法
JP2006302951A (ja) * 2005-04-15 2006-11-02 Rohm Co Ltd 温度保護回路、電源装置、電子機器
JP2008058298A (ja) * 2006-08-02 2008-03-13 Nec Electronics Corp 温度検出回路及び半導体装置
JP2011071174A (ja) * 2009-09-24 2011-04-07 Renesas Electronics Corp 半導体装置、及び半導体装置の特性劣化検出方法

Also Published As

Publication number Publication date
CN107534016A (zh) 2018-01-02
WO2017086042A1 (ja) 2017-05-26
US10355472B2 (en) 2019-07-16
US20180069393A1 (en) 2018-03-08
JP6390801B2 (ja) 2018-09-19
CN107534016B (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
JP6390801B2 (ja) 過熱検出装置および半導体装置
JP5315026B2 (ja) 半導体装置
JP6237952B2 (ja) 内部電源回路および半導体装置
US9906124B2 (en) Reference voltage generation circuit and semiconductor device
US9465395B2 (en) Voltage generating circuit
US11128289B2 (en) Driver circuit having overcurrent protection function
JP2010004093A (ja) 出力駆動回路
EP2947775B1 (en) Charge pump with wide operating range
JP2011182246A (ja) 半導体装置
EP3035531A1 (en) Semiconductor device and current limiting method
US9917573B2 (en) Voltage detection circuit
US20110050327A1 (en) Semiconductor device
JP2005291865A (ja) 電源電圧監視回路
US9571094B2 (en) Switch circuit
US20170237350A1 (en) Dc-dc converter
JP5979162B2 (ja) パワーオンリセット回路
EP3217523B1 (en) Semiconductor device, charge pump circuit, semiconductor system, vehicle, and control method of semiconductor device
WO2019167827A1 (ja) 信号伝達回路、スイッチ駆動装置、及びパワーモジュール
JP2017093047A (ja) 保護回路
JP2020156170A (ja) 電源回路、及び電源回路の制御方法
WO2023032413A1 (ja) 半導体装置
US20240106426A1 (en) Semiconductor device
CN110268630B (zh) 用于高边开关的回转控制
WO2021060152A1 (ja) ゲート駆動回路
JP6468049B2 (ja) 内部電源回路および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180806

R150 Certificate of patent or registration of utility model

Ref document number: 6390801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees