WO2024101076A1 - 故障判定回路、撮像装置、及び、電圧検出回路 - Google Patents

故障判定回路、撮像装置、及び、電圧検出回路 Download PDF

Info

Publication number
WO2024101076A1
WO2024101076A1 PCT/JP2023/037335 JP2023037335W WO2024101076A1 WO 2024101076 A1 WO2024101076 A1 WO 2024101076A1 JP 2023037335 W JP2023037335 W JP 2023037335W WO 2024101076 A1 WO2024101076 A1 WO 2024101076A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
unit
signal
section
outputting
Prior art date
Application number
PCT/JP2023/037335
Other languages
English (en)
French (fr)
Inventor
多聞 宮廻
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2024101076A1 publication Critical patent/WO2024101076A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof

Definitions

  • This disclosure relates to a fault determination circuit, an imaging device, and a voltage detection circuit.
  • a circuit has been proposed that determines whether the boosted voltage obtained by boosting the input voltage is abnormal.
  • a fault judgment circuit includes an amplifier section and a switch section having an output section capable of outputting a first voltage, and is equipped with a charge pump circuit capable of generating a second voltage based on the first voltage, a detection section electrically connected to the output section of the amplifier section and capable of outputting a first signal corresponding to the first voltage output from the output section, and a judgment section capable of performing fault judgment based on the first signal.
  • An imaging device includes a photoelectric conversion unit that converts light into an electric charge, a readout circuit capable of outputting a signal based on the electric charge converted by the photoelectric conversion unit, a control unit capable of controlling the readout circuit, an amplifier unit having an output unit capable of outputting a first voltage, and a switch unit, and is equipped with a charge pump circuit capable of generating a second voltage to be supplied to the control unit based on the first voltage, and a detection unit electrically connected to the output unit of the amplifier unit and capable of outputting a first signal corresponding to the first voltage output from the output unit.
  • a voltage detection circuit includes a charge pump circuit including an amplifier section having an output section capable of outputting a first voltage and a switch section, and a detection section electrically connected to the output section of the amplifier section and capable of outputting a first signal corresponding to the first voltage output from the output section.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of an imaging device according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of a pixel configuration of an imaging device according to an embodiment of the present disclosure.
  • FIG. 3 is a diagram illustrating an example of the configuration of a failure determination circuit of an image pickup device according to an embodiment of the present disclosure.
  • FIG. 4 is a timing chart illustrating an example of the operation of the charge pump circuit of the imaging device according to the embodiment of the present disclosure.
  • FIG. 5A is a diagram for explaining an example of operation of the charge pump circuit of the imaging device according to the embodiment of the present disclosure.
  • FIG. 5B is a diagram for explaining an example of the operation of the charge pump circuit of the imaging device according to the embodiment of the present disclosure.
  • FIG. 5C is a diagram for explaining an example of the operation of the charge pump circuit of the imaging device according to the embodiment of the present disclosure.
  • FIG. 6A is a diagram for explaining an example of the operation of a detection unit of an imaging device according to an embodiment of the present disclosure.
  • FIG. 6B is a diagram for explaining an example of the operation of the detection unit of the imaging device according to the embodiment of the present disclosure.
  • FIG. 6C is a diagram for explaining an example of the operation of the detection unit of the imaging device according to the embodiment of the present disclosure.
  • FIG. 7 is a diagram for explaining an example of the configuration of the determination unit of the imaging device according to the embodiment of the present disclosure.
  • FIG. 8A is a diagram for explaining an example of the operation of the determination unit of the imaging device according to the embodiment of the present disclosure.
  • FIG. 8B is a diagram for explaining an example of the operation of the determination unit of the imaging device according to the embodiment of the present disclosure.
  • FIG. 8C is a diagram for explaining an example of the operation of the determination unit of the imaging device according to the embodiment of the present disclosure.
  • FIG. 9 is a diagram illustrating an example of the configuration of a detection unit of an imaging device according to the first modification of the present disclosure.
  • FIG. 10 is a diagram illustrating an example of the configuration of a failure determination circuit of an imaging device according to a second modification of the present disclosure.
  • FIG. 11A is a diagram illustrating a configuration example of a failure determination circuit according to a third modification of the present disclosure.
  • FIG. 11B is a diagram showing another configuration example of the failure determination circuit according to the third modification of the present disclosure.
  • FIG. 12 is a diagram showing another configuration example of the failure determination circuit according to the third modification of the present disclosure.
  • FIG. 13 is a block diagram showing an example of the configuration of an electronic device having an imaging device.
  • FIG. 14 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 15 is an explanatory diagram showing an example of the installation positions of the outside-of-vehicle information detection unit and the imaging unit.
  • FIG. 16 is a diagram showing an example of a schematic configuration of an endoscopic surgery system.
  • FIG. 17 is a block diagram showing an example of the functional configuration of the camera head and the CCU.
  • Preferred embodiment 1 is a block diagram showing an example of a schematic configuration of an image capture device according to an embodiment of the present disclosure.
  • the image capture device 1 has a plurality of pixels P each having a photoelectric conversion unit, and is configured to perform photoelectric conversion on incident light to generate a signal.
  • the image capture device 1 can receive light transmitted through an optical system (not shown) including an optical lens to generate a signal.
  • the photoelectric conversion unit of each pixel P of the imaging device 1 is, for example, a photodiode, and is configured to be capable of photoelectric conversion of light.
  • the imaging device 1 has an area (pixel unit 100) in which multiple pixels P are arranged two-dimensionally in a matrix, as an imaging area.
  • the pixel unit 100 is a pixel array in which multiple pixels P are arranged, and can also be called a light receiving area.
  • the imaging device 1 captures incident light (image light) from a subject through an optical system including an optical lens.
  • the imaging device 1 captures an image of the subject formed by the optical lens.
  • the imaging device 1 can perform photoelectric conversion on the received light to generate a pixel signal.
  • the imaging device 1 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • the imaging device 1 can be used in electronic devices such as digital still cameras, video cameras, and mobile phones.
  • the imaging device 1 has, for example, a pixel control unit 111, a signal processing unit 112, a control unit 113, a processing unit 114, etc. in a peripheral region of a pixel unit 100 (pixel array).
  • the imaging device 1 is provided with a plurality of control lines L1 and a plurality of signal lines L2.
  • the control line L1 is a signal line capable of transmitting a signal that controls the pixel P, and is connected to the pixel control unit 111 and the pixel P of the pixel unit 100.
  • the pixel unit 100 has multiple control lines L1 wired for each pixel row made up of multiple pixels P lined up in the horizontal direction (row direction).
  • the control line L1 is configured to transmit a control signal for reading out a signal from the pixel P.
  • the multiple control lines L1 for each pixel row of the imaging device 1 include wiring that transmits signals that control transfer transistors, wiring that transmits signals that control selection transistors, wiring that transmits signals that control reset transistors, etc.
  • the control lines L1 can also be considered drive lines that transmit signals that drive the pixels P.
  • the signal line L2 is a signal line capable of transmitting a signal from the pixel P, and is connected to the pixel P of the pixel unit 100 and the signal processing unit 112. In the pixel unit 100, the signal line L2 is wired for each pixel column made up of multiple pixels P aligned in the vertical direction (column direction).
  • the signal line L2 is a vertical signal line, and is configured to transmit a signal output from the pixel P.
  • the pixel control unit 111 is configured to be able to control each pixel P of the pixel unit 100.
  • the pixel control unit 111 is configured with a buffer, a shift register, an address decoder, etc.
  • the pixel control unit 111 generates a signal for driving the pixel P and outputs it to each pixel P of the pixel unit 100 via the control line L1.
  • the pixel control unit 111 is controlled by the control unit 113 and controls the pixels P of the pixel unit 100.
  • the pixel control unit 111 has a signal output unit 101 configured using multiple buffer circuits.
  • the signal output unit 101 is provided with multiple buffers 102 corresponding to the number of signals to be transmitted.
  • a buffer 102 (output unit) is provided corresponding to a control line L1.
  • the buffer 102 (output unit) transmits a signal that drives a pixel P.
  • the multiple buffers 102 include a buffer capable of outputting a signal that controls a transfer transistor of a pixel P, a buffer capable of outputting a signal that controls a reset transistor, a buffer capable of outputting a signal that controls a selection transistor, and the like.
  • the pixel control unit 111 generates signals for controlling the pixel P, such as a signal for controlling the transfer transistor of the pixel P and a signal for controlling the reset transistor, and supplies these to each pixel P via the signal output unit 101 and the control line L1.
  • the pixel control unit 111 can control the reading of pixel signals from each pixel P.
  • the pixel control unit 111 can also be called a pixel drive unit (or vertical drive unit) configured to be able to drive each pixel P.
  • the pixel control unit 111 and the control unit 113 can also be called a pixel control unit together.
  • the imaging device 1 also has a charge pump circuit 120 and a detection unit 130.
  • the charge pump circuit 120 is controlled by the control unit 113, and is configured to be able to supply a predetermined voltage (electric potential) to the signal output unit 101 of the pixel control unit 111, etc.
  • the detection unit 130 is configured to be able to generate a signal used for failure determination.
  • the detection unit 130 is electrically connected to the charge pump circuit 120, and can output a signal related to the state of the charge pump circuit 120.
  • the imaging device 1 has a failure determination circuit that includes the charge pump circuit 120 and the detection unit 130.
  • the charge pump circuit 120 is a voltage generation unit (such as a step-down circuit or a step-up circuit) that is configured to generate a voltage that is a step-down or step-up of an input voltage.
  • the charge pump circuit 120 (voltage generation unit) is electrically connected to the signal output unit 101, and can supply the step-down or step-up voltage to the signal output unit 101.
  • the charge pump circuit 120 can also be considered a power supply circuit that can supply voltage and current.
  • the charge pump circuit 120 is configured to be able to output a voltage stepped down based on an input voltage to the signal output unit 101.
  • the charge pump circuit 120 can generate a voltage VRL, which is a negative voltage, by a step-down operation and supply the voltage VRL to the signal output unit 101.
  • the signal output unit 101 is supplied with the voltage VRL from the charge pump circuit 120 as a negative power supply voltage, for example.
  • the buffer 102 of the signal output unit 101 is configured, for example, to be capable of outputting a control signal that is at a high level (e.g., power supply voltage VDD) or a low level (e.g., ground voltage, or voltage VRL supplied from the charge pump circuit 120) to each pixel P.
  • the buffer 102 of the signal output unit 101 can supply a control signal at the level of voltage VRL to a transistor (transfer transistor, reset transistor, etc.) of each pixel P via, for example, control line L1, to turn the transistor off (non-conductive).
  • the pixel control unit 111 may be configured to include a charge pump circuit 120.
  • the pixel control unit 111 or the control unit 113 may be configured to include a detection unit 130.
  • the charge pump circuit 120 and the detection unit 130 may be configured integrally.
  • the signal processing unit 112 is configured to be able to perform signal processing of the input pixel signal.
  • the signal processing unit 112 has, for example, a load circuit unit, an AD (Analog Digital) conversion unit, a horizontal selection switch, etc.
  • the signal processing unit 112 may also have an amplification circuit unit configured to amplify the signal read out from the pixel P via the signal line L2.
  • the signal output from each pixel P selected and scanned by the pixel control unit 111 is input to the signal processing unit 112 via the signal line L2.
  • the signal processing unit 112 can perform signal processing such as AD conversion of the pixel P signal and CDS (Correlated Double Sampling).
  • the signal of each pixel P transmitted through each of the signal lines L2 is subjected to signal processing by the signal processing unit 112 and output to the processing unit 114.
  • the processing unit 114 is configured to be able to perform signal processing on the input signal.
  • the processing unit 114 is configured, for example, by a circuit that performs various types of signal processing on pixel signals.
  • the processing unit 114 may include a processor and a memory.
  • the processing unit 114 performs signal processing on pixel signals input from the signal processing unit 112, and outputs the processed pixel signals.
  • the processing unit 114 can perform various types of signal processing, for example, noise reduction processing, tone correction processing, etc.
  • the control unit 113 is configured to be able to control each unit of the imaging device 1.
  • the control unit 113 receives an externally provided clock, data instructing the operation mode, etc., and can also output data such as internal information of the imaging device 1.
  • the control unit 113 has a timing generator configured to be able to generate various timing signals.
  • the control unit 113 controls the driving of the pixel control unit 111, the signal processing unit 112, etc., based on the various timing signals (pulse signals, clock signals, etc.) generated by the timing generator.
  • the control unit 113 and the processing unit 114 may be configured as an integrated unit.
  • the pixel control unit 111, the signal processing unit 112, the control unit 113, the processing unit 114, the charge pump circuit 120, the detection unit 130, etc. may be provided on one semiconductor substrate, or may be provided separately on multiple semiconductor substrates.
  • the imaging device 1 may have a structure (a stacked structure) formed by stacking multiple substrates.
  • FIG. 2 is a diagram showing an example of the configuration of a pixel of an imaging device according to an embodiment.
  • a pixel P has a photoelectric conversion unit 12 and a readout circuit 20.
  • the readout circuit 20 is configured to be able to output a signal based on a photoelectrically converted charge.
  • the readout circuit 20 has, as an example, a transfer transistor 13, an FD (floating diffusion) 14, an amplification transistor 15, a selection transistor 16, and a reset transistor 17.
  • the transfer transistor 13, the amplification transistor 15, the selection transistor 16, and the reset transistor 17 are each a MOS transistor (MOSFET) having a gate, a source, and a drain terminal.
  • MOSFET MOS transistor
  • the transfer transistor 13, the amplification transistor 15, the selection transistor 16, and the reset transistor 17 are each composed of an NMOS transistor.
  • the transistor of pixel P may be composed of a PMOS transistor.
  • the photoelectric conversion unit 12 is configured to be capable of generating electric charge by photoelectric conversion.
  • the photoelectric conversion unit 12 is a photodiode (PD) that converts incident light into an electric charge.
  • the photoelectric conversion unit 12 performs photoelectric conversion to generate an electric charge according to the amount of received light.
  • the transfer transistor 13 is configured to be able to transfer the charge photoelectrically converted by the photoelectric conversion unit 12 to the FD 14. As shown in FIG. 2, the transfer transistor 13 is controlled by a signal TRG to electrically connect or disconnect the photoelectric conversion unit 12 and the FD 14. The transfer transistor 13 can transfer the charge photoelectrically converted and accumulated by the photoelectric conversion unit 12 to the FD 14.
  • FD14 is an accumulation unit and is configured to be able to accumulate the transferred charge. FD14 can accumulate the charge photoelectrically converted by the photoelectric conversion unit 12. FD14 can also be said to be a retention unit capable of retaining the transferred charge. FD14 accumulates the transferred charge and converts it into a voltage according to the capacity of FD14.
  • the amplification transistor 15 is configured to generate and output a signal based on the charge accumulated in the FD14. As shown in FIG. 2, the gate of the amplification transistor 15 is electrically connected to the FD14, and the voltage converted by the FD14 is input to the gate. The drain of the amplification transistor 15 is connected to a power supply line to which a power supply voltage VDD is supplied, and the source of the amplification transistor 15 is connected to a signal line L2 via a selection transistor 16. The amplification transistor 15 can generate a signal based on the charge accumulated in the FD14, i.e., a signal based on the voltage of the FD14, and output it to the signal line L2.
  • the selection transistor 16 is configured to be able to control the output of the pixel signal.
  • the selection transistor 16 is configured to be able to be controlled by a signal SEL and to be able to output a signal from the amplification transistor 15 to a signal line L2.
  • the selection transistor 16 can control the output timing of the pixel signal.
  • the selection transistor 16 may be provided between the power supply line to which the power supply voltage VDD is applied and the amplification transistor 15. Furthermore, the selection transistor 16 may be omitted as necessary.
  • the reset transistor 17 is configured to be able to reset the voltage of the FD 14.
  • the reset transistor 17 is electrically connected to a power line to which a power supply voltage VDD is applied, and is configured to reset the charge of the pixel P.
  • the reset transistor 17 is controlled by a signal RST, and can reset the charge accumulated in the FD 14 and reset the voltage of the FD 14.
  • the reset transistor 17 can also discharge the charge accumulated in the photoelectric conversion unit 12 via the transfer transistor 13.
  • the pixel control unit 111 (see FIG. 1) supplies control signals to the gates of the transfer transistor 13, selection transistor 16, reset transistor 17, etc. of each pixel P via the above-mentioned signal output unit 101 and control lines L1, etc., to turn the transistors on (conducting state) or off (non-conducting state).
  • the multiple control lines L1 of the imaging device 1 include wiring that transmits a signal TRG that controls the transfer transistor 13, wiring that transmits a signal SEL that controls the selection transistor 16, wiring that transmits a signal RST that controls the reset transistor 17, etc.
  • the transfer transistor 13, selection transistor 16, reset transistor 17, etc. are controlled to be turned on and off by the pixel control unit 111.
  • the pixel control unit 111 controls the readout circuit 20 of each pixel P to output a pixel signal from each pixel P to the signal line L2.
  • the pixel control unit 111 can control the reading out of the pixel signal of each pixel P to the signal line L2.
  • FIG. 3 is a diagram showing an example of the configuration of a fault determination circuit of an imaging device according to an embodiment.
  • the fault determination circuit 200 has a charge pump circuit 120, a detection unit 130, and a determination unit 140.
  • the fault determination circuit 200 may also be configured to include a reference voltage generation unit 30.
  • the reference voltage generation unit 30 is configured to be able to generate a reference voltage and a reference current. As shown in FIG. 3, the reference voltage generation unit 30 has an amplifier unit 40, a current source 35, and resistor elements R1 to R3.
  • the reference voltage generating unit 30 has a node N1 to which the current source 35 and one end (one terminal) of the resistive element R1 are connected, and a node N2 to which the other end (the other terminal) of the resistive element R1 and one end of the resistive element R2 are connected.
  • the reference voltage generating unit 30 also has a node N3 to which the other end of the resistive element R2 and one end of the resistive element R3 are connected.
  • the other end of the resistive element R3 is connected to a reference potential line.
  • the reference potential line is a ground line.
  • the amplifier 40 has, for example, inputs 41a and 41b and an output 42, and is configured using an amplifier circuit capable of amplifying a signal.
  • the input 41a of the amplifier 40 is a first input terminal and is connected to node N2.
  • a voltage V1 corresponding to the current flowing through resistive elements R2 and R3 is input to the input 41a.
  • the input 41b of the amplifier 40 is a second input terminal.
  • a reference voltage REF is input to the input 41b of the amplifier 40.
  • the input section 41a is a positive input terminal
  • the input section 41b is a negative input terminal
  • the output section 42 of the amplifier section 40 is an output terminal, and is electrically connected to the current source 35.
  • the amplifier section 40 can output a voltage based on the voltage V1 input to the input section 41a and the reference voltage REF input to the input section 41b from the output section 42 to the current source 35.
  • Current source 35 is configured to supply a current based on voltage Vout1, which is the output voltage of output section 42 of amplifier section 40.
  • Current source 35 generates a current according to voltage Vout1 and supplies it to resistor elements R1 to R3.
  • current source 35 is configured by transistor M1.
  • Transistor M1 is, for example, a PMOS transistor.
  • One of the source and drain of transistor M1 is electrically connected to resistor element R1.
  • the other of the source and drain of transistor M1 is connected to a power supply line to which power supply voltage VDDH is applied.
  • the gate of transistor M1 is electrically connected to output section 42 of amplifier section 40.
  • Transistor M1 can generate a current based on voltage Vout1 and output the generated current to resistor elements R1 to R3, etc.
  • the current of the current source 35 is adjusted so that the voltage V1 of node N2 input to the input section 41a of the amplifier section 40 is the same as the reference voltage REF input to the input section 41b.
  • voltages VREF1 and VREF2 are generated based on the current supplied by the current source 35.
  • the voltage VREF1 at node N1 and the voltage VREF2 at node N3 are voltages whose magnitudes correspond to the voltage value of the reference voltage REF and the resistance values of the resistive elements R1 to R3, respectively. In this way, the reference voltage generating unit 30 can generate voltages VREF1 and VREF2 and supply them to the charge pump circuit 120.
  • the charge pump circuit 120 has an amplifier section 50, a switch section 60, resistive elements R4 and R5, and a timing control section 65.
  • the charge pump circuit 120 is configured to be able to output a voltage that is boosted or stepped down based on a voltage Vout2 that is the output voltage of the amplifier section 50.
  • the charge pump circuit 120 is configured to generate a negative voltage, voltage VRL, by a step-down operation.
  • the amplifier unit 50 has, for example, input units 51a and 51b and an output unit 52, and is configured using an amplifier circuit capable of amplifying a signal.
  • the input unit 51a of the amplifier unit 50 is a first input terminal and is connected to a node N3.
  • a voltage VREF2 corresponding to the current flowing through the resistive element R3 is input to the input unit 51a.
  • the input section 51b of the amplifier section 50 is a second input terminal, and is connected to a node N4 that connects the resistor elements R4 and R5.
  • the voltage V2 has a magnitude according to the difference between the voltage VRL and the voltage VREF1, and the resistance values of the resistor elements R4 and R5.
  • input section 51a is a positive input terminal
  • input section 51b is a negative input terminal
  • Output section 52 of amplifier section 50 is an output terminal, and is electrically connected to switch section 60.
  • Amplifier section 50 generates voltage Vout2 based on voltage VREF2 input to input section 51a and voltage V2 input to input section 51b.
  • the amplifier unit 50 can output a voltage Vout2, which is an output voltage corresponding to the difference between the voltages VREF2 and V2, from the output unit 52 to the switch unit 60.
  • the amplifier unit 50 is also a comparison unit that compares the voltages VREF2 and V2 and outputs an output signal that is the comparison result.
  • the switch section 60 is composed of a plurality of switches and capacitance elements.
  • the switch section 60 has a switch SW1, a switch SW2, a switch SW3, a switch SW4, and a capacitance element C1.
  • the switch section 60 also has a node N11 to which the switch SW1, the switch SW2, and one electrode (terminal) of the capacitance element C1 are connected, and a node N12 to which the switch SW3, the switch SW4, and the other electrode of the capacitance element C1 are connected.
  • the switch SW1 is provided between the output section 52 of the amplifier section 50 and the capacitive element C1, and is configured to be able to electrically connect the output section 52 and the capacitive element C1.
  • the switch SW2 is provided between the capacitive element C1 and a power supply line to which the power supply voltage VDDH is supplied, and is configured to be able to electrically connect the capacitive element C1 and the power supply line.
  • Switch SW3 is provided between capacitance element C1 and capacitance element C2, which is an external capacitance element, and is configured to be able to electrically connect capacitance element C1 and capacitance element C2.
  • Switch SW4 is provided between capacitance element C1 and the reference potential line, and is configured to be able to electrically connect capacitance element C1 and the reference potential line.
  • Each switch of the switch section 60 (switches SW1, SW2, SW3, and SW4) is configured using a transistor.
  • switches SW1 and SW3 are each configured using an NMOS transistor.
  • Switches SW2 and SW4 are each configured using a PMOS transistor.
  • the capacitance element C1 has a predetermined capacitance value and is configured to hold a voltage.
  • One electrode of the capacitance element C1 is connected to node N11, and the other electrode of the capacitance element C1 is connected to node N12.
  • the capacitance element C1 is configured, for example, by a MOS capacitance or a MIM (Metal-Insulator-Metal) capacitance. Note that the capacitance element C1 may be provided outside the imaging device 1 as an external capacitance element, similar to the capacitance element C2.
  • the capacitive element C2 has a predetermined capacitance value and is configured to hold a voltage.
  • One electrode (terminal) of the capacitive element C2 is connected to the switch SW3, and the other electrode of the capacitive element C2 is connected to a reference potential line.
  • the capacitive element C2 is an external capacitive element and can hold the voltage VRL generated by the charge pump circuit 120.
  • the capacitive element C2 may also be provided inside the imaging device 1.
  • the timing control unit 65 supplies signals to each switch of the switch unit 60 to control the on/off of each switch.
  • the timing control unit 65 supplies signals to the switches SW1 to SW4 that control each switch according to a clock signal, and switches the connection state of each of the switches SW1 to SW4.
  • the timing control unit 65 can also be considered a pulse signal generation unit.
  • FIG. 4 is a timing chart showing an example of the operation of the charge pump circuit of the imaging device according to the embodiment. An example of the operation of the charge pump circuit 120 will be described with reference to the timing chart of FIG. 4 and FIGS. 5A to 5C.
  • FIG. 4 shows control signals (drive signals) supplied to each switch of the switch section 60.
  • the switches SW2 and SW4 are in the ON state. As shown diagrammatically in FIG. 5A, the switches SW2 and SW4, which are PMOS transistors, are in the ON state (conducting state). In addition, the switches SW1 and SW3, which are NMOS transistors, are in the OFF state (non-conducting state).
  • node N11 When switches SW2 and SW4 are turned on, node N11 is electrically connected to the power supply line to which power supply voltage VDDH is supplied, and node N12 is electrically connected to the reference potential line.
  • power supply voltage VDDH is supplied to node N11, and ground voltage (GND voltage) is supplied to node N12. That is, power supply voltage VDDH is supplied to one electrode of capacitance element C1, and ground voltage is supplied to the other electrode of capacitance element C1.
  • capacitance element C1 is charged, and charge according to power supply voltage VDDH is accumulated in capacitance element C1.
  • switches SW1 to SW4 are turned off. As shown in FIG. 5B, switches SW1 to SW4 are all turned off. In the capacitance element C1, the voltage between the electrodes is maintained.
  • the switches SW1 and SW3 are in the on state. As shown in FIG. 5C, the switches SW1 and SW3 are in the on state, and the switches SW2 and SW4 are in the off state.
  • the output section 52 of the amplifier section 50 is electrically connected to the node N11, and the capacitive element C2 is electrically connected to the node N12.
  • the voltage Vout2 is supplied to the node N11 by the output section 52 of the amplifier section 50.
  • the voltage applied to one electrode of the capacitance element C1 changes from the power supply voltage VDDH to voltage Vout2.
  • a lower voltage Vout2 is supplied to one electrode of the capacitance element C1 in accordance with the result of comparing voltage VREF2 with voltage V2
  • the voltage of the other electrode of the capacitance element C1 is lowered.
  • the charge of the capacitance element C1 is discharged, and the voltage of node N12 is lowered.
  • the lowered voltage is output as voltage VRL to the capacitance element C2 and smoothed by the capacitance element C2.
  • the step-down operation is performed in the same manner as in the period from time t1 to time t5.
  • the charge pump circuit 120 generates the voltage VRL, which is a negative voltage.
  • the charge pump circuit 120 is then able to output the voltage VRL, which is a negative voltage, to the outside (to the signal output unit 101 of the pixel control unit 111 in FIG. 1).
  • the step-down operation is controlled so that the voltage V2 input to the input section 51b of the amplifier section 50 is the same as the voltage VREF2 input to the input section 51a.
  • the voltage Vout2 increases according to the voltage difference between the voltage V2 and the voltage VREF2.
  • the charge pump circuit 120 can perform feedback control so that the voltage VRL becomes the target voltage value.
  • the detection unit 130 shown in FIG. 3 is configured to be capable of generating a signal related to the state of the charge pump circuit 120.
  • the detection unit 130 is electrically connected to the output unit 52 of the amplification unit 50, and can output a signal corresponding to the voltage Vout2 output from the output unit 52.
  • the detection unit 130 is electrically connected to the output unit 52 of the amplification unit 50 and the switch SW1 of the switch unit 60.
  • the detection unit 130 is configured to generate a signal indicating, for example, whether or not the magnitude of the voltage Vout2 is greater than a predetermined threshold value.
  • the detection unit 130 has a first signal generation unit 71 and a second signal generation unit 72.
  • the first signal generation unit 71 is configured to be capable of generating a signal (referred to as a signal Power_OK) indicating whether or not the voltage Vout2 is greater than a first threshold value.
  • the second signal generation unit 72 is configured to be capable of generating a signal (referred to as a signal Power_OVER) indicating whether or not the voltage Vout2 is greater than a second threshold value.
  • the second threshold value is, for example, a value greater than the first threshold value.
  • the first signal generating unit 71 has a transistor M11, a resistive element R11, and an inverter 81.
  • the transistor M11 is an n-type transistor (an NMOS transistor in FIG. 3).
  • the gate of the transistor M11 is electrically connected to the output unit 52 of the amplifier unit 50.
  • One of the source and drain of the transistor M11 is electrically connected to the resistive element R11 and the inverter 81.
  • the other of the source and drain of the transistor M11 is electrically connected to the reference potential line.
  • the gate of the transistor M11 receives the voltage Vout2 from the output unit 52 of the amplifier unit 50.
  • the first signal generating unit 71 can generate a signal Power_OK that indicates whether or not the voltage Vout2 is greater than a first threshold (the threshold voltage of the transistor M11 in FIG. 3). For example, when the voltage Vout2 is lower than the first threshold, the first signal generating unit 71 outputs a low-level signal Power_OK from the inverter 81. Furthermore, when the voltage Vout2 is higher than the first threshold, the first signal generating unit 71 outputs a high-level signal Power_OK from the inverter 81.
  • a first threshold the threshold voltage of the transistor M11 in FIG. 3
  • the second signal generating unit 72 has a transistor M12, a resistive element R12, and an inverter 82.
  • the transistor M12 is a p-type transistor (a PMOS transistor in FIG. 3).
  • the gate of the transistor M12 is electrically connected to the output unit 52 of the amplifier unit 50.
  • One of the source and drain of the transistor M12 is electrically connected to the resistive element R12 and the inverter 82.
  • the other of the source and drain of the transistor M12 is electrically connected to a power supply line to which a power supply voltage (e.g., power supply voltage VDDH) is applied.
  • the gate of the transistor M12 receives a voltage Vout2 from the output unit 52 of the amplifier unit 50.
  • the second signal generating unit 72 can generate a signal Power_OVER that indicates whether the voltage Vout2 is greater than a second threshold (in FIG. 3, this is the value obtained by subtracting the threshold voltage of the transistor M12 from the power supply voltage VDDH). For example, when the voltage Vout2 is lower than the second threshold, the second signal generating unit 72 outputs a low-level signal Power_OVER from the inverter 82. When the voltage Vout2 is higher than the second threshold, the second signal generating unit 72 outputs a high-level signal Power_OVER from the inverter 82.
  • a second threshold in FIG. 3, this is the value obtained by subtracting the threshold voltage of the transistor M12 from the power supply voltage VDDH.
  • FIGS. 6A to 6C are diagrams for explaining an example of the operation of the detection unit of the imaging device according to the embodiment.
  • FIG. 6A shows an example of the case where the voltage Vout2 is smaller than the first threshold, i.e., the voltage VRL has not reached the target voltage.
  • the voltage Vout2 input from the amplifier 50 to the first signal generator 71 and the second signal generator 72 is a voltage lower than the first threshold.
  • the transistor M11 of the first signal generator 71 is turned off, and the transistor M12 of the second signal generator 72 is turned on.
  • the first signal generator 71 outputs a low-level signal Power_OK
  • the second signal generator 72 outputs a low-level signal Power_OVER.
  • FIG. 6B shows an example where voltage Vout2 is a voltage value between the first and second thresholds, i.e., where voltage VRL is a voltage value within the target range.
  • the voltage value of voltage Vout2 input from amplifier 50 to first signal generator 71 and second signal generator 72 is a value between the first and second thresholds.
  • transistor M11 of first signal generator 71 is turned on, and transistor M12 of second signal generator 72 is also turned on.
  • First signal generator 71 outputs high-level signal Power_OK, and second signal generator 72 outputs low-level signal Power_OVER.
  • FIG. 6C shows an example where voltage Vout2 is greater than the second threshold, i.e., where voltage VRL is an excessively negative voltage outside the target range.
  • voltage Vout2 input from amplifier 50 to first signal generator 71 and second signal generator 72 is a voltage higher than the second threshold.
  • transistor M11 of first signal generator 71 is turned on, and transistor M12 of second signal generator 72 is turned off.
  • First signal generator 71 can output a high-level signal Power_OK
  • second signal generator 72 can output a high-level signal Power_OVER.
  • the determination unit 140 (see FIG. 3, etc.) is configured to be able to perform fault determination based on the signal output from the detection unit 130. By using the signal output from the detection unit 130 (e.g., the signal Power_OK, the signal Power_OVER), the determination unit 140 can determine whether the output voltage of the charge pump circuit 120 is within a target range and perform a fault determination for the charge pump circuit 120.
  • the signal output from the detection unit 130 e.g., the signal Power_OK, the signal Power_OVER
  • the determination unit 140 can determine whether the output voltage of the charge pump circuit 120 is within a target range and perform a fault determination for the charge pump circuit 120.
  • the detection unit 130 outputs the signals Power_OK and Power_OVER as signals indicating the state of the charge pump circuit 120.
  • the signals Power_OK and Power_OVER are signals indicating whether the voltage VRL is within the target range. Therefore, the determination unit 140 can estimate the presence or absence of a malfunction in the charge pump circuit 120 by using the signals Power_OK and Power_OVER.
  • FIG. 7 is a diagram for explaining an example of the configuration of the determination unit of the imaging device according to the embodiment.
  • FIGS. 8A to 8C are diagrams for explaining an example of the operation of the determination unit.
  • the determination unit 140 is configured using a plurality of logic circuits, such as flip-flops and AND circuits. In the example shown in FIG. 7, the determination unit 140 is configured to include inverters 91, 92a, and 92b, AND circuits 93a and 93b, buffers 94a and 94b, and flip-flops 95a and 95b.
  • the signal Power_OK is input to the flip-flop 95a from the first signal generating unit 71 via an AND circuit 93a and a buffer 94a.
  • the signal RESET which is a reset signal, is input to the flip-flop 95a via an inverter 92a.
  • the flip-flop 95a performs sampling in response to the signal Power_OK, and can output a signal XERR1 that indicates the result of the determination of whether or not there is a fault.
  • the flip-flop 95a outputs a high level signal XERR1 indicating "no fault.” Also, if the signal Power_OK never becomes high level within one frame period, the flip-flop 95a outputs a low level signal XERR1 indicating "fault.”
  • the signal Power_OVER is input to the flip-flop 95b from the second signal generating unit 72 via the inverter 91, the AND circuit 93b, and the buffer 94b.
  • the signal RESET is also input to the flip-flop 95b via the inverter 92b.
  • the flip-flop 95b performs sampling in response to the signal Power_OVER, and can output the signal XERR2 indicating the result of the determination of whether or not there is a fault.
  • the flip-flop 95b outputs a high-level signal XERR2 indicating "no fault.” Also, if the signal Power_OK never becomes low level within one frame period, the flip-flop 95b outputs a low-level signal XERR2 indicating "fault.”
  • the voltage VRL is within the target range.
  • the signal Power_OK is at high level and the signal Power_OVER is at low level.
  • the determination unit 140 outputs a high level signal XERR1 and a high level signal XERR2 indicating "no fault.”
  • the determination unit 140 outputs a low-level signal XERR1 indicating that a fault exists.
  • the voltage VRL is at a low voltage outside the target range, and the signal Power_OVER is at a high level.
  • the determination unit 140 outputs a low-level signal XERR2 indicating that a fault exists.
  • the fault judgment circuit (fault judgment circuit 200) includes an amplifier section (amplifier section 50) and a switch section (switch section 60) having an output section capable of outputting a first voltage (voltage Vout2), and is equipped with a charge pump circuit (charge pump circuit 120) capable of generating a second voltage (e.g., voltage VRL) based on the first voltage, a detection section (detection section 130) electrically connected to the output section of the amplifier section and capable of outputting a first signal (e.g., signal Power_OK) corresponding to the first voltage output from the output section, and a judgment section (judgment section 140) capable of performing fault judgment based on the first signal.
  • a charge pump circuit charge pump circuit 120
  • detection section detection section
  • judgment section 140 capable of performing fault judgment based on the first signal.
  • the detection unit 130 generates signals (signal Power_OK, signal Power_OVER) used for fault determination using voltage Vout2, which is the output voltage of the amplification unit 50. Therefore, compared to the case where fault determination is performed by measuring the output voltage of the charge pump circuit, it is possible to reduce the number of elements, particularly in the analog circuit, and to reduce the circuit area of the detection unit 130, the determination unit 140, etc. It is possible to realize a fault determination circuit that can suppress an increase in circuit size.
  • the imaging device 1 performs failure determination using the signals Power_OK and Power_OVER, which are at a low level or a high level. Because a digital determination method is used, it is possible to design the determination unit 140 relatively easily using RTL design.
  • Fig. 9 is a diagram showing a configuration example of the detection unit of an imaging device according to a first modified example of the present disclosure.
  • the first signal generation unit 71 and the second signal generation unit 72 of the detection unit 130 may have an input unit 75a and an input unit 75b connected to different power lines, respectively.
  • the input section 75a (input circuit) of the first signal generating section 71 is connected to a reference potential line to which a voltage VSSH is applied and to a power supply line to which a power supply voltage VDD1 is applied.
  • the input section 75b (input circuit) of the second signal generating section 72 is connected to a reference potential line to which a power supply voltage VDD2 higher than the power supply voltage VDD1 is applied and to a power supply line to which a power supply voltage VDDH (>VDD2) is applied.
  • the first signal generating unit 71 includes, as an input unit 75a, inverters 83a and 83b connected to a reference potential line to which a voltage VSSH is applied and a power supply line to which a power supply voltage VDD1 is applied, and is configured to be able to output a signal indicating whether or not the voltage Vout2 is greater than a first threshold value.
  • the second signal generating unit 72 includes, as an input unit 75b, inverters 84a and 84b connected to a reference potential line to which a power supply voltage VDD2 is applied and a power supply line to which a power supply voltage VDDH is applied, and is configured to be able to output a signal indicating whether or not the voltage Vout2 is greater than a second threshold value.
  • Fig. 10 is a diagram showing a configuration example of a failure determination circuit of an imaging device according to Modification 2.
  • the reference voltage generating unit 30 may have a configuration as shown in Fig. 10.
  • the reference voltage generating unit 30 is configured to output a current corresponding to a reference current IREF supplied to a current source 35a by current sources 35b and 35c.
  • the reference voltage generating unit 30 can also be said to be a reference current generating unit configured to be able to generate a reference current.
  • the voltage VREF2 is generated using the output current of the current source 35b, and the voltage V2 is generated using the output current of the current source 35c.
  • the same effect as in the above-mentioned embodiment can be obtained.
  • the fault determination circuit including the detection unit 130 according to the present disclosure can be applied to various circuits and devices, as well as the charge pump circuit 120.
  • Figures 11A, 11B, and 12 are diagrams for explaining a configuration example of the fault determination circuit according to Modification 3.
  • the detection unit 130 may be connected to an amplifier circuit 160 (regulator circuit) and used to detect a fault in the amplifier circuit 160.
  • the detection unit 130 may be connected to the output unit 152 of the amplifier unit 150, and the signals Power_OK and Power_OVER used for fault detection may be generated using the voltage output from the output unit 152 of the amplifier unit 150. As shown in FIG. 11B, the signals Power_OK and Power_OVER used for fault detection may be generated using the voltage REGOUT that is the output voltage of the amplifier unit 150.
  • the detection unit 130 can be used to detect a fault in a filter circuit (low-pass filter, high-pass filter, etc.).
  • the detection unit 130 may be connected to a filter circuit 170, which is a low-pass filter connected to a power source, and used to detect a fault in the filter circuit 170.
  • the detection unit 130, judgment unit 140, fault judgment circuit 200, etc., according to the present disclosure can be applied to various circuits and devices.
  • the imaging device 1 and the like can be applied to any type of electronic device equipped with an imaging function, for example, a camera system such as a digital still camera or a video camera, or a mobile phone with an imaging function.
  • Fig. 13 shows a schematic configuration of an electronic device 1000.
  • the electronic device 1000 includes, for example, a lens group 1001, an imaging device 1, a DSP (Digital Signal Processor) circuit 1002, a frame memory 1003, a display unit 1004, a recording unit 1005, an operation unit 1006, and a power supply unit 1007, which are interconnected via a bus line 1008.
  • a lens group 1001 an imaging device 1
  • a DSP (Digital Signal Processor) circuit 1002 a frame memory 1003, a display unit 1004, a recording unit 1005, an operation unit 1006, and a power supply unit 1007, which are interconnected via a bus line 1008.
  • DSP Digital Signal Processor
  • the lens group 1001 captures incident light (image light) from a subject and forms an image on the imaging surface of the imaging device 1.
  • the imaging device 1 converts the amount of incident light formed on the imaging surface by the lens group 1001 into an electrical signal on a pixel-by-pixel basis and supplies the signal as a pixel signal to the DSP circuit 1002.
  • the DSP circuit 1002 is a signal processing circuit that processes the signal supplied from the imaging device 1.
  • the DSP circuit 1002 outputs image data obtained by processing the signal from the imaging device 1.
  • the frame memory 1003 temporarily holds the image data processed by the DSP circuit 1002 on a frame-by-frame basis.
  • the display unit 1004 is, for example, a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and records image data of moving images or still images captured by the imaging device 1 on a recording medium such as a semiconductor memory or a hard disk.
  • a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel
  • a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 1006 outputs operation signals for various functions of the electronic device 1000 in accordance with operations by the user.
  • the power supply unit 1007 appropriately supplies various types of power to the DSP circuit 1002, frame memory 1003, display unit 1004, recording unit 1005, and operation unit 1006 to these devices.
  • the technology according to the present disclosure (the present technology) can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility device, an airplane, a drone, a ship, or a robot.
  • FIG. 14 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • Also shown as functional components of the integrated control unit 12050 are a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 functions as a control device for a drive force generating device for generating the drive force of the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, and a braking device for generating a braking force for the vehicle.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, tail lamps, brake lamps, turn signals, and fog lamps.
  • radio waves or signals from various switches transmitted from a portable device that replaces a key can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts the input of these radio waves or signals and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside-vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image capturing unit 12031 is connected to the outside-vehicle information detection unit 12030.
  • the outside-vehicle information detection unit 12030 causes the image capturing unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside-vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, or characters on the road surface based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's degree of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate the control target values of the driving force generating device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output a control command to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including avoiding or mitigating vehicle collisions, following based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 can also control the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby performing cooperative control aimed at automatic driving, which allows the vehicle to travel autonomously without relying on the driver's operation.
  • the microcomputer 12051 can also output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the outside-vehicle information detection unit 12030. For example, the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside-vehicle information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching high beams to low beams.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 15 shows an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided at the front nose and the imaging unit 12105 provided at the top of the windshield inside the vehicle cabin mainly acquire images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided at the side mirrors mainly acquire images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided at the rear bumper or back door mainly acquires images of the rear of the vehicle 12100.
  • the images of the front acquired by the imaging units 12101 and 12105 are mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • FIG. 15 shows an example of the imaging ranges of the imaging units 12101 to 12104.
  • Imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of the imaging unit 12104 provided on the rear bumper or back door.
  • an overhead image of the vehicle 12100 viewed from above is obtained by superimposing the image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera consisting of multiple imaging elements, or an imaging element having pixels for detecting phase differences.
  • the microcomputer 12051 can obtain the distance to each solid object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104, and can extract as a preceding vehicle, in particular, the closest solid object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 classifies and extracts three-dimensional object data on three-dimensional objects, such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, based on the distance information obtained from the imaging units 12101 to 12104, and can use the data to automatically avoid obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by forcibly decelerating or steering the vehicle to avoid a collision via the drive system control unit 12010.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104. The recognition of such a pedestrian is performed, for example, by a procedure of extracting feature points in the captured image of the imaging units 12101 to 12104 as infrared cameras, and a procedure of performing pattern matching processing on a series of feature points that indicate the contour of an object to determine whether or not it is a pedestrian.
  • the audio/image output unit 12052 controls the display unit 12062 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 12052 may also control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology of the present disclosure can be applied to, for example, the imaging unit 12031.
  • the imaging device 1 etc. can be applied to the imaging unit 12031.
  • the technology according to the present disclosure (Application example to endoscopic surgery system)
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 16 is a diagram showing an example of the general configuration of an endoscopic surgery system to which the technology disclosed herein (the present technology) can be applied.
  • an operator (doctor) 11131 is shown using an endoscopic surgery system 11000 to perform surgery on a patient 11132 on a patient bed 11133.
  • the endoscopic surgery system 11000 is composed of an endoscope 11100, other surgical tools 11110 such as an insufflation tube 11111 and an energy treatment tool 11112, a support arm device 11120 that supports the endoscope 11100, and a cart 11200 on which various devices for endoscopic surgery are mounted.
  • the endoscope 11100 is composed of a lens barrel 11101, the tip of which is inserted into the body cavity of the patient 11132 at a predetermined length, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 is configured as a so-called rigid scope having a rigid lens barrel 11101, but the endoscope 11100 may also be configured as a so-called flexible scope having a flexible lens barrel.
  • the tip of the tube 11101 has an opening into which an objective lens is fitted.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the tube by a light guide extending inside the tube 11101, and is irradiated via the objective lens towards an object to be observed inside the body cavity of the patient 11132.
  • the endoscope 11100 may be a direct-viewing endoscope, an oblique-viewing endoscope, or a side-viewing endoscope.
  • An optical system and an image sensor are provided inside the camera head 11102, and the reflected light (observation light) from the object of observation is focused on the image sensor by the optical system.
  • the image sensor converts the observation light photoelectrically to generate an electrical signal corresponding to the observation light, i.e., an image signal corresponding to the observed image.
  • the image signal is sent to the camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the overall operation of the endoscope 11100 and the display device 11202. Furthermore, the CCU 11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal, such as development processing (demosaic processing), in order to display an image based on the image signal.
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 under the control of the CCU 11201, displays an image based on the image signal that has been subjected to image processing by the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (Light Emitting Diode) and supplies irradiation light to the endoscope 11100 when photographing the surgical site, etc.
  • a light source such as an LED (Light Emitting Diode) and supplies irradiation light to the endoscope 11100 when photographing the surgical site, etc.
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • a user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) of the endoscope 11100.
  • the treatment tool control device 11205 controls the operation of the energy treatment tool 11112 for cauterizing tissue, incising, sealing blood vessels, etc.
  • the insufflation device 11206 sends gas into the body cavity of the patient 11132 via the insufflation tube 11111 to inflate the body cavity in order to ensure a clear field of view for the endoscope 11100 and to ensure a working space for the surgeon.
  • the recorder 11207 is a device capable of recording various types of information related to the surgery.
  • the printer 11208 is a device capable of printing various types of information related to the surgery in various formats such as text, images, or graphs.
  • the light source device 11203 that supplies illumination light to the endoscope 11100 when photographing the surgical site can be composed of a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • the white light source is composed of a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high precision, so that the white balance of the captured image can be adjusted in the light source device 11203.
  • the light source device 11203 may be controlled to change the intensity of the light it outputs at predetermined time intervals.
  • the image sensor of the camera head 11102 may be controlled to acquire images in a time-division manner in synchronization with the timing of the change in the light intensity, and the images may be synthesized to generate an image with a high dynamic range that is free of so-called blackout and whiteout.
  • the light source device 11203 may be configured to supply light of a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependency of light absorption in body tissue, a narrow band of light is irradiated compared to the light irradiated during normal observation (i.e., white light), and a specific tissue such as blood vessels on the surface of the mucosa is photographed with high contrast, so-called narrow band imaging is performed.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating excitation light.
  • excitation light is irradiated to body tissue and fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and excitation light corresponding to the fluorescence wavelength of the reagent is irradiated to the body tissue to obtain a fluorescent image.
  • the light source device 11203 may be configured to supply narrow band light and/or excitation light corresponding to such special light observation.
  • FIG. 17 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU 11201 shown in FIG. 16.
  • the camera head 11102 has a lens unit 11401, an imaging unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are connected to each other via a transmission cable 11400 so that they can communicate with each other.
  • the lens unit 11401 is an optical system provided at the connection with the lens barrel 11101. Observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is composed of a combination of multiple lenses including a zoom lens and a focus lens.
  • the imaging unit 11402 is composed of an imaging element.
  • the imaging element constituting the imaging unit 11402 may be one (so-called single-plate type) or multiple (so-called multi-plate type).
  • each imaging element may generate an image signal corresponding to each of RGB, and a color image may be obtained by combining these.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for acquiring image signals for the right eye and the left eye corresponding to 3D (dimensional) display. By performing 3D display, the surgeon 11131 can more accurately grasp the depth of the biological tissue in the surgical site.
  • 3D dimensional
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101, immediately after the objective lens.
  • the driving unit 11403 is composed of an actuator, and moves the zoom lens and focus lens of the lens unit 11401 a predetermined distance along the optical axis under the control of the camera head control unit 11405. This allows the magnification and focus of the image captured by the imaging unit 11402 to be adjusted appropriately.
  • the communication unit 11404 is configured with a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 also receives control signals for controlling the operation of the camera head 11102 from the CCU 11201, and supplies them to the camera head control unit 11405.
  • the control signals include information on the imaging conditions, such as information specifying the frame rate of the captured image, information specifying the exposure value during imaging, and/or information specifying the magnification and focus of the captured image.
  • the above-mentioned frame rate, exposure value, magnification, focus, and other imaging conditions may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls the operation of the camera head 11102 based on a control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured with a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 also transmits to the camera head 11102 a control signal for controlling the operation of the camera head 11102.
  • the image signal and the control signal can be transmitted by electrical communication, optical communication, etc.
  • the image processing unit 11412 performs various image processing operations on the image signal, which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site, etc. by the endoscope 11100, and the display of the captured images obtained by imaging the surgical site, etc. For example, the control unit 11413 generates a control signal for controlling the driving of the camera head 11102.
  • the control unit 11413 also causes the display device 11202 to display the captured image showing the surgical site, etc., based on the image signal that has been image-processed by the image processing unit 11412. At this time, the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 can recognize surgical tools such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc., by detecting the shape and color of the edges of objects included in the captured image. When the control unit 11413 causes the display device 11202 to display the captured image, it may use the recognition result to superimpose various types of surgical support information on the image of the surgical site. By superimposing the surgical support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can proceed with the surgery reliably.
  • various image recognition techniques such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc.
  • the transmission cable 11400 that connects the camera head 11102 and the CCU 11201 is an electrical signal cable that supports electrical signal communication, an optical fiber that supports optical communication, or a composite cable of these.
  • communication is performed wired using a transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may also be performed wirelessly.
  • the technology disclosed herein can be suitably applied to, for example, the imaging unit 11402 provided in the camera head 11102 of the endoscope 11100.
  • the technology disclosed herein can be provided to the imaging unit 11402.
  • the fault determination circuit of one embodiment of the present disclosure includes an amplifier section and a switch section having an output section capable of outputting a first voltage, a charge pump circuit capable of generating a second voltage based on the first voltage, a detector section electrically connected to the output section of the amplifier section and capable of outputting a first signal corresponding to the first voltage output from the output section, and a determination section capable of performing fault determination based on the first signal.
  • the imaging device of one embodiment of the present disclosure includes a photoelectric conversion unit that converts light into electric charges, a readout circuit capable of outputting a signal based on the electric charge converted by the photoelectric conversion unit, a control unit (e.g., pixel control unit 111) capable of controlling the readout circuit, an amplifier unit having an output unit capable of outputting a first voltage, and a switch unit, a charge pump circuit capable of generating a second voltage to be supplied to the control unit based on the first voltage, and a detection unit electrically connected to the output unit of the amplifier unit and capable of outputting a first signal corresponding to the first voltage output from the output unit.
  • a control unit e.g., pixel control unit 111
  • a voltage detection circuit includes a charge pump circuit including an amplifier having an output section capable of outputting a first voltage, and a switch section, and a detection section electrically connected to the output section of the amplifier section and capable of outputting a first signal corresponding to the first voltage output from the output section.
  • a charge pump circuit including an amplifier section having an output section capable of outputting a first voltage and a switch section, the charge pump circuit being capable of generating a second voltage based on the first voltage; a detection unit electrically connected to the output unit of the amplifier unit and capable of outputting a first signal corresponding to the first voltage output from the output unit; a determination unit capable of performing a failure determination based on the first signal.
  • the switch section includes a first switch capable of electrically connecting the output section and a first capacitive element;
  • the fault determination circuit according to (1) wherein the detection unit is electrically connected to the output unit and the first switch.
  • (3) The fault determination circuit according to (1) or (2), wherein the amplifier unit has a first input unit to which an input voltage based on the second voltage is input, and a second input unit to which a reference voltage is input, and is capable of outputting the first voltage based on the input voltage and the reference voltage from the output unit.
  • the detection unit is capable of outputting the first signal indicating that the first voltage is greater than a first threshold value.
  • the detection unit includes a first signal generation unit, The fault determination circuit according to any one of (1) to (4), wherein the first signal generating unit includes a first transistor to which the first voltage is input and a first resistive element electrically connected to a source or a drain of the first transistor, and is capable of outputting the first signal.
  • the fault determination circuit according to any one of (1) to (5), wherein the detection unit is capable of outputting the first signal indicating that the first voltage is greater than a first threshold value and the second signal indicating that the first voltage is greater than a second threshold value.
  • the detection unit includes a first signal generation unit and a second signal generation unit
  • the first signal generating unit includes a first transistor to which the first voltage is input and a first resistive element electrically connected to a source or a drain of the first transistor, and is capable of outputting the first signal
  • the first transistor is an n-type transistor
  • the fault determination circuit according to (8), wherein the second transistor is a p-type transistor.
  • the detection unit includes a first signal generation unit, The fault determination circuit according to any one of (1) to (9), wherein the first signal generating unit includes a first inverter electrically connected to a first power supply line and is capable of outputting the first signal indicating that the first voltage is greater than a first threshold value.
  • the detection unit includes a second signal generation unit, The fault determination circuit according to (10), wherein the second signal generating unit includes a second inverter electrically connected to a second power supply line and is capable of outputting a second signal indicating that the first voltage is greater than a second threshold value.
  • the switch unit is a first switch provided between the output section and a first electrode of a first capacitance element; a second switch provided between a first electrode of the first capacitance element and a power supply line; a third switch provided between the second electrode of the first capacitance element and a second capacitance element; and a fourth switch provided between the second electrode of the first capacitance element and a reference potential line.
  • the fault determination circuit described in (12) wherein the amplifier unit has a first input unit to which an input voltage based on the second voltage held in the second capacitive element is input, and a second input unit to which a reference voltage is input, and is capable of outputting the first voltage based on the input voltage and the reference voltage from the output unit.
  • the failure determination circuit according to any one of (1) to (13), wherein the amplifier is capable of outputting the first voltage according to a difference between an input voltage based on the second voltage and a reference voltage.
  • the charge pump circuit is capable of outputting the second voltage which is increased or decreased based on the first voltage.
  • a photoelectric conversion unit that converts light into electricity; a readout circuit capable of outputting a signal based on the charge converted by the photoelectric conversion unit; A control unit capable of controlling the readout circuit; a charge pump circuit including an amplifier having an output section capable of outputting a first voltage and a switch section, the charge pump circuit being capable of generating a second voltage to be supplied to the control section based on the first voltage; a detection unit electrically connected to the output unit of the amplification unit and capable of outputting a first signal corresponding to the first voltage output from the output unit.
  • the imaging device according to (16) further comprising a determination unit capable of performing a failure determination based on the first signal.
  • a charge pump circuit including an amplifier section having an output section capable of outputting a first voltage and a switch section; a detection unit electrically connected to the output unit of the amplifier unit and capable of outputting a first signal corresponding to the first voltage output from the output unit.
  • the detection unit includes a first signal generation unit and a second signal generation unit
  • the first signal generating unit includes a first transistor to which the first voltage is input and a first resistive element electrically connected to a source or a drain of the first transistor, and is capable of outputting the first signal
  • the voltage detection circuit according to (18) or (19), wherein the second signal generation unit includes a second transistor to which the first voltage is input and a second resistive element electrically connected to a source or a drain of the second transistor, and is capable of outputting the second signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示の一実施形態の故障判定回路は、第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含み、前記第１電圧に基づく第２電圧を生成可能なチャージポンプ回路と、前記増幅部の前記出力部と電気的に接続され、前記出力部から出力される前記第１電圧に応じた第１信号を出力可能な検出部と、前記第１信号に基づいて故障判定を実行可能な判定部とを備える。

Description

故障判定回路、撮像装置、及び、電圧検出回路
　本開示は、故障判定回路、撮像装置、及び、電圧検出回路に関する。
　入力電圧を昇圧した昇圧電圧が異常であるか否かを判定する回路が提案されている。
特開２０１９－４６８１号公報
　故障判定に用いる回路では、回路規模を抑えることが望ましい。
　回路規模の増大を抑制可能な故障判定回路を提供することが望まれる。
　本開示の一実施形態の故障判定回路は、第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含み、第１電圧に基づく第２電圧を生成可能なチャージポンプ回路と、増幅部の出力部と電気的に接続され、出力部から出力される第１電圧に応じた第１信号を出力可能な検出部と、第１信号に基づいて故障判定を実行可能な判定部とを備える。
　本開示の一実施形態の撮像装置は、光を光電変換する光電変換部と、光電変換部で変換された電荷に基づく信号を出力可能な読み出し回路と、読み出し回路を制御可能な制御部と、第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含み、第１電圧に基づいて、制御部に供給する第２電圧を生成可能なチャージポンプ回路と、増幅部の出力部と電気的に接続され、出力部から出力される第１電圧に応じた第１信号を出力可能な検出部とを備える。
　本開示の一実施形態の電圧検出回路は、第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含むチャージポンプ回路と、増幅部の出力部と電気的に接続され、出力部から出力される第１電圧に応じた第１信号を出力可能な検出部とを備える。
図１は、本開示の実施の形態に係る撮像装置の概略構成の一例を示すブロック図である。 図２は、本開示の実施の形態に係る撮像装置の画素の構成例を示す図である。 図３は、本開示の実施の形態に係る撮像装置の故障判定回路の構成例を示す図である。 図４は、本開示の実施の形態に係る撮像装置のチャージポンプ回路の動作例を示すタイミングチャートである。 図５Ａは、本開示の実施の形態に係る撮像装置のチャージポンプ回路の動作例を説明するための図である。 図５Ｂは、本開示の実施の形態に係る撮像装置のチャージポンプ回路の動作例を説明するための図である。 図５Ｃは、本開示の実施の形態に係る撮像装置のチャージポンプ回路の動作例を説明するための図である。 図６Ａは、本開示の実施の形態に係る撮像装置の検出部の動作例を説明するための図である。 図６Ｂは、本開示の実施の形態に係る撮像装置の検出部の動作例を説明するための図である。 図６Ｃは、本開示の実施の形態に係る撮像装置の検出部の動作例を説明するための図である。 図７は、本開示の実施の形態に係る撮像装置の判定部の構成例を説明するための図である。 図８Ａは、本開示の実施の形態に係る撮像装置の判定部の動作例を説明するための図である。 図８Ｂは、本開示の実施の形態に係る撮像装置の判定部の動作例を説明するための図である。 図８Ｃは、本開示の実施の形態に係る撮像装置の判定部の動作例を説明するための図である。 図９は、本開示の変形例１に係る撮像装置の検出部の構成例を示す図である。 図１０は、本開示の変形例２に係る撮像装置の故障判定回路の構成例を示す図である。 図１１Ａは、本開示の変形例３に係る故障判定回路の構成例を示す図である。 図１１Ｂは、本開示の変形例３に係る故障判定回路の別の構成例を示す図である。 図１２は、本開示の変形例３に係る故障判定回路の別の構成例を示す図である。 図１３は、撮像装置を有する電子機器の構成例を表すブロック図である。 図１４は、車両制御システムの概略的な構成の一例を示すブロック図である。 図１５は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 図１６は、内視鏡手術システムの概略的な構成の一例を示す図である。 図１７は、カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．実施の形態
　２．変形例
　３．適用例
　４．応用例
＜１．実施の形態＞
　図１は、本開示の実施の形態に係る撮像装置の概略構成の一例を示すブロック図である。撮像装置１は、光電変換部を有する複数の画素Ｐを有し、入射した光を光電変換して信号を生成するように構成される。撮像装置１は、光学レンズを含む光学系（不図示）を透過した光を受光して信号を生成し得る。
　撮像装置１の各画素Ｐの光電変換部は、例えばフォトダイオードであり、光を光電変換可能に構成される。撮像装置１は、複数の画素Ｐが行列状に２次元配置された領域（画素部１００）を、撮像エリアとして有している。画素部１００は、複数の画素Ｐが配置される画素アレイであり、受光領域ともいえる。
　撮像装置１は、光学レンズを含む光学系を介して、被写体からの入射光（像光）を取り込む。撮像装置１は、光学レンズにより形成される被写体の像を撮像する。撮像装置１は、受光した光を光電変換して画素信号を生成し得る。撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。撮像装置１は、デジタルスチルカメラ、ビデオカメラ、携帯電話等の電子機器に利用可能である。
［撮像装置の概略構成］
　撮像装置１は、図１に示す例のように、画素部１００（画素アレイ）の周辺領域に、例えば、画素制御部１１１、信号処理部１１２、制御部１１３、処理部１１４等を有する。また、撮像装置１には、複数の制御線Ｌ１と、複数の信号線Ｌ２とが設けられる。
　制御線Ｌ１は、画素Ｐを制御する信号を伝えることが可能な信号線であり、画素制御部１１１と画素部１００の画素Ｐとに接続される。図１に示す例では、画素部１００には、水平方向（行方向）に並ぶ複数の画素Ｐにより構成される画素行ごとに、複数の制御線Ｌ１が配線される。制御線Ｌ１は、画素Ｐからの信号読み出しのための制御信号を伝送するように構成される。
　撮像装置１の画素行ごとの複数の制御線Ｌ１には、転送トランジスタを制御する信号を伝送する配線、選択トランジスタを制御する信号を伝送する配線、リセットトランジスタを制御する信号を伝送する配線等が含まれる。制御線Ｌ１は、画素Ｐを駆動する信号を伝送する駆動線ともいえる。
　信号線Ｌ２は、画素Ｐからの信号を伝えることが可能な信号線であり、画素部１００の画素Ｐと信号処理部１１２とに接続される。画素部１００では、垂直方向（列方向）に並ぶ複数の画素Ｐにより構成される画素列ごとに、信号線Ｌ２が配線される。信号線Ｌ２は、垂直信号線であり、画素Ｐから出力される信号を伝送するように構成される。
　画素制御部１１１は、画素部１００の各画素Ｐを制御可能に構成される。画素制御部１１１は、バッファ、シフトレジスタ、アドレスデコーダ等によって構成される。画素制御部１１１は、画素Ｐを駆動するための信号を生成し、制御線Ｌ１を介して画素部１００の各画素Ｐへ出力する。画素制御部１１１は、制御部１１３により制御され、画素部１００の画素Ｐの制御を行う。
　画素制御部１１１は、複数のバッファ回路を用いて構成される信号出力部１０１を有する。信号出力部１０１には、伝送する信号の数に対応して、複数のバッファ１０２が設けられる。図１に示す例のように、制御線Ｌ１に対応してバッファ１０２（出力部）が設けられる。バッファ１０２（出力部）は、画素Ｐを駆動する信号を伝送する。複数のバッファ１０２には、画素Ｐの転送トランジスタを制御する信号を出力可能なバッファ、リセットトランジスタを制御する信号を出力可能なバッファ、選択トランジスタを制御する信号を出力可能なバッファ等が含まれる。
　画素制御部１１１は、例えば、画素Ｐの転送トランジスタを制御する信号、及びリセットトランジスタを制御する信号等の画素Ｐを制御するための信号を生成し、信号出力部１０１及び制御線Ｌ１によって各画素Ｐに供給する。画素制御部１１１は、各画素Ｐから画素信号を読み出す制御を行い得る。画素制御部１１１は、各画素Ｐを駆動可能に構成された画素駆動部（又は垂直駆動部）ともいえる。なお、画素制御部１１１と制御部１１３とを併せて、画素制御部ということもできる。
　また、撮像装置１は、チャージポンプ回路１２０、及び、検出部１３０を有する。チャージポンプ回路１２０は、制御部１１３により制御され、画素制御部１１１の信号出力部１０１等に所定の電圧（電位）を供給可能に構成される。検出部１３０は、故障判定に用いる信号を生成可能に構成される。検出部１３０は、チャージポンプ回路１２０と電気的に接続され、チャージポンプ回路１２０の状態に関する信号を出力し得る。撮像装置１は、後述するが、チャージポンプ回路１２０と検出部１３０とを含む故障判定回路を有する。
　チャージポンプ回路１２０は、電圧生成部（降圧回路、昇圧回路など）であり、入力される電圧を降圧または昇圧した電圧を生成するように構成される。チャージポンプ回路１２０（電圧生成部）は、信号出力部１０１と電気的に接続され、降圧または昇圧した電圧を信号出力部１０１に供給し得る。チャージポンプ回路１２０は、電圧及び電流を供給可能な電源回路ともいえる。
　チャージポンプ回路１２０は、例えば、入力電圧に基づいて降圧した電圧を信号出力部１０１に出力可能に構成される。チャージポンプ回路１２０は、降圧動作によって負電圧である電圧ＶＲＬを生成し、電圧ＶＲＬを信号出力部１０１に供給し得る。信号出力部１０１には、例えば、チャージポンプ回路１２０から、負電源電圧として電圧ＶＲＬが供給される。
　信号出力部１０１のバッファ１０２は、一例として、ハイレベル（例えば電源電圧ＶＤＤ）又はローレベル（例えば接地電圧、又はチャージポンプ回路１２０から供給される電圧ＶＲＬ）となる制御信号を、各画素Ｐに出力可能に構成される。信号出力部１０１のバッファ１０２は、例えば、制御線Ｌ１を介して、電圧ＶＲＬのレベルの制御信号を各画素Ｐのトランジスタ（転送トランジスタ、リセットトランジスタ等）に供給し、そのトランジスタをオフ状態（非導通状態）とし得る。
　なお、画素制御部１１１は、チャージポンプ回路１２０を含んで構成されてもよい。また、画素制御部１１１又は制御部１１３は、検出部１３０を含んで構成されてもよい。チャージポンプ回路１２０と検出部１３０とは、一体的に構成されていてもよい。
　信号処理部１１２は、入力される画素の信号の信号処理を実行可能に構成される。信号処理部１１２は、例えば、負荷回路部、ＡＤ(Analog Digital)変換部、水平選択スイッチ等を有する。なお、信号処理部１１２は、信号線Ｌ２を介して画素Ｐから読み出される信号を増幅するように構成された増幅回路部を有していてもよい。
　画素制御部１１１によって選択走査された各画素Ｐから出力される信号は、信号線Ｌ２を介して信号処理部１１２に入力される。信号処理部１１２は、例えば、画素Ｐの信号のＡＤ変換、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)等の信号処理を行い得る。信号線Ｌ２の各々を通して伝送される各画素Ｐの信号は、信号処理部１１２により信号処理が施され、処理部１１４に出力される。
　処理部１１４は、入力される信号に対して信号処理を実行可能に構成される。処理部１１４は、例えば、画素信号に対して各種の信号処理を施す回路により構成される。処理部１１４は、プロセッサ及びメモリを含んでいてもよい。処理部１１４は、信号処理部１１２から入力される画素の信号に対して信号処理を行い、処理後の画素の信号を出力する。処理部１１４は、例えば、ノイズ低減処理、階調補正処理等の各種の信号処理を行い得る。
　制御部１１３は、撮像装置１の各部を制御可能に構成される。制御部１１３は、外部から与えられるクロック、動作モードを指令するデータ等を受け取り、また、撮像装置１の内部情報等のデータを出力し得る。制御部１１３は、各種のタイミング信号を生成可能に構成されたタイミングジェネレータを有する。制御部１１３は、タイミングジェネレータで生成された各種のタイミング信号（パルス信号、クロック信号等）に基づき、画素制御部１１１及び信号処理部１１２等の駆動制御を行う。なお、制御部１１３及び処理部１１４は、一体的に構成されていてもよい。
　なお、画素制御部１１１、信号処理部１１２、制御部１１３、処理部１１４、チャージポンプ回路１２０、検出部１３０等は、１つの半導体基板に設けられていてもよいし、複数の半導体基板に分けて設けられていてもよい。撮像装置１は、複数の基板を積層して構成された構造（積層構造）を有していてもよい。
［画素の構成］
　図２は、実施の形態に係る撮像装置の画素の構成例を示す図である。画素Ｐは、光電変換部１２と、読み出し回路２０とを有する。読み出し回路２０は、光電変換された電荷に基づく信号を出力可能に構成される。読み出し回路２０は、一例として、転送トランジスタ１３と、ＦＤ（フローティングディフュージョン）１４と、増幅トランジスタ１５と、選択トランジスタ１６と、リセットトランジスタ１７とを有する。
　転送トランジスタ１３、増幅トランジスタ１５、選択トランジスタ１６、及びリセットトランジスタ１７は、それぞれ、ゲート、ソース、ドレインの端子を有するＭＯＳトランジスタ（ＭＯＳＦＥＴ）である。図２に示す例では、転送トランジスタ１３、増幅トランジスタ１５、選択トランジスタ１６、及びリセットトランジスタ１７は、それぞれＮＭＯＳトランジスタにより構成される。なお、画素Ｐのトランジスタは、ＰＭＯＳトランジスタにより構成されてもよい。
　光電変換部１２は、光電変換により電荷を生成可能に構成される。図２に示す例では、光電変換部１２は、フォトダイオード（ＰＤ）であり、入射する光を電荷に変換する。光電変換部１２は、光電変換を行って受光量に応じた電荷を生成する。
　転送トランジスタ１３は、光電変換部１２で光電変換された電荷をＦＤ１４に転送可能に構成される。図２に示すように、転送トランジスタ１３は、信号ＴＲＧにより制御され、光電変換部１２とＦＤ１４とを電気的に接続または切断する。転送トランジスタ１３は、光電変換部１２で光電変換されて蓄積された電荷をＦＤ１４に転送し得る。
　ＦＤ１４は、蓄積部であり、転送された電荷を蓄積可能に構成される。ＦＤ１４は、光電変換部１２で光電変換された電荷を蓄積し得る。ＦＤ１４は、転送された電荷を保持可能な保持部ともいえる。ＦＤ１４は、転送された電荷を蓄積し、ＦＤ１４の容量に応じた電圧に変換する。
　増幅トランジスタ１５は、ＦＤ１４に蓄積された電荷に基づく信号を生成して出力するように構成される。図２に示すように、増幅トランジスタ１５のゲートは、ＦＤ１４と電気的に接続され、ＦＤ１４で変換された電圧が入力される。増幅トランジスタ１５のドレインは、電源電圧ＶＤＤが供給される電源線に接続され、増幅トランジスタ１５のソースは、選択トランジスタ１６を介して信号線Ｌ２に接続される。増幅トランジスタ１５は、ＦＤ１４に蓄積された電荷に基づく信号、即ちＦＤ１４の電圧に基づく信号を生成し、信号線Ｌ２へ出力し得る。
　選択トランジスタ１６は、画素の信号の出力を制御可能に構成される。選択トランジスタ１６は、信号ＳＥＬにより制御され、増幅トランジスタ１５からの信号を信号線Ｌ２に出力可能に構成される。選択トランジスタ１６は、画素の信号の出力タイミングを制御し得る。なお、選択トランジスタ１６は、電源電圧ＶＤＤが与えられる電源線と増幅トランジスタ１５との間に設けられてもよい。また、必要に応じて、選択トランジスタ１６を省略してもよい。
　リセットトランジスタ１７は、ＦＤ１４の電圧をリセット可能に構成される。図２に示す例では、リセットトランジスタ１７は、電源電圧ＶＤＤが与えられる電源線と電気的に接続され、画素Ｐの電荷のリセットを行うように構成される。リセットトランジスタ１７は、信号ＲＳＴにより制御され、ＦＤ１４に蓄積された電荷をリセットし、ＦＤ１４の電圧をリセットし得る。なお、リセットトランジスタ１７は、転送トランジスタ１３を介して、光電変換部１２に蓄積された電荷を排出し得る。
　画素制御部１１１（図１参照）は、上述した信号出力部１０１及び制御線Ｌ１等によって、各画素Ｐの転送トランジスタ１３、選択トランジスタ１６、リセットトランジスタ１７等のゲートに制御信号を供給し、トランジスタをオン状態（導通状態）又はオフ状態（非導通状態）とする。撮像装置１の複数の制御線Ｌ１には、転送トランジスタ１３を制御する信号ＴＲＧを伝送する配線、選択トランジスタ１６を制御する信号ＳＥＬを伝送する配線、リセットトランジスタ１７を制御する信号ＲＳＴを伝送する配線等が含まれる。
　転送トランジスタ１３、選択トランジスタ１６、リセットトランジスタ１７等は、画素制御部１１１によってオンオフ制御される。画素制御部１１１は、各画素Ｐの読み出し回路２０を制御することによって、各画素Ｐから画素信号を信号線Ｌ２に出力させる。画素制御部１１１は、各画素Ｐの画素信号を信号線Ｌ２へ読み出す制御を行い得る。
　図３は、実施の形態に係る撮像装置の故障判定回路の構成例を示す図である。故障判定回路２００は、チャージポンプ回路１２０と、検出部１３０と、判定部１４０とを有する。また、故障判定回路２００は、基準電圧生成部３０を含んで構成されてもよい。基準電圧生成部３０は、基準電圧及び基準電流を生成可能に構成される。基準電圧生成部３０は、図３に示すように、増幅部４０と、電流源３５と、抵抗素子Ｒ１～抵抗素子Ｒ３とを有する。
　基準電圧生成部３０は、図３に示すように、電流源３５と抵抗素子Ｒ１の一端（一方の端子）とが接続されるノードＮ１と、抵抗素子Ｒ１の他端（他方の端子）と抵抗素子Ｒ２の一端とが接続されるノードＮ２とを有する。また、基準電圧生成部３０は、抵抗素子Ｒ２の他端と抵抗素子Ｒ３の一端とが接続されるノードＮ３を有する。抵抗素子Ｒ３の他端は、基準電位線に接続される。図３に示す例では、基準電位線は、接地線（グランド線）である。
　増幅部４０は、例えば、入力部４１ａと入力部４１ｂと出力部４２を有し、信号を増幅可能なアンプ回路を用いて構成される。図３に示す例では、増幅部４０の入力部４１ａは、第１入力端子であり、ノードＮ２に接続される。入力部４１ａには、抵抗素子Ｒ２，Ｒ３を流れる電流に応じた電圧Ｖ１が入力される。増幅部４０の入力部４１ｂは、第２入力端子である。増幅部４０の入力部４１ｂには、基準電圧ＲＥＦが入力される。
　なお、図３に示す例では、入力部４１ａは正入力端子であり、入力部４１ｂは負入力端子である。増幅部４０の出力部４２は、出力端子であり、電流源３５と電気的に接続される。増幅部４０は、入力部４１ａに入力される電圧Ｖ１と、入力部４１ｂに入力される基準電圧ＲＥＦとに基づく電圧を、出力部４２から電流源３５へ出力し得る。
　電流源３５は、増幅部４０の出力部４２の出力電圧である電圧Ｖｏｕｔ１に基づいて電流を供給するように構成される。電流源３５は、電圧Ｖｏｕｔ１に応じた電流を生成し、抵抗素子Ｒ１～抵抗素子Ｒ３へ供給する。図３に示す例では、電流源３５は、トランジスタＭ１により構成される。トランジスタＭ１は、例えばＰＭＯＳトランジスタである。
　トランジスタＭ１のソース及びドレインの一方は、抵抗素子Ｒ１に電気的に接続される。トランジスタＭ１のソース及びドレインの他方は、電源電圧ＶＤＤＨが与えられる電源線に接続される。トランジスタＭ１のゲートは、増幅部４０の出力部４２と電気的に接続される。トランジスタＭ１は、電圧Ｖｏｕｔ１に基づく電流を生成し、生成した電流を抵抗素子Ｒ１～抵抗素子Ｒ３等へ出力可能である。
　基準電圧生成部３０では、増幅部４０の入力部４１ａに入力されるノードＮ２の電圧Ｖ１が入力部４１ｂに入力される基準電圧ＲＥＦと同電圧となるように、電流源３５の電流が調整される。ノードＮ１，Ｎ３には、それぞれ、電流源３５により供給される電流に基づく電圧ＶＲＥＦ１、電圧ＶＲＥＦ２が生じる。ノードＮ１の電圧ＶＲＥＦ１、ノードＮ３の電圧ＶＲＥＦ２は、それぞれ、基準電圧ＲＥＦの電圧値、抵抗素子Ｒ１～Ｒ３の抵抗値に応じた大きさの電圧となる。このように、基準電圧生成部３０は、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２を生成し、チャージポンプ回路１２０に供給し得る。
　チャージポンプ回路１２０は、増幅部５０と、スイッチ部６０と、抵抗素子Ｒ４，Ｒ５と、タイミング制御部６５とを有する。チャージポンプ回路１２０は、増幅部５０の出力電圧である電圧Ｖｏｕｔ２に基づいて昇圧又は降圧した電圧を出力可能に構成される。図３に示す例では、チャージポンプ回路１２０は、降圧動作によって、負電圧である電圧ＶＲＬを生成するように構成される。
　増幅部５０は、例えば、入力部５１ａと入力部５１ｂと出力部５２を有し、信号を増幅可能なアンプ回路を用いて構成される。図３に示す例では、増幅部５０の入力部５１ａは、第１入力端子であり、ノードＮ３に接続される。入力部５１ａには、抵抗素子Ｒ３を流れる電流に応じた電圧ＶＲＥＦ２が入力される。
　増幅部５０の入力部５１ｂは、第２入力端子であり、抵抗素子Ｒ４と抵抗素子Ｒ５とを接続するノードＮ４に接続される。増幅部５０の入力部５１ｂには、チャージポンプ回路１２０の出力電圧である電圧ＶＲＬに基づく電圧Ｖ２が入力（フィードバック）される。電圧Ｖ２は、電圧ＶＲＬと電圧ＶＲＥＦ１との差と、抵抗素子Ｒ４，Ｒ５の抵抗値とに応じた大きさの電圧となる。
　図３に示す例では、入力部５１ａは正入力端子であり、入力部５１ｂは負入力端子である。増幅部５０の出力部５２は、出力端子であり、スイッチ部６０と電気的に接続される。増幅部５０は、入力部５１ａに入力される電圧ＶＲＥＦ２と、入力部５１ｂに入力される電圧Ｖ２とに基づく電圧Ｖｏｕｔ２を生成する。
　増幅部５０は、電圧ＶＲＥＦ２と電圧Ｖ２との差に応じた出力電圧である電圧Ｖｏｕｔ２を、出力部５２からスイッチ部６０へ出力し得る。増幅部５０は、比較部であり、電圧ＶＲＥＦ２と電圧Ｖ２とを比較し、比較結果である出力信号を出力するともいえる。
　スイッチ部６０は、複数のスイッチ及び容量素子を用いて構成される。図３に示す例では、スイッチ部６０は、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３、スイッチＳＷ４、及び容量素子Ｃ１を有する。また、スイッチ部６０は、スイッチＳＷ１とスイッチＳＷ２と容量素子Ｃ１の一方の電極（端子）とが接続されるノードＮ１１と、スイッチＳＷ３とスイッチＳＷ４と容量素子Ｃ１の他方の電極とが接続されるノードＮ１２とを有する。
　スイッチＳＷ１は、増幅部５０の出力部５２と容量素子Ｃ１との間に設けられ、出力部５２と容量素子Ｃ１とを電気的に接続可能に構成される。スイッチＳＷ２は、容量素子Ｃ１と電源電圧ＶＤＤＨが供給される電源線との間に設けられ、容量素子Ｃ１と電源線とを電気的に接続可能に構成される。
　スイッチＳＷ３は、容量素子Ｃ１と外部の容量素子である容量素子Ｃ２との間に設けられ、容量素子Ｃ１と容量素子Ｃ２とを電気的に接続可能に構成される。スイッチＳＷ４は、容量素子Ｃ１と基準電位線との間に設けられ、容量素子Ｃ１と基準電位線とを電気的に接続可能に構成される。
　スイッチ部６０の各スイッチ（スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４）は、それぞれ、トランジスタを用いて構成される。例えば、スイッチＳＷ１，ＳＷ３は、それぞれ、ＮＭＯＳトランジスタにより構成される。スイッチＳＷ２，ＳＷ４は、それぞれ、ＰＭＯＳトランジスタにより構成される。
　容量素子Ｃ１は、所定の容量値を有し、電圧を保持するように構成される。容量素子Ｃ１の一方の電極は、ノードＮ１１に接続され、容量素子Ｃ１の他方の電極は、ノードＮ１２に接続される。容量素子Ｃ１は、例えば、ＭＯＳ容量、ＭＩＭ（Metal-Insulator-Metal）容量等により構成される。なお、容量素子Ｃ１を、容量素子Ｃ２と同様に、外付けの容量素子として、撮像装置１の外部に設けてもよい。
　容量素子Ｃ２は、所定の容量値を有し、電圧を保持するように構成される。容量素子Ｃ２の一方の電極（端子）は、スイッチＳＷ３に接続され、容量素子Ｃ２の他方の電極は、基準電位線に接続される。容量素子Ｃ２は、外部容量素子であり、チャージポンプ回路１２０により生成される電圧ＶＲＬを保持し得る。なお、容量素子Ｃ２を、撮像装置１の内部に設けるようにしてもよい。
　タイミング制御部６５は、スイッチ部６０の各スイッチに信号を供給して、各スイッチをオンオフ制御する。タイミング制御部６５は、クロック信号に応じて各スイッチを制御する信号をスイッチＳＷ１～ＳＷ４に供給し、スイッチＳＷ１～ＳＷ４の各々の接続状態を切り替える。タイミング制御部６５は、パルス信号生成部ともいえる。
　図４は、実施の形態に係る撮像装置のチャージポンプ回路の動作例を示すタイミングチャートである。この図４のタイミングチャート及び図５Ａ～図５Ｃ等を参照して、チャージポンプ回路１２０の動作例について説明する。図４では、スイッチ部６０の各スイッチに供給される制御信号（駆動信号）を示している。
　図４に示す時刻ｔ１～時刻ｔ２の期間において、チャージポンプ回路１２０では、スイッチＳＷ２及びスイッチＳＷ４がオン状態となる。図５Ａに模式的に示すように、ＰＭＯＳトランジスタであるスイッチＳＷ２とＰＭＯＳトランジスタであるスイッチＳＷ４とが、オン状態（導通状態）となる。また、ＮＭＯＳトランジスタであるスイッチＳＷ１とＮＭＯＳトランジスタであるスイッチＳＷ３とが、オフ状態（非導通状態）となる。
　スイッチＳＷ２及びスイッチＳＷ４がオン状態にされると、ノードＮ１１と電源電圧ＶＤＤＨが供給される電源線とが電気的に接続され、ノードＮ１２と基準電位線とが電気的に接続される。これにより、ノードＮ１１に電源電圧ＶＤＤＨが供給され、ノードＮ１２に接地電圧（ＧＮＤ電圧）が供給される。即ち、容量素子Ｃ１の一方の電極に電源電圧ＶＤＤＨが供給され、容量素子Ｃ１の他方の電極に接地電圧が供給される。これにより、容量素子Ｃ１への充電が行われ、容量素子Ｃ１には電源電圧ＶＤＤＨに応じた電荷が蓄積される。
　時刻ｔ２～時刻ｔ３の期間において、チャージポンプ回路１２０では、スイッチＳＷ１～スイッチＳＷ４がオフ状態にされる。図５Ｂに示すように、スイッチＳＷ１～スイッチＳＷ４が、共にオフ状態となる。容量素子Ｃ１では、電極間の電圧が保持される。
　時刻ｔ３～時刻ｔ４の期間において、チャージポンプ回路１２０では、スイッチＳＷ１及びスイッチＳＷ３がオン状態となる。図５Ｃに示すように、スイッチＳＷ１とスイッチＳＷ３とがオン状態となり、スイッチＳＷ２とスイッチＳＷ４とがオフ状態となる。
　スイッチＳＷ１及びスイッチＳＷ３がオン状態にされると、増幅部５０の出力部５２とノードＮ１１とが電気的に接続され、容量素子Ｃ２とノードＮ１２とが電気的に接続される。この場合、ノードＮ１１には、増幅部５０の出力部５２によって、電圧Ｖｏｕｔ２が供給される。
　容量素子Ｃ１の一方の電極に与えられる電圧が、電源電圧ＶＤＤＨから電圧Ｖｏｕｔ２に変わる。この場合、電圧ＶＲＥＦ２と電圧Ｖ２との比較結果に応じて低電圧の電圧Ｖｏｕｔ２が容量素子Ｃ１の一方の電極に供給されると、容量素子Ｃ１の他方の電極の電圧が降圧される。容量素子Ｃ１の電荷の吐き出しが行われ、ノードＮ１２の電圧が降圧されるともいえる。降圧された電圧は、電圧ＶＲＬとして容量素子Ｃ２に出力され、容量素子Ｃ２によって平滑化される。
　時刻ｔ４～時刻ｔ５の期間において、チャージポンプ回路１２０では、スイッチＳＷ１～スイッチＳＷ４がオフ状態にされる。時刻ｔ２～時刻ｔ３の期間、及び、時刻ｔ４～時刻ｔ５の期間は、デッドタイムとも呼ばれる。
　時刻ｔ５以降の期間においても、時刻ｔ１から時刻ｔ５までの期間の場合と同様にして降圧動作が行われる。こうして、チャージポンプ回路１２０では、負電圧である電圧ＶＲＬが生成される。チャージポンプ回路１２０は、負電圧である電圧ＶＲＬを外部（図１では画素制御部１１１の信号出力部１０１）へ出力可能となる。
　チャージポンプ回路１２０では、増幅部５０の入力部５１ｂに入力される電圧Ｖ２が入力部５１ａに入力される電圧ＶＲＥＦ２と同電圧となるように、降圧動作が制御される。例えば、負電圧である電圧ＶＲＬの生成に伴って電圧Ｖ２が低下すると、電圧Ｖ２と電圧ＶＲＥＦ２との電圧差に応じて電圧Ｖｏｕｔ２が上昇する。
　電圧ＶＲＥＦ２と電圧Ｖ２との比較結果に応じたレベルの電圧Ｖｏｕｔ２が容量素子Ｃ１に供給されることで、容量素子Ｃ１からの電荷の吐き出しが少なくなる。このように、チャージポンプ回路１２０は、電圧ＶＲＬが目標の電圧値となるように、フィードバック制御を行い得る。
　図３に示す検出部１３０は、チャージポンプ回路１２０の状態に関する信号を生成可能に構成される。検出部１３０は、増幅部５０の出力部５２と電気的に接続され、出力部５２から出力される電圧Ｖｏｕｔ２に応じた信号を出力し得る。検出部１３０は、増幅部５０の出力部５２と、スイッチ部６０のスイッチＳＷ１とに電気的に接続されている。検出部１３０は、例えば、電圧Ｖｏｕｔ２の大きさが所定の閾値より大きいか否かを示す信号を生成するように構成される。
　図３に示す例では、検出部１３０は、第１信号生成部７１と、第２信号生成部７２とを有する。第１信号生成部７１は、電圧Ｖｏｕｔ２が第１閾値よりも大きいか否かを示す信号（信号Ｐｏｗｅｒ＿ＯＫと称する）を生成可能に構成される。第２信号生成部７２は、電圧Ｖｏｕｔ２が第２閾値よりも大きいか否かを示す信号（信号Ｐｏｗｅｒ＿ＯＶＥＲと称する）を生成可能に構成される。なお、第２閾値は、例えば、第１閾値より大きい値である。
　第１信号生成部７１は、トランジスタＭ１１と、抵抗素子Ｒ１１と、インバータ８１を有する。トランジスタＭ１１は、ｎ型トランジスタ（図３ではＮＭＯＳトランジスタ）である。トランジスタＭ１１のゲートは、増幅部５０の出力部５２と電気的に接続される。トランジスタＭ１１のソース及びドレインの一方は、抵抗素子Ｒ１１とインバータ８１とに電気的に接続される。トランジスタＭ１１のソース及びドレインの他方は、基準電位線に電気的に接続される。トランジスタＭ１１のゲートには、増幅部５０の出力部５２から電圧Ｖｏｕｔ２が入力される。
　第１信号生成部７１は、電圧Ｖｏｕｔ２が第１閾値（図３ではトランジスタＭ１１の閾値電圧）よりも大きいか否かを示す信号Ｐｏｗｅｒ＿ＯＫを生成し得る。第１信号生成部７１は、例えば、電圧Ｖｏｕｔ２が第１閾値よりも低い場合、ローレベルの信号Ｐｏｗｅｒ＿ＯＫをインバータ８１から出力する。また、第１信号生成部７１は、電圧Ｖｏｕｔ２が第１閾値よりも高い場合、ハイレベルの信号Ｐｏｗｅｒ＿ＯＫをインバータ８１から出力する。
　第２信号生成部７２は、トランジスタＭ１２と、抵抗素子Ｒ１２と、インバータ８２を有する。トランジスタＭ１２は、ｐ型トランジスタ（図３ではＰＭＯＳトランジスタ）である。トランジスタＭ１２のゲートは、増幅部５０の出力部５２と電気的に接続される。トランジスタＭ１２のソース及びドレインの一方は、抵抗素子Ｒ１２とインバータ８２とに電気的に接続される。トランジスタＭ１２のソース及びドレインの他方は、電源電圧（例えば電源電圧ＶＤＤＨ）が与えられる電源線に電気的に接続される。トランジスタＭ１２のゲートには、増幅部５０の出力部５２から電圧Ｖｏｕｔ２が入力される。
　第２信号生成部７２は、電圧Ｖｏｕｔ２が第２閾値（図３ではトランジスタＭ１２の閾値電圧を電源電圧ＶＤＤＨから減じた値）よりも大きいか否かを示す信号Ｐｏｗｅｒ＿ＯＶＥＲを生成し得る。第２信号生成部７２は、例えば、電圧Ｖｏｕｔ２が第２閾値よりも低い場合、ローレベルの信号Ｐｏｗｅｒ＿ＯＶＥＲをインバータ８２から出力する。また、第２信号生成部７２は、電圧Ｖｏｕｔ２が第２閾値よりも高い場合、ハイレベルの信号Ｐｏｗｅｒ＿ＯＶＥＲをインバータ８２から出力する。
　図６Ａ～図６Ｃは、実施の形態に係る撮像装置の検出部の動作例を説明するための図である。図６Ａは、電圧Ｖｏｕｔ２が第１閾値よりも小さい場合、即ち電圧ＶＲＬが目標電圧に達していない場合の例を示している。この場合、増幅部５０から第１信号生成部７１及び第２信号生成部７２に入力される電圧Ｖｏｕｔ２は、第１閾値よりも低い電圧となる。これにより、第１信号生成部７１のトランジスタＭ１１はオフ状態となり、第２信号生成部７２のトランジスタＭ１２はオン状態となる。第１信号生成部７１は、ローレベルの信号Ｐｏｗｅｒ＿ＯＫを出力し、第２信号生成部７２は、ローレベルの信号Ｐｏｗｅｒ＿ＯＶＥＲを出力する。
　図６Ｂは、電圧Ｖｏｕｔ２が第１閾値と第２閾値との間の電圧値である場合、即ち電圧ＶＲＬが目標範囲内の電圧値である場合の例を示している。この場合、増幅部５０から第１信号生成部７１及び第２信号生成部７２に入力される電圧Ｖｏｕｔ２の電圧値は、第１閾値と第２閾値との間の値となる。これにより、第１信号生成部７１のトランジスタＭ１１はオン状態となり、第２信号生成部７２のトランジスタＭ１２もオン状態となる。第１信号生成部７１は、ハイレベルの信号Ｐｏｗｅｒ＿ＯＫを出力し、第２信号生成部７２は、ローレベルの信号Ｐｏｗｅｒ＿ＯＶＥＲを出力する。
　図６Ｃは、電圧Ｖｏｕｔ２が第２閾値よりも大きい場合、即ち電圧ＶＲＬが目標範囲外の過剰（過大）な負電圧となっている場合の例を示している。この場合、増幅部５０から第１信号生成部７１及び第２信号生成部７２に入力される電圧Ｖｏｕｔ２は、第２閾値よりも高い電圧となる。これにより、第１信号生成部７１のトランジスタＭ１１はオン状態となり、第２信号生成部７２のトランジスタＭ１２はオフ状態となる。第１信号生成部７１は、ハイレベルの信号Ｐｏｗｅｒ＿ＯＫを出力し、第２信号生成部７２は、ハイレベルの信号Ｐｏｗｅｒ＿ＯＶＥＲを出力し得る。
　判定部１４０（図３等参照）は、検出部１３０から出力される信号に基づいて、故障判定を実行可能に構成される。判定部１４０は、検出部１３０から出力される信号（例えば信号Ｐｏｗｅｒ＿ＯＫ、信号Ｐｏｗｅｒ＿ＯＶＥＲ）を用いることで、チャージポンプ回路１２０の出力電圧が目標範囲内の値となっているかを把握し、チャージポンプ回路１２０の故障判定を行い得る。
　検出部１３０は、上述したように、チャージポンプ回路１２０の状態を示す信号として、信号Ｐｏｗｅｒ＿ＯＫ及び信号Ｐｏｗｅｒ＿ＯＶＥＲを出力する。信号Ｐｏｗｅｒ＿ＯＫ及び信号Ｐｏｗｅｒ＿ＯＶＥＲは、電圧ＶＲＬが目標範囲内の値となっているかを示す信号となる。このため、判定部１４０は、信号Ｐｏｗｅｒ＿ＯＫ及び信号Ｐｏｗｅｒ＿ＯＶＥＲを用いることで、チャージポンプ回路１２０の故障の有無を推定することができる。
　図７は、実施の形態に係る撮像装置の判定部の構成例を説明するための図である。また、図８Ａ～図８Ｃは、判定部の動作例を説明するための図である。判定部１４０は、例えば、フリップフロップ、ＡＮＤ回路など、複数のロジック回路を用いて構成される。図７に示す例では、判定部１４０は、インバータ９１，９２ａ，９２ｂ、ＡＮＤ回路９３ａ，９３ｂ、バッファ９４ａ，９４ｂ、フリップフロップ９５ａ，９５ｂを含んで構成される。
　フリップフロップ９５ａには、第１信号生成部７１から、ＡＮＤ回路９３ａとバッファ９４ａを介して、信号Ｐｏｗｅｒ＿ＯＫが入力される。また、フリップフロップ９５ａには、インバータ９２ａを介して、リセット信号である信号ＲＥＳＥＴが入力される。フリップフロップ９５ａは、信号Ｐｏｗｅｒ＿ＯＫに応じてサンプリングを行い、故障有無の判定結果を示す信号ＸＥＲＲ１を出力し得る。
　一例として、フリップフロップ９５ａは、１フレーム期間内において信号Ｐｏｗｅｒ＿ＯＫがハイレベルになった場合、「故障なし」を示すハイレベルの信号ＸＥＲＲ１を出力する。また、フリップフロップ９５ａは、１フレーム期間内において信号Ｐｏｗｅｒ＿ＯＫが一度もハイレベルにならない場合、「故障あり」を示すローレベルの信号ＸＥＲＲ１を出力する。
　フリップフロップ９５ｂには、第２信号生成部７２から、インバータ９１とＡＮＤ回路９３ｂとバッファ９４ｂを介して、信号Ｐｏｗｅｒ＿ＯＶＥＲが入力される。また、フリップフロップ９５ｂには、インバータ９２ｂを介して、信号ＲＥＳＥＴが入力される。フリップフロップ９５ｂは、信号Ｐｏｗｅｒ＿ＯＶＥＲに応じてサンプリングを行い、故障有無の判定結果を示す信号ＸＥＲＲ２を出力し得る。
　一例として、フリップフロップ９５ｂは、１フレーム期間内において信号Ｐｏｗｅｒ＿ＯＶＥＲがローレベルになった場合、「故障なし」を示すハイレベルの信号ＸＥＲＲ２を出力する。また、フリップフロップ９５ｂは、１フレーム期間内において信号Ｐｏｗｅｒ＿ＯＫが一度もローレベルにならない場合、「故障あり」を示すローレベルの信号ＸＥＲＲ２を出力する。
　図８Ａに示す例では、信号ＲＥＳＥＴがローレベルからハイレベルに遷移した後のフレーム期間において、電圧ＶＲＬは目標範囲内の値である。この場合、信号Ｐｏｗｅｒ＿ＯＫはハイレベルとなり、信号Ｐｏｗｅｒ＿ＯＶＥＲはローレベルとなる。判定部１４０は、「故障なし」を示すハイレベルの信号ＸＥＲＲ１とハイレベルの信号ＸＥＲＲ２を出力する。
　図８Ｂに示す例では、フレームの期間中において、電圧ＶＲＬが目標電圧まで下がっておらず、信号Ｐｏｗｅｒ＿ＯＫがローレベルとなる。判定部１４０は、「故障あり」を示すローレベルの信号ＸＥＲＲ１を出力する。図８Ｃに示す例では、フレームの期間中において、電圧ＶＲＬが目標範囲外の低い電圧となっており、信号Ｐｏｗｅｒ＿ＯＶＥＲがハイレベルとなる。判定部１４０は、「故障あり」を示すローレベルの信号ＸＥＲＲ２を出力する。
［作用・効果］
　本実施の形態に係る故障判定回路（故障判定回路２００）は、第１電圧（電圧Ｖｏｕｔ２）を出力可能な出力部を有する増幅部（増幅部５０）とスイッチ部（スイッチ部６０）とを含み、第１電圧に基づく第２電圧（例えば電圧ＶＲＬ）を生成可能なチャージポンプ回路（チャージポンプ回路１２０）と、増幅部の出力部と電気的に接続され、出力部から出力される第１電圧に応じた第１信号（例えば信号Ｐｏｗｅｒ＿ＯＫ）を出力可能な検出部（検出部１３０）と、第１信号に基づいて故障判定を実行可能な判定部（判定部１４０）とを備える。
　本実施の形態に係る撮像装置１では、検出部１３０は、増幅部５０の出力電圧である電圧Ｖｏｕｔ２を用いて、故障判定に用いる信号（信号Ｐｏｗｅｒ＿ＯＫ、信号Ｐｏｗｅｒ＿ＯＶＥＲ）を生成する。このため、チャージポンプ回路の出力電圧を測定して故障判定を行う場合と比較して、特にアナログ回路の素子数を少なくすることができ、検出部１３０及び判定部１４０等の回路面積を低減することができる。回路規模の増大を抑制可能な故障判定回路を実現することが可能となる。
　本実施の形態に係る撮像装置１は、ローレベル又はハイレベルとなる信号Ｐｏｗｅｒ＿ＯＫ、信号Ｐｏｗｅｒ＿ＯＶＥＲを用いて故障判定を行う。デジタル方式の判定方法を用いるため、ＲＴＬ設計によって比較的に容易に判定部１４０を設計することが可能となる。
　次に、本開示の変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
＜２．変形例＞
（２－１．変形例１）
　上述した実施の形態では、検出部１３０の構成例について説明したが、検出部１３０の構成はこれに限られない。図９は、本開示の変形例１に係る撮像装置の検出部の構成例を示す図である。図９に示す例のように、検出部１３０の第１信号生成部７１、第２信号生成部７２は、それぞれ、異なる電源線に接続される入力部７５ａ、入力部７５ｂを有していてもよい。
　第１信号生成部７１の入力部７５ａ（入力回路）は、電圧ＶＳＳＨが与えられる基準電位線と、電源電圧ＶＤＤ１が与えられる電源線とに接続される。第２信号生成部７２の入力部７５ｂ（入力回路）は、電源電圧ＶＤＤ１よりも高い電源電圧ＶＤＤ２が与えられる基準電位線と、電源電圧ＶＤＤＨ（＞ＶＤＤ２）が与えられる電源線とに接続される。
　図９に示す例では、第１信号生成部７１は、入力部７５ａとして、電圧ＶＳＳＨが与えられる基準電位線と電源電圧ＶＤＤ１が与えられる電源線とに接続されるインバータ８３ａ，８３ｂを含み、電圧Ｖｏｕｔ２が第１閾値よりも大きいか否かを示す信号を出力可能に構成される。第２信号生成部７２は、入力部７５ｂとして、電源電圧ＶＤＤ２が与えられる基準電位線と電源電圧ＶＤＤＨが与えられる電源線とに接続されるインバータ８４ａ，８４ｂを含み、電圧Ｖｏｕｔ２が第２閾値よりも大きいか否かを示す信号を出力可能に構成される。
　こうして、第１信号生成部７１、第２信号生成部７２に互いに異なる第１閾値、第２閾値を設定することができ、信号Ｐｏｗｅｒ＿ＯＫ、信号Ｐｏｗｅｒ＿ＯＶＥＲを生成することが可能となる。本変形例の場合も、上述した実施の形態と同様の効果を得ることができる。
（２－２．変形例２）
　図１０は、変形例２に係る撮像装置の故障判定回路の構成例を示す図である。基準電圧生成部３０は、図１０に示すような構成を有していてもよい。図１０に示す例では、基準電圧生成部３０は、電流源３５ａに供給される基準電流ＩＲＥＦに対応する電流を、電流源３５ｂ，３５ｃによって出力するように構成される。基準電圧生成部３０は、基準電流を生成可能に構成された基準電流生成部ともいえる。
　撮像装置１では、電流源３５ｂの出力電流を用いて電圧ＶＲＥＦ２が生成され、電流源３５ｃの出力電流を用いて電圧Ｖ２が生成される。本変形例の場合も、上述した実施の形態と同様の効果を得ることができる。
（２－３．変形例３）
　本開示に係る検出部１３０を含む故障判定回路は、チャージポンプ回路１２０だけでなく、様々な回路、装置に適用することができる。図１１Ａ、図１１Ｂ、及び図１２は、変形例３に係る故障判定回路の構成例を説明するための図である。例えば、図１１Ａ又は図１１Ｂに示すように、検出部１３０を増幅回路１６０（レギュレータ回路）に接続し、増幅回路１６０の故障検出に用いるようにしてもよい。
　図１１Ａに示すように、増幅部１５０の出力部１５２に検出部１３０を接続し、増幅部１５０の出力部１５２から出力される電圧を用いて、故障検出に用いる信号Ｐｏｗｅｒ＿ＯＫ、信号Ｐｏｗｅｒ＿ＯＶＥＲを生成するようにしてもよい。図１１Ｂに示すように、増幅部１５０の出力電圧である電圧ＲＥＧＯＵＴを用いて、故障検出に用いる信号Ｐｏｗｅｒ＿ＯＫ、信号Ｐｏｗｅｒ＿ＯＶＥＲを生成するようにしてもよい。
　また、例えば、検出部１３０を、フィルタ回路（ローパスフィルタ、ハイパスフィルタ等）の故障検出に用いることも可能である。例えば、図１２に示すように、電源に接続されたローパスフィルタであるフィルタ回路１７０に対して、検出部１３０を接続し、フィルタ回路１７０の故障検出に用いるようにしてもよい。本開示に係る検出部１３０、判定部１４０、故障判定回路２００等は、種々の回路、機器に適用することができる。
＜３．適用例＞
　上記撮像装置１等は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１３は、電子機器１０００の概略構成を表したものである。
　電子機器１０００は、例えば、レンズ群１００１と、撮像装置１と、ＤＳＰ（Digital Signal Processor）回路１００２と、フレームメモリ１００３と、表示部１００４と、記録部１００５と、操作部１００６と、電源部１００７とを有し、バスライン１００８を介して相互に接続されている。
　レンズ群１００１は、被写体からの入射光（像光）を取り込んで撮像装置１の撮像面上に結像するものである。撮像装置１は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００２に供給する。
　ＤＳＰ回路１００２は、撮像装置１から供給される信号を処理する信号処理回路である。ＤＳＰ回路１００２は、撮像装置１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、ＤＳＰ回路１００２により処理された画像データをフレーム単位で一時的に保持するものである。
　表示部１００４は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像装置１で撮像された動画または静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
　操作部１００６は、ユーザによる操作に従い、電子機器１０００が所有する各種の機能についての操作信号を出力する。電源部１００７は、ＤＳＰ回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５および操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給するものである。
＜４．応用例＞
（移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１５は、撮像部１２０３１の設置位置の例を示す図である。
　図１５では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、撮像装置１等は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、故障検出を適切に行うことが可能となる。
（内視鏡手術システムへの応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図１６は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図１６では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図１７は、図１６に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、高性能な内視鏡１１１００を提供することができる。
　以上、実施の形態、変形例および適用例ならびに応用例を挙げて本開示を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上述した変形例は、上記実施の形態の変形例として説明したが、各変形例の構成を適宜組み合わせることができる。
　本開示の一実施形態の故障判定回路は、第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含み、第１電圧に基づく第２電圧を生成可能なチャージポンプ回路と、増幅部の出力部と電気的に接続され、出力部から出力される第１電圧に応じた第１信号を出力可能な検出部と、第１信号に基づいて故障判定を実行可能な判定部とを備える。このため、回路規模の増大を抑制可能な故障判定回路を実現することが可能となる。
　本開示の一実施形態の撮像装置は、光を光電変換する光電変換部と、光電変換部で変換された電荷に基づく信号を出力可能な読み出し回路と、読み出し回路を制御可能な制御部（例えば画素制御部１１１）と、第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含み、第１電圧に基づいて、制御部に供給する第２電圧を生成可能なチャージポンプ回路と、増幅部の出力部と電気的に接続され、出力部から出力される第１電圧に応じた第１信号を出力可能な検出部とを備える。このため、回路規模の増大を抑制しつつ、故障検出を行うことが可能となる。
　本開示の一実施形態の電圧検出回路は、第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含むチャージポンプ回路と、増幅部の出力部と電気的に接続され、出力部から出力される第１電圧に応じた第１信号を出力可能な検出部とを備える。このため、回路規模の増大を抑制可能な電圧検出回路を実現することが可能となる。
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本開示は以下のような構成をとることも可能である。
（１）
　第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含み、前記第１電圧に基づく第２電圧を生成可能なチャージポンプ回路と、
　前記増幅部の前記出力部と電気的に接続され、前記出力部から出力される前記第１電圧に応じた第１信号を出力可能な検出部と、
　前記第１信号に基づいて故障判定を実行可能な判定部と
　を備える故障判定回路。
（２）
　前記スイッチ部は、前記出力部と第１容量素子とを電気的に接続可能な第１スイッチを有し、
　前記検出部は、前記出力部と前記第１スイッチとに電気的に接続されている
　前記（１）に記載の故障判定回路。
（３）
　前記増幅部は、前記第２電圧に基づく入力電圧が入力される第１入力部と、基準電圧が入力される第２入力部とを有し、前記入力電圧と前記基準電圧とに基づく前記第１電圧を前記出力部から出力可能である
　前記（１）または（２）に記載の故障判定回路。
（４）
　前記検出部は、前記第１電圧が第１閾値よりも大きいことを示す前記第１信号を出力可能である
　前記（１）から（３）のいずれか１つに記載の故障判定回路。
（５）
　前記検出部は、第１信号生成部を有し、
　前記第１信号生成部は、前記第１電圧が入力される第１トランジスタと、前記第１トランジスタのソースまたはドレインに電気的に接続される第１抵抗素子とを含み、前記第１信号を出力可能である
　前記（１）から（４）のいずれか１つに記載の故障判定回路。
（６）
　前記検出部は、前記第１電圧が第１閾値よりも大きいことを示す前記第１信号と、前記第１電圧が第２閾値よりも大きいことを示す第２信号とを出力可能である
　前記（１）から（５）のいずれか１つに記載の故障判定回路。
（７）
　前記判定部は、前記第１信号と前記第２信号に基づいて故障判定を実行可能である
　前記（６）に記載の故障判定回路。
（８）
　前記検出部は、第１信号生成部と第２信号生成部を有し、
　前記第１信号生成部は、前記第１電圧が入力される第１トランジスタと、前記第１トランジスタのソースまたはドレインに電気的に接続される第１抵抗素子とを含み、前記第１信号を出力可能であり、
　前記第２信号生成部は、前記第１電圧が入力される第２トランジスタと、前記第２トランジスタのソースまたはドレインに電気的に接続される第２抵抗素子とを含み、前記第２信号を出力可能である
　前記（６）または（７）に記載の故障判定回路。
（９）
　前記第１トランジスタは、ｎ型トランジスタであり、
　前記第２トランジスタは、ｐ型トランジスタである
　前記（８）に記載の故障判定回路。
（１０）
　前記検出部は、第１信号生成部を有し、
　前記第１信号生成部は、第１電源線に電気的に接続される第１インバータを含み、前記第１電圧が第１閾値よりも大きいことを示す前記第１信号を出力可能である
　前記（１）から（９）のいずれか１つに記載の故障判定回路。
（１１）
　前記検出部は、第２信号生成部を有し、
　前記第２信号生成部は、第２電源線に電気的に接続される第２インバータを含み、前記第１電圧が第２閾値よりも大きいことを示す第２信号を出力可能である
　前記（１０）に記載の故障判定回路。
（１２）
　前記スイッチ部は、
　前記出力部と第１容量素子の第１電極との間に設けられる第１スイッチと、
　前記第１容量素子の第１電極と電源線との間に設けられる第２スイッチと、
　前記第１容量素子の第２電極と第２容量素子との間に設けられる第３スイッチと、
　前記第１容量素子の第２電極と基準電位線との間に設けられる第４スイッチと
　を有する
　前記（１）から（１１）のいずれか１つに記載の故障判定回路。
（１３）
　前記増幅部は、前記第２容量素子に保持された前記第２電圧に基づく入力電圧が入力される第１入力部と、基準電圧が入力される第２入力部とを有し、前記入力電圧と前記基準電圧とに基づく前記第１電圧を前記出力部から出力可能である
　前記（１２）に記載の故障判定回路。
（１４）
　前記増幅部は、前記第２電圧に基づく入力電圧と基準電圧との差に応じた前記第１電圧を出力可能である
　前記（１）から（１３）のいずれか１つに記載の故障判定回路。
（１５）
　前記チャージポンプ回路は、前記第１電圧に基づいて昇圧又は降圧した前記第２電圧を出力可能である
　前記（１）から（１４）のいずれか１つに記載の故障判定回路。
（１６）
　光を光電変換する光電変換部と、
　前記光電変換部で変換された電荷に基づく信号を出力可能な読み出し回路と、
　前記読み出し回路を制御可能な制御部と、
　第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含み、前記第１電圧に基づいて、前記制御部に供給する第２電圧を生成可能なチャージポンプ回路と、
　前記増幅部の前記出力部と電気的に接続され、前記出力部から出力される前記第１電圧に応じた第１信号を出力可能な検出部と
　を備える撮像装置。
（１７）
　前記第１信号に基づいて故障判定を実行可能な判定部を有する
　前記（１６）に記載の撮像装置。
（１８）
　第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含むチャージポンプ回路と、
　前記増幅部の前記出力部と電気的に接続され、前記出力部から出力される前記第１電圧に応じた第１信号を出力可能な検出部と
　を備える電圧検出回路。
（１９）
　前記検出部は、前記第１電圧が第１閾値よりも大きいことを示す前記第１信号と、前記第１電圧が第２閾値よりも大きいことを示す第２信号とを出力可能である
　前記（１８）に記載の電圧検出回路。
（２０）
　前記検出部は、第１信号生成部と第２信号生成部を有し、
　前記第１信号生成部は、前記第１電圧が入力される第１トランジスタと、前記第１トランジスタのソースまたはドレインに電気的に接続される第１抵抗素子とを含み、前記第１信号を出力可能であり、
　前記第２信号生成部は、前記第１電圧が入力される第２トランジスタと、前記第２トランジスタのソースまたはドレインに電気的に接続される第２抵抗素子とを含み、前記第２信号を出力可能である
　前記（１８）または（１９）に記載の電圧検出回路。
　本出願は、日本国特許庁において２０２２年１１月１１日に出願された日本特許出願番号２０２２－１８０９６９号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 　第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含み、前記第１電圧に基づく第２電圧を生成可能なチャージポンプ回路と、
    　前記増幅部の前記出力部と電気的に接続され、前記出力部から出力される前記第１電圧に応じた第１信号を出力可能な検出部と、
    　前記第１信号に基づいて故障判定を実行可能な判定部と
    　を備える故障判定回路。
  2. 　前記スイッチ部は、前記出力部と第１容量素子とを電気的に接続可能な第１スイッチを有し、
    　前記検出部は、前記出力部と前記第１スイッチとに電気的に接続されている
    　請求項１に記載の故障判定回路。
  3. 　前記増幅部は、前記第２電圧に基づく入力電圧が入力される第１入力部と、基準電圧が入力される第２入力部とを有し、前記入力電圧と前記基準電圧とに基づく前記第１電圧を前記出力部から出力可能である
    　請求項１に記載の故障判定回路。
  4. 　前記検出部は、前記第１電圧が第１閾値よりも大きいことを示す前記第１信号を出力可能である
    　請求項１に記載の故障判定回路。
  5. 　前記検出部は、第１信号生成部を有し、
    　前記第１信号生成部は、前記第１電圧が入力される第１トランジスタと、前記第１トランジスタのソースまたはドレインに電気的に接続される第１抵抗素子とを含み、前記第１信号を出力可能である
    　請求項１に記載の故障判定回路。
  6. 　前記検出部は、前記第１電圧が第１閾値よりも大きいことを示す前記第１信号と、前記第１電圧が第２閾値よりも大きいことを示す第２信号とを出力可能である
    　請求項１に記載の故障判定回路。
  7. 　前記判定部は、前記第１信号と前記第２信号に基づいて故障判定を実行可能である
    　請求項６に記載の故障判定回路。
  8. 　前記検出部は、第１信号生成部と第２信号生成部を有し、
    　前記第１信号生成部は、前記第１電圧が入力される第１トランジスタと、前記第１トランジスタのソースまたはドレインに電気的に接続される第１抵抗素子とを含み、前記第１信号を出力可能であり、
    　前記第２信号生成部は、前記第１電圧が入力される第２トランジスタと、前記第２トランジスタのソースまたはドレインに電気的に接続される第２抵抗素子とを含み、前記第２信号を出力可能である
    　請求項６に記載の故障判定回路。
  9. 　前記第１トランジスタは、ｎ型トランジスタであり、
    　前記第２トランジスタは、ｐ型トランジスタである
    　請求項８に記載の故障判定回路。
  10. 　前記検出部は、第１信号生成部を有し、
    　前記第１信号生成部は、第１電源線に電気的に接続される第１インバータを含み、前記第１電圧が第１閾値よりも大きいことを示す前記第１信号を出力可能である
    　請求項１に記載の故障判定回路。
  11. 　前記検出部は、第２信号生成部を有し、
    　前記第２信号生成部は、第２電源線に電気的に接続される第２インバータを含み、前記第１電圧が第２閾値よりも大きいことを示す第２信号を出力可能である
    　請求項１０に記載の故障判定回路。
  12. 　前記スイッチ部は、
    　前記出力部と第１容量素子の第１電極との間に設けられる第１スイッチと、
    　前記第１容量素子の第１電極と電源線との間に設けられる第２スイッチと、
    　前記第１容量素子の第２電極と第２容量素子との間に設けられる第３スイッチと、
    　前記第１容量素子の第２電極と基準電位線との間に設けられる第４スイッチと
    　を有する
    　請求項１に記載の故障判定回路。
  13. 　前記増幅部は、前記第２容量素子に保持された前記第２電圧に基づく入力電圧が入力される第１入力部と、基準電圧が入力される第２入力部とを有し、前記入力電圧と前記基準電圧とに基づく前記第１電圧を前記出力部から出力可能である
    　請求項１２に記載の故障判定回路。
  14. 　前記増幅部は、前記第２電圧に基づく入力電圧と基準電圧との差に応じた前記第１電圧を出力可能である
    　請求項１に記載の故障判定回路。
  15. 　前記チャージポンプ回路は、前記第１電圧に基づいて昇圧又は降圧した前記第２電圧を出力可能である
    　請求項１に記載の故障判定回路。
  16. 　光を光電変換する光電変換部と、
    　前記光電変換部で変換された電荷に基づく信号を出力可能な読み出し回路と、
    　前記読み出し回路を制御可能な制御部と、
    　第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含み、前記第１電圧に基づいて、前記制御部に供給する第２電圧を生成可能なチャージポンプ回路と、
    　前記増幅部の前記出力部と電気的に接続され、前記出力部から出力される前記第１電圧に応じた第１信号を出力可能な検出部と
    　を備える撮像装置。
  17. 　前記第１信号に基づいて故障判定を実行可能な判定部を有する
    　請求項１６に記載の撮像装置。
  18. 　第１電圧を出力可能な出力部を有する増幅部とスイッチ部とを含むチャージポンプ回路と、
    　前記増幅部の前記出力部と電気的に接続され、前記出力部から出力される前記第１電圧に応じた第１信号を出力可能な検出部と
    　を備える電圧検出回路。
  19. 　前記検出部は、前記第１電圧が第１閾値よりも大きいことを示す前記第１信号と、前記第１電圧が第２閾値よりも大きいことを示す第２信号とを出力可能である
    　請求項１８に記載の電圧検出回路。
  20. 　前記検出部は、第１信号生成部と第２信号生成部を有し、
    　前記第１信号生成部は、前記第１電圧が入力される第１トランジスタと、前記第１トランジスタのソースまたはドレインに電気的に接続される第１抵抗素子とを含み、前記第１信号を出力可能であり、
    　前記第２信号生成部は、前記第１電圧が入力される第２トランジスタと、前記第２トランジスタのソースまたはドレインに電気的に接続される第２抵抗素子とを含み、前記第２信号を出力可能である
    　請求項１９に記載の電圧検出回路。
PCT/JP2023/037335 2022-11-11 2023-10-16 故障判定回路、撮像装置、及び、電圧検出回路 WO2024101076A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022180969 2022-11-11
JP2022-180969 2022-11-11

Publications (1)

Publication Number Publication Date
WO2024101076A1 true WO2024101076A1 (ja) 2024-05-16

Family

ID=91032747

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/037335 WO2024101076A1 (ja) 2022-11-11 2023-10-16 故障判定回路、撮像装置、及び、電圧検出回路

Country Status (1)

Country Link
WO (1) WO2024101076A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023770A (ja) * 2001-07-06 2003-01-24 Sharp Corp スイッチドキャパシタ型安定化電源装置
JP2009124931A (ja) * 2007-10-22 2009-06-04 Rohm Co Ltd チャージポンプ回路ならびにそれを利用した過電圧保護回路および電子機器
WO2017086042A1 (ja) * 2015-11-19 2017-05-26 富士電機株式会社 過熱検出装置および半導体装置
JP2021010298A (ja) * 2015-12-29 2021-01-28 ノバルス株式会社 電源装置
WO2022207368A1 (en) * 2021-03-31 2022-10-06 Sony Semiconductor Solutions Corporation Row driver assembly and solid-state imaging device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023770A (ja) * 2001-07-06 2003-01-24 Sharp Corp スイッチドキャパシタ型安定化電源装置
JP2009124931A (ja) * 2007-10-22 2009-06-04 Rohm Co Ltd チャージポンプ回路ならびにそれを利用した過電圧保護回路および電子機器
WO2017086042A1 (ja) * 2015-11-19 2017-05-26 富士電機株式会社 過熱検出装置および半導体装置
JP2021010298A (ja) * 2015-12-29 2021-01-28 ノバルス株式会社 電源装置
WO2022207368A1 (en) * 2021-03-31 2022-10-06 Sony Semiconductor Solutions Corporation Row driver assembly and solid-state imaging device

Similar Documents

Publication Publication Date Title
CN110050459B (zh) 固态成像元件和电子设备
US11063072B2 (en) Image capturing apparatus and electronic device
US11582415B2 (en) Imaging apparatus and electronic equipment
WO2021106732A1 (ja) 撮像装置および電子機器
WO2021235101A1 (ja) 固体撮像装置
JP7520804B2 (ja) 信号処理方法および撮像装置
WO2021124975A1 (ja) 固体撮像装置および電子機器
JP2021019171A (ja) 固体撮像素子および電子機器
JP7536741B2 (ja) 撮像装置
JP2020028098A (ja) 撮像装置、電子機器
WO2022085476A1 (ja) 固体撮像装置および信号処理方法
WO2024101076A1 (ja) 故障判定回路、撮像装置、及び、電圧検出回路
JP7504802B2 (ja) 固体撮像素子、固体撮像装置及び電子機器
WO2024057810A1 (ja) 撮像装置、撮像システム、及び、撮像装置の駆動方法
KR20200125593A (ko) 촬상 소자 및 전자 기기
WO2023210354A1 (ja) 光検出装置および増幅回路
WO2021215299A1 (ja) 撮像素子および撮像装置
WO2022097529A1 (ja) 撮像装置、撮像方法
WO2023153086A1 (ja) 撮像素子および撮像素子の駆動方法
WO2023176222A1 (ja) 信号生成回路および光検出装置
WO2022102433A1 (ja) 撮像装置
WO2024203630A1 (ja) 光検出装置及び電子機器
WO2020075380A1 (ja) 記憶回路および撮像装置
KR20240118073A (ko) 촬상 장치
JP2024075798A (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23888429

Country of ref document: EP

Kind code of ref document: A1